CN1522468A - 具有用于改善可靠性和雪崩耐受性的结合的二极管的高压soi ldmos器件 - Google Patents

具有用于改善可靠性和雪崩耐受性的结合的二极管的高压soi ldmos器件 Download PDF

Info

Publication number
CN1522468A
CN1522468A CNA028131827A CN02813182A CN1522468A CN 1522468 A CN1522468 A CN 1522468A CN A028131827 A CNA028131827 A CN A028131827A CN 02813182 A CN02813182 A CN 02813182A CN 1522468 A CN1522468 A CN 1522468A
Authority
CN
China
Prior art keywords
see
diode
transistor
region
utmost point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028131827A
Other languages
English (en)
Other versions
CN1302549C (zh
Inventor
J����³��
J·佩特鲁泽罗
ά
T·J·莱塔维克
�������ɭ
M·R·辛普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1522468A publication Critical patent/CN1522468A/zh
Application granted granted Critical
Publication of CN1302549C publication Critical patent/CN1302549C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提出了一种混合型半导体器件，其中把一个或数个二极管区结合到一个晶体管区内。在一个优选实施装置中，晶体管区是一个连续的(自终结型)SOI LDMOS器件，其中结合了一个或几个二极管部分。在二极管部分内，由于只有一个PN结，故不存在由双极接通而造成击穿损坏的机制。二极管区做得使之具有比晶体管区较低的击穿电压，因而任何过渡电压(或电流)诱发的击穿必然被限制在二极管区。在一个优选实施装置中，通过把二极管部分的场极长度做得比器件晶体管部分更短而使其击穿电压降低。这使得器件能免于被任何此类击穿毁坏的危险，从而获得一个更结实可靠的器件。

Description

具有用于改善可靠性和雪崩耐受性的 结合的二极管的高压SOI LDMOS器件
本发明涉及半导体器件领域，更具体地说，是关于适于高压应用的绝缘体上硅的横向漂移金属氧化物半导体(SOI LDMOS)器件。
本发明总体与序号为09/794.562的美国专利申请相关且有共同特性，该美国专利申请是由相同的申请人在2001年2月27日提出的(所述“562”申请)，并被完整地引用到这里作为参考。所述562申请对这里讨论的SOI LDMOS器件的例子进行了广泛的论述。
在现有的金属氧化物场效应管(MOSFET)器件中，在两个相同导电型区域(即源极和漏极)之间，通过一个相反导电型的区域建立了一个导电路径。电流根据所加的栅电压(它在体区域产生一个相反沟道)和漏极对源极电压(它调节在其中流动的电流)，通过这个体区域和横向漂移区域，而在此沟道区或在LDMOS器件中流动。在通常的MOSFET工作中，漏极和源极区域相对于体区域都是处于相反的偏压下。由于这个相反偏压，除了沟道区域中以外，没有电流在漏极和源极之间流动。因此，因为受到栅极电压和漏极至源极电压的控制，电流只能从漏极流向源极，即电子从源极流向漏极。
如果器件工作期间，源极和体区域之间的反向偏压变为正向偏压，则可以产生很大的电流，电子从源极区注入体区并回到漏极区。由于这个电流不直接受栅电压或任何其它机制的控制，它实际上是一种失控电流，可能将器件毁坏。这种击穿通常称为“双极二次击穿”；
例如，用于照明时，典型的漏极对源极电压为400V，倘若此电压的冲击达到500V或更高，则半导体器件可能由于这种双极接通而击穿，这时在源极区和漏极区之间产生一个大电流，最终将毁坏这个器件。
因此，本发明的一个目的是提供一个改进型半导体器件，以便可控制和抑制任何电击穿，从而避免器件被毁坏。
本发明的另一个目的，是提供一个改进型的半导体器件，它对双极二次击穿有很强的抵御能力。
这些以及其它一些目的将从下面对发明的描述中变得更清楚。
本发明通过提供一种混合半导体器件来实现上述目的，在此器件中将一个或几个二极管区域结合进一个晶体管区域。在一种优选实施装置中，此晶体管区是一个连续的(自终结的)器件，其中结合了一个或几个二极管部分。在各二极管部分内，由于只有一个PN结，故不存在因双极接通造成击穿毁坏的机制。二极管区域被形成为具有比晶体管区域更低的击穿电压，因而任何过渡电压(或电流)诱发的击穿必定被限制在二极管区域内。在一种具体实施装置中，通过把二极管部分的场极长度做得比器件晶体管部分更短，而使二极管部分的击穿电压降低。这样就能使器件免于任何这类击穿而不遭毁坏，从而得到更结实可靠的SOI LDMOS器件。
现在我们通过实例并参考附图对本发明的一些具体实施装置加以描述，附图中：
图1是本发明的一种高压SOI LDMOS混合器件的示意顶示图：
图2是为显示其二极管部分而沿图1的A-A线切开的混合器件横剖面图；
图3是可用于晶体管部分的一示例的SOI LDMOS结构例的剖面图；
图4是击穿电压与场极长度的函数关系图。
本发明的动机来自一个简单的思想。设若功率晶体管可以被双极二次击穿严重地毁坏，那么就要避免这种击穿发生，并抑制和控制任何过压击穿。由于二极管中的雪崩不会导致双极二次击穿，因而我们把一个二极管结构结合在一个晶体管器件中，并在制作成使它具有比晶体管更低的击穿电压。所以，任何击穿仅仅限于二极管器件，从而使整个晶体管更结实可靠。把二极管区域当成是一种冲击吸收器或者是一种过渡电流或电压尖峰的放电棒(lighting rod)，使得雪崩击穿在那儿发生。它们吸收过高的电压并使晶体管免遭损毁。只要简单地把晶体管结构的源极区去掉，就很容易把晶体管结构改变成二极管结构。所以，为制成该集成器件，只需在制造中把晶体管结构作一简单修改即可。
按照本发明的目的，图1示出了一个高压绝缘体上硅(SOI)混合半导体器件10的顶示图。此器件是一个自终结型器件---就是说，宽度是一个连续相接的路径，在该图的底部有一些“指形件”，以求在一个较小的区域内使器件的宽度较大。应指出，如希望器件宽度更大，还可在所示结构的顶部和侧面增添一些指状件，因此图示结构仅仅是大量可能的实施装置的一个示例。比较图1和2将会更清楚，图2是沿图1的箭头A-A’的一个横剖面，源极106构成器件的外体，漏极107构成器件的内体，栅极105处于源极和漏极之间，且在器件大部分长度(其方向垂直于沿所示路径任何一点处的连续路径)栅极与伸向漏极(即器件内体)的一个场极电气相连。在内体上的漏极区107和外体上的源极区之间出现图1所示隙缝的地方，就是场极靠漏极的边缘与漏极107之间的区域。栅极105处于源极106和漏极107区域的中间。集成器件的二极管部分110(图2的横剖面表示图1的左侧二极管区)在图中表示成二个区，但可按用户需要多做或少做。二极管区域由图1中的上线150和下线160与晶体管的剩下部分分界。
由于图2和图3所描述的是类似的结构，且图2的结构是对图3加以简化后得出的，所以下面我们仅对图3进行说明。
在图3的简化剖面中，一个横向薄膜SOI LDMOS晶体管包含一个半导体衬底322，一个埋置绝缘层324，和一个半导体表面层326(器件就在此层内加工)。MOS晶体管包括一个一种导电型(这里以N型为例)的源极区328，一个第二种相反导电型(这里以P型为例)体区330，一个第一导电型横向漂移区332，和一个也是第一导电型的漏极区334，邻接漂移区的体区边缘以标号330A表示。基本的器件结构由栅极336实现，它通过一个氧化物绝缘区338与半导体表面层326隔离开。在本发明的范畴内，所用的MOS晶体管结构最好具有各种性能增强特征，例如阶梯形氧化物区338A和338B，一个形成场极部分的延伸的栅极结构336A，一个覆盖栅极336和延伸栅电极336A的绝缘氧化物层342，一个用金属或等效导电材料制成的顶场极344，一个横向凸向器件漏极一侧的顶场极的延伸部分344A，以及可能要求的许多各种其它性能增强特征，它们都不超出本发明的思路或范畴。另外，所述的晶体管还包括一个与源极区328相接触的表面接触区340，它处于体区330内且与体区有相同的导电型，不过掺杂浓度更高。必须指出，在高压应用场合下(此时漏极对源极的电压在数百伏量级)，需要有导电顶场极来抑制电压。能够被抑制的电压大小与场极的长度成正比。
图3还画出了一个与延伸多晶硅栅电极结构336A相连的金属顶场极344，一个顶场极的延伸物334A，一个在顶场极344和延伸顶场极344A之上的绝缘层351，以及三个分别与器件的栅极336，源极328，漏极334相接触的金属接触件352、353、354。
另外，图中横向漂移区332自左至右(即从漂移区源极一侧至漏极一侧)从亮到暗荫影线不断增加，表示随着与漏极的接近掺杂的增加的剖面图。这种掺杂的增加可以是线性的或是其它的形式，它们可能对某些给定情况或应用有用，正如业内已经知道或者可能会知道的那样。
图2表示派生的二极管器件，它与图3的结构等同，只不过在图的左边没有源极区。作为替代留下的全是表面接触区240(见图2)。下面将会说到的另一个不同点是，在图2的二极管结构中场极244的长度，不象图3的晶体管结构那样，向漏极方向(或向右方)延伸得那么远。
应说明白，在上面各图中所示的简化的有代表性器件表示的是一些特定器件结构，我们对器件的几何形状和结构可以作广泛的改变而仍属于本发明的范畴之内。
如上所述，二极管区域被用作任何过压击穿的某种放电棒或冲击吸收器。通过在整个半导体器件内创建一个或几个二极管部分，即使发生过压击穿也将发生在二极管区域内。流过的电流将保持在击穿不会毁坏器件的水平。但是应指出，如果电压足够高的水平，即使二极管也可能毁坏。如果出现雪崩式击穿就会是这种情况，此时电流高到足以使温度大幅度增高，让器件内的金属熔化。不过这种情况很少发生。如上所述，在任何情况下，二极管雪崩决不会导致双极二次击穿。
另一方面，如果在晶体管区发生双极二次击穿，准会把器件毁坏。其原因如下。参考图3，如果由于漏极上的电压尖峰等原因使电流足够大，则体区330内的大量空穴将穿过下面的源极区328向表面接触片行进，并给体区330和源极328之间的PN结加上正向偏压。这将接通由漂移区(N)332，体区(P)330，和源极区(N)328组成的NPN晶体管。于是，由于这个NPN晶体管工作增益的作用，源极区328将电子注入体区并从那儿出来进入漏极334。所以这个电流是未得到控制的(正如从体区进入源极的“基本”电流未被控制)，从而使从“发射极至集电极”(也即从源极328至漏极334)的电子流导致雪崩并将器件毁坏。如果把源极去掉使只剩下一个PN结，就不会发生NPN增益，因而不会发生双极二次击穿，同时所得到的二极管区可以对付通过它的雪崩，只要击穿能控制住仅发生在二极管区。
为确保击穿发生在二极管区，图2中的二极管场极的长度做得比较短。较短场极意味着击穿电压较低，这可从图4的曲线看出。如图所示，当场极长度L约为45μm时，击穿大约在675伏产生，而当L为24μm时，击穿将发生在470伏。换句话说，产品设计者可以利用本发明来予先确定击穿电压的值，以提供可以予见的保护程度。
虽然我们是通过一些具体实施装置对本发明加以描述，但我们认为可以对它们进行各种各样的修改和改变而不超出本发明的范围和构思，这在参照下面的权利要求书后会更清楚。

Claims (18)

1.一种混合型半导体器件，包括：
比较耐击穿的第一部分(见图3)；和不太耐击穿的第二部分(110，见图2)。
2.如权利要求1所述的器件，其中所述第一部分包括金属氧化物半导体场效应晶体管器件(见图3)。
3.如权利要求1所述的器件，其中所述第二部分(110，见图2)包括二极管。
4.如权利要求1所述的器件，其中所述第一部分(见图3)包括金属氧化物半导体晶体管，所述第二部分(110，见图2)包括二极管。
5.如权利要求2所述的器件，其中除源极区(340)外，所述二极管(110，见图2)的结构和金属氧化物半导体晶体管(见图3)相同。
6.如上述任何一项权利要求所述的器件，其中在第一部分(见图3)内击穿发生在较高的电压，而在第二部分(见图2)内击穿发生在较低的电压。
7.如权利要求6所述的器件，其中击穿电压的差别是由场极(244、344)的不同长度造成的。
8.如权利要求7所述的器件，其中晶体管是绝缘体上硅的横向漂移金属氧化物半导体器件(见图3)。
9.如权利要求8所述的器件，其中晶体管是N型金属氧化物半导体或P型金属氧化物半导体器件中的任何一种。
10.一种制造结实的晶体管器件的方法，包括：
将一个或几个非晶体管区(110，见图2)结合在该器件内，该器件以后的性能不会受到过压击穿的毁坏；
将所述器件安置成使过压击穿总是发生在所述非晶体管区(110，见图2)。
11.如权利要求10所述的方法，其中每个非晶体管区(110，见图2)包括二极管区。
12.如权利要求11所述的方法，其中所述二极管区(110，见图2)具有与晶体管区(图3)几乎一样的结构。
13.如权利要求10至12任一项所述的方法，其中非晶体管区(110，见图2)的击穿电压比晶体管区(见图3)的要低。
14.如权利要求10至13任一项所述的方法，其中非晶体管区(110，见图2)的场极长度比晶体管区(图3)的要短。
15.一种混合型横向薄膜绝缘体上硅器件，包括：
第一区(见图3)，它包括：
半导体衬底(322)；位于所述衬底上的埋置绝缘层(324)；和位于所述埋置绝缘层上的绝缘体上硅层(326)内的横向金属氧化物半导体器件，该器件具有形成于体区(330)内的第一导电型源极区(328)，所述体区具有与第一导电型相反的第二导电型，与体区(330)相邻的第一导电型横向漂移区(332)，具有第一导电型且由横向漂移区(332)与体区(330)横向隔开的漏极区(334)，位于一部分体区(330)和与体区(330)相邻的横向漂移区(332)第一部分之上的栅电极(336，336A，336B)，所述栅电极(336，336A，336B)通过第一绝缘区(338，338A，338B)与体区(330)和漂移区(332)隔开，并具有由导电材料构成的场极(344)，该场极横向延伸至所述横向漂移区(332)上并与所述栅电极(336，336A，336B)电气相连；
一个或多个与第一区(见图3)结合在一起的第二区(110，见图2)，除不包括所述源极区(328)外所述第二区与第一区(见图3)相同，并具有比第一区的场极(344)更短的场极(244)。
16.如权利要求15所述的器件，其中每个第二区(110)的宽度(150，160)至少与横向漂移区(332)一样长。
17.一种避免金属氧化物半导体晶体管器件中的双极二次击穿的方法，包括：
将一个或几个二极管区(110，图2)结合到金属氧化物半导体器件内；
将二极管(110，见图2)器件的击穿电压设置得比金属氧化物半导体晶体管区域(见图3)的低。
18.如权利要求17所述的方法，其中通过把二极管区的场极(224)做得比晶体管区(见图3)的场极(224)短而将二极管区(110，见图2)的击穿电压设置成较低。
CNB028131827A 2001-06-28 2002-06-20 结合有二极管以改善可靠性和雪崩耐受性的高压soi ldmos器件 Expired - Fee Related CN1302549C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/894,083 US6794719B2 (en) 2001-06-28 2001-06-28 HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
US09/894,083 2001-06-28

Publications (2)

Publication Number Publication Date
CN1522468A true CN1522468A (zh) 2004-08-18
CN1302549C CN1302549C (zh) 2007-02-28

Family

ID=25402579

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028131827A Expired - Fee Related CN1302549C (zh) 2001-06-28 2002-06-20 结合有二极管以改善可靠性和雪崩耐受性的高压soi ldmos器件

Country Status (6)

Country Link
US (2) US6794719B2 (zh)
EP (1) EP1405348A2 (zh)
JP (1) JP2004521516A (zh)
KR (1) KR100904783B1 (zh)
CN (1) CN1302549C (zh)
WO (1) WO2003003464A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514674C (zh) * 2004-10-21 2009-07-15 株式会社瑞萨科技 半导体集成电路和半导体器件
CN100546481C (zh) * 2007-08-01 2009-10-07 扬州大学 棉花网底塑料穴盘育苗的出苗保护剂
CN101217162B (zh) * 2008-01-04 2010-06-16 东南大学 高压n型金属氧化物半导体管及其制备方法
CN102130061A (zh) * 2011-01-05 2011-07-20 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
CN102157518A (zh) * 2011-01-07 2011-08-17 北方工业大学 单片集成的新型双重突波保护器件及其制作方法
CN102194832A (zh) * 2011-05-16 2011-09-21 重庆大学 具有界面横向变掺杂的soi耐压结构
CN103389443A (zh) * 2012-05-07 2013-11-13 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468878B1 (en) * 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
EP2267784B1 (en) * 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
DE102004005948B4 (de) * 2004-02-02 2009-04-02 Atmel Germany Gmbh MOS-Transistor und Verfahren zur Herstellung einer MOS-Transistorstruktur
US7029981B2 (en) * 2004-06-25 2006-04-18 Intersil Americas, Inc. Radiation hardened bipolar junction transistor
JP2006245548A (ja) 2005-02-01 2006-09-14 Toshiba Corp 半導体装置
KR100690173B1 (ko) * 2005-03-08 2007-03-08 매그나칩 반도체 유한회사 반도체 소자 및 그 제조방법
CN100369265C (zh) * 2005-08-26 2008-02-13 东南大学 三维多栅高压p型横向双扩散金属氧化物半导体管
CN100369264C (zh) * 2005-08-26 2008-02-13 东南大学 三维多栅高压n型横向双扩散金属氧化物半导体管
US7638818B2 (en) * 2005-09-07 2009-12-29 Cree, Inc. Robust transistors with fluorine treatment
KR101147366B1 (ko) 2005-12-29 2012-05-22 매그나칩 반도체 유한회사 고주파 파워증폭기를 위한 수평형확산모스트랜지스터 및그의 제조 방법
DE102006001922B3 (de) * 2006-01-14 2007-05-03 Infineon Technologies Austria Ag Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
JP2011061051A (ja) * 2009-09-11 2011-03-24 Toyota Motor Corp 半導体装置
JP5167323B2 (ja) * 2010-09-30 2013-03-21 トヨタ自動車株式会社 半導体装置
US8629026B2 (en) 2010-11-12 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source tip optimization for high voltage transistor devices
US8853833B2 (en) 2011-06-13 2014-10-07 Micron Technology, Inc. Electromagnetic shield and associated methods
US8680615B2 (en) 2011-12-13 2014-03-25 Freescale Semiconductor, Inc. Customized shield plate for a field effect transistor
CN103296080B (zh) * 2012-02-22 2015-09-09 旺宏电子股份有限公司 半导体结构及其形成方法
US9029950B2 (en) * 2012-03-20 2015-05-12 Macronix International Co., Ltd. Semiconductor structure and method for forming the same
US9236472B2 (en) * 2012-04-17 2016-01-12 Freescale Semiconductor, Inc. Semiconductor device with integrated breakdown protection
EP2665187B1 (en) 2012-05-14 2016-07-20 Ampleon Netherlands B.V. Electronic device comprising RF-LDMOS transistor having improved ruggedness
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US8994105B2 (en) 2012-07-31 2015-03-31 Azure Silicon LLC Power device integration on a common substrate
US8674440B2 (en) 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
US8928116B2 (en) 2012-07-31 2015-01-06 Silanna Semiconductor U.S.A., Inc. Power device integration on a common substrate
US8847310B1 (en) 2012-07-31 2014-09-30 Azure Silicon LLC Power device integration on a common substrate
EP2757580A1 (en) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar cmos dmos (bcd) processes
KR101699585B1 (ko) * 2014-09-24 2017-01-24 주식회사 동부하이텍 고전압 반도체 소자 및 그 제조 방법
US11088031B2 (en) 2014-11-19 2021-08-10 Key Foundry Co., Ltd. Semiconductor and method of fabricating the same
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US9923059B1 (en) 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
US10424661B1 (en) 2018-04-04 2019-09-24 Silanna Asia Pte Ltd Avalanche robust LDMOS
CN108828422B (zh) * 2018-05-30 2021-08-13 西安易恩电气科技有限公司 雪崩耐量测试电路
KR102291315B1 (ko) * 2019-10-16 2021-08-18 주식회사 키 파운드리 반도체 소자
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US468984A (en) * 1892-02-16 Ernst boeing
US767550A (en) * 1904-01-28 1904-08-16 Frank Lorenzo Doty Apparatus for loading wagons.
JPS51147972A (en) * 1975-06-13 1976-12-18 Nec Corp Insulated gate field effect semiconductor device
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
US4290078A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET without field plate structure
JPS56169368A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
DE3122352A1 (de) * 1981-06-05 1983-01-13 Horst Dipl.-Phys. 7410 Reutlingen Meinders Hochsperrendes, planares halbleiterbauelement mit lackabdeckung
DE3408285A1 (de) * 1984-03-07 1985-09-19 Telefunken electronic GmbH, 7100 Heilbronn Schutzanordnung fuer einen feldeffekttransistor
EP0157389B1 (en) * 1984-03-31 1991-06-26 Kabushiki Kaisha Toshiba Protection device for a mos transistor
JPH0716005B2 (ja) * 1988-04-08 1995-02-22 株式会社東芝 半導体装置
US4896243A (en) * 1988-12-20 1990-01-23 Texas Instruments Incorporated Efficient ESD input protection scheme
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
JP3456242B2 (ja) * 1993-01-07 2003-10-14 セイコーエプソン株式会社 半導体装置及びその製造方法
EP0613186B1 (en) * 1993-02-24 1997-01-02 STMicroelectronics S.r.l. Fully depleted lateral transistor
JP3216743B2 (ja) * 1993-04-22 2001-10-09 富士電機株式会社 トランジスタ用保護ダイオード
JP3173268B2 (ja) * 1994-01-06 2001-06-04 富士電機株式会社 Ｍｉｓ電界効果トランジスタを備えた半導体装置
US5990516A (en) * 1994-09-13 1999-11-23 Kabushiki Kaisha Toshiba MOSFET with a thin gate insulating film
US5468984A (en) 1994-11-02 1995-11-21 Texas Instruments Incorporated ESD protection structure using LDMOS diodes with thick copper interconnect
KR0154702B1 (ko) * 1995-06-09 1998-10-15 김광호 항복전압을 향상시킨 다이오드 제조 방법
EP0757389B1 (en) * 1995-07-31 2001-09-26 STMicroelectronics S.r.l. High voltage driver circuit for inductive loads
US5602046A (en) * 1996-04-12 1997-02-11 National Semiconductor Corporation Integrated zener diode protection structures and fabrication methods for DMOS power devices
FR2754406A1 (fr) 1996-10-03 1998-04-10 Motorola Semiconducteurs Circuit actif de fixation de niveau pour transistor metal-oxyde-semiconducteur a double diffusion de type lateral, montage l'incorporant et procede de formation de ce montage
US5812006A (en) * 1996-10-29 1998-09-22 Texas Instruments Incorporated Optimized power output clamping structure
JPH10242159A (ja) * 1997-02-25 1998-09-11 Mitsubishi Electric Corp 定電圧ダイオード内蔵トランジスタ
US5844282A (en) * 1997-03-28 1998-12-01 Nec Corporation Semiconductor device having field effect transistor connected at gate electrode to protective junction diode discharging in the presence of light
DE19725091B4 (de) * 1997-06-13 2004-09-02 Robert Bosch Gmbh Laterales Transistorbauelement und Verfahren zu seiner Herstellung
US5996387A (en) * 1997-10-07 1999-12-07 Williams; J. Terrell Method and apparatus for pre-stretching continuous chain-link drilling mud separation belt
US6160290A (en) * 1997-11-25 2000-12-12 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
GB2334633B (en) * 1998-02-21 2002-09-25 Mitel Corp Low leakage electrostatic discharge protection system
US5969387A (en) * 1998-06-19 1999-10-19 Philips Electronics North America Corporation Lateral thin-film SOI devices with graded top oxide and graded drift region
US6133591A (en) * 1998-07-24 2000-10-17 Philips Electronics North America Corporation Silicon-on-insulator (SOI) hybrid transistor device structure
JP3275850B2 (ja) * 1998-10-09 2002-04-22 日本電気株式会社 高耐圧ダイオードとその製造方法
DE19855781C2 (de) * 1998-12-03 2002-12-12 Reifenhaeuser Masch Wickelvorrichtung
KR100275758B1 (ko) * 1998-12-17 2001-02-01 김덕중 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법
JP2000260883A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 半導体集積回路
US6365932B1 (en) * 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
WO2001047030A1 (en) * 1999-12-20 2001-06-28 Koninklijke Philips Electronics N.V. Depletion type mos transistor
JP2001352070A (ja) * 2000-04-07 2001-12-21 Denso Corp 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514674C (zh) * 2004-10-21 2009-07-15 株式会社瑞萨科技 半导体集成电路和半导体器件
CN100546481C (zh) * 2007-08-01 2009-10-07 扬州大学 棉花网底塑料穴盘育苗的出苗保护剂
CN101217162B (zh) * 2008-01-04 2010-06-16 东南大学 高压n型金属氧化物半导体管及其制备方法
CN102130061A (zh) * 2011-01-05 2011-07-20 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
CN102130061B (zh) * 2011-01-05 2012-12-05 杭州电子科技大学 制作集成双纵向沟道soi ldmos器件的方法
CN102157518A (zh) * 2011-01-07 2011-08-17 北方工业大学 单片集成的新型双重突波保护器件及其制作方法
CN102194832A (zh) * 2011-05-16 2011-09-21 重庆大学 具有界面横向变掺杂的soi耐压结构
CN103389443A (zh) * 2012-05-07 2013-11-13 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法
CN103389443B (zh) * 2012-05-07 2015-12-09 无锡华润上华科技有限公司 绝缘体上硅mos器件动态击穿电压的测试方法

Also Published As

Publication number Publication date
KR100904783B1 (ko) 2009-06-25
KR20040014968A (ko) 2004-02-18
WO2003003464A3 (en) 2003-11-27
WO2003003464A2 (en) 2003-01-09
US20040232510A1 (en) 2004-11-25
EP1405348A2 (en) 2004-04-07
JP2004521516A (ja) 2004-07-15
CN1302549C (zh) 2007-02-28
US20030001209A1 (en) 2003-01-02
US6794719B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
CN1302549C (zh) 结合有二极管以改善可靠性和雪崩耐受性的高压soi ldmos器件
DE102008064698B4 (de) Leistungshalbleiterbauelement mit einer Sensorzelle
EP1175700B1 (de) Halbleiter-bauelement
CN102403341A (zh) 横向绝缘栅双极晶体管
EP0905780A2 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE102006062077B4 (de) Halbleitervorrichtung
CN101599508A (zh) 半导体装置
CN100477268C (zh) 半导体器件
CN1890815A (zh) Ldmos晶体管
CN104160509B (zh) Esd保护半导体器件
DE19638769C1 (de) Emittergesteuerter Thyristor
DE102007013848A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
CN101589471B (zh) 半导体器件及形成半导体器件的方法
EP0115098B1 (en) Lateral dmos transistor device having an injector region
DE102014119544B4 (de) Halbleitervorrichtung
EP0768717A2 (de) Leistungshalbleiterelement
DE102015106688B4 (de) Schalter mit einem feldeffekttransistor, insbesondere in einer integrierten schaltung zur verwendung in systemen mit lasten
CN1364316A (zh) 横向dmos中改进的击穿结构与方法
US5298770A (en) Power switching MOS transistor
DE10126309B4 (de) Rückwärtssperrendes Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
CN100474625C (zh) 场效应晶体管及其应用器件
DE10005772B4 (de) Trench-MOSFET
EP2963678A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20071102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071102

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20160620

CF01 Termination of patent right due to non-payment of annual fee