JP3173268B2 - Ｍｉｓ電界効果トランジスタを備えた半導体装置 - Google Patents
Ｍｉｓ電界効果トランジスタを備えた半導体装置Info
- Publication number
- JP3173268B2 JP3173268B2 JP00017694A JP17694A JP3173268B2 JP 3173268 B2 JP3173268 B2 JP 3173268B2 JP 00017694 A JP00017694 A JP 00017694A JP 17694 A JP17694 A JP 17694A JP 3173268 B2 JP3173268 B2 JP 3173268B2
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- type
- layer
- conductivity type
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 230000005669 field effect Effects 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 27
- 239000010410 layer Substances 0.000 description 186
- 230000015556 catabolic process Effects 0.000 description 50
- 230000005684 electric field Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳ電界効果トラン
ジスタを備えた半導体装置に関し、特に、高耐圧を目的
としたパワーＭＩＳＦＥＴの構成に関する。
ジスタを備えた半導体装置に関し、特に、高耐圧を目的
としたパワーＭＩＳＦＥＴの構成に関する。
【０００２】
【従来の技術】近年、数百ボルト以上の耐圧と数アンペ
ア程度の高電流容量（耐量）を持つパワーＭＯＳＦＥＴ
（絶縁ゲート型電界効果トランジスタ）と、５ボルト程
度の低電圧で作動する制御回路とをワンチップ化したパ
ワーＩＣの開発が盛んに行なわれており、特開昭６３−
３１４８６９号に開示されているように、スイッチング
電源用のＩＣとしては既に実現されているものもある。
ア程度の高電流容量（耐量）を持つパワーＭＯＳＦＥＴ
（絶縁ゲート型電界効果トランジスタ）と、５ボルト程
度の低電圧で作動する制御回路とをワンチップ化したパ
ワーＩＣの開発が盛んに行なわれており、特開昭６３−
３１４８６９号に開示されているように、スイッチング
電源用のＩＣとしては既に実現されているものもある。
【０００３】図１１及び図１２は本出願人の提出に係る
特願平４−３０９９２０号に開示のパワーＩＣを示す。
このパワーＩＣは、ワンチップ上にパワーＭＯＳＦＥＴ
部１と低耐圧の制御回路部２を有しており、パワーＭＯ
ＳＦＥＴ部１は図１２に示す断面構造を有している。先
ず図１２の断面図に基づきパワーＭＯＳＦＥＴ部１の構
成を説明すると、パワーＭＯＳＦＥＴ部１は横型ＤＭＯ
ＳＦＥＴであり、Ｐ型半導体基板１０の主面側に形成さ
れたＮ型ウェル層１１の内部にはＭＯＳ部２５とドレイ
ン部２６を有している。ＭＯＳ部２５には、チャネル形
成層となる相離間した一対の第１のＰ型ベース層１２，
１２が形成されており、第１のＰ型ベース層１２の内部
にはＮ+ 型ソース層１３及びＰ+ 型ベースコンタクト層
１４がそれぞれ形成されている。そしてゲート絶縁膜
（図示せず）を介して一対のソース層１３，１３に跨が
るポリシリコンのゲート電極１５が被着され、またソー
ス層１３及びベースコンタクト層１４にはコンタクト孔
を介してソース電極１６が導電接触している。このソー
ス電極１６はドレイン部２６側に向かって張り出したフ
ィールドプレート部１６ａを有しており、ソース層１２
の端部の電界集中が緩和される高耐圧構造となってい
る。なお、１７は層間絶縁膜、１８はパシベーション膜
である。一方、ドレイン部２６において、Ｎ型ウェル層
１１の主面側にドレイン層となるＮ型ベース層１９が形
成されており、このＮ型ベース層１９の一部主面側には
Ｎ+ 型ベースコンタクト層２０が形成されている。そし
てベースコンタクト層２０にはコンタクト孔を介してド
レイン電極２１が導電接触している。このドレイン電極
２１はＭＯＳ部側に張り出したフィールドプレート部２
１ａを有しており、ドレイン層であるＮ型ベース層１９
の端部の電界集中が緩和される高耐圧構造となってい
る。なお、２２は厚い絶縁膜（ＬＯＣＯＳ；局所酸化
膜）である。そしてまた、ＭＯＳ部２５とドレイン部２
６との間においては、Ｎ型ウェル層１１の主面側には第
１のＰ型ベース層１２とＮ型ベース層１９に亘って第２
のＰ型ベース層２３が形成されている。
特願平４−３０９９２０号に開示のパワーＩＣを示す。
このパワーＩＣは、ワンチップ上にパワーＭＯＳＦＥＴ
部１と低耐圧の制御回路部２を有しており、パワーＭＯ
ＳＦＥＴ部１は図１２に示す断面構造を有している。先
ず図１２の断面図に基づきパワーＭＯＳＦＥＴ部１の構
成を説明すると、パワーＭＯＳＦＥＴ部１は横型ＤＭＯ
ＳＦＥＴであり、Ｐ型半導体基板１０の主面側に形成さ
れたＮ型ウェル層１１の内部にはＭＯＳ部２５とドレイ
ン部２６を有している。ＭＯＳ部２５には、チャネル形
成層となる相離間した一対の第１のＰ型ベース層１２，
１２が形成されており、第１のＰ型ベース層１２の内部
にはＮ+ 型ソース層１３及びＰ+ 型ベースコンタクト層
１４がそれぞれ形成されている。そしてゲート絶縁膜
（図示せず）を介して一対のソース層１３，１３に跨が
るポリシリコンのゲート電極１５が被着され、またソー
ス層１３及びベースコンタクト層１４にはコンタクト孔
を介してソース電極１６が導電接触している。このソー
ス電極１６はドレイン部２６側に向かって張り出したフ
ィールドプレート部１６ａを有しており、ソース層１２
の端部の電界集中が緩和される高耐圧構造となってい
る。なお、１７は層間絶縁膜、１８はパシベーション膜
である。一方、ドレイン部２６において、Ｎ型ウェル層
１１の主面側にドレイン層となるＮ型ベース層１９が形
成されており、このＮ型ベース層１９の一部主面側には
Ｎ+ 型ベースコンタクト層２０が形成されている。そし
てベースコンタクト層２０にはコンタクト孔を介してド
レイン電極２１が導電接触している。このドレイン電極
２１はＭＯＳ部側に張り出したフィールドプレート部２
１ａを有しており、ドレイン層であるＮ型ベース層１９
の端部の電界集中が緩和される高耐圧構造となってい
る。なお、２２は厚い絶縁膜（ＬＯＣＯＳ；局所酸化
膜）である。そしてまた、ＭＯＳ部２５とドレイン部２
６との間においては、Ｎ型ウェル層１１の主面側には第
１のＰ型ベース層１２とＮ型ベース層１９に亘って第２
のＰ型ベース層２３が形成されている。
【０００４】このように、ゲート電極１５の直下及びそ
の周辺部で構成されるＭＯＳ部２５と、ドレイン電極２
１の直下及びその周辺部で構成されるドレイン部２６と
の間には、第２のＰ型ベース層（オフセット層）２３が
介在しており、図１１に示すように、第２のＰ型ベース
層２３はチップ平面上で櫛歯状に褶曲して形成され、第
２のＰ型ベース層２３を境にその外側はソースパッド１
６ｂを含むＭＯＳ部２５の形成領域であり、第２のＰ型
ベース層２３を境にその内側はドレインパッド２１ｂを
含むドレイン部２６の形成領域となっている。
の周辺部で構成されるＭＯＳ部２５と、ドレイン電極２
１の直下及びその周辺部で構成されるドレイン部２６と
の間には、第２のＰ型ベース層（オフセット層）２３が
介在しており、図１１に示すように、第２のＰ型ベース
層２３はチップ平面上で櫛歯状に褶曲して形成され、第
２のＰ型ベース層２３を境にその外側はソースパッド１
６ｂを含むＭＯＳ部２５の形成領域であり、第２のＰ型
ベース層２３を境にその内側はドレインパッド２１ｂを
含むドレイン部２６の形成領域となっている。
【０００５】ここで、Ｎチャネルの横型ＤＭＯＳＦＥＴ
において、ドレインドリフト領域たるＮ型ウェル層１１
の主面側に第１のＰ型ベース層１２に接続させてＮ型ベ
ース層１９の端部まで第２のＰ型ベース層２３を形成し
た理由は次の通りである。
において、ドレインドリフト領域たるＮ型ウェル層１１
の主面側に第１のＰ型ベース層１２に接続させてＮ型ベ
ース層１９の端部まで第２のＰ型ベース層２３を形成し
た理由は次の通りである。
【０００６】 ＭＯＳＦＥＴのオン時、即ち、ゲート
電極１５にソース電位よりも高電位を印加すると共に、
ドレイン電極２１に高電位を印加すると、ゲート電極１
５直下の第１のベース層１２の表面に反転層が生成し、
多数キャリアである電子がソース層１３からチャネルを
介してゲート電極１５直下のＮ型ウェル層１１に流れ出
し、縦型ＤＭＯＳＦＥＴと同様に、ゲート電極１５直下
のＮ型ウェル層１１を下向きに流れ、次にＮ型ウェル層
１１に沿って横向きの流れとなってＮ型ベース層（ドレ
イン層）１９に達し、ドレインコンタクト層２０を介し
てドレイン電極２１に吸収されるが、電子の横向きの流
れ経路であるＮ型ウェル層１１の上に第２のＰ型ベース
層２３が存在しない場合には、大電流を流したときにホ
ットエレクトロンが絶縁膜（フィールド酸化膜）２２に
注入され、電界分布を経時的に変化させ、素子信頼性に
不具合を招く。しかし、Ｎ型ウェル層１１が第２のＰ型
ベース層２３に覆われているときには、その接合は逆バ
イアスであるので、Ｎ型ウェル層１１中の電子は絶縁膜
２２に接することはなく、ホットエレクトロンによる影
響を無くすることができる。
電極１５にソース電位よりも高電位を印加すると共に、
ドレイン電極２１に高電位を印加すると、ゲート電極１
５直下の第１のベース層１２の表面に反転層が生成し、
多数キャリアである電子がソース層１３からチャネルを
介してゲート電極１５直下のＮ型ウェル層１１に流れ出
し、縦型ＤＭＯＳＦＥＴと同様に、ゲート電極１５直下
のＮ型ウェル層１１を下向きに流れ、次にＮ型ウェル層
１１に沿って横向きの流れとなってＮ型ベース層（ドレ
イン層）１９に達し、ドレインコンタクト層２０を介し
てドレイン電極２１に吸収されるが、電子の横向きの流
れ経路であるＮ型ウェル層１１の上に第２のＰ型ベース
層２３が存在しない場合には、大電流を流したときにホ
ットエレクトロンが絶縁膜（フィールド酸化膜）２２に
注入され、電界分布を経時的に変化させ、素子信頼性に
不具合を招く。しかし、Ｎ型ウェル層１１が第２のＰ型
ベース層２３に覆われているときには、その接合は逆バ
イアスであるので、Ｎ型ウェル層１１中の電子は絶縁膜
２２に接することはなく、ホットエレクトロンによる影
響を無くすることができる。
【０００７】 ＭＯＳＦＥＴのオフ時（順方向阻止
時）、即ち、ドレイン電極２１に高電位を印加したまま
ゲート電極１５の電位を低電圧（ソース電位，接地電
位）とすると、第１のＰ型ベース層１２や第２のＰ型ベ
ース層２３とＮ型ウェル層１１の接合、及びＮ型ウェル
層１１とＰ型半導体基板１０の接合が逆バイアス状態に
なるため、それらの接合面から空乏層がＮ型ウェル層１
１内に拡がる。Ｎ型ベース層（ドレイン層）１９側の第
１のＰ型ベース層１２と基板１０から拡がる空乏層を考
慮すると、ゲート電極１５直下近傍のウェル層１１の内
部がピンチオフし、ＪＥＦＴと同様に電子流の経路が遮
断される。更に、第２のＰ型ベース２３と基板１０から
拡がる空乏層も考慮すると、第２のＰ型ベース２３下の
ウェル層１１の内部がピンチオフし、ここにおいてもＪ
ＥＦＴと同様に電子流の経路が遮断される。
時）、即ち、ドレイン電極２１に高電位を印加したまま
ゲート電極１５の電位を低電圧（ソース電位，接地電
位）とすると、第１のＰ型ベース層１２や第２のＰ型ベ
ース層２３とＮ型ウェル層１１の接合、及びＮ型ウェル
層１１とＰ型半導体基板１０の接合が逆バイアス状態に
なるため、それらの接合面から空乏層がＮ型ウェル層１
１内に拡がる。Ｎ型ベース層（ドレイン層）１９側の第
１のＰ型ベース層１２と基板１０から拡がる空乏層を考
慮すると、ゲート電極１５直下近傍のウェル層１１の内
部がピンチオフし、ＪＥＦＴと同様に電子流の経路が遮
断される。更に、第２のＰ型ベース２３と基板１０から
拡がる空乏層も考慮すると、第２のＰ型ベース２３下の
ウェル層１１の内部がピンチオフし、ここにおいてもＪ
ＥＦＴと同様に電子流の経路が遮断される。
【０００８】従って、逆バイアスが印加されると、ウェ
ル層１１の内部にて第２のＰ型ベース２３によるＪＥＦ
Ｔ効果によっても電流経路が確実に遮断される。このた
め、耐圧を確保する目的でＮ型ウェル層１１のオフセッ
ト領域（第１のベース層１２からＮ型ベース層１９まで
の領域）を低濃度で長くする必要がなく、Ｎ型ウェル層
１１の濃度を比較的高く設定することができ、高耐圧化
と低オン抵抗化を共に図ることができる。
ル層１１の内部にて第２のＰ型ベース２３によるＪＥＦ
Ｔ効果によっても電流経路が確実に遮断される。このた
め、耐圧を確保する目的でＮ型ウェル層１１のオフセッ
ト領域（第１のベース層１２からＮ型ベース層１９まで
の領域）を低濃度で長くする必要がなく、Ｎ型ウェル層
１１の濃度を比較的高く設定することができ、高耐圧化
と低オン抵抗化を共に図ることができる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
オフセット領域を覆う第２のベース層２３を備えた横型
ＤＭＯＳＦＥＴにおいては、次のような問題点がある。
オフセット領域を覆う第２のベース層２３を備えた横型
ＤＭＯＳＦＥＴにおいては、次のような問題点がある。
【００１０】即ち、順方向阻止状態時では第２のベース
層２３下にピンチオフが発生するが、ドレイン電位が更
に高くなると、フィールドプレート部２１ａの端部下の
第２のベース層２３とＮ型ウェル１１の接合部位２４で
図示矢印方向の電界Ｅが集中し、アバランシェブレイク
ダウン領域２４が発生する。なぜなら、この領域２４は
フィールドプレート部２１ａの端部に近接しており、そ
の端部電界の影響を受け易く、第２のベース層２３とＮ
型ウェル１１との垂直電界と第２のベース層２３とＮ型
ベース層１９の水平電界との合成電界Ｅが極大になる部
位だからである。この領域２４で律速的にアバランシェ
ブレイクダウンが発生すると、発生した電子の一部は酸
化膜２２に容易に注入され、ブレイクダウン発生部近傍
の電界分布を経時的に変化させる。これにより、ブレイ
クダウン電圧が経時的に変化し、素子の安定性及び信頼
性を損ねてしまう。またブレイクダウン領域２４の発生
部位は拡散規模や濃度等により定位置でなく変動し易
く、ブレイクダウン電圧自体も変動する。他方、アバラ
ンシェブレイクダウンにより発生した正孔は図示してい
ないＰＮ接合分離層（アイソレーション）に向かって横
方向に流れるが、図１１に示すようにパワーＭＯＳＦＥ
Ｔ部１はチップ面積の相当の比率を占めているため、正
孔はＰＮ接合分離層に至るまでに分散してしまい、これ
は素子特性の安定性の障害となる。
層２３下にピンチオフが発生するが、ドレイン電位が更
に高くなると、フィールドプレート部２１ａの端部下の
第２のベース層２３とＮ型ウェル１１の接合部位２４で
図示矢印方向の電界Ｅが集中し、アバランシェブレイク
ダウン領域２４が発生する。なぜなら、この領域２４は
フィールドプレート部２１ａの端部に近接しており、そ
の端部電界の影響を受け易く、第２のベース層２３とＮ
型ウェル１１との垂直電界と第２のベース層２３とＮ型
ベース層１９の水平電界との合成電界Ｅが極大になる部
位だからである。この領域２４で律速的にアバランシェ
ブレイクダウンが発生すると、発生した電子の一部は酸
化膜２２に容易に注入され、ブレイクダウン発生部近傍
の電界分布を経時的に変化させる。これにより、ブレイ
クダウン電圧が経時的に変化し、素子の安定性及び信頼
性を損ねてしまう。またブレイクダウン領域２４の発生
部位は拡散規模や濃度等により定位置でなく変動し易
く、ブレイクダウン電圧自体も変動する。他方、アバラ
ンシェブレイクダウンにより発生した正孔は図示してい
ないＰＮ接合分離層（アイソレーション）に向かって横
方向に流れるが、図１１に示すようにパワーＭＯＳＦＥ
Ｔ部１はチップ面積の相当の比率を占めているため、正
孔はＰＮ接合分離層に至るまでに分散してしまい、これ
は素子特性の安定性の障害となる。
【００１１】そこで上記問題点に鑑み、本発明の課題
は、ブレイクダウン電圧を所定値に固定できる半導体構
造を採用することにより、耐圧の経時的変化を抑制で
き、信頼性の高いＭＩＳ電界効果トランジスタを備えた
半導体装置を提供することにある。
は、ブレイクダウン電圧を所定値に固定できる半導体構
造を採用することにより、耐圧の経時的変化を抑制で
き、信頼性の高いＭＩＳ電界効果トランジスタを備えた
半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、本発明が講じた手段は、主パワーＭＩＳＦＥＴがブ
レイクダウンする以前に所定電圧で確実にブレイクダウ
ンを起こすリミッタダイオードないし犠牲ダイオードを
付帯せしめたものである。即ち、本発明は、第１導電型
の半導体基板の主面側に形成された第２導電型のウェル
領域と、このウェル領域内に形成された第１導電型の第
１ベース層、この第１導電型ベース層内に形成された第
２導電型ソース層、及び第１導電型ベース層をバックゲ
ートとし上記ウェル領域から第２導電型ソース層に亘っ
てゲート絶縁膜を介して形成されたゲート電極を具備す
るＭＩＳ部と、上記ウェル領域の端部に接続して形成さ
れた第２導電型のドレイン部と、上記ウェル領域の表面
に上記第１ベース層と上記ドレイン部とに亘って形成さ
れた第１導電型の第２ベース層を有するＭＩＳ電界効果
トランジスタを備えた半導体装置において、上記ドレイ
ン部にこれより深く形成された第１導電型のウェル領域
を有することを特徴とする。
に、本発明が講じた手段は、主パワーＭＩＳＦＥＴがブ
レイクダウンする以前に所定電圧で確実にブレイクダウ
ンを起こすリミッタダイオードないし犠牲ダイオードを
付帯せしめたものである。即ち、本発明は、第１導電型
の半導体基板の主面側に形成された第２導電型のウェル
領域と、このウェル領域内に形成された第１導電型の第
１ベース層、この第１導電型ベース層内に形成された第
２導電型ソース層、及び第１導電型ベース層をバックゲ
ートとし上記ウェル領域から第２導電型ソース層に亘っ
てゲート絶縁膜を介して形成されたゲート電極を具備す
るＭＩＳ部と、上記ウェル領域の端部に接続して形成さ
れた第２導電型のドレイン部と、上記ウェル領域の表面
に上記第１ベース層と上記ドレイン部とに亘って形成さ
れた第１導電型の第２ベース層を有するＭＩＳ電界効果
トランジスタを備えた半導体装置において、上記ドレイ
ン部にこれより深く形成された第１導電型のウェル領域
を有することを特徴とする。
【００１３】この第１導電型のウェル領域と第２導電型
のドレイン部で構成される接合ダイオードのＰＮ接合面
は表面にほぼ平行であるが、ＰＮ接合面が表面にほぼ垂
直になるよう，上記ドレイン部の端部に接するように第
１導電型のウェル領域を形成しても良い。
のドレイン部で構成される接合ダイオードのＰＮ接合面
は表面にほぼ平行であるが、ＰＮ接合面が表面にほぼ垂
直になるよう，上記ドレイン部の端部に接するように第
１導電型のウェル領域を形成しても良い。
【００１４】ここで、第１導電型のウェル領域を平面円
形のドレインパッドの周囲に平面リング状に形成しても
良いし、平面円形のドレインパッドの直下に平面円状に
形成しても良く、更に平面円形のドレインパッドの直下
及びその周囲に平面円状に形成しても良い。
形のドレインパッドの周囲に平面リング状に形成しても
良いし、平面円形のドレインパッドの直下に平面円状に
形成しても良く、更に平面円形のドレインパッドの直下
及びその周囲に平面円状に形成しても良い。
【００１５】
【作用】第１導電型のウェル領域と第２導電型ドレイン
部とは接合面が表面に平行な接合ダイオードを構成して
いる。ＭＩＳ電界効果トランジスタの順方向阻止時には
その接合面からも空乏層が拡がり、この部位では第１導
電型の第２のベース層と第２導電型のウェル領域の接合
面から空乏層が拡がる以前にブレイクダウンが定位置的
に発生する。従って、第１導電型のウェル領域と第２導
電型ドレイン部から成る接合ダイオードは耐圧リミッタ
用ダイオードないし犠牲ダイオードをなっているので、
ＭＩＳ電界効果トランジスタの耐圧値を画一化すること
ができ、耐圧の経時的変化を抑制でき、信頼性の高いＭ
ＩＳ電界効果トランジスタが得られる。
部とは接合面が表面に平行な接合ダイオードを構成して
いる。ＭＩＳ電界効果トランジスタの順方向阻止時には
その接合面からも空乏層が拡がり、この部位では第１導
電型の第２のベース層と第２導電型のウェル領域の接合
面から空乏層が拡がる以前にブレイクダウンが定位置的
に発生する。従って、第１導電型のウェル領域と第２導
電型ドレイン部から成る接合ダイオードは耐圧リミッタ
用ダイオードないし犠牲ダイオードをなっているので、
ＭＩＳ電界効果トランジスタの耐圧値を画一化すること
ができ、耐圧の経時的変化を抑制でき、信頼性の高いＭ
ＩＳ電界効果トランジスタが得られる。
【００１６】上記接合ダイオードのＰＮ接合は面状であ
るため、電流断面積が大きく確保でき、電流容量も大き
くとれるので、電流遮断時の誘導負荷によるアバランシ
ェ耐量も大きくできる。
るため、電流断面積が大きく確保でき、電流容量も大き
くとれるので、電流遮断時の誘導負荷によるアバランシ
ェ耐量も大きくできる。
【００１７】また、上記ドレイン部の端部に接するよう
に第１導電型のウェル領域を形成した構造においては、
上述の作用を奏することは勿論のこと、ＰＮ接合面が表
面にほぼ垂直になり、電界の向きが表面にほ平行である
ため、表面上の絶縁膜に電子が注入し難く、耐圧の経時
的変化を無くすることができる。
に第１導電型のウェル領域を形成した構造においては、
上述の作用を奏することは勿論のこと、ＰＮ接合面が表
面にほぼ垂直になり、電界の向きが表面にほ平行である
ため、表面上の絶縁膜に電子が注入し難く、耐圧の経時
的変化を無くすることができる。
【００１８】第１導電型のウェル領域を平面円形のドレ
インパッドの周囲に平面リング状に形成してなる場合に
は、主ＭＩＳＦＥＴの素子領域を有効的に確保できると
共に、ＰＮ接合面積を大きくできるので、ＭＩＳＦＥＴ
自身の耐圧よりも低い耐圧の犠牲用ダイオードを得るこ
とができる。更に、第１導電型のウェル領域を平面円形
のドレインパッドの直下に平面円状に形成してなる場合
には、主ＭＩＳＦＥＴの素子領域の面積を浸食せずに犠
牲用ダイオードを得ることができ、電流容量の増大を図
ることができる。
インパッドの周囲に平面リング状に形成してなる場合に
は、主ＭＩＳＦＥＴの素子領域を有効的に確保できると
共に、ＰＮ接合面積を大きくできるので、ＭＩＳＦＥＴ
自身の耐圧よりも低い耐圧の犠牲用ダイオードを得るこ
とができる。更に、第１導電型のウェル領域を平面円形
のドレインパッドの直下に平面円状に形成してなる場合
には、主ＭＩＳＦＥＴの素子領域の面積を浸食せずに犠
牲用ダイオードを得ることができ、電流容量の増大を図
ることができる。
【００１９】
【実施例】次に、本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００２０】（第１実施例）図１は本発明の第１実施例
に係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣのチップ
平面構成を示す平面図で、図２は図１中ａ−ａ′に沿っ
て切断した状態を示す断面図である。
に係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣのチップ
平面構成を示す平面図で、図２は図１中ａ−ａ′に沿っ
て切断した状態を示す断面図である。
【００２１】本例のパワーＩＣも、ワンチップ上にパワ
ーＭＯＳＦＥＴ部１００と低耐圧の制御回路部１５０を
有しており、パワーＭＯＳＦＥＴ部１００は図２に示す
断面構造を有している。先ず図２の断面図に基づきパワ
ーＭＯＳＦＥＴ部１００の構成を説明する。パワーＭＯ
ＳＦＥＴ部１００は２重拡散型ＭＯＳの横型ＤＭＯＳＦ
ＥＴであり、Ｐ型半導体基板１０の主面側にＭＯＳ部１
２５とドレイン部１２６を有している。ＭＯＳ部１２５
には、Ｐ型半導体基板１０の主面側に形成されたＮ型ウ
ェル層１１１の主面側にチャネル形成層となる相離間し
た一対の第１のＰ型ベース層（チャネル拡散層）１２，
１２が形成されており、第１のＰ型ベース層１２の内部
にはＮ＋ 型ソース層１３及びＰ＋ 型ベースコンタク
ト層１４がそれぞれ形成されている。そしてゲート絶縁
膜（図示せず）を介して一対のソース層１３，１３に跨
がるポリシリコンのゲート電極１５が被着され、またソ
ース層１３及びベースコンタクト層１４にはコンタクト
孔を介してソース電極１６が導電接触している。このソ
ース電極１６はドレイン部１２６側に向かって張り出し
たフィールドプレート部１６ａを有しており、ソース層
１２の端部の電界集中が緩和される高耐圧構造となって
いる。なお、１７は層間絶縁膜、１８はパシベーション
膜である。
ーＭＯＳＦＥＴ部１００と低耐圧の制御回路部１５０を
有しており、パワーＭＯＳＦＥＴ部１００は図２に示す
断面構造を有している。先ず図２の断面図に基づきパワ
ーＭＯＳＦＥＴ部１００の構成を説明する。パワーＭＯ
ＳＦＥＴ部１００は２重拡散型ＭＯＳの横型ＤＭＯＳＦ
ＥＴであり、Ｐ型半導体基板１０の主面側にＭＯＳ部１
２５とドレイン部１２６を有している。ＭＯＳ部１２５
には、Ｐ型半導体基板１０の主面側に形成されたＮ型ウ
ェル層１１１の主面側にチャネル形成層となる相離間し
た一対の第１のＰ型ベース層（チャネル拡散層）１２，
１２が形成されており、第１のＰ型ベース層１２の内部
にはＮ＋ 型ソース層１３及びＰ＋ 型ベースコンタク
ト層１４がそれぞれ形成されている。そしてゲート絶縁
膜（図示せず）を介して一対のソース層１３，１３に跨
がるポリシリコンのゲート電極１５が被着され、またソ
ース層１３及びベースコンタクト層１４にはコンタクト
孔を介してソース電極１６が導電接触している。このソ
ース電極１６はドレイン部１２６側に向かって張り出し
たフィールドプレート部１６ａを有しており、ソース層
１２の端部の電界集中が緩和される高耐圧構造となって
いる。なお、１７は層間絶縁膜、１８はパシベーション
膜である。
【００２２】ドレインドリフト領域となるＮ型ウェル層
１１１のオフセット部分はドレイン部１２６側に延長さ
れており、Ｐ型半導体基板１０の主面側に形成されたＮ
型ベース（ドレイン層）１９に接続されている。Ｎ型ベ
ース１９の一部主面側にはＮ＋ 型ベースコンタクト層
２０が形成されており、ベースコンタクト層２０にはコ
ンタクト孔を介してドレイン電極１２１が導電接触して
いる。このドレイン電極１２１はＭＯＳ部側に張り出し
たフィールドプレート部１２１ａを有しており、ドレイ
ン層であるＮ型ベース層１９の端部の電界集中が緩和さ
れる高耐圧構造となっている。また、ＭＯＳ部１２５と
ドレイン部１２６との間においては、Ｎ型ウェル層１１
１の主面側に第１のＰ型ベース層１２とＮ型ベース層１
９に亘って第２のＰ型ベース層２３が形成されている。
なお、２２は厚い絶縁膜（ＬＯＣＯＳ；局所酸化膜）で
ある。そしてまた、ドレインコンタクト層２０の真下に
おいてはＮ型ベース層１９よりも深く、Ｎ型ウェル層１
１１とは隔離したＰ型ウェル状のアノード領域１３０が
形成されている。図１に示すように、第２のＰ型ベース
層２３はチップ平面上で櫛歯状に褶曲して形成され、第
２のＰ型ベース層２３を境にその外側はソースパッド１
６ｂを含むＭＯＳ部１２５の形成領域であり、第２のＰ
型ベース層２３を境にその内側はドレインパッド１２１
ｂを含むドレイン部１２６の形成領域となっている。ド
レインパッド１２１ｂは円形であり、このドレインパッ
ド１２１ｂの周りはドレインコンタクト層２０に導電接
触するドレイン電極１２１である。そしてこのドレイン
電極１２１の周りはフィールドプレート部１２１ａとな
っている。従って、円形のドレインパッド１２１ｂの周
りにはリング状のアノード領域１３０が形成されてい
る。
１１１のオフセット部分はドレイン部１２６側に延長さ
れており、Ｐ型半導体基板１０の主面側に形成されたＮ
型ベース（ドレイン層）１９に接続されている。Ｎ型ベ
ース１９の一部主面側にはＮ＋ 型ベースコンタクト層
２０が形成されており、ベースコンタクト層２０にはコ
ンタクト孔を介してドレイン電極１２１が導電接触して
いる。このドレイン電極１２１はＭＯＳ部側に張り出し
たフィールドプレート部１２１ａを有しており、ドレイ
ン層であるＮ型ベース層１９の端部の電界集中が緩和さ
れる高耐圧構造となっている。また、ＭＯＳ部１２５と
ドレイン部１２６との間においては、Ｎ型ウェル層１１
１の主面側に第１のＰ型ベース層１２とＮ型ベース層１
９に亘って第２のＰ型ベース層２３が形成されている。
なお、２２は厚い絶縁膜（ＬＯＣＯＳ；局所酸化膜）で
ある。そしてまた、ドレインコンタクト層２０の真下に
おいてはＮ型ベース層１９よりも深く、Ｎ型ウェル層１
１１とは隔離したＰ型ウェル状のアノード領域１３０が
形成されている。図１に示すように、第２のＰ型ベース
層２３はチップ平面上で櫛歯状に褶曲して形成され、第
２のＰ型ベース層２３を境にその外側はソースパッド１
６ｂを含むＭＯＳ部１２５の形成領域であり、第２のＰ
型ベース層２３を境にその内側はドレインパッド１２１
ｂを含むドレイン部１２６の形成領域となっている。ド
レインパッド１２１ｂは円形であり、このドレインパッ
ド１２１ｂの周りはドレインコンタクト層２０に導電接
触するドレイン電極１２１である。そしてこのドレイン
電極１２１の周りはフィールドプレート部１２１ａとな
っている。従って、円形のドレインパッド１２１ｂの周
りにはリング状のアノード領域１３０が形成されてい
る。
【００２３】ここで、本例においては、櫛歯状に褶曲す
るソース・ドレインの１周期Ｔ1 は６００Ｖ程度の耐圧
で約１２０μｍであり、ドレインパッド１２１ｂの直径
Ｔ2はワイヤボンダの精度から約２４０μｍとしてあ
る。従って、ドレインパッド１２１ｂの周囲には幅寸法
Ｔ3 が約１２０μｍのリング状アノード領域１３０が付
帯している。
るソース・ドレインの１周期Ｔ1 は６００Ｖ程度の耐圧
で約１２０μｍであり、ドレインパッド１２１ｂの直径
Ｔ2はワイヤボンダの精度から約２４０μｍとしてあ
る。従って、ドレインパッド１２１ｂの周囲には幅寸法
Ｔ3 が約１２０μｍのリング状アノード領域１３０が付
帯している。
【００２４】上述の半導体構造は次のようにして製造さ
れる。まずＰ型半導体基板１０の主面にリンをイオン注
入によりドープすると共に、ボロンをイオン注入により
ドープした後、ドライブして、それぞれ約６μｍ程度の
拡散深さを持つＮ型ウェル層１１１及びＰ型のアノード
領域１３０を形成する。次に、アノード領域１３０を含
む領域に２μｍ程度の拡散深さを有するＮ型ベース層１
９を形成する。これにより、アノード領域１３０とＮ型
ベース層１９とにより接合ダイオードが形成される。こ
の際、ボロンをイオン注入によりドープし、同時にドラ
イブすることにより、第１及び第２のＰ型ベース層１
２，２３も形成する。次に、フィールド酸化膜２２，ポ
リシリコンのゲート電極１５を形成した後、ゲート電極
１５をマスクとして自己整合的に第１及のＰ型ベース層
１２にＮ+ ソース層１３を形成すると共に、Ｎ+ ベース
コンタクト２０を形成する。その後、層間絶縁膜１７を
形成してから、コンタクト孔を開口し、電極１６，１２
１を設け、最後のパジベーション膜１８を形成する。
れる。まずＰ型半導体基板１０の主面にリンをイオン注
入によりドープすると共に、ボロンをイオン注入により
ドープした後、ドライブして、それぞれ約６μｍ程度の
拡散深さを持つＮ型ウェル層１１１及びＰ型のアノード
領域１３０を形成する。次に、アノード領域１３０を含
む領域に２μｍ程度の拡散深さを有するＮ型ベース層１
９を形成する。これにより、アノード領域１３０とＮ型
ベース層１９とにより接合ダイオードが形成される。こ
の際、ボロンをイオン注入によりドープし、同時にドラ
イブすることにより、第１及び第２のＰ型ベース層１
２，２３も形成する。次に、フィールド酸化膜２２，ポ
リシリコンのゲート電極１５を形成した後、ゲート電極
１５をマスクとして自己整合的に第１及のＰ型ベース層
１２にＮ+ ソース層１３を形成すると共に、Ｎ+ ベース
コンタクト２０を形成する。その後、層間絶縁膜１７を
形成してから、コンタクト孔を開口し、電極１６，１２
１を設け、最後のパジベーション膜１８を形成する。
【００２５】このように、従来の横型ＤＭＯＳＦＥＴに
対しドレイン電極１２１直下にＰ型アノード領域１３０
を有する半導体構造は、図３に示すような等価回路とな
っている。即ち、ソース層１３とドレイン領域としての
Ｎ型ウェル層１１１，Ｎ型ベース層１９及びベースコン
タクト層２０とゲート電極１５とにより横型パワーＭＯ
ＳＦＥＴを構成しており、第１のＰ型ベース層１２はバ
ックゲートであるボディーを構成している。第１のベー
ス層１２には第２のベース層２３が接続され、これがＮ
型ウェル層１１１を覆っているので、オフセット領域に
おける第２のベース層２３とＮ型ウェル層１１１は接合
ダイオードＤ１ を構成している。ここまでの回路構成
は従来と同様であるが、本例の半導体構造においては、
Ｎ型ウェル層１１１とは孤立した領域に深いＰウェル状
のアノード領域１３０が形成されている。ここで、Ｐ型
半導体基板１０の裏面側は通常導電性接着剤を以てリー
ドフレームのダイパッドに接合され、ダイパッドは接地
電位に維持される。このため、Ｐ型のアノード領域１３
０とＮ型ベース層１９とは上記の接合ダイオードＤ１
とは別の接合ダイオードＤ２ を構成している。なお、
本例においては半導体基板１０をダイパッドに接着剤で
直接固定するようにしているが、半導体基板１０の裏面
全面にアルミニウム等の裏面電極を形成し、半田等でダ
イパッドに融着するようにしても良い。
対しドレイン電極１２１直下にＰ型アノード領域１３０
を有する半導体構造は、図３に示すような等価回路とな
っている。即ち、ソース層１３とドレイン領域としての
Ｎ型ウェル層１１１，Ｎ型ベース層１９及びベースコン
タクト層２０とゲート電極１５とにより横型パワーＭＯ
ＳＦＥＴを構成しており、第１のＰ型ベース層１２はバ
ックゲートであるボディーを構成している。第１のベー
ス層１２には第２のベース層２３が接続され、これがＮ
型ウェル層１１１を覆っているので、オフセット領域に
おける第２のベース層２３とＮ型ウェル層１１１は接合
ダイオードＤ１ を構成している。ここまでの回路構成
は従来と同様であるが、本例の半導体構造においては、
Ｎ型ウェル層１１１とは孤立した領域に深いＰウェル状
のアノード領域１３０が形成されている。ここで、Ｐ型
半導体基板１０の裏面側は通常導電性接着剤を以てリー
ドフレームのダイパッドに接合され、ダイパッドは接地
電位に維持される。このため、Ｐ型のアノード領域１３
０とＮ型ベース層１９とは上記の接合ダイオードＤ１
とは別の接合ダイオードＤ２ を構成している。なお、
本例においては半導体基板１０をダイパッドに接着剤で
直接固定するようにしているが、半導体基板１０の裏面
全面にアルミニウム等の裏面電極を形成し、半田等でダ
イパッドに融着するようにしても良い。
【００２６】ここで、Ｐ型半導体基板１０の裏面側は通
常導電性接着剤を以てリードフレームのダイパッドに接
合され、ダイパッドは接地電位に維持される。このた
め、Ｐ型のアノード領域１３０とＮ型ベース層１９とは
上記の接合ダイオードＤ1 とは別の接合ダイオードＤ2
を構成している。なお、本例においては半導体基板１０
をダイパッドに接着剤で直接固定するようにしている
が、半導体基板１０の裏面全面にアルミニウム等の裏面
電極を形成し、半田等でダイパッドに融着するようにし
ても良い。
常導電性接着剤を以てリードフレームのダイパッドに接
合され、ダイパッドは接地電位に維持される。このた
め、Ｐ型のアノード領域１３０とＮ型ベース層１９とは
上記の接合ダイオードＤ1 とは別の接合ダイオードＤ2
を構成している。なお、本例においては半導体基板１０
をダイパッドに接着剤で直接固定するようにしている
が、半導体基板１０の裏面全面にアルミニウム等の裏面
電極を形成し、半田等でダイパッドに融着するようにし
ても良い。
【００２７】以下に本例の半導体装置の動作を説明す
る。
る。
【００２８】〔ＭＯＳＦＥＴのオン時〕ゲート電極１５
にソース電位よりも高電位を印加すると共に、ドレイン
電極１２１に高電位を印加すると、ゲート電極１５直下
の第１のベース層１２の表面に反転層が生成し、多数キ
ャリアである電子がソース層１３からチャネルを介して
ゲート電極１５直下のＮ型ウェル層１１１に流れ出し、
縦型ＤＭＯＳＦＥＴと同様に、ゲート電極１５直下のＮ
型ウェル層１１１を下向きに流れ、次にＮ型ウェル層１
１１に沿って横向きの流れとなってＮ型ベース層（ドレ
イン層）１９の端部に達し、ドレインコンタクト層２０
を介してドレイン電極１２１に吸収される。ここで、Ｎ
型ウェル層１１１が第２のＰ型ベース層２３に覆われて
いるため、その接合は逆バイアスであるので、Ｎ型ウェ
ル層１１１中の電子は絶縁膜２２に接することはなく、
ホットエレクトロンによる影響を無くすることができ
る。
にソース電位よりも高電位を印加すると共に、ドレイン
電極１２１に高電位を印加すると、ゲート電極１５直下
の第１のベース層１２の表面に反転層が生成し、多数キ
ャリアである電子がソース層１３からチャネルを介して
ゲート電極１５直下のＮ型ウェル層１１１に流れ出し、
縦型ＤＭＯＳＦＥＴと同様に、ゲート電極１５直下のＮ
型ウェル層１１１を下向きに流れ、次にＮ型ウェル層１
１１に沿って横向きの流れとなってＮ型ベース層（ドレ
イン層）１９の端部に達し、ドレインコンタクト層２０
を介してドレイン電極１２１に吸収される。ここで、Ｎ
型ウェル層１１１が第２のＰ型ベース層２３に覆われて
いるため、その接合は逆バイアスであるので、Ｎ型ウェ
ル層１１１中の電子は絶縁膜２２に接することはなく、
ホットエレクトロンによる影響を無くすることができ
る。
【００２９】〔ＭＯＳＦＥＴのオフ時（順方向阻止
時）〕 即ち、ドレイン電極１２１に高電位を印加したままゲー
ト電極１５の電位を低電圧（ソース電位，接地電位）と
すると、第１のＰ型ベース層１２や第２のＰ型ベース層
２３とＮ型ウェル層１１１のＰＮ接合、及びＮ型ウェル
層１１１とＰ型半導体基板１０の接合が逆バイアス状態
になるため、それらの接合面から空乏層がＮ型ウェル層
１１１内に拡がるが、Ｎ型ベース層（ドレイン層）１９
側の第１のＰ型ベース層１２と基板１０から拡がる空乏
層を考慮すると、ゲート電極１５直下近傍のウェル層１
１１の内部がピンチオフし、ＪＥＦＴと同様に電子流の
経路が遮断される。更に、第２のＰ型ベース２３と基板
１０から拡がる空乏層も考慮すると、第２のＰ型ベース
２３下のウェル層１１１の内部がピンチオフし、ここに
おいてもＪＥＦＴと同様に電子流の経路が遮断される。
従って、逆バイアスが印加されると、ウェル層１１１の
内部にて第２のＰ型ベース２３によるＪＥＦＴ効果によ
っても電流経路が確実に遮断される。このため、耐圧を
確保する目的でＮ型ウェル層１１１のオフセット領域を
低濃度で長くする必要がなく、Ｎ型ウェル層１１１の濃
度を比較的高く設定することができ、高耐圧化と低オン
抵抗化を共に図ることができる。
時）〕 即ち、ドレイン電極１２１に高電位を印加したままゲー
ト電極１５の電位を低電圧（ソース電位，接地電位）と
すると、第１のＰ型ベース層１２や第２のＰ型ベース層
２３とＮ型ウェル層１１１のＰＮ接合、及びＮ型ウェル
層１１１とＰ型半導体基板１０の接合が逆バイアス状態
になるため、それらの接合面から空乏層がＮ型ウェル層
１１１内に拡がるが、Ｎ型ベース層（ドレイン層）１９
側の第１のＰ型ベース層１２と基板１０から拡がる空乏
層を考慮すると、ゲート電極１５直下近傍のウェル層１
１１の内部がピンチオフし、ＪＥＦＴと同様に電子流の
経路が遮断される。更に、第２のＰ型ベース２３と基板
１０から拡がる空乏層も考慮すると、第２のＰ型ベース
２３下のウェル層１１１の内部がピンチオフし、ここに
おいてもＪＥＦＴと同様に電子流の経路が遮断される。
従って、逆バイアスが印加されると、ウェル層１１１の
内部にて第２のＰ型ベース２３によるＪＥＦＴ効果によ
っても電流経路が確実に遮断される。このため、耐圧を
確保する目的でＮ型ウェル層１１１のオフセット領域を
低濃度で長くする必要がなく、Ｎ型ウェル層１１１の濃
度を比較的高く設定することができ、高耐圧化と低オン
抵抗化を共に図ることができる。
【００３０】本例においては、アノード領域１３０とＮ
型ベース層１９とによりダイオードＤ2 が形成されてい
るため、順方向阻止時にはその接合面からも空乏層が拡
がる。このため、最初にブレイクダウンが発生する部位
１２４はアノード領域１３０とＮ型ベース層１９の接合
面にあり、そのブレイクダウンは面状に発生する。従っ
て、アノード領域１３０とＮ型ベース層１９とから成る
ダイオードＤ2 は耐圧リミッタ用ダイオードないし犠牲
ダイオードをなっている。また、この接合面から拡がる
空乏層のほとんどが高抵抗のＰ型半導体基板（１００Ω
・ｃｍ程度）に伸び、表面方向への空乏層の伸びは比較
的高濃度のＮ型ベース層１９で阻止される。このため、
ブレイクダウンで発生した電子はＮウェルに到達し、電
子流となると共に、ブレイクダウンで発生した正孔はＰ
型半導体基板１０を介して裏面電極等へ流入する。ここ
で、上述の製造工程の後、５００μｍ程度のウェハを３
００μｍ程度になる迄裏面研磨し、裏面にコンタクト
（裏面電極）を形成してから、ダイパッドに接合し組立
時のリードフレームにより基板電位をソース電位（接地
電位）と同電位にすることで、ブレイクダウン電流はド
レイン電極１２１及び裏面電極を介して速やかに放電す
る。この放電経路の寄生抵抗が低く抑えられているた
め、内部発熱を抑制できる。また、ブレイクダウンが発
生する部位１２４は点状でなく面状であり、従前に比し
て電流断面積が大きくなり、電流容量も大きくとれるた
め、電流遮断時のＬ（インダクタンス）負荷によるアバ
ランシェ耐量を大きくできる。
型ベース層１９とによりダイオードＤ2 が形成されてい
るため、順方向阻止時にはその接合面からも空乏層が拡
がる。このため、最初にブレイクダウンが発生する部位
１２４はアノード領域１３０とＮ型ベース層１９の接合
面にあり、そのブレイクダウンは面状に発生する。従っ
て、アノード領域１３０とＮ型ベース層１９とから成る
ダイオードＤ2 は耐圧リミッタ用ダイオードないし犠牲
ダイオードをなっている。また、この接合面から拡がる
空乏層のほとんどが高抵抗のＰ型半導体基板（１００Ω
・ｃｍ程度）に伸び、表面方向への空乏層の伸びは比較
的高濃度のＮ型ベース層１９で阻止される。このため、
ブレイクダウンで発生した電子はＮウェルに到達し、電
子流となると共に、ブレイクダウンで発生した正孔はＰ
型半導体基板１０を介して裏面電極等へ流入する。ここ
で、上述の製造工程の後、５００μｍ程度のウェハを３
００μｍ程度になる迄裏面研磨し、裏面にコンタクト
（裏面電極）を形成してから、ダイパッドに接合し組立
時のリードフレームにより基板電位をソース電位（接地
電位）と同電位にすることで、ブレイクダウン電流はド
レイン電極１２１及び裏面電極を介して速やかに放電す
る。この放電経路の寄生抵抗が低く抑えられているた
め、内部発熱を抑制できる。また、ブレイクダウンが発
生する部位１２４は点状でなく面状であり、従前に比し
て電流断面積が大きくなり、電流容量も大きくとれるた
め、電流遮断時のＬ（インダクタンス）負荷によるアバ
ランシェ耐量を大きくできる。
【００３１】図４は本例の図２におけるｂ−ｂ′方向の
不純物分布を示す。横軸の基点はＮ+ 型ベースコンタク
ト層２０の主面である。この分布から判るように、Ｎ型
ベース層１９とＰ型アノード層１３０とで形成されるＰ
Ｎ接合面は約１．３μｍの深さに存在している。
不純物分布を示す。横軸の基点はＮ+ 型ベースコンタク
ト層２０の主面である。この分布から判るように、Ｎ型
ベース層１９とＰ型アノード層１３０とで形成されるＰ
Ｎ接合面は約１．３μｍの深さに存在している。
【００３２】図５はダイオードＤ2 のアノード領域のイ
ンプラドーズ量とダイオードＤ2 の耐圧との関係を説明
するデバイスシミュレーション結果を示す。このデバイ
スシュミレーションではＰ型半導体基板１０の抵抗率を
１０２Ω・ｃｍ、１２０Ω・ｃｍ、１３８Ω・ｃｍ、１
７５Ω・ｃｍ、２２５Ω・ｃｍとしてある。インプラド
ーズ量を多くするとダイオード耐圧は低下する。図５に
は試作半導体装置の耐圧特性結果も併せて示してある。
試作半導体装置は図３に示すように主パワーＭＯＳＦＥ
ＴとダイオードＤ2 との並列接続であるため、実測値で
示すように、インプラドーズ量が４．５×１０12ｃｍ以
下では主パワーＭＯＳＦＥＴの耐圧がダイオードＤ2 の
耐圧よりも低い（ブレイクダウン発生部１２４よりも以
前にダイオードＤ1 がブレイクダウンする）。これでは
従来と同様に、耐圧変動等の問題が発生してしまうが、
本例においてはインプラドーズ量を４．５×１０12ｃｍ
以上に設定してあるので、主パワーＭＯＳＦＥＴがブレ
イクダウンする前に必ずダイオードＤ2 がブレイクダウ
ンするようになっている。
ンプラドーズ量とダイオードＤ2 の耐圧との関係を説明
するデバイスシミュレーション結果を示す。このデバイ
スシュミレーションではＰ型半導体基板１０の抵抗率を
１０２Ω・ｃｍ、１２０Ω・ｃｍ、１３８Ω・ｃｍ、１
７５Ω・ｃｍ、２２５Ω・ｃｍとしてある。インプラド
ーズ量を多くするとダイオード耐圧は低下する。図５に
は試作半導体装置の耐圧特性結果も併せて示してある。
試作半導体装置は図３に示すように主パワーＭＯＳＦＥ
ＴとダイオードＤ2 との並列接続であるため、実測値で
示すように、インプラドーズ量が４．５×１０12ｃｍ以
下では主パワーＭＯＳＦＥＴの耐圧がダイオードＤ2 の
耐圧よりも低い（ブレイクダウン発生部１２４よりも以
前にダイオードＤ1 がブレイクダウンする）。これでは
従来と同様に、耐圧変動等の問題が発生してしまうが、
本例においてはインプラドーズ量を４．５×１０12ｃｍ
以上に設定してあるので、主パワーＭＯＳＦＥＴがブレ
イクダウンする前に必ずダイオードＤ2 がブレイクダウ
ンするようになっている。
【００３３】（第２実施例）図６は本発明の第２実施例
に係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣを示す断
面図である。なお、図６において図２に示す部分と同一
部分には同一参照符号を付し、その説明を省略する。本
例の半導体装置２００において、図２に示す第１実施例
の構造と異なる点は、Ｐ型アノード領域２３０の形成部
位がドレイン電極１２１直下ではなく、ドレインパッド
１２１ｂの直下領域が活用されている。このため、ドレ
インパッド１２１ｂの周囲にも近接させて主パワーＭＯ
ＳＦＥＴの素子領域を形成できる。なお、２２４はブレ
イクダウン発生部である。
に係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣを示す断
面図である。なお、図６において図２に示す部分と同一
部分には同一参照符号を付し、その説明を省略する。本
例の半導体装置２００において、図２に示す第１実施例
の構造と異なる点は、Ｐ型アノード領域２３０の形成部
位がドレイン電極１２１直下ではなく、ドレインパッド
１２１ｂの直下領域が活用されている。このため、ドレ
インパッド１２１ｂの周囲にも近接させて主パワーＭＯ
ＳＦＥＴの素子領域を形成できる。なお、２２４はブレ
イクダウン発生部である。
【００３４】（第３実施例）図７は本発明の第３実施例
に係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣを示す断
面図である。なお、図７において図２に示す部分と同一
部分には同一参照符号を付し、その説明を省略する。本
例の半導体装置３００において、図２に示す第１実施例
の構造と異なる点は、Ｐ型アノード領域３２４の形成部
位がドレイン電極１２１直下及びドレインパッド１２１
ｂの直下にある。従って、ダイオードＤ2 の接合部ない
しブレイクダウン発生部３２４の面積は図２及び図６に
示す以上を確保でき、ブレイクダウンにより発生する電
流量を大きくでき、アバランシシェブレイクダン耐量が
大きくなる。
に係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣを示す断
面図である。なお、図７において図２に示す部分と同一
部分には同一参照符号を付し、その説明を省略する。本
例の半導体装置３００において、図２に示す第１実施例
の構造と異なる点は、Ｐ型アノード領域３２４の形成部
位がドレイン電極１２１直下及びドレインパッド１２１
ｂの直下にある。従って、ダイオードＤ2 の接合部ない
しブレイクダウン発生部３２４の面積は図２及び図６に
示す以上を確保でき、ブレイクダウンにより発生する電
流量を大きくでき、アバランシシェブレイクダン耐量が
大きくなる。
【００３５】（第４実施例）図８は本発明の第４施例に
係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣを示断面
図、図９（ａ）は第４実施例のドレイン部１２６を示す
平面図、図９（ｂ）は図９（ａ）中ｃ−ｃ′線に沿って
切断した状態を示す断面図である。
係る横型ＤＭＯＳＦＥＴを備えたパワーＩＣを示断面
図、図９（ａ）は第４実施例のドレイン部１２６を示す
平面図、図９（ｂ）は図９（ａ）中ｃ−ｃ′線に沿って
切断した状態を示す断面図である。
【００３６】本例の半導体装置４００においては、複数
のウェル状のＰ型アノード領域４３０とＮ型ベース層４
１９とが互いにマスクパターンにより重なるように形成
されている。即ち、図９（ａ）に示すように、Ｎ型ベー
ス層４１９はドレインパッド１２１ｂ直下において散在
的な非ドープ領域を以て一面に形成されており、このＮ
型ベース層４１９の非ドープ領域にＰ型アノード領域４
３０が形成されている。従って、Ｐ型アノード領域４３
０とＮ型ベース層４１９とで形成される接合部は両領域
の端部重なり領域である。このため、ブレイクダウン発
生部４２４は高濃度のＮ型ベース層４１９の端表面に起
こる。ここで、そのＰＮ接合は表面にほぼ垂直に存在
し、電界の向きは表面にほぼ平行である。従って、発生
したキャリアはほとんど酸化膜２２に注入されない。従
って、耐圧の経時的変化はほとんど生じない。また、ウ
ェル状のＰ型アノード領域４３０が円形であり、その周
囲にＮ型ベース層４１９が形成されているので、ダイオ
ードＤ2 の接合面積を大きくでき、より大きな誘導負荷
に対するアバランシュブレイクダウン耐量を得ることが
できる。
のウェル状のＰ型アノード領域４３０とＮ型ベース層４
１９とが互いにマスクパターンにより重なるように形成
されている。即ち、図９（ａ）に示すように、Ｎ型ベー
ス層４１９はドレインパッド１２１ｂ直下において散在
的な非ドープ領域を以て一面に形成されており、このＮ
型ベース層４１９の非ドープ領域にＰ型アノード領域４
３０が形成されている。従って、Ｐ型アノード領域４３
０とＮ型ベース層４１９とで形成される接合部は両領域
の端部重なり領域である。このため、ブレイクダウン発
生部４２４は高濃度のＮ型ベース層４１９の端表面に起
こる。ここで、そのＰＮ接合は表面にほぼ垂直に存在
し、電界の向きは表面にほぼ平行である。従って、発生
したキャリアはほとんど酸化膜２２に注入されない。従
って、耐圧の経時的変化はほとんど生じない。また、ウ
ェル状のＰ型アノード領域４３０が円形であり、その周
囲にＮ型ベース層４１９が形成されているので、ダイオ
ードＤ2 の接合面積を大きくでき、より大きな誘導負荷
に対するアバランシュブレイクダウン耐量を得ることが
できる。
【００３７】図１０は円形ウェル状のＰ型アノード領域
の半径ＷＰＷとダイオードの耐圧ＢＶのシミュレーショ
ン結果を示す。Ｐ型アノード領域の半径ＷＰＷを大きく
すると、単調減少的にダイオードＤ２ の耐圧が低下す
る。従って、Ｐ型アノード領域４３０及びＮ型ベース層
４１９の不純物分布を固定したまま、Ｐ型アノード領域
の半径ＷＰＷ即ちマスクパターンにより一義的に耐圧が
決定される。このため、耐圧決定のための自由度が高ま
る。
の半径ＷＰＷとダイオードの耐圧ＢＶのシミュレーショ
ン結果を示す。Ｐ型アノード領域の半径ＷＰＷを大きく
すると、単調減少的にダイオードＤ２ の耐圧が低下す
る。従って、Ｐ型アノード領域４３０及びＮ型ベース層
４１９の不純物分布を固定したまま、Ｐ型アノード領域
の半径ＷＰＷ即ちマスクパターンにより一義的に耐圧が
決定される。このため、耐圧決定のための自由度が高ま
る。
【００３８】なお、図８の構造においては、ドレインパ
ッド１２１ｂの直下にＰ型アノード領域４３０が形成さ
れているが、これに限らず、ドレインパッド１２１ｂの
周囲即ちベースコンタクト層２０の直下に形成しても良
いし、またドレインパッド１２１ｂの直下やその周囲に
形成しても良い。
ッド１２１ｂの直下にＰ型アノード領域４３０が形成さ
れているが、これに限らず、ドレインパッド１２１ｂの
周囲即ちベースコンタクト層２０の直下に形成しても良
いし、またドレインパッド１２１ｂの直下やその周囲に
形成しても良い。
【００３９】
【発明の効果】以上説明したように、本発明は、主パワ
ーＭＩＳＦＥＴがブレイクダウンする以前に所定電圧で
確実にブレイクダウンを起こすように、第２導電型ドレ
イン部に第１導電型のウェル領域を設け、リミッタダイ
オードないし犠牲ダイオードを付帯せしめた点に特徴を
有するものである。従って、次の効果を奏する。
ーＭＩＳＦＥＴがブレイクダウンする以前に所定電圧で
確実にブレイクダウンを起こすように、第２導電型ドレ
イン部に第１導電型のウェル領域を設け、リミッタダイ
オードないし犠牲ダイオードを付帯せしめた点に特徴を
有するものである。従って、次の効果を奏する。
【００４０】 ＭＩＳ電界効果トランジスタの耐圧値
を画一化することができ、耐圧の経時的変化を抑制で
き、信頼性の高いＭＩＳ電界効果トランジスタが得られ
る。
を画一化することができ、耐圧の経時的変化を抑制で
き、信頼性の高いＭＩＳ電界効果トランジスタが得られ
る。
【００４１】 接合ダイオードのＰＮ接合は面状であ
るため、電流断面積が大きく確保でき、電流容量も大き
くとれるので、電流遮断時の誘導負荷によるアバランシ
ェ耐量も大きくできる。
るため、電流断面積が大きく確保でき、電流容量も大き
くとれるので、電流遮断時の誘導負荷によるアバランシ
ェ耐量も大きくできる。
【００４２】 上記ドレイン部の端部に接するように
第１導電型のウェル領域を形成した構造においては、上
述の作用を奏することは勿論のこと、ＰＮ接合面が表面
にほぼ垂直になり、電界の向きが表面にほ平行であるた
め、表面上の絶縁膜に電子が注入し難く、耐圧の経時的
変化を無くすることができる。
第１導電型のウェル領域を形成した構造においては、上
述の作用を奏することは勿論のこと、ＰＮ接合面が表面
にほぼ垂直になり、電界の向きが表面にほ平行であるた
め、表面上の絶縁膜に電子が注入し難く、耐圧の経時的
変化を無くすることができる。
【００４３】 第１導電型のウェル領域を平面円形の
ドレインパッドの周囲に平面リング状に形成してなる場
合には、主ＭＩＳＦＥＴの素子領域を有効的に確保でき
ると共に、ＰＮ接合面積を大きくできるので、ＭＩＳＦ
ＥＴ自身の耐圧よりも低い耐圧の犠牲用ダイオードを得
ることができる。
ドレインパッドの周囲に平面リング状に形成してなる場
合には、主ＭＩＳＦＥＴの素子領域を有効的に確保でき
ると共に、ＰＮ接合面積を大きくできるので、ＭＩＳＦ
ＥＴ自身の耐圧よりも低い耐圧の犠牲用ダイオードを得
ることができる。
【００４４】 更に、第１導電型のウェル領域を平面
円形のドレインパッドの直下に平面円状に形成してなる
場合には、主ＭＩＳＦＥＴの素子領域の面積を浸食せず
に犠牲用ダイオードを得ることができ、電流容量の増大
を図ることができる。
円形のドレインパッドの直下に平面円状に形成してなる
場合には、主ＭＩＳＦＥＴの素子領域の面積を浸食せず
に犠牲用ダイオードを得ることができ、電流容量の増大
を図ることができる。
【図１】本発明の第１実施例に係る横型ＤＭＯＳＦＥＴ
を備えたパワーＩＣのチップ平面構成を示す平面図であ
る。
を備えたパワーＩＣのチップ平面構成を示す平面図であ
る。
【図２】図１中ａ−ａ′に沿って切断した状態を示す断
面図である。
面図である。
【図３】図１に示す半導体構造の等価回路を示す回路図
である。
である。
【図４】図２におけるｂ−ｂ′方向の不純物分布を示す
グラフである。
グラフである。
【図５】同実施例におけるアノード領域のインプラドー
ズ量とダイオードＤ2 の耐圧とのデバイスシミュレーシ
ョン結果を示すグラフである。
ズ量とダイオードＤ2 の耐圧とのデバイスシミュレーシ
ョン結果を示すグラフである。
【図６】本発明の第２実施例に係る横型ＤＭＯＳＦＥＴ
を備えたパワーＩＣを示す断面図である。
を備えたパワーＩＣを示す断面図である。
【図７】本発明の第３実施例に係る横型ＤＭＯＳＦＥＴ
を備えたパワーＩＣを示す断面図である。
を備えたパワーＩＣを示す断面図である。
【図８】本発明の第４施例に係る横型ＤＭＯＳＦＥＴを
備えたパワーＩＣを示す断面図である。
備えたパワーＩＣを示す断面図である。
【図９】（ａ）は第４実施例のドレイン部を示す平面
図、（ｂ）は（ａ）中ｃ−ｃ′線に沿って切断した状態
を示す断面図である。
図、（ｂ）は（ａ）中ｃ−ｃ′線に沿って切断した状態
を示す断面図である。
【図１０】第４実施例において、円形ウェル状のＰ型ア
ノード領域の半径ＷPWとダイオードの耐圧ＢＶのシミュ
レーション結果を示すグラグである。
ノード領域の半径ＷPWとダイオードの耐圧ＢＶのシミュ
レーション結果を示すグラグである。
【図１１】従来の横型ＤＭＯＳＦＥＴを備えたパワーＩ
Ｃを示す平面図である。
Ｃを示す平面図である。
【図１２】図１１中Ａ−Ａ′線に沿って切断した状態を
示す断面図である。
示す断面図である。
１，１００，２００，３００，４００…パワーＭＯＳＦ
ＥＴ部 ２…制御回路部 １０…Ｐ型半導体基板 １１，１１１…Ｎ型ウェル層 １２…第１のＰ型ベース層 １３…Ｎ＋ 型ソース層 １４…Ｐ＋ 型ベースコンタクト層 １５…ゲート電極 １６…ソース電極 １６ａ…フィールドプレート部 １６ｂ…ソースパッド １７…層間絶縁膜 １８…パシべーション膜 １９，４１９…Ｎ型ベース層 ２０…Ｎ＋ 型ベースコンタクト層 ２１，１２１…ドレイン電極 ２１ａ，１２１ａ…フィールドプレート部 ２１ｂ，１２１ｂ…ドレインパッド ２２…厚い絶縁膜 ２３…第２のＰ型ベース層 ２４，１２４，２２４，３２４…ブレイクダウン発生部 ２５，１２５…ＭＯＳ部 １３０，２３０，３３０，４３０…Ｐ型アノード領域
（Ｐ型ウェル） ２６，１２６…ドレイン部。
ＥＴ部 ２…制御回路部 １０…Ｐ型半導体基板 １１，１１１…Ｎ型ウェル層 １２…第１のＰ型ベース層 １３…Ｎ＋ 型ソース層 １４…Ｐ＋ 型ベースコンタクト層 １５…ゲート電極 １６…ソース電極 １６ａ…フィールドプレート部 １６ｂ…ソースパッド １７…層間絶縁膜 １８…パシべーション膜 １９，４１９…Ｎ型ベース層 ２０…Ｎ＋ 型ベースコンタクト層 ２１，１２１…ドレイン電極 ２１ａ，１２１ａ…フィールドプレート部 ２１ｂ，１２１ｂ…ドレインパッド ２２…厚い絶縁膜 ２３…第２のＰ型ベース層 ２４，１２４，２２４，３２４…ブレイクダウン発生部 ２５，１２５…ＭＯＳ部 １３０，２３０，３３０，４３０…Ｐ型アノード領域
（Ｐ型ウェル） ２６，１２６…ドレイン部。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78
Claims (5)
- 【請求項１】 第１導電型の半導体基板の主面側に形成
された第２導電型のウェル領域と、このウェル領域内に
形成された第１導電型の第１ベース層、この第１導電型
ベース層内に形成された第２導電型ソース層、及び第１
導電型ベース層をバックゲートとし前記ウェル領域から
第２導電型ソース層に亘ってゲート絶縁膜を介して形成
されたゲート電極を具備するＭＩＳ部と、前記ウェル領
域の端部に接続して形成された第２導電型のドレイン部
と、前記ウェル領域の表面に前記第１ベース層と前記ド
レイン部とに亘って形成された第１導電型の第２ベース
層を有するＭＩＳ電界効果トランジスタを備えた半導体
装置において、 前記ドレイン部にこれより深く形成された第１導電型の
ウェル領域を有することを特徴とするＭＩＳ電界効果ト
ランジスタを備えた半導体装置。 - 【請求項２】 第１導電型の半導体基板の主面側に形成
された第２導電型のウェル領域と、このウェル領域内に
形成された第１導電型の第１ベース層、この第１導電型
ベース層内に形成された第２導電型ソース層、及び第１
導電型ベース層をバックゲートとし前記ウェル領域から
第２導電型ソース層に亘ってゲート絶縁膜を介して形成
されたゲート電極を具備するＭＩＳ部と、前記ウェル領
域の端部に接続して形成された第２導電型のドレイン部
と、前記ウェル領域の表面に前記第１ベース層と前記ド
レイン部とに亘って形成された第１導電型の第２ベース
層を有するＭＩＳ電界効果トランジスタを備えた半導体
装置において、 前記ドレイン部の端部が接するように形成された第１導
電型のウェル領域を有することを特徴とするＭＩＳ電界
効果トランジスタを備えた半導体装置。 - 【請求項３】 請求項１又は請求項２に記載のＭＩＳ電
界効果トランジスタを備えた半導体装置において、前記
第１導電型のウェル領域は平面円形のドレインパッドの
周囲に平面リング状に形成されてなることを特徴とする
ＭＩＳ電界効果トランジスタを備えた半導体装置。 - 【請求項４】 請求項１又は請求項２に記載のＭＩＳ電
界効果トランジスタを備えた半導体装置において、前記
第１導電型のウェル領域は平面円形のドレインパッドの
直下に平面円状に形成されてなることを特徴とするＭＩ
Ｓ電界効果トランジスタを備えた半導体装置。 - 【請求項５】 請求項１又は請求項２に記載のＭＩＳ電
界効果トランジスタを備えた半導体装置において、前記
第１導電型のウェル領域は平面円形のドレインパッドの
直下及びその周囲に平面円状に形成されてなることを特
徴とするＭＩＳ電界効果トランジスタを備えた半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00017694A JP3173268B2 (ja) | 1994-01-06 | 1994-01-06 | Ｍｉｓ電界効果トランジスタを備えた半導体装置 |
| US08/369,772 US5612564A (en) | 1994-01-06 | 1995-01-06 | Semiconductor device with limiter diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00017694A JP3173268B2 (ja) | 1994-01-06 | 1994-01-06 | Ｍｉｓ電界効果トランジスタを備えた半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001019352A Division JP3627656B2 (ja) | 2001-01-29 | 2001-01-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202194A JPH07202194A (ja) | 1995-08-04 |
| JP3173268B2 true JP3173268B2 (ja) | 2001-06-04 |
Family
ID=11466708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00017694A Expired - Fee Related JP3173268B2 (ja) | 1994-01-06 | 1994-01-06 | Ｍｉｓ電界効果トランジスタを備えた半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5612564A (ja) |
| JP (1) | JP3173268B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5602046A (en) * | 1996-04-12 | 1997-02-11 | National Semiconductor Corporation | Integrated zener diode protection structures and fabrication methods for DMOS power devices |
| JP4653704B2 (ja) * | 1999-05-21 | 2011-03-16 | 関西電力株式会社 | 半導体装置 |
| JP2001094094A (ja) * | 1999-09-21 | 2001-04-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2001102569A (ja) * | 1999-09-28 | 2001-04-13 | Fuji Electric Co Ltd | 半導体デバイス |
| US6794719B2 (en) * | 2001-06-28 | 2004-09-21 | Koninklijke Philips Electronics N.V. | HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness |
| US6555883B1 (en) * | 2001-10-29 | 2003-04-29 | Power Integrations, Inc. | Lateral power MOSFET for high switching speeds |
| US20030134433A1 (en) * | 2002-01-16 | 2003-07-17 | Nanomix, Inc. | Electronic sensing of chemical and biological agents using functionalized nanostructures |
| US6583663B1 (en) * | 2002-04-22 | 2003-06-24 | Power Integrations, Inc. | Power integrated circuit with distributed gate driver |
| US7116318B2 (en) * | 2002-04-24 | 2006-10-03 | E Ink Corporation | Backplanes for display applications, and components for use therein |
| US7948041B2 (en) | 2005-05-19 | 2011-05-24 | Nanomix, Inc. | Sensor having a thin-film inhibition layer |
| JP2004335990A (ja) * | 2003-03-10 | 2004-11-25 | Fuji Electric Device Technology Co Ltd | Ｍｉｓ型半導体装置 |
| JP3906184B2 (ja) * | 2003-06-11 | 2007-04-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2005005622A (ja) * | 2003-06-13 | 2005-01-06 | Toyota Industries Corp | リミッタ回路及びその半導体集積回路 |
| DE10344038B4 (de) * | 2003-09-23 | 2008-04-03 | Infineon Technologies Ag | Junction-Feldeffekttransistor |
| JP2006237564A (ja) * | 2005-01-31 | 2006-09-07 | Renesas Technology Corp | 半導体装置及びその製造方法並びに半導体集積回路 |
| JP2008277604A (ja) * | 2007-05-01 | 2008-11-13 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| US7700977B2 (en) * | 2007-06-21 | 2010-04-20 | Intersil Americas Inc. | Integrated circuit with a subsurface diode |
| KR101068575B1 (ko) * | 2009-07-03 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| US20130240981A1 (en) * | 2011-04-22 | 2013-09-19 | Infineon Technologies Austria Ag | Transistor array with a mosfet and manufacturing method |
| US12074225B2 (en) | 2018-12-03 | 2024-08-27 | Macom Technology Solutions Holdings, Inc. | PIN diodes with multi-thickness intrinsic regions |
| TWI795713B (zh) * | 2021-01-18 | 2023-03-11 | 通嘉科技股份有限公司 | 高壓半導體元件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338693A (en) * | 1987-01-08 | 1994-08-16 | International Rectifier Corporation | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET |
| DE4022022C2 (de) * | 1989-07-12 | 1995-09-28 | Fuji Electric Co Ltd | Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz |
| JPH0473970A (ja) * | 1990-07-16 | 1992-03-09 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置 |
| JPH04107878A (ja) * | 1990-08-27 | 1992-04-09 | Matsushita Electron Corp | 半導体装置およびそれを用いたイグナイタ装置 |
| FR2684240B1 (fr) * | 1991-11-21 | 1994-02-18 | Sgs Thomson Microelectronics Sa | Transistor mos a zener de protection integree. |
| FR2688942A1 (fr) * | 1992-03-20 | 1993-09-24 | Sgs Thomson Microelectronics | Diode a avalanche enterree. |
| GB9207849D0 (en) * | 1992-04-09 | 1992-05-27 | Philips Electronics Uk Ltd | A semiconductor device |
-
1994
- 1994-01-06 JP JP00017694A patent/JP3173268B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-06 US US08/369,772 patent/US5612564A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5612564A (en) | 1997-03-18 |
| JPH07202194A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173268B2 (ja) | Ｍｉｓ電界効果トランジスタを備えた半導体装置 | |
| JP3158738B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路 | |
| JP4070485B2 (ja) | 半導体装置 | |
| TWI426596B (zh) | 一種用於功率裝置擊穿保護的柵漏箝位元和靜電放電保護電路 | |
| EP1187214A2 (en) | Semiconductor device with a protection against ESD | |
| JPH03270273A (ja) | 半導体装置およびその製造方法 | |
| JP2009164460A (ja) | 半導体装置 | |
| US11527615B2 (en) | Semiconductor device | |
| JP2001077354A (ja) | 縦型絶縁ゲート半導体装置 | |
| JP2002158353A (ja) | Ｍｏｓ電界効果トランジスタ | |
| US6686625B2 (en) | Field effect-controllable semiconductor component with two-directional blocking, and a method of producing the semiconductor component | |
| JPH07302897A (ja) | 絶縁ゲート付きサイリスタ | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JPH1145998A (ja) | 絶縁ゲート型半導体装置 | |
| JP2003526949A (ja) | トレンチゲート半導体装置 | |
| US7385246B2 (en) | Depletable cathode low charge storage diode | |
| JP2001119019A (ja) | 半導体装置およびその製造方法 | |
| JP6299390B2 (ja) | 半導体装置 | |
| JP3627656B2 (ja) | 半導体装置 | |
| JP3744196B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US6780722B2 (en) | Field effect transistor on insulating layer and manufacturing method | |
| JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
| JP3249175B2 (ja) | 絶縁ゲート付きサイリスタ及び高耐圧半導体装置 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JP3278534B2 (ja) | Ｍｏｓゲート型電力用半導体素子とその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080330 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090330 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |