CN102522386A - 栅氧化层界面陷阱密度测试结构及测试方法 - Google Patents
栅氧化层界面陷阱密度测试结构及测试方法 Download PDFInfo
- Publication number
- CN102522386A CN102522386A CN2011103970025A CN201110397002A CN102522386A CN 102522386 A CN102522386 A CN 102522386A CN 2011103970025 A CN2011103970025 A CN 2011103970025A CN 201110397002 A CN201110397002 A CN 201110397002A CN 102522386 A CN102522386 A CN 102522386A
- Authority
- CN
- China
- Prior art keywords
- test structure
- gate oxide
- type
- grid
- trap density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了一种栅氧化层界面陷阱密度测试结构及测试方法,涉及MOS器件质量、可靠性测试技术领域,所述测试结构包括n型MOSFET及对应的p型栅氧化层电容,或者p型MOSFET及对应的n型栅氧化层电容;所述n型MOSFET与其对应的p型栅氧化层电容,以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。本发明采用同一测试结构便可完成对n和p型MOS器件栅氧化层界面陷阱密度的测试,且缩短了测量时间、提高了测试效率,降低了测试成本。
Description
技术领域
本发明涉及MOS器件质量、可靠性测试技术领域,尤其涉及一种栅氧化层界面陷阱密度测试结构及测试方法。
背景技术
随着半导体技术的飞速发展和微电子芯片集成度的大幅提高,集成电路的设计和加工水平已经进入纳米MOS时代,栅氧化层作为MOS器件的核心,在MOS器件质量、可靠性评估方面具有举足轻重的作用,其中栅氧化层的界面陷阱密度是非常重要的指标之一。栅氧化层界面陷阱的产生使得器件迁移率下降,导致器件性能降低,因此,在工艺流程中对栅氧化层界面陷阱的监测是十分必要的,往往需要进行相当数量的样品测试。
如图1所示,常用的栅氧化层界面陷阱密度测试结构是氧化层电容结构或MOSFET(金氧半场效晶体管)器件,是一个包括栅极和衬底的两端电容器件结构(图1a),或者是一个包括源极、栅极、漏极和衬底的四端MOSFET器件结构(图1b),其中Tox表示器件的栅氧化层厚度。栅氧化层的界面陷阱密度的常规的测试方法是分别针对n型和p型MOS器件的栅氧化层测试结构进行测量,因为常规的测试结构是单个的栅氧化层电容或MOSFET(金氧半场效晶体管)器件,因此需要分别在不同测试结构上进行栅氧化层界面陷阱密度的测量,才能获得CMOS集成电路工艺中涉及的n型和p型MOS器件的栅氧化层界面陷阱密度的信息。采用这种栅氧化层界面陷阱密度的测试结构及方法,测量时间长、测试效率低,测试成本高。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:提供一种栅氧化层界面陷阱密度测试结构及测试方法,其采用同一测试结构便可完成对n和p型MOS器件栅氧化层界面陷阱密度的测试,且缩短了测量时间、提高了测试效率,降低了测试成本。
(二)技术方案
为解决上述问题,本发明提供了一种栅氧化层界面陷阱密度测试结构,包括n型MOSFET及对应的p型栅氧化层电容,或者p型MOSFET及对应的n型栅氧化层电容;所述n型MOSFET与其对应的p型栅氧化层电容,以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。
优选地,所述测试结构的一侧为n型MOSFET,其n+掺杂构成所述测试结构的源极,其p+掺杂以及p阱区构成所述测试结构的衬底,其栅极构成所述测试结构栅极的一部分;所述测试结构的另一侧为p型栅氧化层电容,其在n阱区的n+掺杂构成所述测试结构的漏极,其栅极构成所述测试结构栅极的另一部分。
优选地,所述测试结构的一侧为p型MOSFET,其p+掺杂构成所述测试结构的源极,其n+掺杂以及n阱区构成所述测试结构的衬底,其栅极构成所述测试结构栅极的一部分;所述测试结构的另一侧为n型栅氧化层电容,其在p阱区的p+掺杂构成所述测试结构的漏极,其栅极构成所述测试结构栅极的另一部分。
优选地,在预定器件宽度条件下,所述测试结构中的器件n型MOSFET、n型栅氧化层电容、p型MOSFET或p型栅氧化层电容的栅极的长度与其栅氧化层界面陷阱数量成正比。
一种利用前述测试结构进行测试的方法,包括以下步骤:
A:在测试结构的源极、漏极、以及衬底之间施加正向偏置电压,在相同温度下,改变所述正向偏置电压,测量得到不同的衬底电流峰值;
B:通过线性外推得到正向偏置电压为零时所对应的衬底电流;
C:根据所述衬底电流与栅氧化层界面陷阱密度的正比关系,得到栅氧化层界面陷阱密度。
一种利用前述测试结构进行测试的方法,包括以下步骤:
A:在测试结构的源极、漏极、以及衬底之间施加正向偏置电压,在相同正向偏置电压下,改变温度值,测量得到不同的衬底电流峰值;
B:通过线性外推得到1/T为零时所对应的衬底电流,T为开尔文温度;
C:根据所述衬底电流与栅氧化层界面陷阱密度的正比关系,得到栅氧化层界面陷阱密度。
(三)有益效果
本发明通过将n型和p型MOS器件栅氧化层界面陷阱密度的测试集成在一个测试结构中,没有额外增加压焊点的数量,从而节省了测试结构的面积,且本发明仅通过对同一结构的单次测量,便可完成栅氧化层界面陷阱密度测试,缩短了测量时间,提高了测试效率。由于本发明测试结构是四端结构,又可同时完成两种测试,所以减小了测试结构的版图面积,降低了测试成本。本发明提出的测试方法,得到了具有峰值特征的测量结果,峰值电流正比与栅氧化层界面陷阱密度,减少数据的不确定性,有益于栅氧化层界面陷阱密度的获取和分析。本发明测试方法无需使用电荷泵方法中所采用的脉冲信号发生器,简化了测试设置的环节,使用常规半导体参数测试仪就可以满足测试要求,节省了测试设备成本。
附图说明
图1为本发明背景技术中所述传统栅氧化层界面陷阱密度测试结构的结构示意图;
图2为本发明实施方式中所述n型栅氧化层界面陷阱密度测试结构的结构示意图;
图3为本发明实施方式中所述p型栅氧化层界面陷阱密度测试结构的结构示意图;
图4为本发明实施方式中所述栅氧化层界面陷阱密度测试电路图;
图5为本发明实施方式中所述栅氧化层界面陷阱密度的测试典型特性图;
图6为本发明实施方式中所述外推栅氧化层界面陷阱密度参数的方法示意图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
本发明提供了一种栅氧化层界面陷阱密度测试结构,包括n型MOSFET及对应的p型栅氧化层电容,或者p型MOSFET及对应的n型栅氧化层电容;所述n型MOSFET与其对应的p型栅氧化层电容,以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。其中,所述测试结构的一侧为n型MOSFET,其n+掺杂构成所述测试结构的源极,其p+掺杂以及p阱区构成所述测试结构的衬底,其栅极构成所述测试结构栅极的一部分;所述测试结构的另一侧为p型栅氧化层电容,其在n阱区的n+掺杂构成所述测试结构的漏极,其栅极构成所述测试结构栅极的另一部分。所述测试结构的一侧为p型MOSFET,其p+掺杂构成所述测试结构的源极,其n+掺杂以及n阱区构成所述测试结构的衬底,其栅极构成所述测试结构栅极的一部分;所述测试结构的另一侧为n型栅氧化层电容,其在p阱区的p+掺杂构成所述测试结构的漏极,其栅极构成所述测试结构栅极的另一部分。其中,n型或p型部分栅极的长度大于等于栅极制造工艺中所允许的最短沟道长度。优选地,在预定器件宽度条件下,所述测试结构中的器件n型MOSFET、n型栅氧化层电容、p型MOSFET或p型栅氧化层电容的栅极的长度与其栅氧化层界面陷阱数量成正比。
如图2所示,以n型栅氧化层界面陷阱密度测试结构为例,n型测试结构的左侧是n型MOSFET器件部分,由n+、p-well和栅极构成本发明测试结构的源极、衬底和栅极,测试结构的右侧是p型栅氧化层电容部分,由n+、n-well和栅极构成本发明结构的漏极、衬底和栅极,其中栅极是共用的,这样就形成了一个同时包含了n和p型器件的栅氧化层界面陷阱密度测试结构。其中,Ln和Lp分别表示测试结构中n型和p型部分的长度,与栅氧化层界面陷阱数量成正比。在栅氧化层界面陷阱密度测试中,Ln和Lp应大于等于栅极制造工艺所允许的最短沟道长度,而测试结构中n型或p型部分的沟道宽度为固定值。同样的,p型栅氧化层界面陷阱密度测试结构具有类似的设计,如图3所示。
在进行栅氧化层界面陷阱密度测试时,需要在源、漏端和衬底之间施加正向偏置,电压的绝对值小于0.7V,栅极电压从器件积累扫描到器件弱反型,不能超过电源电压,以免造成对栅氧化层的高压损伤,在栅电压扫描过程中,同时测量衬底电流,结构测试电路如图4所示。
对于本发明的测试结构,根据复合中心理论,当栅极电压使得栅氧化层界面处的电子和空穴浓度相等时,栅氧化层界面陷阱作为复合中心而产生的复合电流最大,即在衬底电流上呈现出峰值特性,如图5所示。其中衬底电流的峰值可以表示为:
其中,A为所测界面陷阱的面积,σ为界面陷阱的俘获截面,vth为热运动速度,Vf为源漏端对衬底的正向偏置电压,KB为玻尔兹曼常数,T为开尔文温度,Nit为界面陷阱密度,q为电子电量,ni是本征半导体浓度。因此,衬底电流的峰值与正向偏置电压和1/T成指数关系。由于n-well和p-well的类型相反,所以衬底电流出现峰值的位置不同,从图5中可以看出,在栅电压扫描范围内,衬底电流出现的两个峰值分别对应了测试结构中n型和p型部分,因此实现了同时测量n和p型MOS器件栅氧化层界面陷阱密度的目的。
一种利用前述测试结构进行测试的方法,包括以下步骤:
A:在测试结构的源极、漏极、以及衬底之间施加正向偏置电压,在相同温度下,改变所述正向偏置电压,测量得到不同的衬底电流峰值;
B:通过线性外推得到正向偏置电压为零时所对应的衬底电流;
C:根据所述衬底电流与栅氧化层界面陷阱密度的正比关系,得到栅氧化层界面陷阱密度。
一种利用前述测试结构进行测试的方法,包括以下步骤:
A:在测试结构的源极、漏极、以及衬底之间施加正向偏置电压,在相同正向偏置电压下,改变温度值,测量得到不同的衬底电流峰值;
B:通过线性外推得到1/T为零时所对应的衬底电流,T为开尔文温度;
C:根据所述衬底电流与栅氧化层界面陷阱密度的正比关系,得到栅氧化层界面陷阱密度。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。
Claims (6)
1.一种栅氧化层界面陷阱密度测试结构,其特征在于,包括n型MOSFET及对应的p型栅氧化层电容,或者p型MOSFET及对应的n型栅氧化层电容;所述n型MOSFET与其对应的p型栅氧化层电容,以及p型MOSFET与其对应的n型栅氧化层电容共用栅极。
2.如权利要求1所述的栅氧化层界面陷阱密度测试结构,其特征在于,所述测试结构的一侧为n型MOSFET,其n+掺杂构成所述测试结构的源极,其p+掺杂以及p阱区构成所述测试结构的衬底,其栅极构成所述测试结构栅极的一部分;所述测试结构的另一侧为p型栅氧化层电容,其在n阱区的n+掺杂构成所述测试结构的漏极,其栅极构成所述测试结构栅极的另一部分。
3.如权利要求1所述的栅氧化层界面陷阱密度测试结构,其特征在于,所述测试结构的一侧为p型MOSFET,其p+掺杂构成所述测试结构的源极,其n+掺杂以及n阱区构成所述测试结构的衬底,其栅极构成所述测试结构栅极的一部分;所述测试结构的另一侧为n型栅氧化层电容,其在p阱区的p+掺杂构成所述测试结构的漏极,其栅极构成所述测试结构栅极的另一部分。
4.如权利要求2或3中所述的栅氧化层界面陷阱密度测试结构,其特征在于,在预定器件宽度条件下,所述测试结构中的器件n型MOSFET、n型栅氧化层电容、p型MOSFET或p型栅氧化层电容的栅极的长度与其栅氧化层界面陷阱数量成正比。
5.一种利用权利要求1-4中任一项所述测试结构进行测试的方法,包括以下步骤:
A:在测试结构的源极、漏极、以及衬底之间施加正向偏置电压,在相同温度下,改变所述正向偏置电压,测量得到不同的衬底电流峰值;
B:通过线性外推得到正向偏置电压为零时所对应的衬底电流;
C:根据所述衬底电流与栅氧化层界面陷阱密度的正比关系,得到栅氧化层界面陷阱密度。
6.一种利用权利要求1-4中任一项所述测试结构进行测试的方法,包括以下步骤:
A:在测试结构的源极、漏极、以及衬底之间施加正向偏置电压,在相同正向偏置电压下,改变温度值,测量得到不同的衬底电流峰值;
B:通过线性外推得到1/T为零时所对应的衬底电流,T为开尔文温度;
C:根据所述衬底电流与栅氧化层界面陷阱密度的正比关系,得到栅氧化层界面陷阱密度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110397002.5A CN102522386B (zh) | 2011-12-02 | 2011-12-02 | 栅氧化层界面陷阱密度测试结构及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110397002.5A CN102522386B (zh) | 2011-12-02 | 2011-12-02 | 栅氧化层界面陷阱密度测试结构及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102522386A true CN102522386A (zh) | 2012-06-27 |
CN102522386B CN102522386B (zh) | 2014-06-11 |
Family
ID=46293254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110397002.5A Active CN102522386B (zh) | 2011-12-02 | 2011-12-02 | 栅氧化层界面陷阱密度测试结构及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102522386B (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102832203A (zh) * | 2012-08-29 | 2012-12-19 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
CN103367193A (zh) * | 2013-07-24 | 2013-10-23 | 北京大学 | 栅氧化层陷阱密度及位置的测试方法及装置 |
CN105097782A (zh) * | 2014-05-20 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种栅氧化层完整性的测试结构及测试方法 |
CN106596640A (zh) * | 2016-11-24 | 2017-04-26 | 上海交通大学 | 基于热刺激电流的固体介质的陷阱深度与密度检测方法 |
CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
CN108369186A (zh) * | 2015-09-03 | 2018-08-03 | 加州理工学院 | 表征高k介质的光学系统以及方法 |
CN108594103A (zh) * | 2018-04-23 | 2018-09-28 | 长江存储科技有限责任公司 | Mosfet过冲电压和下冲电压的测量结构和方法 |
CN109545850A (zh) * | 2017-09-22 | 2019-03-29 | 新唐科技股份有限公司 | 半导体元件及其制造方法 |
CN112967944A (zh) * | 2021-01-30 | 2021-06-15 | 大连理工大学 | 一种SiC MOS器件的陷阱量测试和分离方法 |
CN114545180A (zh) * | 2022-01-07 | 2022-05-27 | 西安电子科技大学 | 一种基于MOSFETs弱反型区噪声的栅氧化层陷阱表征方法 |
TWI795596B (zh) * | 2015-10-05 | 2023-03-11 | 加州理工學院 | 特徵化高介電係數電介質之方法及其光學系統 |
CN115954343A (zh) * | 2023-03-09 | 2023-04-11 | 合肥晶合集成电路股份有限公司 | 栅氧化层测试结构 |
US11946863B2 (en) | 2018-05-15 | 2024-04-02 | Femtometrix, Inc. | Second Harmonic Generation (SHG) optical inspection system designs |
CN114545180B (zh) * | 2022-01-07 | 2024-09-10 | 西安电子科技大学 | 一种基于MOSFETs弱反型区噪声的栅氧化层陷阱表征方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10284726A (ja) * | 1997-04-03 | 1998-10-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びプラズマ損傷評価方法 |
CN101740549A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | 精确评估栅氧可靠性能的测试结构及测试方法 |
CN102468273A (zh) * | 2010-11-11 | 2012-05-23 | 北大方正集团有限公司 | 一种测量电荷的装置及方法 |
-
2011
- 2011-12-02 CN CN201110397002.5A patent/CN102522386B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10284726A (ja) * | 1997-04-03 | 1998-10-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びプラズマ損傷評価方法 |
CN101740549A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | 精确评估栅氧可靠性能的测试结构及测试方法 |
CN102468273A (zh) * | 2010-11-11 | 2012-05-23 | 北大方正集团有限公司 | 一种测量电荷的装置及方法 |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014032416A1 (zh) * | 2012-08-29 | 2014-03-06 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
CN102832203B (zh) * | 2012-08-29 | 2014-10-08 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
US9255960B2 (en) | 2012-08-29 | 2016-02-09 | Peking University | Testing structure and method for interface trap density of gate oxide |
CN102832203A (zh) * | 2012-08-29 | 2012-12-19 | 北京大学 | 栅氧化层界面陷阱密度测试结构及测试方法 |
CN103367193A (zh) * | 2013-07-24 | 2013-10-23 | 北京大学 | 栅氧化层陷阱密度及位置的测试方法及装置 |
CN103367193B (zh) * | 2013-07-24 | 2015-10-07 | 北京大学 | 栅氧化层陷阱密度及位置的测试方法及装置 |
CN105097782B (zh) * | 2014-05-20 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种栅氧化层完整性的测试结构及测试方法 |
CN105097782A (zh) * | 2014-05-20 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种栅氧化层完整性的测试结构及测试方法 |
US11808706B2 (en) | 2015-09-03 | 2023-11-07 | California Institute Of Technology | Optical systems and methods of characterizing high-k dielectrics |
CN108369186A (zh) * | 2015-09-03 | 2018-08-03 | 加州理工学院 | 表征高k介质的光学系统以及方法 |
CN108369186B (zh) * | 2015-09-03 | 2022-05-27 | 加州理工学院 | 表征高k介质的光学系统以及方法 |
TWI795596B (zh) * | 2015-10-05 | 2023-03-11 | 加州理工學院 | 特徵化高介電係數電介質之方法及其光學系統 |
CN106596640A (zh) * | 2016-11-24 | 2017-04-26 | 上海交通大学 | 基于热刺激电流的固体介质的陷阱深度与密度检测方法 |
CN107589361A (zh) * | 2017-09-06 | 2018-01-16 | 中国工程物理研究院电子工程研究所 | 一种半导体器件的氧化层中陷阱能级分布的测量方法 |
CN109545850A (zh) * | 2017-09-22 | 2019-03-29 | 新唐科技股份有限公司 | 半导体元件及其制造方法 |
CN109545850B (zh) * | 2017-09-22 | 2021-12-31 | 新唐科技股份有限公司 | 半导体元件及其制造方法 |
CN108594103B (zh) * | 2018-04-23 | 2020-06-09 | 长江存储科技有限责任公司 | Mosfet过冲电压和下冲电压的测量结构和方法 |
CN108594103A (zh) * | 2018-04-23 | 2018-09-28 | 长江存储科技有限责任公司 | Mosfet过冲电压和下冲电压的测量结构和方法 |
US11946863B2 (en) | 2018-05-15 | 2024-04-02 | Femtometrix, Inc. | Second Harmonic Generation (SHG) optical inspection system designs |
CN112967944A (zh) * | 2021-01-30 | 2021-06-15 | 大连理工大学 | 一种SiC MOS器件的陷阱量测试和分离方法 |
CN112967944B (zh) * | 2021-01-30 | 2024-06-21 | 大连理工大学 | 一种SiC MOS器件的陷阱量测试和分离方法 |
CN114545180A (zh) * | 2022-01-07 | 2022-05-27 | 西安电子科技大学 | 一种基于MOSFETs弱反型区噪声的栅氧化层陷阱表征方法 |
CN114545180B (zh) * | 2022-01-07 | 2024-09-10 | 西安电子科技大学 | 一种基于MOSFETs弱反型区噪声的栅氧化层陷阱表征方法 |
CN115954343A (zh) * | 2023-03-09 | 2023-04-11 | 合肥晶合集成电路股份有限公司 | 栅氧化层测试结构 |
Also Published As
Publication number | Publication date |
---|---|
CN102522386B (zh) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102522386B (zh) | 栅氧化层界面陷阱密度测试结构及测试方法 | |
US9255960B2 (en) | Testing structure and method for interface trap density of gate oxide | |
CN103367193B (zh) | 栅氧化层陷阱密度及位置的测试方法及装置 | |
US7579859B2 (en) | Method for determining time dependent dielectric breakdown | |
US20080038851A1 (en) | Pattern for evaluating electric characteristics, method for evaluating electric characteristics, method for manufacturing semiconductor device and method for providing reliability assurance | |
CN108318796B (zh) | 一种三端口碳化硅基功率器件界面态测试方法 | |
US20120299608A1 (en) | Method of testing reliability of semiconductor device | |
CN102262206A (zh) | pMOSFET器件负偏置温度不稳定性寿命预测方法 | |
CN103576066B (zh) | 一种半导体器件热载流子寿命的测量方法 | |
CN104377143B (zh) | 一种测试mos器件阱电阻的方法 | |
CN102176442B (zh) | 用于测量mos器件hci可靠性的测试结构及方法 | |
US6995027B2 (en) | Integrated semiconductor structure for reliability tests of dielectrics | |
CN101271143A (zh) | 一种热载流子注入测试mos器件的方法 | |
CN102520331B (zh) | 用于sti型ldmos器件的界面陷阱测试方法 | |
CN105895548A (zh) | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 | |
JPH11340293A (ja) | 半導体デバイス中のド―パント不純物濃度の非破壊測定方法 | |
CN103884977B (zh) | 一种预测半导体器件nbti寿命及其涨落的方法 | |
JP2015002242A (ja) | 半導体素子の寿命診断方法 | |
CN103426866B (zh) | 围栏间隔的设计规则测试电路 | |
US6975102B2 (en) | Apparatus and method for analyzing capacitance of insulator | |
US6377067B1 (en) | Testing method for buried strap and deep trench leakage current | |
CN111044873B (zh) | 一种基于共享串联电阻的自热效应测试方法和电路 | |
CN103176116B (zh) | 一种半导体器件测试装置及其测试方法 | |
Terada | Reconsideration of effective MOSFET channel length extracted from channel resistance | |
CN118011175B (zh) | 晶体管器件缺陷分析方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |