CN103503129A - 校准集成电路内的装置性能 - Google Patents

校准集成电路内的装置性能 Download PDF

Info

Publication number
CN103503129A
CN103503129A CN201280022098.XA CN201280022098A CN103503129A CN 103503129 A CN103503129 A CN 103503129A CN 201280022098 A CN201280022098 A CN 201280022098A CN 103503129 A CN103503129 A CN 103503129A
Authority
CN
China
Prior art keywords
finger
degradation
type thing
devices
many
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280022098.XA
Other languages
English (en)
Other versions
CN103503129B (zh
Inventor
薛密·沙道奇
安在境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN103503129A publication Critical patent/CN103503129A/zh
Application granted granted Critical
Publication of CN103503129B publication Critical patent/CN103503129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种用于在集成电路内实施的多指装置（105）可包括：第一指形物，其经配置以保持活跃；第二指形物，其在所述第一指形物活跃的同时最初停用；以及指形物激活电路（125），其经配置以响应于确定所述多指装置（105）的降级量度达到降级阈值而选择性地激活所述多指装置（105）的所述第二指形物。

Description

校准集成电路内的装置性能
技术领域
本说明书内所揭示的一个或多个实施例涉及集成电路（IC）。更确切地说，一个或多个实施例涉及校准IC内的包括多个指形物的装置的性能。
背景技术
设计可靠的电路已变得越来越复杂，尤其鉴于积极缩放的互补金属氧化物半导体（CMOS）技术。例如，在负偏应力的延长持续时间期间，能够生产小型装置的现代IC制造工艺增加了在P型金属氧化物半导体（PMOS）装置中的界面陷阱的可能性。当将负电压施加到PMOS装置的栅极上持续一段延长的时间时，产生了界面陷阱。界面陷阱位于硅-氧化物/硅-晶体晶格边界附近，其中空穴（即，正电荷）会被卡在所述边界处，从而造成PMOS装置的阈值电压的移位。空穴捕获产生界面态以及固定电荷。两者都是正电荷且导致阈值电压的负移位。此现象称为PMOS负偏压温度不稳定性（NBTI）。NBTI对PMOS装置的影响比对N型金属氧化物半导体（NMOS）装置的影响更多。然而，被称为正BTI（PBTI）的现象影响NMOS装置。
鉴于在现代IC设计中减少装置尺寸和电压裕度的趋势，例如BTI（关于NBTI和/或PBTI）的现象可成为限制CMOS装置的寿命的重要因素。例如热载流子注入（HCI）的其它现象可结合BTI而在更大程度上减少CMOS装置的寿命。由于所指出的现象，电路设计者必须过度设计装置以补偿在装置的整个寿命中发生的降级。电路设计者在IC内创造的装置具有（例如）可与电路规范所要求的操作特性不同或比之更高的操作特性。
当装置过度设计时，例如电力使用、面积使用、性能等等的装置操作特性可从电路规范中所指定的装置的确立的目标特性显著地变化。因此，如果并非不适合于元件的预期目的，那么装置可差于最优化。除了装置不适合于预期目的之外，过度设计也会增加电路设计的成本，尤其是当在现代IC内的许多装置中应用时。
发明内容
本说明书内所揭示的一个或多个实施例涉及集成电路（IC），且更确切地说，涉及校准IC内的包括多个指形物的装置的性能。
在集成电路内实施的多指装置的实施例可包含：第一指形物，其经配置以保持活跃；第二指形物，其在所述第一指形物活跃的同时最初停用；以及指形物激活电路，其经配置以响应于确定多指装置的降级量度达到降级阈值而选择性地激活多指装置的第二指形物。
在一些实施例中，多指装置可进一步包含：开关，其耦合到第二指形物上，其中所述开关选择性地将第二指形物的栅极耦合到数据信号，所述数据信号也耦合到第一指形物的栅极上。
在一些实施例中，指形物激活电路可包含：控制电路，其配置以响应于检测到降级阈值经而向开关提供控制信号。
在一些实施例中，指形物激活电路可进一步包含：监视器电路，其经配置以通过确定多指装置的第一指形物处于活跃状态的时间量来检测降级阈值。
在一些实施例中，监视器电路可经配置以将多指装置的第一指形物处于活跃状态的时钟周期的数量的计数与降级阈值进行比较，且响应于计数大于或等于降级阈值，指示控制电路激活第二指形物。
在一些实施例中，指形物激活电路可进一步包含：监视器电路，其经配置以通过测量多指装置实地的操作参数来检测降级阈值、将操作参数与降级阈值进行比较，且响应于确定操作参数达到降级阈值，指示控制电路激活第二指形物。
在一些实施例中，操作参数可为多指装置的阈值电压，且降级阈值指定了大于阈值电压的参考电平的阈值电压的电平。
在一些实施例中，操作参数可为多指装置的漏极饱和电流，且降级阈值指定了小于漏极饱和电流的参考电平的漏极饱和电流的电平。
在一些实施例中，当不活跃时第二指形物的栅极可耦合到集成电路的电源电压电势上。
校准IC内的多指装置的性能的方法的实施例可包括确定IC内的多指装置的降级量度，并且将降级量度与降级阈值进行比较。响应于确定降级量度达到降级阈值，可激活多指装置的一指形物。
在一些实施例中，所述方法可进一步包含：选择降级量度以包含多指装置处于活跃状态的时间量；以及选择降级阈值为预定的时间量。
在一些实施例中，所述方法可进一步包含：根据在集成电路内实施的计数器内计数的时钟周期的数量，确定多指装置处于活跃状态的时间量，其中可将所述时钟周期的数量与代表降级阈值的预定的时间量的时钟周期的阈值数量进行比较。
在一些实施例中，所述方法可进一步包含：选择降级量度以包含多指装置的阈值电压；以及选择降级阈值为大于阈值电压的参考电平的多指装置的阈值电压的电平。
在一些实施例中，所述方法可进一步包含：选择降级量度以包含多指装置的漏极饱和电流；以及选择降级量度以包含小于漏极饱和电流的参考电平的多指装置的漏极饱和电流的电平。
在一些实施例中，多指装置可包含在多指装置的任何另外的指形物的激活之前活跃的主要指形物。
在一些实施例中，激活多指装置的指形物可进一步包含激活多指装置的多个指形物。
经配置用于在集成电路内实施的系统的实施例可包含：多指装置，其包含经配置以保持活跃的第一指形物以及最初经配置以在第一指形物活跃的同时不活跃的第二指形物；开关，其耦合到第二指形物的栅极上，其中所述开关经配置以通过将第二指形物的栅极耦合到也耦合到第一指形物的栅极上的信号上来激活第二指形物，并且通过从信号上解耦第二指形物的栅极来停用第二指形物；以及指形物激活电路，其经配置以响应于检测到装置中最小的量的降级而指示开关激活第二指形物。
在一些实施例中，当不活跃时开关可将第二指形物的栅极耦合到集成电路的电源电压上。
在一些实施例中，指形物激活电路可包含：控制电路，其耦合到开关上，其中所述控制电路经配置以向开关提供控制信号；以及监视器电路，其经配置以检测装置中的最小降级且作为响应而用信号通知控制电路。
另一个实施例可包括经配置以在集成电路内实施的多指装置。多指装置可包含经配置以保持活跃的第一指形物以及在第一指形物活跃的同时最初停用的第二指形物。第二指形物可经配置用于在集成电路运行期间激活。
在一些实施例中，多指装置可进一步包含：指形物激活电路，其经配置以响应于检测到多指装置中的最小降级而选择性地激活多指装置的第二指形物，其中所述第二指形物最初停用，且响应于检测到多指装置的最小降级而被激活。
在一些实施例中，多指装置可进一步包含：开关，其耦合到第二指，其中所述开关选择性地将第二指形物的栅极耦合到数据信号，所述数据信号也耦合到第一指形物的栅极上。
在一些实施例中，指形物激活电路可包含：控制电路，其经配置以响应于检测到最小降级而向开关提供控制信号。
在一些实施例中，指形物激活电路可进一步包含：监视器电路，其经配置以通过确定多指装置的第一指形物处于活跃状态的时间量来检测最小降级。
在一些实施例中，监视器电路可经配置以将多指装置的第一指形物处于活跃状态的时钟周期的数量的计数与降级阈值进行比较，且响应于计数大于或等于降级阈值，指示控制电路激活第二指形物。
在一些实施例中，指形物激活电路可进一步包含：监视器电路，其经配置以通过测量多指装置实地的操作参数来检测最小降级、将操作参数与降级阈值进行比较，且响应于确定操作参数达到降级阈值，指示控制电路激活第二指形物。
在一些实施例中，操作参数可为多指装置的阈值电压，且降级阈值指定了大于阈值电压的参考电平的阈值电压的电平。
在一些实施例中，操作参数可为多指装置的漏极饱和电流，且降级阈值指定了小于漏极饱和电流的参考电平的漏极饱和电流的电平。
在一些实施例中，当不活跃时第二指形物的栅极可耦合到集成电路的电源电压电势上。
附图说明
图1为说明根据本说明书内所揭示的一个实施例的用于校准多指装置的系统的第一方框图。
图2为说明根据本说明书内所揭示的另一个实施例的图1的系统的第二方框图。
图3为说明根据本说明书内所揭示的另一个实施例的图1的系统的第三方框图。
图4为说明根据本说明书内所揭示的另一个实施例的多指装置的校准的第一曲线图。
图5为说明根据本说明书内所揭示的另一个实施例的多指装置的校准的第二曲线图。
图6为说明根据本说明书内所揭示的另一个实施例的收集IC内的装置的校准数据的方法的第一流程图。
图7为说明根据本说明书内所揭示的另一个实施例的校准多指装置的方法的第二流程图。
具体实施方式
尽管本说明书以权利要求书作为结论，权利要求书限定了被当作是新颖的一个或多个实施例的特征，但是应相信，可以通过考虑结合附图所做的描述而更好地理解所述一个或多个实施例。按照要求，本说明书内揭示了一个或多个详细实施例。然而，应了解，所述一个或多个实施例仅仅为示范性的。因此，本说明书内所揭示的特定结构及功能细节不应解释为限制性的，而是仅仅作为权利要求书的依据，以及作为用于教示所属领域的技术人员在实际任何恰当详细结构中以各种方式应用所述一个或多个实施例的代表性依据。此外，本文所使用的术语和短语并不意图用作限制，而是意图提供对本文所揭示的一个或多个实施例的可理解的描述。
本说明书内所揭示的一个或多个实施例涉及集成电路（IC），且更确切地说，涉及校准IC内的包括多个指形物的装置的性能。可控制多指装置以随着时间的推移选择性地激活所述装置的一个或多个指形物。多指装置内先前未被激活的指形物的激活可抵消随着时间的推移（例如，在多指装置的整个寿命中）发生的装置的降级的影响。
例如，当多指装置降级第一个量时，可激活一个或多个不活跃的指形物，从而恢复多指装置至降级之前的操作条件，或接近降级之前的操作条件。随着时间的推移，当多指装置继续降级（例如，降级第二个量）时，可激活一个或多个其它不活跃的指形物。通过随着时间的推移激活多指装置的另外的指形物，多指装置在电路设计的情形内必须过度设计的量可减少。因此，所述装置更适合于预期功能。
本说明书内所揭示的一个或多个实施例可应用到IC内的一个或多个装置上。例如，电路设计的一个或多个装置可被选择为对IC内的电路设计的功能性非常重要或非常关键，其中的装置将在所述IC内实施。例如，非常重要的装置可以是在电流模式逻辑缓冲器内实施或作为其一部分实施的装置。无论如何，可校准那些在电路设计内被认定为非常重要或关键的装置，以便控制随着时间的推移的装置的降级。
图1为说明根据本说明书内所揭示的一个实施例的用于校准多指装置的系统100的第一方框图。如图所示，系统100可包括多指装置105、多个开关110、115以及120、以及指形物激活电路125。在一个实施例中，多指装置105可以为多指晶体管。
多指装置105的特征为包括多个指形物。一般来说，术语“指形物”指的是特定的金属氧化物半导体场效应晶体管（MOSFET）装置内含有的若干栅极或栅极区。如图所示，多指装置105包括多个栅极区140A至栅极区140D、多个源极区130A至源极区130C，以及多个漏极区135A至漏极区135B。为了便于说明，周围的阱和衬底区并未示出。
源极区130A至源极区130C中的每一源极区可并联耦合到表示为图1中的源极电路节点的电路（未图示）的节点上。源极区130A至源极区130C可通过耦合到源极区130A至源极区130C中的每一源极区上的一个或多个触点（未图示）上的金属线而耦合到源极电路节点上。类似地，漏极区135A至漏极区135B中的每一漏极区可并联耦合到表示为漏极电路节点的电路的节点上。漏极区135A至漏极区135B可通过耦合到漏极区135A至漏极区135B中的每一漏极区上的一个或多个触点（未图示）上的金属线而耦合到漏极电路节点上。
为了便于说明，多指装置105包括四个指形物。多指装置105的指形物可顺序编号为1-4以供参考。指形物1可包括栅极区140、源极130A以及漏极135A。指形物2可包括栅极140B、漏极135A，以及源极130B。指形物3可包括栅极140C、源极130B，以及漏极135B。指形物4可包括栅极140D、漏极135B，以及源极130C。
因为指形物1保持耦合到栅极电路节点，所以指形物1可被称为主要指形物。在图1中所示的实例中，没有使用开关来选择性地将指形物1的栅极区140A耦合到栅极电路节点上。然而，应了解，对开关的排除是出于说明的目的。在一个实施例中，如将关于栅极区140B至栅极区140D所描述，可包括一个附加的开关以选择性地将栅极区140A耦合到栅极电路节点上。
因为当指形物1最初活跃时指形物2至指形物4中的每一个指形物最初停用，所以指形物2至指形物4中的每一个指形物可被称为次要指形物。指形物2至指形物4中的每一个指形物可分别通过开关110至开关120选择性地激活。开关110至开关120中的每一开关可实施作为各种不同开关电路中的任何一种，其范围从单晶体管开关到包括多个组件和/或晶体管的更复杂的开关。
指形物激活电路125可通过控制信号145独立地控制开关110至开关120中的每一开关的断开和闭合，从而激活或停用指形物2至指形物4中的每一个指形物。激活指形物2至指形物4的具体条件将会在本说明书内更加详细地描述。最初，多指装置105可开始运行，其中开关110至开关120中的每一开关断开。因此，指形物1是活跃的，而指形物2至指形物4停用。在这种状态下，指形物1（例如，栅极区140A）耦合到栅极电路节点上，而栅极140B至栅极140D并未耦合到栅极电路节点上。
在本说明书内，相同的参考符号用于指代端子、信号线、导线以及它们的对应信号。就此而言，在本说明书内，术语“信号”、“导线”、“连接”、“端子”，以及“引脚”有时可以互换使用。还应了解，术语“信号”、“导线”等等可以表示一个或多个信号，例如，单个位通过单根导线的传送，或者多个并行位通过多根并行导线的传送。此外，根据具体情况，每根导线或每个信号都可表示由信号或导线连接的两个或两个以上组件之间的双向通信。
所示的开关110至开关120处于断开的状态，在这种状态下栅极区140B至栅极区14D并未分别耦合到栅极电路节点上或到接地上。在一个实施例中，当一个指形物停用时，该指形物的栅极可耦合到IC的电源电压上。在这个实例中，因为多指装置105为N型金属氧化物半导体（NMOS）装置，所以当相应的开关断开时，每一个停用的指形物的栅极区可耦合到接地，例如，IC的低或最低电压电源。应了解如果多指装置105作为P型金属氧化物半导体（PMOS）装置来说明，那么当相应的开关断开时，每一停用的指形物的栅极区将耦合到IC的高电压电源上。
随着时间的推移，当多指装置105遭受降级时，指形物2至指形物4中的一个或多个或所有指形物可被激活。响应于确定足够量的降级已在多指装置105内发生，指形物激活电路125可激活指形物2至指形物4中的一个或多个或所有指形物。例如，最初，在时刻T1，只有指形物1是活跃的且栅极区140耦合到栅极电路节点上。在IC和装置105运行的开始（例如，在时刻T1），没有降级发生。
在时刻T2，指形物激活电路125可确定多指装置105已经遭受降级，例如，第一个最小量的降级。响应于确定多指装置105已经遭受第一个最小量的降级，指形物激活电路125通过控制信号145可指示开关110闭合。当开关110在时刻T2闭合时，栅极区140B耦合到栅极电路节点上且指形物2被激活。应了解在时刻T2，开关110也从接地解耦栅极区140B。随着指形物1和指形物2都处于活跃状态，多指装置105的第一个最小量的降级可被克服。例如，多指装置105的降级的标志（例如，任何用以确定降级量度的标志）可返回到或大约为存在于在时刻T1（例如，先于降级的发生）的标志的参考水平。
在时刻T3，指形物激活电路125可确定多指装置105已经遭受进一步降级，例如，第二个最小量的降级。响应于确定多指装置105已经遭受第二个最小量的降级，指形物激活电路125通过控制信号145可指示开关115闭合。当开关115在时刻T3闭合时，栅极区140C耦合到栅极电路节点上且指形物3被激活。例如，在时刻T3，开关115也从接地解耦栅极区140C。随着指形物1至指形物3处于活跃状态，在时刻T2之后在多指装置105内发生的降级（例如，第二个最小量的降级）可被克服。再一次，多指装置105的降级的标志可返回到或大约到存在于在时刻T1的标志的参考水平。
在时刻T4，指形物激活电路125可确定多指装置105已经遭受更进一步降级，例如，第三个最小量的降级。响应于确定多指装置105已经遭受第三个最小量的降级，指形物激活电路125通过控制信号145可指示开关120闭合。当开关120在时刻T4闭合时，栅极区140D耦合到栅极电路节点上且指形物4被激活。例如，在时刻T4，开关120也从接地解耦栅极区140D。随着指形物1至指形物4处于活跃状态，在时刻T3之后在多指装置105内发生的所述量的降级（例如，第三个最小量的降级）可被克服。
在一个实施例中，第一个、第二个以及第三个最小量的降级可相等。在另一个实施例中，第一个、第二个以及第三个最小量的降级这三者中的一者或多者或全部可以为不同的量。例如，第一个、第二个以及第三个最小量的降级可以为相对于彼此线性或非线性，例如，当绘入图表或用曲线图表示时。指形物激活电路125可经配置以检测在多指装置105的寿命期间在各个时间点上的相同或不同量的降级。
图2为说明根据本说明书内所揭示的另一个实施例的图1的系统的第二方框图。图2说明了一个实施例，其中时间的推移被测量且用以确定多指装置的不活跃的指形物何时将被激活。为了清晰和易于说明，源极电路节点、漏极电路节点，以及将多指装置105耦合到源极电路节点和漏极电路节点上的导线并未示出。因此，图2说明了多指装置105、开关110至开关120，以及指形物激活电路125。指形物激活电路125包括控制电路205和计数器210。贯穿本说明书，相同的编号将在必要的或可能的程度上用于表示相同的项目。
图2说明了一个实施例，其中当装置在操作中且在实地时装置的降级数据可先验地收集并用以确定何时激活装置的指形物。例如，装置的一个或多个操作参数可被选择作为降级标志且在装置的整个寿命中被观察。选定的一个或多个降级标志（例如，元件的操作参数）随着时间的推移从参考水平降级或改变的方式可被用作降级量度。降级量度可以指一个特定的降级标志，例如，操作参数，或多个这种降级标志。在一个实施例中，降级量度可指定一个量，其中与用于确定降级量度的每一各自的降级标志的参考水平相比，一个或多个降级标志已经发生了所述量的改变。
在装置中可被用作可随着时间的推移而观察的降级标志的操作参数的一个实例可包括通常表示为Idsat的漏极饱和电流。装置的降级（如在装置的Idsat的变化中所测量出）以在装置的整个寿命中与Idsat的参考水平相比而递减的Idsat的形式可见。在装置中可被用作可随着时间的推移而观察的降级标志的操作参数的另一个实例可包括通常表示为Vt的阈值电压。装置的降级（如在装置的Vt的变化中所测量出的）以在装置的整个寿命中与Vt的参考水平相比而递增的Vt的形式可见。
因此，通过确定操作参数或操作参数的集合随着时间的推移与每一使用的操作参数的选定的参考水平相比所改变的量，一个或多个操作参数可用作或用以用公式表示装置的降级量度。参考水平可以是规范要求、在装置的寿命开始或开端的操作参数的初始值（例如，在降级之前），等等。
从收集的降级数据中可确定装置降级选定的量所用的时间量。例如，可确定选定的操作参数从来自该操作参数的参考水平的预定量或百分比偏离所用的时间量。装置从参考水平降级相同量或百分比所在的其它时间段也能被确认。例如，装置从参考水平降级10%、20%、30%等等所在的时间能被确认。再次参考图2，计数器210可用以确定所指出的时间段何时结束，从而表明多指装置105预期已降级与确定已经过的时间量相关的特定的量。
如图所示，计数器210可接收具有已知频率的参考时钟信号215。计数器210可经配置以计数时钟边沿、时钟周期，等等。此外，计数器210可存储一个或多个预定的计数作为降级阈值。对于一个或多个给定的降级标志而言，每一降级阈值可代表多指装置105降级预定量所需要的时间量。为了便于说明，考虑每一计数对应于多指装置105从参考水平降级10%所必需的时间量。例如，当Idsat被用作降级标志时，每一计数代表多指装置105的Idsat从Idsat的参考水平减少10%所必需的时间量。当Vt被用作降级标志时，每一计数可代表多指装置105的Vt从Vt的参考水平增加10%所必需的时间量。
因此，计数器210可计数参考时钟信号215的选定边沿。计数器210的值可被称为计数。计数器210可确定计数何时达到或超过每一降级阈值并用信号通知控制电路205。例如，计数器210可包括一个或多个经配置以将计数与存储在计数器210内的降级阈值相比较的比较器。每次计数器210确定计数达到降级阈值时，计数器210可用信号通知控制电路205。
响应于从计数器210接收的每一信号或通知，控制电路205可闭合开关110至开关120中的一个或多个，从而激活指形物2至指形物4中的一个或多个。以这种方式激活另外的指形物抵消了在例如Idsat和/或Vt的操作参数中的降级，从而将一个或多个操作参数返回到或大约到在降级发生之前的每一各自操作参数的参考水平。
在一个实施例中，可存储单个的降级阈值。在该种情况下，每当计数达到降级阈值时，计数器可复位。在另一个实施例中，存储了多个不同的降级阈值。例如，可存储第一降级阈值、第二降级阈值，以及第三降级阈值，其中所述第一降级阈值、第二降级阈值，以及第三降级阈值是不同的。例如，当达到第一降级阈值时，可激活指形物2。当达到第二降级阈值时，可激活指形物3。当达到第三降级阈值时，可激活指形物4。
当使用时间来确定何时激活多指装置105的次要指形物时，应了解，包括多指装置105的IC操作的特定环境以及装置特定的因素可影响降级速率。所述环境可由一个或多个也被称为应激源的因素表征。一般来说，可测量多指装置105处于活跃状态（例如，至少一个指形物处于活跃状态）且因此暴露于特定环境的应激源的时间量，以确定多指装置105的寿命并确定多指装置105的一个或多个操作参数的降级速率。当至少指形物1处于活跃状态时，认为多指装置105处于活跃状态。因此，为了变得活跃，由于电力施加到IC和指形物1上，栅极区140A耦合到栅极电路节点上且IC处于运行状态。
应激源的实例可包括，但并不限于，环境温度、多指装置105在不同操作状态下所花费的时间、操作和/或切换的频率，等等。这些应激源的值表征环境并影响多指装置105的降级速率。例如，在具有较高环境温度的环境中处于活跃和操作时的多指装置105将比在具有较低环境温度的环境中处于活跃和操作时的多指装置105降级地更加迅速。多指装置105在特定的操作状态中（例如，具有特定的偏压）维持的时间的量可增加或降低降级速率。多指装置105切换电路内的状态的频率（例如，操作频率）可增加或降低降级速率。尽管仍是多指装置105的环境的一部分，但应了解，多指装置105在特定的状态中维持的时间量和/或多指装置切换状态的频率取决于多指装置105所位于的特定电路和应用。
能改变装置的降级速率的装置特定的因素可包括，但不限于，用以制造装置的工艺技术，且因此，装置的尺寸（例如，栅极长度）以及装置和/或IC的电源电压。
因此，在一个实施例中，当包括多指装置105的IC所在的特定环境已知且可近似或建模时，可通过使多指装置105或大体上与多指装置105相似或相同的测试装置经受表征该环境的相同或大体上相似的应激源影响来获取降级数据，其中从所述降级数据中确定各个时间段，例如降级阈值。以这种方式，用以确定各个降级阈值的数据更加准确地反映且跟踪当多指装置105在实地操作时其“真实世界的”使用。
图3为说明根据本说明书内所揭示的另一个实施例的图1的系统的第三方框图。图3说明了一个实施例，其中当多指装置105在实地操作时，多指装置105中用以确定降级量度的实际降级标志被测量。如关于图2所指出的，为了清晰和易于说明，源极电路节点、漏极电路节点，以及将多指装置105耦合到源极电路节点和漏极电路节点上的导线并未示出。图3说明了多指装置105、开关110至开关120，以及指形物激活电路125。
指形物激活电路125包括控制电路205和测量电路305。各种不同的测量电路或系统中的任何一种可被用以获取本说明书内所述的降级标志的实时读数或样本。在Keane等人2008年IEEE超大规模集成（VLSI）系统会刊上的“用于测量pMOS阈值电压降级的芯片上NBTI传感器”一文中讨论了可使用的测量电路的一个实例。然而，因为其它已知类型的测量电路可被用以获取对在实地且在与多指装置105相同的IC上或之内的Idsat和/或Vt的实时测量，所以所提供的实例并不意图为限制性的。
图3说明了一个实施例，所述实施例除了进行对多指装置105的操作参数的实时测量并与参考水平进行比较之外，大体上像本说明书内所描述一样运行。例如，测量电路305可经配置以测量Idsat、Vt，或Idsat和Vt两者。测量电路305可经配置以存储一个或多个降级阈值，其中每一降级阈值指定了一个降级标志的水平。因此，鉴于在图2中降级阈值指定了时间，故在图3中降级阈值指定了Idsat、Vt，或这两者。
因此，测量电路305可经配置以将一个降级标志的实时测量结果与存储的对应于已测量的降级阈值的降级阈值进行比较。测量电路305进一步可确定降级标志何时达到降级阈值。例如，测量电路305可包括一个或多个比较器，其经配置以将降级标志的测量结果与对应的降级阈值进行比较。
每次测量电路305确定降级阈值被越过（例如，发现选定的操作参数已经从参考水平降级一个最小量），测量电路305可向控制电路205提供信号或指示。响应于来自测量电路305的信号或通知，控制电路205可闭合开关110至开关120中的一个或多个，从而激活指形物2至指形物4中的一个或多个。作为激活指形物2至指形物4中的一个或多个的结果，降级的操作参数可恢复至或大约至参考水平。
图3中所说明的实施例可在不具有对特定的操作环境的先前了解情况下抵消有关Idsat和Vt的降级，其中多指装置105将在所述特定的操作环境中操作。就此而言，因为操作性质的实时测量使指形物激活电路125能适应于变化的、未知的或意料之外的环境条件，所以可认为图3中的实施例比图2中所说明的实施例更加动态化。
应了解，用于如参考图1至图3所描述而配置的多指装置中的指形物的数量并不限于四个。根据具体情况，具有更少或更多的指形物的多指装置可结合更少或更多的开关而使用，多指装置105展示在图1至图3内使指形物的强度大体上相等，然而这并不是必需的。例如，每一个次要指形物（例如，那些最初并不活跃的指形物）的尺寸确定可不同于彼此以及主要指形物的尺寸确定。主要指形物的尺寸确定可基于有关特定电路的多指装置的设计要求而确定，其中多指装置在所述特定电路中操作。装置的次要指形物的尺寸确定可与经过选定的时间段中将被抵消的降级量相关。
例如，如果每次装置从参考水平降级10%时，将激活一个或多个次要指形物以抵消所述10%的降级，那么可确定次要指形物的尺寸，使得激活特定数量“N”（其中N为大于或等于一的整数）的次要指形物使降级标志（例如，Idsat或Vt）恢复至参考水平。如上文所指出，N可选择为一、二、三、四，或更多的指形物。
此外，多指装置可具有一个或多个（例如，两个、三个或更多个）主要指形物。考虑多指装置具有十个主要指形物，其中每一个主要指形物负责贡献10单位的Idsat，从而使多指装置的总Idsat近似为100单位。在此实例中，100单位的Idsat对应于降级尚未发生的参考水平。在两年的运行之后，多指装置可降级至提供仅70单位Idsat，对应于从参考水平30%的降级。在五年的运行之后，多指装置可进一步降级至提供仅50单位Idsat，对应于从参考水平50%的降级。在10年的运行之后，多指装置可进一步降级至提供仅30单位Idsat，对应于从参考水平70%的降级。
通过添加具有大体上与每一个主要指形物相同尺寸确定的七个次要指形物，装置的七个次要指形物可随着时间的推移被激活以抵消多达10年的降级。例如，每次确定Idsat（例如，此实例中的降级量度）已经减少了10单位（对应于降级阈值）时，可激活次要指形物以恢复Idsat至参考水平，例如，增加10单位的Idsat。这可继续直到七个次要指形物中的每一个都被激活，从而抵消了多指装置中多达10年的降级。
参考图1至图3所说明的系统可经配置以添加一个或多个次要指形物，以响应于多指装置经受从参考水平的第一个量的降级。响应于多指装置经受从参考水平的可与第一个量的降级不同的第二个量的降级，系统可随后添加一个或多个次要指形物。添加的次要指形物可基于待抵消的降级的量以及次要指形物的尺寸确定而数量不同。
在另一个实施例中，响应于达到每一降级阈值所激活的指形物的数量可不同。例如，响应于达到一个降级阈值（例如，第一个降级阈值），可激活第一个数量的次要指形物。响应于达到另一个降级阈值（例如，第二个降级阈值），可激活与第一个数量不同的第二个数量的次要指形物。
图4为说明根据本说明书内所揭示的另一个实施例的多指装置的校准的第一曲线图400。更确切地说，图4说明了装置的Idsat可如何随着时间的推移而降级。虚线说明了当装置如本说明书内所描述暴露于特定的应激源时，Idsat如何随着时间的推移而减少。当没有施加校准时，Idsat继续随着时间的推移而下降直到装置最终发生故障。
在时刻T1，多指装置的主要指形物处于活跃状态。用于校准的次要指形物处于不活跃的状态。在时刻T1，Idsat的水平处于参考水平。随着时间的推移，装置中Idsat的水平下降而显示出降级。在时刻T2，不管实际测量出还是基于经过的时间而估算出，Idsat的水平均达到降级阈值。因此，在时刻T2，一个或多个次要指形物被激活，从而使多指装置中的Idsat的水平返回至参考水平。在时刻T2之后，随着Idsat继续下降，多指装置继续降级。在时刻T3，再次达到降级阈值且一个或多个另外的次要指形物被激活以使Idsat增加至参考水平。
在一些情况下，Idsat可以大体上线性的方式降级。由于各种因素（例如，电路内的多指装置并不总是活跃，或者不以常规的方式活跃），Idsat可以非线性的方式降级。就此而言，x轴（时间）、y轴（Idsat）或者这两者都可为非线性的。例如，x轴、y轴或者这两者都可以对数尺度指定。
图5为说明根据本说明书内所揭示的另一个实施例的多指装置的校准的第二曲线图500。更确切地说，图5说明了装置的Vt可如何随着时间的推移而降级。虚线说明了当装置如本说明书内所描述暴露于特定的应激源时，Vt如何随着时间的推移而增加。当没有施加校准时，Vt继续随着时间的推移而增加直到装置最终发生故障。
在时刻T1，多指装置的主要指形物处于活跃状态。用于校准的次要指形物处于不活跃的状态。在时刻T1，Vt的水平处于参考水平。随着时间的推移，装置中的Vt水平增加而显示出降级。在时刻T2，不管实际测量出还是基于时间而估算出，Vt的水平均达到降级阈值。因此，在时刻T2，一个或多个次要指形物被激活，从而使多指装置中的Vt的水平返回至参考水平。在时刻T2之后，随着Vt继续增加，多指装置继续降级。在时刻T3，再次达到降级阈值且一个或多个另外的次要指形物被激活以使Vt减少至参考水平。
如关于图4所指出，在一些情况下，Vt可以大体上线性的方式降级。在例如本说明书内已描述的那些情况的其它情况下，Vt可以非线性的方式降级。就此而言，x轴（时间）、y轴（Vt）或者这两者都可为非线性的。例如，x轴、y轴或者这两者都可以对数尺度指定。
图6为说明根据本说明书内所揭示的另一个实施例的收集IC内装置的校准数据的方法600的第一流程图。使用耦合到数据处理系统的IC测试系统可实施方法600。IC测试系统为所属领域中已知的且可以通信方式连接到数据处理系统（例如，计算机系统）上，其可在测试期间收集、存储以及操纵从IC获取的数据。
数据处理系统的一个实例可包括至少一个通过系统总线耦合到存储器元件上的处理器。数据处理系统可将程序代码存储在存储器元件内，以便使处理器能够执行通过系统总线从存储器元件存取的程序代码。存储器元件可包括一个或多个物理存储器装置，例如，局部存储器以及一个或多个大容量存储装置。局部存储器可以指称为随机存取存储器或一般在程序代码的实际执行期间使用到的其它非永久性存储器装置。大容量存储装置可作为硬盘驱动器或其它永久性数据存储装置来实施。数据处理系统也可包括一个或多个高速缓存，其提供至少一些程序代码的临时存储以减少在执行期间必须从大容量存储装置检索程序代码的次数。
例如键盘、显示器以及指向装置的输入/输出（I/O）装置任选地可耦合到数据处理系统上。I/O装置既可直接地也可通过中介I/O控制器耦合到数据处理系统上。网络适配器也可耦合到数据处理系统上，以使该系统能够通过中介的专用或公共网络而耦合到其它系统、计算机系统、远程打印机，和/或远程存储装置。调制解调器、电缆调制解调器以及以太网卡是可与数据处理系统一起使用的不同类型的网络适配器的实例。
在步骤605中，IC内的装置（例如，多指装置）可受具有已知应激源的选定环境的影响。如上文所指出，环境可由应激源（例如围绕IC和测试系统的环境温度、在待测装置为其一部分的IC内运行的特定电路设计、装置在特定状态下所花费的时间、待测装置的操作和/或切换的频率，等等）表征。此外，IC和装置的方面（例如，装置特定的因素）可为已知的，例如装置和装置的组件或不同区的尺寸确定、用以实施装置和/或IC的特定工艺技术，等等。所描述的信息可被存储和/或与已获取和/或收集的降级数据相关联。
在步骤610中，可随着时间的推移而测量降级标志。例如，IC可包括一个或多个耦合到待测装置的测量电路。当待测装置和IC在所述环境内操作时，测量电路可随着时间的推移测量待测装置的Idsat、Vt，或Idsat和Vt两者。测量电路可经配置以通过IC的一个或多个引脚输出降级标志的测量值至数据处理系统。
在另一个实例中，外部测量设备可用以探查IC或另外耦合到IC上，以随着时间的推移测量降级标志并向数据处理系统提供测量值。应了解，不论是从IC的内部定时确定且与降级标志的测量值一起输出，还是通过提供给数据处理系统的在IC外部的另一个源确定，均可使时间戳信息与降级标志的测量值相关。
在步骤615中，可存储降级数据。可将降级标志提供给数据处理系统用于存储。例如，可在数据处理系统内创建并存储一个记录，其中每一个记录可括Vt和/或Idsat的值，连同指定何时测量了所述值的时间戳。降级数据集可包括跨越选定时间段的多个这样的记录。如上文所指出，降级数据集可与用于测试的环境和装置特定的参数相关联。
在步骤620中，可从降级数据集确定降级阈值。在步骤625中，可确认与每一个降级阈值相关的时间戳。在步骤630中，数据处理系统基于参考时钟的已知频率可将时间戳翻译成计数，如本说明书内所描述，所述参考时钟的已知频率基于测试的开始时间将用以测量在指形物激活电路内的时间。
如参考图3和图4所论述，不论是在Idsat方面还是在Vt方面，装置降级的时间量本质上都可以是非线性的。因此，时间量以及因此用作降级阈值的计数可在线性标度上不相关。
在步骤635中，用于每一降级阈值的计数可存储在数据处理系统的存储器内，并在将被释放到实地的IC的指形物激活电路内使用。
应了解，方法600也可执行用于多指装置，在所述多指装置中，当次要指形物随着时间的推移被激活时，可观察降级标志以确定更加准确的降级阈值。
图7为说明根据本说明书内所揭示的另一个实施例的校准多指装置的方法700的第二流程图。如参考本说明书的图1至图6所描述，方法700可由一个系统执行。因此，方法700可在步骤705中开始，其中多指装置开始在IC中操作。多指装置可伴随着预定数量的指形物（例如，主要指形物）处于活跃状态而开始操作。如上文所指出，次要指形物是多指装置的最初未激活且能随着时间的推移克服多指装置的降级的指形物。
在步骤710中，指形物激活电路可确定并监视一个或多个降级标志，例如，降级量度。在一个将时间用作降级标志的实施例中，指形物激活电路可确定并监视经配置以计数参考时钟的选定边沿的计数器的计数。在一个将例如Vt和/或Idsat的量的实时测量结果用作降级标志的实施例中，可确定并监视在操作期间从多指装置取得的对那些量的测量结果。
在步骤715中，指形物激活电路可确定降级标志、或者另外，降级量度，是否达到降级阈值。例如，达到降级阈值可包括计数等于或超过指定为降级阈值的阈值计数。达到降级阈值可包括例如Idsat的降级标志等于或大于Idsat的水平，其中所述Idsat的水平大于Idsat的参考水平有某个预定量。达到降级阈值进一步可包括例如Vt的降级标志小于或等于Vt的水平，其中所述Vt的水平小于Vt的参考水平有某个预定量。
响应于指形物激活电路确定降级标志达到降级阈值，方法700可前进到步骤720。响应于指形物激活电路确定降级标志未达到降级阈值，方法700可环路返回步骤710以继续确定并监视一个或多个降级标志。
继续步骤720，指形物激活电路可激活多指装置的“N”个次要指形物。如上文所指出，N可代表取决于多指装置的次要指形物的设计方式以及待克服的降级的量而为一或更大的整数值。此外，激活的次要指形物为当多指装置开始在IC内操作时最初未被激活的那些指形物。
本说明书内所揭示的一个或多个实施例允许多指装置在选定的时间跨度上不断地被校准。另外的最初未被激活的指形物可随着时间的推移选择性地激活，以补偿在多指装置的整个寿命中发生的降级。校准使多指装置密切匹配指定的容限而设计，与过度设计和不太适合多指装置的预期目标相反。
附图中的流程图说明了根据本说明书内揭示的一个或多个实施例的系统、方法以及计算机程序产品的可行实施方案的架构、功能性和操作。就此而言，流程图中的每个方框可以代表代码的模块、区段或一部分，其包括实施指定逻辑功能的可执行程序代码的一个或多个部分。
应注意，在一些替代性实施方案中，在各方框中指出的功能可以用与图中不一致的顺序出现。例如，连续示出的两个方框实际上可以大体上同时执行，或各方框有时可以按照相反的顺序来执行，这取决于所涉及的功能性。还应注意，流程图说明中的每个方框以及流程图说明中的方框的组合可以通过执行规定的功能或动作的基于硬件的专用系统或专用硬件和可执行指令的组合来实施。
一个或多个实施例可以用硬件或者硬件和软件的组合加以实现。一个或多个实施例可以在一个系统中以集中方式实现，或者以不同元件散布在若干互连系统上的分布方式来实现。任何种类的数据处理系统或适于实行本文所描述方法的至少一部分的其它设备都可适用。
一个或多个实施例进一步可以嵌入在例如计算机程序产品的装置中，这种装置包括能实施本文所述方法的所有特征。该装置可以包括存储程序代码的数据存储媒体，例如，非暂时性计算机可用或计算机可读媒体，所述程序代码在载入到系统（具有存储器和处理器）中并执行时，致使所述系统执行本说明书内所描述的功能的至少一部分。数据存储媒体的实例可以包括，但不限于，光学媒体、磁性媒体、磁光媒体、例如随机存取存储器、大容量存储装置（例如，硬盘）的计算机存储器，或类似物。
术语“计算机程序”、“软件”、“应用程序”、“计算机可用程序代码”、“程序代码”、“可执行代码”，及其变体和/或组合在当前上下文中指的是指令集的任何表示法，包括任何语言、代码或符号，该指令集意图使具有信息处理能力的系统执行特定功能，无论是直接执行，还是在以下行为中的一者或两者之后执行：a）转换为另一种语言、代码或符号；b）采用不同的材料形式进行复制。例如，程序代码可以包括，但不限于，子例程、函数、过程、目标方法、目标实施方案、可执行应用程序、小应用程序、小服务程序、源代码、目标代码、共享库/动态加载库和/或设计用于在计算机系统上执行的其它指令序列。
本文中所用术语“一”和“一个”被定义为一个或一个以上。本文中所用的术语“多个”被定义为两个或两个以上。本文中所用的术语“另一个”被定义为至少第二个或更多。本文中所用的术语“包括”和/或“具有”被定义为包含，即开放式语言。本文中所用术语“耦合”被定义为连接的，无论是不存在任何中介元件的直接连接，还是存在一个或多个中介元件的间接连接，除非另有指示。两个元件也可以按照机械方式、电方式或通信连接方式通过通信信道、路径、网络或系统来耦合。
在不脱离实施例的精神或基本属性的前提下，本说明书内所揭示的一个或多个实施例也可以通过其它形式来实施。因此，应参考所附权利要求书作为指示一个或多个实施例的范围，而不是参考上述说明书。

Claims (15)

1.一种用于在集成电路内实施的多指装置，所述多指装置包含：
第一指形物，其经配置以保持活跃；
第二指形物，其在所述第一指形物活跃的同时最初停用；以及
指形物激活电路，其经配置以响应于确定所述多指装置的降级量度达到降级阈值，而选择性地激活所述多指装置的所述第二指形物。
2.根据权利要求1所述的多指装置，其进一步包含：
开关，其耦合到所述第二指形物上，其中所述开关选择性地将所述第二指形物的栅极耦合到数据信号，所述数据信号也耦合到所述第一指形物的栅极上。
3.根据权利要求2所述的多指装置，其中所述指形物激活电路包含：
控制电路，其经配置以响应于检测到所述降级阈值而向所述开关提供控制信号。
4.根据权利要求1至3中任一权利要求所述的多指装置，其中所述指形物激活电路进一步包含：
监视器电路，其经配置以通过确定所述多指装置的所述第一指形物处于活跃的时间量来检测所述降级阈值。
5.根据权利要求4所述的多指装置，其中所述监视器电路经配置以将所述多指装置的所述第一指形物处于活跃的时钟周期的数量的计数与所述降级阈值进行比较，且响应于所述计数大于或等于所述降级阈值，来指示所述控制电路激活所述第二指形物。
6.根据权利要求3所述的多指装置，其中所述指形物激活电路进一步包含：
监视器电路，其经配置以通过测量所述多指装置在实地的操作参数来检测所述降级阈值、将所述操作参数与所述降级阈值进行比较，且响应于确定所述操作参数达到所述降级阈值，来指示所述控制电路激活所述第二指形物。
7.根据权利要求6所述的多指装置，其中所述操作参数为所述多指装置的阈值电压，且所述降级阈值指定所述阈值电压的电平，所述电平大于所述阈值电压的参考电平。
8.根据权利要求6所述的多指装置，其中所述操作参数为所述多指装置的漏极饱和电流，且所述降级阈值指定所述漏极饱和电流的电平，所述电平小于所述漏极饱和电流的参考电平。
9.根据权利要求1至8中任一权利要求所述的多指装置，其中当不活跃时，所述第二指形物的栅极耦合到所述集成电路的电源电压电势上。
10.一种校准集成电路（IC）内的多指装置的性能的方法，所述方法包含：
确定所述IC内的所述多指装置的降级量度；
将所述降级量度与降级阈值进行比较；且
响应于确定所述降级量度达到所述降级阈值，来激活所述多指装置的一指形物。
11.根据权利要求10所述的方法，其进一步包含：
选择所述降级量度以包含所述多指装置处于活跃的时间量；以及
选择所述降级阈值为预定的时间量。
12.根据权利要求11所述的方法，其进一步包含：
根据在所述集成电路内实施的计数器内进行计数的时钟周期的数量，来确定所述多指装置处于活跃的所述时间量，其中将所述时钟周期的数量与代表所述降级阈值的所述预定的时间量的时钟周期的阈值数量进行比较。
13.根据权利要求10所述的方法，其进一步包含：
选择所述降级量度以包含所述多指装置的阈值电压；以及
选择所述降级阈值为所述多指装置的所述阈值电压的电平，所述电平大于所述阈值电压的参考电平。
14.根据权利要求10所述的方法，其进一步包含：
选择所述降级量度以包含所述多指装置的漏极饱和电流；以及
选择所述降级量度以包含所述多指装置的所述漏极饱和电流的电平，所述电平小于所述漏极饱和电流的参考电平。
15.根据权利要求10至14中任一权利要求所述的方法，其中所述多指装置包含主要指形物，所述主要指形物在所述多指装置的任何另外的指形物的激活之前处于活跃。
CN201280022098.XA 2011-03-07 2012-02-21 校准集成电路内的装置性能 Active CN103503129B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/042,122 US8653844B2 (en) 2011-03-07 2011-03-07 Calibrating device performance within an integrated circuit
US13/042,122 2011-03-07
PCT/US2012/025976 WO2012121880A1 (en) 2011-03-07 2012-02-21 Calibrating device performance within an integrated circuit

Publications (2)

Publication Number Publication Date
CN103503129A true CN103503129A (zh) 2014-01-08
CN103503129B CN103503129B (zh) 2016-02-24

Family

ID=45879014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280022098.XA Active CN103503129B (zh) 2011-03-07 2012-02-21 校准集成电路内的装置性能

Country Status (6)

Country Link
US (1) US8653844B2 (zh)
EP (1) EP2684214B1 (zh)
JP (1) JP5938423B2 (zh)
KR (1) KR101997937B1 (zh)
CN (1) CN103503129B (zh)
WO (1) WO2012121880A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
US10191108B2 (en) 2015-11-19 2019-01-29 Globalfoundries Inc. On-chip sensor for monitoring active circuits on integrated circuit (IC) chips
US11131706B2 (en) * 2015-12-08 2021-09-28 International Business Machines Corporation Degradation monitoring of semiconductor chips
US10942880B2 (en) * 2018-12-29 2021-03-09 Intel Corporation Aging tolerant system design using silicon resource utilization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050140418A1 (en) * 2003-12-31 2005-06-30 Ravisangar Muniandy On-chip frequency degradation compensation
CN1761886A (zh) * 2003-03-21 2006-04-19 爱德万测试株式会社 自动测试设备的系统性能有效性的校准方法
US20070096720A1 (en) * 2005-10-28 2007-05-03 Clements Steven M Impedance calibration for source series terminated serial link transmitter

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1899176A (en) 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB1149569A (en) 1966-09-01 1969-04-23 Mini Of Technology Capacitors and methods for their manufacture
US3593319A (en) 1968-12-23 1971-07-13 Gen Electric Card-changeable capacitor read-only memory
GB1469944A (en) 1975-04-21 1977-04-06 Decca Ltd Planar capacitor
NL7609587A (nl) 1975-09-08 1977-03-10 Ncr Co Elektrisch afstembare mnos-capaciteit.
DE2548563A1 (de) 1975-10-30 1977-05-05 Licentia Gmbh Verfahren zum herstellen eines kondensators
US4249196A (en) 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US4409608A (en) 1981-04-28 1983-10-11 The United States Of America As Represented By The Secretary Of The Navy Recessed interdigitated integrated capacitor
US4470096A (en) 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
US4571543A (en) 1983-03-28 1986-02-18 Southwest Medical Products, Inc. Specific material detection and measuring device
DE3326957C2 (de) 1983-07-27 1986-07-31 Telefunken electronic GmbH, 7100 Heilbronn Integrierte Schaltung
JPH0682783B2 (ja) 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4827323A (en) 1986-01-07 1989-05-02 Texas Instruments Incorporated Stacked capacitor
US4831431A (en) 1986-03-31 1989-05-16 Honeywell Inc. Capacitance stabilization
JPS6370550A (ja) 1986-09-12 1988-03-30 Nec Corp 半導体集積回路装置
US4878151A (en) 1987-04-10 1989-10-31 National Semiconductor Corporation Anti-parallel capacitor
US4731696A (en) 1987-05-26 1988-03-15 National Semiconductor Corporation Three plate integrated circuit capacitor
US4994688A (en) 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
JPH02268439A (ja) 1989-04-10 1990-11-02 Hitachi Ltd 半導体集積回路装置
US5089878A (en) 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
EP0412514A1 (en) 1989-08-08 1991-02-13 Nec Corporation Capacitance device
US5117114A (en) 1989-12-11 1992-05-26 The Regents Of The University Of California High resolution amorphous silicon radiation detectors
US5021920A (en) 1990-03-30 1991-06-04 Texas Instruments Incorporated Multilevel integrated circuit capacitor and method of fabrication
JPH0831392B2 (ja) 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
JP2504606B2 (ja) 1990-05-18 1996-06-05 株式会社東芝 半導体記憶装置およびその製造方法
JP2590618B2 (ja) 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5005103A (en) 1990-06-05 1991-04-02 Samsung Electronics Co., Ltd. Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby
US5077225A (en) 1991-04-30 1991-12-31 Micron Technology, Inc. Process for fabricating a stacked capacitor within a monolithic integrated circuit using oxygen implantation
US5189594A (en) 1991-09-20 1993-02-23 Rohm Co., Ltd. Capacitor in a semiconductor integrated circuit and non-volatile memory using same
US5166858A (en) 1991-10-30 1992-11-24 Xilinx, Inc. Capacitor formed in three conductive layers
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5208725A (en) 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
AUPM596394A0 (en) 1994-05-31 1994-06-23 Dyksterhuis, Francis Henry Games and puzzles
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5872697A (en) 1996-02-13 1999-02-16 International Business Machines Corporation Integrated circuit having integral decoupling capacitor
US5939766A (en) 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits
US5712813A (en) 1996-10-17 1998-01-27 Zhang; Guobiao Multi-level storage capacitor structure with improved memory density
JPH1127128A (ja) * 1997-07-08 1999-01-29 Hitachi Ltd 半導体集積回路装置
US6064108A (en) 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6066537A (en) 1998-02-02 2000-05-23 Tritech Microelectronics, Ltd. Method for fabricating a shielded multilevel integrated circuit capacitor
JP2000049583A (ja) 1998-07-27 2000-02-18 Hitachi Ltd 出力回路
US6037621A (en) 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
US6677637B2 (en) 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6417556B1 (en) 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6383858B1 (en) 2000-02-16 2002-05-07 Agere Systems Guardian Corp. Interdigitated capacitor structure for use in an integrated circuit
US6303456B1 (en) 2000-02-25 2001-10-16 International Business Machines Corporation Method for making a finger capacitor with tuneable dielectric constant
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6747307B1 (en) 2000-04-04 2004-06-08 Koninklijke Philips Electronics N.V. Combined transistor-capacitor structure in deep sub-micron CMOS for power amplifiers
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US6570210B1 (en) 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US7259945B2 (en) 2000-08-09 2007-08-21 Server Technology, Inc. Active arc-suppression circuit, system, and method of use
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6625006B1 (en) 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
US6385033B1 (en) 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6653681B2 (en) 2000-12-30 2003-11-25 Texas Instruments Incorporated Additional capacitance for MIM capacitors with no additional processing
US6980414B1 (en) 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6542351B1 (en) 2001-06-28 2003-04-01 National Semiconductor Corp. Capacitor structure
US6740922B2 (en) 2001-08-14 2004-05-25 Agere Systems Inc. Interdigitated capacitor and method of manufacturing thereof
JP2003078018A (ja) * 2001-08-31 2003-03-14 Sony Corp 半導体装置
DE10145462B4 (de) 2001-09-14 2006-01-26 Infineon Technologies Ag Schaltungsanordnung zur Verringerung einer Degradation eines Feldeffekt-Transistors
US6661079B1 (en) 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
US6737698B1 (en) 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
JP4014432B2 (ja) 2002-03-28 2007-11-28 ユーディナデバイス株式会社 インタディジタルキャパシタ及びその容量調整方法
GB0207857D0 (en) 2002-04-05 2002-05-15 Zarlink Semiconductor Ltd Integrated circuit capacitors
DE10217567A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung
DE10217565A1 (de) 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
US7271465B2 (en) 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
TW541646B (en) 2002-07-11 2003-07-11 Acer Labs Inc Polar integrated capacitor and method of making same
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
DE10303738B4 (de) 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
GB2398169B (en) 2003-02-06 2006-02-22 Zarlink Semiconductor Ltd An electrical component structure
US6963122B1 (en) 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6765778B1 (en) 2003-04-04 2004-07-20 Freescale Semiconductor, Inc. Integrated vertical stack capacitor
US6880134B2 (en) 2003-04-09 2005-04-12 Freescale Semiconductor, Inc. Method for improving capacitor noise and mismatch constraints in a semiconductor device
US7013436B1 (en) 2003-05-25 2006-03-14 Barcelona Design, Inc. Analog circuit power distribution circuits and design methodologies for producing same
US6949781B2 (en) 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
US6972463B2 (en) 2003-10-20 2005-12-06 United Microelectronics Corp. Multi-finger transistor
JP2005167779A (ja) 2003-12-04 2005-06-23 Toshiba Corp 半導体装置
US7259956B2 (en) 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7205854B2 (en) * 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
US7050290B2 (en) 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US6933869B1 (en) 2004-03-17 2005-08-23 Altera Corporation Integrated circuits with temperature-change and threshold-voltage drift compensation
US6903918B1 (en) 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
FR2870042B1 (fr) 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
US7154734B2 (en) 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4343085B2 (ja) 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7009832B1 (en) 2005-03-14 2006-03-07 Broadcom Corporation High density metal-to-metal maze capacitor with optimized capacitance matching
JP2006332131A (ja) * 2005-05-23 2006-12-07 Toshiba Corp 半導体集積回路及びその制御方法
US7202548B2 (en) 2005-09-13 2007-04-10 Via Technologies, Inc. Embedded capacitor with interdigitated structure
TWI296852B (en) 2005-12-07 2008-05-11 Winbond Electronics Corp Interdigitized capacitor
US7161228B1 (en) 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
US7645675B2 (en) 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US20070181973A1 (en) 2006-02-06 2007-08-09 Cheng-Chou Hung Capacitor structure
TWI271754B (en) 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
KR100876881B1 (ko) 2006-02-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 패드부
US7274085B1 (en) 2006-03-09 2007-09-25 United Microelectronics Corp. Capacitor structure
CN101461060B (zh) 2006-06-02 2010-09-29 肯奈特公司 改良的指状叉合金属-绝缘体-金属电容器和其电容器数组
US8330251B2 (en) 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
US7838919B2 (en) 2007-03-29 2010-11-23 Panasonic Corporation Capacitor structure
US7564264B1 (en) 2007-05-14 2009-07-21 Xilinx, Inc. Preventing transistor damage
US20090057826A1 (en) 2007-09-04 2009-03-05 Kim Sun-Oo Semiconductor Devices and Methods of Manufacture Thereof
KR101595486B1 (ko) * 2010-01-27 2016-02-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7956438B2 (en) 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US7994609B2 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8362589B2 (en) 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7944732B2 (en) 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US8207592B2 (en) 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US8255858B2 (en) 2008-11-26 2012-08-28 Broadcom Corporation Method for adjusting capacitance of capacitors without affecting die area
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761886A (zh) * 2003-03-21 2006-04-19 爱德万测试株式会社 自动测试设备的系统性能有效性的校准方法
US20050140418A1 (en) * 2003-12-31 2005-06-30 Ravisangar Muniandy On-chip frequency degradation compensation
US20070096720A1 (en) * 2005-10-28 2007-05-03 Clements Steven M Impedance calibration for source series terminated serial link transmitter

Also Published As

Publication number Publication date
KR20140018912A (ko) 2014-02-13
KR101997937B1 (ko) 2019-07-08
EP2684214A1 (en) 2014-01-15
EP2684214B1 (en) 2016-04-20
US20120229203A1 (en) 2012-09-13
WO2012121880A1 (en) 2012-09-13
CN103503129B (zh) 2016-02-24
JP5938423B2 (ja) 2016-06-22
JP2014509786A (ja) 2014-04-21
US8653844B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
CN103503129A (zh) 校准集成电路内的装置性能
Agarwal et al. Optimized circuit failure prediction for aging: Practicality and promise
Nassif et al. A resilience roadmap
Van Santen et al. Aging-aware voltage scaling
van Santen et al. Designing guardbands for instantaneous aging effects
Velamala et al. Failure diagnosis of asymmetric aging under NBTI
Lorenz et al. Monitoring of aging in integrated circuits by identifying possible critical paths
Velamala et al. Failure analysis of asymmetric aging under NBTI
Yu et al. NBTI and HCI aging prediction and reliability screening during production test
Bastos et al. Comparison of bulk built-in current sensors in terms of transient-fault detection sensitivity
Gerrer et al. Interplay between statistical reliability and variability: A comprehensive transistor-to-circuit simulation technology
CN110909517A (zh) 单粒子效应电路仿真中考虑节点电压动态变化的建模方法
US20230341460A1 (en) Integrated circuit workload, temperature, and/or sub-threshold leakage sensor
Fang et al. Scalable methods for analyzing the circuit failure probability due to gate oxide breakdown
Neto et al. Tbulk-bics: A built-in current sensor robust to process and temperature variations for soft error detection
Eilers et al. Efficient NBTI modeling technique considering recovery effects
Chen et al. Impact of NBTI/PBTIon SRAMs within microprocessor systems: Modeling, simulation, and analysis
Yang et al. Workload-aware failure prediction method for VLSI devices using an LUT based approach
Lanzieri et al. A Review of Techniques for Ageing Detection and Monitoring on Embedded Systems
Landman et al. Degradation Monitoring––from a Vision to Reality
Laurenciu et al. A direct measurement scheme of amalgamated aging effects with novel on-chip sensor
US10216879B1 (en) Method for establishing aging model of device and analyzing aging state of device with aging model
Huang et al. Re-investigating the adequacy of projecting ring oscillator frequency shift from device level degradation
Huang et al. Analog/RF Circuit Aging Prediction based on On-Chip Machine Learning
Keane et al. On-chip silicon odometers and their potential use in medical electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant