JP2006332131A - 半導体集積回路及びその制御方法 - Google Patents

半導体集積回路及びその制御方法 Download PDF

Info

Publication number
JP2006332131A
JP2006332131A JP2005149899A JP2005149899A JP2006332131A JP 2006332131 A JP2006332131 A JP 2006332131A JP 2005149899 A JP2005149899 A JP 2005149899A JP 2005149899 A JP2005149899 A JP 2005149899A JP 2006332131 A JP2006332131 A JP 2006332131A
Authority
JP
Japan
Prior art keywords
clock signal
integrated circuit
semiconductor integrated
operation time
operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005149899A
Other languages
English (en)
Inventor
Hideatsu Yamanaka
英篤 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005149899A priority Critical patent/JP2006332131A/ja
Publication of JP2006332131A publication Critical patent/JP2006332131A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 LSIの稼動時間を判断し、LSIに最適な動作環境を実現する半導体集積回路を提供することを目的とする。
【解決手段】 ある周波数をもったクロック信号を生成させるクロック信号生成器102と、クロック信号生成器からのクロック信号をある一定の分周比でカウントするカウンター110と、カウンター110の分周比を調節する分周調整装置111と、カウンター110によってカウントされたクロック信号と、記憶部に記憶されたクロック信号を加算する加算器113と、加算器113によって加算されたクロック信号を稼動時間として記憶する記憶部を有する稼動時間記憶手段と、読み出した稼動時間に応じて動作環境を変化させる手段を備えることを特徴としている。
【選択図】 図1

Description

本発明は、半導体集積回路及びその制御方法に関するものである。
従来、半導体集積回路チップ(LSI)は、出荷前に初期不良になる可能性のあるものを予め除去する。その評価方法として、温度ストレス及び電気ストレスを加えるなどの評価が行われる。そして、この様々な評価に合格したものが正常なLSIとして出荷される。例えば、LSIの評価システムとして、LSIの稼動時間をカウンターによりカウントさせ、LSIのエラー発生時に、そのときのLSIチップ情報と稼動時間、エラー情報をEEPROMに記憶させ、外部端子によって読み出し可能にしているものがある(例えば、特許文献1参照。)。これにより、エラーを起こすLSIとエラーが起きるまでの稼動時間を判断し、不具合のあるLSIを抜き出して故障原因解析を単独に行うことができ、すばやく故障原因を解明することができる。
しかし、一般に、LSIは、たとえエラー原因がわかり、正常な状態で出荷を行うことができたとしても、永続的にLSIは機能し続けるわけではない。LSIは、稼動時間が増えるに従い、つまり、LSIの寿命に近づくに従い、動作速度の遅延やデバイス内の温度上昇に耐えうる限界温度の減少など不具合を引き起こしはじめる。また、これら不具合は、LSIによって異なる稼動時間で発生する。
特許3175603号公報(第4頁、図1)
本発明は、上記問題点を鑑み、LSI出荷後において、LSIの稼動時間をLSI起動中に判断し、それぞれのLSIに適当な動作環境を実現する半導体集積回路を提供することを目的とする。
本発明の一態様の半導体集積回路装置は、ある周波数をもったクロック信号を生成させるクロック信号生成器と、前記クロック信号生成器からのクロック信号をある一定の分周比でカウントするカウンターと、前記カウンターの分周比を調節する分周調整装置と、前記カウンターによってカウントされたクロック信号と、記憶部に記憶されたクロック信号を加算する加算器と、前記加算器によって加算されたクロック信号を稼動時間として記憶する前記記憶部を有する稼動時間記憶手段と、前記稼動時間に応じて動作環境を変化させる手段と、を備えることを特徴としている。
本発明によれば、LSI出荷後において、LSIの稼動時間をLSI起動中に判断し、それぞれのLSIに適当な動作環境を実現することができる。
以下、本発明の実施例について、図面を参照して説明する。
図1は本発明の実施例1にかかる半導体集積回路のデバイス単体のブロック図である。
図中の半導体集積回路101は、主にクロック信号生成部102と稼動時間生成部103、稼動時間記憶手段、ロジックエリア105で構成されている。まずクロック信号生成部102は、図外のデバイス電源ON信号によってクロックを開始するクロック発生器で形成されている。本実施例では、クロック発生器としてPLL106とリングオシレータ107を用い、デバイスの用途に応じてどちらかを選択可能である。この選択は、出荷時に選択blowしたe-fuse108に従い、ベースクロックセレクタ109にて行うものとする。
ここで、リングオシレータは、デバイスの動作電圧、温度を自ら検知し、自らある一定の周期をもったクロックを発生させることができるので、リングオシレータ107を選択した場合には、動作電圧、温度検出器114からの情報は使用しないので、その旨をベースクロックセレクタ109から分周調整装置111に伝える。
次に、稼動時間生成部103は、稼動時間をカウントするカウンター110と稼動時間のカウントの分周比を調整する分周調整装置111で基本は構成される。カウンター110は、クロック信号生成部102からのクロックをある一定の分周比で分周を行い、稼動時間を増加させていく。このカウントした値を稼動時間記憶装置112より、後述の不揮発性メモリ104に記憶していく。このとき記憶されるクロック、つまり、稼動時間は、LSI電源がONする前にこれまで経過した稼動時間を初期値として不揮発性メモリ104から読み出し、これまで経過した稼動時間と新しくカウントしたクロックの稼動時間を加算器113で足し合わせ、実際の出荷時からの稼動時間を不揮発性メモリ104に記憶させていく。分周調整装置111は、カウンター110の分周比を調整する装置である。この装置では、出荷前にe-fuse108を選択blowすることにより記憶されるデバイス個々の素性、及び動作電圧、温度検出器114からのデバイス実動作環境情報を元に分周比を決定、カウンター110の分周比を制御する。つまり、デバイスごとに存在する個々のデバイス情報及び動作環境情報に応じて、分周調整装置111で、予め、分周比を調整してデバイスごとに適当な稼動時間を持たせることができる。
次に、稼動時間記憶手段は、不揮発性メモリ104とe-fuse115で構成されている。不揮発性メモリ104は、カウンター110によってカウントされた稼動時間を記憶する媒体である。本実施例では、不揮発性メモリ104以外にもe-fuse115を備えており、ある稼動時間に達するごとに、e-fuse115を切断し、これまで加算されてきた稼動時間をe-fuse115切断の有無によってバックアップするとともに、改ざん不可能にしている。
ここで、不揮発性メモリ104には、稼動時間のみを書き込んでいたが、動作電圧、温度検出器114からのデバイス実動作環境情報を、分周調整装置111を介して、オフセット分周比という形で稼動時間記録装置により不揮発性メモリ104に同時に記録することもできる。この場合、例えば、1Hの経過を表す情報は、不揮発性メモリ104上にて、1bitの経過flag、3bitの動作環境情報の計4bitより構成される。
次に、検出器116は、不揮発性メモリ104及びe−fuse115に記憶された稼動時間を読み出し、ロジックエリア105やシステムコントローラ117に出力することができる。そして、ロジックエリア105やシステムコントローラ117によって、出力された稼動時間からデバイスの劣化を判断し、それに応じてロジックエリア105やシステムコントローラ117から電源装置、温度制御装置118などに命令を送りデバイスに電圧、温度などの適当な動作環境を与えることができる。
以上の構成により、本実施例の半導体集積回路はデバイスの内部クロックをカウントすることにより、自分自身でその稼動時間を記憶することができる。また、デバイス出荷テスト結果、デバイスプロセス工程情報、システム運転状況を解析し、稼動時間のカウント分周比を分周調整装置111で変えることにより、デバイス単体ごとに適当な稼動時間経過オフセット、つまり、寿命を与えることができる。
図2は、本発明の実施例1にかかる半導体集積回路の制御方法を示すフローチャートである。まず、本発明の実施例1に係る発明機構を有する半導体集積回路201は、上述したように、クロック信号生成部102からのクロックをカウンター110で分周し、随時、稼動時間として不揮発性メモリ104及びe−Fuse115に記憶している(S0)。本発明の実施例1に係る発明機構を有する半導体集積回路201からロジックエリアやシステムコントローラ202に本実施例の図1で述べた不揮発性メモリ104に蓄積された稼動時間の読み出しを行う(S1)。この読み出された稼動時間は、ロジックエリアやシステムコントローラ202にて、これまでの経験的値で明らかになっている半導体集積回路の寿命やデバイス劣化に伴う動作速度の遅延情報などに応じて、それに適した動作環境の電圧や温度情報などを設定し、電源装置、温度制御装置203にフィードバックする(S2)。そのあと、電源装置や温度制御装置203から適当な動作環境条件を本発明の実施例1に係る発明機構を有する半導体集積回路201に提供する(S3)ことにより、デバイスの有効活用が可能になる。
以上より本実施例によると、デバイスの稼動時間を不揮発性メモリで記憶することにより、稼動時間を読み出し可能になり、この稼動時間をロジックエリアやシステムコントローラにフィードバックすることにより、デバイス寿命劣化(動作速度劣化など)を認識することができる。そして、システムコントローラやロジックエリアはデバイスの稼動時間に適した動作環境(電圧、温度など)をデバイスに提供することにより、デバイスの有効活用が可能で、例えば、デバイスの劣化に伴い動作速度が遅くなってきても、動作速度を維持するために、動作電圧を上げ、効率よくデバイスを活用することができる。また、デバイス出荷試験時に、デバイスの素性により稼動時間の経過を分周調整装置で調整することにより、デバイス素性のよいものには、より長い稼動時間を持たせることが可能になる。また、e-fuseに記憶された稼動時間は改ざん不可能であるため、中古システムの売買時に、システム自体の稼動時間が判明し、売買価格の明確な指標にすることができる。また、デバイスの稼動時間を、信頼性解析のひとつの指標とすることができる。
図3に本発明の実施例2にかかる半導体集積回路の制御方法を示すフローチャートである。ここでは、実施例1で述べた稼動時間による情報をシステムにフィードバックし、その稼動時間とデバイスの劣化に対する動作速度の遅延に応じた適当な電源電圧を半導体集積回路に提供するときの一連の制御方法を示すフローチャートである。
まず、システムに電源投入がされると、デバイスの電源もON状態となり(S11)、クロック信号生成部102はクロックを発生させ、実稼働時間生成部103でデバイスのこれまで稼動した稼動時間のカウントを開始する(S12)。このとき、これまで不揮発性メモリ104に記憶された稼動時間を初期値として稼動時間のカウントを開始する。その後、システムによって、検出器116に稼動時間の読み出しリクエストを与える(S13)と、検出器116よりシステムに稼動時間を回答する(S14)。
次に、システム内において、検出器116から送られた稼動時間を、予めシステム内に記憶されているデバイスの稼動時間に対する動作速度の遅延度合いと比較して、通常の動作速度になるのに必要な電源電圧最適値を設定する(S15)。その後、この電源電圧最適値を電源装置118を介してデバイスにフィードバックする(S16)ことにより、通常の動作速度を維持した状態でデバイス動作を続けることができる(S17)。つまり、予め、この電源電圧を微調整することにより、デバイスは動作速度劣化を電圧調整により補正することが可能である。
以上の構成により本実施例では、不揮発性メモリに記憶された稼動時間を検出器からシステムへ読み出し、システムでLSIの劣化に伴う動作速度の遅延を、稼動時間から判断し、それに応じて電源電圧の微調整を行うことができ、常に通常の動作速度を維持した状態で、デバイス動作を続けることができ、デバイスの有効活用が可能である。
図4に本発明の実施例3にかかる半導体集積回路の制御方法を示すフローチャートである。ここでは、実施例1で述べた稼動時間による情報をシステムにフィードバックし、その稼動時間に応じた適当な温度制御を半導体集積回路に提供するときの一連の制御方法を示すフローチャートである。
まず、デバイスは電源投入されると(S21)、クロック信号生成部102はクロックを発生させ、稼働時間生成部103でデバイスのこれまで稼動した稼動時間のカウントを開始する(S22)。このとき、これまで不揮発性メモリ104及びe-fuse115に記憶された稼動時間を初期値として稼動時間のカウントを開始する。その後、不揮発性メモリ104及びe-fuse115にある稼動時間情報を検出器116で読み出し(S23)、ロジックエリア105に転送する(S24)。
次に、稼動時間情報を与えられたロジックエリア105は予め記憶されている稼動時間に応じた適当な温度警告閾値を設定する(S25)。ここで、温度警告閾値とは、デバイスの動作によって上昇するデバイス内の温度をデバイスが耐えられる限界温度に達するまでに警告を出すために設定された温度である。この限界温度は、デバイスの劣化に伴い下がるので、温度警告閾値も下げる必要がある。次に、ロジックエリア105は、デバイス動作温度をモニタリングしており(S26)、動作温度が設定した警告閾値を超えた場合、温度制御装置118に警告信号を出力する(S27)。温度制御装置118は温度警告信号を受け、デバイス状態を制御する(S28)。この温度警告閾値微調整により、デバイスは稼動時間に適当な動作温度保障を行うことが可能である。動作温度が警告閾値を超えない場合は、常にカウントされている稼動時間をロジックエリア105に転送し(S24)、常に最新の適当な温度警告閾値を設定しており(S25)、その警告閾値と比較しながら常にデバイスの動作温度をモニタリングしている(S26)。動作温度が設定した警告閾値を超え、デバイス状態を制御している場合でも、ロジックエリア105は、絶えず、不揮発性メモリ104から検出器116を介してデバイスの稼動時間をロジックエリア105に転送し、デバイスの稼動時間にあった温度警告閾値を設定し、絶えず、デバイス温度をモニタリングしている。
ここで、デバイス温度のモニタリングをロジックエリア105内で行っているが、図外にデバイス温度監視装置を取り付け、デバイス温度をモニタリングしてもかまわない。
以上の構成により、本実施例では、デバイスから読み出した稼動時間をもとに、新たにデバイスの温度警告閾値を設定することにより、限界温度に達するまでデバイスの動作温度を制御することができるので、デバイスの稼動時間を伸ばすことができる。
なお、本発明は、上述したような各実施例に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。
本発明の実施例1にかかる半導体集積回路のデバイス単体のブロック図。 本発明の実施例1にかかる半導体集積回路の制御方法を示すフローチャート。 本発明の実施例2にかかる半導体集積回路の制御方法を示すフローチャート。 本発明の実施例3にかかる半導体集積回路の制御方法を示すフローチャート。
符号の説明
101 半導体集積回路
102 クロック信号生成部
103 稼働時間生成部
104 不揮発性メモリ
105 ロジックエリア
106 PLL
107 リングオシレータ
108、115 e-fuse
109 ベースクロックセレクタ
110 カウンター
111 分周調整装置
112 稼動時間記憶装置
113 加算器
114 動作電圧、温度検出器
116 検出器
117 システムコントローラ
118 電源装置、温度制御装置
201 本発明の実施例1に係る発明機構を有する半導体集積回路
202 システムコントローラ、ロジックエリア
203 電源装置、温度制御装置

Claims (8)

  1. ある周波数をもったクロック信号を生成させるクロック信号生成器と、
    前記クロック信号生成器からのクロック信号をある一定の分周比でカウントするカウンターと、
    前記カウンターの分周比を調節する分周調整装置と、
    前記カウンターによってカウントされたクロック信号と、記憶部に記憶されたクロック信号を加算する加算器と、
    前記加算器によって加算されたクロック信号を稼動時間として記憶する前記記憶部を有する稼動時間記憶手段と、
    前記稼動時間に応じて動作環境を変化させる手段と、
    を備えることを特徴とする半導体集積回路。
  2. 前記クロック信号生成器は、PLL又はリングオシレータの内どちらか一方を用いることを特徴とする請求項1記載の半導体集積回路。
  3. 前記分周調整装置は、第1のe-fuseによって所定の分周比を決定することを特徴とする請求項1又は請求項2に記載の半導体集積回路。
  4. 前記記憶部は、不揮発性メモリと、前記稼動時間を書き換え不可能にする第2のe-fuseを有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体集積回路。
  5. LSI電源投入によってクロック信号を生成させる工程と、
    前記クロック信号をある分周比に調整し、カウンターによってクロック信号をカウントさせる工程と、
    前記カウントしたクロック信号を、記憶部に記憶されたクロック信号と加算して稼動時間として記憶部に記憶させる工程と、
    前記記憶部に記憶された前記稼動時間を読み出す工程と、
    読み出した前記稼動時間を用いて適当な動作環境を変化させる工程と
    を備えることを特徴とする半導体集積回路の制御方法。
  6. 読み出した前記稼動時間を用いて適当な動作環境を変化させる工程において、
    前記稼動時間に応じて動作速度の遅延を起こさないように電源電圧値を設定する工程と、
    前記電源電圧値で半導体集積回路の動作を行う工程と
    を備えることを特徴とする請求項5記載の半導体集積回路の制御方法。
  7. 読み出した前記稼動時間を用いて適当な動作環境を変化させる工程において、
    前記稼動時間に応じた温度警告閾値を変化させる工程と、
    動作温度が前記温度警告閾値を超えた場合に警告を出す工程と
    を備えることを特徴とする請求項5又は請求項6に記載の半導体集積回路の制御方法。
  8. 前記温度警告閾値は、前記稼動時間が増えるにつれて低く変化することを特徴とする請求項7記載の半導体集積回路の制御方法。
JP2005149899A 2005-05-23 2005-05-23 半導体集積回路及びその制御方法 Pending JP2006332131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005149899A JP2006332131A (ja) 2005-05-23 2005-05-23 半導体集積回路及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005149899A JP2006332131A (ja) 2005-05-23 2005-05-23 半導体集積回路及びその制御方法

Publications (1)

Publication Number Publication Date
JP2006332131A true JP2006332131A (ja) 2006-12-07

Family

ID=37553543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005149899A Pending JP2006332131A (ja) 2005-05-23 2005-05-23 半導体集積回路及びその制御方法

Country Status (1)

Country Link
JP (1) JP2006332131A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007079848A (ja) * 2005-09-13 2007-03-29 Sony Computer Entertainment Inc 電源装置およびそれを用いた電子機器
WO2007091361A1 (ja) * 2006-02-10 2007-08-16 Sony Computer Entertainment Inc. マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
JP2007317722A (ja) * 2006-05-23 2007-12-06 Fujitsu Ltd 回路機能モジュール、電圧・クロック指示モジュールおよび電子システム
JP2013168574A (ja) * 2012-02-16 2013-08-29 Nec Corp 劣化検出回路及び半導体集積装置
JP2014509786A (ja) * 2011-03-07 2014-04-21 ザイリンクス インコーポレイテッド 集積回路における装置性能のキャリブレーション
JP2017045353A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路および電子制御ユニット
CN116721641A (zh) * 2023-06-15 2023-09-08 北京青云创新科技发展有限公司 一种适用于超低温环境的液晶屏驱动系统

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8051304B2 (en) 2005-09-13 2011-11-01 Sony Computer Entertainment Inc. Power supply apparatus with system controller
JP2007079848A (ja) * 2005-09-13 2007-03-29 Sony Computer Entertainment Inc 電源装置およびそれを用いた電子機器
WO2007091361A1 (ja) * 2006-02-10 2007-08-16 Sony Computer Entertainment Inc. マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
JP2007213412A (ja) * 2006-02-10 2007-08-23 Sony Computer Entertainment Inc マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
US8069361B2 (en) 2006-02-10 2011-11-29 Sony Computer Entertainment Inc. Method and program for setting microprocessor power supply voltage
JP2007317722A (ja) * 2006-05-23 2007-12-06 Fujitsu Ltd 回路機能モジュール、電圧・クロック指示モジュールおよび電子システム
JP2014509786A (ja) * 2011-03-07 2014-04-21 ザイリンクス インコーポレイテッド 集積回路における装置性能のキャリブレーション
JP2013168574A (ja) * 2012-02-16 2013-08-29 Nec Corp 劣化検出回路及び半導体集積装置
JP2017045353A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体集積回路および電子制御ユニット
CN106482866A (zh) * 2015-08-28 2017-03-08 瑞萨电子株式会社 半导体集成电路和电子控制单元
CN106482866B (zh) * 2015-08-28 2020-03-31 瑞萨电子株式会社 半导体集成电路和电子控制单元
CN116721641A (zh) * 2023-06-15 2023-09-08 北京青云创新科技发展有限公司 一种适用于超低温环境的液晶屏驱动系统
CN116721641B (zh) * 2023-06-15 2024-01-16 北京青云创新科技发展有限公司 一种适用于超低温环境的液晶屏驱动系统

Similar Documents

Publication Publication Date Title
JP2006332131A (ja) 半導体集積回路及びその制御方法
TWI431476B (zh) 操作一記憶體系統、一包含一主機與一記憶體系統之系統、及一或多個記憶體裝置與一主機之方法
US7768811B2 (en) Ferroelectric memory apparatus and control method of the same
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US6882963B1 (en) Computer system monitoring
EP2088512B1 (en) Memory system
US9875812B2 (en) Health state of non-volatile memory
EP1711878A2 (en) Method and apparatus for over clocking in a digital processing system
US10371745B2 (en) Overheat protection circuit and method in an accelerated aging test of an integrated circuit
JP2006524373A (ja) システムメモリの使用を設定、レポート、調節する方法と装置
JP2007264767A (ja) 電源監視装置
JP5328525B2 (ja) 半導体装置
US9672310B1 (en) Reliability guardband compensation
JP2005293659A (ja) メモリ装置とリファレンス電流設定方法
JP5544712B2 (ja) メモリの寿命検出装置及び方法
JP2004310930A (ja) 不揮発性半導体記憶装置
US8918699B2 (en) Non-volatile semiconductor storage apparatus
JP2010086448A (ja) バックアップコンデンサの劣化検出装置および電子機器
CN113495606A (zh) 电源管理器电路和用于检测内部错误的电子设备
JP2005190622A (ja) 不揮発性半導体記憶装置
KR20150007047A (ko) 어레이 이-퓨즈의 부트-업 방법 및 그를 이용한 반도체 장치
JP2007018100A (ja) ログ記録装置およびログ記録方法
US20130147545A1 (en) Reference voltage generation circuit and internal voltage generation circuit using the same
CN112528579A (zh) 半导体装置、电子器械和电子系统
JP2005114555A (ja) 時間計測機能付制御装置