JP5544712B2 - メモリの寿命検出装置及び方法 - Google Patents
メモリの寿命検出装置及び方法 Download PDFInfo
- Publication number
- JP5544712B2 JP5544712B2 JP2008333910A JP2008333910A JP5544712B2 JP 5544712 B2 JP5544712 B2 JP 5544712B2 JP 2008333910 A JP2008333910 A JP 2008333910A JP 2008333910 A JP2008333910 A JP 2008333910A JP 5544712 B2 JP5544712 B2 JP 5544712B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- memory
- lifetime
- life
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4068—Voltage or leakage in refresh operations
Description
メモリの寿命を検出する技術に関する。
ＤＲＡＭ(Dynamic Random Access Memory)は揮発性メモリであり、メモリセルのコンデンサに情報を蓄える構造になっているため、一度セルにデータを書き込んだ後、時間が経つと、電荷がリークして情報が失われてしまう。そこで、一定の時間内に、書き込んだデータのリフレッシュを行っている。
例えば、一般的に５１２Ｍｂｉｔ ＤＤＲ ＳＤＲＡＭが保証するデータ保持時間は６４ｍｓであり、データを保持し続けるには３２７６８本のＲＯＷラインに対して６４ｍｓ以内にリフレッシュ動作を行う必要がある。
その一方でＤＲＡＭなど半導体素子には通電寿命があり、通電時間の増加に随って機能特性が劣化し、いずれは保証規格値を満たせない状態となり、寿命となる。
ＤＲＡＭにおいては劣化する特性のひとつにデータ保持時間がある。ＤＲＡＭの通電開始直後では、データ保持時間の保証規格値に対し十分なマージンがあるが、通電時間の増加に伴ってマージンが減少し、保証規格値を割った時点で寿命となる。
また、本願発明に関連する先行技術として、例えば、下記の特許文献に開示される技術がある。
特開平０６−３３３３８７号公報
特開２００２−２６９９７９号公報
特開２００７−４８３４７号公報
ＤＲＡＭが寿命となった際には交換作業が必要となるが、コンピュータシステム上でデータ不整合のエラーを検出してはじめて交換が必要であることが発覚するため、コンピュータシステムの信頼度が一時的に低下する。
そのため、コンピュータシステム上でデータ不整合エラーが発生する前に、ＤＲＡＭの寿命が近づいたことを検出し、コンピュータシステム管理者に通知を行う手段が望まれている。
そこで、メモリの寿命を検出する技術を提供する。
上記課題を解決するため、本件の一形態であるメモリの寿命検出装置は、
メモリにデータが保持されてからの経過時間を計るタイマー部と、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出す読出制御部と、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出する検出部と、を備えた。
メモリにデータが保持されてからの経過時間を計るタイマー部と、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出す読出制御部と、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出する検出部と、を備えた。
また、上記課題を解決するため、本件の一形態であるメモリの寿命検出方法は、
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、をコンピュータが実行する。
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、をコンピュータが実行する。
更に、上記課題を解決するため、本件の一形態であるメモリの寿命検出プログラムは、
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、
をコンピュータに実行させる。
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、
をコンピュータに実行させる。
本件によれば、メモリの寿命を検出する技術を提供できる。
〈実施形態１〉
以下、本発明の実施の形態について図面を参照しつつ説明する。
以下、本発明の実施の形態について図面を参照しつつ説明する。
図１は、本実施形態に係るメモリの寿命検出装置を示す図、図２は寿命検出装置の機能ブロック図である。
図１に示すように、寿命検出装置１は、主記憶部であるメモリモジュール１４、中央演算装置であるＣＰＵ１３を備えた情報処理装置（コンピュータ）である。本実施形態のメモリモジュール１４は、ＤＲＡＭ１４１とＳＰＤ（Ｓｅｒｉａｌ Ｐｒｅｓｅｎｃｅ Ｄｅｔｅｃｔ） ＲＯＭ１４２を備えている。なお、メモリモジュール１４における揮発性メモリはＤＲＡＭに限らず、通電時間に伴ってデータ保持時間が短くなる揮発性メモリであれば良い。
また、寿命検出装置１は、ＣＰＵ１３、メモリモジュール１４等との間で高速に情報通信および制御を行うチップセット（Ｎｏｒｔｈ Ｂｒｉｄｇｅ）１１や、当該チップセッ
ト１１と接続するチップセット（Ｓｏｕｔｈ Ｂｒｉｄｇｅ）１２を備える。チップセッ
ト１１は、グラフィック回路を有し、当該グラフィック回路と接続した表示装置１５にＣＰＵ１３の処理結果等を表示させる。
また、寿命検出装置１は、ＣＰＵ１３、メモリモジュール１４等との間で高速に情報通信および制御を行うチップセット（Ｎｏｒｔｈ Ｂｒｉｄｇｅ）１１や、当該チップセッ
ト１１と接続するチップセット（Ｓｏｕｔｈ Ｂｒｉｄｇｅ）１２を備える。チップセッ
ト１１は、グラフィック回路を有し、当該グラフィック回路と接続した表示装置１５にＣＰＵ１３の処理結果等を表示させる。
更に、寿命検出装置１は、リアルタイムクロックから取得した時刻に基づいて現在日時をカウントするシステムタイマー１７や、ＵＳＢ対応機器またはＰＣＩバス対応機器との接続を行うＵＳＢ／ＰＣＩインターフェイス１８を備える。また、寿命検出装置１は、ネットワークボードとの接続を行い外部との通信を可能にする通信制御部、例えばＬＡＮインターフェイス１６を備える。また、寿命検出装置１は、補助記憶装置１０や、周辺機器に係る基本的な入出力を制御するプログラム群（ＢＩＯＳ）及び寿命検出プログラムを格納したＢＩＯＳ ＲＯＭ１９を備える。
本実施形態の補助記憶装置１０は、チップセット１２と接続した磁気記憶装置であり、オペレーティングシステム（ＯＳ）やアプリケーションソフトがインストールされている。
ＣＰＵ１３は、ＢＩＯＳやＯＳ、寿命検出プログラム等のプログラムをＢＩＯＳ ＲＯ
Ｍ１９又は記憶部１０から適宜読み出して実行し、ＵＳＢ／ＰＣＩインターフェイス１８
や制御部（本実施形態ではＬＡＮインターフェイス１６）等から入力された情報や、補助記憶装置１０から読み出した情報を演算処理する。これにより、ＣＰＵ１３は、タイマー部２１や、読出制御部２２、寿命検出部２３、警告部２４、リフレッシュ指示部２５、書込部２６としても機能する。
Ｍ１９又は記憶部１０から適宜読み出して実行し、ＵＳＢ／ＰＣＩインターフェイス１８
や制御部（本実施形態ではＬＡＮインターフェイス１６）等から入力された情報や、補助記憶装置１０から読み出した情報を演算処理する。これにより、ＣＰＵ１３は、タイマー部２１や、読出制御部２２、寿命検出部２３、警告部２４、リフレッシュ指示部２５、書込部２６としても機能する。
タイマー部２１としてＣＰＵ１３は、メモリモジュール１４にデータが保持されてからの経過時間を計る。なお、本実施形態のメモリモジュール１４は、ＤＲＡＭであるため、メモリモジュール１４にデータを書き込んだのち、周期的にデータをリフレッシュしている。また、データの読み取り時にも各セルの電荷を既定のレベルに戻している。このため、データが保持されてからの経過時間とは、最後にデータの書き込み、読み取り、或いはリフレッシュをしてからの経過時間である。
読出制御部２２としてＣＰＵ１３は、読みだすアドレスと共に読み出しコマンドをメモリモジュール１４に送り、メモリモジュール１４の当該アドレスからデータを読み出す。また、読出制御部２２は、メモリモジュール１４の寿命を測定する場合、タイマー部２１を参照して所定の経過時間にデータを読み出すように制御する。
寿命検出部２３としてＣＰＵ１３は、読み出したデータのエラーの有無及び経過時間に基づいてメモリモジュール１４の寿命を検出する。なお、本実施形態においてエラーの有無は、書き込んだデータと読み出したデータとを比較し、一致すればエラー無し、一致しなければエラー有りとしている。また、エラーの有無は、これに限らず、測定するメモリセルの行に、データをチェックビットと共に書き込み、データとチェックビットとが整合すればエラー無し、整合しなければエラー有りとしても良い。
警告部２４としてＣＰＵ１３は、寿命が近づいた場合や寿命に達した場合に警告メッセージを所定の出力先に警告メッセージを出力する。本実施形態において、所定の出力先とは、例えば表示装置１５、所定のＩＰアドレス、所定のメールアドレス又は補助記憶装置１０である。
リフレッシュ指示部２５としてＣＰＵ１３は、周期的にメモリモジュール１４へリフレッシュ指示を送り、リフレッシュ動作を行わせる。
書込部２６としてＣＰＵ１３は、メモリモジュール１４へデータと共に書き込みコマンドを送り、データの書き込みを行う。
本実施形態の寿命検出装置１は、ＣＰＵ１３が寿命検出プログラムを実行して上記各部２１〜２６の機能をソフトウェア的に実現する装置であるが、これに限らず寿命検出装置１は、タイマー部２１や、読出制御部２２、寿命検出部２３、警告部２４、リフレッシュ指示部２５、書込部２６として設計された電子回路（ハードウェア）から構成された電子機器であっても良い。
図３は、メモリモジュール１４の概略図である。メモリモジュール１４は、データを記憶するＤＲＡＭ１４１と、メモリモジュール固有の情報を記憶したＳＰＤ ＲＯＭ１４２
を備えている。ＤＲＡＭ１４１はセルをマトリクス状に配列したセルアレイ１４１Ａや、データの読み書きを制御するメモリ制御部１４１Ｂを備えている。ＳＰＤ ＲＯＭ１４２はセルをマトリクス状に配列したセルアレイ１４２Ａや、データの読み書きを制御するメモリ制御部１４２Ｂを備えている。
を備えている。ＤＲＡＭ１４１はセルをマトリクス状に配列したセルアレイ１４１Ａや、データの読み書きを制御するメモリ制御部１４１Ｂを備えている。ＳＰＤ ＲＯＭ１４２はセルをマトリクス状に配列したセルアレイ１４２Ａや、データの読み書きを制御するメモリ制御部１４２Ｂを備えている。
書込部２６からデータ及びデータを書き込むコマンドがメモリモジュール１４へ送られると、ＤＲＡＭ１４１のメモリ制御部１４１Ｂがコマンドに含まれるアドレスに応じ、セ
ルアレイ１４１Ａのセルを選択してデータを記憶させる。
ルアレイ１４１Ａのセルを選択してデータを記憶させる。
また、読出制御部２２からデータを読み出すコマンドがメモリモジュール１４へ送られると、ＤＲＡＭ１４１のメモリ制御部１４１Ｂがコマンドに含まれるアドレスに応じてセルアレイ１４１Ａのセルを選択し、読み出したデータをＣＰＵ１３へ送る。
更に、リフレッシュ指示部２５からリフレッシュ指示がメモリモジュール１４へ送られると、ＤＲＡＭ１４１のメモリ制御部１４１Ｂのリフレッシュ回路１０４がリフレッシュ動作を行う。
次に本実施形態の寿命検出装置１が寿命検出プログラムに従って行う寿命検出方法について説明する。
図４は、本実施形態の寿命検出装置が寿命検出プログラムに従って実行する寿命検出方法の説明図である。
寿命検出装置１の電源が投入されると、ＣＰＵ１３はＢＩＯＳ ＲＯＭ１９からＢＩＯ
Ｓを読み出し（Ｓ１）、メモリモジュール１４を初期化する（Ｓ２）。
Ｓを読み出し（Ｓ１）、メモリモジュール１４を初期化する（Ｓ２）。
次にＣＰＵ１３は、所定の記憶部から初期のデータ保持時間（Initial Retention Time）を読み出す（Ｓ３）。なお、当該記憶部は、ＢＩＯＳ ＲＯＭ１９、ＳＰＤ ＲＯＭ１４２、磁気記憶装置１０、ＵＳＢメモリやメモリカード等のフラッシュメモリ（不図示）などであっても良い。本実施形態では、ＢＩＯＳ ＲＯＭ１９に記憶している。
そしてＣＰＵ１３は、初期のデータ保持時間を変数Ｍに代入し（Ｓ４）、変数Ｍが０か否かによって、初期のデータ保持時間が登録済みか否かを判断する（Ｓ５）。即ち、変数Ｍが０であれば（Ｓ５，Ｙｅｓ）、Ｓ６へ移行して初期のデータ保持時間の登録処理を行い、変数Ｍが０でなければ（Ｓ５，Ｎｏ）、Ｓ７へ移行して寿命の検出処理を行う。
そして、初期のデータ保持時間の登録処理（Ｓ６）や寿命の測定処理（Ｓ７）が完了すると、ＣＰＵ１３はＯＳを起動する。
そして、初期のデータ保持時間の登録処理（Ｓ６）や寿命の測定処理（Ｓ７）が完了すると、ＣＰＵ１３はＯＳを起動する。
図５は初期のデータ保持時間の登録処理（Ｓ６）を示す図である。
Ｓ５で変数Ｍが０であった場合、カウンタ部２１は、リフレッシュ間隔ｔＲを計るリフレッシュタイマーを開始する。また、リフレッシュ指示部２５は、メモリモジュール１４中のリフレッシュするセルの行を示す値（RR: Refresh Row）をリセットして初期値に戻
す（Ｓ６０１）。
Ｓ５で変数Ｍが０であった場合、カウンタ部２１は、リフレッシュ間隔ｔＲを計るリフレッシュタイマーを開始する。また、リフレッシュ指示部２５は、メモリモジュール１４中のリフレッシュするセルの行を示す値（RR: Refresh Row）をリセットして初期値に戻
す（Ｓ６０１）。
そして、リフレッシュ指示部２５は、リフレッシュ間隔ｔＲに達した行のリフレッシュを行う（Ｓ６０２）。本実施形態において、メモリモジュール１４は主記憶装置であるため、測定する行以外にもＣＰＵ１３が使用するデータが記憶されているので、リフレッシュ指示部２５は、メモリモジュール１４の測定行ＭＲ以外の行を周期的にリフレッシュする。なお、リフレッシュ動作の詳細については後述する。
次に、書込部２６は、データＤをメモリモジュール１４に書き込む。また、タイマー部２１は、経過時間ｔＭを計るメジャーメントタイマーを開始する（Ｓ６０３）。
また、リフレッシュ指示部２５は、リフレッシュ間隔ｔＲに達した行のリフレッシュを行う（Ｓ６０４）。
読出制御部２２は、経過時間ｔＭが所定時間Ｗに達したか否かを判定し（Ｓ６０５）、
所定時間Ｗに達していなければ（Ｓ６０５，Ｎｏ）Ｓ６０４に戻り、所定時間Ｗに達していれば（Ｓ６０５，Ｙｅｓ）データＤの読み取りを行う（Ｓ６０６）。
所定時間Ｗに達していなければ（Ｓ６０５，Ｎｏ）Ｓ６０４に戻り、所定時間Ｗに達していれば（Ｓ６０５，Ｙｅｓ）データＤの読み取りを行う（Ｓ６０６）。
そして、寿命検出部２３は、Ｓ６０３で書き込んだ値とＳ６０６で読み取った値を比較し（Ｓ６０７）、一致した場合には（Ｓ６０７，ｐａｓｓ）所定の経過時間Ｗを増加させてＳ６３に戻る。即ち、本実施形態では、所定の経過時間Ｗとして最低限必要な時間を設定しておき、この時間が経過しても正しく読み取れるのならば、所定の増分Ｘを加えて比較を繰り返す。
そして、Ｓ６０７で値が一致しなかった場合、リフレッシュ（Ｓ６０８）の後、寿命検出部２３は経過時間Ｗから増分Ｘを減じて初期のデータ保持時間を求める（Ｓ６０９）。また、リフレッシュ（Ｓ６１０）の後、寿命検出部２３は、初期のデータ保持時間と測定日をＢＩＯＳ ＲＯＭ１９に記憶させ（Ｓ６１１）、図４のＳ８へ戻る。
図６は寿命の検出処理（Ｓ７）を示す図である。
Ｓ５で変数Ｍが０でなかった場合、カウンタ部２１は、リフレッシュ間隔ｔＲを計るリフレッシュタイマーを開始する。また、リフレッシュ指示部２５は、メモリモジュール１４中のリフレッシュするセルの行を示す値（RR: Refresh Row）をリセットして初期値に
戻す（Ｓ７０１）。
Ｓ５で変数Ｍが０でなかった場合、カウンタ部２１は、リフレッシュ間隔ｔＲを計るリフレッシュタイマーを開始する。また、リフレッシュ指示部２５は、メモリモジュール１４中のリフレッシュするセルの行を示す値（RR: Refresh Row）をリセットして初期値に
戻す（Ｓ７０１）。
リフレッシュ（Ｓ７０２）の後、書込部２６は、データＤをメモリモジュール１４に書き込む。また、タイマー部２１は、経過時間ｔＭを計るメジャーメントタイマーを開始する（Ｓ７０３）。
そして、リフレッシュ（Ｓ７０４）の後、読出制御部２２は、経過時間ｔＭが、初期のデータ保持時間Ｍから閾値（時間）Ｚを減じた基準時間Ｍ−Ｚに達したか否かを判定し（Ｓ７０５）、基準時間Ｍ−Ｚに達していなければ（Ｓ７０５，Ｎｏ）Ｓ７０４に戻り、基準時間Ｍ−Ｚに達していれば（Ｓ７０５，Ｙｅｓ）データＤの読み取りを行う（Ｓ７０６）。
そして、寿命検出部２３は、Ｓ７０３で書き込んだ値とＳ７０６で読み取った値を比較し（Ｓ７０７）、一致した場合には（Ｓ７０７，ｐａｓｓ）寿命に達していないことを検出し、Ｓ８へ移行する。
一方、Ｓ７０７で値が一致しなかった場合、寿命検出部２３が寿命に達したことを検出し、これに応じて警告部２４が警告メッセージを出力する（７０８）。
図７はＳ６０２，６０４，６０８，６１０，７０２，７０４のリフレッシュ処理を示す説明図である。
リフレッシュ指示部２５は、リフレッシュ間隔ｔＲが所定の値ｔＲＩに達したか否かを判定し（Ｓ２１）、達していなければリフレッシュの必要がないので図７のリフレッシュ処理を抜けて図５又は図６の処理に戻る。
一方、リフレッシュ間隔ｔＲが所定の値ｔＲＩに達した場合、リフレッシュ指示部２５は、リフレッシュ対象の行が測定対象の行と同じか否かを判定し（Ｓ２２）、同じでなければ（Ｓ２２，Ｎｏ）、リフレッシュ指示を行う（Ｓ２３）。
リフレッシュ指示後、リフレッシュ指示部２５は、リフレッシュ対象の行を示す値ＲＲを１増加させ（Ｓ２４）、リフレッシュ対象の行が最終行に達したか否かを判定する（Ｓ
２５）。
２５）。
リフレッシュ指示部２５は、リフレッシュ対象の行が最終行に達したと判定した場合（Ｓ２５，Ｙｅｓ）、リフレッシュタイマーのリフレッシュ間隔ｔＲとリフレッシュ対象の行ＲＲをリセットして初期値に戻す（Ｓ２６）。また、リフレッシュ対象の行が最終行に達していないと判定した場合（Ｓ２５，Ｎｏ）、リフレッシュ指示部２５はリセットせずに図７のリフレッシュ処理を抜けて図５又は図６の処理に戻る。
また、Ｓ２２において、リフレッシュ対象の行が測定対象の行と同じ場合、リフレッシュ指示部２５は、リフレッシュを禁止し、リフレッシュ処理を抜ける（Ｓ２２，Ｙｅｓ）。即ち、寿命検出部２３が所定の経過時間に達するのを待っている測定対象の行まで、周期的にリフレッシュしてはデータ保持時間が測定できないので、測定対象の行を避けてリフレッシュを行っている。
図８は、リフレッシュ指示を受けたメモリモジュール１４のＤＲＡＭ１４１のメモリ制御部１４１Ｂによるリフレッシュ動作の説明図である。
メモリ制御部１４１Ｂは、リフレッシュ対象の行ＲＲをアクティベイトし、時間ｔの計測を開始する（Ｓ３１）。
メモリ制御部１４１Ｂは、アクティベイトから読み取りが可能になるまでの規定時間ｔＲＣＤを待って（Ｓ３２）、リフレッシュ対象の行ＲＲのデータを読み取る（Ｓ３３）。
そしてメモリ制御部１４１Ｂは、アクティベイトからプリチャージが可能になるまでの規定時間ｔＲＡＳを待って（Ｓ３４）プリチャージを行う（Ｓ３５）。
また、メモリ制御部１４１Ｂは、プリチャージから次の動作が可能になるまでの規定時間ｔＲＰを待って（Ｓ３６）リフレッシュ動作を終える。
図９は、リフレッシュ動作の他の例を示す説明図である。メモリ制御部１４１Ｂによるリフレッシュ動作は、図８に代えて図９に示す処理でもよい。
メモリ制御部１４１Ｂは、リフレッシュ対象の行ＲＲをアクティベイトし、時間ｔの計測を開始する（Ｓ４１）。
メモリ制御部１４１Ｂは、アクティベイトから読み取りが可能になるまでの規定時間ｔＲＣＤを待って（Ｓ４２）、リフレッシュ対象の行ＲＲのデータを読み取りとオートプリチャージを行う（Ｓ４３）。
そして、メモリ制御部１４１Ｂは、アクティベイトから次の行のアクティベイトが可能になるまでの規定時間ｔＲＣを待って（Ｓ４４）リフレッシュ動作を終える。
更に図１０は、リフレッシュ動作の他の例を示す説明図である。メモリ制御部１４１Ｂによるリフレッシュ動作は、図８に代えて図１０に示す処理でもよい。
メモリ制御部１４１Ｂは、リフレッシュ対象の行ＲＲをアクティベイトする（Ｓ５１）。
メモリ制御部１４１Ｂは、アクティベイトからプリチャージが可能になるまでの規定時間ｔＲＡＳを待って（Ｓ５２）プリチャージを行う（Ｓ５３）。
そして、メモリ制御部１４１Ｂは、プリチャージから次の動作が可能になるまでの規定時間ｔＲＰを待って（Ｓ５４）リフレッシュ動作を終える。
図１１は、警告部２４が警告メッセージを表示装置１５に出力する場合の説明図である。
図６のＳ７０８で寿命検出部２３から寿命に達した旨の通知を受けると、警告部２４は、「このコンピュータのメインメモリが寿命に達しました、交換してから起動してください。」のように警告メッセージをＢＩＯＳ ＲＯＭ１９から読み出し、表示命令を生成す
る（Ｓ６１）。
る（Ｓ６１）。
そして、警告部２４は、チップセット１１に送り、表示装置１５に表示させる（Ｓ６２）。
図１２は、警告部２４が警告メッセージを所定のＩＰアドレス宛てに出力する場合の説明図である。
図６のＳ７０８で寿命検出部２３から寿命に達した旨の通知を受けると、警告部２４は、「このコンピュータのメインメモリが寿命に達しました、交換してから起動してください。」のように警告メッセージをＢＩＯＳ ＲＯＭ１９から読み出し、送信命令を生成す
る（Ｓ７１）。
る（Ｓ７１）。
そして、警告部２４は、所定のＩＰアドレスをＢＩＯＳ ＲＯＭ１９から読み取り（Ｓ
７１）、チップセット１２に送り、ＬＡＮインターフェイス１６を介して所定のＩＰアドレス宛てに警告メッセージを送信する（Ｓ７２）。
７１）、チップセット１２に送り、ＬＡＮインターフェイス１６を介して所定のＩＰアドレス宛てに警告メッセージを送信する（Ｓ７２）。
図１３は、警告部２４が警告メッセージを所定のメールアドレス宛てに出力する場合の説明図である。
図６のＳ７０８で寿命検出部２３から寿命に達した旨の通知を受けると、警告部２４は、「このコンピュータのメインメモリが寿命に達しました、交換してから起動してください。」のように警告メッセージをＢＩＯＳ ＲＯＭ１９から読み出し、送信命令を生成す
る（Ｓ８１）。
る（Ｓ８１）。
そして、警告部２４は、所定の送信先メールアドレスや送信サーバの情報、送信者の情報をＢＩＯＳ ＲＯＭ１９から読み取り（Ｓ８２）、送信を開始するためのコマンドを送
信サーバに送る（Ｓ８３）。また、警告部２４は、サーバの準備が完了した場合（Ｓ８４，Ｙｅｓ）、ＨＥＬＯコマンドをサーバに送信し（Ｓ８５）、正常に処理された場合（Ｓ８６）、送信者情報をサーバに送信する（Ｓ８７）。
信サーバに送る（Ｓ８３）。また、警告部２４は、サーバの準備が完了した場合（Ｓ８４，Ｙｅｓ）、ＨＥＬＯコマンドをサーバに送信し（Ｓ８５）、正常に処理された場合（Ｓ８６）、送信者情報をサーバに送信する（Ｓ８７）。
送信者情報が正常に処理された場合（Ｓ８８，Ｙｅｓ）、警告部２４は、送信先アドレスをサーバに送信し（Ｓ８９）、正常に処理された場合（Ｓ９０，Ｙｅｓ）、データ送信を開始する旨のコマンドをサーバに送信する（Ｓ９１）。サーバからデータの送信開始を指示された場合（Ｓ９２，Ｙｅｓ）、警告部２４は、警告メッセージを送信し（Ｓ９３）、正常に処理された場合（Ｓ９４，Ｙｅｓ）、終了する旨のコマンドを送信して終了する（Ｓ９５）。
なお、上記図４−図１３に示した寿命検出方法は、起動時に実行するように示したが、これに限らず、終了時や、ユーザによる測定の指示が入力された場合など、起動時以外に
実行しても良い。
実行しても良い。
また、初期のデータ保持時間を予め測定して設定しておき、図４のＳ５，Ｓ６を省略してＳ４の後、Ｓ７の寿命測定を行っても良い。
更に、図５，図６では、メモリモジュール１４の測定対象の行に対する処理の合間に、測定対象以外の行のリフレッシュ処理Ｓ６０２，６０４，６０８，６１０，７０２，７０４を行ったが、これに限らず、測定対象の行に対する処理とは別のループでリフレッシュ間隔を計時し、所定の周期で割り込みを発生させて図７のリフレッシュ処理を行っても良い。
上述のように本実施形態１では、図６に示したように、ＤＲＡＭであるメモリモジュール１４の寿命を検出できる。なお、寿命に達した場合、図６に示すように、ＯＳを起動しないので情報処理装置（寿命検出装置）１の信頼性が保たれる。
また、本実施形態１では、データ保持時間を求め、当該データ保持時間に基づいて寿命を検出するので、メモリモジュール１４の通電時間の増加に伴うデータ保持時間の低下に基づいて寿命に達したことを検出できる。
更に、本実施形態１では、図１１−１３に示すように警告部２４が警告メッセージを出力するので、任意の手法でユーザに警告できる。
〈実施形態２〉
図１４，図１５は、実施形態２の寿命を予測する方法の説明図である。実施形態１では寿命に達したか否かを検出したが、本実施形態２は、あとどれくらいで寿命に達するかを検出した点が異なっている。なお、他の構成は実施形態１とほぼ同じであるので、同じ要素に同符号を付すなどして再度の説明を省略している。
図１４，図１５は、実施形態２の寿命を予測する方法の説明図である。実施形態１では寿命に達したか否かを検出したが、本実施形態２は、あとどれくらいで寿命に達するかを検出した点が異なっている。なお、他の構成は実施形態１とほぼ同じであるので、同じ要素に同符号を付すなどして再度の説明を省略している。
本実施形態２では、寿命検出装置１の起動時や終了時等、所定の測定タイミングに達した場合や、ユーザによる測定の指示が入力された場合、寿命検出部２３は、図１４に示す処理を開始する。まず、寿命検出部２３は、ＢＩＯＳＲＯＭ１９から初期のデータ保持時間（第１のデータ保持時間）Ｍと当該データ保持時間の測定日を読み出すと共に、現在の日付をシステムタイマー１７から取得する（Ｓ１０１）。
寿命検出部２３は、初期のデータ保持時間を変数Ｍに、測定日を変数Ｎに、現在の日付を変数Ｙにそれぞれ代入する。また、経過時間Ｐの初期値を初期のデータ保持時間Ｍを同じにする（Ｓ１０２）。
次に書込部２６は、メモリモジュール１４にデータを書き込む（Ｓ１０３）。
そして、読取制御部２２は、経過時間Ｐを待ってメモリモジュール１４からデータを読み出す（Ｓ１０４，１０５）。
そして、読取制御部２２は、経過時間Ｐを待ってメモリモジュール１４からデータを読み出す（Ｓ１０４，１０５）。
寿命検出部２３は、Ｓ１０３で書き込んだデータとＳ１０５で読み出したデータとを比較し（Ｓ１０６）、一致しなければ経過時間Ｐから所定の短縮分Ｘを減じてＳ１０３へ戻る。
寿命検出部２３は、Ｓ１０３でデータが一致するまでＳ１０３−Ｓ１０７を繰り返し、一致した場合、経過時間Ｐを現在のデータ保持時間（第２のデータ保持時間）とし、初期のデータ保持時間Ｍから現在のデータ保持時間Ｐを減算して差分ｄＲを求める。また、寿命検出部２３は、現在の日付Ｙから測定日Ｎを減算して測定期間ｄＴを求める（Ｓ１０８
）。
）。
そして、寿命検出部２３は、差分ｄＲと測定期間ｄＴとに基づいてデータ保持時間の低下率ＤＲを求め、当該低下率ＤＲから寿命を算出する。具体的には、寿命検出部２３が、差分ｄＲを測定期間ｄＴで除して、経過日数に対するデータ保持時間の低下率ＤＲ、即ち、図１５に示すグラフの傾斜を求める。そして寿命検出部２３は、データの保持が可能な下限となるデータ保持時間を現在のデータ保持時間Ｐから減じて差分を求め、当該差分を低下率ＤＲで除して寿命に達するまでの日数Ｅを予測する（Ｓ１０９）。
警告部２４は、Ｓ１０９で予測した日数Ｅを含めた警告メッセージを出力する。例えば警告部２４は、「このコンピュータのメインメモリが、あとＥ日で寿命に達するかもしれません。」「このコンピュータのメインメモリの寿命は、およそＹ＋Ｅです。」のように警告メッセージを生成し、図１１−図１３と同様に表示装置１５や、所定のＩＰアドレス、所定のメールアドレスに対して出力する（Ｓ１１０）。
なお、図１４では測定対象の行以外のリフレッシュ処理を省略して示したが、図６と同様にメモリモジュール１４の測定対象の行に対するステップの間で図７に示すリフレッシュ処理を行っても良いし、周期的にリフレッシュ処理を行っても良い。
以上のように本実施形態２によれば、第1のデータ保持時間と前記第２のデータ保持時
間との差及び測定期間からデータ保持時間の低下率を求め、該低下率に基づいて寿命までの日数を求めることができる。
間との差及び測定期間からデータ保持時間の低下率を求め、該低下率に基づいて寿命までの日数を求めることができる。
〈実施形態３〉
図１６は、実施形態３の寿命を予測して測定間隔を変更する方法の説明図である。本実施形態３では、所定のタイミングで周期的に前記実施形態２の寿命検出を行い、検出した寿命に基づいて近づくにつれて検出するタイミングを変更する。なお、他の構成は実施形態２とほぼ同じであるので、同じ要素に同符号を付すなどして再度の説明を省略している。
図１６は、実施形態３の寿命を予測して測定間隔を変更する方法の説明図である。本実施形態３では、所定のタイミングで周期的に前記実施形態２の寿命検出を行い、検出した寿命に基づいて近づくにつれて検出するタイミングを変更する。なお、他の構成は実施形態２とほぼ同じであるので、同じ要素に同符号を付すなどして再度の説明を省略している。
寿命検出装置１の電源が投入されると、ＣＰＵ１３はＢＩＯＳ ＲＯＭ１９からＢＩＯ
Ｓを読み出し（Ｓ１２１）、メモリモジュール１４を初期化する（Ｓ１２２）。
Ｓを読み出し（Ｓ１２１）、メモリモジュール１４を初期化する（Ｓ１２２）。
次にＣＰＵ１３は、所定の記憶部から最新の測定日、現在日付、所定の測定間隔を読み出す（Ｓ１２３）。なお、当該記憶部は、ＢＩＯＳ ＲＯＭ１９、ＳＰＤ ＲＯＭ１４２、磁気記憶装置１０、ＵＳＢメモリやメモリカード等のフラッシュメモリ（不図示）などであっても良い。本実施形態では、ＢＩＯＳ ＲＯＭ１９に記憶している。
そしてＣＰＵ１３は、最新の測定日を変数Ｑに、現在日付を変数Ｙに、測定間隔を変数Ｉに代入し（Ｓ１２４）、最新の測定日Ｑから現在日付Ｙまでの経過日数Ｙ−Ｑが、所定の測定間隔Ｉに達したか否かを判定する（Ｓ１２５）。
ＣＰＵ１３は、経過日数Ｙ−Ｑが所定の測定間隔Ｉに達していない場合、寿命検出処理を行わずに処理を終了し（Ｓ１２５，Ｎｏ）、経過日数Ｙ−Ｑが所定の測定間隔Ｉに達した場合（Ｓ１２５，Ｙｅｓ）、寿命検出処理を行う（Ｓ１２６）。寿命検出処理Ｓ１２６は、図１４に示した処理と同じであり、寿命に達するまでの日数Ｅを求める。
そして、ＣＰＵ１３は検出した寿命に基づき寿命が近ければ測定間隔Ｉを短く変更する。例えば、ＣＰＵ１３は、寿命に達するまでの日付Ｅが閾値Ｒ未満か否かを判定し（Ｓ１２７）、閾値Ｒ未満でない場合（Ｓ１２７，Ｎｏ）処理を終了し、閾値Ｒ未満の場合（Ｓ
１２７，Ｙｅｓ）測定間隔Ｉを変更する（Ｓ１２８）。本実施形態３では、測定間隔Ｉを半分に変更している。なお、変更量は半分に限らず任意に設定して良い。また、Ｓ１２８において、測定間隔Ｉと共に閾値Ｒを変更しても良い。例えば、閾値Ｒが２００のときに経過日数Ｙ−Ｑが閾値Ｒを上回った場合、ＣＰＵ１３は、測定間隔Ｉを変更すると共に閾値Ｒを半分にする。
１２７，Ｙｅｓ）測定間隔Ｉを変更する（Ｓ１２８）。本実施形態３では、測定間隔Ｉを半分に変更している。なお、変更量は半分に限らず任意に設定して良い。また、Ｓ１２８において、測定間隔Ｉと共に閾値Ｒを変更しても良い。例えば、閾値Ｒが２００のときに経過日数Ｙ−Ｑが閾値Ｒを上回った場合、ＣＰＵ１３は、測定間隔Ｉを変更すると共に閾値Ｒを半分にする。
本実施形態３によれば、所定の測定間隔Ｉで周期的に寿命の検出を行い、寿命に近づくに伴って短い間隔で寿命の検出を行うので、寿命の警告を適切に出力できる。
〈その他〉
本発明は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、以下に付記した構成であっても良い。これらの構成要素は可能な限り組み合わせることができる。
本発明は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、以下に付記した構成であっても良い。これらの構成要素は可能な限り組み合わせることができる。
（付記１）
メモリにデータが保持されてからの経過時間を計るタイマー部と、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出す読出制御部と、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出する検出部と、
を備えた寿命検出装置。
メモリにデータが保持されてからの経過時間を計るタイマー部と、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出す読出制御部と、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出する検出部と、
を備えた寿命検出装置。
（付記２）
前記検出部が、前記データをエラー無しで読み出すことができた場合の前記経過時間をデータ保持時間として求め、該データ保持時間に基づいて前記メモリの寿命を検出する付記１に記載の寿命検出装置。
前記検出部が、前記データをエラー無しで読み出すことができた場合の前記経過時間をデータ保持時間として求め、該データ保持時間に基づいて前記メモリの寿命を検出する付記１に記載の寿命検出装置。
（付記３）
前記メモリについて求めたデータ保持時間を記憶部に記憶させ、前記読出制御部が、前記記憶部に記憶させたデータ保持時間から所定の閾値を減じた時間を前記所定値として、前記経過時間が当該所定値に達した場合にデータの読み出しを行い、当該データにエラーがあった場合に前記検出部が寿命に達したことを検出する付記２に記載の寿命検出装置。
前記メモリについて求めたデータ保持時間を記憶部に記憶させ、前記読出制御部が、前記記憶部に記憶させたデータ保持時間から所定の閾値を減じた時間を前記所定値として、前記経過時間が当該所定値に達した場合にデータの読み出しを行い、当該データにエラーがあった場合に前記検出部が寿命に達したことを検出する付記２に記載の寿命検出装置。
（付記４）
前記記憶部が、ＢＩＯＳを記憶したＢＩＯＳ ＲＯＭ、メモリモジュール上のＳＰＤ ＲＯＭ、磁気記憶装置、又はフラッシュメモリである付記３に記載の寿命検出装置。
前記記憶部が、ＢＩＯＳを記憶したＢＩＯＳ ＲＯＭ、メモリモジュール上のＳＰＤ ＲＯＭ、磁気記憶装置、又はフラッシュメモリである付記３に記載の寿命検出装置。
（付記５）
前記検出部が寿命を検出した場合に警告メッセージを出力する警告部を備えた付記２から４の何れか１項に記載の寿命検出装置。
前記検出部が寿命を検出した場合に警告メッセージを出力する警告部を備えた付記２から４の何れか１項に記載の寿命検出装置。
（付記６）
前記警告部による警告メッセージの出力先が、表示装置、所定のＩＰアドレス、所定のメールアドレス又は記憶部である付記５に記載の寿命検出装置。
前記警告部による警告メッセージの出力先が、表示装置、所定のＩＰアドレス、所定のメールアドレス又は記憶部である付記５に記載の寿命検出装置。
（付記７）
前記検出部が、第１のデータ保持時間を求め、該第１のデータ保持時間を求めてから測定期間を隔てて第２のデータ保持時間を求め、前記測定期間に低下した前記第１のデータ保持時間と前記第２のデータ保持時間との差及び前記測定期間に基づきデータ保持時間の
低下率を求め、該低下率から前記寿命を検出する付記２から６の何れか１項に記載の寿命検出装置。
前記検出部が、第１のデータ保持時間を求め、該第１のデータ保持時間を求めてから測定期間を隔てて第２のデータ保持時間を求め、前記測定期間に低下した前記第１のデータ保持時間と前記第２のデータ保持時間との差及び前記測定期間に基づきデータ保持時間の
低下率を求め、該低下率から前記寿命を検出する付記２から６の何れか１項に記載の寿命検出装置。
（付記８）
前記検出部が、前記寿命の検出を所定のタイミングで行い、検出した寿命に基づいて前記所定のタイミングを変更する付記７に記載の寿命検出装置。
前記検出部が、前記寿命の検出を所定のタイミングで行い、検出した寿命に基づいて前記所定のタイミングを変更する付記７に記載の寿命検出装置。
（付記９）
前記メモリのデータをリフレッシュするリフレッシュ部を更に備え、
前記読出制御部が、前記寿命の検出のために前記データの読み出しを所定の経過時間まで待っている場合、前記リフレッシュ部によるリフレッシュを禁止する付記１から８の何れか１項に記載の寿命検出装置。
前記メモリのデータをリフレッシュするリフレッシュ部を更に備え、
前記読出制御部が、前記寿命の検出のために前記データの読み出しを所定の経過時間まで待っている場合、前記リフレッシュ部によるリフレッシュを禁止する付記１から８の何れか１項に記載の寿命検出装置。
（付記１０）
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、
をコンピュータが実行する寿命検出方法。
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、
をコンピュータが実行する寿命検出方法。
（付記１１）
前記データをエラー無しで読み出すことができた場合の前記経過時間をデータ保持時間として求め、該データ保持時間に基づいて前記メモリの寿命を検出する付記１０に記載の寿命検出方法。
前記データをエラー無しで読み出すことができた場合の前記経過時間をデータ保持時間として求め、該データ保持時間に基づいて前記メモリの寿命を検出する付記１０に記載の寿命検出方法。
（付記１２）
前記メモリについて求めたデータ保持時間を記憶部に記憶させ、前記記憶部に記憶させたデータ保持時間から所定の閾値を減じた時間を前記所定値とし、前記経過時間が当該所定値に達した場合にデータの読み出しを行い、当該データにエラーがあった場合に寿命に達したことを検出する付記１１に記載の寿命検出方法。
前記メモリについて求めたデータ保持時間を記憶部に記憶させ、前記記憶部に記憶させたデータ保持時間から所定の閾値を減じた時間を前記所定値とし、前記経過時間が当該所定値に達した場合にデータの読み出しを行い、当該データにエラーがあった場合に寿命に達したことを検出する付記１１に記載の寿命検出方法。
（付記１３）
前記記憶部が、ＢＩＯＳを記憶したＢＩＯＳ ＲＯＭ、メモリモジュール上のＳＰＤ ＲＯＭ、磁気記憶装置、又はフラッシュメモリである付記１２に記載の寿命検出方法。
前記記憶部が、ＢＩＯＳを記憶したＢＩＯＳ ＲＯＭ、メモリモジュール上のＳＰＤ ＲＯＭ、磁気記憶装置、又はフラッシュメモリである付記１２に記載の寿命検出方法。
（付記１４）
前記寿命を検出した場合に警告メッセージを出力するステップを備えた付記１１から１３の何れか１項に記載の寿命検出方法。
前記寿命を検出した場合に警告メッセージを出力するステップを備えた付記１１から１３の何れか１項に記載の寿命検出方法。
（付記１５）
前記警告メッセージの出力先が、表示装置、所定のＩＰアドレス、所定のメールアドレス又は記憶媒体である付記１４に記載の寿命検出方法。
前記警告メッセージの出力先が、表示装置、所定のＩＰアドレス、所定のメールアドレス又は記憶媒体である付記１４に記載の寿命検出方法。
（付記１６）
第１のデータ保持時間を求め、該第１のデータ保持時間を求めてから測定期間を隔てて第２のデータ保持時間を求め、前記測定期間に低下した前記第１のデータ保持時間と前記第２のデータ保持時間との差及び前記測定期間に基づきデータ保持時間の低下率を求め、該低下率から前記寿命を検出する付記１１から１５の何れか１項に記載の寿命検出方法。
第１のデータ保持時間を求め、該第１のデータ保持時間を求めてから測定期間を隔てて第２のデータ保持時間を求め、前記測定期間に低下した前記第１のデータ保持時間と前記第２のデータ保持時間との差及び前記測定期間に基づきデータ保持時間の低下率を求め、該低下率から前記寿命を検出する付記１１から１５の何れか１項に記載の寿命検出方法。
（付記１７）
前記寿命の検出を所定のタイミングで行い、検出した寿命に基づいて前記所定のタイミングを変更する付記１６に記載の寿命検出方法。
前記寿命の検出を所定のタイミングで行い、検出した寿命に基づいて前記所定のタイミングを変更する付記１６に記載の寿命検出方法。
（付記１８）
前記メモリのデータをリフレッシュするステップを更に備え、
前記寿命の検出のために前記データの読み出しを所定の経過時間まで待っている場合、前記リフレッシュ部によるリフレッシュを禁止する付記１０から１７の何れか１項に記載の寿命検出方法。
前記メモリのデータをリフレッシュするステップを更に備え、
前記寿命の検出のために前記データの読み出しを所定の経過時間まで待っている場合、前記リフレッシュ部によるリフレッシュを禁止する付記１０から１７の何れか１項に記載の寿命検出方法。
（付記１９）
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、
をコンピュータに実行させる寿命検出プログラム。
メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
読み出した前記データのエラーの有無及び前記経過時間に基づいて前記メモリの寿命を検出するステップと、
をコンピュータに実行させる寿命検出プログラム。
（付記２０）
前記データをエラー無しで読み出すことができた場合の前記経過時間をデータ保持時間として求め、該データ保持時間に基づいて前記メモリの寿命を検出する付記１９に記載の寿命検出プログラム。
前記データをエラー無しで読み出すことができた場合の前記経過時間をデータ保持時間として求め、該データ保持時間に基づいて前記メモリの寿命を検出する付記１９に記載の寿命検出プログラム。
（付記２１）
前記メモリについて求めたデータ保持時間を記憶部に記憶させ、前記記憶部に記憶させたデータ保持時間から所定の閾値を減じた時間を前記所定値とし、前記経過時間が当該所定値に達した場合にデータの読み出しを行い、当該データにエラーがあった場合に寿命に達したことを検出する付記２０に記載の寿命検出プログラム。
前記メモリについて求めたデータ保持時間を記憶部に記憶させ、前記記憶部に記憶させたデータ保持時間から所定の閾値を減じた時間を前記所定値とし、前記経過時間が当該所定値に達した場合にデータの読み出しを行い、当該データにエラーがあった場合に寿命に達したことを検出する付記２０に記載の寿命検出プログラム。
（付記２２）
前記記憶部が、ＢＩＯＳを記憶したＢＩＯＳ ＲＯＭ、メモリモジュール上のＳＰＤ ＲＯＭ、磁気記憶装置、又はフラッシュメモリである付記２１に記載の寿命検出プログラム。
前記記憶部が、ＢＩＯＳを記憶したＢＩＯＳ ＲＯＭ、メモリモジュール上のＳＰＤ ＲＯＭ、磁気記憶装置、又はフラッシュメモリである付記２１に記載の寿命検出プログラム。
（付記２３）
前記寿命を検出した場合に警告メッセージを出力するステップを備えた付記１９から２２の何れか１項に記載の寿命検出プログラム。
前記寿命を検出した場合に警告メッセージを出力するステップを備えた付記１９から２２の何れか１項に記載の寿命検出プログラム。
（付記２４）
前記警告メッセージの出力先が、表示装置、所定のＩＰアドレス、所定のメールアドレス又は記憶媒体である付記２３に記載の寿命検出プログラム。
前記警告メッセージの出力先が、表示装置、所定のＩＰアドレス、所定のメールアドレス又は記憶媒体である付記２３に記載の寿命検出プログラム。
（付記２５）
第１のデータ保持時間を求め、該第１のデータ保持時間を求めてから測定期間を隔てて第２のデータ保持時間を求め、前記測定期間に低下した前記第１のデータ保持時間と前記第２のデータ保持時間との差及び前記測定期間に基づきデータ保持時間の低下率を求め、該低下率から前記寿命を検出する付記２０から２４の何れか１項に記載の寿命検出プログラム。
第１のデータ保持時間を求め、該第１のデータ保持時間を求めてから測定期間を隔てて第２のデータ保持時間を求め、前記測定期間に低下した前記第１のデータ保持時間と前記第２のデータ保持時間との差及び前記測定期間に基づきデータ保持時間の低下率を求め、該低下率から前記寿命を検出する付記２０から２４の何れか１項に記載の寿命検出プログラム。
（付記２６）
前記寿命の検出を所定のタイミングで行い、検出した寿命に基づいて前記所定のタイミングを変更する付記２５に記載の寿命検出プログラム。
前記寿命の検出を所定のタイミングで行い、検出した寿命に基づいて前記所定のタイミングを変更する付記２５に記載の寿命検出プログラム。
（付記２７）
前記メモリのデータをリフレッシュするステップを更に備え、
前記寿命の検出のために前記データの読み出しを所定の経過時間まで待っている場合、前記リフレッシュ部によるリフレッシュを禁止する付記１９から２６の何れか１項に記載の寿命検出プログラム。
前記メモリのデータをリフレッシュするステップを更に備え、
前記寿命の検出のために前記データの読み出しを所定の経過時間まで待っている場合、前記リフレッシュ部によるリフレッシュを禁止する付記１９から２６の何れか１項に記載の寿命検出プログラム。
また、上記プログラムをコンピュータが読み取り可能な記録媒体に記録しても良い。コンピュータに、この記録媒体のプログラムを読み込ませて実行させることにより、その機能を提供させることができる。
ここで、コンピュータが読み取り可能な記録媒体とは、データやプログラム等の情報を電気的、磁気的、光学的、機械的、または化学的作用によって蓄積し、コンピュータから読み取ることができる記録媒体をいう。このような記録媒体の内コンピュータから取り外し可能なものとしては、例えばフレキシブルディスク、光磁気ディスク、CD-ROM、CD-R/W、DVD、DAT、８mmテープ、メモリカード等がある。
１ 寿命検出装置
１４ メモリモジュール
１３ ＣＰＵ
１１，１２ チップセット
１５ 表示装置
２１ タイマー部
２２ 読出制御部
２３ 寿命検出部
２４ 警告部
２５ リフレッシュ指示部
２６ 書込部
１４ メモリモジュール
１３ ＣＰＵ
１１，１２ チップセット
１５ 表示装置
２１ タイマー部
２２ 読出制御部
２３ 寿命検出部
２４ 警告部
２５ リフレッシュ指示部
２６ 書込部
Claims (5)
- メモリにデータが保持されてからの経過時間を計るタイマー部と、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出す読出制御部と、
ある時点において前記データをエラー無しで読み出すことができた場合の前記経過時間である第１のデータ保持時間と、前記ある時点よりも後の時点において前記データをエラー無しで読み出すことができた場合の前記経過時間である第２のデータ保持時間との差、及び前記第１のデータ保持時間の測定から前記第２のデータ保持時間の測定までの期間に基づいて前記メモリにデータを保持できる時間の低下率を求め、該低下率に基づいて、前記メモリにデータを保持できる時間が所定の閾値を下回る時点の予測値である前記メモリの寿命を検出する検出部と、
を備えた寿命検出装置。 - 前記検出部で寿命を検出した場合に警告メッセージを出力する警告部を備えた請求項１に記載の寿命検出装置。
- 前記検出部が、前記寿命の検出を所定のタイミングで行い、検出した寿命に基づいて前記所定のタイミングを変更する請求項１又は２に記載の寿命検出装置。
- メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
ある時点において前記データをエラー無しで読み出すことができた場合の前記経過時間である第１のデータ保持時間と、前記ある時点よりも後の時点において前記データをエラー無しで読み出すことができた場合の前記経過時間である第２のデータ保持時間との差、及び前記第１のデータ保持時間の測定から前記第２のデータ保持時間の測定までの期間に基づいて前記メモリにデータを保持できる時間の低下率を求め、該低下率に基づいて、前記メモリにデータを保持できる時間が所定の閾値を下回る時点の予測値である前記メモリの寿命を検出するステップと、
をコンピュータが実行する寿命検出方法。 - メモリにデータが保持されてからの経過時間を計るステップと、
前記経過時間が所定値に達した場合に前記データを前記メモリから読み出すステップと、
ある時点において前記データをエラー無しで読み出すことができた場合の前記経過時間である第１のデータ保持時間と、前記ある時点よりも後の時点において前記データをエラー無しで読み出すことができた場合の前記経過時間である第２のデータ保持時間との差、及び前記第１のデータ保持時間の測定から前記第２のデータ保持時間の測定までの期間に基づいて前記メモリにデータを保持できる時間の低下率を求め、該低下率に基づいて、前記メモリにデータを保持できる時間が所定の閾値を下回る時点の予測値である前記メモリの寿命を検出するステップと、
をコンピュータに実行させる寿命検出プログラム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008333910A JP5544712B2 (ja) | 2008-12-26 | 2008-12-26 | メモリの寿命検出装置及び方法 |
| US12/613,932 US8161333B2 (en) | 2008-12-26 | 2009-11-06 | Information processing system |
| TW098138408A TWI426513B (zh) | 2008-12-26 | 2009-11-12 | 資訊處理系統 |
| KR1020090117048A KR101081689B1 (ko) | 2008-12-26 | 2009-11-30 | 정보 처리 장치, 수명 평가 방법, 및 기록 매체 |
| CN2009102258445A CN101770407B (zh) | 2008-12-26 | 2009-11-30 | 信息处理系统 |
| EP09180239.7A EP2202753B1 (en) | 2008-12-26 | 2009-12-21 | Information processing system with longevity evaluation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008333910A JP5544712B2 (ja) | 2008-12-26 | 2008-12-26 | メモリの寿命検出装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157276A JP2010157276A (ja) | 2010-07-15 |
| JP5544712B2 true JP5544712B2 (ja) | 2014-07-09 |
Family
ID=41665107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008333910A Expired - Fee Related JP5544712B2 (ja) | 2008-12-26 | 2008-12-26 | メモリの寿命検出装置及び方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8161333B2 (ja) |
| EP (1) | EP2202753B1 (ja) |
| JP (1) | JP5544712B2 (ja) |
| KR (1) | KR101081689B1 (ja) |
| CN (1) | CN101770407B (ja) |
| TW (1) | TWI426513B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012088780A (ja) * | 2010-10-15 | 2012-05-10 | Canon Electronics Inc | 情報処理装置、情報処理装置の制御方法、及び、プログラム |
| JP6062768B2 (ja) * | 2013-03-01 | 2017-01-18 | Ｎｅｃプラットフォームズ株式会社 | メモリ検査装置、メモリ検査方法、およびメモリ検査プログラム |
| US9263158B2 (en) * | 2013-08-16 | 2016-02-16 | Seagate Technology Llc | Determining data retention time in a solid-state non-volatile memory |
| US20160373321A1 (en) * | 2015-06-16 | 2016-12-22 | Ricoh Company, Ltd. | System, apparatus and method for managing devices |
| KR20200071916A (ko) * | 2018-12-11 | 2020-06-22 | 삼성전자주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
| WO2022068127A1 (zh) * | 2020-09-30 | 2022-04-07 | 长鑫存储技术有限公司 | 自刷新周期测试方法及装置、自动刷新次数测试方法及装置 |
| US11656936B2 (en) * | 2021-09-07 | 2023-05-23 | Micron Technology, Inc. | Managing write disturb for units of memory in a memory sub-system |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534302A (en) * | 1978-08-31 | 1980-03-10 | Fujitsu Ltd | Memory device diagnostic system |
| JPS57138089A (en) * | 1981-02-18 | 1982-08-26 | Toshiba Corp | Check system for dynamic memory |
| JPS63146138A (ja) * | 1986-12-09 | 1988-06-18 | Nec Corp | コンピユ−タシステム稼働状況の自動診断装置 |
| JPH04355852A (ja) * | 1991-06-03 | 1992-12-09 | Fujitsu Ltd | 記憶装置のテスト方法 |
| JPH0512137A (ja) * | 1991-06-28 | 1993-01-22 | Fuji Xerox Co Ltd | 情報処理装置 |
| JPH0652694A (ja) | 1992-07-30 | 1994-02-25 | Hitachi Ltd | フラッシュメモリの寿命検出方式 |
| JPH06333387A (ja) | 1993-05-19 | 1994-12-02 | Fanuc Ltd | Ｄｒａｍのリフレッシュ周期監視回路 |
| US6483764B2 (en) * | 2001-01-16 | 2002-11-19 | International Business Machines Corporation | Dynamic DRAM refresh rate adjustment based on cell leakage monitoring |
| JP2002269979A (ja) | 2001-03-07 | 2002-09-20 | Hitachi Ltd | 半導体装置 |
| US6978406B2 (en) * | 2002-05-24 | 2005-12-20 | Agilent Technologies, Inc. | System and method for testing memory arrays |
| JP2004310930A (ja) * | 2003-04-08 | 2004-11-04 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| CN1553327A (zh) * | 2003-05-30 | 2004-12-08 | 上海华园微电子技术有限公司 | 测试eeprom的电路及其测试方法 |
| JP4478974B2 (ja) * | 2004-01-30 | 2010-06-09 | エルピーダメモリ株式会社 | 半導体記憶装置及びそのリフレッシュ制御方法 |
| JP2005267761A (ja) * | 2004-03-19 | 2005-09-29 | Meidensha Corp | フラッシュメモリの劣化監視方法 |
| JP2008508632A (ja) * | 2004-08-02 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | データ記憶及び再生装置 |
| JP4537909B2 (ja) | 2005-08-08 | 2010-09-08 | 株式会社東芝 | 情報記録装置 |
| US7512847B2 (en) * | 2006-02-10 | 2009-03-31 | Sandisk Il Ltd. | Method for estimating and reporting the life expectancy of flash-disk memory |
-
2008
- 2008-12-26 JP JP2008333910A patent/JP5544712B2/ja not_active Expired - Fee Related
-
2009
- 2009-11-06 US US12/613,932 patent/US8161333B2/en active Active
- 2009-11-12 TW TW098138408A patent/TWI426513B/zh not_active IP Right Cessation
- 2009-11-30 KR KR1020090117048A patent/KR101081689B1/ko active IP Right Grant
- 2009-11-30 CN CN2009102258445A patent/CN101770407B/zh not_active Expired - Fee Related
- 2009-12-21 EP EP09180239.7A patent/EP2202753B1/en not_active Not-in-force
Also Published As
| Publication number | Publication date |
|---|---|
| US8161333B2 (en) | 2012-04-17 |
| CN101770407A (zh) | 2010-07-07 |
| US20100169726A1 (en) | 2010-07-01 |
| EP2202753A1 (en) | 2010-06-30 |
| KR20100076872A (ko) | 2010-07-06 |
| TWI426513B (zh) | 2014-02-11 |
| EP2202753B1 (en) | 2013-11-20 |
| TW201025323A (en) | 2010-07-01 |
| CN101770407B (zh) | 2013-09-11 |
| JP2010157276A (ja) | 2010-07-15 |
| KR101081689B1 (ko) | 2011-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5544712B2 (ja) | メモリの寿命検出装置及び方法 | |
| US7395176B2 (en) | Memory controller for controlling a refresh cycle of a memory and a method thereof | |
| KR20120056424A (ko) | 플래시 메모리 장치 및 그것을 포함한 데이터 저장 장치 | |
| CN107256717A (zh) | 行锤击刷新命令 | |
| EP1906410A2 (en) | Semiconductors memory device with partial refresh function | |
| EP1132922B1 (en) | Ferroelectric memory | |
| KR20170001738A (ko) | 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소 | |
| US11513933B2 (en) | Apparatus with temperature mitigation mechanism and methods for operating the same | |
| US20090167377A1 (en) | Semiconductor storage device and resetting method for a semiconductor storage device | |
| KR20100050174A (ko) | 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로 | |
| JP2005158224A (ja) | オートリフレッシュ動作時に安定した高電圧を提供する半導体メモリ素子及びその方法 | |
| KR20110018947A (ko) | 전기 회로, 방법 및 동적 랜덤 액세스 메모리 | |
| US9904479B1 (en) | Method for extending period of data retention of flash memory device and device for the same | |
| CN113495606A (zh) | 电源管理器电路和用于检测内部错误的电子设备 | |
| CN109840224B (zh) | 存储器系统及其操作方法 | |
| US7145814B2 (en) | RAS time control circuit and method for use in DRAM using external clock | |
| KR100634440B1 (ko) | 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들 | |
| JP6137659B2 (ja) | 計量装置および計量データ記録方法 | |
| KR20100128045A (ko) | 반도체 메모리 장치의 셀프 리프레시 주기 측정 방법 | |
| JP2005310316A (ja) | 異常検出回路 | |
| US20230133458A1 (en) | Memory controller, control method for memory controller, and storage medium | |
| KR100723530B1 (ko) | 반도체 메모리 장치에 사용되는 타이밍 측정 신호 생성기,타이밍 조절 장치 및 타이밍 조절 방법 | |
| KR20210083228A (ko) | 메모리 저장 장치 및 동작 방법 | |
| JP6700082B2 (ja) | 半導体装置、電池監視システム、及びデータ読み出し方法 | |
| CN112035053A (zh) | 存储器存储装置及其运作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5544712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |