CN107256717A - 行锤击刷新命令 - Google Patents

行锤击刷新命令 Download PDF

Info

Publication number
CN107256717A
CN107256717A CN201710590341.2A CN201710590341A CN107256717A CN 107256717 A CN107256717 A CN 107256717A CN 201710590341 A CN201710590341 A CN 201710590341A CN 107256717 A CN107256717 A CN 107256717A
Authority
CN
China
Prior art keywords
memory
memory devices
row
address
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710590341.2A
Other languages
English (en)
Other versions
CN107256717B (zh
Inventor
K.拜因斯
J.B.哈尔伯特
C.P.莫扎克
T.Z.舍恩博恩
Z.格林菲尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107256717A publication Critical patent/CN107256717A/zh
Application granted granted Critical
Publication of CN107256717B publication Critical patent/CN107256717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

行锤击刷新命令。存储器控制器发布目标刷新命令。存储器设备的特定行可以是重复访问的目标。当行在时间阈值内被重复访问时（也称为“锤击”或“行锤击事件”），物理邻近行（“受害”行）可能经历数据恶化。存储器控制器接收行锤击事件的指示，标识与行锤击事件相关联的行，并且向存储器设备发送一个或多个命令以使得存储器设备执行将刷新受害行的目标刷新。

Description

行锤击刷新命令
技术领域
本发明的实施例一般地涉及存储器管理，并且更具体地涉及响应于行锤击（rowhammer）事件而发送刷新命令。
版权通告/许可
本专利文档的公开的部分可以包含经受版权保护的材料。版权所有人对本专利文档或专利公开中任一个如其出现在专利与商标局专利文件或记录中的那样的再现没有异议，但是以其它方式保留无论任何的所有版权权利。版权通告适用于如以下和于此的附图中描述的所有数据，以及应用于以下描述的任何软件：版权©2012，Intel Corporation（英特尔公司），版权所有。
背景技术
随着计算技术中的发展，计算设备更小并且具有多得多的处理能力。此外，它们包括越来越多的存储装置和存储器来满足在设备上所执行的编程和计算的需要。设备收缩的大小连同增加的存储容量通过提供更高密度的设备来达成，其中存储器设备内的原子存储单元具有越来越小的几何结构。
在增加密度的最新一代的情况下，已经在一些设备中出现了间歇失效。例如，一些现有的基于DDR3的系统在沉重工作负荷的情况下经历间歇失效。研究者已经追踪失效到在存储器单元的刷新窗口内对存储器的单个行的重复访问。例如，对于32nm过程，如果行在64ms刷新窗口中被访问550K次或更多，则对于所访问的行的物理邻近的字线具有经历数据恶化的非常高的可能性。行锤击可以引起跨通过闸（passgate）的迁移。由对一行的重复访问引起的漏电流和寄生电流引起在非所访问的物理邻近行中的数据恶化。失效问题已经被其最常被见于其中的DRAM行业标记为“行锤击”或“1行干扰”问题。
所标识的应对归因于行锤击的失效的一种方法是限制每个刷新周期每行所允许的访问数目，这在系统中具有性能影响。所标识的解决行锤击失效的另一方法包括减小埋沟阵列晶体管（BCAT）中的底部临界尺寸（BCD），和/或增加沟道长度以改善漏极感应势垒降低（DIBL）。然而，改变设备的尺寸大小具有物理和实际二者的限制。到某些尺寸现在可以改变的程度，将仍需要对制造过程的改变。而且，它使如何解决下一代产品中的问题这一难题尚无定论。
应对行锤击问题的另一方法是减小刷新之间的时间。然而，刷新时间甚至在设备的密度已经增加时也已经保持恒定。当前设备被要求在相同的时间段内在越来越大的区域上执行刷新。因此，进一步减小刷新时间将会引起系统中的性能影响，诸如通过需要存储器设备中的附加刷新开销。
附图说明
以下描述包括具有作为本发明的实施例的实现示例而给出的说明的各图的讨论。附图应当作为示例而并非作为限制地被理解。如本文所使用的，对一个或多个“实施例”的参考要被理解为描述了被包括在本发明的至少一个实现中的特定特征、结构或特性。因此，出现在本文中的诸如“在一个实施例中”或“在可替换实施例中”之类的短语描述本发明的各种实施例和实现，并且不必都是指相同实施例。然而，它们也不必相互排斥。
图1是提供目标刷新命令的系统的实施例的框图。
图2A是提供用于存储器阵列的受害行的目标刷新的系统的实施例的框图。
图2B是提供用于存储器阵列的受害行的目标刷新的系统的实施例的框图，其中受害行在不同于过度访问的目标的区中。
图3是使用N个引脚来指示目标刷新命令的地址的系统的实施例的框图。
图4是支持目标刷新命令的命令真值表的实施例。
图5是图示了用于目标刷新命令的时序的信令的实施例的时序图。
图6是用于存储器设备的受害行的目标刷新的过程的实施例的流程图。
图7是其中可以实现目标刷新的计算系统的实施例的框图。
图8是其中可以实现目标刷新的移动设备的实施例的框图。
以下的某些细节和实现的描述，包括各图的描述，其可以描绘下文描述的实施例中的一些或全部，以及讨论本文所呈现的发明概念的其它潜在实施例或实现。
具体实施方式
如本文所描述的，存储器控制器向存储器设备发送目标刷新命令以解决行锤击状况或行锤击事件。当存储器设备的特定行在某个时间窗口内被重复访问时，物理邻近行可能经历数据恶化。时间窗口内的重复访问在本文中被称为行锤击事件或行锤击状况。物理邻近行是行锤击事件的受害行。如本文所描述的，存储器控制器接收行锤击事件的指示，其中特定行在时间窗口内被访问多于阈值次数。存储器控制器标识与行锤击事件相关联的行，并且向存储器设备发送一个或多个命令以使得存储器设备执行目标刷新，其将刷新一个或多个受害行。
对于当前DRAM（动态随机存取存储器）而言，行在64ms窗口（例如刷新窗口）内可以被访问的理论最大次数是1.35百万次（64ms刷新窗口除以47ns访问时间）。在没有数据恶化风险的情况下受害行中的实际最大值低得多，并且取决于所使用的过程技术。然而，通过检测行锤击事件并且发送目标刷新命令，数据恶化的风险可以降低而不约束对存储器的特定行的访问。
本文提供的示例主要讨论关于DRAM的行锤击问题。然而，将理解到，行锤击问题更一般地是存储器设备缩放问题，其随存储器密度增加而发生。因此，关于DRAM的描述将被理解为非限制性示例，其可以应用于包括存储器控制器或等同逻辑的其它存储器技术。本文所描述的目标刷新命令与许多存储器技术中的任何一个兼容，诸如DDR4（双数据速率版本4，在本申请的提交时在发展中的规范）、LPDDR4（低功率双数据速率版本4，在本申请的提交时在发展中的规范）或者WIDEIO（在本申请的提交时在发展中的规范）。
在存储器设备中，物理邻近的行可以通常从一个制造商到另一个而不同地被逻辑标记。典型地，制造商通过物理地址偏移而在逻辑上映射存储器的邻近行，并且偏移在不同制造商当中可以不同。存储器设备自身被配置成确定如何将访问请求映射到物理存储器资源。存储器控制器一般被设计成与许多不同类型的存储器设备兼容，并且因此它们一般并不关于任何特定制造商的设备而被特别地设计。因此，存储器控制器传统上不具有用以指示什么行在物理上邻近的逻辑或信息。
在一个实施例中，存储器控制器发送对什么行正在被访问请求锤击进行指示的信息，连同发送目标刷新命令以使存储器设备刷新一个或多个正确的受害行。因此，存储器控制器不需要直接指示要刷新的（多个）行，而是替代地仅仅标识正被锤击的行。存储器设备自身可以基于存储器设备所使用的存储器布局来计算哪一个或多个受害行将被行锤击事件影响。在典型的刷新场景中，存储器设备自身追踪什么需要在何时被刷新。存储器设备通过打开行并且然后关闭要刷新的（多个）行来刷新（多个）受害行。
将理解到，为了存储器控制器指示所锤击的行的地址以使存储器设备刷新所锤击行的（多个）受害行，需要某个数目的位（bit）来标识特定地址。在一个实施例中，存储器控制器标识特定地址。在另一实施例中，存储器控制器标识比特定行更大的区域。因此，存储器控制器可以标识特定块、特定行或区域，这取决于所选配置。标识非常特定的地址的成本是所需位的数目。更一般地标识地址的成本在于存储器设备需要刷新较大区域，使得存储器设备在较长刷新时间内不可用。
在一个实施例中，存储器控制器通过向存储器设备发送地址信息来指示地址信息。在一个实施例中，一个或多个附加引脚或线可以被添加在存储器控制器和存储器设备之间，将地址信息嵌入到现有命令中以标识地址信息。因此，目标刷新命令可以是经修改的现有命令和/或结合使用一个或多个附加引脚或线的经修改的现有命令。在一个实施例中，目标刷新命令包括多次（例如三次）发送命令和地址。在一个实施例中，可以在相继命令中修改地址（例如在两个相继命令中发送地址+1和然后的地址－1）。其它实施例是可能的。在一个实施例中，存储器控制器发送目标刷新命令，存储器设备将所述目标刷新命令分离成激活（Activate）和预充电（Precharge）命令的一个或多个群组。
对于存储器控制器而言常见的是发布刷新命令以使存储器设备依照存储器设备所执行的刷新追踪而执行刷新。因此，存储器控制器仅需要提供命令，并且存储器设备能够确定如何刷新和刷新什么。在一个实施例中，存储器控制器发布目标刷新命令，包括发送具有地址信息的激活命令。在一个实施例中，存储器控制器发布目标刷新命令，包括发送具有地址信息的刷新命令。将理解到其它现有命令可以与地址信息“折叠”在一起以触发目标刷新。此外，全新的命令可以用作触发或引起目标刷新的命令。
图1是提供目标刷新命令的系统的实施例的框图。系统100包括耦合到存储器控制器120的存储器设备110。存储器设备110可以包括具有存储器单元的邻近行的任何类型的存储器技术，其中数据经由字线或等同物可访问。在一个实施例中，存储器设备110包括动态随机存取存储器（DRAM）技术。
存储器设备110包括目标行112，其是经受锤击或在给定时间段内被重复访问的存储器行。目标行是行锤击事件的目标。在许多现代存储器设备中，半导体布局的架构使得一个或多个物理邻近行冒有变得恶化的风险。归因于目标行112的行锤击而冒有变得恶化的风险的行被图示为受害行114和受害行116。受害行114、116中的任一个或二者可能冒有风险，这取决于存储器设备110的物理布局。
将理解到，不同的存储器设备制造商使用不同的逻辑和架构来利用设备的存储器资源。例如，不同的存储器设备制造商可以使用不同的偏移来在主机处理器（未示出）中所使用的逻辑存储器地址与存储器设备110内部所使用的物理存储器地址之间进行映射。在一个实施例中，存储器控制器120利用与主机处理器所使用的相同的逻辑存储器地址。因此，在一个实施例中，存储器控制器120向存储器设备110提供指示目标行112的行地址。存储器控制器可以连同它发布到存储器设备110的命令和/或作为该命令的部分来指示行地址。存储器设备然后可以计算（多个）受害行114、116的一个或多个特定地址。存储器设备110然后在邻近的受害行上执行目标刷新。
存储器控制器120生成目标刷新命令122以使得存储器控制器响应于检测到行锤击事件而执行目标刷新。在一个实施例中，目标刷新命令122包括一系列命令。命令可以全部是相同的命令，或者可以发送命令的不同组合。例如，在一个实施例中，每个目标刷新命令（无论是新命令还是折叠命令）可以跟随有预充电命令。在一个实施例中，存储器控制器发送具有地址的多个命令和预充电命令的序列以引起存储器设备中的目标刷新。在一个实施例中，序列是跟随有预充电命令的三组命令+地址（例如Cmd+Addr，Pre，Cmd+Addr，Pre，Cmd+Addr，Pre）。在一个实施例中，存储器设备（例如DRAM）响应于存储器控制器发布的指示地址的目标刷新命令而生成目标刷新命令（诸如激活命令）和预充电命令。地址可以针对系列中的每条命令保持相同，特别是如果地址被指定用于区域而不是特定行的话。在可替换实施例中，地址可以针对每条命令而变化，诸如发送Addr，Addr+1，Addr-1以用于三条命令。地址的次序可以以任何方式变更（例如Addr-1，Addr，Addr+1或者Addr，Addr-1，Addr+1或某种其它组合）。
检测器130表示使得系统100能够检测行锤击事件的硬件和/或软件或其它逻辑。用于检测行锤击状况的一个或多个机制超出本文的讨论范围，并且将不详细进行讨论。主要点在于检测器130可以确定何时目标行112经历阈值内的重复访问。检测器130可以包括存储器设备110、存储器控制器120处的硬件和/或逻辑，和/或从存储器设备或存储器控制器分离。
机制包括确定行被访问的次数以及确定其中发生访问的时间段的某种方式。行锤击事件并不仅仅关于行被访问多少次，而是在给定时间段内多少次。一旦行被刷新，可以引起数据恶化的状况被克服。因此，用于监视的时间段应当至少部分地基于刷新速率。目标刷新命令122可以在刷新周期上周期性发生的正常调度的刷新事件中间克服引起数据恶化的状况。
在一个实施例中，命令122的发布至少部分地连同设置模式寄存器118中的值来完成。模式寄存器118是用于存储用于存储器设备110的配置信息的寄存器或表或其它机制。配置信息可以从一个实现到另一个地变化，但是模式寄存器的不同设置可以改变在命令总线（例如命令/地址（C/A）总线）上发送的给定命令如何被存储器设备110解释。在一个实施例中，目标刷新命令122在C/A总线上被发送，连同设置模式寄存器中的值以触发存储器设备将命令的某些位解释为地址位。
将理解到，可以存在许多不同的方式来从存储器控制器120向存储器设备110提供行地址信息。一个选项是使用如上讨论的模式寄存器。命令可以与被设置成使存储器设备以不同方式解释相同命令并且特定地触发目标刷新的不同模式寄存器状态一起重用。这样的方法可以被称为复用信号线，通过利用相同的位来提供不同信息，这取决于模式寄存器状态。
可以在DRAM设备上下文中重用的命令的两个示例是激活和刷新命令，这二者在命令中包括地址信息。如以上讨论的，地址信息可以被特别地或者更加一般地提供。对于地址的更一般的指示，所使用的位数将不足以提供用于所锤击行的特定地址。因此，地址信息可以被解释为通过某个位偏移而被截断（truncate），并且存储器设备110将刷新较大区域。截断可以是存储器设备密度的函数。
图2A是提供用于诸如DRAM阵列之类的存储器阵列的受害行的目标刷新的系统的实施例的框图。图2B是提供用于诸如DRAM阵列之类的存储器阵列的受害行的目标刷新的系统的实施例的框图，其中受害行在不同于过度访问的目标的存储器区域中。系统200包括DRAM 210或其它存储器设备，以及耦合到存储器设备的存储器控制器230。系统200提供依照图1的系统100的系统的一个示例。
DRAM 210包括存储器行212，其为依照已知存储器架构或其派生物的存储器行。简而言之，存储器行包括存储器单元的一个或多个可寻址列，如由列地址选通脉冲或信号（CAS）标识的那样。行经由行地址选通脉冲或信号（RAS）可寻址。地址映射220包括将来自存储器控制器230的地址信息映射到DRAM 210中的物理存储器位置的逻辑。理解到，存储器典型地以这样的方式被访问以使得：由存储器控制器230提供的“邻近”存储器地址不必映射到DRAM 210中的物理邻近的存储器位置。而是，如由存储器控制器230提供的每个邻近存储器地址映射到按某个一致偏移而定位的地址。例如，地址0xX0h，0xX1h和0xX2h可以分别位于物理位置0xY0h，0xY3h和0xY7h，其中偏移为“4”。在示例中，“X”表示如由存储器控制器提供的地址的较高位信息，并且“Y”表示如在DRAM 210内映射的地址的较高位信息。因此，存储器设备自身可以基于设备的配置连同存储器控制器所提供的地址信息与目标刷新命令而确定受害行。
特别地参考各图，图2A图示了目标行214和邻近受害行216，其中目标行和受害行二者在存储器242的相同区域中。图2B图示了区域244中的目标行254和区域246中的受害行256。目标行214和254是存储器控制器230通过发送目标刷新命令所响应于的行锤击状况的目标。受害行216和256表示响应于行锤击状况需要刷新的行。
如所图示的，受害行可以位于存储器的相同区中（图2A），但是不必位于存储器的相同区中（图2B）。存储器区可以理解为存储器的逻辑和/或物理分离。在一个实施例中，在不同存储器体（memory bank）中的存储器行可以成为行锤击事件的受害者。地址映射220使得DRAM 210能够标识响应于目标刷新命令要刷新什么行。
在一个实施例中，存储器控制器230标识用于目标行的特定地址。特定地址可以是特定物理地址。在一个实施例中，存储器控制器标识目标行（例如行214和254）的特定虚拟存储器地址。在一个实施例中，存储器控制器230仅标识与所锤击的行相关联的区。区可以比区域242、244和246的特定性更特定。因此，对将刷新定目标于区域或区的提及可以是指行的任何大小的群组。群组不必受存储器设备的虚拟布局约束。群组可以被称为要刷新的区。
因此，存储器控制器可以标识与行锤击事件相关联的区，并且响应于命令，存储器设备刷新所述区或与所锤击行的受害行相关联的另一区。刷新区不必是由存储器控制器标识的相同区，而是如果存储器设备确定受害行在邻近区中则可以是邻近区。存储器控制器可以标识与所锤击的行相关联的区以减少指定所锤击行的地址所需的引脚或信号线的数目。在标识所锤击行中使用较少特定性的结果是刷新较大区或区域以确保刷新受害者的需要，因为受害者在这样的情况中不能被确切地指定。
图3是使用N个引脚来指示目标刷新命令的地址的系统的实施例的框图。系统300是包括经由存储器控制器而耦合到主机处理器的存储器设备的系统，并且可以是依照图1的系统100的系统的一个示例。系统300包括耦合到存储器控制器320的存储器设备DRAM310。存储器控制器320进而耦合到主机处理器340。
主机处理器340可以是任何类型的处理单元、处理器或微控制器。主机处理器340履行系统300中的操作的主要执行。由主机处理器340执行的操作典型地源自DRAM 310中所存储的指令和数据。DRAM 310是依照本文所描述的任何实施例的存储器设备。DRAM 310包括存储器单元314，其存储由主机处理器340使用的数据和指令。在一个实施例中，DRAM 310是易失性存储器或如果到设备的功率中断则其内容不确定的存储器设备。因此，易失性存储器需要规律的功率源来允许其刷新存储器单元以使数据免于变为丢失或恶化。
DRAM 310包括引脚312，其与存储器控制器320的引脚322对接。来自主机处理器340的存储器访问典型地经过存储器控制器320。在一个实施例中，存储器控制器320是主机处理器340的部分。在可替换实施例中，存储器控制器是提供用于主机处理器340作为其一部分的硬件平台的功率和接口逻辑的基础设施的支持“芯片集”或硬件逻辑的部分。在一个实施例中，引脚322包括一个或多个引脚324，其可以用于提供地址信息连同目标刷新命令。如以上讨论的，目标刷新命令可以是触发诸如DRAM 310之类的存储器设备中的目标刷新的系列多个命令的命令序列。在可替换实施例中，存储器控制器可以发送单个命令，并且存储器设备然后可以生成刷新或激活（多个）受害行的命令和预充电（多个）受害行的命令。其它引脚（未示出）也可以使用于向DRAM 310发送目标刷新命令。在一个实施例中，引脚324包括多于单个的引脚。因此，互连线被标记为具有宽度“N”，其中N为>0的整数。
如先前提到的，地址信息的特定性取决于系统配置可以较低或较高。在一个实施例中，系统被配置成使用体激活（Bank Activate）命令，其具有被指定用于发送地址信息的四个引脚或线。在其中体激活命令被重用为目标刷新命令的一个实施例中，系统被配置有另一引脚或线，激活使能（Activate Enable）引脚，以及用于指定地址信息的三个附加引脚或线。取决于如何解释N，N在该配置中可以被认为是8（4个原始地址引脚，3个附加地址引脚和激活使能）。在相同场景中，N可以被解释为仅为3以表示附加地址信息引脚。N在该配置中还可以被解释为某个其它数字。
在不指定附加地址信息的情况下，目标刷新命令将不包括信息的3LSB（最低有效位）价值，并且存储器设备（例如DRAM 310）将必须每目标刷新命令地循环更多区域。因此，如果使用附加引脚，则附加地址信息可以被指定；否则，与目标刷新命令相关联的地址不太特定。
如以上提到的，检测器330使得存储器控制器320能够标识行锤击状况以能够用目标刷新命令来响应于行锤击状况。检测器330被图示为存储器控制器320的部分。在一个实施例中，执行实际检测的机制驻留在DRAM 310中。在可替换实施例中，检测器330至少部分地驻留在存储器控制器320或DRAM 310的外部，诸如作为系统300的硬件平台的部分。
DRAM 310包括受害逻辑316，其表示用以确定哪一个或多个行归因于行锤击状况而冒有恶化风险的逻辑。在一个实施例中，受害逻辑316可以至少部分地在存储器控制器320处执行。然而，为了在存储器控制器320与其它类型的存储器设备之间的更宽的互操作性起见，受害逻辑316一般驻留在DRAM 310处。因此，存储器控制器320仅需要标识行锤击状况存在这一事实，并且然后发送对目标行的地址或地址范围进行指定的命令。DRAM 310然后可以使用映射或其它逻辑来确定哪一个或多个行是潜在受害者。
DRAM 310包括控制逻辑318，其包括用以执行存储器314的刷新的逻辑。每个存储器设备包括某个逻辑来追踪记住什么存储器单元已经被刷新并且什么行接下来应当被刷新。控制逻辑318可以基于从存储器控制器320接收到目标刷新命令而实现实际的目标刷新。
图4是支持目标刷新命令的命令真值表的实施例。命令真值表400表示用于存储器设备的真值表的一个示例。更特别地，表400表示用于DDR4存储器的规范的工作草案。向左的列标识所支持的功能。向右的列标识用以指定所标识功能的不同信号的值。
出于此处讨论的目的在表400中特别要注意的是命令430，其是行锤击。将观察到，所图示的行锤击的实施例等同于体激活（它上方的命令），除了信号410、ACT_n的值之外。在一个实施例中，ACT_n是不在先前的存储器标准中的引脚。ACT_n上的信号指示命令是否是行锤击还是体激活。它被示出为低态有效，但是可以可替换地被配置成高态有效。这两个命令都可以标识地址，如由行地址位所指示的那样。
将观察到，标记为420的三列包括RAS、CAS和WE信号。然而，这些命令可以由存储器设备自身在内部控制。因此，通过复用这些信号与附加地址信息（分别地，地址位A16、A15和A14），使得能够提供更多地址信息以更具体地标识行锤击状况的目标的地址。
当ACT被设置（例如列410）时，存储器设备将RAS/CAS/WE读为行地址信息。当ACT未被设置时，存储器设备将RAS/CAS/WE读为传统的存储器访问编码。如以上提到的，地址信息可以被标识用于块、特定行或某个其它大小的区域。刷新可以如对于系统所期望的那样特定或宽泛。
当激活命令被示出为通过使用信号ACT_n而被折叠时，可以使用刷新或任何其它命令。可替换地，全新的命令可以用于目标刷新。如所图示的，目标刷新命令可以被说成是嵌入在激活命令中。存储器设备基于命令430内部的地址来标识受害行。
在一个实施例中，在去往存储器设备的C/A总线上设置命令430之前，存储器控制器经由一个或多个模式寄存器位而将存储器设备置于“行锤击模式”中。在一个实施例中，存储器控制器向存储器设备提供行地址连同体群组和体地址。存储器设备使用所提供的地址对邻近于所述地址的物理行执行目标刷新。在允许用于刷新命令发生的一段时间之后（参见以下的图5），存储器控制器然后可以通过重置MR位而将存储器设备从“行锤击模式”移除。
图5是图示了用于目标刷新命令的时序的信令的实施例的时序图。时钟信号CLK510图示了允许目标刷新命令的系统中的时钟周期。MR 520表示特定模式寄存器状态的时序。在目标刷新命令的情况中，在一个实施例中，通过设置模式寄存器的一个或多个位，特定刷新或目标刷新状态关于模式寄存器而存在。在其中模式寄存器状态被使用的实施例中，模式寄存器状态在发送目标刷新命令之前被设置。如所图示的，模式寄存器状态MR 520在下降沿上被使能，但是可以可替换地在上升沿上被使能。
图示为“准备就绪（Ready） 540”的信号表示存储器设备准备就绪指示符。准备就绪信号540指示其中存储器设备在目标刷新命令之后不可访问的一段时间。命令线530图示了命令“RF+ADDR”，其表示目标刷新命令。部分“RF”表示用于进行接收的存储器设备以执行刷新的命令。“ADDR”部分表示指示到存储器设备的地址，其使得存储器设备基于所述地址而刷新特定受害行或者具有受害行的区。
将理解到，命令线530可以包括以序列发送的多个命令以生成目标刷新，和/或单个命令可以在存储器设备处分离成多个命令。所有命令可以在模式寄存器状态有效时发送或生成（例如，设置模式寄存器状态，发送一系列命令并且然后重置模式寄存器状态）。命令可以全部一起发送或生成，在这种情况中存储器设备可以缓冲命令并且以接收的次序来执行它们，或者存储器控制器可以等待时间tRF以允许存储器设备在发送下一命令之前进行刷新。如果命令以序列发送或生成，则存储器设备将在可以是tRF倍数的某个时间段内变得不可用。存储器控制器典型地将在刷新时间期间不发送命令。然而，在其中存储器控制器发布多个命令以触发目标刷新的实施例中，存储器设备和存储器控制器可以被配置成基于线520中所示的模式寄存器状态的触发而使能例外以允许一系列命令。
在目标刷新命令的发布之后的某个时间段tRF内，存储器设备将不可访问，如通过准备就绪540中的凹槽所见。将理解到，时间段tRF短于刷新周期时间tRFC，或者在通用刷新命令之后在其期间存储器设备不可用的时间段。典型的tRFC在300-400纳秒附近的某处。然而，tRF的时间可以比tRFC小一数量级。因此，与目标刷新命令相关联的tRF相比于与标准刷新命令相关联的tRFC非常低。存储器设备的不可访问性是指以下事实：在阻塞时间段期间没有附加命令发送而同时刷新正在发生（rRFC用于完全刷新，tRF用于目标刷新）。
图6是用于存储器设备的受害行的目标刷新的过程的实施例的流程图。存储器控制器从行锤击监视器接收行锤击指示，602。行锤击监视器包括用于追踪和指示特定行在给定时间段内已经被访问多于阈值次数的任何机制。阈值数可以在系统中预配置，和/或阈值可以是可配置的。时间段是刷新之间的时间段，查看如果受害行被刷新，则将消除行锤击状况。
监视器可以标识与行锤击指示相关联的存储器的特定行，604。存储器控制器确定发布目标刷新命令以缓解行锤击状况。在一个实施例中，存储器控制器设置模式寄存器以使能目标刷新命令，606。在一个实施例中，目标刷新命令可以在不设置模式寄存器的情况下发布。
存储器控制器向存储器设备发送一个或多个命令以使得存储器设备在所标识地址的（多个）受害行上执行目标刷新，608。在一个实施例中，存储器设备响应于由存储器控制器发送的一个或多个命令而生成多个命令。存储器控制器可以分离地或者作为目标刷新命令的部分来发送地址信息。在一个实施例中，存储器设备自身标识与所标识地址相关联的受害行或区，610。存储器设备然后响应于命令而在受害行或区上执行目标刷新，612。存储器控制器然后可以重置模式寄存器以禁用目标刷新，614。
图7是其中可以实现目标刷新的计算系统的实施例的框图。系统700表示依照本文所描述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机或其它电子设备。系统700包括处理器720，其提供用于系统700的指令的处理、操作管理和执行。处理器720可以包括任何类型的微处理器、中央处理单元（CPU）、处理核或其它处理硬件以提供用于系统700的处理。处理器720控制系统700的总体操作，并且可以是或包括一个或多个可编程通用或专用微处理器、数字信号处理器（DSP）、可编程控制器、专用集成电路（ASIC）、可编程逻辑设备（PLD）等或这样的设备的组合。
存储器子系统730表示系统700的主存储器，并且为要由处理器720执行的代码或要在执行例程中使用的数据值而提供临时存储。存储器子系统730可以包括诸如只读存储器（ROM）、闪速存储器、一种或多种随机存取存储器（RAM）之类的一个或多个存储器设备、或其它存储器设备，或者这样的设备的组合。存储器子系统730除其它外尤其存储和托管操作系统（OS）736以提供用于系统700中的指令的执行的软件平台。此外，其它指令738被存储并自存储器子系统730被执行以提供系统700的逻辑和处理。OS 736和指令738由处理器720执行。
存储器子系统730包括存储器设备732，其中它存储数据、指令、程序或其它项。在一个实施例中，存储器子系统包括存储器控制器734，其是依照本文所描述的任何实施例的存储器控制器，并且其基于行锤击状况向存储器设备732提供目标刷新命令。目标刷新命令使得存储器设备732执行目标刷新，其为刷新操作关周期（off-cycle），意味着它不在规律调度的刷新周期上，并且不必在由存储器设备追踪作为要刷新的下一区域的区域上。而是，所刷新的区是基于在与（多个）目标刷新命令相关联的地址的基础上标识的受害行或区。
处理器720和存储器子系统730耦合到总线/总线系统710。总线710是表示任何一个或多个分离的物理总线、通信线/接口和/或点对点连接（由适当的桥、适配器和/或控制器连接）的抽象。因此，总线710可以包括例如系统总线、外围组件互连（PCI）总线、超传输或工业标准架构（ISA）总线、小型计算机系统接口（SCSI）总线、通用串行总线（USB）或电气与电子工程师协会（IEEE）标准1394总线（通常称为“火线”）中的一个或多个。总线710的总线还可以对应于网络接口750中的接口。
系统700还包括一个或多个输入/输出（I/O）接口740、网络接口750、一个或多个内部大容量存储设备760以及外围接口770，其耦合到总线710。I/O接口740可以包括用户通过其而与系统700交互（例如视频、音频和/或字母数字对接）的一个或多个接口组件。网络接口750为系统700提供通过一个或多个网络与远程设备（例如服务器、其它计算设备）通信的能力。网络接口750可以包括以太网适配器、无线互连组件、USB（通用串行总线）或其它基于有线或无线标准的或专有接口。
存储装置760可以是或者包括用于以非易失性方式存储大量数据的任何常规介质，诸如一个或多个基于磁、固态或光学的盘或组合。存储装置760以持久状态（即，尽管去往系统700的功率中断也保留值）持有代码或指令和数据762。存储装置760可以一般被视为“存储器”，尽管存储器730是向处理器720提供指令的执行或操作存储器。存储器730可以包括易失性存储器（即，如果中断去往系统700的功率则数据的值或状态是不确定的），而存储装置760是非易失性的。
外围接口770可以包括并非以上特别提及的任何硬件接口。外围设备一般是指依赖性地连接到系统700的设备。依赖性连接是其中系统700提供其上执行操作并且用户利用其进行交互的软件和/或硬件平台的一种连接。
图8是其中可以实现目标刷新的移动设备的实施例的框图。设备800表示移动计算设备，诸如计算平板、移动电话或智能电话、无线使能的电子阅读器或其它移动设备。将理解到，一般地示出组件中的某些，并且在设备800中并未示出这样的设备的全部组件。
设备800包括执行设备800的主要处理操作的处理器810。处理器810可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理构件。在一个实施例中，处理器810包括除处理器管芯之外的光学接口组件。因此，处理器管芯和光子组件在相同封装中。这样的处理器封装可以依照本文所描述的任何实施例与光学连接器光学对接。
由处理器810执行的处理操作包括其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括有关与人类用户或与其它设备的I/O（输入/输出）的操作、有关功率管理的操作和/或有关将设备800连接到另一设备的操作。处理操作还可以包括有关音频I/O和/或显示I/O的操作。
在一个实施例中，设备800包括音频子系统820，其表示与向计算设备提供音频功能相关联的硬件（例如音频硬件和音频电路）和软件（例如驱动器、编解码器）组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这样的功能的设备可以集成到设备800中，或者连接到设备800。在一个实施例中，用户通过提供由处理器810接收和处理的音频命令来与设备800交互。
显示子系统830表示提供用于用户与计算设备交互的视觉和/或触觉显示的硬件（例如显示设备）和软件（例如驱动器）组件。显示子系统830包括显示接口832，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口832包括与处理器810分离的逻辑以执行有关显示的至少一些处理。在一个实施例中，显示子系统830包括向用户提供输出和输入二者的触摸屏设备。
I/O控制器840表示有关与用户的交互的硬件设备和软件组件。I/O控制器840可以操作成管理作为音频子系统820和/或显示子系统830的部分的硬件。此外，I/O控制器840说明了用于用户可以通过其而与系统交互的连接到设备800的附加设备的连接点。例如，可以附接到设备800的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或小键盘设备或用于与特定应用一起使用的其它I/O设备（诸如读卡器或其它设备）。
如以上提到的，I/O控制器840可以与音频子系统820和/或显示子系统830交互。例如，通过麦克风或其它音频设备的输入可以提供用于设备800的一个或多个应用或功能的输入或命令。此外，可以提供音频输出来替代于或附加于显示输出。在另一示例中，如果显示子系统包括触摸屏，则显示设备还充当输入设备，其可以至少部分地被I/O控制器840管理。在设备800上还可以存在附加按钮或开关以提供受I/O控制器840管理的I/O功能。
在一个实施例中，I/O控制器840管理诸如加速度计、相机、光传感器或其它环境传感器、陀螺仪、全球定位系统（GPS）或可以包括在设备800中的其它硬件之类的设备。输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作（诸如针对噪声而滤波、针对亮度检测而调整显示、针对相机而应用闪光、或其它特征）。
在一个实施例中，设备800包括功率管理850，其管理电池功率使用、电池的充电和有关功率节约操作的特征。存储器子系统860包括用于存储设备800中信息的（多个）存储器设备862。存储器子系统860可以包括非易失性（如果去往存储器设备的功率中断则状态不改变）和/或易失性（如果去往存储器设备的功率中断则状态不确定）存储器设备。存储器860可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及有关系统800的应用和功能的执行的系统数据（无论长期还是临时的）。
在一个实施例中，存储器子系统860包括存储器控制器864（其还可以被视为系统800的控制的部分，并且可以潜在地被视为处理器810的部分）。存储器控制器864基于存储器设备862的存储器的特定行处的行锤击状况而发布目标刷新命令。
连接性870包括使得设备800能够与外部设备通信的硬件设备（例如无线和/或有线连接器和通信硬件）和软件组件（例如驱动器、协议栈）。设备可以是分离的设备，诸如其它计算设备、无线接入点或基站，以及外围设备，诸如耳机、打印机或其它设备。
连接性870可以包括多个不同类型的连接性。为了一般化，设备800被图示有蜂窝式连接性872和无线连接性874。蜂窝式连接性872一般是指由无线运营商提供的蜂窝式网络连接性，诸如经由GSM（全球移动通信系统）或变型或派生物、CDMA（码分多址）或变型或派生物、TDM（时分复用）或变型或派生物、LTE（长期演进——也称为“4G”）或其它蜂窝式服务标准所提供。无线连接性874是指不是蜂窝式的无线连接性，并且可以包括个域网（诸如蓝牙）、局域网（诸如WiFi）和/或广域网（诸如WiMax）或其它无线通信。无线通信是指通过借由非固体介质的调制电磁辐射的使用而传输数据。有线通信通过固体通信介质发生。
外围连接880包括硬件接口和连接器，以及软件组件（例如驱动器、协议栈）以进行外围连接。将理解到，设备800可以既是去往其它计算设备的外围设备（“去往”882），以及又具有连接到它的外围设备（“来自”884）。设备800通常具有“坞接（docking）”连接器以连接到其它计算设备用于诸如管理（例如下载和/或上载、改变、同步）设备800上的内容之类的目的。此外，坞接连接器可以允许设备800连接到允许设备800控制例如到视听或其它系统的内容输出的某些外围设备。
除专有坞接连接器或其它专有连接硬件之外，设备800可以经由公共或基于标准的连接器来做出外围连接880。公共类型可以包括通用串行总线（USB）连接器（其可以包括许多不同硬件接口中的任一个）、包括迷你显示端口（MDP）的显示端口、高清多媒体接口（HDMI）、火线或其它类型。
在一个方面中，一种存储器子系统包括耦合到具有多行存储器的存储器设备的硬件连接器以及耦合到硬件连接器的存储器控制器。存储器控制器经由硬件连接器接收对存储器设备的特定行的重复访问超过阈值的指示，标识特定行的地址，并且向存储器设备发送命令以执行目标刷新，所述命令使得存储器设备执行定目标于物理邻近于所标识的行的受害行的刷新。
在一个实施例中，存储器控制器通过标识用于特定行的特定物理地址来标识地址。在一个实施例中，存储器控制器通过标识特定行的虚拟地址（存储器设备将其映射到物理邻近行的物理地址）来标识地址。在一个实施例中，存储器控制器通过标识与重复访问的指示相关联的特定行的地址来标识地址，其中存储器设备基于与重复存储器访问的指示相关联的特定行的地址以及存储器设备的配置来标识物理邻近行。
在一个实施例中，存储器控制器通过标识包括特定行的存储器的区来标识地址，其中存储器设备刷新所标识的区，包括物理邻近行。在一个实施例中，存储器控制器通过标识命令内部的地址来标识地址。在一个实施例中，命令嵌入在用于存储器设备的激活命令中。在一个实施例中，存储器控制器还设置模式寄存器中的值连同发送命令。
在一个实施例中，存储器控制器发送命令序列以使得存储器设备执行目标刷新。在一个实施例中，存储器控制器发送激活刷新命令，随后是预充电命令。在一个实施例中，存储器控制器以序列多次发送目标刷新命令。在一个实施例中，存储器控制器在序列中与目标刷新命令中的每一个一起发送不同地址。在一个实施例中，存储器设备响应于来自存储器控制器的目标刷新命令而生成命令序列。
在一个方面中，一种电子设备包括存储器子系统，其具有存储数据的存储器设备和耦合到存储器设备的存储器控制器。存储器设备包括多行的存储器。存储器控制器从存储器设备接收对存储器设备的特定行的重复访问超过阈值的指示，标识特定行的地址，并且向存储器设备发送命令以执行目标刷新。来自存储器控制器的命令使得存储器设备执行定目标于物理邻近于所标识的行的受害行的刷新。电子设备还包括多核处理器，其耦合到存储器子系统以在处理器的执行期间访问存储器子系统。
在一个实施例中，存储器设备包括动态随机存取存储器（DRAM）设备。在一个实施例中，存储器控制器通过标识用于特定行的特定物理地址来标识地址。在一个实施例中，存储器控制器通过标识特定行的虚拟地址（存储器设备将其映射到物理邻近行的物理地址）来标识地址。在一个实施例中，存储器控制器通过标识与重复访问的指示相关联的特定行的地址来标识地址，其中存储器设备基于与重复存储器访问的指示相关联的特定行的地址以及存储器设备的配置来标识物理邻近行。
在一个实施例中，存储器控制器通过标识包括特定行的存储器的区来标识地址，其中存储器设备刷新所标识的区，包括物理邻近行。在一个实施例中，存储器控制器通过标识命令内部的地址来标识地址。在一个实施例中，命令嵌入在用于存储器设备的激活命令中。在一个实施例中，存储器控制器还设置模式寄存器中的值连同发送命令。
在一个实施例中，存储器控制器发送命令序列以使得存储器设备执行目标刷新。在一个实施例中，存储器控制器发送激活刷新命令，随后是预充电命令。在一个实施例中，存储器控制器以序列多次发送目标刷新命令。在一个实施例中，存储器控制器在序列中与目标刷新命令中的每一个一起发送不同地址。在一个实施例中，存储器设备响应于来自存储器控制器的目标刷新命令而生成命令序列。
在一个方面中，一种方法包括执行：接收对存储器设备中的存储器的特定行的重复访问超过阈值的指示，标识存储器的行的地址，以及向存储器设备发送命令以执行目标刷新，所述命令使得存储器设备执行定目标于物理邻近于所标识的行的行的刷新。
在一个实施例中，方法包括标识用于特定行的特定物理地址。在一个实施例中，方法包括标识特定行的虚拟地址（存储器设备将其映射到物理邻近行的物理地址）。在一个实施例中，方法包括标识与重复访问的指示相关联的特定行的地址，其中存储器设备基于与重复存储器访问的指示相关联的特定行的地址以及存储器设备的配置来标识物理邻近行。
在一个实施例中，方法包括标识包括特定行的存储器的区，其中存储器设备刷新所标识的区，包括物理邻近行。在一个实施例中，方法包括标识命令内部的地址。在一个实施例中，方法包括发送被嵌入在用于存储器设备的激活命令中的命令。在一个实施例中，方法包括设置模式寄存器中的值。
在一个实施例中，方法包括发送命令序列以使得存储器设备执行目标刷新。在一个实施例中，方法包括发送激活刷新命令，随后是预充电命令。在一个实施例中，方法包括以序列多次发送目标刷新命令。在一个实施例中，方法包括在序列中与目标刷新命令中的每一个一起发送不同地址。在一个实施例中，方法包括使得存储器控制器响应于来自存储器控制器的目标刷新命令而生成命令序列。
如本文所图示的流程图提供各种过程动作的序列的示例。尽管以特定序列或次序示出，但是除非另行指定，否则可以修改动作的次序。因此，所图示的实施例应当仅被理解为示例，并且过程可以以不同的次序执行，并且一些动作可以并行执行。此外，一个或多个动作可以在各种实施例中省略；因此，并非所有动作在每个实施例中都是需要的。其它过程流是可能的。
到各种操作或功能在本文中被描述的程度，它们可以被描述或限定为软件代码、指令、配置和/或数据。内容可以是直接可执行的（“对象”或“可执行”形式）、源代码或差分代码（“增量”或“补丁”代码）。本文所描述的实施例的软件内容可以经由具有存储在其上的内容的制造品提供，或者经由操作通信接口以经由通信接口发送数据的方法提供。机器可读存储介质可以使得机器执行所描述的功能或操作，并且包括以机器（例如计算设备、电子系统等）可访问的形式存储信息的任何机制，诸如可记录/非可记录介质（例如只读存储器（ROM）、随机存取存储器（RAM）、磁盘存储介质、光学存储介质、闪速存储器设备等）。通信接口包括对接到硬连线、无线、光学等介质中任一个以与另一设备通信的任何机制，诸如存储器总线接口、处理器总线接口、因特网连接、盘控制器等。通信接口可以通过提供配置参数和/或发送信号以使通信接口准备提供描述了软件内容的数据信号而被配置。通信接口可以经由被发送到通信接口的一个或多个命令或信号而被访问。
本文所描述的各种组件可以是用于执行所描述的操作或功能的构件。本文所描述的每个组件包括软件、硬件或这些的组合。组件可以实现为软件模块、硬件模块、特殊用途硬件（例如专用硬件、专用集成电路（ASIC）、数字信号处理器（DSP）等）、嵌入式控制器、硬连线电路等。
除了本文所描述的之外，可以对本发明的所公开的实施例和实现做出各种修改而不脱离于其范围。因此，本文中的图示和示例应当在说明性而非限制性的意义上来解释。本发明的范围应当仅仅通过参考随附的权利要求来衡量。

Claims (32)

1.一种用于刷新存储器设备的装置，包括：
模式寄存器，用以存储一个或多个位以控制存储器设备进入目标刷新模式；
多行的存储器；以及
耦合到存储器控制器的接口电路，所述接口电路用以接收模式寄存器命令以响应于在时间段内多行的目标行的激活的数量满足或超过阈值来触发进入目标刷新模式，并且用以在目标刷新模式中接收一个或多个命令来引起物理接近于目标行的仅有限数量的受害行的刷新。
2.根据权利要求1所述的装置，其中时间段包括刷新窗口。
3.根据权利要求1所述的装置，其中接口接收一个或多个命令还包括接收激活命令，随后是预充电命令。
4.根据权利要求1所述的装置，其中接口电路接收一个或多个命令还包括从存储器控制器接收目标行地址与目标体群组和目标体地址。
5.根据权利要求4所述的装置，还包括存储器设备中的逻辑，用以标识与目标行地址相关联的受害行或区。
6.根据权利要求4所述的装置，还包括存储器设备中的逻辑，用以基于目标行的逻辑地址来标识一个或多个受害行的物理地址。
7.根据权利要求1所述的装置，其中受害行包括物理邻近于目标行的行。
8.根据权利要求1所述的装置，其中存储器设备包括符合双数据速率版本（DDR）标准或符合宽输入/输出（WIO）存储器标准的动态随机存取存储器（DRAM）设备。
9.根据权利要求1所述的装置，还包括存储器设备中的检测器逻辑，用以确定在时间段内目标行的激活的数量满足或超过阈值。
10.根据权利要求9所述的装置，其中检测器逻辑用以确定目标行的时间段内的激活的数量的计数并且指示所述计数何时满足或超过阈值。
11.根据权利要求1所述的装置，其中接口电路响应于激活的数量来接收模式寄存器命令包括从存储器控制器接收模式寄存器命令，这是存储器控制器响应于存储器控制器的检测器对激活的数量满足或超过阈值的检测而发布的。
12.一种用于刷新存储器设备的系统，包括：
存储器设备，包括目标行和物理接近于目标行的受害行；
检测器逻辑，用以确定在时间段内目标行的激活的数量满足或超过阈值；以及
存储器控制器，用以至少部分地基于在时间段内激活的数量满足或超过阈值的确定来使得存储器设备进入目标刷新模式并且引起物理接近于目标行的仅有限数量的行的目标刷新模式中的刷新。
13.根据权利要求12所述的系统，其中时间段包括刷新窗口。
14.根据权利要求12所述的系统，其中发送一个或多个命令以使得存储器设备进入目标刷新模式包括存储器控制器发送模式寄存器设置命令来设置存储器设备的模式寄存器。
15.根据权利要求12所述的系统，其中发送一个或多个命令以引起受害行的刷新包括存储器控制器向存储器设备发送包括目标行地址与目标体群组和目标体地址的命令。
16.根据权利要求12所述的系统，其中发送一个或多个命令以引起受害行的刷新包括存储器控制器发送激活命令，随后是预充电命令。
17.根据权利要求12所述的系统，其中存储器设备进一步地至少部分地基于目标行地址执行受害行的目标刷新。
18.根据权利要求17所述的系统，其中存储器设备还包括逻辑，用以标识与目标行地址相关联的受害行或区。
19.根据权利要求17所述的系统，其中存储器设备还基于目标行的逻辑地址来确定一个或多个受害行的物理地址。
20.根据权利要求12所述的系统，其中存储器设备包括检测器逻辑。
21.根据权利要求12所述的系统，其中存储器控制器包括检测器逻辑。
22.根据权利要求12所述的系统，其中受害行包括物理邻近于目标行的行。
23.根据权利要求12所述的系统，其中存储器设备包括符合双数据速率版本（DDR）标准或符合宽输入/输出（WIO）存储器标准的动态随机存取存储器（DRAM）设备。
24.根据权利要求12所述的系统，其中检测器逻辑用以确定目标行的时间段内的激活的数量的计数并且指示所述计数何时满足或超过阈值。
25.根据权利要求12所述的系统，还包括以下中的一个或多个：
至少一个处理器，通信地耦合到存储器控制器；
显示器，通信地耦合以显示来自存储器设备的数据；
电池，用以为所述系统供电；或
网络接口，通信地耦合以通过网络连接与远程设备交换存储在存储器设备中的数据。
26.一种具有存储于其上的指令的计算机可读介质，当所述指令被执行时使得计算设备执行一种用于管理对目标存储器行的重复访问的方法，包括：
接收对存储器设备中的存储器的目标行的重复访问超过阈值的指示；
标识存储器的行的地址；以及
向存储器设备发送命令以执行目标刷新，所述命令使得存储器设备执行定目标于物理邻近于所标识的行的受害行的刷新。
27.根据权利要求26所述的计算机可读介质，其中存储器设备包括动态随机存取存储器（DRAM）设备。
28.根据权利要求26所述的计算机可读介质，其中标识地址包括：
标识存储器设备将其映射到受害行的物理地址的目标行的虚拟地址或标识包括目标行的存储器的区，其中存储器设备刷新所标识的区，包括受害行。
29.根据权利要求26所述的计算机可读介质，其中标识地址包括：
标识嵌入在命令内部的地址。
30.根据权利要求26所述的计算机可读介质，还包括：
设置模式寄存器中的值连同发送命令。
31.根据权利要求30所述的计算机可读介质，其中发送命令包括：
发送命令序列以使得存储器设备执行目标刷新。
32.根据权利要求31所述的计算机可读介质，其中发送命令序列包括：
发送激活命令，随后是预充电命令。
CN201710590341.2A 2012-06-30 2013-06-26 行锤击刷新命令 Active CN107256717B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/539415 2012-06-30
US13/539,415 US9236110B2 (en) 2012-06-30 2012-06-30 Row hammer refresh command
CN201380028047.2A CN104350546B (zh) 2012-06-30 2013-06-26 行锤击刷新命令

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380028047.2A Division CN104350546B (zh) 2012-06-30 2013-06-26 行锤击刷新命令

Publications (2)

Publication Number Publication Date
CN107256717A true CN107256717A (zh) 2017-10-17
CN107256717B CN107256717B (zh) 2021-11-30

Family

ID=49779439

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380028047.2A Active CN104350546B (zh) 2012-06-30 2013-06-26 行锤击刷新命令
CN201710590341.2A Active CN107256717B (zh) 2012-06-30 2013-06-26 行锤击刷新命令

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380028047.2A Active CN104350546B (zh) 2012-06-30 2013-06-26 行锤击刷新命令

Country Status (4)

Country Link
US (4) US9236110B2 (zh)
KR (2) KR102029877B1 (zh)
CN (2) CN104350546B (zh)
WO (1) WO2014004748A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872742A (zh) * 2017-12-04 2019-06-11 南亚科技股份有限公司 动态随机存取存储器
CN110942790A (zh) * 2018-09-21 2020-03-31 南亚科技股份有限公司 目标行产生器、动态随机存取存储器以及目标行的判定方法
CN111863062A (zh) * 2019-04-26 2020-10-30 美光科技公司 用于减少行锤击刷新的方法及设备
CN112017712A (zh) * 2019-05-31 2020-12-01 美光科技公司 用于跟踪受害者行的设备和方法
CN112185443A (zh) * 2019-07-01 2021-01-05 美光科技公司 用于调整受害者数据的设备和方法
CN113342615A (zh) * 2021-06-29 2021-09-03 海光信息技术股份有限公司 命令监控方法、装置、控制器、系统、设备和存储介质
CN114446354A (zh) * 2020-11-04 2022-05-06 长鑫存储技术有限公司 刷新电路及存储器
WO2023137931A1 (zh) * 2022-01-21 2023-07-27 长鑫存储技术有限公司 一种解析方法、解析装置、电子设备和计算机存储介质
US11854618B2 (en) 2019-06-11 2023-12-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US20140085995A1 (en) * 2012-09-25 2014-03-27 Zvika Greenfield Method, apparatus and system for determining a count of accesses to a row of memory
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
WO2014065774A1 (en) 2012-10-22 2014-05-01 Hewlett-Packard Development Company, L.P. Refreshing a group of memory cells in response to presence of potential disturbance
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR101989860B1 (ko) * 2012-12-21 2019-06-17 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9251885B2 (en) * 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102107470B1 (ko) * 2013-02-07 2020-05-07 삼성전자주식회사 메모리 장치 및 메모리 장치의 리프레시 방법
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9202547B2 (en) 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
KR102157772B1 (ko) * 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9589606B2 (en) * 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM
JP5751354B1 (ja) * 2014-01-28 2015-07-22 日本電気株式会社 メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム
US9293188B2 (en) 2014-02-03 2016-03-22 Advanced Micro Devices, Inc. Memory and memory controller for high reliability operation and method
US9431085B2 (en) 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US10497409B2 (en) 2014-12-17 2019-12-03 International Business Machines Corporation Implementing DRAM row hammer avoidance
GB201500446D0 (en) * 2015-01-12 2015-02-25 Univ Manchester Monitoring device
US9728245B2 (en) * 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102455027B1 (ko) * 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US10120749B2 (en) * 2016-09-30 2018-11-06 Intel Corporation Extended application of error checking and correction code in memory
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10108365B1 (en) * 2017-04-25 2018-10-23 Texas Instruments Incorporated Bitflip security attack protection
FR3066842B1 (fr) * 2017-05-24 2019-11-08 Upmem Logique de correction de row hammer pour dram avec processeur integre
KR102308778B1 (ko) * 2017-05-24 2021-10-05 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법
CN108932205B (zh) * 2017-05-25 2021-01-29 华为技术有限公司 一种防御RowHammer攻击的方法及设备
US10672449B2 (en) * 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10304516B1 (en) * 2017-12-22 2019-05-28 Nanya Technology Corporation DRAM for storing data and method of operating the same
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US10388363B1 (en) 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
JP6622843B2 (ja) 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR102358563B1 (ko) * 2018-05-09 2022-02-04 삼성전자주식회사 로우 해머 핸들링과 함께 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
WO2019222960A1 (en) * 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) * 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
CN112534502B (zh) 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
US10672486B2 (en) * 2018-08-21 2020-06-02 Micron Technology, Inc. Refreshing data stored at a memory component based on a memory component characteristic component
KR102617016B1 (ko) 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
CN112840400B (zh) 2018-10-09 2024-04-05 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US10825534B2 (en) * 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
EP3899709A4 (en) 2018-12-21 2022-09-14 Micron Technology, Inc. METHODS FOR ACTIVITY-BASED MEMORY MAINTENANCE AND MEMORY DEVICES AND SYSTEMS USING THEM
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
KR20200084599A (ko) 2019-01-03 2020-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US10854272B1 (en) * 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US11031066B2 (en) 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
CN110706733A (zh) * 2019-08-13 2020-01-17 浙江工商大学 一种dram内存行扰动错误解决方法
US11354408B2 (en) 2019-08-15 2022-06-07 Nxp Usa, Inc. Technique for detecting and thwarting row-hammer attacks
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
KR20210114639A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리의 동작 방법
US11222685B2 (en) 2020-05-15 2022-01-11 Advanced Micro Devices, Inc. Refresh management for DRAM
US11561862B2 (en) 2020-05-29 2023-01-24 Advanced Micro Devices, Inc. Refresh management for DRAM
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11410715B2 (en) * 2020-11-06 2022-08-09 Micron Technology, Inc. Apparatus with refresh management mechanism
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
KR20220068532A (ko) 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
KR20220111444A (ko) * 2021-02-02 2022-08-09 삼성전자주식회사 리프레쉬 동작을 수행하는 메모리 장치, 그 동작방법 및 메모리 시스템
KR20220120771A (ko) 2021-02-23 2022-08-31 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
CN113378587B (zh) * 2021-05-19 2023-07-21 长鑫存储技术有限公司 地址确定电路及方法、保护电路及方法、设备
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230045774A (ko) 2021-09-29 2023-04-05 삼성전자주식회사 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
KR20230080776A (ko) 2021-11-30 2023-06-07 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
WO2023105376A1 (en) * 2021-12-06 2023-06-15 Rambus Inc. Low overhead refresh management of a memory device
US11990175B2 (en) 2022-04-01 2024-05-21 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US20220262428A1 (en) * 2022-05-06 2022-08-18 Intel Corporation Method of polling row hammer (rh) indicator inside memory
KR20230163172A (ko) * 2022-05-23 2023-11-30 에스케이하이닉스 주식회사 로우해머링추적동작을 수행하기 위한 반도체시스템
US11990173B2 (en) * 2022-06-02 2024-05-21 Micron Technology, Inc. Dynamic row hammering threshold for memory
US11948656B1 (en) * 2022-09-21 2024-04-02 Micron Technology, Inc. Counter management for memory systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933381A (en) * 1997-09-25 1999-08-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having DRAM mounted on semiconductor chip
CN1525488A (zh) * 2003-02-27 2004-09-01 株式会社瑞萨科技 防止由干扰的累积引起的数据变化的半导体记忆装置
US20040240299A1 (en) * 2003-05-27 2004-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and semiconductor integrated circuit device
US20100182863A1 (en) * 2009-01-20 2010-07-22 Elpida Memory, Inc. Semiconductor memory device
CN101796497A (zh) * 2007-07-18 2010-08-04 富士通株式会社 存储器刷新装置和存储器刷新方法
CN102326205A (zh) * 2009-02-19 2012-01-18 飞思卡尔半导体公司 动态随机存取存储器(dram)刷新
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193072A (en) 1990-12-21 1993-03-09 Vlsi Technology, Inc. Hidden refresh of a dynamic random access memory
US5627791A (en) 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
US5920501A (en) 1997-12-12 1999-07-06 Micron Technology, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US6968398B2 (en) * 2001-08-15 2005-11-22 International Business Machines Corporation Method of virtualizing I/O resources in a computer system
GB2395307A (en) * 2002-11-15 2004-05-19 Quadrics Ltd Virtual to physical memory mapping in network interfaces
JP4566621B2 (ja) * 2004-05-14 2010-10-20 富士通セミコンダクター株式会社 半導体メモリ
US6958944B1 (en) * 2004-05-26 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Enhanced refresh circuit and method for reduction of DRAM refresh cycles
KR20050120344A (ko) * 2004-06-18 2005-12-22 엘지전자 주식회사 데이터 백업에 의한 에스디램의 셀프 리프레쉬 소모전류절감 방법
KR100564633B1 (ko) 2004-09-25 2006-03-28 삼성전자주식회사 향상된 동작 성능을 가지는 반도체 메모리 장치 및 이에대한 액세스 제어 방법
KR100810060B1 (ko) 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
US7286377B1 (en) 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US20080151670A1 (en) 2006-12-22 2008-06-26 Tomohiro Kawakubo Memory device, memory controller and memory system
JP2008181380A (ja) 2007-01-25 2008-08-07 Toshiba Corp メモリシステムおよびその制御方法
JP5661227B2 (ja) 2007-02-07 2015-01-28 株式会社メガチップス メモリコントローラ
JP2008199266A (ja) 2007-02-13 2008-08-28 Murata Mfg Co Ltd 電気音響変換器
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
TWI367486B (en) 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
CN102067232A (zh) * 2008-06-17 2011-05-18 Nxp股份有限公司 包括同时刷新和读取或写入的动态随机存取存储器(dram)的电路、以及在这样的存储器中执行同时刷新和读取或写入的方法
JP5478855B2 (ja) 2008-08-08 2014-04-23 ルネサスエレクトロニクス株式会社 不揮発性メモリ制御方法及び半導体装置
US8417252B2 (en) 2008-10-24 2013-04-09 Qualcomm Incorporated Method and apparatus for interference reporting in a N-MIMO communication system
US7859932B2 (en) 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US8949520B2 (en) 2009-01-22 2015-02-03 Rambus Inc. Maintenance operations in a DRAM
CN102081964B (zh) 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
US8560796B2 (en) 2010-03-29 2013-10-15 Freescale Semiconductor, Inc. Scheduling memory access requests using predicted memory timing and state information
KR101145784B1 (ko) 2010-10-11 2012-05-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그를 포함하는 메모리 시스템
JP2012133642A (ja) 2010-12-22 2012-07-12 Sony Corp メモリ装置、メモリ制御方法、およびプログラム
WO2012147136A1 (en) 2011-04-28 2012-11-01 Hitachi, Ltd. Semiconductor storage apparatus and method for controlling semiconductor storage apparatus
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9055711B2 (en) 2012-07-16 2015-06-09 HGST Netherlands B.V. System and method for maintaining data integrity on a storage medium
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9589606B2 (en) 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933381A (en) * 1997-09-25 1999-08-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having DRAM mounted on semiconductor chip
CN1525488A (zh) * 2003-02-27 2004-09-01 株式会社瑞萨科技 防止由干扰的累积引起的数据变化的半导体记忆装置
US20040240299A1 (en) * 2003-05-27 2004-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and semiconductor integrated circuit device
CN101796497A (zh) * 2007-07-18 2010-08-04 富士通株式会社 存储器刷新装置和存储器刷新方法
US20100182863A1 (en) * 2009-01-20 2010-07-22 Elpida Memory, Inc. Semiconductor memory device
CN102326205A (zh) * 2009-02-19 2012-01-18 飞思卡尔半导体公司 动态随机存取存储器(dram)刷新
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872742A (zh) * 2017-12-04 2019-06-11 南亚科技股份有限公司 动态随机存取存储器
CN110942790A (zh) * 2018-09-21 2020-03-31 南亚科技股份有限公司 目标行产生器、动态随机存取存储器以及目标行的判定方法
CN110942790B (zh) * 2018-09-21 2021-12-03 南亚科技股份有限公司 目标行产生器、动态随机存取存储器以及目标行的判定方法
CN111863062A (zh) * 2019-04-26 2020-10-30 美光科技公司 用于减少行锤击刷新的方法及设备
CN112017712A (zh) * 2019-05-31 2020-12-01 美光科技公司 用于跟踪受害者行的设备和方法
US11984148B2 (en) 2019-05-31 2024-05-14 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11854618B2 (en) 2019-06-11 2023-12-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
CN112185443A (zh) * 2019-07-01 2021-01-05 美光科技公司 用于调整受害者数据的设备和方法
CN112185443B (zh) * 2019-07-01 2024-04-26 美光科技公司 用于调整受害者数据的设备和方法
CN114446354A (zh) * 2020-11-04 2022-05-06 长鑫存储技术有限公司 刷新电路及存储器
CN113342615A (zh) * 2021-06-29 2021-09-03 海光信息技术股份有限公司 命令监控方法、装置、控制器、系统、设备和存储介质
WO2023137931A1 (zh) * 2022-01-21 2023-07-27 长鑫存储技术有限公司 一种解析方法、解析装置、电子设备和计算机存储介质

Also Published As

Publication number Publication date
US20160225433A1 (en) 2016-08-04
KR102029877B1 (ko) 2019-11-08
US10210925B2 (en) 2019-02-19
US20140006703A1 (en) 2014-01-02
WO2014004748A1 (en) 2014-01-03
KR101619363B1 (ko) 2016-05-10
CN104350546B (zh) 2017-08-25
US9747971B2 (en) 2017-08-29
US9236110B2 (en) 2016-01-12
KR20150002783A (ko) 2015-01-07
US20170076779A1 (en) 2017-03-16
KR20180101647A (ko) 2018-09-13
US20180174639A1 (en) 2018-06-21
CN107256717B (zh) 2021-11-30
US9865326B2 (en) 2018-01-09
CN104350546A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104350546B (zh) 行锤击刷新命令
US9117544B2 (en) Row hammer refresh command
CN104737234B (zh) 用于行锤击监视的装置，存储器和方法
US10083737B2 (en) Row hammer monitoring based on stored row hammer threshold value
US9761298B2 (en) Method, apparatus and system for responding to a row hammer event
US9299400B2 (en) Distributed row hammer tracking
US20140085995A1 (en) Method, apparatus and system for determining a count of accesses to a row of memory
CN106796560A (zh) 用于管理隐式预充电命令信令的方法、设备和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant