KR102455027B1 - 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치 - Google Patents

리프레쉬 제어 장치 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR102455027B1
KR102455027B1 KR1020160113926A KR20160113926A KR102455027B1 KR 102455027 B1 KR102455027 B1 KR 102455027B1 KR 1020160113926 A KR1020160113926 A KR 1020160113926A KR 20160113926 A KR20160113926 A KR 20160113926A KR 102455027 B1 KR102455027 B1 KR 102455027B1
Authority
KR
South Korea
Prior art keywords
refresh
address
signal
active
row hammer
Prior art date
Application number
KR1020160113926A
Other languages
English (en)
Other versions
KR20180026958A (ko
Inventor
김대석
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160113926A priority Critical patent/KR102455027B1/ko
Priority to US15/361,172 priority patent/US9818469B1/en
Publication of KR20180026958A publication Critical patent/KR20180026958A/ko
Application granted granted Critical
Publication of KR102455027B1 publication Critical patent/KR102455027B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Abstract

본 발명은 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 로오 해머링(Row Hammering) 특성 열화를 방지할 수 있도록 하는 기술이다. 이러한 본 발명은 명령신호와 특정 어드레스를 디코딩하여 리프레쉬신호, 액티브신호 및 일정 주기를 갖는 로오 해머 리프레쉬신호를 출력하는 명령 디코더, 리프레쉬신호와, 액티브신호와, 로오 해머 리프레쉬신호 및 래치 어드레스에 대응하여 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스를 출력하는 리프레쉬 제어부 및 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스를 조합하여 리프레쉬 제어신호를 출력하는 조합부를 포함한다.

Description

리프레쉬 제어 장치 및 이를 포함하는 반도체 장치{Refrefh control device and semiconductor device including the same}
본 발명은 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 로오 해머링(Row Hammering) 특성 열화를 방지할 수 있도록 하는 기술이다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드 라인 사이의 간격이 줄어들고 있다. 워드 라인 사이의 간격이 줄어들면서 인접한 워드 라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드 라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글링하게 된다. 그런데, 상술한 바와 같이 인접한 워드 라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드 라인에 인접한 워드 라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다.
이러한 현상을 워드 라인 디스터번스(word line disturbance)라고도 하는데 워드 라인 디스터번스로 인해 메모리 셀이 리프레쉬 되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하게 된다.
본 발명은 리프레쉬 제어 장치에 관한 것으로, 주기적으로 발생되는 로오 해머용 리프레쉬 커맨드를 통해 로오 해머 특성 열화를 방지하도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 리프레쉬 제어 장치는, 명령신호와 특정 어드레스를 디코딩하여 리프레쉬신호, 액티브신호 및 일정 주기를 갖는 로오 해머 리프레쉬신호를 출력하는 명령 디코더; 리프레쉬신호와, 액티브신호와, 로오 해머 리프레쉬신호 및 래치 어드레스에 대응하여 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스를 출력하는 리프레쉬 제어부; 및 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스 중 어느 하나를 선택하여 리프레쉬 제어신호로 출력하는 조합부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 명령신호를 디코딩하여 리프레쉬신호, 액티브신호 및 로오 해머 리프레쉬신호를 출력하고, 리프레쉬신호와, 액티브신호와, 로오 해머 리프레쉬신호 및 특정 어드레스에 대응하여 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스를 제어하고, 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스 중 어느 하나를 선택하여 리프레쉬 제어신호로 출력하는 리프레쉬 제어 장치; 및 리프레쉬 제어신호에 대응하여 리프레쉬 동작이 수행되는 코아 영역을 포함하는 것을 특징으로 한다.
본 발명의 실시예는 주기적으로 발생되는 로오 해머용 리프레쉬 커맨드를 통해 로오 해머 특성 열화를 방지함으로써 전력 소모를 줄이고 셀 특성을 안정화시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 워드 라인 디스터번스 현상을 설명하기 위한 도면으로 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면.
도 2는 본 발명의 실시예에 따른 리프레쉬 제어 장치의 구성도.
도 3 및 도 4는 도 2의 리프레쉬 제어 장치에서 리프레쉬 명령을 지원하는 진리표.
도 5 및 도 6은 도 2의 실시예에 따른 리프레쉬 제어 장치의 동작을 설명하기 위한 타이밍도.
도 7은 본 발명의 다른 실시예에 따른 반도체 장치를 포함하는 시스템의 구성도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 워드 라인 디스터번스 현상을 설명하기 위한 도면으로 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면이다.
도 1에서 'WLK'은 활성화 횟수가 많은 워드 라인에 해당하며 'WLK-1', 'WLK+1'은 각각 'WLK'에 인접하게 배치된 워드 라인, 즉 활성화 횟수가 많은 워드 라인에 인접한 워드 라인에 해당한다. 그리고 'CELL_K'은 'WLK'에 연결된 메모리셀, 'CELL_K-1'은 'WLK-1'에 연결된 메모리 셀, 'CELL_K+1'은 'WLK+1'에 연결된 메모리 셀을 나타낸다. 각각의 메모리 셀은 셀 트랜지스터(TR_K, TR_K-1, TR_K+1) 및 셀 커패시터(CAP_K, CAP_K-1, CAP_K+1)를 포함한다.
도 1에서 'WLK'이 활성화되거나 비활성화되면 'WLK'과 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승하거나 하강하면서 셀 커패시터(CAP_K, CAP_K-1, CAP_K+1)의 전하량에도 영향을 미친다.
따라서, 'WLK'의 활성화가 빈번하게 일어나서 'WLK'이 활성화 상태와 비활성화 상태 사이에서 토글링하는 경우 메모리 셀 'CELL_K-1' 및 메모리 셀 'CELL_K+1'에 포함된 셀 커패시터(CAP_K-1, CAP_K+1)에 저장된 전하의 양의 변화가 증가하고 메모리 셀의 데이터가 열화 될 수 있다.
또한, 워드 라인이 활성화 상태와 비활성화 상태를 토글링하면서 발생한 전자기파가 인접한 워드 라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출 시킴으로써 데이터를 손상시킨다.
특정, 워드 라인(예, WLK)이 규정회수 이상 반복적으로 활성화되어 인접 워드 라인들(예, WLK+1, WLK-1)에 연결된 메모리 셀들의 데이터가 열화되는 현상을 로오 해머(row hammer) 현상이라고 한다. 이를 해결하기 위해 주로 사용되는 방법은, 과도하게 활성화된 워드 라인(WLK)에 인접한 워드 라인들(WLK+1, WLK-1)에 대한 액티브 동작을 수행하는 것이다.
인접 워드 라인들(WLK+1, WLK-1)에 대한 액티브 동작을 수행하는 것에 의해, 인접 워드 라인들(WLK+1, WLK-1)에 연결된 메모리 셀들의 데이터는 다시 기록되며 데이터의 손상이 방지된다.
한편, 디램(DRAM)과 같은 반도체 장치는 수많은 메모리 셀을 포함하며, 그 메모리 셀은 스위치 역할을 하는 트랜지스터와 데이터를 저장하는 커패시터로 구성된다. 그런데, 트랜지스터의 PN 접합 등 메모리 셀의 구조상 누설 전류가 발생하기 때문에 커패시터에 저장된 초기의 데이터가 소멸 될 수 있다. 따라서, 반도체 장치는 데이터가 소멸되기 전에 메모리 셀 내에 데이터를 재충전하는 리프레쉬(refresh) 동작이 요구된다.
노말 리프레쉬 동작에는 오토 리프레쉬(auto refresh)와 셀프 리프레쉬(self refresh) 등이 있다. 오토 리프레쉬는 반도체 장치가 외부로부터 인가된 리프레쉬 커맨드에 따라 리프레쉬 동작을 수행하는 모드를 말하고, 셀프 리프레쉬(self refresh)는 외부로부터 인가된 리프레쉬 커맨드에 따라 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레쉬 동작을 수행하는 모드를 말한다.
최근에는 노말 리프레쉬 동작 이외에도 로오 해머링(Row Hammering) 현상에 의해 데이터를 잃을 가능성이 높은 로오(Row)에 대하여 추가 리프레쉬 동작을 수행하고 있다. 로오 해머링 현상이란 높은 활성화 횟수로 인하여 해당 로오 또는 그 주변 로오에 접속된 메모리 셀의 데이터가 손상되는 현상을 말한다.
이에, 본 발명의 실시예는 서로 다른 주기를 갖는 다수의 발진부에 의해 추가 리프레쉬 동작을 수행하기 위해 액세스 되는 타겟 어드레스를 랜덤화(Randomize) 하여 리프레쉬 패일을 줄일 수 있도록 한다.
도 2는 본 발명의 실시예에 따른 리프레쉬 제어 장치의 구성도이다.
본 발명의 실시예는 명령 디코더(100)와, 어드레스 래치(200)와, 리프레쉬 제어부(300)와, 조합부(400) 및 코아영역(500)을 포함한다.
여기서, 명령 디코더(100)는 클록 CLK, 라스신호 RAS_n, 카스신호 CAS_n, 액티브신호 ACT_n, 라이트 인에이블신호 WE_n, 칩 선택신호 CS_n, 클록 인에이블신호 CKE 및 뱅크 그룹 어드레스 BG_n를 입력받아 디코딩하고 리프레쉬신호 REF, 액티브신호 ACT 및 로오 해머 리프레쉬신호 REF_RH를 출력한다. 그리고, 명령 디코더(100)는 뱅크 그룹 어드레스 BG_n의 로직 레벨을 판단하여 리프레쉬신호 REF와 로오 해머 리프레쉬신호 REF_RH 중 어느 하나를 선택하여 활성화시킨다.
그리고, 어드레스 래치(200)는 어드레스 ADD를 입력받아 래치하고 래치 어드레스 L_ADD를 출력한다.
또한, 리프레쉬 제어부(300)는 리프레쉬신호 REF와, 액티브신호 ACT와, 로오 해머 리프레쉬신호 REF_RH와, 래치 어드레스 L_ADD에 대응하여 액티브 어드레스 A_ADD, 로오 해머 어드레스 RH_ADD 및 리프레쉬 어드레스 REF_ADD를 출력한다.
즉, 리프레쉬 제어부(300)는 리프레쉬신호 REF와, 로오 해머 리프레쉬신호 REF_RH의 활성화 여부에 대응하여 리프레쉬 모드 또는 로오 해머 리프레쉬 모드를 판단한다. 그리고, 리프레쉬 제어부(300)는 액티브신호 ACT와, 리프레쉬신호 REF와, 로오 해머 리프레쉬신호 REF_RH 및 래치 어드레스 L_ADD를 입력받아 액티브 어드레스 A_ADD, 로오 해머 어드레스 RH_ADD 및 리프레쉬 어드레스 REF_ADD를 생성한다.
리프레쉬 제어부(300)는 리프레쉬신호 REF의 활성화시 리프레쉬 모드로 판단하여 리프레쉬 어드레스 REF_ADD를 활성화시킨다. 그리고, 리프레쉬 제어부(300)는 로오 해머 리프레쉬신호 REF_RH의 활성화시 로오 해머 리프레쉬 모드로 판단하여 로오 해머 리프레쉬신호 REF_RH를 활성화시킨다. 그리고, 리프레쉬 제어부(300)는 액티브신호 ACT의 활성화시 액티브 모드로 판단하여 액티브 어드레스 A_ADD를 활성화시키고 래치 어드레스 L_ADD를 입력받는다.
그리고, 조합부(400)는 선택신호 SEL에 대응하여 액티브 어드레스 A_ADD, 로오 해머 어드레스 RH_ADD 및 리프레쉬 어드레스 REF_ADD 중 어느 하나를 선택하여 리프레쉬 제어신호 REF_CON를 출력한다.
즉, 조합부(400)는 선택신호 SEL에 대응하여 액티브신호 ACT의 활성화시 액티브 어드레스 A_ADD를 선택하여 리프레쉬 제어신호 REF_CON로 출력한다. 그리고, 조합부(400)는 선택신호 SEL에 대응하여 리프레쉬신호 REF의 활성화시 리프레쉬 어드레스 REF_ADD를 선택하여 리프레쉬 제어신호 REF_CON로 출력한다. 또한, 조합부(400)는 선택신호 SEL에 대응하여 로오 해머 리프레쉬신호 REF_RH의 활성화시 로오 해머 어드레스 RH_ADD를 선택하여 리프레쉬 제어신호 REF_CON로 출력한다.
여기서, 선택신호 SEL는 리프레쉬신호 REF, 로오 해머 리프레쉬신호 REF_RH 및 액티브신호 ACT의 조합신호에 의해 생성될 수 있다.
코아영역(500)은 리프레쉬 제어신호 REF_CON에 대응하여 해당하는 워드라인이 인에이블 되고 리프레쉬 동작이 수행된다.
반도체 장치의 테크놀로지(Technology)가 쉬링크(Shrink) 되고 인접한 워드라인 간의 피치(Pitch)가 점점 좁아지면서 로오 해머(Row Hammaering)에 의한 데이터 손실 및 리프레쉬 특성이 나빠지게 된다. 즉, "로오 해머"란 특정 로오 라인만 지속적으로 액티브, 프리차지 하는 경우 타겟 워드라인과 인접한 위, 아래 워드라인에 리프레쉬 패일이 유발되어 인접한 워드라인의 셀 데이터가 손실되는 것을 나타낸다.
이를 해결하기 위해 사용자가 특정 주소의 워드라인을 반복해서 액티브, 프리차지 하게 되면 반복적으로 액티브 되는 특정 로오 라인을 샘플링해서 그 어드레스를 저장한다. 그리고, 다음번 리프레쉬 명령이 인가되면 가감산기를 통해 특정 로오 라인과 인접한 위, 아래 워드 라인을 리프레쉬 하는 것이 "스마트 리프레쉬"이다.
메모리 장치(예를 들면, 디램 DRAM)의 스케일링(Scaling)이 진행됨에 따라, 특정 로오(Nth 라인)를 액세스할 때 그 주위의 로오(N+1 라인, N-1 라인)에 있는 데이터가 유실되는 로오 해머링(row hammering) 현상이 발생한다. 이를 해결하기 위해, 액티브신호 ACT에 대응하여 입력되는 어드레스 ADD를 래치한다. 그리고, 로오 해머링을 방지하기 위해 리프레쉬신호 REF가 활성화되어 래치 어드레스 L_ADD에 인접한 로오 라인의 리프레쉬 동작이 수행된다.
도 3 및 도 4는 도 2의 리프레쉬 제어 장치에서 리프레쉬 명령을 지원하는 진리표(Truth table)를 나타낸다.
여기서, 도 3은 노말 리프레쉬 동작시 리프레쉬 명령 진리표를 나타낸다. 도 3에 도시된 바와 같이 노말 리프레쉬 동작시에는 리프레쉬신호 REF가 활성화된다.
즉, 노말 리프레쉬 동작시 라스신호 RAS_n는 로직 "로우" 레벨, 카스신호 CAS_n는 로직 "로우" 레벨, 액티브신호 ACT_n는 로직 "하이" 레벨, 라이트 인에이블신호 WE_n는 로직 "하이" 레벨, 칩 선택신호 CS_n는 로직 "로우" 레벨, 클록 인에이블신호 CKE는 로직 "하이" 레벨로 명령 디코더(100)에 입력된다.
그리고, 나머지 뱅크 어드레스 BA(예를 들면, BA0, BA1), 컬럼 어드레스 C(예를 들면, C0, C1, C2), 어드레스 ADD(예를 들면, A0~A13, A17)는 리프레쉬 카운터를 이용하게 되므로 유효한(Valid) 레벨신호 V로 인가된다.
그리고, 뱅크 그룹 어드레스 BG가 로직 "하이" 레벨로 입력된다. 일반적인 올 뱅크의 리프레쉬 동작에서는 뱅크 그룹 어드레스 BG가 유효한(Valid) 레벨신호 V로 인가된다.
하지만, 본 발명의 실시예에서는 노말 리프레쉬 모드와 로오 해머 리프레쉬 모드를 판단하기 위해서 명령 디코더(100)에 입력되는 뱅크 그룹 어드레스 BG가 로직 레벨을 갖게 된다. 즉, 뱅크 그룹 어드레스 BG가 로직 "하이" 레벨인 경우 명령 디코더(100)는 리프레쉬신호 REF를 활성화시켜 노말 리프레쉬 모드로 동작하게 된다.
본 발명의 실시예에서는 뱅크 그룹 어드레스가 BG0, BG1 인 것을 일 예로 설명하기로 한다. 뱅크 그룹 어드레스가 BG0, BG1인 경우 4개의 뱅크 그룹을 포함할 수 있으나, 본 발명의 실시예에서는 뱅크 그룹의 개수는 한정되지 않고 충분히 변경이 가능하다.
그리고, 도 4는 로오 해머 리프레쉬 동작시 리프레쉬 명령 진리표를 나타낸다. 좌측의 열은 지원되는 기능들을 나타내고, 우측의 열들은 식별된 기능들을 명시하는 상이한 신호들의 값을 나타낸다.
도 4에 도시된 바와 같이 로오 해머 리프레쉬 동작시에는 로오 해머 리프레쉬신호 REF_RH가 활성화된다.
로오 해머 리프레쉬 동작시 라스신호 RAS_n는 로직 "로우"레벨, 카스신호 CAS_n는 로직 "로우" 레벨, 액티브신호 ACT_n는 로직 "하이" 레벨, 라이트 인에이블신호 WE_n는 로직 "하이" 레벨, 칩 선택신호 CS_n는 로직 "로우" 레벨, 클록 인에이블신호 CKE는 로직 "하이" 레벨로 명령 디코더(100)에 입력된다.
그리고, 뱅크 그룹 어드레스 BG가 로직 "로우" 레벨로 입력된다. 그리고, 나머지 뱅크 어드레스 BA(예를 들면, BA0, BA1), 컬럼 어드레스 C(예를 들면, C0, C1, C2), 어드레스 ADD(예를 들면, A0~A13, A17)는 리프레쉬 카운터를 이용하게 되므로 유효한(Valid) 레벨신호 V로 인가된다.
즉, 일반적으로 리프레쉬 진리표에서 뱅크 그룹 어드레스 BG는 어드레스 비트들이 레벨 값(V)으로 유지되고 의미 없는 값으로 사용된다. 하지만, 본 발명의 실시예에서는 로오 해머 동작을 구분하기 위하여 뱅크 그룹 어드레스 BG를 이용하게 된다.
예를 들어, 본 발명의 실시예에 따른 명령 디코더(100)는 뱅크 그룹 어드레스 BG가 로직 "하이" 레벨로 입력되는 경우 노말 리프레쉬 모드로 판단하여 리프레쉬신호 REF를 활성화시킨다. 그리고, 명령 디코더(100)는 뱅크 그룹 어드레스 BG가 로직 "로우" 레벨로 입력되는 경우 로오 해머 리프레쉬 모드로 판단하여 로오 해머 리프레쉬신호 REF_RH를 활성화시킨다.
본 발명의 실시예에 따른 리프레쉬 명령 진리표는 도 4와 같이 나타낼 수 있지만, 이는 메모리 디바이스에 대한 일 예일 뿐 명령 진리표의 로직 레벨은 스펙에 따라 충분히 변경이 가능하다. 즉, 본 발명의 실시예에서는 뱅크 그룹 어드레스 BG를 노말 리프레쉬 모드와 로오 해머 리프레쉬 모드를 판단하는 어드레스로 사용하였지만, 이는 일 예 일뿐 다른 어드레스 또는 신호를 리프레쉬 모드 판단 신호로 이용할 수도 있다.
도 5 및 도 6은 도 2의 실시예에 따른 리프레쉬 제어 장치의 동작을 설명하기 위한 타이밍도이다.
도 5는 로오 해머 리프레쉬신호 REF_RH가 아닌 노말 리프레쉬신호 REF에 의해 로오 해머 리프레쉬 동작이 수행되는 경우를 나타낸다. 노말 리프레쉬신호 REF의 활성화 타이밍에서 로오 해머 리프레쉬 동작이 수행된다.
외부의 컨트롤러는 메모리 장치의 리프레쉬 동작을 최소화하기 위하여 리프레쉬 명령의 활성화 횟수를 줄일 수 있다. 즉, 컨트롤러는 전류 소모를 줄이기 위하여 온도 변화에 따라 리프레쉬 특성이 달라지는 특성을 이용하여 내부 온도를 모니터링하게 된다. 예를 들어, 컨트롤러는 온도가 감소되는 조건에서는 리프레쉬 명령의 활성화 횟수를 줄여(리프레쉬 간격을 늘려) 메모리 장치에 전달할 수 있다.
그러면, 리프레쉬신호 REF가 입력되는 주기(tREFI)가 기 설정된 리프레쉬 주기(예를 들면, 7.8㎲) (T1) 보다 커지게 된다. 이러한 경우, 로오 해머 리프레쉬 동작이 수행되는 횟수가 줄어들어 로오 해머링 현상이 발생하게 된다.
도 6은 노말 리프레쉬신호 REF와 로오 해머 리프레쉬신호 REF_RH를 모두 사용하여 로오 해머 리프레쉬 동작이 수행되는 경우를 나타낸다. 노말 리프레쉬신호 REF의 활성화 타이밍에서 로오 해머 리프레쉬 동작이 수행된다. 노말 리프레쉬신호 REF는 (T1) 주기로 활성화된다.
여기서, 로오 해머 리프레쉬신호 REF_RH의 한 주기 (T2)는 노말 리프레쉬신호 REF의 한 주기(T1)는 보다 짧게 설정될 수 있다. 그리고, 로오 해머 리프레쉬신호 REF_RH가 입력되는 시점으로부터 노말 리프레쉬신호 REF가 입력되는 시점까지의 구간을 tRFC_RH로 정의한다.
여기서, tREFI는 리프레쉬신호 REF가 활성화되는 간격(리프레쉬 동작 구간)을 나타낸다. 그리고, tRFC는 액티브 사이클이 시작될 수 있는데 걸리는 시간(리프레쉬 로오 사이클 타임), 즉, 리프레시 동작 동안 워드 라인을 활성화하고 프리차지시키는 최소의 시간을 나타낸다.
또한, tRFC_RH는 로오 해머 리프레쉬 명령의 입력시 필요하게 되는 최소 시간을 나타낸다. 즉, 로오 해머 리프레쉬신호 REF_RH가 입력되고 tRFC_RH 시간 이후에 노말 리프레쉬신호 REF가 입력될 수 있다.
그리고, 로오 해머 리프레쉬신호 REF_RH의 활성화 타이밍에서 로오 해머 리프레쉬 동작이 수행된다. 로오 해머 리프레쉬신호 REF_RH는 일정한 (T2) 주기로 계속해서 활성화된다.
리프레쉬신호 REF가 입력되는 주기(tREFI)가 기 설정된 리프레쉬 주기(예를 들면, 7.8㎲) (T1) 보다 큰 경우에도, 주기가 짧은 로오 해머 리프레쉬신호 REF_RH에 따라 로오 해머 리프레쉬 동작이 수행될 수 있다. 즉, 리프레쉬신호 REF의 주기(tREFI)와 상관없이 로오 해머 리프레쉬신호 REF_RH의 입력시마다 로오 해머 리프레쉬 동작이 중간중간 수행되도록 하여 로오 해머 리프레쉬 동작의 동작 횟수를 늘릴 수 있게 된다.
도 7은 본 발명의 다른 실시예에 따른 반도체 장치를 포함하는 시스템의 구성도이다.
도 7의 시스템은 반도체 장치(700)와 컨트롤러(1000)를 포함한다. 여기서, 반도체 장치(700)는 도 1 내지 도 6에 도시된 리프레쉬 제어 장치(600)와 코아 영역(500)을 포함한다.
리프레쉬 제어 장치(600)의 명령 디코더(100)로 입력되는 클록 CLK, 라스신호 RAS_n, 카스신호 CAS_n, 액티브신호 ACT_n, 라이트 인에이블신호 WE_n, 칩 선택신호 CS_n, 클록 인에이블신호 CKE, 뱅크 그룹 어드레스 BG_n 및 기타 어드레스는 반도체 장치(700)의 외부에 구비된 컨트롤러(1000)로부터 인가될 수 있다. 마찬가지로, 어드레스 래치(200)로 입력되는 어드레스 ADD는 반도체 장치(700)의 외부에 구비된 컨트롤러(1000)로부터 생성될 수 있다.
본 발명의 실시예가 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 실시예에 따른 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 명령신호와 특정 어드레스를 디코딩하여 리프레쉬신호, 액티브신호 및 일정 주기를 갖는 로오 해머 리프레쉬신호를 출력하는 명령 디코더;
    상기 리프레쉬신호와, 상기 액티브신호와, 상기 로오 해머 리프레쉬신호 및 래치 어드레스에 대응하여 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스를 출력하는 리프레쉬 제어부; 및
    상기 액티브 어드레스, 상기 로오 해머 어드레스 및 상기 리프레쉬 어드레스 중 어느 하나를 선택하여 리프레쉬 제어신호로 출력하는 조합부를 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 명령 디코더는
    클록, 라스신호, 카스신호, 액티브신호, 라이트 인에이블신호, 칩 선택신호 및 클록 인에이블신호 중 적어도 어느 하나 이상의 명령신호와 상기 특정 어드레스를 입력받아 디코딩하는 것을 특징으로 하는 리프레쉬 제어 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 명령 디코더는
    뱅크 그룹 어드레스의 로직 레벨에 대응하여 상기 리프레쉬 신호와 상기 로오 해머 리프레쉬신호 중 어느 하나를 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 특정 어드레스는 뱅크 그룹 어드레스인 것을 특징으로 하는 리프레쉬 제어 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리프레쉬 제어부는
    상기 리프레쉬신호의 활성화시 리프레쉬 모드로 판단하여 상기 리프레쉬 어드레스를 활성화시키고, 상기 로오 해머 리프레쉬신호의 활성화시 로오 해머 리프레쉬 모드로 판단하여 상기 로오 해머 어드레스를 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리프레쉬 제어부는
    상기 액티브신호의 활성화시 액티브 모드로 판단하여 상기 액티브 어드레스를 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리프레쉬 제어부는
    뱅크 그룹 어드레스가 제 1로직 레벨인 경우 상기 리프레쉬신호에 대응하여 상기 리프레쉬 어드레스를 활성화시키고, 상기 뱅크 그룹 어드레스가 제 2로직 레벨인 경우 상기 로오 해머 어드레스에 대응하여 상기 로오 해머 어드레스를 활성화시키는 것을 특징으로 하는 리프레쉬 제어 장치.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 로오 해머 어드레스에 의한 리프레쉬와 상기 리프레쉬 어드레스에 의한 리프레쉬는 동작 주기가 서로 상이한 것을 특징으로 하는 리프레쉬 제어 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 로오 해머 어드레스에 의한 리프레쉬 주기는 상기 리프레쉬 어드레스에 의한 리프레쉬 주기보다 짧은 것을 특징으로 하는 리프레쉬 제어 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    어드레스를 래치하여 상기 래치 어드레스를 출력하는 어드레스 래치를 더 포함하는 것을 특징으로 하는 리프레쉬 제어 장치.
  12. 명령신호를 디코딩하여 리프레쉬신호, 액티브신호 및 로오 해머 리프레쉬신호를 출력하고, 상기 리프레쉬신호와, 상기 액티브신호와, 상기 로오 해머 리프레쉬신호 및 특정 어드레스에 대응하여 액티브 어드레스, 로오 해머 어드레스 및 리프레쉬 어드레스를 제어하고, 상기 액티브 어드레스, 상기 로오 해머 어드레스 및 상기 리프레쉬 어드레스 중 어느 하나를 선택하여 리프레쉬 제어신호로 출력하는 리프레쉬 제어 장치; 및
    상기 리프레쉬 제어신호에 대응하여 리프레쉬 동작이 수행되는 코아 영역을 포함하는 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서, 상기 리프레쉬 제어 장치는
    상기 명령신호와 상기 특정 어드레스를 디코딩하여 상기 리프레쉬신호, 상기 액티브신호 및 상기 로오 해머 리프레쉬신호를 출력하는 명령 디코더;
    어드레스를 래치하여 상기 래치 어드레스를 출력하는 어드레스 래치;
    상기 리프레쉬신호와, 상기 액티브신호와, 상기 로오 해머 리프레쉬신호와, 상기 래치 어드레스에 대응하여 상기 액티브 어드레스, 상기 로오 해머 어드레스 및 상기 리프레쉬 어드레스를 출력하는 리프레쉬 제어부; 및
    상기 액티브 어드레스, 상기 로오 해머 어드레스 및 상기 리프레쉬 어드레스를 조합하여 리프레쉬 제어신호를 출력하는 조합부를 포함하는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 명령 디코더는
    클록, 라스신호, 카스신호, 액티브신호, 라이트 인에이블신호, 칩 선택신호 및 클록 인에이블신호 중 적어도 어느 하나 이상의 명령신호와 상기 특정 어드레스를 입력받아 디코딩하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 명령 디코더는
    뱅크 그룹 어드레스의 로직 레벨에 대응하여 상기 로오 해머 리프레쉬신호와 상기 리프레쉬신호 중 어느 하나를 활성화시키는 것을 특징으로 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 리프레쉬 제어부는
    상기 리프레쉬신호의 활성화시 리프레쉬 모드로 판단하여 상기 리프레쉬 어드레스를 활성화시키고, 상기 로오 해머 리프레쉬신호의 활성화시 로오 해머 리프레쉬 모드로 판단하여 상기 로오 해머 어드레스를 활성화시키는 것을 특징으로 하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 리프레쉬 제어부는
    상기 액티브신호의 활성화시 액티브 모드로 판단하여 상기 액티브 어드레스를 활성화시키는 것을 특징으로 하는 반도체 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 특정 어드레스는 뱅크 그룹 어드레스인 것을 특징으로 하는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서, 상기 리프레쉬 제어부는
    상기 뱅크 그룹 어드레스가 제 1로직 레벨인 경우 상기 리프레쉬신호에 대응하여 상기 리프레쉬 어드레스를 활성화시키고, 상기 뱅크 그룹 어드레스가 제 2로직 레벨인 경우 상기 로오 해머 어드레스에 대응하여 상기 로오 해머 어드레스를 활성화시키는 것을 특징으로 하는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서, 상기 코아 영역은
    상기 로오 해머 어드레스에 의한 리프레쉬와 상기 리프레쉬 어드레스에 의한 리프레쉬는 동작 주기가 서로 상이한 것을 특징으로 하는 반도체 장치.
KR1020160113926A 2016-09-05 2016-09-05 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치 KR102455027B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160113926A KR102455027B1 (ko) 2016-09-05 2016-09-05 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US15/361,172 US9818469B1 (en) 2016-09-05 2016-11-25 Refresh control device and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160113926A KR102455027B1 (ko) 2016-09-05 2016-09-05 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20180026958A KR20180026958A (ko) 2018-03-14
KR102455027B1 true KR102455027B1 (ko) 2022-10-17

Family

ID=60255687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160113926A KR102455027B1 (ko) 2016-09-05 2016-09-05 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US9818469B1 (ko)
KR (1) KR102455027B1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) * 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
JP6622843B2 (ja) * 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
KR20190123875A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102617016B1 (ko) * 2018-09-17 2023-12-27 삼성전자주식회사 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) * 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11356081B2 (en) * 2019-09-06 2022-06-07 Micron Technology, Inc. Average interval generator
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
CN116153357A (zh) * 2021-11-19 2023-05-23 长鑫存储技术有限公司 一种锤击刷新方法、锤击刷新电路及半导体存储器
JP7433518B2 (ja) 2021-11-19 2024-02-19 チャンシン メモリー テクノロジーズ インコーポレイテッド ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236110B2 (en) * 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
KR102128475B1 (ko) 2014-03-27 2020-07-01 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160035444A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device

Also Published As

Publication number Publication date
KR20180026958A (ko) 2018-03-14
US9818469B1 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
KR102455027B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US10930335B2 (en) Apparatuses and methods for selective row refreshes
US10971206B2 (en) Semiconductor memory device
US9691466B1 (en) Memory device including refresh controller
US9437275B2 (en) Memory system and method for operating the same
KR102433093B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR102441031B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US9190139B2 (en) Memory and memory system including the same
US9311985B2 (en) Memory and memory system for periodic targeted refresh
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9514798B2 (en) Address storage circuit and memory and memory system including the same
TWI615855B (zh) 位址偵測電路及具有該位址偵測電路之記憶體裝置
KR20150064953A (ko) 반도체 메모리 장치
US9361954B2 (en) Memory device, memory system and operating method thereof
US10475503B2 (en) Circuit for selecting row to be refreshed
US20230298653A1 (en) Memory and operation method thereof
TWI582580B (zh) 記憶體儲存裝置及其操作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant