JP7433518B2 - ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ - Google Patents

ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ Download PDF

Info

Publication number
JP7433518B2
JP7433518B2 JP2023514723A JP2023514723A JP7433518B2 JP 7433518 B2 JP7433518 B2 JP 7433518B2 JP 2023514723 A JP2023514723 A JP 2023514723A JP 2023514723 A JP2023514723 A JP 2023514723A JP 7433518 B2 JP7433518 B2 JP 7433518B2
Authority
JP
Japan
Prior art keywords
refresh
signal
word line
state
rowhammer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023514723A
Other languages
English (en)
Other versions
JP2024500591A (ja
Inventor
ジーシン チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202111399125.2A external-priority patent/CN116153357A/zh
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of JP2024500591A publication Critical patent/JP2024500591A/ja
Application granted granted Critical
Publication of JP7433518B2 publication Critical patent/JP7433518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Description

（関連出願への相互参照）
本開示は、出願番号が２０２１１１３９９１２５．２であり、出願日が２０２１年１１月１９日であり、発明名称が「ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ」である中国特許出願に基づいて提出され、該中国特許出願の優先権を主張し、該中国特許出願の全ての内容が参照により本開示に組み込まれる。
本開示は、集積回路技術分野に関し、特に、ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリに関する。
動的ランダムアクセスメモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、コンピュータで一般的に使用される半導体記憶装置であり、多くの重複したメモリセルから構成され、異なるメモリセルはワードラインとビットラインにより選択操作を行う必要がある。つまり、ＤＲＡＭには大量のワードラインが存在し、これらのワードラインは隣接して配列されており、あるワードラインがローハンマー攻撃（Ｒｏｗ Ｈａｍｍｅｒ）を受けると、該ワードラインに隣接するワードラインにエラーが発生する可能性がある。関連技術では、ローハンマー攻撃が検出された後、影響が受けられたワードラインに対してリフレッシュ処理を行う。しかしながら、該リフレッシュ処理は２つのリフレッシュ命令によって完了する必要があるため、帯域幅リソースを占有し、リフレッシュエラーを招きやすい。
本開示の実施形態は、ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリを提供し、それは、ローハンマーリフレッシュプロセスによって占有される帯域幅リソースを減少させ、リフレッシュの正確性を高めることができる。
第１態様では、本開示の実施形態は、ローハンマーリフレッシュ方法を提供し、該方法は、
目標ワードラインに対するローハンマーリフレッシュ命令を決定することと、
ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効状態にすることであって、予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期にローハンマーリフレッシュ命令を実行することを指示する、ことと、
第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しないことが検出される場合、予め設定されたローハンマーリフレッシュ信号の有効状態を第１リフレッシュ周期の次のリフレッシュ周期まで継続することと、を含む。
いくつかの実施形態では、前記ローハンマーリフレッシュ方法は、
ローハンマーリフレッシュ命令を完了したことが検出される場合、予め設定されたローハンマーリフレッシュ信号を無効状態にすることをさらに含む。
いくつかの実施形態では、ローハンマーリフレッシュ命令は、目標ワードラインの第１隣接ワードラインと目標ワードラインの第２隣接ワードラインをリフレッシュすることを指示し、
対応して、前記ローハンマーリフレッシュ方法は、第１リフレッシュ周期において、第１隣接ワードラインと第２隣接ワードラインがすべてリフレッシュされたか否かを判断することと、第１隣接ワードラインがリフレッシュされ、第２隣接ワードラインがリフレッシュされない場合、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しないと決定すること、又は、第１隣接ワードラインと第２隣接ワードラインがすべてリフレッシュされた場合、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了したと決定することをさらに含む。
いくつかの実施形態では、前記ローハンマーリフレッシュ方法は、第１目標状態信号と第２目標状態信号を決定することであって、第１目標状態信号は第１隣接ワードラインのリフレッシュ状態を記録するために用いられ、第２目標状態信号は第２隣接ワードラインのリフレッシュ状態を記録するために用いられる、ことと、第１隣接ワードラインをリフレッシュするとき、第１目標状態信号を有効状態にし、第２目標状態信号を無効状態にすることと、第２隣接ワードラインをリフレッシュするとき、第１目標状態信号を無効状態にし、第２目標状態信号を有効状態にすることと、をさらに含む。
いくつかの実施形態では、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しないことが検出された場合、前記ローハンマーリフレッシュ方法は、ワードライン活性化命令を受信したかどうかを判断することと、判断結果がＹＥＳである場合、第１目標状態信号と第２目標状態信号の両方を無効状態にすることと、をさらに含む。
いくつかの実施形態では、前記ローハンマーリフレッシュ方法は、予め設定されたローハンマーリフレッシュ信号が有効状態にあるかどうかを判断することと、予め設定されたローハンマーリフレッシュ信号が有効状態にある場合、第１目標状態信号と第２目標状態信号とを決定することと、第１目標状態信号と第２目標状態信号とに基づいて、目標ワードラインの隣接ワードラインに対してワードラインリフレッシュ処理を行うことと、をさらに含む。
いくつかの実施形態では、前記第１目標状態信号と第２目標状態信号とに基づいて、目標ワードラインの隣接ワードラインに対してワードラインリフレッシュ処理を行うことは、第１目標状態信号と第２目標状態信号がいずれも無効状態にある場合、第１隣接ワードラインと第２隣接ワードラインに対してワードラインリフレッシュ処理をそれぞれ行うことと、第１目標状態信号が有効状態にあり、第２目標状態信号が無効状態にある場合、第２隣接ワードラインに対して２回ワードラインリフレッシュ処理を行うことと、を含む。
第２態様では、本開示の実施形態は、ローハンマーリフレッシュ回路を提供し、該ローハンマーリフレッシュ回路は、
検出回路を含み、前記検出回路は、
ローハンマーリフレッシュトリガ信号とリフレッシュ実行信号とを決定し、
ローハンマーリフレッシュトリガ信号が目標ワードラインに対するローハンマーリフレッシュ命令を受信したことを指示し、リフレッシュ実行信号がローハンマーリフレッシュ命令を完了しないことを指示する場合、有効状態にある予め設定されたローハンマーリフレッシュ信号を出力するために用いられ、
ここで、予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期内にローハンマーリフレッシュ命令を実行することを指示し、予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しない場合に、第１リフレッシュ周期の次のリフレッシュ周期まで継続される。
いくつかの実施形態では、リフレッシュ実行信号は、初回リフレッシュ実行信号とリフレッシュパルス信号とを含み、
対応して、検出回路は、第１クロック回路と、第１リフレッシュ状態決定回路と、制御信号出力回路とを含み、
第１リフレッシュ状態決定回路は、ローハンマーリフレッシュトリガ信号、第１クロック信号及び第１反転クロック信号に基づいて、第１リフレッシュ状態信号及び第２リフレッシュ状態信号を決定するために用いられ、第１クロック回路は、第１リフレッシュ状態信号、初回リフレッシュ実行信号及びリフレッシュパルス信号に基づいて、第１クロック信号及び第１反転クロック信号を決定するために用いられ、制御信号出力回路は、ローハンマーリフレッシュトリガ信号及び第２リフレッシュ状態信号に基づいて、予め設定されたローハンマーリフレッシュ信号を決定するために用いられ、ここで、ローハンマーリフレッシュ命令は、目標ワードラインの第１隣接ワードラインと目標ワードラインの第２隣接ワードラインに対してワードラインリフレッシュ処理を行うことを指示し、初回リフレッシュ実行信号は、各リフレッシュ周期に初めて発生したワードラインリフレッシュ処理を指示するために用いられ、リフレッシュパルス信号は、各リフレッシュ周期に毎回発生したワードラインリフレッシュ処理を指示するために用いられる。
いくつかの実施形態では、第１クロック回路は、第１二入力ＮＡＮＤゲートと、第２二入力ＮＡＮＤゲートと、第１ＮＯＴゲートとを含み、第１二入力ＮＡＮＤゲートの入力端は、それぞれ第１リフレッシュ状態信号及び初回リフレッシュ実行信号に接続され、第２二入力ＮＡＮＤゲートの入力端は、それぞれ第１二入力ＮＡＮＤゲートの出力端及びリフレッシュパルス信号に接続され、第２二入力ＮＡＮＤゲートの出力端は、第１反転クロック信号を出力するために用いられ、第１ＮＯＴゲートの入力端は、第１反転クロック信号に接続され、第１ＮＯＴゲートの出力端は、第１クロック信号を出力するために用いられる。
いくつかの実施形態では、第１リフレッシュ状態決定回路は、第１二入力ＮＯＲゲートと、第３二入力ＮＡＮＤゲートと、第２ＮＯＴゲートと、第１フリップフロップと、第２フリップフロップを含み、第１二入力ＮＯＲゲートの入力端は、それぞれ第１リフレッシュ状態信号及び第２リフレッシュ状態信号に接続され、第３二入力ＮＡＮＤゲートの入力端は、それぞれ第１二入力ＮＯＲゲートの出力端及びローハンマーリフレッシュトリガ信号に接続され、第２ＮＯＴゲートの入力端は、それぞれ第３二入力ＮＡＮＤゲートの出力端に接続され、第１フリップフロップの入力端は、第２ＮＯＴゲートの出力端に接続され、第１フリップフロップのクロック端は、それぞれ第１クロック信号及び第１反転クロック信号に接続され、第１フリップフロップの出力端は、第１リフレッシュ状態信号を出力するために用いられ、第２フリップフロップの入力端は、第１リフレッシュ状態信号に接続され、第２フリップフロップのクロック端は、それぞれ第１クロック信号及び第１反転クロック信号に接続され、第２フリップフロップの出力端は、第２リフレッシュ状態信号を出力するために用いられる。
いくつかの実施形態では、制御信号出力回路は、第３ＮＯＴゲートと、第４二入力ＮＡＮＤゲートと、第４ＮＯＴゲートとを含み、第３ＮＯＴゲートの入力端は、第２リフレッシュ状態信号に接続され、第４二入力ＮＡＮＤゲートの入力端は、それぞれ第３ＮＯＴゲートの出力端及びローハンマーリフレッシュトリガ信号に接続され、第４ＮＯＴゲートの入力端は、第４二入力ＮＡＮＤゲートの出力端に接続され、第４ＮＯＴゲートの出力端は、予め設定されたローハンマーリフレッシュ信号を出力するために用いられる。
いくつかの実施形態では、ローハンマーリフレッシュ回路は、状態カウント回路をさらに含み、状態カウント回路は、予め設定されたローハンマーリフレッシュ信号及びワードライン状態信号を受信し、予め設定されたローハンマーリフレッシュ信号及びワードライン状態信号に基づいて、第１目標状態信号及び第２目標状態信号を決定するために用いられ、ここで、第１目標状態信号は、第１隣接ワードラインのリフレッシュ状態を記録するために用いられ、第２目標状態信号は、第２隣接ワードラインのリフレッシュ状態を記録するために用いられる。
いくつかの実施形態では、ワードライン状態信号は、リフレッシュ状態有効信号とワードラインオンパルス信号とを含み、状態カウント回路は、第２クロック回路と、第２リフレッシュ状態決定回路と、リセット回路とを含み、第２クロック回路は、予め設定されたローハンマーリフレッシュ信号、リフレッシュ状態有効信号及びワードラインオンパルス信号に基づいて、第２クロック信号及び第２反転クロック信号を決定するために用いられ、リセット回路は、リフレッシュ状態有効信号、ワードラインオンパルス信号及び第１目標状態信号に基づいて、リセット信号を決定するために用いられ、第２リフレッシュ状態決定回路は、第２クロック信号、第２反転クロック信号及びリセット信号に基づいて、第１目標状態信号及び第２目標状態信号を決定するために用いられ、ここで、リフレッシュ状態有効信号は１つのリフレッシュ周期内にあるかどうかを指示し、ワードラインオンパルス信号は任意のワードラインのオンを指示する。
いくつかの実施形態では、第２クロック回路、第１三入力ＮＡＮＤゲートと、第５ＮＯＴゲートとを含み、第１三入力ＮＡＮＤゲートの入力端は、それぞれ予め設定されたローハンマーリフレッシュ信号、リフレッシュ状態有効信号及びワードラインオンパルス信号に接続され、第１三入力ＮＡＮＤゲートの出力端は、第２反転クロック信号を出力するために用いられ、第５ＮＯＴゲートの入力端は、第１三入力ＮＡＮＤゲートの出力端に接続され、第５ＮＯＴゲートの出力端は、第２クロック信号を出力するために用いられる。
いくつかの実施形態では、第２リフレッシュ状態決定回路は、第３フリップフロップと、第４フリップフロップと、第６ＮＯＴゲートとを含み、第３フリップフロップの入力端は、第６ＮＯＴゲートにより第３フリップフロップの出力端に接続され、第３フリップフロップの出力端は、第１目標状態信号を出力するために用いられ、第３フリップフロップのクロック端は、それぞれ第２クロック信号及び第２反転クロック信号に接続され、第４フリップフロップの入力端は、第１目標状態信号に接続され、第４フリップフロップのクロック端は、それぞれ第２クロック信号及び第２反転クロック信号に接続され、第４フリップフロップの出力端は、第２目標状態信号を出力するために用いられ、第３フリップフロップ及び第４フリップフロップのそれぞれのリセット端は、いずれもリセット信号に接続される。
いくつかの実施形態では、リセット回路は、第７ＮＯＴゲートと、第２三入力ＮＡＮＤゲートとを含み、第７ＮＯＴゲートの入力端は、リフレッシュ状態有効信号に接続され、第２三入力ＮＡＮＤゲートの入力端は、それぞれ第７ＮＯＴゲートの出力端、ワードラインオンパルス信号及び第１目標状態信号に接続される、第２三入力ＮＡＮＤゲートの出力端は、リセット信号を出力するために用いられる。
第３態様では、本開示の実施形態は、第２態様に記載のローハンマーリフレッシュ回路を備える、半導体メモリを提供する。
本開示の実施形態は、ローハンマーリフレッシュ方法、ローハンマーリフレッシュ方法及び半導体メモリを提供し、該方法は、目標ワードラインに対するローハンマーリフレッシュ命令を決定することと、前記ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効状態にすることであって、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期に前記ローハンマーリフレッシュ命令を実行することを指示することと、前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了しないことが検出される場合、前記予め設定されたローハンマーリフレッシュ信号の有効状態を前記第１リフレッシュ周期の次のリフレッシュ周期まで継続することと、を含む。このように、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
関連技術によるローハンマーリフレッシュのプロセス概略図である。 関連技術による別のローハンマーリフレッシュのプロセス概略図である。 関連技術によるさらなるローハンマーリフレッシュのプロセス概略図である。 本開示の実施形態によるローハンマーリフレッシュ方法のフローチャートである。 本開示の実施形態によるローハンマーリフレッシュ回路の構造的概略図である。 本開示の実施形態による検出回路の構造的概略図である。 本開示の実施形態による第１クロック回路の具体的な回路構造の概略図である。 本開示の実施形態による第１リフレッシュ状態決定回路の具体的な回路構造の概略図である。 本開示の実施形態による制御信号出力回路の具体的な回路構造の概略図である。 本開示の実施形態による検出回路の信号タイミング概略図である。 本開示の実施形態による別のローハンマーリフレッシュ回路の構造的概略図である。 本開示の実施形態による状態カウント回路の構造的概略図である。 本開示の実施形態による第２クロック回路の具体的な回路構造の概略図である。 本開示の実施形態による第２リフレッシュ状態決定回路の具体的な回路構造の概略図である。 本開示の実施形態によるリセット回路の具体的な回路構造の概略図である。 本開示の実施形態による半導体メモリの構造的概略図である。
以下に本開示の実施形態における図面を参照しながら本開示の実施形態における技術案を明確かつ完全に説明し、ここで説明される具体的な実施形態は、関連する出願を説明するためだけのものであり、該出願を限定するものではないことを理解することができる。また、説明を容易にするために、図面には関連する出願に関連する部分のみが示されることを説明すべきである。
特に定義しない限り、本明細書で使用される全ての技術用語及び科学用語は、本開示の技術分野に属する当業者が一般に理解するものと同じ意味を有する。本明細書で使用される用語は、本開示を限定することを意図するものではなく、本開示の実施形態を説明するためだけのものである。
以下の説明に係る「いくつかの実施形態」は、全ての可能な実施形態のサブセットが説明されるが、「いくつかの実施形態」は全ての可能な実施形態の同じサブセット又は異なるサブセットであってよく、且つ衝突しない場合に互いに組み合わせることができることが理解され得る。
指摘すべきこととして、本開示の実施形態に係る用語「第１／第２／第３」は、類似するオブジェクトを区別するためのものであり、オブジェクトに対する特定の順序を表すものではなく、「第１／第２／第３」は、本明細書で説明される本開示の実施形態が本明細書で図示又は説明される以外の順序で実施できるように、許可された場合に特定の順序又は前後順序を交換することができることが理解され得る。
以下、本開示の実施形態に係る英語語彙及びその略語について説明する。
Ｒｏｗ Ｈａｍｍｅｒ：ハンマー攻撃、又はローハンマーと呼ばれる
Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＤＲＡＭ）：動的ランダムアクセスメモリ
Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（ＳＤＲＡＭ）：同期動的ランダムアクセスメモリ
Ｍｅｍｏｒｙ Ａｒｒａｙ：メモリアレイ
Ｗｏｒｄ Ｌｉｎｅ（ＷＬ）：ワードライン
Ｂｉｔ Ｌｉｎｅ（ＢＬ）：ビットライン
ＲＨＲ：予め設定されたローハンマーリフレッシュ信号
ＲＨＲａｃｔ１：第１目標状態信号
ＲＨＲａｃｔ２：第２目標状態信号
ＲＨＲＳｔａｒｔ：ローハンマーリフレッシュトリガ信号
Ｒｅｆｒｅｓｈｐｕｌｓｅ１：初回リフレッシュ実行信号
ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒ：リフレッシュパルス信号
ＲＨＲＣｋ：第１クロック信号
ＲＨＲＣｋＮ：第１反転クロック信号
ＲＨＲＳｔａｔｅ１：第１リフレッシュ状態信号
ＲＨＲＳｔａｔｅ２：第２リフレッシュ状態信号
Ｒｆｓｈ：リフレッシュ状態有効信号
ＲａｓＥｎｐｕｌｓｅ：ワードラインオンパルス信号
ＲＨＲＣｏｕｎｔｅｒ：第２クロック信号
ＲＨＲＣｏｕｎｔｅｒＮ：第２反転クロック信号
ＲｅｓｅｔＮ：リセット信号
動的ランダムアクセスメモリは、コンピュータにおいて一般的に使用される半導体記憶装置であり、多くの重複するメモリセルからＭｅｍｏｒｙ Ａｒｒａｙを構成し、異なるメモリセルはワードラインとビットラインにより選択操作を行う必要があることを理解すべきである。
現在、メモリセルがますます密集し、ワードライン間の距離が小さくなるため、隣接するワードライン間のコンデンサカップリングが増大する。この場合、ワードライン（目標ローとも呼ばれる）を繰り返して活性化すると、２つの隣接するワードライン（被害者ローとも呼ばれる）が電磁妨害を受けることを引き起す可能性があり、それによって被害者ローのメモリセルに電荷紛失が発生し、最終的に、これらのメモリセルは、被害者ローの次のリフレッシュの前にデータを失う可能性がある。以上の情況は、Ｒｏｗ Ｈａｍｍｅｒと呼ばれる。
つまり、１本のワードラインがＲｏｗ Ｈａｍｍｅｒ攻撃を受ける場合、このワードラインに隣接する２本のワードラインが大きな妨害を受けることになる。したがって、ローハンマーの影響を除去するために、目標ローがローハンマーを受けることが検出された場合、目標ローの両側にある被害者ローをリフレッシュする必要があり、それは、ローハンマーリフレッシュ（Ｒｏｗ Ｈａｍｍｅｒ Ｒｅｆｒｅｓｈ）と呼ばれる。
説明を便利にするために、この２本のＷＬ（即ち、被害者ロー）のアドレスを対応してＲａ及びＲｂと呼び、この２つのアドレスに対するリフレッシュ操作をＲＨＲａ及びＲＨＲｂと呼ぶ。図１Ａを参照すると、関連技術によるローハンマーリフレッシュのプロセス概略図が示される。図１Ｂを参照すると、関連技術による別のローハンマーリフレッシュのプロセス概略図が示される。図１Ａ及び図１Ｂにおいて、ＡｃｔＣｍｄはワードライン活性化コマンドを指し、ＰｒｅＣｍｄはワードラインプリチャージコマンド（Ｐｒｅ）を指し、ＲＥＦＣｍｄＡは第一のリフレッシュコマンドを指し、ＲＥＦＣｍｄＢは第二のリフレッシュコマンドを指す。また、１つのリフレッシュコマンドを完了するのに必要な時間は、１つのリフレッシュ周期とも呼ばれる。
１つの関連技術では、図１Ａに示すように、隣接するワードラインのリフレッシュは２つのリフレッシュコマンドに関わる必要があり、これは帯域幅リソースを占有するだけでなく、いくつかのエラーを引き起こしやすい。別の関連技術では、図１Ｂに示すように、隣接するワードラインのリフレッシュは１つのリフレッシュコマンドにおいて完了するが、この方法はいくつかの偶発的な場合に、ＲＨＲのエラーを引き起こす可能性もある。
１つのリフレッシュコマンドによりローハンマーリフレッシュプロセスを完了することを例として、発生する可能性のある偶発的なエラーについて説明する。図２を参照すると、関連技術によるさらなるローハンマーリフレッシュ方法のプロセス概略図が示される。図２に示すように、ローハンマーリフレッシュ命令を受信した後、ＲＨＲ信号が有効状態になることで、リフレッシュコマンド（ＲＥＦＣｍｄ１など）においてローハンマーリフレッシュを行うようにＭｅｍｏｒｙ Ａｒｒａｙを指示する。ここで、リフレッシュコマンドは２回のパルス、即ち１ｓｔＰｕｌｓｅと２ｎｄＰｕｌｓｅに対応し、それによって、２回のパルスによりＲＨＲａとＲＨＲｂをそれぞれ実行することで、１つのリフレッシュコマンドにおいてローハンマーリフレッシュを完了する。しかしながら、いくつかの不正な操作によってリフレッシュコマンドＲＥＦＣｍｄ１の２回目のパルス（２ｎｄＰｕｌｓｅ）が欠落する場合、ＲＨＲａとＲＨＲｂが２つのＲｅｆｒｅｓｈコマンドにおいて別々に実行される情況が発生し、さらにＲＨＲａとＲＨＲｂの間にワードライン活性化（Ａｃｔｉｖｅ）、ワードラインプリチャージ（Ｐｒｅｃｈａｒｇｅ）などの操作が発生することを引き起こす可能性があり、つまり、ローハンマーリフレッシュが完了していない場合に、ワードライン活性化又はワードラインプリチャージなどの操作が発生し、このような情況は避ける必要がある。
これに基づいて、本開示の実施形態は、ローハンマーリフレッシュ方法を提供し、該方法は、目標ワードラインに対するローハンマーリフレッシュ命令を決定することと、前記ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効状態にすることであって、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期に前記ローハンマーリフレッシュ命令を実行することを指示することと、前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了しないことが検出される場合、前記予め設定されたローハンマーリフレッシュ信号の有効状態を前記第１リフレッシュ周期の次のリフレッシュ周期まで継続することと、を含む。このように、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
以下、図面を参照しながら本開示の各実施形態について詳細に説明する。
本開示の一実施形態では、図３を参照すると、本開示の実施形態によるローハンマーリフレッシュ方法のフローチャートが示される。図３に示すように、該方法は、以下のＳ１０１～Ｓ１０３を含むことができる。
Ｓ１０１において、目標ワードラインに対するローハンマーリフレッシュ命令を決定する。
説明すべきこととして、本開示の実施形態が提供するローハンマーリフレッシュ方法は、ＤＲＡＭ、ＳＤＲＡＭなどの半導体記憶装置に適用され、Ｒｏｗ Ｈａｍｍｅｒ攻撃を受けたワードラインをより良くリフレッシュすることができる。
ここで、目標ワードラインはＲｏｗ Ｈａｍｍｅｒ攻撃における目標ローを指し、第１隣接ワードラインと第２隣接ワードラインはＲｏｗ Ｈａｍｍｅｒ攻撃における被害者ローを指す。
半導体記憶装置については、目標ワードラインに対するＲｏｗ Ｈａｍｍｅｒ攻撃を検出した後、目標ワードラインに対するローハンマーリフレッシュ命令を生成することで、第１隣接ワードラインと第２隣接ワードラインをリフレッシュすることを指示し、第１隣接ワードラインと第２隣接ワードラインにデータ紛失が発生する問題を回避する。
ここで、Ｒｏｗ Ｈａｍｍｅｒ攻撃を判定する方法は関連技術を参照することができ、本開示の実施形態では詳細に説明しない。
Ｓ１０２において、ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効状態にし、ここで、予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期にローハンマーリフレッシュ命令を実行することを指示する。
説明すべきこととして、半導体記憶装置には、ローハンマーリフレッシュ操作を行うようにメモリアレイ（Ｍｅｍｏｒｙ Ａｒｒａｙ）を指示するための予め設定されたローハンマーリフレッシュ信号が設けられる。言い換えれば、予め設定されたローハンマーリフレッシュ信号が有効であれば、Ｍｅｍｏｒｙ Ａｒｒａｙは指定されたワードラインに対してローハンマーリフレッシュを行う必要があり、予め設定されたローハンマーリフレッシュ信号が無効であれば、Ｍｅｍｏｒｙ Ａｒｒａｙはローハンマーリフレッシュを行う必要がない。
ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効にすることで、第１リフレッシュ周期にリフレッシュ命令を実行する。ここで、リフレッシュ周期は、リフレッシュ操作を実行するための時間周期と理解することができ、具体的に、リフレッシュコマンドを受信した後、次の操作命令を受信しない前の時間を指し、即ち、１つのリフレッシュ周期が１つのリフレッシュコマンドに対応する。第１リフレッシュ周期は、予め設定されたローハンマーリフレッシュ信号が有効状態になってから最も近いリフレッシュ周期を指すことができる。
Ｓ１０３において、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しないことが検出される場合、予め設定されたローハンマーリフレッシュ信号の有効状態を第１リフレッシュ周期の次のリフレッシュ周期まで継続する。
説明すべきこととして、正常の場合、第１リフレッシュ周期には第１隣接ワードラインと第２隣接ワードラインをリフレッシュし、ローハンマーリフレッシュ命令を完了することができる。しかし、偶発的なエラーが発生した場合、第１リフレッシュ周期にはローハンマーリフレッシュ命令を完了することができない可能性があり、予め設定されたローハンマーリフレッシュ信号の有効状態を第１リフレッシュ周期の次のリフレッシュ周期まで継続し、それによって２つのリフレッシュ周期内にローハンマーリフレッシュ命令を完了する。
半導体記憶装置では、リフレッシュ周期だけでなく、他の操作周期も存在するため、第１リフレッシュ周期と次のリフレッシュ周期は時間的に連続しているわけではないことを理解すべきである。
いくつかの実施形態では、ローハンマーリフレッシュ命令を完了したことが検出される場合、予め設定されたローハンマーリフレッシュ信号を無効状態にする。
説明すべきこととして、第１リフレッシュ周期にローハンマーリフレッシュ命令を完了すると、第１リフレッシュ周期が終了した後に予め設定されたローハンマーリフレッシュ信号を無効状態にし、このとき１つのリフレッシュコマンドによりローハンマーリフレッシュプロセスを完了する。逆に、第１リフレッシュ周期にローハンマーリフレッシュ命令を完了しないと、予め設定されたローハンマーリフレッシュ信号の有効状態は第１リフレッシュ周期の次のリフレッシュ周期まで継続され、それによって次のリフレッシュ周期にローハンマーリフレッシュプロセスを続行し、このとき２つのリフレッシュコマンドによりローハンマーリフレッシュプロセスを完了する。
つまり、１つの関連技術では、予め設定されたローハンマーリフレッシュ信号の有効状態は２つのリフレッシュ周期を固定して継続し、それによって２つのリフレッシュコマンド内に１つのローハンマーリフレッシュ命令を完成するが、このように占有する帯域幅は大きく、資源を浪費する。別の関連技術では、予め設定されたローハンマーリフレッシュ信号の有効状態は１つのリフレッシュ周期を固定して継続し、１つのリフレッシュコマンド内に１つのローハンマーリフレッシュ命令を完了するが、偶発的なエラーのためリフレッシュ失敗を引き起こす可能性がある。
本開示の実施形態では、自動誤り訂正が可能なローハンマーリフレッシュ方法を提供し、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
説明すべきこととして、ローハンマーリフレッシュ命令は、目標ワードラインの第１隣接ワードラインと目標ワードラインの第２隣接ワードラインをリフレッシュすることを指示する。
対応して、いくつかの実施形態では、該方法は、さらに、
第１リフレッシュ周期において、第１隣接ワードラインと第２隣接ワードラインがすべてリフレッシュされたか否かを判断することと、
第１隣接ワードラインがリフレッシュされ、第２隣接ワードラインがリフレッシュされていない場合、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しないと決定すること、又は、
第１隣接ワードラインと第２隣接ワードラインがすべてリフレッシュされた場合、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了したと決定することを含むことができる。
つまり、ローハンマーリフレッシュ命令は、目標ワードラインの両側の第１隣接ワードラインと第２隣接ワードラインをそれぞれリフレッシュすることを含む。したがって、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ状態により、第１リフレッシュ周期内に該ローハンマーリフレッシュ命令が完了するか否かを判断する。
いくつかの実施形態では、それぞれ第１隣接ワードラインと第２隣接ワードラインの状態を記録するために用いられる第１目標状態信号と第２目標状態信号を設定する。該方法は、さらに、
第１目標状態信号と第２目標状態信号を決定することであって、第１目標状態信号は第１隣接ワードラインのリフレッシュ状態を記録するために用いられ、第２目標状態信号は第２隣接ワードラインのリフレッシュ状態を記録するために用いられることと、
第１隣接ワードラインをリフレッシュするとき、第１目標状態信号を有効状態にし、第２目標状態信号を無効状態にすることと、
第２隣接ワードラインをリフレッシュするとき、第１目標状態信号を無効状態にし、第２目標状態信号を有効状態にすることと、を含むことができる。
説明すべきこととして、第１目標状態信号と第２目標状態信号の初期状態はいずれも無効であることを理解すべきである。ローハンマーリフレッシュ命令を受信した後、第１隣接ワードラインをリフレッシュし、このとき、第１目標状態信号は有効にジャンプし、第２目標状態信号は依然として無効であり、最後に、第２隣接ワードラインをリフレッシュし、第１目標状態信号は再び無効にジャンプし、第２目標状態信号は有効にジャンプし、ローハンマーリフレッシュ命令が完了する。
また、ローハンマーリフレッシュ命令が完了した後、第１目標状態信号と第２目標状態信号は再び無効状態にリセットされ、その具体的なリセットプロセスは複数の原理の回路によって実現され得、本開示の実施形態は説明を省略する。
上記の場合に加えて、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ操作との間にワードライン活性化操作が挿入される可能性がある。つまり、第１リフレッシュ周期に第１隣接ワードラインのリフレッシュのみを完了し、第１リフレッシュ周期が終了した後、ワードライン活性化命令を受信して活性化操作周期に入り、その後再び次のリフレッシュ周期に入り、次のリフレッシュ周期内に第２隣接ワードラインに対する操作を完了する。このような場合には処理エラーを招きやすく、本開示の実施形態では、このような場合に対して、後続の処理のために個別に記録する。例示的に、この場合、第１目標状態信号と第２目標状態信号は共に無効にされる．
したがって、いくつかの実施形態では、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しないことが検出された場合、該方法は、さらに、
ワードライン活性化命令を受信したかどうかを判断することと、
判断結果がＹＥＳである場合、第１目標状態信号と第２目標状態信号の両方を無効状態にすることと、を含むことができる。
このように、あるリフレッシュ周期の開始時に、第１目標状態信号と第２目標状態信号が無効であれば、前のローハンマーリフレッシュ命令が正常に完了する可能性と、前のローハンマーリフレッシュ命令が完了しておらず、かつワードライン活性化命令を受信する可能性との２つの可能性がある。上記の２つの可能性に対して、後続で同様の処理を行うことができるため、細分化は行われないことを理解すべきである。あるリフレッシュ周期の開始時に、第１目標状態信号が有効で、第２目標状態信号が無効であれば、前のローハンマーリフレッシュ命令が完了しておらず、かつワードライン活性化命令を受信しない。
このように、第１目標状態信号と第２目標状態信号により、後続で的確な処理を行うために、偶発的なエラー時にワードライン活性化命令が挿入されるか否かを区別することができる。
説明すべきこととして、ワードライン活性化命令は、Ｍｅｍｏｒｙ Ａｒｒａｙのいずれかのワードラインに対する活性化命令であってもよく、目標ワードライン、第１隣接ワードライン、第２隣接ワードラインに限定されるものではない。
いくつかの実施形態では、該方法は、さらに、
予め設定されたローハンマーリフレッシュ信号が有効状態にある場合、第１目標状態信号と第２目標状態信号とを決定することと、
第１目標状態信号と第２目標状態信号とに基づいて、目標ワードラインの隣接ワードラインに対してワードラインリフレッシュ処理を行うことと、を含むことができる。
説明すべきこととして、予め設定されたローハンマーリフレッシュ信号が有効である場合、第１目標状態信号と第２目標状態信号に基づいてリフレッシュ処理を行う具体的なステップを決定する必要がある。
具体的に、前記第１目標状態信号と第２目標状態信号とに基づいて、目標ワードラインの隣接ワードラインに対してワードラインリフレッシュ処理を行うことは、
第１目標状態信号と第２目標状態信号がいずれも無効状態にある場合、第１隣接ワードラインと第２隣接ワードラインに対してワードラインリフレッシュ処理をそれぞれ行うことと、
第１目標状態信号が有効状態にあり、第２目標状態信号が無効状態にある場合、第２隣接ワードラインに対して２回ワードラインリフレッシュ処理を行うことと、を含むことができる。
説明すべきこととして、偶発的なエラーが発生した場合、次のリフレッシュ周期の開始時に、第１目標状態信号と第２目標状態信号がいずれも無効であれば、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ中にワードライン活性化操作が挿入されることを回避するために、第１隣接ワードラインと第２隣接ワードラインをそれぞれリフレッシュする。第１目標状態信号が有効で第２目標状態信号が無効であれば、第２隣接ワードラインを２回リフレッシュする。
言い換えれば、あるリフレッシュ周期に対して、少なくとも次の２つのケースがある。
ケース１において、あるリフレッシュ周期の開始時に、予め設定されたローハンマーリフレッシュ信号は有効状態にあり、第１目標状態信号と第２目標状態信号はいずれも無効であり、この場合には２つの可能性がある。（１）の可能性では、現在のリフレッシュ周期にローハンマーリフレッシュ命令を受信する。（２）の可能性では、前のリフレッシュ周期にローハンマーリフレッシュ命令を受信したが、前のリフレッシュ周期に偶発的なエラーのためローハンマーリフレッシュ命令を完了できず、前のリフレッシュ周期と現在のリフレッシュ周期の間にワードライン活性化命令が発生する。以上の２つの可能性に対して、いずれも現在のリフレッシュ周期に第１隣接ワードラインのリフレッシュと第２隣接ワードラインのリフレッシュを実行する必要がある。
ケース２において、あるリフレッシュ周期の開始時に、予め設定されたローハンマーリフレッシュ信号は有効状態にあり、第１目標状態信号は有効であり、第２目標状態信号は無効であり、現在のリフレッシュ周期の前のリフレッシュ周期にローハンマーリフレッシュ命令を受信したことが説明されるが、偶発的なエラーのため前のリフレッシュ周期に第１隣接ワードラインに対するリフレッシュのみを実行し、前のリフレッシュ周期と現在のリフレッシュ周期の間にワードライン活性化命令を受信していない。このとき、第２隣接ワードラインに対してワードラインリフレッシュ処理を直接繰り返して、前のリフレッシュ周期における完了していないローハンマーリフレッシュ命令を完了することができる。
ここで、ケース２について、２つのワードラインに対してそれぞれ１回のリフレッシュを行うことを選択しない理由は、あるワードラインに対して２回のリフレッシュを行うには１つのワードラインのみを開く（オンにする）必要があり、プロセスが簡単で、消費電力が低く、回路設計の複雑さが低下し、この部分については、後続のローハンマーリフレッシュ回路についての説明を参照することができる。
もちろん、別の実施形態では、ケース２では、第１隣接ワードラインと第２隣接ワードラインをそれぞれリフレッシュする方式を採用してもよい。
また、本開示の実施形態では、有効状態と無効状態の定義は、実際の適用シーンに応じて選択することができる。例えば、ある信号の有効状態とは、該信号がハイレベル状態にあることを意味することができ、ある信号の無効状態とは、該信号がローレベル状態にあることを意味することができ、又は、ある信号の有効状態とは、該信号がローレベル状態にあることを意味することができ、ある信号の無効状態とは、該信号がハイレベル状態にあることを意味することができる。
以上をまとめると、本開示の実施例は、自動誤り訂正の機能を有するローハンマーリフレッシュ方法を提供する。ローハンマーリフレッシュ方法は、予め設定されたローハンマーリフレッシュ信号、第１目標状態信号及び第２目標状態信号によって完成する。このように、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了することができ、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの円滑な完了を保証することもできる。一方、第１目標状態信号と第２目標状態信号は、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ状態を記録するために用いられ、第１隣接ワードラインがリフレッシュされた後、且つ第２隣接ワードラインがリフレッシュされる前にワードライン活性化命令を受信したかどうかを記録するために用いられることで、後続で的確な処理を行い、第１隣接ワードラインと第２隣接ワードラインのリフレッシュの間にワードライン活性化命令が挿入されることを回避し、ローハンマーリフレッシュの正確性を高める。
本開示の実施形態は、ローハンマーリフレッシュ方法を提供し、該方法は、目標ワードラインに対するローハンマーリフレッシュ命令を決定することと、ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効状態にすることであって、予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期にローハンマーリフレッシュ命令を実行することを指示することと、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しないことが検出される場合、予め設定されたローハンマーリフレッシュ信号の有効状態を第１リフレッシュ周期の次のリフレッシュ周期まで継続することと、を含む。このように、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了することができ、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
本開示の別の実施形態では、図４を参照すると、本開示の実施形態によるローハンマーリフレッシュ回路２０の構造的概略図が示される。図４に示すように、ローハンマーリフレッシュ回路２０は、検出回路２１を含み、該検出回路２１は、ローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔとリフレッシュ実行信号とを決定し、
ローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔが目標ワードラインに対するローハンマーリフレッシュ命令を受信したことを指示し、リフレッシュ実行信号がローハンマーリフレッシュ命令を完了しないことを指示する場合、有効状態にある予め設定されたローハンマーリフレッシュ信号ＲＨＲを出力するために用いられる。
説明すべきこととして、本開示の実施形態が提供するローハンマーリフレッシュ回路２０は、ＤＲＡＭ、ＳＤＲＡＭなどの半導体記憶装置に適用され、Ｒｏｗ Ｈａｍｍｅｒ攻撃を受けたワードラインをより良くリフレッシュすることができる。
本開示の実施形態では、ローハンマーリフレッシュ回路２０は、検出回路２１を含み、検出回路２１の入力端は、ローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔとリフレッシュ実行信号であり、その出力端は予め設定されたローハンマーリフレッシュ信号ＲＨＲである。ここで、ローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔの異なる状態は、目標ワードラインに対するローハンマーリフレッシュ命令を受信したか否かを指示することができ、リフレッシュ実行信号の異なる状態は、ローハンマーリフレッシュ命令が完了したかどうかを指示することができる。
ここで、予め設定されたローハンマーリフレッシュ信号ＲＨＲの有効状態は、第１リフレッシュ周期内にローハンマーリフレッシュ命令を実行することを指示し、予め設定されたローハンマーリフレッシュ信号ＲＨＲの有効状態は、第１リフレッシュ周期内にローハンマーリフレッシュ命令を完了しない場合に、第１リフレッシュ周期の次のリフレッシュ周期まで継続される。
つまり、目標ワードラインに対するローハンマーリフレッシュ命令を受信し、該ローハンマーリフレッシュ命令の実行が完了しない場合、検出回路２１は、関連するローハンマーリフレッシュ処理を実行するようにメモリアレイを指示するために、有効状態にある予め設定されたローハンマーリフレッシュ信号ＲＨＲを出力し続ける。また、目標ワードラインに対するローハンマーリフレッシュ命令を受信しない場合、又はローハンマーリフレッシュ命令が完了した場合、検出回路２１は、無効状態にある予め設定されたローハンマーリフレッシュ信号ＲＨＲを出力し続ける。このように、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了することができ、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
ここで、ローハンマーリフレッシュ命令は、目標ワードラインの第１隣接ワードラインと目標ワードラインの第２隣接ワードラインに対してワードラインリフレッシュ処理を行うことを指示する。即ち、１つのローハンマーリフレッシュ命令は、２回のワードラインリフレッシュ処理を含む。
いくつかの実施形態では、リフレッシュ実行信号は、初回リフレッシュ実行信号Ｒｅｆｒｅｓｈｐｕｌｓｅ１とリフレッシュパルス信号ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒを含む。初回リフレッシュ実行信号Ｒｅｆｒｅｓｈｐｕｌｓｅ１は、各リフレッシュ周期に初めて発生したワードラインリフレッシュ処理を指示するために用いられ、リフレッシュパルス信号ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒは、各リフレッシュ周期に毎回発生したワードラインリフレッシュ処理を指示するために用いられる。
対応して、図５を参照すると、本開示の実施形態による検出回路２１の構造的概略図が示される。図５に示すように、検出回路２１は、第１クロック回路２１１と、第１リフレッシュ状態決定回路２１２と、制御信号出力回路２１３と、を含む。
第１リフレッシュ状態決定回路２１２は、ローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔ、第１クロック信号ＲＨＲＣｋ及び第１反転クロック信号ＲＨＲＣｋＮに基づいて、第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１及び第２リフレッシュ状態信号ＲＨＲＳｔａｔｅ２を決定するために用いられる。
第１クロック回路２１１は、第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１、初回リフレッシュ実行信号Ｒｅｆｒｅｓｈｐｕｌｓｅ１及びリフレッシュパルス信号ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒに基づいて、第１クロック信号ＲＨＲＣｋ及び第１反転クロック信号ＲＨＲＣｋＮを決定するために用いられる。
制御信号出力回路２１３は、ローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔ及び第２リフレッシュ状態信号ＲＨＲＳｔａｔｅ２に基づいて、予め設定されたローハンマーリフレッシュ信号ＲＨＲを決定するために用いられる。
説明すべきこととして、検出回路２１は、少なくとも第１クロック回路２１１、第１リフレッシュ状態決定回路２１２及び制御信号出力回路２１３の３つの部分を含む。
（１）第１クロック回路２１１は、主に第１クロック信号ＲＨＲＣｋ及び第１反転クロック信号ＲＨＲＣｋＮを出力するために用いられ、後続の第１リフレッシュ状態決定回路２１２に必要な信号サポートを提供する。
例示的に、図６を参照すると、本開示の実施形態による第１クロック回路２１１の具体的な回路構造の概略図が示される。図６に示すように、第１クロック回路は、第１二入力ＮＡＮＤゲート２１１１と、第２二入力ＮＡＮＤゲート２１１２と、第１ＮＯＴゲート２１１３とを含む。
第１二入力ＮＡＮＤゲート２１１１の入力端は、それぞれ第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１及び初回リフレッシュ実行信号Ｒｅｆｒｅｓｈｐｕｌｓｅ１に接続される。第２二入力ＮＡＮＤゲート２１１２の入力端は、それぞれ第１二入力ＮＡＮＤゲート２１１１の出力端及びリフレッシュパルス信号ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒに接続され、第２二入力ＮＡＮＤゲート２１１２の出力端は、第１反転クロック信号ＲＨＲＣｋＮを出力するために用いられる。第１ＮＯＴゲート２１１３の入力端は、第１反転クロック信号ＲＨＲＣｋＮに接続され、第１ＮＯＴゲート２１１３の出力端は、第１クロック信号ＲＨＲＣｋを出力するために用いられる。
（２）第１リフレッシュ状態決定回路２１２は、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ状態を記録するように、主に第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１及び第２リフレッシュ状態信号ＲＨＲＳｔａｔｅ２を出力するために用いられ、後続の制御信号出力回路２１３に必要な信号サポートを提供する。
例示的に、図７を参照すると、本開示の実施形態による第１リフレッシュ状態決定回路２１２の具体的な回路構造の概略図が示される。図７に示すように、第１リフレッシュ状態決定回路２１２は、第１二入力ＮＯＲゲート２１２１と、第３二入力ＮＡＮＤゲート２１２２と、第２ＮＯＴゲート２１２３と、第１フリップフロップ２１２４と、第２フリップフロップ２１２５とを含む。
第１二入力ＮＯＲゲート２１２１の入力端は、それぞれ第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１及び第２リフレッシュ状態信号ＲＨＲＳｔａｔｅ２に接続され、第３二入力ＮＡＮＤゲート２１２２の入力端は、それぞれ第１二入力ＮＯＲゲート２１２１の出力端及びローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔに接続され、第２ＮＯＴゲート２１２３の入力端は、それぞれ第３二入力ＮＡＮＤゲート２１２２の出力端に接続される。第１フリップフロップ２１２４の入力端は、第２ＮＯＴゲート２１２３の出力端に接続され、第１フリップフロップ２１２４のクロック端は、それぞれ第１クロック信号ＲＨＲＣｋ及び第１反転クロック信号ＲＨＲＣｋＮに接続され、第１フリップフロップ２１２４の出力端は、第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１を出力するために用いられる。第２フリップフロップ２１２５の入力端は、第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１に接続され、第２フリップフロップ２１２５のクロック端は、それぞれ第１クロック信号ＲＨＲＣｋ及び第１反転クロック信号ＲＨＲＣｋＮに接続され、第２フリップフロップ２１２５の出力端は、第２リフレッシュ状態信号ＲＨＲＳｔａｔｅ２を出力するために用いられる。
また、第１フリップフロップ２１２４及び第２フリップフロップ２１２５のそれぞれのリセット端は、第１リフレッシュ状態信号及び第２リフレッシュ状態信号のリセットのために、信号ＲＳＴに接続される。
（３）制御信号出力回路２１３は、主に予め設定されたローハンマーリフレッシュ信号ＲＨＲに用いられる。
例示的に、図８を参照すると、本開示の実施形態による制御信号出力回路２１３の具体的な回路構造の概略図が示される。図８に示すように、制御信号出力回路２１３は、第３ＮＯＴゲート２１３１と、第４二入力ＮＡＮＤゲート２１３２と、第４ＮＯＴゲート２１３３とを含む。
第３ＮＯＴゲート２１３１の入力端は、第２リフレッシュ状態信号ＲＨＲＳｔａｔｅ２に接続され、第４二入力ＮＡＮＤゲート２１３２の入力端は、それぞれ第３ＮＯＴゲート２１３１の出力端及びローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔに接続される。第４ＮＯＴゲート２１３３の入力端は、第４二入力ＮＡＮＤゲート２１３２の出力端に接続され、第４ＮＯＴゲート２１３３の出力端は、予め設定されたローハンマーリフレッシュ信号ＲＨＲを出力するために用いられる。
以上から、第１リフレッシュ状態決定回路２１２、第１クロック回路２１１及び制御信号出力回路２１３により、リフレッシュ実行信号Ｒｅｆｒｅｓｈｐｕｌｓｅ１、リフレッシュパルス信号ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒ及びローハンマーリフレッシュトリガ信号ＲＨＲＳｔａｒｔに基づいて、第１リフレッシュ状態信号ＲＨＲＳｔａｔｅ１及び第２リフレッシュ状態信号ＲＨＲＳｔａｔｅ２を決定し、最終的に予め設定されたローハンマーリフレッシュ信号ＲＨＲを出力することができる。
１つの具体的な実施形態では、以上の回路に対して、初回リフレッシュ実行信号Ｒｅｆｒｅｓｈｐｕｌｓｅ１は、リフレッシュ周期内の１回目のパルス（該パルスはワードラインを開くために用いられる）の時に有効状態にあり、それ以外の時に無効状態にある。リフレッシュパルス信号ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒは、リフレッシュ周期内の各パルスの時に１つの方形波が発生し、ＲＨＲＳｔａｒｔはローハンマーリフレッシュ命令を受信した後に立ち上がりエッジが発生し、ローハンマーリフレッシュ命令が終了した後に立ち下がりエッジが発生し、他の信号の変化方式は具体的な回路素子により推定することができる。
例示的に、以下、第１クロック回路２１１、第１リフレッシュ状態決定回路２１２及び制御信号出力回路２１３の信号処理論理を説明するために、具体的なシーンを提供する。
シーンの説明：ローハンマーリフレッシュ命令に対して、第１リフレッシュ周期（即ちＲＥＦＣｍｄ１に対応するリフレッシュ周期）内に１回目のパルス（１ｓｔｐｕｌｓｅ）は正常に実行されるが、２回目のパルス（２ｎｄｐｕｌｓｅ）は偶発的なエラーにより欠落するため、第１リフレッシュ周期にＲＨＲａのみが実行され、次のリフレッシュ周期にＲＨＲａとＲＨＲｂを再び実行する必要がある。
信号処理論理：図９を参照すると、本開示の実施形態による検出回路２１の信号タイミング概略図が示される。図９に示すように、
まず、ローハンマーリフレッシュ命令を受信した後、ＲＨＲＳｔａｒｔはハイレベル（即ち有効状態）に変化し、それに伴ってＲＨＲはハイレベルに変化して、第１隣接ワードラインと第２隣接ワードラインに対してリフレッシュ処理を行うことを指示する。
次に、第１リフレッシュ周期の１ｓｔＰｕｌｓｅのときに、第１隣接ワードラインに対してワードラインリフレッシュ処理、即ちＲＨＲａを行う。また、１ｓｔＰｕｌｓｅの間、Ｒｅｆｒｅｓｈｐｕｌｓｅ１はハイレベルであり、ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒは各Ｐｕｌｓｅのアドレスがラッチされた後に１つの方形波が発生し、それによって第１クロック回路が出力するＲＨＲＣｋＮ（図示せず）とＲＨＲＣｋは状態変化が発生し、ＲＨＲＣｋＮとＲＨＲＣｋが第１リフレッシュ状態回路により処理された後、ＲＨＲＳｔａｔｅ１の状態は変化する。具体的に、ＲＨＲＳｔａｔｅ１は、ＲＨＲａの過程でローレベルからハイレベルに変化して、第１隣接ワードラインに対するリフレッシュの完了を記録する。
また、第１リフレッシュ周期の２ｎｄＰｕｌｓｅが欠落するため、ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒは再び方形波が発生しないため、ＲＨＲＳｔａｔｅ１とＲＨＲＳｔａｔｅ２はいずれも変化せず、ＲＨＲＳｔａｒｔとＲＨＲの有効状態は次のリフレッシュ周期（即ち、ＲＥＦＣｍｄ２コマンドを受信した後、新しいコマンドを受信しない前）まで継続される。
さらに、次のリフレッシュ周期の１ｓｔＰｕｌｓｅと２ｎｄＰｕｌｓｅでそれぞれＲＨＲａとＲＨＲｂを１回実行する。このとき、Ｒｅｆｒｅｓｈｐｕｌｓｅ１は１ｓｔＰｕｌｓｅ期間のみにハイレベル状態にあり、ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒはＰｕｌｓｅごとに１回方形波が発生し、それによってＲＨＲＣｋＮ、ＲＨＲＣｋは、いずれもそれに伴って変化し、このとき、ＲＨＲＳｔａｔｅ１は、ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒの２回目の方形波の立ち下がりエッジでハイレベルからローレベルに変化し、逆にＲＨＲＳｔａｔｅ２は、ＲｅｆＰｕｌｓｅＣｏｕｎｔｅｒの２回目の方形波の立ち下がりエッジでローレベルからハイレベルに変化することで、第２隣接ワードラインに対するリフレッシュの完了を指示する。
最後に、ＲＨＲＳｔａｒｔは依然としてハイレベルのままであり、ＲＨＲＳｔａｔｅ２はローレベルからハイレベルに変化するため、ＲＨＲ信号はハイレベルからローレベルに変化し、ＲＨＲＳｔａｒｔは２ｎｄＰｕｌｓｅの立ち下がりエッジとともにハイレベルからローレベルに変化する。
このように、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号ＲＨＲの有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
ローハンマーリフレッシュ命令に対して、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ操作との間にワードライン活性化命令を避ける必要があることを理解すべきである。つまり、第１隣接ワードラインをリフレッシュした後、第２隣接ワードラインをリフレッシュする前にワードライン活性化命令を受信した場合、記録して後続で処理を行う必要がある。
したがって、いくつかの実施形態では、図１０を参照すると、本開示の実施形態による別のローハンマーリフレッシュ回路２０の構造的概略図が示される。図１０に示すように、ローハンマーリフレッシュ回路２０は、状態カウント回路２２をさらに含む。
状態カウント回路２２は、予め設定されたローハンマーリフレッシュ信号ＲＨＲ及びワードライン状態信号を受信し、予め設定されたローハンマーリフレッシュ信号ＲＨＲ及びワードライン状態信号に基づいて、第１目標状態信号ＲＨＲＡｃｔ１及び第２目標状態信号ＲＨＲＡｃｔ２を決定するために用いられる。
説明すべきこととして、状態カウント回路２２は、第１目標状態信号ＲＨＲＡｃｔ１及び第２目標状態信号ＲＨＲＡｃｔ２を出力するために用いられ、それによって現在のローハンマーリフレッシュプロセスを記録する。具体的に、第１目標状態信号ＲＨＲＡｃｔ１は、第１隣接ワードラインのリフレッシュ状態を記録するために用いられ、第２目標状態信号ＲＨＲＡｃｔ２は、第２隣接ワードラインのリフレッシュ状態を記録するために用いられる。
いくつかの実施形態では、ワードライン状態信号は、リフレッシュ状態有効信号Ｒｆｓｈとワードラインオンパルス信号ＲａｓＥｎｐｕｌｓｅとを含み、リフレッシュ状態有効信号Ｒｆｓｈは１つのリフレッシュ周期内にあるかどうかを指示し、ワードラインオンパルス信号ＲａｓＥｎｐｕｌｓｅは任意のワードラインのオンを指示する。
つまり、現在の時間Ｍｅｍｏｒｙ Ａｒｒａｙが１つのリフレッシュ周期内にあれば、リフレッシュ状態有効信号Ｒｆｓｈは有効状態にあり、現在の時間メモリアレイが活性化、プリチャージ、スタンバイなどの他の操作周期内にあれば、リフレッシュ状態有効信号Ｒｆｓｈは無効状態にある。また、任意のワードラインのオン期間にワードラインオンパルス信号ＲａｓＥｎｐｕｌｓｅは１つの方波が発生する。
対応して、図１１を参照すると、本開示の実施形態による状態カウント回路２２の構造的概略図が示される。図１１に示すように、状態カウント回路２２は、第２クロック回路２２１と、第２リフレッシュ状態決定回路２２２と、リセット回路２２３とを含む。
第２クロック回路２２１は、予め設定されたローハンマーリフレッシュ信号ＲＨＲ、リフレッシュ状態有効信号Ｒｆｓｈ及びワードラインオンパルス信号ＲａｓＥｎｐｕｌｓｅに基づいて、第２クロック信号ＲＨＲＣｏｕｎｔｅｒ及び第２反転クロック信号ＲＨＲＣｏｕｎｔｅｒＮを決定するために用いられる。
リセット回路２２３は、リフレッシュ状態有効信号Ｒｆｓｈ、ワードラインオンパルス信号ＲａｓＥｎｐｕｌｓｅ及び第１目標状態信号ＲＨＲＡｃｔ１に基づいて、リセット信号ＲｅｓｅｔＮを決定するために用いられる。
第２リフレッシュ状態決定回路２２２は、第２クロック信号ＲＨＲＣｏｕｎｔｅｒ、第２反転クロック信号ＲＨＲＣｏｕｎｔｅｒＮ及びリセット信号ＲｅｓｅｔＮに基づいて、第１目標状態信号ＲＨＲＡｃｔ１及び第２目標状態信号ＲＨＲＡｃｔ２を決定するために用いられる。
説明すべきこととして、状態カウント回路２２は、少なくとも第２クロック回路２２１と、第２リフレッシュ状態決定回路２２２と、リセット回路２２３との３つの部分を含む。
（１）第２クロック回路２２１は、主に第２クロック信号ＲＨＲＣｏｕｎｔｅｒ及び第２反転クロック信号ＲＨＲＣｏｕｎｔｅｒＮを出力するために用いられ、後続の第２リフレッシュ状態決定回路２２２に必要な信号サポートを提供する。
例示的に、図１２を参照すると、本開示の実施形態による第２クロック回路２２１の具体的な回路構造の概略図が示される。図１２に示すように、第２クロック回路２２１は、第１三入力ＮＡＮＤゲート２２１１と、第５ＮＯＴゲート２２１２とを含む。
第１三入力ＮＡＮＤゲート２２１１の入力端は、それぞれ予め設定されたローハンマーリフレッシュ信号ＲＨＲ、リフレッシュ状態有効信号Ｒｆｓｈ及びワードラインオンパルス信号ＲａｓＥｎｐｕｌｓｅに接続され、第１三入力ＮＡＮＤゲート２２１１の出力端は、第２反転クロック信号ＲＨＲＣｏｕｎｔｅｒＮを出力するために用いられる。第５ＮＯＴゲート２２１２の入力端は、第１三入力ＮＡＮＤゲート２２１１の出力端に接続され、第５ＮＯＴゲート２２１２の出力端は、第２クロック信号ＲＨＲＣｏｕｎｔｅｒを出力するために用いられる。
（２）第２リフレッシュ状態決定回路２２２は、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ状態を記録するように、主に第１目標状態信号ＲＨＲＡｃｔ１及び第２目標状態信号ＲＨＲＡｃｔ２を出力するために用いられる。
例示的に、図１３を参照すると、本開示の実施形態による第２リフレッシュ状態決定回路２２２の具体的な回路構造の概略図が示される。図１３に示すように、第２リフレッシュ状態決定回路２２２は、第３フリップフロップ２２２１と、第４フリップフロップ２２２２と、第６ＮＯＴゲート２２２３とを含む。
第３フリップフロップ２２２１の入力端は、第６ＮＯＴゲート２２２３により第３フリップフロップ２２２１の出力端に接続され、第３フリップフロップ２２２１の出力端は、第１目標状態信号ＲＨＲＡｃｔ１を出力するために用いられ、第３フリップフロップ２２２１のクロック端は、それぞれ第２クロック信号ＲＨＲＣｏｕｎｔｅｒ及び第２反転クロック信号ＲＨＲＣｏｕｎｔｅｒＮに接続される。第４フリップフロップ２２２２の入力端は、第１目標状態信号ＲＨＲＡｃｔ１に接続され、第４フリップフロップ２２２２のクロック端は、それぞれ第２クロック信号ＲＨＲＣｏｕｎｔｅｒ及び第２反転クロック信号ＲＨＲＣｏｕｎｔｅｒＮに接続され、第４フリップフロップ２２２２の出力端は、第２目標状態信号ＲＨＲＡｃｔ２を出力するために用いられる。第３フリップフロップ２２２１及び第４フリップフロップ２２２２のそれぞれのリセット端は、いずれもリセット信号ＲｅｓｅｔＮに接続される。
（３）リセット回路２２３は、主にリセット信号ＲｅｓｅｔＮを出力するために用いられ、第２リフレッシュ状態決定回路２２２に必要な信号サポートを提供する。
例示的に、図１４を参照すると、本開示の実施形態によるリセット回路２２３の具体的な回路構造の概略図が示される。図１４に示すように、リセット回路２２３は、第７ＮＯＴゲート２２３１と、第２三入力ＮＡＮＤゲート２２３２とを含む。
第７ＮＯＴゲート２２３１の入力端は、リフレッシュ状態有効信号Ｒｆｓｈに接続され、第２三入力ＮＡＮＤゲート２２３２の入力端は、それぞれ第７ＮＯＴゲート２２３１の出力端、ワードラインオンパルス信号ＲａｓＥｎｐｕｌｓｅ及び第１目標状態信号ＲＨＲＡｃｔ１に接続される、第２三入力ＮＡＮＤゲート２２３２の出力端は、リセット信号ＲｅｓｅｔＮを出力するために用いられる。
特に、本開示の実施形態では、リセット信号ＲｅｓｅｔＮはローレベルで有効であり、即ちリセット信号ＲｅｓｅｔＮがローレベルである場合、第３フリップフロップ２２２１と第４フリップフロップ２２２２はリセットされる。
第１目標状態信号ＲＨＲＡｃｔ１及び第２目標状態信号ＲＨＲＡｃｔ２の初期状態はいずれも無効状態であることを理解すべきである。第１目標状態信号ＲＨＲＡｃｔ１及び第２目標状態信号ＲＨＲＡｃｔ２について、その変化論理は、以下のとおりである。
正常の場合、ローハンマーリフレッシュ命令を完了するために、第１隣接ワードラインと第２隣接ワードラインに対するリフレッシュを第１リフレッシュ周期内に順次完了する必要がある。このとき、第１ワードラインを開く場合、第１目標状態信号ＲＨＲＡｃｔ１は有効に変化し、第２目標状態信号ＲＨＲＡｃｔ２は依然として無効であり、第２ワードラインを開く場合、第１目標状態信号ＲＨＲＡｃｔ１は無効に変化し、第２目標状態信号ＲＨＲＡｃｔ２は有効に変化する。
偶発的なエラーが発生した場合、第１リフレッシュ周期内に第１隣接ワードラインに対するリフレッシュのみを完了する。具体的に、第１ワードラインを開く場合、第１目標状態信号ＲＨＲＡｃｔ１は有効状態に変化し、第２目標状態信号ＲＨＲＡｃｔ２は依然として無効状態にある。次に、次の２つの可能性が存在する。（１）の可能性では、第１リフレッシュ周期と次のリフレッシュ周期との間にワードライン活性化命令が受信されなく、即ち第１リフレッシュ周期と次のリフレッシュ周期との間にワードラインオンが存在しなく、この場合、次のリフレッシュ周期の開始時に、第１目標状態信号ＲＨＲＡｃｔ１は依然として有効のままであり、第２目標状態信号ＲＨＲＡｃｔ２は無効のままである。（２）の可能性では、第１リフレッシュ周期と次のリフレッシュ周期との間にワードライン活性化命令が受信され、第１リフレッシュ周期と次のリフレッシュ周期との間にワードラインオンが存在し、この場合、リセット信号ＲｅｓｅｔＮは有効となり、第１目標状態信号ＲＨＲＡｃｔ１と第２目標状態信号ＲＨＲＡｃｔ２はいずれも無効となる。
また、ローハンマーリフレッシュ命令が完了した後、第１目標状態信号ＲＨＲＡｃｔ１と第２目標状態信号ＲＨＲＡｃｔ２はいずれも無効状態にリセットされ、その具体的なリセットプロセスは複数の原理の回路により実現され得、本開示の実施形態は説明を省略する。
このように、第１目標状態信号ＲＨＲＡｃｔ１と第２目標状態信号ＲＨＲＡｃｔ２により、第１隣接ワードラインと第２隣接ワードラインのリフレッシュ状態を正確に記録することができ、後続で的確にリフレッシュ処理を行い、第１隣接ワードラインのリフレッシュと第２隣接ワードラインのリフレッシュの間にワードライン活性化命令が挿入されてエラーを引き起こす問題を回避することができる。
前述のローハンマーリフレッシュ回路に基づいて、予め設定されたローハンマーリフレッシュＲＨＲ、第１目標状態信号ＲＨＲＡｃｔ１及び第２目標状態信号ＲＨＲＡｃｔ２を決定し、さらにこれらの信号に基づいて、具体的なローハンマーリフレッシュ処理プロセスを決定することができ、少なくとも以下の２つのケースを含む。
ケース１において、あるリフレッシュ周期の開始時に、予め設定されたローハンマーリフレッシュ信号は有効状態にあり、第１目標状態信号は無効であり、第２目標状態信号は無効であり、この場合には、２つの可能性がある。（１）の可能性では、現在のリフレッシュ周期にローハンマーリフレッシュ命令を受信する。（２）の可能性では、前のリフレッシュ周期にローハンマーリフレッシュ命令を受信したが、前のリフレッシュ周期に偶発的なエラーのためローハンマーリフレッシュ命令を完了できず、前のリフレッシュ周期と現在のリフレッシュ周期の間にワードライン活性化命令が発生する。以上の２つの可能性に対して、いずれも現在のリフレッシュ周期に第１隣接ワードラインのリフレッシュと第２隣接ワードラインのリフレッシュを実行する必要がある。
ケース２において、あるリフレッシュ周期の開始時に、予め設定されたローハンマーリフレッシュ信号は有効状態にあり、第１目標状態信号は有効であり、第２目標状態信号は無効であり、現在のリフレッシュ周期の前のリフレッシュ周期にローハンマーリフレッシュ命令を受信したことが説明されるが、偶発的なエラーのため前のリフレッシュ周期に第１隣接ワードラインに対するリフレッシュのみを実行し、前のリフレッシュ周期と現在のリフレッシュ周期の間にワードライン活性化命令を受信していない。このとき、第２隣接ワードラインに対してワードラインリフレッシュ処理を直接繰り返して、前のリフレッシュ周期における完了していないローハンマーリフレッシュ命令を完了することができる。
つまり、本開示の実施形態が提供するローハンマーリフレッシュ回路に基づいて、１つのＲｅｆｒｅｓｈコマンド（１つのリフレッシュ周期に相当する）においてＲｏｗ Ｈａｍｍｅｒリフレッシュを完了する自動誤り訂正つきの方法を提供することができる。
（１）において、第一のＲｅｆｒｅｓｈコマンドにおけるＲＨＲｂが欠落する場合、Ｒｏｗ Ｈａｍｍｅｒ Ｒｅｆｒｅｓｈを表す信号ＲＨＲを次のＲｅｆｒｅｓｈコマンドまで継続する。
（２）において、２回のＲｅｆｒｅｓｈコマンドの間にＡｃｔｉｖｅコマンドが発生した場合、ＲＨＲ状態カウンタ（第１フリップフロップと第２フリップフロップ）をリセットし、具体的に、第一のＲｅｆｒｅｓｈコマンドにおけるＲＨＲｂが欠落する場合、２回のＲｅｆｒｅｓｈコマンドの間にＡｃｔｉｖｅコマンドが発生した場合、このときＲＨＲＡｃｔ１＝１、Ｒｆｓｈ＝０であり、同時にメモリアレイはＡｃｔｉｖｅコマンドを実行するときにＷＬ Ｐｕｌｓｅを開く必要があり、それによってＲａｓＥｎＰｕｌｓｅをトリガし、さらにＲｅｓｅｔＮの状態を変更し、ＲＨＲ状態カウンタをリセットする。
（３）において、第２のＲｅｆｒｅｓｈコマンドにおいてＲＨＲａとＲＨＲｂを完了する。
また、第一のＲｅｆｒｅｓｈコマンドにおけるＲＨＲｂが欠落し、２回のＲｅｆｒｅｓｈコマンドの間にＡｃｔｉｖｅコマンドが発生しない場合、第２のＲｅｆｒｅｓｈコマンドにおいてＲＨＲｂを２回実行する。
また、図６～８、図１１～図１３は対応する回路の１つの可能な構造だけであり、当業者は異なる回路の実際の応用シーンに基づいて対応する回路素子を追加し、削除し及び修正することができる。
このように、検出回路により予め設定されたローハンマーリフレッシュ信号を提供することができ、状態カウント回路により第１目標状態信号と第２目標状態信号を提供することができ、それによって前述のローハンマーリフレッシュ方法を実現する。
本開示の実施形態は、ローハンマーリフレッシュ回路を提供し、該ローハンマーリフレッシュ回路は、検出回路を含み、該検出回路は、ローハンマーリフレッシュトリガ信号とリフレッシュ実行信号とを決定し、前記ローハンマーリフレッシュトリガ信号が目標ワードラインに対するローハンマーリフレッシュ命令を受信したことを指示し、前記リフレッシュ実行信号が、前記ローハンマーリフレッシュ命令が完了しないことを指示する場合、有効状態にある予め設定されたローハンマーリフレッシュ信号を出力するように用いられる。ここで、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を実行することを指示し、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令が完了しない場合に、前記第１リフレッシュ周期の次のリフレッシュ周期まで継続される。このように、検出回路により予め設定されたローハンマーリフレッシュ信号を提供することができ、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了することができ、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
本開示のさらなる実施形態では、図１５を参照すると、本開示の実施形態による半導体メモリ３０の構造的概略図が示される。図１５に示すように、該半導体メモリ３０は、少なくともローハンマーリフレッシュ回路２０を備える。
半導体メモリ３０は、少なくともローハンマーリフレッシュ回路２０を備えるため、予め設定されたローハンマーリフレッシュ信号を出力することができ、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了することができ、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。
以上は、本開示の好適な実施形態だけであり、本開示の保護範囲を限定するためのものではない。
本開示では、「含む」、「備える」という用語又はそのいかなる変形が非排他的な包含をカバーすることを図ることを説明すべきであり、それによって、一連の要素を含むプロセス、方法、物品又は装置は、それらの要素だけでなく、明確にリストされない他の要素も含み、又はこのようなプロセス、方法、物品又は装置に固有な要素も含む。更なる制限がない場合、語句「１つ…を含む」によって限定された要素は、該要素を含むプロセス、方法、物品又は装置に別の同じ要素がさらに存在することを排除するものではない。
上記の本開示の実施形態の番号は、説明のためだけであり、実施形態の優劣を表すものではない。
本開示によって提供される幾つかの方法の実施形態で開示される方法は、衝突しない場合、任意に組み合わせられて新しい方法の実施形態を得ることができる。
本開示によって提供される幾つかの製品の実施形態で開示される特徴は、衝突しない場合、任意に組み合わせられて新しい製品の実施形態を得ることができる。
本開示によって提供される幾つかの方法又は機器の実施形態で開示される特徴は、衝突しない場合、任意に組み合わせられて新しい方法又は機器の実施形態を得ることができる。
上記は、本開示の具体的な実施形態だけであるが、本開示の保護範囲は、これに限定されず、いかなる当業者が本開示で開示された技術範囲内で容易に想到し得る変化又は入れ替えは、全て本開示の保護範囲に含まれるべきである。従って、本開示の保護範囲は特許請求の範囲の保護範囲に準拠すべきである。
本開示の実施形態は、ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリを提供し、該方法は、目標ワードラインに対するローハンマーリフレッシュ命令を決定することと、前記ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効状態にすることであって、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期に前記ローハンマーリフレッシュ命令を実行することを指示することと、前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了しないことが検出される場合、前記予め設定されたローハンマーリフレッシュ信号の有効状態を前記第１リフレッシュ周期の次のリフレッシュ周期まで継続することと、を含む。このように、正常の場合、予め設定されたローハンマーリフレッシュ信号の有効状態は、１つのリフレッシュ周期を継続するため、１つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、偶発的なエラーが発生した場合、予め設定されたローハンマーリフレッシュ信号の有効状態は次のリフレッシュ周期まで継続されるため、２つのリフレッシュ周期によってローハンマーリフレッシュ命令を完了し、帯域幅リソースを節約することができるだけでなく、ローハンマーリフレッシュの正確性を高めることもできる。

Claims (15)

  1. ローハンマーリフレッシュ方法であって、
    目標ワードラインに対するローハンマーリフレッシュ命令を決定することと、
    前記ローハンマーリフレッシュ命令に基づいて、予め設定されたローハンマーリフレッシュ信号を有効状態にすることであって、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期に前記ローハンマーリフレッシュ命令を実行することを指示する、ことと、
    前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了しないことが検出される場合、前記予め設定されたローハンマーリフレッシュ信号の有効状態を前記第１リフレッシュ周期の次のリフレッシュ周期まで継続することと、を含む、ローハンマーリフレッシュ方法。
  2. 前記ローハンマーリフレッシュ方法は、
    前記ローハンマーリフレッシュ命令を完了したことが検出される場合、前記予め設定されたローハンマーリフレッシュ信号を無効状態にすることをさらに含む、
    請求項１に記載のローハンマーリフレッシュ方法。
  3. 前記ローハンマーリフレッシュ命令は、前記目標ワードラインの第１隣接ワードラインと前記目標ワードラインの第２隣接ワードラインをリフレッシュすることを指示し、
    前記ローハンマーリフレッシュ方法は、
    前記第１リフレッシュ周期において、前記第１隣接ワードラインと前記第２隣接ワードラインがすべてリフレッシュされたか否かを判断することと、
    前記第１隣接ワードラインがリフレッシュされ、前記第２隣接ワードラインがリフレッシュされない場合、前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了しないと決定すること、又は、
    前記第１隣接ワードラインと前記第２隣接ワードラインがすべてリフレッシュされた場合、前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了したと決定することをさらに含む、
    請求項２に記載のローハンマーリフレッシュ方法。
  4. 前記ローハンマーリフレッシュ方法は、
    第１目標状態信号と第２目標状態信号を決定することであって、前記第１目標状態信号は前記第１隣接ワードラインのリフレッシュ状態を記録するために用いられ、前記第２目標状態信号は前記第２隣接ワードラインのリフレッシュ状態を記録するために用いられる、ことと、
    前記第１隣接ワードラインをリフレッシュするとき、前記第１目標状態信号を有効状態にし、前記第２目標状態信号を無効状態にすることと、
    前記第２隣接ワードラインをリフレッシュするとき、前記第１目標状態信号を無効状態にし、前記第２目標状態信号を有効状態にすることと、をさらに含む、
    請求項３に記載のローハンマーリフレッシュ方法。
  5. 前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了しないことが検出された場合、前記ローハンマーリフレッシュ方法は、
    ワードライン活性化命令を受信したかどうかを判断することと、
    判断結果がＹＥＳである場合、前記第１目標状態信号と前記第２目標状態信号の両方を無効状態にすることと、をさらに含む、
    請求項４に記載のローハンマーリフレッシュ方法。
  6. 前記ローハンマーリフレッシュ方法は、
    前記予め設定されたローハンマーリフレッシュ信号が有効状態にある場合、第１目標状態信号と第２目標状態信号とを決定することと、
    前記第１目標状態信号と前記第２目標状態信号とに基づいて、前記目標ワードラインの隣接ワードラインに対してワードラインリフレッシュ処理を行うことと、をさらに含む、
    請求項５に記載のローハンマーリフレッシュ方法。
  7. 前記第１目標状態信号と前記第２目標状態信号とに基づいて、前記目標ワードラインの隣接ワードラインに対してワードラインリフレッシュ処理を行うことは、
    前記第１目標状態信号と前記第２目標状態信号がいずれも無効状態にある場合、前記第１隣接ワードラインと前記第２隣接ワードラインに対してワードラインリフレッシュ処理をそれぞれ行うことと、
    前記第１目標状態信号が有効状態にあり、前記第２目標状態信号が無効状態にある場合、前記第２隣接ワードラインに対して２回ワードラインリフレッシュ処理を行うことと、を含む、
    請求項６に記載のローハンマーリフレッシュ方法。
  8. ローハンマーリフレッシュ回路であって、
    検出回路を含み、前記検出回路は、
    ローハンマーリフレッシュトリガ信号とリフレッシュ実行信号とを決定し、
    前記ローハンマーリフレッシュトリガ信号が目標ワードラインに対するローハンマーリフレッシュ命令を受信したことを指示し、前記リフレッシュ実行信号が前記ローハンマーリフレッシュ命令を完了しないことを指示する場合、有効状態にある予め設定されたローハンマーリフレッシュ信号を出力するために用いられ、
    ここで、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を実行することを指示し、前記予め設定されたローハンマーリフレッシュ信号の有効状態は、前記第１リフレッシュ周期内に前記ローハンマーリフレッシュ命令を完了しない場合に、前記第１リフレッシュ周期の次のリフレッシュ周期まで継続される、ローハンマーリフレッシュ回路。
  9. 前記リフレッシュ実行信号は、初回リフレッシュ実行信号とリフレッシュパルス信号とを含み、これに対応して、前記検出回路は、第１クロック回路と、第１リフレッシュ状態決定回路と、制御信号出力回路とを含み、
    前記第１リフレッシュ状態決定回路は、前記ローハンマーリフレッシュトリガ信号、第１クロック信号及び第１反転クロック信号に基づいて、第１リフレッシュ状態信号及び第２リフレッシュ状態信号を決定するために用いられ、
    前記第１クロック回路は、前記第１リフレッシュ状態信号、前記初回リフレッシュ実行信号及び前記リフレッシュパルス信号に基づいて、前記第１クロック信号及び前記第１反転クロック信号を決定するために用いられ、
    前記制御信号出力回路は、前記ローハンマーリフレッシュトリガ信号及び前記第２リフレッシュ状態信号に基づいて、前記予め設定されたローハンマーリフレッシュ信号を決定するために用いられ、
    ここで、前記ローハンマーリフレッシュ命令は、前記目標ワードラインの第１隣接ワードラインと前記目標ワードラインの第２隣接ワードラインに対してワードラインリフレッシュ処理を行うことを指示し、前記初回リフレッシュ実行信号は、各リフレッシュ周期に初めて発生したワードラインリフレッシュ処理を指示するために用いられ、前記リフレッシュパルス信号は、各リフレッシュ周期に毎回発生したワードラインリフレッシュ処理を指示するために用いられる、
    請求項８に記載のローハンマーリフレッシュ回路。
  10. 前記第１クロック回路は、第１二入力ＮＡＮＤゲートと、第２二入力ＮＡＮＤゲートと、第１ＮＯＴゲートとを含み、
    前記第１二入力ＮＡＮＤゲートの入力端は、それぞれ前記第１リフレッシュ状態信号及び前記初回リフレッシュ実行信号に接続され、
    前記第２二入力ＮＡＮＤゲートの入力端は、それぞれ前記第１二入力ＮＡＮＤゲートの出力端及び前記リフレッシュパルス信号に接続され、前記第２二入力ＮＡＮＤゲートの出力端は、前記第１反転クロック信号を出力するために用いられ、
    前記第１ＮＯＴゲートの入力端は、前記第１反転クロック信号に接続され、前記第１ＮＯＴゲートの出力端は、前記第１クロック信号を出力するために用いられる、
    請求項９に記載のローハンマーリフレッシュ回路。
  11. 前記第１リフレッシュ状態決定回路は、第１二入力ＮＯＲゲートと、第３二入力ＮＡＮＤゲートと、第２ＮＯＴゲートと、第１フリップフロップと、第２フリップフロップとを含み、
    前記第１二入力ＮＯＲゲートの入力端は、それぞれ前記第１リフレッシュ状態信号及び前記第２リフレッシュ状態信号に接続され、前記第３二入力ＮＡＮＤゲートの入力端は、それぞれ前記第１二入力ＮＯＲゲートの出力端及び前記ローハンマーリフレッシュトリガ信号に接続され、前記第２ＮＯＴゲートの入力端は、前記第３二入力ＮＡＮＤゲートの出力端に接続され、
    前記第１フリップフロップの入力端は、前記第２ＮＯＴゲートの出力端に接続され、前記第１フリップフロップのクロック端は、それぞれ前記第１クロック信号及び前記第１反転クロック信号に接続され、前記第１フリップフロップの出力端は、前記第１リフレッシュ状態信号を出力するために用いられ、
    前記第２フリップフロップの入力端は、前記第１リフレッシュ状態信号に接続され、前記第２フリップフロップのクロック端は、それぞれ前記第１クロック信号及び前記第１反転クロック信号に接続され、前記第２フリップフロップの出力端は、前記第２リフレッシュ状態信号を出力するために用いられ、
    前記制御信号出力回路は、第３ＮＯＴゲートと、第４二入力ＮＡＮＤゲートと、第４ＮＯＴゲートとを含み、
    前記第３ＮＯＴゲートの入力端は、前記第２リフレッシュ状態信号に接続され、前記第４二入力ＮＡＮＤゲートの入力端は、それぞれ前記第３ＮＯＴゲートの出力端及び前記ローハンマーリフレッシュトリガ信号に接続され、
    前記第４ＮＯＴゲートの入力端は、前記第４二入力ＮＡＮＤゲートの出力端に接続され、前記第４ＮＯＴゲートの出力端は、前記予め設定されたローハンマーリフレッシュ信号を出力するために用いられる、
    請求項９に記載のローハンマーリフレッシュ回路。
  12. 前記ローハンマーリフレッシュ回路は、状態カウント回路をさらに含み、
    前記状態カウント回路は、前記予め設定されたローハンマーリフレッシュ信号及びワードライン状態信号を受信し、前記予め設定されたローハンマーリフレッシュ信号及びワードライン状態信号に基づいて、第１目標状態信号及び第２目標状態信号を決定するために用いられ、
    ここで、前記第１目標状態信号は、前記第１隣接ワードラインのリフレッシュ状態を記録するために用いられ、前記第２目標状態信号は、前記第２隣接ワードラインのリフレッシュ状態を記録するために用いられる、
    請求項９に記載のローハンマーリフレッシュ回路。
  13. 前記ワードライン状態信号は、リフレッシュ状態有効信号とワードラインオンパルス信号とを含み、前記状態カウント回路は、第２クロック回路と、第２リフレッシュ状態決定回路と、リセット回路とを含み、
    前記第２クロック回路は、前記予め設定されたローハンマーリフレッシュ信号、前記リフレッシュ状態有効信号及び前記ワードラインオンパルス信号に基づいて、第２クロック信号及び第２反転クロック信号を決定するために用いられ、
    前記リセット回路は、前記リフレッシュ状態有効信号、前記ワードラインオンパルス信号及び前記第１目標状態信号に基づいて、リセット信号を決定するために用いられ、
    前記第２リフレッシュ状態決定回路は、前記第２クロック信号、前記第２反転クロック信号及び前記リセット信号に基づいて、前記第１目標状態信号及び前記第２目標状態信号を決定するために用いられ、
    ここで、前記リフレッシュ状態有効信号は、現在の時間メモリアレイが１つのリフレッシュ周期内にあるかどうかを指示し、前記ワードラインオンパルス信号は任意のワードラインのオンを指示する、
    請求項１２に記載のローハンマーリフレッシュ回路。
  14. 前記第２クロック回路、第１三入力ＮＡＮＤゲートと、第５ＮＯＴゲートとを含み、
    前記第１三入力ＮＡＮＤゲートの入力端は、それぞれ前記予め設定されたローハンマーリフレッシュ信号、前記リフレッシュ状態有効信号及び前記ワードラインオンパルス信号に接続され、前記第１三入力ＮＡＮＤゲートの出力端は、前記第２反転クロック信号を出力するために用いられ、
    前記第５ＮＯＴゲートの入力端は、前記第１三入力ＮＡＮＤゲートの出力端に接続され、前記第５ＮＯＴゲートの出力端は、前記第２クロック信号を出力するために用いられ、
    前記第２リフレッシュ状態決定回路は、第３フリップフロップと、第４フリップフロップと、第６ＮＯＴゲートとを含み、
    前記第３フリップフロップの入力端は、前記第６ＮＯＴゲートにより前記第３フリップフロップの出力端に接続され、前記第３フリップフロップの出力端は、前記第１目標状態信号を出力するために用いられ、前記第３フリップフロップのクロック端は、それぞれ前記第２クロック信号及び前記第２反転クロック信号に接続され、
    前記第４フリップフロップの入力端は、前記第１目標状態信号に接続され、前記第４フリップフロップのクロック端は、それぞれ前記第２クロック信号及び前記第２反転クロック信号に接続され、前記第４フリップフロップの出力端は、前記第２目標状態信号を出力するために用いられ、
    前記第３フリップフロップ及び前記第４フリップフロップのそれぞれのリセット端は、いずれも前記リセット信号に接続され、
    前記リセット回路は、第７ＮＯＴゲートと、第２三入力ＮＡＮＤゲートとを含み、
    前記第７ＮＯＴゲートの入力端は、前記リフレッシュ状態有効信号に接続され、前記第２三入力ＮＡＮＤゲートの入力端は、それぞれ前記第７ＮＯＴゲートの出力端、前記ワードラインオンパルス信号及び前記第１目標状態信号に接続される、前記第２三入力ＮＡＮＤゲートの出力端は、前記リセット信号を出力するために用いられる、
    請求項１３に記載のローハンマーリフレッシュ回路。
  15. 請求項８～１４のいずれか一項に記載のローハンマーリフレッシュ回路を備える、半導体メモリ。
JP2023514723A 2021-11-19 2022-01-14 ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ Active JP7433518B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202111399125.2 2021-11-19
CN202111399125.2A CN116153357A (zh) 2021-11-19 2021-11-19 一种锤击刷新方法、锤击刷新电路及半导体存储器
PCT/CN2022/072108 WO2023087533A1 (zh) 2021-11-19 2022-01-14 一种锤击刷新方法、锤击刷新电路及半导体存储器

Publications (2)

Publication Number Publication Date
JP2024500591A JP2024500591A (ja) 2024-01-10
JP7433518B2 true JP7433518B2 (ja) 2024-02-19

Family

ID=86384139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023514723A Active JP7433518B2 (ja) 2021-11-19 2022-01-14 ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ

Country Status (4)

Country Link
US (1) US11894042B2 (ja)
EP (1) EP4210059A4 (ja)
JP (1) JP7433518B2 (ja)
KR (1) KR20230074478A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243338A1 (en) 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Memory device and memory system having the same
US20170186481A1 (en) 2015-12-28 2017-06-29 Samsung Electronics Co., Ltd. Refresh controller and memory device including the same
JP2020166832A (ja) 2019-03-29 2020-10-08 インテル・コーポレーション ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478316B1 (en) 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
CN207489475U (zh) 2017-10-24 2018-06-12 睿力集成电路有限公司 刷新计数器电路、刷新计数器及存储器
US11017833B2 (en) * 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10504577B1 (en) 2018-11-05 2019-12-10 Micron Technology, Inc. Apparatus with a row hit rate/refresh management mechanism
US11049545B2 (en) * 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US10790005B1 (en) 2019-04-26 2020-09-29 Micron Technology, Inc. Techniques for reducing row hammer refresh
US11417385B1 (en) * 2021-04-12 2022-08-16 Winbond Electronics Corp. Semiconductor memory apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150243338A1 (en) 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Memory device and memory system having the same
US20170186481A1 (en) 2015-12-28 2017-06-29 Samsung Electronics Co., Ltd. Refresh controller and memory device including the same
JP2020166832A (ja) 2019-03-29 2020-10-08 インテル・コーポレーション ロウハンマ緩和のホスト支援のためのリフレッシュコマンド制御

Also Published As

Publication number Publication date
JP2024500591A (ja) 2024-01-10
KR20230074478A (ko) 2023-05-30
US20230162777A1 (en) 2023-05-25
EP4210059A1 (en) 2023-07-12
EP4210059A4 (en) 2023-08-09
US11894042B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
CN112997251B (zh) 具有行锤击地址锁存机构的设备
KR102234239B1 (ko) 반도체 디바이스
TWI534801B (zh) 用於選擇性列刷新之裝置及方法
JP5063041B2 (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
US6920524B2 (en) Detection circuit for mixed asynchronous and synchronous memory operation
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
JP4808070B2 (ja) 半導体メモリおよび半導体メモリの動作方法
US20030112687A1 (en) System and method for providing asynchronous SRAM functionality with a DRAM array
US20050018529A1 (en) Fully hidden refresh dynamic random access memory
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
JP7433518B2 (ja) ローハンマーリフレッシュ方法、ローハンマーリフレッシュ回路及び半導体メモリ
JP6751460B1 (ja) 疑似スタティックランダムアクセスメモリ及びそのデータ書き込み方法
TWI793028B (zh) 一種錘擊刷新方法、錘擊刷新電路及半導體記憶體
JP4386657B2 (ja) 半導体記憶装置
JP4753637B2 (ja) メモリ
US7573772B2 (en) Semiconductor memory device and self-refresh method therefor
CN116434800B (zh) 刷新电路及存储器
JP2004259400A (ja) 半導体記憶装置
JP5256879B2 (ja) 半導体記憶装置
US20080228950A1 (en) Memory power down mode exit method and system
JP2021082370A (ja) 擬似ｓｒａｍに使用する制御回路及びその制御方法
KR20030091431A (ko) 감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리장치 및 그에 따른 랜덤 억세스 타임 감소방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240206

R150 Certificate of patent or registration of utility model

Ref document number: 7433518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150