TWI793028B - 一種錘擊刷新方法、錘擊刷新電路及半導體記憶體 - Google Patents

一種錘擊刷新方法、錘擊刷新電路及半導體記憶體 Download PDF

Info

Publication number
TWI793028B
TWI793028B TW111120193A TW111120193A TWI793028B TW I793028 B TWI793028 B TW I793028B TW 111120193 A TW111120193 A TW 111120193A TW 111120193 A TW111120193 A TW 111120193A TW I793028 B TWI793028 B TW I793028B
Authority
TW
Taiwan
Prior art keywords
refresh
signal
word line
hammer
state
Prior art date
Application number
TW111120193A
Other languages
English (en)
Other versions
TW202322121A (zh
Inventor
陳繼興
Original Assignee
中國大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國大陸商長鑫存儲技術有限公司 filed Critical 中國大陸商長鑫存儲技術有限公司
Application granted granted Critical
Publication of TWI793028B publication Critical patent/TWI793028B/zh
Publication of TW202322121A publication Critical patent/TW202322121A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本案實施例提供了一種錘擊刷新方法、錘擊刷新電路及半導體記憶體，該方法包括：確定針對目標字線的錘擊刷新指令；根據錘擊刷新指令，將預設錘擊刷新信號置為有效狀態；其中，預設錘擊刷新信號的有效狀態指示在第一刷新週期中執行錘擊刷新指令；若檢測到在第一刷新週期內未完成錘擊刷新指令，則將預設錘擊刷新信號的有效狀態延續至第一刷新週期的下一刷新週期。這樣，通過靈活調整預設錘擊刷新信號的有效狀態，不僅能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。

Description

一種錘擊刷新方法、錘擊刷新電路及半導體記憶體
本案涉及積體電路技術領域，尤其涉及一種錘擊刷新方法、錘擊刷新電路及半導體記憶體。
動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)是電腦中常用的半導體記憶體元件，由許多重複的存儲單元組成，且不同的存儲單元需要經由字線和位元線進行選中操作。也就是說，DRAM中存在大量字線，這些字線相鄰排列，在某一字線受到錘式攻擊(Row Hammer)時，與該字線相鄰的字線可能會產生錯誤。在相關技術中，在檢測到錘式攻擊後會對受影響的字線進行刷新處理。然而，該刷新處理需要借助於兩個刷新指令完成，佔用了頻寬資源，而且容易導致刷新錯誤。
本案提供了一種錘擊刷新方法、錘擊刷新電路及半導體記憶體，能夠減少錘擊刷新過程所佔用的頻寬資源，而且提高刷新正確性。
第一方面，本案實施例提供了一種錘擊刷新方法，該方法包括：確定針對目標字線的錘擊刷新指令；根據錘擊刷新指令，將預設錘擊刷新信號置為有效狀態；其中，預設錘擊刷新信號的有效狀態指示在第一刷新週期中執行錘擊刷新指令； 若檢測到在第一刷新週期內未完成錘擊刷新指令，則將預設錘擊刷新信號的有效狀態延續至第一刷新週期的下一刷新週期。
在一些實施例中，該方法還包括：若檢測到完成錘擊刷新指令時，將預設錘擊刷新信號置為無效狀態。
在一些實施例中，錘擊刷新指令指示刷新目標字線的第一相鄰字線和目標字線的第二相鄰字線；相應地，該方法還包括：在第一刷新週期中，判斷第一相鄰字線和第二相鄰字線是否被全部刷新；若第一相鄰字線被刷新且第二相鄰字線未被刷新，則確定在第一刷新週期內未完成錘擊刷新指令；或者若第一相鄰字線和第二相鄰字線全部被刷新，則確定在第一刷新週期內完成錘擊刷新指令。
在一些實施例中，該方法還包括：確定第一目標狀態信號和第二目標狀態信號；其中，第一目標狀態信號用於記錄第一相鄰字線的刷新狀態，第二目標狀態信號用於記錄第二相鄰字線的刷新狀態；在對第一相鄰字線進行刷新時，將第一目標狀態信號置為有效狀態，並將第二目標狀態信號置為無效狀態；在對第二相鄰字線進行刷新時，將第一目標狀態信號置為無效狀態，將第二目標狀態信號置為有效狀態。
在一些實施例中，在檢測到在第一刷新週期內未完成錘擊刷新指令情況下，該方法還包括：判斷是否接收到字線啟動指令；若判斷結果為是，則將第一目標狀態信號和第二目標狀態信號均置為無效狀態。
在一些實施例中，該方法還包括：判斷預設錘擊刷新信號是否處於有效狀態；在預設錘擊刷新信號處於有效狀態的情況下，確定第一目標狀態信號和第二目標狀態信號；根據第一目標狀態信號和第二目標狀態信號，對目標字線的相鄰字線進行字線刷新處理。
在一些實施例中，所述根據第一目標狀態信號和第二目標狀態信號，對目標字線的相鄰字線進行字線刷新處理，包括：在第一目標狀態信號和第二目標狀態信號均處於無效狀態的情況下，對第一相鄰字線和第二相鄰字線 分別進行字線刷新處理；在第一目標狀態信號處於有效狀態且第二目標狀態信號處於無效狀態的情況下，對第二相鄰字線進行兩次字線刷新處理。
第二方面，本案實施例提供了一種錘擊刷新電路，包括：檢測電路，用於確定錘擊刷新觸發信號和刷新執行信號；以及在錘擊刷新觸發信號指示接收到針對目標字線的錘擊刷新指令且刷新執行信號指示錘擊刷新指令未完成時，輸出處於有效狀態的預設錘擊刷新信號；其中，預設錘擊刷新信號的有效狀態指示在第一刷新週期內執行錘擊刷新指令，且預設錘擊刷新信號的有效狀態在第一刷新週期內未完成錘擊刷新指令的情況下將延續至第一刷新週期的下一刷新週期。
在一些實施例中，刷新執行信號包括初次刷新執行信號和刷新脈衝信號；相應地，檢測電路包括第一時鐘電路、第一刷新狀態確定電路和控制信號輸出電路；其中，第一刷新狀態確定電路，用於根據錘擊刷新觸發信號、第一時鐘信號和第一反相時鐘信號，確定第一刷新狀態信號和第二刷新狀態信號；第一時鐘電路，用於根據第一刷新狀態信號、初次刷新執行信號和刷新脈衝信號，確定第一時鐘信號和第一反相時鐘信號；控制信號輸出電路，用於根據錘擊刷新觸發信號和第二刷新狀態信號，確定預設錘擊刷新信號；其中，錘擊刷新指令指示對目標字線的第一相鄰字線和目標字線的第二相鄰字線進行字線刷新處理，初次刷新執行信號用於指示每一個刷新週期中第一次發生的字線刷新處理，刷新脈衝信號用於指示每一個刷新週期中每一次發生的字線刷新處理。
在一些實施例中，第一時鐘電路包括第一二輸入反及閘、第二二輸入反及閘和第一反閘；其中，第一二輸入反及閘的輸入端分別與第一刷新狀態信號和初次刷新執行信號連接；第二二輸入反及閘的輸入端分別與第一二輸入反及閘的輸出端和刷新脈衝信號連接，第二二輸入反及閘的輸出端用於輸出 第一反相時鐘信號；第一反閘的輸入端與第一反相時鐘信號連接，第一反閘的輸出端用於輸出第一時鐘信號。
在一些實施例中，第一刷新狀態確定電路包括第一二輸入反或閘、第三二輸入反及閘、第二反閘、第一觸發器和第二觸發器；其中，第一二輸入反或閘的輸入端分別與第一刷新狀態信號和第二刷新狀態信號連接，第三二輸入反及閘的輸入端分別與第一二輸入反或閘的輸出端和錘擊刷新觸發信號連接，第二反閘的輸入端分別與第三二輸入反及閘的輸出端連接；第一觸發器的輸入端與第二反閘的輸出端連接，第一觸發器的時鐘端分別與第一時鐘信號和第一反相時鐘信號連接，第一觸發器的輸出端用於輸出第一刷新狀態信號；第二觸發器的輸入端與第一刷新狀態信號連接，第二觸發器的時鐘端分別與第一時鐘信號和第一反相時鐘信號連接，第二觸發器的輸出端用於輸出第二刷新狀態信號。
在一些實施例中，控制信號輸出電路包括第三反閘、第四二輸入反及閘和第四反閘；其中，第三反閘的輸入端與第二刷新狀態信號連接，第四二輸入反及閘的輸入端分別與第三反閘的輸出端和錘擊刷新觸發信號連接；第四反閘的輸入端與第四二輸入反及閘的輸出端連接，且第四反閘的輸出端用於輸出預設錘擊刷新信號。
在一些實施例中，錘擊刷新電路還包括狀態計數電路；狀態計數電路，用於接收預設錘擊刷新信號和字線狀態信號，並根據預設錘擊刷新信號和字線狀態信號，確定第一目標狀態信號和第二目標狀態信號；其中，第一目標狀態信號用於記錄第一相鄰字線的刷新狀態，第二目標狀態信號用於記錄第二相鄰字線的刷新狀態。
在一些實施例中，字線狀態信號包括刷新狀態有效信號和字線開啟脈衝信號；狀態計數電路包括第二時鐘電路、第二刷新狀態確定電路和重設電路；其中，第二時鐘電路，用於根據預設錘擊刷新信號、刷新狀態有效信號和字線開啟脈衝信號，確定第二時鐘信號和第二反相時鐘信號的；重設電路， 用於根據刷新狀態有效信號、字線開啟脈衝信號和第一目標狀態信號，確定重設信號；第二刷新狀態確定電路，用於根據第二時鐘信號、第二反相時鐘信號和重設信號，確定第一目標狀態信號和第二目標狀態信號；其中，刷新狀態有效信號指示是否處於一個刷新週期中，字線開啟脈衝信號指示任意字線的開啟。
在一些實施例中，第二時鐘電路包括第一三輸入反及閘和第五反閘；其中，第一三輸入反及閘的輸入端分別與預設錘擊刷新信號、刷新狀態有效信號和字線開啟脈衝信號連接，第一三輸入反及閘的輸出端用於輸出第二反相時鐘信號；第五反閘的輸入端與第一三輸入反及閘的輸出端連接，第五反閘的輸出端用於輸出第二時鐘信號。
在一些實施例中，第二刷新狀態確定電路包括第三觸發器、第四觸發器和第六反閘；第三觸發器的輸入端通過第六反閘與第三觸發器的輸出端連接，且第三觸發器的輸出端用於輸出第一目標狀態信號；第三觸發器的時鐘端分別與第二時鐘信號和第二反相時鐘信號連接；第四觸發器的輸入端與第一目標狀態信號連接，第四觸發器的時鐘端分別與第二時鐘信號和第二反相時鐘信號連接，且第四觸發器的輸出端用於輸出第二目標狀態信號；第三觸發器和第四觸發器各自的重設端均與重設信號連接。
在一些實施例中，重設電路包括第七反閘和第二三輸入反及閘；第七反閘的輸入端與刷新狀態有效信號連接，第二三輸入反及閘的輸入端分別與第七反閘的輸出端、字線開啟脈衝信號和第一目標狀態信號連接，第二三輸入反及閘的輸出端用於輸出重設信號。
本案實施例提供了一種半導體記憶體，包括如第二方面所述之錘擊刷新電路。
本案實施例提供了一種錘擊刷新方法、錘擊刷新電路及半導體記憶體，確定針對目標字線的錘擊刷新指令；根據所述錘擊刷新指令，將預設錘擊刷新信號置為有效狀態；其中，所述預設錘擊刷新信號的有效狀態指示在第一刷新週期中執行所述錘擊刷新指令；若檢測到在所述第一刷新週期內未完成 所述錘擊刷新指令，則將所述預設錘擊刷新信號的有效狀態延續至所述第一刷新週期的下一刷新週期。這樣，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，從而通過一個刷新週期內完成錘擊刷新指令；在出現偶發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，既能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
S101~S103:步驟
20:錘擊刷新電路
21:檢測電路
22:狀態計數電路
30:半導體記憶體
211:第一時鐘電路
212:第一刷新狀態確定電路
213:控制信號輸出電路
221:第二時鐘電路
222:第二刷新狀態確定電路
223:重設電路
2111:第一二輸入反及閘
2112:第二二輸入反及閘
2113:第一反閘
2121:第一二輸入反或閘
2122:第三二輸入反及閘
2123:第二反閘
2124:第一觸發器
2125:第二觸發器
2131:第三反閘
2132:第四二輸入反及閘
2133:第四反閘
2211:第一三輸入反及閘
2212:第五反閘
2221:第三觸發器
2222:第四觸發器
2223:第六反閘
2231:第七反閘
2232:第二三輸入反及閘
圖1A為相關技術提供的一種錘擊刷新的過程示意圖；圖1B為相關技術提供的另一種錘擊刷新的過程示意圖；圖2為相關技術提供的又一種錘擊刷新的過程示意圖；圖3為本案實施例提供的一種錘擊刷新方法的流程示意圖；圖4為本案實施例提供的一種錘擊刷新電路的結構示意圖；圖5為本案實施例提供的一種檢測電路的結構示意圖；圖6為本案實施例提供的一種第一時鐘電路的具體電路結構示意圖；圖7為本案實施例提供的一種第一刷新狀態確定電路的具體電路結構示意圖；圖8為本案實施例提供的一種控制信號輸出電路的具體電路結構示意圖；圖9為本案實施例提供的一種檢測電路的信號時序示意圖；圖10為本案實施例提供的另一種錘擊刷新電路的結構示意圖；圖11為本案實施例提供的一種狀態計數電路的結構示意圖；圖12為本案實施例提供的一種第二時鐘電路的具體電路結構示意圖； 圖13為本案實施例提供的一種第二刷新狀態確定電路的具體電路結構示意圖；圖14為本案實施例提供的一種重設電路的具體電路結構示意圖；圖15為本案實施例提供的一種半導體記憶體的結構示意圖。
下面將結合本案實施例中的附圖，對本案實施例中的技術方案進行清楚、完整地描述。可以理解的是，此處所描述的具體實施例僅僅用於解釋相關申請內容，而非對該申請內容的限定。另外還需要說明的是，為了便於描述，附圖中僅示出了與有關申請內容相關的部分。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本案的技術領域的技術人員通常理解的含義相同。本文中所使用的術語只是為了描述本案實施例的目的，不是旨在限制本案。
在以下的描述中，涉及到“一些實施例”，其描述了所有可能實施例的子集，但是可以理解，“一些實施例”可以是所有可能實施例的相同子集或不同子集，並且可以在不衝突的情況下相互結合。
需要指出，本案實施例所涉及的術語“第一\第二\第三”僅是用於區別類似的物件，不代表針對物件的特定排序，可以理解地，“第一\第二\第三”在允許的情況下可以互換特定的順序或先後次序，以使這裡描述的本案實施例能夠以除了在這裡圖示或描述的以外的順序實施。
以下對本案實施例中涉及到的英文詞彙及其縮寫進行說明。
Row Hammer：錘式攻擊，或稱為行錘擊
Dynamic Random Access Memory，DRAM：動態隨機存取記憶體；
Synchronous Dynamic Random Access Memory，SDRAM：同步動態隨機記憶體；
Memory Array：存儲陣列
Word Line，WL：字線
Bit Line，BL：位線
RHR：預設錘擊刷新信號
RHRact1：第一目標狀態信號
RHRact2：第二目標狀態信號
RHRStart：錘擊刷新觸發信號
Refreshpulse1：初次刷新執行信號
RefPulseCounter：刷新脈衝信號
RHRCk：第一時鐘信號
RHRCkN：第一反相時鐘信號
RHRState1：第一刷新狀態信號
RHRState2：第二刷新狀態信號
Rfsh：刷新狀態有效信號
RasEnpulse：字線開啟脈衝信號
RHRCounter：第二時鐘信號
RHRCounterN：第二反相時鐘信號
ResetN：重設信號。
應理解，動態隨機存取記憶體是電腦中常用的半導體記憶體元件，由許多重複的存儲單元組成Memory Array，且不同的存儲單元需要經由字線和位元線進行選中操作。
目前，由於存儲單元越來越密集，字線之間的距離越來越小，導致相鄰字線之間的電容耦合增大。此時，如果重複啟動字線(也稱為目標行)，有可能導致兩個相鄰字線(也稱為受害行)受到電磁干擾，從而受害行上的存儲單元發生電荷丟失現象，最終這些存儲單元可能在受害行的下一次刷新之前丟失資料。以上情況被稱為Row Hammer。
也就是說，當一根字線受到Row Hammer攻擊，與這根字線相鄰的兩根字線會受到很大的干擾。因此，為了消除錘式攻擊的影響，在檢測到目標行在經受錘式攻擊時，需要對目標行兩側的受害行進行刷新，稱為錘擊刷新(Row Hammer Refresh)。
為方便說明，將這兩根WL(即受害行)的位址對應稱為Ra和Rb，對這兩個位址的刷新操作稱為RHRa和RHRb。參見圖1A，其示出了相關技術提供的一種錘擊刷新的過程示意圖。參見圖1B，其示出了相關技術提供的另一種錘擊刷新的過程示意圖。在圖1A和圖1B中，ActCmd是指字線啟動命令，PreCmd是指字線預充命令(Pre)，REFCmdA是指第一個刷新命令，REFCmdB是指第二個刷新命令。另外，完成一個刷新命令所需要的時間也稱為一個刷新週期。
在一種相關技術中，如圖1A所示，相鄰字線的刷新需要涉及到兩個刷新命令，這不僅佔用了頻寬資源，還容易導致一些錯誤。在另一種相關技術中，如圖1B所示，相鄰字線的刷新在一個刷新命令中完成，但是這種方法某些偶發的情況下也有可能導致RHR的錯誤。
以一個刷新命令完成錘擊刷新過程為例，對可能出現的偶發錯誤進行說明。參見圖2，其示出了相關技術提供的又一種錘擊刷新方法的過程示意圖。如圖2所示，在接收到錘擊刷新指令後，RHR信號為有效狀態，以指示Memory Array在刷新命令(REFCmd1等)中進行錘擊刷新。在這裡，刷新命令對應兩次脈衝，即1st Pulse和2nd Pulse，從而經由這兩次脈衝分別執行RHRa和RHRb，以便在一個刷新命令中完成錘擊刷新。然而，如果某些非法的操作導致刷新命令REFCmd1的第二次脈衝(2nd Pulse)出現了缺失，則會出現RHRa和RHRb分開在兩個Refresh命令中執行的情況，進而導致RHRa和RHRb之間可能出現字線啟動(Active)、字線預充(Precharge)等操作，即在錘擊刷新還沒有完成的情況下又發生了字線啟動或字線預充等操作，這種情況是需要避免的。
基於此，本案實施例提供了一種錘擊刷新方法，確定針對目標字線的錘擊刷新指令；根據所述錘擊刷新指令，將預設錘擊刷新信號置為有效狀 態；其中，所述預設錘擊刷新信號的有效狀態指示在第一刷新週期中執行所述錘擊刷新指令；若檢測到在所述第一刷新週期內未完成所述錘擊刷新指令，則將所述預設錘擊刷新信號的有效狀態延續至所述第一刷新週期的下一刷新週期。這樣，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，從而通過一個刷新週期內完成錘擊刷新指令；在出現偶發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，既能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
下面將結合附圖對本案各實施例進行詳細說明。
在本案的一實施例中，參見圖3，其示出了本案實施例提供的一種錘擊刷新方法的流程示意圖。如圖3所示，該方法可以包括：
S101：確定針對目標字線的錘擊刷新指令。
需要說明的是，本案實施例提供的錘擊刷新方法應用於半導體記憶體元件，例如DRAM、SDRAM等，能夠更好地對遭受Row Hammer攻擊的字線進行刷新。
在這裡，目標字線是指Row Hammer攻擊中的目標行，第一相鄰字線和第二相鄰字線是指Row Hammer攻擊中的受害行。
對半導體記憶體元件來說，在檢測到針對目標字線的Row Hammer攻擊後，生成一針對目標字線的錘擊刷新指令，以指示對第一相鄰字線進行刷新和對第二相鄰字線進行刷新，避免第一相鄰字線和第二相鄰字線發生資料丟失的問題。
在這裡，判定Row Hammer攻擊的方式可參照相關技術，本案實施例不做贅述。
S102：根據錘擊刷新指令，將預設錘擊刷新信號置為有效狀態；其中，預設錘擊刷新信號的有效狀態指示在第一刷新週期中執行錘擊刷新指令。
需要說明的是，在半導體記憶體元件中，設置一專門用於指示存儲陣列(Memory Array)進行錘擊刷新操作的預設錘擊刷新信號。換句話說， 若預設錘擊刷新信號有效，則Memory Array需要針對指定的字線進行錘擊刷新，若預設錘擊刷新信號無效，則Memory Array不需要進行錘擊刷新。
根據錘擊刷新指令，將預設錘擊刷新信號置為有效，以便在第一刷新週期中執行刷新指令。在這裡，刷新週期可以理解為用於執行刷新操作的時間週期，具體是指接收到刷新命令之後且接收到下一操作指令之前的時間，即一個刷新週期與一個刷新命令相對應。第一刷新週期可以是指預設錘擊刷新信號處於有效狀態之後最近的刷新週期。
S103：若檢測到在第一刷新週期內未完成錘擊刷新指令，則將預設錘擊刷新信號的有效狀態延續至第一刷新週期的下一刷新週期。
需要說明的是，在正常情況下，第一刷新週期能夠對第一相鄰字線和第二相鄰字線進行刷新，一完成錘擊刷新指令。但是如果出現偶發錯誤，第一刷新週期可能無法完成錘擊刷新指令，需要將預設錘擊刷新信號的有效狀態延續至第一刷新週期的下一刷新週期，從而在兩個刷新週期內完成錘擊刷新指令。
應理解，在半導體記憶體元件中，不僅存在刷新週期，還會存在其他操作週期，所以第一刷新週期和下一刷新週期並不是時間上連續的。
在一些實施例中，若檢測到完成錘擊刷新指令時，將預設錘擊刷新信號置為無效狀態。
需要說明的是，如果第一刷新週期就完成錘擊刷新指令，則在第一刷新週期結束之後就將預設錘擊刷新信號置為無效狀態，此時通過一個刷新命令就完成錘擊刷新過程；反之，如果第一刷新週期並沒有完成錘擊刷新指令，則預設錘擊刷新信號的有效狀態仍將持續至第一刷新週期的下一刷新週期，從而下一刷新週期繼續執行錘擊刷新過程，此時通過兩個刷新命令完成錘擊刷新過程。
也就是說，在一種相關技術中，預設錘擊刷新信號的有效狀態會固定持續兩個刷新週期，從而在兩個刷新命令中完成一個錘擊刷新指令，但是 這樣佔用的頻寬較大，浪費資源；在另一種相關技術中，預設錘擊刷新信號的有效狀態會固定持續一個刷新週期，從而在一個刷新命令中完成一個錘擊刷新指令，但是可能由於偶發錯誤導致刷新失敗。
在本案實施例中，提供了一個能夠進行自動糾錯的錘擊刷新方法，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，從而通過一個刷新週期內完成錘擊刷新指令；在出現偶發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，不僅能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
還需要說明的是錘擊刷新指令指示刷新目標字線的第一相鄰字線和目標字線的第二相鄰字線。
相應地，在一些實施例中，該方法還可以包括：在第一刷新週期中，判斷第一相鄰字線和第二相鄰字線是否被全部刷新；若第一相鄰字線被刷新且第二相鄰字線未被刷新，則確定在第一刷新週期內未完成錘擊刷新指令；或者若第一相鄰字線和第二相鄰字線全部被刷新，則確定在第一刷新週期內完成錘擊刷新指令。
也就是說，錘擊刷新指令包括對目標字線兩側的第一相鄰字線和第二相鄰字線分別進行刷新。因此，通過第一相鄰字線和第二相鄰字線的刷新狀態，判斷第一刷新週期內是否完成該錘擊刷新指令。
在一些實施例中，設置第一目標狀態信號和第二目標狀態信號，分別應用於記錄第一相鄰字線和第二相鄰字線的狀態。該方法還可以包括：確定第一目標狀態信號和第二目標狀態信號；其中，第一目標狀態信號用於記錄第一相鄰字線的刷新狀態，第二目標狀態信號用於記錄第二相鄰字線的刷新狀態；在對第一相鄰字線進行刷新時，將第一目標狀態信號置為有效狀態，並將第二目標狀態信號置為無效狀態； 在對第二相鄰字線進行刷新時，將第一目標狀態信號置為無效狀態，將第二目標狀態信號置為有效狀態。
需要說明的是，應理解，第一目標狀態信號和第二目標狀態信號的初始狀態均為無效。在接到錘擊刷新指令後，對第一相鄰字線進行刷新，此時第一目標狀態信號跳轉為有效，第二目標狀態信號依然為無效；最後，對第二相鄰字線進行刷新，第一目標狀態信號重新跳轉為無效，第二目標狀態信號跳轉為有效，錘擊刷新指令完成。
另外，在錘擊刷新指令完成後，第一目標狀態信號和第二目標狀態信號會再次重設為無效狀態，其具體重設過程可採用多種原理的電路進行實現，本案實施例不作展開描述。
除了上述情況，第一相鄰字線和第二相鄰字線的刷新操作之間還可能插入了字線啟動操作。也就是說，第一刷新週期只完成了第一相鄰字線的刷新，而且第一刷新週期結束後接收到了字線啟動指令，從而進入了啟動操作週期，後續又再次進入下一刷新週期，並在下一刷新週期內完成了對第二相鄰字線的操作。這種情況很容易導致處理錯誤，本案實施例針對這種情況單獨記錄以便後續處理。示例性地，這種情況下，第一目標狀態信號和第二目標狀態信號會共同被置為無效。
因此，在一些實施例中，在檢測到在第一刷新週期內未完成錘擊刷新指令情況下，該方法還可以包括：判斷是否接收到字線啟動指令；若判斷結果為是，則將第一目標狀態信號和第二目標狀態信號均置為無效狀態。
這樣，某一刷新週期開始時，若第一目標狀態信號和第二目標狀態信號無效，則存在兩種可能：上一錘擊刷新指令正常完成，上一錘擊刷新指令未完成且接收到字線啟動指令。應理解，以上兩種可能後續可進行同樣的處 理，所以不再進行細分。某一刷新週期開始時，若第一目標狀態信號有效，第二目標狀態信號無效，則上一錘擊刷新指令未完成且未接收到字線啟動指令。
這樣，通過第一目標狀態信號和第二目標狀態信號能夠區分中偶發錯誤時是否中間插入了字線啟動指令，以便後續進行針對性處理。
還需要說明的是，字線啟動指令可以是對Memory Array中任一字線的啟動指令，並不局限於目標字線、第一相鄰字線和第二相鄰字線。
在一些實施例中，該方法還可以包括：在預設錘擊刷新信號處於有效狀態的情況下，確定第一目標狀態信號和第二目標狀態信號；根據第一目標狀態信號和第二目標狀態信號，對目標字線的相鄰字線進行字線刷新處理。
需要說明的是，在預設錘擊刷新信號有效時，需要根據第一目標狀態信號和第二目標狀態信號確定進行刷新處理的具體步驟。
具體地，所述根據第一目標狀態信號和第二目標狀態信號，對目標字線的相鄰字線進行字線刷新處理，可以包括：在第一目標狀態信號和第二目標狀態信號均處於無效狀態的情況下，對第一相鄰字線和第二相鄰字線分別進行字線刷新處理；在第一目標狀態信號處於有效狀態且第二目標狀態信號處於無效狀態的情況下，對第二相鄰字線進行兩次字線刷新處理。
需要說明的是，在出現偶發錯誤的情況下，在下一刷新週期開始時，若第一目標狀態信號和第二目標狀態信號均無效，則對第一相鄰字線和第二相鄰字線分別刷新，以避免第一相鄰字線和第二相鄰字線的刷新過程中被插入字線啟動操作；若第一目標狀態信號有效且第二目標狀態信號無效，則對第二相鄰字線進行兩次刷新。
換句話說，針對某一刷新週期，至少存在以下兩種情況：
情況一：在某一刷新週期開始時，預設錘擊刷新信號處於有效狀態，且第一目標狀態信號和第二目標狀態信號均無效，該種情況存在兩種可能：(1)本刷新週期接收到錘擊刷新指令；(2)上一刷新週期接收到錘擊刷新指令，但是上一刷新週期由於偶發錯誤未能完成錘擊刷新指令，且上一刷新週期與本刷新週期之間出現了字線啟動指令。針對以上兩種可能，均需要在本刷新週期執行對第一相鄰字線的刷新和第二相鄰字線的刷新。
情況二：在某一刷新週期開始時，預設錘擊刷新信號處於有效狀態，且第一目標狀態信號有效，第二目標狀態信號無效，說明本刷新週期的上一刷新週期接收到錘擊刷新指令，但是由於偶發錯誤上一刷新週期僅執行了對第一相鄰字線的刷新，且在上一刷新週期和本刷新週期之間未接收到字線啟動指令。此時，可以直接重複對第二相鄰字線進行字線刷新處理，完成上一刷新週期未完成的錘擊刷新指令。
在這裡，對於情況二，並不選擇對兩個字線分別進行一次刷新的原因包括：對某一字線進行兩次刷新僅需要開啟一個字線，流程簡單、功耗低；電路設計的複雜性降低，該部分請參見後續關於錘擊刷新電路的說明。
當然，在另一些實施例中，情況二也可以採用對第一相鄰字線和第二相鄰字線分別刷新的方式。
另外，在本案實施例中，有效狀態和無效狀態的定義可以根據實際應用場景選擇。例如，某一信號的有效狀態可以是指該信號處於高電位狀態，某一信號的無效狀態可以是指該信號處於低電位狀態；或者某一信號的有效狀態可以是指該信號處於低電位狀態，某一信號的無效狀態可以是指該信號處於高電位狀態。
綜上所述，本案實施例提供了一種錘擊刷新方法，具有自動糾錯的功能。錘擊刷新方法借助於預設錘擊刷新信號、第一目標狀態信號和第二目標狀態信號完成。這樣，一方面，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，能夠通過一個刷新週期內完成錘擊刷新指令；在出現偶 發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，不僅能夠節省頻寬資源，而且能夠保證錘擊刷新的順利完成；另一方面，第一目標狀態信號和第二目標狀態信號用於記錄第一相鄰字線和第二相鄰字線的刷新狀態，以及確定在第一相鄰字線刷新後且第二相鄰字線刷新前是否接收到字線啟動指令，以便後續針對性的進行處理，避免第一相鄰字線和第二相鄰字線的刷新之間插入字線啟動指令，提高錘擊刷新的正確性。
本案實施例提供了一種錘擊刷新方法，確定針對目標字線的錘擊刷新指令；根據錘擊刷新指令，將預設錘擊刷新信號置為有效狀態；其中，預設錘擊刷新信號的有效狀態指示在第一刷新週期中執行錘擊刷新指令；若檢測到在第一刷新週期內未完成錘擊刷新指令，則將預設錘擊刷新信號的有效狀態延續至第一刷新週期的下一刷新週期。這樣，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，能夠通過一個刷新週期內完成錘擊刷新指令；在出現偶發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，既能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
在本案的另一實施例中，參見圖4，其示出了本案實施例提供的一種錘擊刷新電路20的結構示意圖。如圖4所示，錘擊刷新電路20包括檢測電路21，用於確定錘擊刷新觸發信號RHRStart和刷新執行信號；以及在錘擊刷新觸發信號RHRStart指示接收到針對目標字線的錘擊刷新指令且刷新執行信號指示錘擊刷新指令未完成時，輸出處於有效狀態的預設錘擊刷新信號RHR。
需要說明的是，本案實施例提供的錘擊刷新電路20應用於半導體記憶體元件，例如DRAM、SDRAM等，能夠更好地對遭受Row Hammer攻擊的字線進行刷新。
在本案實施例中，錘擊刷新電路20包括檢測電路21，檢測電路21的輸入端為錘擊刷新觸發信號RHRStart和刷新執行信號，其輸出端為預設錘擊刷新信號RHR。其中，錘擊刷新觸發信號RHRStart的不同狀態能夠指示是否接收到針對目標字線的錘擊刷新指令；刷新執行信號的不同狀態能夠指示錘擊刷新指令是否完成。
在這裡，預設錘擊刷新信號RHR的有效狀態指示在第一刷新週期內執行錘擊刷新指令，且預設錘擊刷新信號RHR的有效狀態在第一刷新週期內未完成錘擊刷新指令的情況下將延續至第一刷新週期的下一刷新週期。
也就是說，在接收到針對目標字線的錘擊刷新指令且該錘擊刷新指令沒有執行完成的情況下，檢測電路21會持續輸出處於有效狀態的預設錘擊刷新信號RHR，以指示存儲陣列執行相關的錘擊刷新處理；除此之外，在沒有接收到針對目標字線的錘擊刷新指令時，或者錘擊刷新指令已完成時，檢測電路21會續輸出處於無效狀態的預設錘擊刷新信號RHR。這樣，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，能夠通過一個刷新週期內完成錘擊刷新指令；在出現偶發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，既能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
在這裡，錘擊刷新指令指示對目標字線的第一相鄰字線和目標字線的第二相鄰字線進行字線刷新處理，即一個錘擊刷新指令包括兩次字線刷新處理。
在一些實施例中，刷新執行信號包括初次刷新執行信號Refreshpulse1和刷新脈衝信號RefPulseCounter。初次刷新執行信號Refreshpulse1用於指示每一個刷新週期中第一次發生的字線刷新處理，刷新脈衝信號RefPulseCounter用於指示每一個刷新週期中每一次發生的字線刷新處理。
相應地，參見圖5，其示出了本案實施例提供的一種檢測電路21的結構示意圖。如圖5所示，檢測電路21包括第一時鐘電路211、第一刷新狀態確定電路212和控制信號輸出電路213；其中，第一刷新狀態確定電路212，用於根據錘擊刷新觸發信號RHRStart、第一時鐘信號RHRCk和第一反相時鐘信號RHRCkN，確定第一刷新狀態信號RHRState1和第二刷新狀態信號RHRState2；第一時鐘電路211，用於根據第一刷新狀態信號RHRState1、初次刷新執行信號Refreshpulse1和刷新脈衝信號RefPulseCounter，確定第一時鐘信號RHRCk和第一反相時鐘信號RHRCkN；控制信號輸出電路213，用於根據錘擊刷新觸發信號RHRStart和第二刷新狀態信號RHRState2，確定預設錘擊刷新信號RHR。
需要說明的是，檢測電路21至少包括以下三部分：第一時鐘電路211、第一刷新狀態確定電路212和控制信號輸出電路213。其中，
(1)第一時鐘電路211，主要用於輸出第一時鐘信號RHRCk和第一反相時鐘信號RHRCkN，從而為後續的第一刷新狀態確定電路212提供必要的信號支援。
示例性地，參見圖6，其示出了本案實施例提供的一種第一時鐘電路211的具體電路結構示意圖。如圖6所示，第一時鐘電路包括第一二輸入反及閘2111、第二二輸入反及閘2112和第一反閘2113；其中，第一二輸入反及閘的2111輸入端分別與第一刷新狀態信號RHRState1和初次刷新執行信號Refreshpulse1連接；第二二輸入反及閘2112的輸入端分別與第一二輸入反及閘2111的輸出端和刷新脈衝信號RefPulseCounter連接，第二二輸入反及閘2112的輸出端用於輸出第一反相時鐘信號RHRCkN；第一反閘2113的輸入端與第一反相時鐘信號RHRCkN連接，第一反閘2113的輸出端用於輸出第一時鐘信號RHRCk。
(2)第一刷新狀態確定電路212，主要用於輸出第一刷新狀態信號RHRState1和第二刷新狀態信號RHRState2，以記錄第一相鄰字線和第二相鄰字線的刷新狀態，為後續的控制信號輸出電路213提供必要的信號支援。
示例性地，參見圖7，其示出了本案實施例提供的一種第一刷新狀態確定電路212的具體電路結構示意圖。如圖7所示，第一刷新狀態確定電路212包括第一二輸入反或閘2121、第三二輸入反及閘2122、第二反閘2123、第一觸發器2124和第二觸發器2125；其中，第一二輸入反或閘2121的輸入端分別與第一刷新狀態信號RHRState1和第二刷新狀態信號RHRState2連接，第三二輸入反及閘2122的輸入端分別與第一二輸入反或閘2121的輸出端和錘擊刷新觸發信號RHRStart連接，第二反閘2123的輸入端與第三二輸入反及閘2122的輸出端連接；第一觸發器2124的輸入端與第二反閘2123的輸出端連接，第一觸發器2124的時鐘端分別與第一時鐘信號RHRCk和第一反相時鐘信號RHRCkN連接，第一觸發器2124的輸出端用於輸出第一刷新狀態信號RHRState1；第二觸發器2125的輸入端與第一刷新狀態信號RHRState1連接，第二觸發器2125的時鐘端分別與第一時鐘信號RHRCk和第一反相時鐘信號RHRCkN連接，第二觸發器2125的輸出端用於輸出第二刷新狀態信號RHRState2。
另外，第一觸發器2124和第二觸發器2125各自的重設端與一信號RST連接，用於第一刷新狀態信號和第二刷新狀態信號的重設。
(3)控制信號輸出電路213，主要用於預設錘擊刷新信號RHR。
示例性地，參見圖8，其示出了本案實施例提供的一種控制信號輸出電路213的具體電路結構示意圖。如圖8所示，控制信號輸出電路213包括第三反閘2131、第四二輸入反及閘2132和第四反閘2133；其中，第三反閘2131的輸入端與第二刷新狀態信號RHRState2連接，第四二輸入反及閘2132的輸入端分別與第三反閘2131的輸出端和錘擊刷新觸發信號 RHRStart連接；第四反閘2133的輸入端與第四二輸入反及閘2132的輸出端連接，且第四反閘2133的輸出端用於輸出預設錘擊刷新信號RHR。
從以上來看，借助於第一刷新狀態確定電路211、第一時鐘電路212和控制信號輸出電路213，能夠根據刷新執行信號Refreshpulse1、刷新脈衝信號RefPulseCounter和錘擊刷新觸發信號RHRStart，確定出第一刷新狀態信號RHRState1和第二刷新狀態信號RHRState2，最終輸出預設錘擊刷新信號RHR。
在一種具體地實施例中，對於以上電路，初次刷新執行信號Refreshpulse1在刷新週期中的第一次脈衝(該脈衝用於開啟字線)時處於有效狀態，在其他時候處於無效狀態；刷新脈衝信號RefPulseCounter在刷新週期中的每一次脈衝時都會產生一個方波，RHRStart在接收到錘擊刷新指令後產生上升沿，在錘擊刷新指令結束後產生下降沿，其他信號的變化方式可經由具體的電路元件推知。
示例性地，以下提供一種具體場景，以便說明第一時鐘電路211、第一刷新狀態確定電路212和控制信號輸出電路213的信號處理邏輯。
場景說明：對於錘擊刷新指令，第一刷新週期(即REFCmd1對應的刷新週期)內第一次脈衝(1stpulse)正常執行，但是第二次脈衝(2ndpulse)由於偶發錯誤缺失，導致第一刷新週期僅執行了RHRa，需要在下一刷新週期再次執行一次RHRa和RHRb。
信號處理邏輯：參見圖9，其示出了本案實施例提供的一種檢測電路21的信號時序示意圖。如圖9所示，首先，在接收到錘擊刷新指令後，RHRStart變化為高電位(即有效狀態)，RHR隨之變化為高電位，以指示對第一相鄰字線和第二相鄰字線進行刷新處理；其次，在第一刷新週期的1st Pulse時，對第一相鄰字線進行字線刷新處理，即RHRa。另外，在1st Pulse期間，Refreshpulse1為高電位，且RefPulseCounter在每個Pulse的位址被鎖存後產生一個方波，從而導致第一時鐘 電路輸出的RHRCkN(圖中未示出)和RHRCk發生狀態變化，且RHRCkN和RHRCk經過第一刷新狀態電路處理後導致RHRState1狀態發生變化。具體地，RHRState1在RHRa的過程中由低電位變化為高電位，以記錄完成對第一相鄰字線的刷新；又次，由於第一刷新週期的2nd Pulse缺失，所以RefPulseCounte不會再次產生方波，所以RHRState1和RHRState2均沒有發生變化，RHRStart和RHR的有效狀態將持續至下一刷新週期(即接收到REFCmd2命令後且接收到新命令前)。
再次，在下一刷新週期的1st Pulse和2ndPulse分別執行一次RHRa和RHRb。此時，Refreshpulse1僅在1st Pulse期間處於高電位狀態，RefPulseCounter針對每個Pulse均產生一次方波，從而RHRCkN、RHRCk均隨之變化，此時RHRState1將在RefPulseCounter第二次方波的下降沿由高電位變化為低電位，反之，RHRState2將在RefPulseCounter第二次方波的下降沿由低電位變化為高電位，以指示完成對第二相鄰字線的刷新。
最後，由於RHRStart仍保持高電位，RHRState2的由低電位變為高電位，所以RHR信號由高電位變化為低電位，而RHRStart將與2nd Pulse的下降沿一起由高電位變化為低電位。
這樣，在出現偶發錯誤的情況下，預設錘擊刷新信號RHR的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，既能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
應理解，對於錘擊刷新指令，對第一相鄰字線和第二相鄰字線的刷新操作之間需要避免字線啟動指令。也就是說，如果對第一相鄰字線進行刷新後且在對第二相鄰字線進行刷新前接收到了字線啟動指令，那麼需要記錄下來後續進行處理。
因此，在一些實施例中，參見圖10，其示出了本案實施例提供的另一種錘擊刷新電路20的結構示意圖。如圖10所示，錘擊刷新電路20還包括狀態計數電路22；狀態計數電路22，用於接收預設錘擊刷新信號RHR和字線狀態信號，並根據預設錘擊刷新信號RHR和字線狀態信號，確定第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2；需要說明的是，狀態計數電路22用於輸出第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2，從而記錄當前的錘擊刷新進程。具體地，第一目標狀態信號RHRAct1用於記錄第一相鄰字線的刷新狀態，第二目標狀態信號RHRAct2用於記錄第二相鄰字線的刷新狀態。
在一些實施例中，字線狀態信號包括刷新狀態有效信號Rfsh和字線開啟脈衝信號RasEnpulse，刷新狀態有效信號Rfsh指示是否處於一個刷新週期中，字線開啟脈衝信號RasEnpulse指示任意字線的開啟。
也就是說，如果當前時間Memory Array正處於一個刷新週期中，則刷新狀態有效信號Rfsh處於有效狀態，如果當前時間存儲陣列處於啟動、預充、待機等其他操作週期中，則刷新狀態有效信號Rfsh處於無效狀態。另外，在任意字線的開啟期間字線開啟脈衝信號RasEnpulse產生一個方波。
相應地，參見圖11，其示出了本案實施例提供的一種狀態計數電路22的結構示意圖。如圖11所示，狀態計數電路22包括第二時鐘電路221、第二刷新狀態確定電路222和重設電路223；其中，第二時鐘電路221，用於根據預設錘擊刷新信號RHR、刷新狀態有效信號Rfsh和字線開啟脈衝信號RasEnpulse，確定第二時鐘信號RHRCounter和第二反相時鐘信號RHRCounterN；重設電路223，用於根據刷新狀態有效信號Rfsh、字線開啟脈衝信號RasEnpulse和第一目標狀態信號RHRAct1，確定重設信號ResetN； 第二刷新狀態確定電路222，用於根據第二時鐘信號RHRCounter、第二反相時鐘信號RHRCounterN和重設信號ResetN，確定第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2。
需要說明的是，狀態計數電路22至少包括以下三部分：第二時鐘電路221、第二刷新狀態確定電路222和重設電路223；其中，
(1)第二時鐘電路221，主要用於輸出第二時鐘信號RHRCounter和第二反相時鐘信號RHRCounterN，從而為後續的第二刷新狀態確定電路222提供必要的信號支援。
示例性地，參見圖12，其示出了本案實施例提供的一種第二時鐘電路221的具體電路結構示意圖。如圖12所示，第二時鐘電路221包括第一三輸入反及閘2211和第五反閘2212；其中，第一三輸入反及閘2211的輸入端分別與預設錘擊刷新信號RHR、刷新狀態有效信號Rfsh和字線開啟脈衝信號RasEnpulse連接，第一三輸入反及閘2211的輸出端用於輸出第二反相時鐘信號RHRCounterN；第五反閘的輸入端2212與第一三輸入反及閘2211的輸出端連接，第五反閘2212的輸出端用於輸出第二時鐘信號RHRCounter。
(2)第二刷新狀態確定電路222，主要用於輸出第一目標狀態信號RHRAct1和第二刷新狀態信號RHRAct2，以記錄第一相鄰字線和第二相鄰字線的刷新狀態。
示例性地，參見圖13，其示出了本案實施例提供的一種第二刷新狀態確定電路222的具體電路結構示意圖。如圖13所示，第二刷新狀態確定電路222包括第三觸發器2221、第四觸發器2222和第六反閘2223；第三觸發器2221的輸入端通過第六反閘2223與第三觸發器2221的輸出端連接，且第三觸發器2221的輸出端用於輸出第一目標狀態信號RHRAct1；第三觸發器2221的時鐘端分別與第二時鐘信號RHRCounter和第二反相時鐘信號RHRCounterN連接；第四觸發器2222的輸入端與第一目標狀態信號 RHRAct1連接，第四觸發器2222的時鐘端分別與第二時鐘信號RHRCounter和第二反相時鐘信號RHRCounterN連接，且第四觸發器2222的輸出端用於輸出第二目標狀態信號RHRAct2；第三觸發器2221和第四觸發器2222各自的重設端均與重設信號ResetN連接。
(3)重設電路223，主要用於輸出重設信號ResetN，為第二刷新狀態確定電路222提供必要的信號支援。
示例性地，參見圖14，其示出了本案實施例提供的重設電路223的具體電路結構示意圖。如圖14所示，重設電路223包括第七反閘2231和第二三輸入反及閘2232；第七反閘2231的輸入端與刷新狀態有效信號Rfsh連接，第二三輸入反及閘2232的輸入端分別與第七反閘2231的輸出端、字線開啟脈衝信號RasEnpulse和第一目標狀態信號RHRAct1連接，第二三輸入反及閘2232的輸出端用於輸出重設信號ResetN。
特別地，在本案實施例中，重設信號ResetN為低電位有效，即重設信號ResetN處於低電位時，第三觸發器2221和第四觸發器2222復位。
應理解，第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2的初始狀態均為無效狀態。對於第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2，其變化邏輯為：在正常情況下，為了完成錘擊刷新指令，需要在第一刷新週期內依次完成對第一相鄰字線和第二相鄰字線的刷新。此時，在開啟第一字線時，第一目標狀態信號RHRAct1變化為有效，第二目標狀態信號RHRAct2仍為無效；在開啟第二字線時，第一目標狀態信號RHRAct1變化為無效，第二目標狀態信號RHRAct2變化為有效；在出現偶發錯誤的情況下，在第一刷新週期內僅完成對第一相鄰字線的刷新。具體地，在開啟第一字線時，第一目標狀態信號RHRAct1變化為有效狀態，第二目標狀態信號RHRAct2仍為無效狀態。然後，存在兩種可能： (1)第一刷新週期和下一刷新週期之間未接收到字線啟動指令，即第一刷新週期和下一刷新週期之間不存在字線開啟，此時在下一刷新週期開始時，第一目標狀態信號RHRAct1仍保持為有效，第二目標狀態信號RHRAct2保持無效；(2)第一刷新週期和下一刷新週期之間接收到字線啟動指令，在第一刷新週期和下一刷新週期之間存在字線開啟，此時重設信號ResetN會呈現有效，此時第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2均被置為無效。
另外，在完成錘擊刷新指令後，第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2均被重設為無效狀態，其具體重設過程可採用多種原理的電路進行實現，本案實施例不作展開描述。
這樣，通過第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2，可以準確記錄第一相鄰字線和第二相鄰字線的刷新狀態，後續可以針對性進行刷新處理，避免第一相鄰字線的刷新和第二相鄰字線的刷新之間插入字線啟動指令，從而導致錯誤的問題。
基於前述的錘擊刷新電路，能夠確定預設錘擊刷新信號RHR、第一目標狀態信號RHRAct1和第二目標狀態信號RHRAct2，進而根據這些信號確定具體的錘擊刷新處理過程，至少包括以下兩種情況：情況一：在某一刷新週期開始時，預設錘擊刷新信號處於有效狀態，且第一目標狀態信號無效，第二目標狀態信號無效，該種情況存在兩種可能：(1)本刷新週期接收到錘擊刷新指令；(2)上一刷新週期接收到錘擊刷新指令，但是上一刷新週期由於偶發錯誤未能完成錘擊刷新指令，且上一刷新週期與本刷新週期之間出現了字線啟動指令。針對以上兩種可能，均需要在本刷新週期執行對第一相鄰字線的刷新和第二相鄰字線的刷新；情況二：在某一刷新週期開始時，預設錘擊刷新信號處於有效狀態，且第一目標狀態信號有效，第二目標狀態信號無效，說明本刷新週期的上一刷新週期接收到錘擊刷新指令，但是由於偶發錯誤上一刷新週期僅執行了對 第一相鄰字線的刷新，且在上一刷新週期和本刷新週期之間未接收到字線啟動指令。此時，可以直接重複對第二相鄰字線進行字線刷新處理，完成上一刷新週期未完成的錘擊刷新指令。
也就是說，基於本案實施例提供的錘擊刷新電路，能夠提供一種帶自動糾錯的在一個Refresh命令(相當於一個刷新週期)中完成Row Hammer刷新的方法：(1)如果出現第一個Refresh命令中的RHRb缺失的情況，就把表徵Row Hammer Refresh的信號RHR延續到下一個Refresh命令；(2)當兩次Refresh命令之間出現Active命令，則重置RHR狀態計數器(第一觸發器和第二觸發器)；具體地，如果出現第一個Refresh命令中的RHRb缺失的情況，且兩次Refresh命令之間出現Active命令，這時RHRAct1=1，Rfsh=0，同時存儲陣列在執行Active命令時需要開啟WL Pulse，從而觸發RasEnPulse，進而改變ResetN的狀態，重置RHR狀態計數器；(3)在第二個Refresh命令中完成RHRa和RHRb。
另外，在出現第一個Refresh命令中的RHRb缺失，且兩次Refresh命令之間沒有出現Active命令，那麼在在第二個Refresh命令中做兩次RHRb。
另外，圖6~8、圖11~圖13僅僅為相應電路的一種可能結構，本領域技術人員可根據不同電路的實際應用場景增刪以及修改相應的電路元件。
這樣，通過檢測電路能夠提供預設錘擊刷新信號，通過狀態計數電路能夠提供第一目標狀態信號和第二目標狀態信號，以實現前述的錘擊刷新方法。
本案實施例提供了一種錘擊刷新電路，包括檢測電路，用於確定錘擊刷新觸發信號和刷新執行信號；以及在所述錘擊刷新觸發信號指示接收到針對目標字線的錘擊刷新指令且所述刷新執行信號指示所述錘擊刷新指令未完成時，輸出處於有效狀態的預設錘擊刷新信號；其中，所述預設錘擊刷新信號的有效狀態指示在第一刷新週期內執行所述錘擊刷新指令，且所述預設錘擊刷 新信號的有效狀態在所述第一刷新週期內未完成所述錘擊刷新指令的情況下將延續至所述第一刷新週期的下一刷新週期。這樣，通過檢測電路能夠提供預設錘擊刷新信號，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，能夠通過一個刷新週期內完成錘擊刷新指令；在出現偶發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，不僅能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
在本案的又一實施例中，參見圖15，其示出了本案實施例提供的一種半導體記憶體30的結構示意圖。如圖15所示，該半導體記憶體30至少包括錘擊刷新電路20。
由於半導體記憶體30至少包括錘擊刷新電路20，能夠輸出預設錘擊刷新信號，在正常情況下，預設錘擊刷新信號的有效狀態持續一個刷新週期，能夠通過一個刷新週期內完成錘擊刷新指令；在出現偶發錯誤的情況下，預設錘擊刷新信號的有效狀態會持續至下一刷新週期，從而通過兩個刷新週期完成錘擊刷新指令，既能夠節省頻寬資源，而且能夠提高錘擊刷新的正確性。
以上，僅為本案的較佳實施例而已，並非用於限定本案的保護範圍。
需要說明的是，在本案中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，並不排除在包括該要素的過程、方法、物品或者裝置中還存在另外的相同要素。
上述本案實施例序號僅僅為了描述，不代表實施例的優劣。
本案所提供的幾個方法實施例中所揭露的方法，在不衝突的情況下可以任意組合，得到新的方法實施例。
本案所提供的幾個產品實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的產品實施例。
本案所提供的幾個方法或設備實施例中所揭露的特徵，在不衝突的情況下可以任意組合，得到新的方法實施例或設備實施例。
以上，僅為本案的具體實施方式，但本案的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本案揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本案的保護範圍之內。因此，本案的保護範圍應以請求項的保護範圍為準。
20:錘擊刷新電路
21:檢測電路

Claims (17)

  1. 一種錘擊刷新方法，包括：確定針對目標字線的錘擊刷新指令；根據所述錘擊刷新指令，將預設錘擊刷新信號置為有效狀態；其中，所述默認錘擊刷新信號的有效狀態指示在第一刷新週期中執行所述錘擊刷新指令；若檢測到在所述第一刷新週期內未完成所述錘擊刷新指令，則將所述預設錘擊刷新信號的有效狀態延續至所述第一刷新週期的下一刷新週期；其中，所述錘擊刷新指令指示刷新所述目標字線的第一相鄰字線和所述目標字線的第二相鄰字線：所述方法還包括：在所述第一刷新週期中，判斷所述第一相鄰字線和所述第二相鄰字線是否被全部刷新；若所述第一相鄰字線被刷新且所述第二相鄰字線未被刷新，則確定在所述第一刷新週期內未完成所述錘擊刷新指令；或者若所述第一相鄰字線和所述第二相鄰字線全部被刷新，則確定在所述第一刷新週期內完成所述錘擊刷新指令。
  2. 如請求項1所述之錘擊刷新方法，還包括：若檢測到完成所述錘擊刷新指令時，將所述預設錘擊刷新信號置為無效狀態。
  3. 如請求項1所述之錘擊刷新方法，還包括：確定第一目標狀態信號和第二目標狀態信號；其中，所述第一目標狀態信號用於記錄所述第一相鄰字線的刷新狀態，所述第二目標狀態信號用於記錄所述第二相鄰字線的刷新狀態； 在對所述第一相鄰字線進行刷新時，將所述第一目標狀態信號置為有效狀態，並將所述第二目標狀態信號置為無效狀態；在對所述第二相鄰字線進行刷新時，將所述第一目標狀態信號置為無效狀態，將所述第二目標狀態信號置為有效狀態。
  4. 如請求項3所述之錘擊刷新方法，在檢測到在所述第一刷新週期內未完成所述錘擊刷新指令情況下，所述方法還包括：判斷是否接收到字線啟動指令；若判斷結果為是，則將所述第一目標狀態信號和所述第二目標狀態信號均置為無效狀態。
  5. 如請求項4所述之錘擊刷新方法，還包括：在所述預設錘擊刷新信號處於有效狀態的情況下，確定所述第一目標狀態信號和所述第二目標狀態信號；根據所述第一目標狀態信號和所述第二目標狀態信號，對所述目標字線的相鄰字線進行字線刷新處理。
  6. 如請求項5所述之錘擊刷新方法，所述根據所述第一目標狀態信號和所述第二目標狀態信號，對所述目標字線的相鄰字線進行字線刷新處理，包括：在所述第一目標狀態信號和所述第二目標狀態信號均處於無效狀態的情況下，對所述第一相鄰字線和所述第二相鄰字線分別進行字線刷新處理；在所述第一目標狀態信號處於有效狀態且所述第二目標狀態信號處於無效狀態的情況下，對所述第二相鄰字線進行兩次字線刷新處理。
  7. 一種錘擊刷新電路，包括： 檢測電路，用於確定錘擊刷新觸發信號和刷新執行信號；以及在所述錘擊刷新觸發信號指示接收到針對目標字線的錘擊刷新指令且所述刷新執行信號指示所述錘擊刷新指令未完成時，輸出處於有效狀態的預設錘擊刷新信號；其中，所述預設錘擊刷新信號的有效狀態指示在第一刷新週期內執行所述錘擊刷新指令，且所述預設錘擊刷新信號的有效狀態在所述第一刷新週期內未完成所述錘擊刷新指令的情況下將延續至所述第一刷新週期的下一刷新週期；其中，所述刷新執行信號包括初次刷新執行信號和刷新脈衝信號，所述錘擊刷新指令指示對所述目標字線的第一相鄰字線和所述目標字線的第二相鄰字線進行字線刷新處理，所述初次刷新執行信號用於指示每一個刷新週期中第一次發生的字線刷新處理，所述刷新脈衝信號用於指示每一個刷新週期中每一次發生的字線刷新處理。
  8. 如請求項7所述之錘擊刷新電路，所述檢測電路包括第一時鐘電路、第一刷新狀態確定電路和控制信號輸出電路；其中，所述第一刷新狀態確定電路，用於根據所述錘擊刷新觸發信號、第一時鐘信號和第一反相時鐘信號，確定第一刷新狀態信號和第二刷新狀態信號；所述第一時鐘電路，用於根據所述第一刷新狀態信號、所述初次刷新執行信號和所述刷新脈衝信號，確定所述第一時鐘信號和所述第一反相時鐘信號；所述控制信號輸出電路，用於根據所述錘擊刷新觸發信號和所述第二刷新狀態信號，確定所述預設錘擊刷新信號。
  9. 如請求項8所述之錘擊刷新電路，所述第一時鐘電路包括第一二輸入反及閘、第二二輸入反及閘和第一反閘；其中， 所述第一二輸入反及閘的輸入端分別與所述第一刷新狀態信號和所述初次刷新執行信號連接；所述第二二輸入反及閘的輸入端分別與所述第一二輸入反及閘的輸出端和所述刷新脈衝信號連接，所述第二二輸入反及閘的輸出端用於輸出所述第一反相時鐘信號；所述第一反閘的輸入端與所述第一反相時鐘信號連接，所述第一反閘的輸出端用於輸出所述第一時鐘信號。
  10. 如請求項8所述之錘擊刷新電路，所述第一刷新狀態確定電路包括第一二輸入反或閘、第三二輸入反及閘、第二反閘、第一觸發器和第二觸發器；其中，所述第一二輸入反或閘的輸入端分別與所述第一刷新狀態信號和所述第二刷新狀態信號連接，所述第三二輸入反及閘的輸入端分別與所述第一二輸入反或閘的輸出端和所述錘擊刷新觸發信號連接，所述第二反閘的輸入端與所述第三二輸入反及閘的輸出端連接；所述第一觸發器的輸入端與所述第二反閘的輸出端連接，所述第一觸發器的時鐘端分別與所述第一時鐘信號和所述第一反相時鐘信號連接，所述第一觸發器的輸出端用於輸出所述第一刷新狀態信號；所述第二觸發器的輸入端與所述第一刷新狀態信號連接，所述第二觸發器的時鐘端分別與所述第一時鐘信號和所述第一反相時鐘信號連接，所述第二觸發器的輸出端用於輸出所述第二刷新狀態信號。
  11. 如請求項8所述之錘擊刷新電路，所述控制信號輸出電路包括第三反閘、第四二輸入反及閘和第四反閘；其中，所述第三反閘的輸入端與所述第二刷新狀態信號連接，所述第四二輸入反及閘的輸入端分別與所述第三反閘的輸出端和所述錘擊刷新觸發信號連接； 所述第四反閘的輸入端與所述第四二輸入反及閘的輸出端連接，且所述第四反閘的輸出端用於輸出所述預設錘擊刷新信號。
  12. 如請求項8所述之錘擊刷新電路，所述錘擊刷新電路還包括狀態計數電路；所述狀態計數電路，用於接收所述預設錘擊刷新信號和字線狀態信號，並根據所述預設錘擊刷新信號和字線狀態信號，確定第一目標狀態信號和第二目標狀態信號；其中，所述第一目標狀態信號用於記錄所述第一相鄰字線的刷新狀態，所述第二目標狀態信號用於記錄所述第二相鄰字線的刷新狀態。
  13. 如請求項12所述之錘擊刷新電路，所述字線狀態信號包括刷新狀態有效信號和字線開啟脈衝信號；所述狀態計數電路包括第二時鐘電路、第二刷新狀態確定電路和重設電路；其中，所述第二時鐘電路，用於根據所述預設錘擊刷新信號、所述刷新狀態有效信號和所述字線開啟脈衝信號，確定第二時鐘信號和第二反相時鐘信號；所述重設電路，用於根據所述刷新狀態有效信號、所述字線開啟脈衝信號和所述第一目標狀態信號，確定重設信號；所述第二刷新狀態確定電路，用於根據所述第二時鐘信號、所述第二反相時鐘信號和所述重設信號，確定所述第一目標狀態信號和所述第二目標狀態信號；其中，所述刷新狀態有效信號指示是否處於一個刷新週期中，所述字線開啟脈衝信號指示任意字線的開啟。
  14. 如請求項13所述之錘擊刷新電路，所述第二時鐘電路包括第一三輸入反及閘和第五反閘；其中， 所述第一三輸入反及閘的輸入端分別與所述預設錘擊刷新信號、所述刷新狀態有效信號和所述字線開啟脈衝信號連接，所述第一三輸入反及閘的輸出端用於輸出所述第二反相時鐘信號；所述第五反閘的輸入端與所述第一三輸入反及閘的輸出端連接，所述第五反閘的輸出端用於輸出所述第二時鐘信號。
  15. 如請求項13所述之錘擊刷新電路，所述第二刷新狀態確定電路包括第三觸發器、第四觸發器和第六反閘；所述第三觸發器的輸入端通過所述第六反閘與所述第三觸發器的輸出端連接，且所述第三觸發器的輸出端用於輸出所述第一目標狀態信號；所述第三觸發器的時鐘端分別與所述第二時鐘信號和所述第二反相時鐘信號連接；所述第四觸發器的輸入端與所述第一目標狀態信號連接，所述第四觸發器的時鐘端分別與所述第二時鐘信號和所述第二反相時鐘信號連接，且所述第四觸發器的輸出端用於輸出所述第二目標狀態信號；所述第三觸發器和所述第四觸發器各自的復位端均與所述重設信號連接。
  16. 如請求項13所述之錘擊刷新電路，所述重設電路包括第七反閘和第二三輸入反及閘；所述第七反閘的輸入端與所述刷新狀態有效信號連接，所述第二三輸入反及閘的輸入端分別與所述第七反閘的輸出端、所述字線開啟脈衝信號和所述第一目標狀態信號連接，所述第二三輸入反及閘的輸出端用於輸出所述重設信號。
  17. 一種半導體記憶體，包括如請求項7至16任一項所述之錘擊刷新電路。
TW111120193A 2021-11-19 2022-05-31 一種錘擊刷新方法、錘擊刷新電路及半導體記憶體 TWI793028B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111399125.2 2021-11-19
CN202111399125.2A CN116153357A (zh) 2021-11-19 2021-11-19 一种锤击刷新方法、锤击刷新电路及半导体存储器

Publications (2)

Publication Number Publication Date
TWI793028B true TWI793028B (zh) 2023-02-11
TW202322121A TW202322121A (zh) 2023-06-01

Family

ID=83558323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111120193A TWI793028B (zh) 2021-11-19 2022-05-31 一種錘擊刷新方法、錘擊刷新電路及半導體記憶體

Country Status (3)

Country Link
CN (1) CN116153357A (zh)
TW (1) TWI793028B (zh)
WO (1) WO2023087533A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818469B1 (en) * 2016-09-05 2017-11-14 SK Hynix Inc. Refresh control device and semiconductor device including the same
US20180218767A1 (en) * 2017-01-30 2018-08-02 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
CN111145806A (zh) * 2018-11-05 2020-05-12 美光科技公司 具有行命中率/刷新管理机制的设备及其操作方法
US20200388326A1 (en) * 2019-04-26 2020-12-10 Micron Technology, Inc. Techniques for reducing row hammer refresh

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478316B1 (en) * 2016-01-08 2016-10-25 SK Hynix Inc. Memory device
KR102468728B1 (ko) * 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR20180064940A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
US10950288B2 (en) * 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818469B1 (en) * 2016-09-05 2017-11-14 SK Hynix Inc. Refresh control device and semiconductor device including the same
US20180218767A1 (en) * 2017-01-30 2018-08-02 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
CN111145806A (zh) * 2018-11-05 2020-05-12 美光科技公司 具有行命中率/刷新管理机制的设备及其操作方法
US20200388326A1 (en) * 2019-04-26 2020-12-10 Micron Technology, Inc. Techniques for reducing row hammer refresh

Also Published As

Publication number Publication date
WO2023087533A1 (zh) 2023-05-25
CN116153357A (zh) 2023-05-23
TW202322121A (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
US7320049B2 (en) Detection circuit for mixed asynchronous and synchronous memory operation
US20180218767A1 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US7652943B2 (en) Semiconductor memory device, test circuit and test method
KR102123732B1 (ko) 유사 스태틱 ram 및 그 리프레쉬 방법
KR100524844B1 (ko) 완전 히든 리프레쉬 다이나믹 랜덤 액세스 메모리
US6735139B2 (en) System and method for providing asynchronous SRAM functionality with a DRAM array
CN115295040A (zh) 控制电路、控制方法以及半导体存储器
US11894042B2 (en) Method for refreshing row hammer, circuit for refreshing row hammer and semiconductor memory
TW202324404A (zh) 記憶體控制器及包括其的記憶體系統
TWI793028B (zh) 一種錘擊刷新方法、錘擊刷新電路及半導體記憶體
US6501701B2 (en) Semiconductor memory device
JP2010135032A (ja) 半導体記憶装置及びセルフリフレッシュテスト方法
US7287142B2 (en) Memory device and method for arbitrating internal and external access
CN116434800B (zh) 刷新电路及存储器
JP7507289B2 (ja) 疑似スタティックランダムアクセスメモリ
JP2004280947A (ja) 半導体記憶装置
TW202320071A (zh) 虛擬靜態隨機存取記憶體
CN117894353A (zh) 虚拟静态随机存取存储器
TW202407702A (zh) 虛擬靜態隨機存取記憶體
JP5256879B2 (ja) 半導体記憶装置
CN111276175A (zh) 一种内存装置以及虚拟静态随机存取内存的刷新方法