TWI534801B - 用於選擇性列刷新之裝置及方法 - Google Patents

用於選擇性列刷新之裝置及方法 Download PDF

Info

Publication number
TWI534801B
TWI534801B TW103127973A TW103127973A TWI534801B TW I534801 B TWI534801 B TW I534801B TW 103127973 A TW103127973 A TW 103127973A TW 103127973 A TW103127973 A TW 103127973A TW I534801 B TWI534801 B TW I534801B
Authority
TW
Taiwan
Prior art keywords
address
refresh
target
proximity
memory cells
Prior art date
Application number
TW103127973A
Other languages
English (en)
Other versions
TW201523606A (zh
Inventor
黛博拉Ｍ 貝爾
傑夫Ａ 麥克蘭
布萊恩Ｐ 卡洛威
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201523606A publication Critical patent/TW201523606A/zh
Application granted granted Critical
Publication of TWI534801B publication Critical patent/TWI534801B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

用於選擇性列刷新之裝置及方法 [相關申請案之交叉參考]
本申請案主張2013年8月26日申請之美國非臨時申請案第14/010,120號之優先權，該申請案之全文為了任何目的以引用的方式併入本文中。
本發明之實施例整體而言係關於半導體記憶體，且更具體言之，在一或多個所述實施例中係關於刷新實體鄰近一目標記憶體列之一記憶體列或若干記憶體列。
在當前記憶體系統中，必須週期性刷新儲存於揮發性記憶體(例如，DRAM)中之資料以補償記憶體單元中之電容器之固有洩露。本質上，刷新包含(例如)自各個記憶體列讀取資料且隨後將該資料寫入回至相同各自列。結果，儲存各個電容器上之原始充電位準且保存資料。
雖然在該技術中熟知關於使用記憶體刷新以補償洩露之許多方法，但當將此等方法應用至日漸嚴格要求之操作速度及如今之記憶體之應用程式中時，該等方法掙扎不前。舉例而言，在一些例子中，可以一高頻率重複存取一特定記憶體列或若干記憶體列。由實體鄰近經重複存取之記憶體列之記憶體單元列儲存之資料在執行正常刷新操作 以保存該等鄰近列之資料之前可被降級。即，歸因於耦合效應，單元至單元洩露可增加，且重複存取可降級實體鄰近經重複存取之列或若干列之資料列。
本發明揭示例示性裝置。一例示性裝置可包含一刷新控制電路，其經組態以自一位址匯流排接收與目標複數個記憶體單元相關聯之一目標位址。該刷新控制電路可經組態以至少部分回應於判定已發生若干刷新操作而提供一接近位址至該位址匯流排。在一些實例中，與該接近位址相關聯之複數個記憶體單元可包括接近該目標複數個記憶體單元之複數個記憶體單元。
一例示性裝置可包含一位址匯流排。一多工器可耦合至位址匯流排且可經組態以與一第一類型之一操作相關聯提供一目標位址至該位址匯流排，與一第二類型之一操作相關聯提供一刷新位址至該位址匯流排，且與一第三類型之一操作相關聯提供一接近位址。一例示性裝置可包含可經組態以與一第一類型之該操作相關聯自該位址匯流排接收該目標位址之一刷新控制電路。在一些實例中，該位址控制電路可經組態以與一第三類型之該操作相關聯提供該接近位址至該多工器，該接近位址至少部分基於該目標位址。
一例示性位址可包含經組態以提供一刷新位址之一刷新計數器°一刷新控制電路可耦合至該刷新計數器且經組態以接收該刷新位址且鎖存一目標位址。在一些實例中，該刷新控制電路可進一步經組態以至少部分回應於判定該刷新位址之一位元具有一特定狀態而提供一接近位址。在一些實例中，該目標位址可與第一複數個記憶體單元相關聯且該接近位址可與鄰近該第一複數個記憶體單元之第二複數個記憶體單元相關聯。
本文中揭示例示性方法。一例示性方法可包含：選擇性提供與 目標複數個記憶體單元相關聯之一目標位址至一位址匯流排；鎖存該目標位址；及至少部分回應於判定已發生特定數目個刷新操作而選擇性提供與鄰近該目標複數個記憶體單元之複數個記憶體單元相關聯之一接近位址至該位址匯流排。
一例示性方法可包含：鎖存與目標複數個記憶體單元相關聯之一目標位址；至少部分基於該目標位址產生複數個接近位址，該複數個接近位址之各者與鄰近該目標複數個記憶體單元之各自複數個記憶體單元相關聯；判定是否已發生若干刷新操作，且若已發生該若干刷新操作，至少部分回應於各自刷新命令而提供該複數個接近位址之各者至一位址匯流排。
100‧‧‧裝置
102‧‧‧列解碼器
104‧‧‧刷新計數器
106‧‧‧刷新控制電路
108‧‧‧多工器
110‧‧‧位址匯流排
200‧‧‧刷新控制電路
202‧‧‧位址控制電路
204‧‧‧替代刷新控制電路
206‧‧‧AND邏輯閘
300‧‧‧替代刷新控制電路
302‧‧‧脈衝產生器
304‧‧‧正反器
306‧‧‧正反器
308‧‧‧設定-重設(SR)鎖存器
310‧‧‧反相器
312‧‧‧選擇邏輯
400‧‧‧記憶體
402‧‧‧記憶體單元陣列
404‧‧‧命令解碼器
405‧‧‧命令匯流排
406‧‧‧命令解碼器/位址鎖存器
408‧‧‧行解碼器
410‧‧‧列解碼器
414‧‧‧讀取/寫入電路
415‧‧‧輸入-輸出資料匯流排
416‧‧‧資料輸出電路
418‧‧‧資料輸入電路
425‧‧‧位址匯流排
440‧‧‧刷新計數器
442‧‧‧刷新控制電路
444‧‧‧多工器
圖1係根據本發明之一實施例之一裝置之一方塊圖。
圖2係根據本發明之一實施例之一刷新控制電路之一示意性方塊圖。
圖3係根據本發明之一實施例之一替代刷新控制電路之一示意性方塊圖。
圖4係根據本發明之一實施例之包含一裝置之一記憶體之一方塊圖。
本發明揭示用於選擇性列刷新之裝置及方法。根據本發明之一或多個實施例，可刷新實體鄰近一目標列之一或多個列。下文中提出某些細節以提供本發明之實施例之一充分理解。然而，熟習此項技術者將瞭解，可在無此等特定細節之情況下實施本發明之實施例。此外，藉由實例提供本文中描述之本發明之特定實施例且不可用於限制本發明之範疇至此等特定實施例。在其他例子中，未詳細展示熟知電路、控制信號、時序協定及軟體操作以避免非必要模糊本發明。
本發明之實例一般係關於記憶體操作。通常，諸如DRAM之記憶體根據至少三種類型之操作(讀取操作、寫入操作及刷新操作)來操作。對於各個操作，提供一啟用命令以啟動(例如，開啟)一特定列，在該列上執行一各自操作，且提供一預先充電命令以撤銷啟動(例如，關閉)該列。
可使用可解碼至一目標位址之一外部產生位址(例如，外部位址)來執行讀取及寫入操作。舉例而言，可提供外部位址及一啟用命令至一記憶體，且作為回應，可啟動與目標位址相關聯之一目標列。當提供一隨後讀取或寫入命令至記憶體時，記憶體可相應地自目標列讀取資料或寫入資料至目標列。目標列可保持啟動直到接收一預先充電命令，於是可撤銷啟動目標列。
可使用一內部產生位址(例如，刷新位址)來執行刷新操作。舉例而言，可提供一刷新命令至一記憶體，且導致刷新與一刷新位址相關聯之一列。當提供一隨後刷新命令至記憶體時，刷新與一新刷新位址相關聯之一列。在許多例子中，可使用一計數器來提供(例如，產生)一刷新位址，且在各個刷新操作之後，累加計數器，使得依序刷新列。此外，可以若干方式刷新記憶體列。例如，刷新操作可與其他操作(例如，讀取操作、寫入操作)交錯，容許一記憶體按需要刷新列，同時確定其他操作之優先等級。通常，刷新操作在叢發中執行。舉例而言，可在操作之間依序執行複數個刷新操作。因此，在多種讀取與寫入操作之間，一記憶體可接收複數個連續刷新命令，其中各個刷新命令導致刷新一各自列。
圖1係根據本發明之一實施例之一裝置100之一方塊圖。裝置100可包含一列解碼器102、一刷新計數器104、一刷新控制電路106、一多工器108，及一位址匯流排110。
列解碼器102可耦合至多工器108，且經組態以(例如)回應於解碼 一外部位址EXTADDR而提供一目標位址ACTADDR至多工器108之一輸入。外部位址EXTADDR可包括一外部產生位址，且可自諸如控制器(例如，記憶體控制器)之一外部器件提供。與目標位址ACTADDR相關聯之列可包括一目標列。
刷新計數器104可耦合至多工器108且經組態以提供一刷新位址REFADDR至多工器108之一輸入。在至少一實施例中，可使用刷新位址REFADDR以與一刷新操作相關聯(例如，之前、優先、期間、之後、回應於)刷新與刷新列位址REFADDR相關聯之一列。刷新計數器104可包括一計數器(諸如二進制計數器)且刷新位址REFADDR可包括刷新計數器104之一計數。刷新計數器104可經組態以至少部分基於控制信號COUNT累加。在一些實例中，刷新計數器104可經組態以至少部分回應於控制信號COUNT之一邊緣(例如，上升邊緣)累加。
刷新控制電路106可耦合至位址匯流排110且經組態以提供一接近位址RHRADDR至多工器108之一輸入。接近位址RHRADDR可至少部分基於一位址，諸如由多工器108經由位址匯流排110提供之一目標位址ACTADDR。在一些實例中，刷新控制電路106可經組態以(例如)回應於與一讀取或寫入操作相關聯之一啟用命令而鎖存(例如，儲存)目標位址ACTADDR。
刷新控制電路106可進一步經組態以提供控制信號SEL至多工器108。至少部分基於控制信號SEL，多工器108可選擇性提供自列解碼器102接收之目標位址ACTADDR、自刷新計數器104接收之刷新位址REFADDR或自刷新控制電路106接收之接近位址RHRADDR至位址匯流排110。藉由實例，刷新控制電路106可經組態以導致多工器108與讀取及寫入操作相關聯選擇性提供目標位址ACTADDR且與刷新操作相關聯選擇性提供刷新位址REFADDR。因此，對於一讀取操作或一寫入操作，資料可自與目標位址ACTADDR相關聯之一目標列讀取或 寫入至該目標列。對於一刷新操作，可刷新與刷新位址REFADDR相關聯之一列。
如在下文中將更詳細描述，刷新控制電路106可進一步經組態以導致多工器108與各自中斷操作相關聯選擇性提供接近位址RHRADDR至位址匯流排110。在一些實例中，以此方式提供接近位址RHRADDR可導致刷新與接近位址RHRADDR相關聯之列。在至少一實施例中，一接近位址RHRADDR可包括與實體鄰近一目標列之一列(例如，與一目標位址ACTADDR相關聯之一列)相關聯一位址。在一些實例中，刷新控制電路106可在已執行特定數目個刷新操作之後執行一或多個中斷操作。
刷新控制電路106可進一步經組態以接收一控制信號OLDCNT。可在每次刷新一列時(例如)藉由控制邏輯(圖1中未展示)確證控制信號OLDCNT。舉例而言，當提供一刷新命令時可確證控制信號OLDCNT。至少部分基於控制信號OLDCNT，刷新控制電路106可選擇性確證控制信號COUNT。如所述，確證控制信號COUNT可導致刷新位址REFADDR累加。刷新控制電路106可進一步經組態以接收一控制信號RfPRE。每次刷新一列時(例如)藉由控制邏輯(圖1中未展示)確證控制信號RfPRE。舉例而言，與一刷新操作相關聯每次預先充電一列時可確證控制信號RfPRE。
在裝置100之一例示性讀取操作或寫入操作中，可提供一啟用命令及一外部位址EXTADDR。列解碼器102可解碼外部位址EXTADDR以提供一目標位址ACTADDR至多工器108，且多工器108可至少部分基於控制信號SEL選擇性提供目標位址ACTADDR至位址匯流排110。可執行一讀取或寫入操作，且資料可各自自與目標位址ACTADDR相關聯之目標列讀取或寫入至該目標列。可隨後撤銷啟動目標列。刷新控制電路106可(例如)回應於與讀取操作或寫入操作相關聯之啟用命 令而接收且鎖存目標位址ACTADDR。
至少部分回應於鎖存輸出位址ACTADDR，刷新控制電路106可提供(例如，產生)接近位址RHRADDR。如所述，一接近位址RHRADDR可包括與實體鄰近一目標列之一列相關聯之一位址。因此提供接近位址RHRADDR可包含提供實例鄰近目標列之列之位址。藉由實例，刷新控制電路106可累加目標位址ACTADDR以提供一第一接近位址RHRADDR，且可累減目標位址ACTADDR以提供一第二接近位址RHRADDR。在另一實例中，刷新控制電路106可累加或累減目標位址ACTADDR以提供一第一接近位址RHRADDR。可在第一接近位址RHRADDR及目標位址ACTADDR上執行一互斥OR(XOR)操作以提供一第二接近位址RHRADDR。接近列位址RHRADDR諸如優先於及/或與一中斷操作相關聯，在鎖存目標位址ACTADDR之後可提供接近列位址RHRADDR。
在一例示性刷新操作中，可提供一刷新命令且刷新控制電路106可導致多工器108選擇性提供刷新位址REFADDR至位址匯流排110。可刷新與刷新位址REFADDR相關聯之列，且可累加刷新位址REFADDR。如所述，在其他操作(諸如讀取及寫入操作)之間可依序執行刷新操作。因此，可回應於各自刷新命令而執行隨後刷新操作使得依序刷新列。
在刷新特定數目個列之後，即，在執行特定數目個刷新操作之後，刷新控制電路106可執行一中斷操作以刷新與一接近位址RHRADDR相關聯之記憶體。簡要地，與一中斷操作相關聯，可刷新與接近位址RHRADDR相關聯之一列。刷新控制電路106可(例如)藉由判定刷新位址REFADDR之一特定位元已自一第一狀態轉變至一第二狀態(例如，邏輯低至邏輯高)而至少部分基於刷新位址REFADDR來判定經刷新之列的數目。舉例而言，自零開始累加一之一刷新位址 REFADDR之一第九最低有效位元之一轉變可指示已刷新256列。
執行一中斷操作可包含多工器108選擇性提供一接近位址RHRADDR至位址匯流排110。此可繼而導致刷新與接近位址RHRADDR相關聯之列。在一實施例中，可連續執行中斷操作直到已刷新與複數個接近位址RHRADDR相關聯之列。在其他實施例中，非連續執行中斷操作。
在至少一實施例中，刷新控制電路106可經組態以至少部分回應於一刷新命令而執行一中斷操作。舉例而言，一旦刷新控制電路106判定已刷新特定數目個列，則刷新控制電路106可回應於一隨後刷新命令或回應於關於複數個接近位址RHRADDR之複數個隨後刷新命令之各者而執行一中斷操作。回應於各個刷新命令，刷新控制電路106可提供一接近位址RHRADDR，使得刷新與各自接近位址RHRADDR相關聯之列。
與中斷操作相關聯，刷新控制電路106可不確證控制信號COUNT。以此方式，刷新控制電路106可保持刷新位址REFADDR於一相同值，同時與中斷操作相關聯，刷新與接近位址RHRADDR相關聯之一列。因此，在完成中斷操作之後，刷新控制電路106可回應於一隨後刷新命令而確證控制信號COUNT，使得刷新計數器104可繼續提供位址而不由於一中斷操作(在該中斷操作期間，刷新與一接近位址RHRADDR相關聯之一列)「略過」一列之一刷新。
如所述，刷新控制電路106可經組態以鎖存一目標位址ACTADDR。在至少一實施例中，刷新控制電路106可經組態以鎖存最近目標位址ACTADDR，使得由列解碼器102提供之最近位址用於提供一接近位址RHRADDR，且因此與中斷操作相關聯，刷新列或若干列。在其他實施例中，刷新控制電路106可經組態以鎖存多個目標位址ACTADDR。舉例而言，刷新控制電路106可經組態以鎖存(例如， 儲存)由列解碼器102提供之先前四個目標位址ACTADDR。因此。中斷操作可包含刷新實體鄰近經鎖存目標位址ACTADDR之一或多者的列。
在一些實施例中，刷新控制電路106可進一步經組態以選擇性執行刷新操作。舉例而言，刷新控制電路106可經組態以執行一中斷操作以若列係功能性則刷新一列。以此方式，可避免存取故障及/或損壞列。此外，若目標列係一邊界列(例如，實體鄰近一冗餘部分之主記憶體之一列或實體鄰近一主部分之冗餘記憶體之一列)，則刷新控制電路106可經組態以選擇性執行一中斷操作以若鄰近列係功能性則刷新一相鄰部分中之一鄰近列。
如所述，若重複存取一目標列(例如，與一讀取操作或一寫入操作相關聯)，則耦合效應可導致小區至小區洩露增加，及儲存於實體鄰近一重複經存取之列之列中之資料之降級。因此，藉由與刷新操作相關聯刷新與接近位址RHRADDR相關聯之列，可更頻繁刷新實體鄰近列，藉此減小由鄰近列儲存之資料之降級。藉由鎖存最近目標位址，且隨後刷新實體鄰近與目標位址相關聯之目標列之列，可刷新實體鄰近列而不需要判定一特定時間段內存取一列之次數。
圖2係根據本發明之一實施例之一刷新控制電路200之一示意性方塊圖。刷新控制電路200可用於實施圖1之刷新控制電路106。刷新控制電路200可包含一位址控制電路202、一替代刷新控制電路204及一AND邏輯閘206。
位址控制電路202可經組態以接收目標位址ACTADDR且提供接近位址RHRADDR。如所述，位址控制電路202可至少部分基於目標位址ACTADDR提供一或多個接近位址RHRADDR。一接近列位址RHRADDR可與實體鄰近一目標列之一列相關聯。
替代刷新控制電路204可經組態以(例如)自圖1之刷新計數器104 接收刷新列位址REFADDR，且進一步可接收控制信號RfPRE。至少部分基於刷新列位址REFADDR及控制信號RfPRE，替代刷新控制電路204可提供一控制信號RHRfshF。替代刷新控制電路204可(例如)與讀取及寫入操作及刷新操作相關聯確證控制信號RHRfshF。
AND邏輯閘206可接收控制信號RHRfshF及控制信號OLDCNT。例如與一刷新操作及/或一中斷操作相關聯，可回應於經刷新之一列而確證控制信號OLDCNT。因為在中斷操作期間可不確證控制信號RHRfshF，然而，AND邏輯閘可與一刷新操作相關聯回應於經刷新之一列而確證COUNT信號。相較於與中斷操作相關聯之刷新，以此方式可回應於與刷新操作相關聯之刷新而累加刷新位址REFADDR。
替代刷新控制電路204可進一步經組態以提供控制信號SEL且導致圖1之多工器108與讀取及寫入操作、刷新操作及中斷操作各自相關聯選擇性提供目標位址ACTADDR、刷新位址REFADDR或接近位址RHRADDR至位址匯流排110。
圖3係根據本發明之一實施例之一替代刷新控制電路300之一示意性方塊圖。替代刷新控制電路300可用於實施圖2之替代刷新控制電路204。替代刷新控制電路300可包含一脈衝產生器302、正反器304、306、一設定-重設(SR)鎖存器308、一反相器310及選擇邏輯312。
脈衝產生器302可經組態以(例如)自圖1之刷新計數器104接收刷新位址REFADDR。至少部分基於刷新位址REFADDR，脈衝產生器302可提供一脈衝至SR鎖存器308。在一些實例中，脈衝產生器302可經組態以回應於判定已執行特定數目個刷新操作而提供一脈衝。此可(例如)包含判定刷新位址REFADDR之一特定位元已自一第一狀態轉變至一第二狀態。正反器304、306可經組態以在重設R及時脈CLK輸入處各自接收控制信號RHRfshF及RfPRE。正反器304可經組態以在其資料S輸入處接收一邏輯高供應電壓。
SR鎖存器308可經組態以自脈衝產生器在一第一S輸入處接收脈衝且在一第二R輸入處接收正反器306之輸出。SR鎖存器308可經組態以提供一控制信號RHRfsh。控制信號RHRfsh可由反相器310接收且經反相以提供控制信號RHRfshF。
選擇邏輯312可經組態以接收控制信號RHRfsh且提供控制信號SEL。如先前所述，控制信號SEL可提供至圖1之多工器108以導致多工器108選擇性提供目標位址ACTADDR、刷新位址REFADDR或接近位址RHRADDR至一位址匯流排(諸如圖1之位址匯流排110)。選擇邏輯312可經組態以導致多工器108回應於經確證之控制信號RHRfsh而提供接近位址RHRADDR。
在一例示性操作中，脈衝產生器302可判定已執行一特定數目個刷新操作，例如，在狀態之間已轉變刷新位址REFADDR之一特定位元。結果，脈衝產生器302可提供一脈衝至SR鎖存器308。
作為回應，SR鎖存器308可提供一經確證控制信號RHRfsh且選擇邏輯312可繼而導致多工器108與一第一中斷操作相關聯提供一第一接近位址RHRADDR至位址匯流排110。結果，可刷新與接近列位址RHRADDR相關聯之一列。同時，反相器310可將經確證之控制信號RHRfsh反相以提供控制信號RHRfshF。可不確證控制信號RHRfshF且藉此不導致正反器304、306重設。
在刷新與第一接近列位址RHRADDR相關聯之列之後，可確證控制信號RfPRE且導致正反器304、306計時使得正反器304之輸出轉變至一邏輯高位準。與一第二中斷操作相關聯可提供一第二接近列位址RHRADDR且可刷新與第二接近列位址RHRADDR相關聯之一列。在刷新列之後，可再次確證控制信號RfPRE且導致正反器304、306計時使得正反器306之輸出轉變至一邏輯高位準。此可繼而導致SR鎖存器308重設且停止確證控制信號RHRfsh。正反器304、306可回應於控制 信號RHRfshF返回至重設狀態，且選擇邏輯312可導致多工器108選擇性提供刷新列位址REFADDR至位址匯流排110使得可繼續刷新操作。第一接近列位址RHRADDR及第二接近列位址RHRADDR可與鄰近一經鎖存目標列位址之兩個列相關聯。與第一中斷操作及第二中斷操作相關聯刷新兩個鄰近列可防止由兩個鄰近列之記憶體單元儲存之資料由與經鎖存之目標列位址相關聯之列之重複存取降級。
在一些實例中，刷新一列可包含刷新複數個記憶體單元。此外，複數個記憶體單元可包括一記憶體單元列及/或一記憶體單元行。因此，雖然本文中所述之實例經引導至選擇性列刷新，但應瞭解，所述實例可應用至記憶體單元使得亦可執行選擇性列刷新。以此方式，可應用本文中描述之實施例以刷新呈任何配置經組態(諸如在一列、行、寬列(例如，多個列)、寬行(多個行)或其等之組合)之複數個記憶體單元。
圖4係根據本發明之一實施例之包含一裝置之一記憶體400之一方塊圖。記憶體400包含可係(例如)揮發性記憶體單元、非揮發性記憶體單元、DRAM記憶體單元、SRAM記憶體單元、快閃記憶體單元或其他類型之記憶體單元之一記憶體單元陣列402。記憶體400包含透過一ADDR/CMD匯流排接收記憶體命令及位址之一命令解碼器406。命令解碼器404基於透過命令匯流排405接收之命令提供控制信號。命令解碼器404亦透過一位址匯流排425及一位址鎖存器406提供列及行位址至記憶體400。位址鎖存器接著輸出單獨行位址及單獨列位址。
列位址及行位址藉由位址鎖存器406各自提供至一列解碼器410及一行解碼器408。列解碼器可包括本文中所述之一列解碼器，諸如圖1之列解碼器102。行解碼器408選擇延伸穿過對應於各自行位址之陣列402之位元線。列解碼器410耦合至可包括諸如圖1之多工器108之本文中所述之任何多工器之一多工器444。根據本發明之一實施例之 一刷新計數器440及一刷新控制電路442可進一步耦合至多工器444。例如，刷新計數器440及刷新控制電路442可包括本文中所述之一刷新計數器及刷新控制電路。多工器444可耦合至啟動在對應於經接收列位址之陣列402中之各自記憶體單元列之字線驅動器412。對應於一經接收行位址之經選擇資料線(例如，一位元線或若干位元線)耦合至一讀取/寫入電路414以經由一輸入-輸出資料匯流排415而提供讀取資料至一資料輸出電路416。透過一資料輸入電路418及記憶體陣列讀取/寫入電路414提供寫入資料至陣列402。命令解碼器404回應於經提供至命令匯流排之記憶體命令及位址以在陣列402上執行多種操作。特定言之，命令解碼器404用於提供控制信號以自陣列402讀取資料且寫入資料至陣列402。
自前述將瞭解，雖然為了闡述之目的在本文中描述本發明之特定實施例，但可做出多種修改而不脫離本發明之精神及範疇。因此，本發明不受限制，除了由隨附申請專利範圍所限制。
100‧‧‧裝置
102‧‧‧列解碼器
104‧‧‧刷新計數器
106‧‧‧刷新控制電路
108‧‧‧多工器
110‧‧‧位址匯流排

Claims (26)

  1. 一種用於選擇性列刷新之裝置，其包括：一刷新控制電路，其經組態以自一位址匯流排接收與目標複數個記憶體單元相關聯之一目標位址，該刷新控制電路進一步經組態以至少部分回應於判定已發生若干刷新操作而提供一接近位址至該位址匯流排，其中與該接近位址相關聯之複數個記憶體單元包括接近該目標複數個記憶體單元之複數個記憶體單元。
  2. 如請求項1之裝置，其中該接近位址係一第一接近位址，且接近該目標複數個記憶體單元之該複數個記憶體單元係鄰近該目標複數個記憶體單元之第一複數個記憶體單元，其中該刷新控制電路進一步經組態以提供一第二接近位址至該位址匯流排，其中該第二接近位址與不同於鄰近該目標複數個記憶體單元之該第一複數個記憶體單元之鄰近該目標複數個記憶體單元之第二複數個記憶體單元相關聯。
  3. 如請求項2之裝置，其中該刷新控制電路進一步經組態以至少部分回應於在該目標位址及該第一接近位址上執行一互斥「或」運算而提供該第二接近位址至該位址匯流排。
  4. 如請求項1之裝置，其中該刷新控制電路進一步經組態以至少部分基於一刷新位址之一位元來判定已發生該若干刷新操作。
  5. 如請求項1之裝置，其中該刷新控制電路進一步經組態以判定接近該目標複數個記憶體單元之該複數個記憶體單元是否係功能性的。
  6. 如請求項1之裝置，其中該刷新控制電路進一步經組態以至少部分回應於一啟用命令而鎖存該目標位址。
  7. 如請求項1之裝置，其中該裝置係包含於一記憶體中。
  8. 一種用於選擇性列刷新之裝置，其包括：一位址匯流排；一多工器，其經耦合至該位址匯流排，且經組態以與一第一類型之一操作相關聯而提供一目標位址至該位址匯流排，與一第二類型之一操作相關聯而提供一刷新位址至該位址匯流排，且與一第三類型之一操作相關聯而提供一接近位址；及一刷新控制電路，其經組態以與一第一類型之該操作相關聯而自該位址匯流排接收該目標位址，該刷新控制電路進一步經組態以與該第三類型之該操作相關聯而提供該接近位址至該多工器，該接近位址係至少部分基於該目標位址。
  9. 如請求項8之裝置，其中該第一類型之該操作包括一讀取操作或一寫入操作中之至少一者，且一第二類型之該操作包括一刷新操作。
  10. 如請求項9之裝置，其中該第三類型之該操作包括一中斷操作。
  11. 如請求項8之裝置，其中一第三類型之該操作係該第三類型之一第一操作，且該接近位址係一第一接近位址，該刷新控制電路經組態以提供與該第三類型之一第二操作相關聯之一第二接近位址。
  12. 如請求項11之裝置，其中該第一接近位址及該第二接近位址與鄰近與該目標位址相關聯之目標複數個記憶體單元之各自複數個記憶體單元相關聯，且其中該刷新控制電路進一步經組態以回應於連續刷新命令而提供該第一接近位址及該第二接近位址至該多工器。
  13. 如請求項8之裝置，其中該刷新控制電路進一步經組態以提供一控制信號至該多工器，該多工器經組態以與一第一類型之該操作相關聯而選擇性提供該目標位址至該位址匯流排，與該第二類型之該操作相關聯而選擇性提供該刷新位址至該位址匯流排，且至少部分基於該控制信號與該第三類型之該操作相關聯而選擇性提供該接近位址。
  14. 一種用於選擇性列刷新之裝置，其包括：一刷新計數器，其經組態以提供一刷新位址；及一刷新控制電路，其經耦合至該刷新計數器，且經組態以接收該刷新位址且鎖存一目標位址，該刷新控制電路進一步經組態以至少部分回應於判定該刷新位址之一位元具有一特定狀態而提供一接近位址，其中該目標位址與第一複數個記憶體單元相關聯，且該接近位址與鄰近該第一複數個記憶體單元之第二複數個記憶體單元相關聯。
  15. 如請求項14之裝置，其中該刷新控制電路進一步經組態以至少部分回應於一刷新命令而提供該接近位址。
  16. 如請求項14之裝置，其中該刷新控制電路進一步經組態以至少部分回應於一啟用命令而鎖存該目標位址。
  17. 如請求項14之裝置，其中該目標位址包括由一列解碼器提供之一最近目標位址。
  18. 如請求項14之裝置，其中該刷新控制電路包括：一位址控制電路，其經組態以接收該目標位址，且至少部分基於該目標位址而提供該接近位址；一替代刷新控制電路，其經組態以接收該刷新位址及一第一控制信號，該替代刷新控制電路進一步經組態以與讀取及寫入 操作及刷新操作相關聯而確證一第二控制信號；及一邏輯閘，其經組態以自該替代刷新控制電路接收該第二控制信號，且確證一第三控制信號以控制一刷新計數器，以保持該刷新位址之該值。
  19. 如請求項18之裝置，其中該替代刷新控制電路包括：一脈衝產生器，其經組態以接收該刷新位址，且回應於判定已執行若干刷新操作而提供一脈衝；第一正反器及第二正反器，其等經組態以由該第一控制信號計時，且該第二正反器經組態以回應於該第一控制信號而提供一輸出信號；一鎖存器，其經組態以接收該脈衝及該輸出信號，且提供該第二控制信號；及選擇邏輯，其經組態以接收該第二控制信號，且提供一第四控制信號至該多工器。
  20. 一種用於選擇性列刷新之方法，其包括：選擇性提供與目標複數個記憶體單元相關聯之一目標位址至一位址匯流排；鎖存該目標位址；及至少部分回應於判定已發生特定數目個刷新操作而選擇性提供與鄰近該目標複數個記憶體單元之複數個記憶體單元相關聯之一接近位址至該位址匯流排。
  21. 如請求項20之方法，其中判定已發生特定數目個刷新操作包括判定一刷新位址之一位元之一狀態。
  22. 如請求項20之方法，進一步包括：選擇性提供一刷新位址至該位址匯流排；及累加該刷新位址。
  23. 如請求項20之方法，其中提供與鄰近該目標複數個記憶體單元之複數個記憶體單元相關聯之該接近位址包括累加該目標位址。
  24. 一種用於選擇性列刷新之方法，其包括：鎖存與目標複數個記憶體單元相關聯之一目標位址；至少部分基於該目標位址來產生複數個接近位址，該複數個接近位址之各者與鄰近該目標複數個記憶體單元之各自複數個記憶體單元相關聯；判定是否已發生若干刷新操作；及若已發生該若干刷新操作，則至少部分回應於各自刷新命令而提供該複數個接近位址之各者至一位址匯流排。
  25. 如請求項24之方法，其中判定是否已發生若干刷新操作包括：接收一刷新位址；及至少部分回應於自一第一狀態轉變至一第二狀態之該刷新位址之一位元而提供一脈衝。
  26. 如請求項24之方法，其中至少部分回應於各自刷新命令而提供該複數個接近位址之各者至一位址匯流排包括不確證一計數控制信號。
TW103127973A 2013-08-26 2014-08-14 用於選擇性列刷新之裝置及方法 TWI534801B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/010,120 US9047978B2 (en) 2013-08-26 2013-08-26 Apparatuses and methods for selective row refreshes

Publications (2)

Publication Number Publication Date
TW201523606A TW201523606A (zh) 2015-06-16
TWI534801B true TWI534801B (zh) 2016-05-21

Family

ID=52480265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127973A TWI534801B (zh) 2013-08-26 2014-08-14 用於選擇性列刷新之裝置及方法

Country Status (3)

Country Link
US (4) US9047978B2 (zh)
TW (1) TWI534801B (zh)
WO (1) WO2015030991A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9269436B2 (en) * 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9449671B2 (en) * 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102103415B1 (ko) * 2013-10-07 2020-04-23 에스케이하이닉스 주식회사 반도체 장치, 메모리 장치 및 이를 포함하는 시스템
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR102308778B1 (ko) * 2017-05-24 2021-10-05 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법
US10504580B2 (en) * 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10297307B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Methods for independent memory bank maintenance and memory devices and systems employing the same
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10726903B2 (en) 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
KR20230017008A (ko) * 2021-07-27 2023-02-03 에스케이하이닉스 주식회사 반도체 메모리 장치, 그의 동작 방법, 및 반도체 메모리 시스템
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US20230147402A1 (en) * 2021-11-10 2023-05-11 Samsung Electronics Co, Ltd. Memory system, refresh control circuit, and refresh control method
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (259)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3633175A (en) 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
GB9205727D0 (en) 1992-03-16 1992-04-29 Sarnoff David Res Center Averaging,flash analog to digital converter
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
JPH0773682A (ja) 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
US5422850A (en) 1993-07-12 1995-06-06 Texas Instruments Incorporated Semiconductor memory device and defective memory cell repair circuit
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
US5768196A (en) 1996-03-01 1998-06-16 Cypress Semiconductor Corp. Shift-register based row select circuit with redundancy for a FIFO memory
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5859801A (en) 1997-03-28 1999-01-12 Siemens Aktiengesellschaft Flexible fuse placement in redundant semiconductor memory
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
JP3184129B2 (ja) 1997-09-29 2001-07-09 甲府日本電気株式会社 記憶装置
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
US6480931B1 (en) 1999-11-05 2002-11-12 International Business Machines Corporation Content addressable storage apparatus and register mapper architecture
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) * 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
US6317381B1 (en) 1999-12-07 2001-11-13 Micron Technology, Inc. Method and system for adaptively adjusting control signal timing in a memory device
JP3376998B2 (ja) * 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
US6888776B2 (en) 2000-09-06 2005-05-03 Renesas Technology Corp. Semiconductor memory device
US6373738B1 (en) 2000-11-20 2002-04-16 International Business Machines Corporation Low power CAM match line circuit
DE60112701T2 (de) 2000-12-20 2006-05-18 Fujitsu Ltd., Kawasaki Multiportspeicher auf Basis von DRAM
US6543286B2 (en) 2001-01-26 2003-04-08 Movaz Networks, Inc. High frequency pulse width modulation driver, particularly useful for electrostatically actuated MEMS array
US7283380B1 (en) 2001-08-03 2007-10-16 Netlogic Microsystems, Inc. Content addressable memory with selective error logging
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6570516B1 (en) 2001-11-09 2003-05-27 Texas Instruments Incorporated Multi-output DAC and method using single DAC and multiple s/h circuits
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
US8504179B2 (en) 2002-02-28 2013-08-06 Smiths Medical Asd, Inc. Programmable medical infusion pump
US6618314B1 (en) * 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP2004111643A (ja) 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
JP4664208B2 (ja) 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
US7027343B2 (en) 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100518598B1 (ko) 2003-11-03 2005-10-04 삼성전자주식회사 캠 셀 어레이의 결함 여부 테스트가 가능한 캠 및 캠 셀어레이의 결함 여부 테스트 방법
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
US7319602B1 (en) 2004-07-01 2008-01-15 Netlogic Microsystems, Inc Content addressable memory with twisted data lines
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
JP2007012173A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体記憶装置
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
CN101331554A (zh) 2005-11-08 2008-12-24 桑迪士克股份有限公司 具有可重定目标的存储器单元冗余的存储器
JP2007157296A (ja) 2005-12-08 2007-06-21 Toshiba Corp 半導体記憶装置
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
JP4912718B2 (ja) 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US20070247885A1 (en) 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7461383B2 (en) 2006-08-21 2008-12-02 International Business Machines Corporation Method and apparatus for efficient performance monitoring of a large number of simultaneous events
US7586771B2 (en) 2006-09-11 2009-09-08 Jinn-Shyan Wang Tree-style and-type match circuit device applied to content addressable memory
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080288720A1 (en) 2007-05-18 2008-11-20 International Business Machines Corporation Multi-wafer 3d cam cell
US7760530B2 (en) 2007-06-04 2010-07-20 Hewlett-Packard Development Company, L.P. Content addressable memory address resolver
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
WO2009008078A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
KR101095222B1 (ko) 2007-07-11 2011-12-20 후지쯔 세미컨덕터 가부시키가이샤 반도체 기억 장치 및 시스템
US7679979B1 (en) 2008-08-30 2010-03-16 Fronteon Inc High speed SRAM
CN101458658B (zh) 2007-12-13 2011-07-06 中芯国际集成电路制造(上海)有限公司 用于闪存的数据存储方法及装置
JP5449670B2 (ja) 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009205724A (ja) 2008-02-27 2009-09-10 Toshiba Corp 半導体記憶装置
JP4489127B2 (ja) 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
WO2010038630A1 (en) 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
JP5599559B2 (ja) 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
JP4960413B2 (ja) 2009-08-26 2012-06-27 株式会社東芝 半導体記憶装置
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
JP5349256B2 (ja) 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US20110286271A1 (en) 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8031503B1 (en) 2010-06-23 2011-10-04 Netlogic Microsystems, Inc. System for dynamically managing power consumption in a search engine
JP2012022751A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
JP2012174297A (ja) * 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
CN103946575B (zh) 2011-07-27 2017-05-10 麦格纳动力系统公司 用于离合器的激励元件
KR20130033017A (ko) 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
US9236143B2 (en) 2011-12-28 2016-01-12 Intel Corporation Generic address scrambler for memory circuit test engine
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US9257169B2 (en) 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US8938573B2 (en) * 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR102003894B1 (ko) 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
WO2014065775A1 (en) * 2012-10-22 2014-05-01 Hewlett-Packard Development Company, L.P. Performing refresh of a memory device in response to access of data
WO2014065774A1 (en) 2012-10-22 2014-05-01 Hewlett-Packard Development Company, L.P. Refreshing a group of memory cells in response to presence of potential disturbance
US8773909B2 (en) 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9171605B1 (en) 2012-12-21 2015-10-27 Samsung Electronics Co., Ltd. Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR102089665B1 (ko) 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
KR20150132366A (ko) 2013-03-15 2015-11-25 피에스4 뤽스코 에스.에이.알.엘. 반도체 기억 장치 및 이를 구비한 시스템
US9064604B2 (en) 2013-03-15 2015-06-23 Taiwan Semiconductor Manufacturing Company Limited Timing logic for memory array
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
US9235300B2 (en) 2013-03-29 2016-01-12 Stmicroelectronics Asia Pacific Pte Ltd Analog accumulator
KR101976452B1 (ko) 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
US20140379978A1 (en) 2013-06-24 2014-12-25 Qualcomm Incorporated Refresh scheme for memory cells with weak retention time
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
CN105684089A (zh) 2013-08-28 2016-06-15 慧与发展有限责任合伙企业 刷新速率调整
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9690505B2 (en) 2013-09-27 2017-06-27 Hewlett Packard Enterprise Development Lp Refresh row address
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
JP6142788B2 (ja) 2013-12-04 2017-06-07 富士通株式会社 半導体記憶装置
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
US9299457B2 (en) 2014-02-23 2016-03-29 Qualcomm Incorporated Kernel masking of DRAM defects
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5983665B2 (ja) 2014-03-17 2016-09-06 日本電気株式会社 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9431085B2 (en) 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
US9431086B2 (en) 2014-10-06 2016-08-30 Winbond Electronics Corp. Memory circuit and refresh method thereof
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10489455B2 (en) 2014-11-18 2019-11-26 Globalfoundries U.S. Inc. Scoped search engine
US9978440B2 (en) 2014-11-25 2018-05-22 Samsung Electronics Co., Ltd. Method of detecting most frequently accessed address of semiconductor memory based on probability information
KR102261587B1 (ko) 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160071948A (ko) 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
US10014060B2 (en) 2015-01-30 2018-07-03 Sandisk Technologies Llc Memory system and method for reducing read disturb errors
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US9666257B2 (en) 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
EP3430849A4 (en) 2016-01-18 2019-08-07 Sckipio Technologies S.i Ltd DYNAMIC RESOURCE ALLOCATION (DRA) FOR COMMUNICATION SYSTEMS
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
TWI604455B (zh) 2016-05-13 2017-11-01 Silicon Motion Inc 資料儲存裝置、記憶體控制器及其資料管理方法與資料區塊管理方法
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
JP6640030B2 (ja) 2016-06-06 2020-02-05 ルネサスエレクトロニクス株式会社 メモリマクロおよび半導体集積回路装置
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
KR102468251B1 (ko) 2016-06-27 2022-11-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR102661936B1 (ko) 2016-06-27 2024-04-30 삼성전자주식회사 저장 장치
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
KR102547713B1 (ko) 2016-09-01 2023-06-26 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR20180064940A (ko) 2016-12-06 2018-06-15 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
KR20180085184A (ko) 2017-01-18 2018-07-26 에스케이하이닉스 주식회사 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR20180136611A (ko) 2017-06-14 2018-12-26 에스케이하이닉스 주식회사 반도체장치
JP6281030B1 (ja) 2017-08-02 2018-02-14 ゼンテルジャパン株式会社 半導体記憶装置
US10176860B1 (en) 2017-08-29 2019-01-08 Micron Technology, Inc. Refresh in non-volatile memory
WO2019046125A1 (en) 2017-08-29 2019-03-07 Micron Technology, Inc. VOLATILE MEMORY DEVICE COMPRISING STACKED MEMORY CELLS
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
US10566048B2 (en) 2017-11-13 2020-02-18 Western Digital Technologies, Inc. Managing refresh operations for a memory device
KR102406868B1 (ko) 2017-11-23 2022-06-10 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
WO2019118981A1 (en) 2017-12-17 2019-06-20 Redpine Signals, Inc Fine-grained clock resolution using low and high frequency clock sources in a low-power system
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10410710B2 (en) 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US20190237132A1 (en) 2018-01-30 2019-08-01 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
KR102410566B1 (ko) 2018-02-05 2022-06-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
JP2019169208A (ja) 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
KR102658230B1 (ko) 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
US10741256B2 (en) 2018-09-18 2020-08-11 Western Digital Technologies, Inc. Data storage systems and methods for improved recovery after a write abort event
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10803926B2 (en) 2018-12-31 2020-10-13 Micron Technology, Inc. Memory with on-die data transfer
US10762946B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
KR20210013387A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 메모리 시스템
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11501808B2 (en) 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
US11315618B2 (en) 2019-09-04 2022-04-26 Winbond Electronics Corp. Memory storage device and operation method thereof
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses

Also Published As

Publication number Publication date
US20150055420A1 (en) 2015-02-26
US11361808B2 (en) 2022-06-14
US20190051344A1 (en) 2019-02-14
US20150243339A1 (en) 2015-08-27
US10134461B2 (en) 2018-11-20
US10930335B2 (en) 2021-02-23
US20190130961A1 (en) 2019-05-02
TW201523606A (zh) 2015-06-16
WO2015030991A1 (en) 2015-03-05
US9047978B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
TWI534801B (zh) 用於選擇性列刷新之裝置及方法
US9691466B1 (en) Memory device including refresh controller
US9165634B2 (en) Semiconductor memory device and refresh control system
US8379471B2 (en) Refresh operation control circuit, semiconductor memory device including the same, and refresh operation control method
KR101966858B1 (ko) 휘발성 메모리 장치의 동작 방법, 휘발성 메모리 장치 및 메모리 시스템의 제어 방법
US9437275B2 (en) Memory system and method for operating the same
JP2017182854A (ja) 半導体装置
JP4534141B2 (ja) 半導体記憶装置
JP2015092423A (ja) 半導体装置
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
US9548101B2 (en) Retention optimized memory device using predictive data inversion
US11133054B2 (en) Semiconductor devices performing for column operation
US11783884B2 (en) Semiconductor memory device and memory system including the same
US10037819B2 (en) Semiconductor memory device and refresh method of semiconductor memory device
JP4563694B2 (ja) 半導体メモリ装置及びワードライン駆動方法。
TWI455147B (zh) 具時脈化感測放大器之記憶體
JP2016212934A (ja) 半導体装置及びその制御方法
US7082049B2 (en) Random access memory having fast column access
CN113314177A (zh) 用于锁存器复位逻辑的设备、系统及方法
JP2008165879A (ja) 半導体記憶装置
US20080056038A1 (en) Semiconductor memory device
US20230215483A1 (en) Semiconductor memory device and memory system including the same
US12009058B2 (en) Address latch, address control circuit and semiconductor apparatus including the address control circuit
US20230071572A1 (en) Address latch, address control circuit and semiconductor apparatus including the address control circuit
WO2014132836A1 (ja) 半導体装置