KR102285772B1 - 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102285772B1
KR102285772B1 KR1020150015952A KR20150015952A KR102285772B1 KR 102285772 B1 KR102285772 B1 KR 102285772B1 KR 1020150015952 A KR1020150015952 A KR 1020150015952A KR 20150015952 A KR20150015952 A KR 20150015952A KR 102285772 B1 KR102285772 B1 KR 102285772B1
Authority
KR
South Korea
Prior art keywords
refresh
temperature information
memory device
smart
temperature
Prior art date
Application number
KR1020150015952A
Other languages
English (en)
Other versions
KR20160094676A (ko
Inventor
이요셉
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150015952A priority Critical patent/KR102285772B1/ko
Priority to US14/732,354 priority patent/US9484079B2/en
Priority to CN201510519985.3A priority patent/CN105845170B/zh
Publication of KR20160094676A publication Critical patent/KR20160094676A/ko
Application granted granted Critical
Publication of KR102285772B1 publication Critical patent/KR102285772B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

메모리 장치는, 온도 정보를 생성하는 온도 센서; 및 내부 리프레시 신호가 설정 회수만큼 활성화되면 스마트 리프레시 신호를 활성화하되, 상기 설정 회수가 상기 온도 정보에 따라 조절되는 스마트 리프레시 회로를 포함할 수 있다.

Description

메모리 장치 및 이를 포함하는 메모리 시스템 {MEMORY DEVICE AND MEMORY SYSTEM INCLUDING THE SAME}
본 특허 문헌은 메모리 장치에 관한 것으로, 더욱 자세하게는 메모리 장치의 리프레시 동작과 관련된 것이다.
메모리 장치의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다. 데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
메모리 셀 내의 캐패시터에 저장된 전하의 누설량은 온도가 높아질수록 많아지고 온도가 낮아질수록 적어지는 특성을 가진다. 즉, 메모리 셀의 데이터 보유 시간(data retention time)은 온도가 높아질수록 짧아지고 온도가 낮아질수록 길어지는 특성을 가진다. 따라서, 온도가 높은 경우에는 리프레시 동작을 보다 빈번히 수행할 필요가 있고, 온도가 낮은 경우에는 리프레시 동작을 보다 덜 수행해도 괜찮으므로, 리프레시 동작의 수행 주기를 온도에 따라 조절하는 기술들이 제안되고 있다.
한편, 메모리 장치의 집적도가 증가하면서 메모리 장치에 포함된 다수의 워드 라인 사이의 간격이 줄어들고 있다. 워드 라인 사이의 간격이 줄어들면서 인접한 워드 라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드 라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글하게 되는데 상술한 바와 같이 인접한 워드 라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드 라인에 인접한 워드 라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다. 이러한 현상을 로우 해머링(row hammering) 이라고도 하는데 로우 해머링으로 인해 메모리 셀이 리프레시되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하여 문제가 되고 있다.
도 1은 로우 해머링(row hammering) 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다.
도 1에서 'WLK'은 활성화 횟수가 많은 워드 라인에 해당하며 'WLK-1', 'WLK+1'은 각각 'WLK'에 인접하게 배치된 워드 라인, 즉 활성화 횟수가 많은 워드 라인에 인접한 워드 라인에 해당한다. 그리고 'CELL_K'은 'WLK'에 연결된 메모리셀, 'CELL_K-1'은 'WLK-1'에 연결된 메모리 셀, 'CELL_K+1'은 'WLK+1'에 연결된 메모리 셀을 나타낸다. 각각의 메모리 셀은 셀 트랜지스터(TR_K, TR_K-1, TR_K+1) 및 셀 캐패시터(CAP_K, CAP_K-1, CAP_K+1)를 포함한다.
도 1에서 'WLK'이 활성화되거나 비활성화되면 'WLL'과 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승하거나 하강하면서 셀 캐패시터(CELL_K-1, CELL+K+1)의 전하량에도 영향을 미친다. 따라서 'WLK'의 활성화가 빈번하게 일어나서 'WLK'이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 'CELL_K-1' 및 'CELL_K+1'에 포함된 셀 캐패시터(CAP_K-1, CAP_K+1)에 저장된 전하의 양의 변화가 증가하고 메모리 셀의 데이터가 열화될 수 있다.
또한, 워드 라인이 활성화 상태와 비활성화 상태를 토글하면서 발생한 전자기파가 인접한 워드 라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출 시킴으로써 데이터를 손상시킨다.
특정, 워드 라인(예, WLK)이 규정회수 이상 반복적으로 활성화되어 인접 워드 라인들(예, WLK+1, WLK-1)에 연결된 메모리 셀들의 데이터가 열화되는 현상(로우 해머링 현상)을 해결하기 위해 주로 사용되는 방법은, 일반적인 리프레시 동작(노멀 리프레시 동작) 이외에 로우 해머링에 의한 영향을 받은 인접 워드 라인들(예, WLK+1, WLK-1)을 추가적으로 리프레시하는 것이다. 이러한 리프레시 동작을 스마트 리프레시 동작이라고 하는데, 스마트 리프레시 동작은 노멀 리프레시 동작이 소정 회수 수행될 때마다 수행되는 것이 일반적이다. 예를 들어, 노멀 리프레시 동작이 4번 수행될 때마다 스마트 리프레시 동작이 1번 수행될 수 있다.
메모리 셀의 데이터 보유 시간은 온도의 영향을 받지만 로우 해머링에 의해 데이터가 유출되는 현상은 온도와 아무런 관련이 없다. 따라서, 데이터 보유 시간과 관련된 노멀 리프레시 동작의 주기는 온도에 연동되도록 제어하고, 로우 해머링과 관련된 스마트 리프레시 동작의 주기는 온도와 무관하도록 제어하는 기술이 요구된다.
본 발명의 실시예들은, 노멀 리프레시 동작의 주기를 온도에 연동되도록 제어하면서도 스마트 리프레시 동작의 주기는 온도와 무관하게 제어되도록 하는 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리 장치는, 온도 정보를 생성하는 온도 센서; 및 내부 리프레시 신호가 설정 회수만큼 활성화되면 스마트 리프레시 신호를 활성화하되, 상기 설정 회수가 상기 온도 정보에 따라 조절되는 스마트 리프레시 회로를 포함할 수 있다.
상기 스마트 리프레시 회로는 상기 온도 정보가 높은 온도를 나타낼수록 상기 설정 회수를 늘리고, 상기 온도 정보가 낮은 온도를 나타낼수록 상기 설정 회수를 줄일 수 있다.
상기 스마트 리프레시 신호는 로우 해머링(row hammering)에 의해 취약해진 메모리 셀들을 리프레시하기 위한 동작인 스마트 리프레시 동작을 수행하도록 하는 신호일 수 있다.
상기 스마트 리프레시 회로는 상기 온도 정보에 따라 상기 내부 리프레시 신호의 활성화가 조절되는 경우에는 상기 설정 회수를 상기 온도 정보에 따라 조절하고, 상기 온도 정보가 상기 내부 리프레시 신호의 활성화에 영향을 주지 않는 경우에는 상기 온도 정보를 무시할 수 있다.
본 발명의 다른 실시예에 따른 메모리 장치는, 온도 정보를 생성하는 온도 센서; 리프레시 커맨드에 응답해 내부 리프레시 신호를 생성하되, 내부 온도 조절 리프레시 모드의 설정시에 상기 온도 정보에 따라 상기 리프레시 커맨드를 일정 비율로 무시하는 노멀 리프레시 회로; 및 상기 내부 리프레시 신호가 설정 회수만큼 활성화되면 스마트 리프레시 신호를 활성화하되, 상기 내부 온도 조절 리프레시 모드와 외부 온도 조절 리프레시 모드 중 하나 이상의 모드가 설정되면 상기 설정 회수가 상기 온도 정보에 따라 조절되는 스마트 리프레시 회로를 포함할 수 있다.
상기 노멀 리프레시 회로는 상기 온도 정보가 높은 온도를 나타낼수록 상기 리프레시 커맨드의 무시 비율을 줄이고 상기 온도 정보가 낮은 온도를 나타낼수록 상기 리프레시 커맨드의 무시 비율을 줄일 수 있다. 상기 스마트 리프레시 회로는 상기 온도 정보가 높은 온도를 나타낼수록 상기 설정 회수를 늘리고, 상기 온도 정보가 낮은 온도를 나타낼수록 상기 설정 회수를 줄일 수 있다.
본 발명의 일실시예에 따른 메모리 시스템은, 메모리 콘트롤러와 메모리 장치를 포함하고, 상기 메모리 콘트롤러는 상기 메모리 장치로 리프레시 커맨드를 인가하고, 상기 메모리 장치는 온도 정보를 생성하는 온도 센서; 상기 리프레시 커맨드의 인가시마다 노멀 리프레시 동작의 수행을 위한 내부 리프레시 신호를 활성화하되, 상기 온도 정보에 따라 상기 리프레시 커맨드의 활성화를 일정 비율로 무시하는 노멀 리프레시 회로; 및 상기 리프레시 커맨드가 일정 회수만큼 인가될 때마다 스마트 리프레시 동작의 수행을 위한 스마트 리프레시 신호를 활성화하는 스마트 리프레시 회로를 포함할 수 있다.
상기 스마트 리프레시 회로는 상기 내부 리프레시 신호가 설정 회수만큼 활성화되면 상기 스마트 리프레시 신호를 활성화하되, 상기 설정 회수가 상기 온도 정보에 따라 조절될 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템은, 메모리 콘트롤러와 메모리 장치를 포함하는 메모리 시스템에 있어서, 상기 메모리 콘트롤러는 상기 메모리 장치로부터 수신된 온도 정보에 따라 상기 메모리 장치로의 리프레시 커맨드의 인가 주기를 조절하고, 상기 메모리 장치는 상기 온도 정보를 생성하기 위한 온도 센서; 상기 온도 정보를 상기 메모리 콘트롤러로 전달하기 위한 송신부; 상기 리프레시 커맨드의 인가시마다 노멀 리프레시 동작의 수행을 위한 내부 리프레시 신호를 활성화하는 노멀 리프레시 회로; 및 상기 리프레시 커맨드가 설정 회수만큼 인가될 때마다 스마트 리프레시 동작의 수행을 위한 스마트 리프레시 신호를 활성화하되, 상기 설정 회수가 상기 온도 정보에 따라 조절되는 스마트 리프레시 회로를 포함할 수 있다.
본 발명의 실시예들에 따르면, 노멀 리프레시 동작과 스마트 리프레시 동작의 수행 주기를 최적으로 제어할 수 있다.
도 1은 로우 해머링(row hammering) 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 도면.
도 2는 본 발명의 일실시예에 따른 메모리 시스템의 구성도.
도 3은 도 2의 메모리 장치(220)의 일실시예 구성도.
도 4는 도 3의 스마트 리프레시 회로(330)의 일실시예 구성도.
도 5는 내부 온도 조절 리프레시 모드에서의 도 2의 메모리 시스템의 동작을 도시한 도면.
도 6은 외부 온도 조절 리프레시 모드에서의 도 2의 메모리 시스템의 동작을 도시한 도면.
이하, 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성 요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2는 본 발명의 일실시예에 따른 메모리 시스템의 구성도이다.
도 2를 참조하면, 메모리 시스템은, 메모리 콘트롤러(210)와 메모리 장치(220)를 포함할 수 있다.
메모리 콘트롤러(210)는 메모리 장치(220)의 동작을 제어할 수 있다. 메모리 콘트롤러(210)가 메모리 장치(220)로 인가하는 커맨드(CMD)는 메모리 장치(220)가 수행해야 할 동작을 지시할 수 있다. 예를 들어, 커맨드(CMD)를 통해 메모리 콘트롤러(210)는 메모리 장치(220)에게, 액티브(active), 프리차지(precharge), 리드(read), 라이트(write), 리프레시(refresh) 및 설정(setting) 동작 등을 지시할 수 있다. 커맨드(CMD)는 다수개의 신호들을 포함할 수 있는데, 이러한 신호들에는 칩 선택 신호(CS), 액티브 신호(ACT), 로우 어드레스 스트로브 신호(RAS, Row Address Strobe), 컬럼 어드레스 스트로브 신호(CAS, Column Address Strobe) 및 라이트 인에이블 신호(WE, Write Enable) 등이 있을 수 있다. 메모리 콘트롤러(210)가 메모리 장치(220)로 인가하는 어드레스(ADD)는 메모리 장치(220) 내부에서 억세스되어야 할 영역, 즉 리드 또는 라이트 동작이 수행되어야 할 영역, 을 지정할 수 있다. 메모리 콘트롤러(210)는 라이트 동작시에는 메모리 장치(220)에 라이트될 데이터(DATA)를 송신할 수 있고, 리드 동작시에는 메모리 장치(220)로부터 리드된 데이터(DATA)를 수신할 수 있다.
메모리 콘트롤러(210)는 커맨드(CMD)를 통해 메모리 장치(220)의 노멀 리프레시 동작을 지시하는 리프레시 커맨드를 주기적으로 인가할 수 있다. 메모리 장치(220)가 노멀 리프레시 동작의 수행 주기를 온도에 따라 조절하는 방법에는 2가지가 있는데 첫번째는 메모리 콘트롤러(210)의 도움을 받아 노멀 리프레시 동작의 수행 주기를 조절하는 것이고(이를 외부 온도 조절 리프레시 모드라고 함), 두번째는 메모리 장치(220) 자체적으로 노멀 리프레시 동작의 수행 주기를 조절하는 것이다(이를 내부 온도 조절 리프레시 모드라고 함).
외부 온도 조절 리프레시 모드시에는, 메모리 장치(220)의 온도를 나타내는 온도 정보(TEMPA, TEMPB, TEMPC)가 메모리 장치(220)로부터 메모리 콘트롤러(210)로 전송될 수 있다. 그러면, 메모리 콘트롤러(210)는 수신된 온도 정보(TEMP)에 따라 메모리 장치(220)로 리프레시 커맨드를 인가하는 주기를 조절할 수 있다. 메모리 장치(220)의 온도가 높은 경우에는 메모리 장치(220)의 데이터 보유 시간이 짧아지므로, 메모리 콘트롤러(210)는 메모리 장치(220)로 빈번하게 리프레시 커맨드를 인가할 수 있다. 그리고, 메모리 장치(220)의 온도가 낮은 경우에는 메모리 장치(220)의 데이터 보유 시간이 길어지므로, 메모리 콘트롤러(210)는 메모리 장치(220)로 덜 빈번하게 리프레시 커맨드를 인가할 수 있다. 따라서, 메모리 장치(220)는 온도에 따라 노멀 리프레시 동작의 수행 주기를 조절할 수 있다.
내부 온도 조절 리프레시 모드시에는, 메모리 콘트롤러(210)는 메모리 장치(220)로부터 온도 정보(TEMPA, TEMPB, TEMPC)를 수신하지 않을 수 있다. 따라서, 메모리 콘트롤러(210)는 온도와 무관하게 일정 주기로 리프레시 커맨드를 메모리 장치로 인가한다. 대신에 메모리 장치(220)가 메모리 콘트롤러(210)로부터 인가되는 리프레시 커맨드를 온도에 따라 일정 비율로 무시하는 것에 의해 메모리 장치(220)의 노멀 리프레시 동작의 수행 주기가 온도에 따라 조절될 수 있다.
외부 온도 조절 리프레시 모드와 내부 온도 조절 리프레시 모드에서, 메모리 장치(220)가 수행하는 스마트 리프레시 동작은 온도와 무관하게 일정 주기로 수행될 수 있는데, 이하에서는 이에 대해 자세히 알아보기로 한다.
도 3은 도 2의 메모리 장치(220)의 일실시예 구성도이다.
도 3을 참조하면, 메모리 장치(220)는, 커맨드 수신부(301), 어드레스 수신부(302), 데이터 송/수신부(303), 온도정보 송신부(304), 커맨드 디코더(310), 설정 회로(311), 노멀 리프레시 회로(320), 스마트 리프레시 회로(330), 온도 센서(340), 어드레스 카운터(350), 타겟 어드레스 생성부(360), 로우(row) 회로(370), 컬럼(column) 회로(380) 및 셀 어레이(390)를 포함할 수 있다.
커맨드 수신부(301)는 메모리 콘트롤러(210)로부터 전송되는 커맨드(CMD)를 수신할 수 있다. 어드레스 수신부(302)는 메모리 콘트롤러(210)로부터 전송되는 어드레스(ADD)를 수신할 수 있다. 데이터 송/수신부(303)는 메모리 콘트롤러(210)로부터 전송되는 데이터(DATA)를 수신하거나, 셀 어레이(390)로부터 리드된 데이터를 메모리 콘트롤러(210)로 전송할 수 있다. 온도정보 송신부(304)는 외부 온도 조절 모드시에, 즉 외부 온도 조절 모드 신호(EXT_TCR)의 활성화시에, 온도 정보(TEMPA, TEMPB, TEMPC)를 메모리 콘트롤러(210)로 전송할 수 있다. 커맨드(CMD), 어드레스(ADD), 데이터(DATA) 및 온도 정보(TEMPA, TEMPB, TEMPC)는 모두 멀티 비트로 구성되므로 커맨드 수신부(301), 어드레스 수신부(302), 데이터 송/수신부(303) 및 온도정보 송신부(304)는 멀티 비트의 신호를 수신하거나 송신하도록 구성될 수 있다. 도 3에서는 온도 정보(TEMPA, TEMPB, TEMPC)를 송신하기 위한 온도정보 송신부(304)가 별도로 구비되는 것을 예시하였지만, 온도 정보(TEMPA, TEMPB, TEMPC)가 데이터 송/수신부(303)를 통해 메모리 콘트롤러(210)로 송신되는 등 다양한 변형이 가능함은 당연하다.
커맨드 디코더(310)는 커맨드 수신부(301)를 통해 수신된 커맨드(CMD)를 디코딩해 다양한 내부 커맨드들(ACT, PCG, RD, WT, REF, MRS)을 생성할 수 있다. 내부 커맨드들에는 액티브 커맨드(ACT), 프리차지 커맨드(PCG), 리드 커맨드(RD), 라이트 커맨드(WT), 리프레시 커맨드(REF) 및 설정 커맨드(MRS, Mode Register Setting) 등이 있을 수 있다.
설정 회로(311)는 설정 커맨드(MRS)의 활성화시에 어드레스 수신부(302)를 통해 수신된 어드레스(ADD)를 디코딩해 메모리 장치(220)의 동작에 필요한 각종 설정 동작을 수행할 수 있다. 설정 회로(311)는 외부 온도 조절 리프레시 모드의 설정시에 외부 온도 조절 리프레시 모드 신호(EXT_TCR)를 활성화하고, 내부 온도 조절 리프레시 모드의 설정시에 내부 온도 조절 리프레시 모드 신호(INT_TCR)를 활성화할 수 있다. 또한, 설정 회로(311)는 메모리 장치(220)에서 사용되는 각종 전압 레벨의 설정 동작 및 지연값 등의 설정 동작 등을 수행할 수도 있는데, 이는 본 발명의 실시예와 직접적인 관련이 없으므로, 이에 대한 자세한 설명은 생략하기로 한다.
온도 센서(340)는 메모리 장치(220)의 온도를 측정해 온도 정보(TEMPA, TEMPB, TEMPC)를 생성할 수 있다. 온도 정보(TEMPA, TEMPB, TEMPC)는 3개의 신호를 포함할 수 있는데, 신호(TEMPC)의 활성화는 높은(hot) 온도를 나타내고, 신호(TEMPB)의 활성화는 중간(room) 온도를 나타내고, 신호(TEMPA)의 활성화는 낮은(cold) 온도를 나타낼 수 있다. 여기서는 온도 정보(TEMPA, TEMPB, TEMPC)가 3개의 신호를 포함하는 것을 예시했지만, 온도 정보가 포함하는 신호의 개수 및 포맷이 이와 다를 수도 있음은 당연하다.
노멀 리프레시 회로(320)는 리프레시 커맨드(REF)에 응답해 내부 리프레시 신호(REF_I)를 생성할 수 있다. 내부 리프레시 신호(REF_I)는 노멀 리프레시 동작이 수행되도록 하는 신호일 수 있다. 내부 온도 조절 리프레시 모드 신호(INT_TCR)가 비활성화된 경우에, 노멀 리프레시 회로(320)는 리프레시 커맨드(REF)가 활성화될 때마다 내부 리프레시 신호(REF_I)를 활성화할 수 있다. 내부 온도 조절 리프레시 모드 신호(INT_TCR)가 활성화된 경우에, 노멀 리프레시 회로(320)는 온도 정보(TEMPA, TEMPB, TEMPC)에 따라 리프레시 커맨드(REF)를 일정 비율로 무시할 수 있다. 노멀 리프레시 회로가 리프레시 커맨드를 무시하는 비율은 온도가 높을수록 낮아지고 온도가 낮을수록 높아질 수 있다. 예를 들어, 높은 온도에서는(TEMPC 활성화시에) 리프레시 커맨드(REF)를 무시하지 않고, 중간 온도에서는(TEMPB 활성화시에) 리프레시 커맨드(REF)의 절반을 무시하고(2번 활성화되면 1번 무시), 낮은 온도에서는(TEMPA 활성화시에) 리프레시 커맨드(REF)의 3/4를 무시할 수 있다(4번 활성화되면 3번 무시).
스마트 리프레시 회로(330)는 내부 리프레시 신호(REF_I)가 설정 회수만큼 활성화되면 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다. 스마트 리프레시 신호(REF_SMT)는 로우 해머링(row hammering)에 의해 영향을 받은 워드 라인들의 메모리 셀들을 리프레시하는 스마트 리프레시 동작을 수행하도록 하는 신호일 수 있다. 스마트 리프레시 회로(330)는 내부 온도 조절 리프레시 모드가 설정되거나(INT_TCR가 활성화되거나) 외부 온도 조절 리프레시 모드가 설정된 경우에(EXT_TCR가 활성화된 경우에), 설정 회수를 온도 정보(TEMPA, TEMPB, TEMPC)에 따라 조절할 수 있다. 예를 들어, 높은 온도에서는(TEMPC 활성화시에) 설정 회수가 8회로 설정되어 내부 리프레시 신호(REF_I)가 8번 활성화될 때마다 스마트 리프레시 신호(REF_SMT)가 활성화되고, 중간 온도에서는(TEMPB 활성화시에) 설정 회수가 4회로 설정되어 내부 리프레시 신호(REF_I)가 4번 활성화될 때마다 스마트 리프레시 신호(REF_SMT)가 활성화되고, 낮은 온도에서는(TEMPA 활성화시에) 설정 회수가 2회로 설정되어 내부 리프레시 신호(REF_I)가 2번 활성화될 때마다 스마트 리프레시 신호(REF_SMT)가 활성화될 수 있다. 내부 온도 조절 리프레시 모드와 외부 온도 조절 리프레시 모드가 모두 설정되지 않은 경우에, 즉 INT_TCR과 EXT_TCR이 모두 비활성화된 경우에, 설정 회수는 온도 정보(TEMPA, TEMPB, TEMPC)와 무관하게 일정 값으로 고정될 수 있다.
어드레스 카운터(350)는 노멀 리프레시 동작에 사용될 카운팅 어드레스(CNT_ADD)를 생성할 수 있다. 노멀 리프레시 동작은 워드 라인들을 순차적으로 리프레시하는 동작이므로, 어드레스 카운터(350)는 내부 리프레시 신호(REF_I)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 증가시킬 수 있다. 예를 들어, 카운팅 어드레스(CNT_ADD)가 워드 라인2(WL2)에 대응하는 경우에 내부 리프레시 신호(REF_I)가 활성화되면 카운팅 어드레스(CNT_ADD)가 워드 라인3(WL3)에 대응하도록 변경될 수 있다.
타겟 어드레스 생성부(360)는 스마트 리프레시 동작에 사용될 타겟 어드레스(TAR_ADD)를 생성할 수 있다. 스마트 리프레시 동작은 과도하게 여러번 활성화된 워드 라인의 주변 워드 라인들을 리프레시하는 동작이므로, 타겟 어드레스 생성부(360)는 소정 구간 동안에 과도하게 여러 번 활성화된 워드 라인을 검출하고, 스마트 리프레시 신호(REF_SMT)가 활성화되는 경우에 과도하게 여러번 활성화된 워드 라인의 인접 워드 라인들을 지정하는 타겟 어드레스(TAR_ADD)를 생성할 수 있다. 예를 들어, 워드 라인103(WL103)이 과도하게 여러 번 활성화되었다고 판단된 경우에, 타겟 어드레스 생성부(360)는 스마트 리프레시 신호(REF_SMT)가 활성화되면 워드 라인102(WL102)에 대응하는 타겟 어드레스(TAR_ADD)를 생성하고, 다시 스마트 리프레시 신호(REF_SMT)가 활성화되면 워드 라인104(WL104)에 대응하는 타겟 어드레스(TAR_ADD)를 생성할 수 있다. 타겟 어드레스 생성부(360) 액티브 커맨드(ACT)와 어드레스 수신부(302)를 통해 수신된 어드레스(ADD)를 이용해 소정 구간 동안에 과도하게 여러 번 활성화된 워드 라인이 무엇인지를 판단할 수 있다.
셀 어레이(390)는 다수 개의 워드 라인들(WL0~WLN), 다수 개의 비트 라인들(BL0, BLB0 ~ BLM, BLBM) 및 메모리 셀들(MC)을 포함할 수 있다. 메모리 셀들(MC) 각각은 대응하는 워드 라인의 제어를 받는 트랜지스터와 대응하는 비트 라인을 통해 입/출력되는 데이터를 저장하기 위한 캐패시터를 포함할 수 있다.
로우 회로(370)는 셀 어레이(390)의 로우 동작을 제어할 수 있다. 로우 회로는 액티브 커맨드(ACT)의 활성화시에 어드레스 수신부(302)를 통해 수신된 어드레스(ADD)에 대응하는 워드 라인을 활성화할 수 있다. 그리고, 프리차지 커맨드(PCG)의 활성화시에 액티브 커맨드(ACT)에 의해 활성화된 워드 라인을 비활성화할 수 있다. 또한, 로우 회로(370)는 내부 리프레시 신호(REF_I)의 활성화시에 카운팅 어드레스(CNT_ADD)에 대응하는 워드 라인의 메모리 셀들이 리프레시되도록 제어할 수 있다. 또한, 로우 회로(370)는 스마트 리프레시 신호(REF_SMT)의 활성화시에 타겟 어드레스(TAR_ADD)에 대응하는 워드 라인의 메모리 셀들이 리프레시되도록 제어할 수 있다.
컬럼 회로(380)는 셀 어레이(390)의 컬럼 동작을 제어할 수 있다. 컬럼 회로는 리드 커맨드(RD)의 활성화시에 어드레스 수신부(302)를 통해 수신된 어드레스(ADD)에 대응하는 비트 라인들로부터 데이터(DATA)를 리드해 데이터 송/수신부(303)로 전달할 수 있다. 또한, 컬럼 회로(380)는 라이트 커맨드(WT)의 활성화시에 어드레스 수신부(302)를 통해 수신된 어드레스(ADD)에 대응하는 비트 라인들에 데이터 송/수신부(303)로부터 전달된 데이터(DATA)를 전달해 데이터(DATA)가 라이트 되도록 할 수 있다.
도 4는 도 3의 스마트 리프레시 회로(330)의 일실시예 구성도이다.
도 4를 참조하면, 스마트 리프레시 회로(330)는, 온도 정보 전달부(410), 카운터(420) 및 활성화부(430)를 포함할 수 있다.
온도 정보 전달부(410)는 내부 온도 조절 리프레시 모드가 설정되거나 외부 온도 조절 리프레시 모드가 설정되는 경우에는 온도 정보(TEMPA, TEMPB, TEMPC)를 그대로 활성화부(430)로 전달할 수 있다. 그리고, 내부 온도 조절 리프레시 모드와 외부 온도 조절 리프레시 모드가 모두 설정되지 않은 경우에는 온도 정보(TEMPA, TEMPB, TEMPC)를 활성화부(430)로 전달하지 않고 활성화부(430)로 전달되는 온도 정보(TEMPAI, TEMPBI, TEMPCI)를 미리 설정된 값으로 고정해 전달할 수 있다. 즉, 온도 정보 전달부(410)는 노멀 리프레시 동작이 온도 정보(TEMPA, TEMPB, TEMPC)에 의해 조절되는 경우에는 설정 회수가 온도 정보(TEMPA, TEMPB, TEMPC)에 따라 조절될 수 있도록 온도 정보(TEMPA, TEMPB, TEMPC)를 그대로 활성화부(430)로 전달하지만, 노멀 리프레시 동작이 온도 정보(TEMPA, TEMPB, TEMPC)에 의해 조절되지 않는 경우에는 설정 회수가 온도 정보(TEMPA, TEMPB, TEMPC)에 따라 조절되지 않도록 고정된 온도 정보를 활성화부(430)로 전달할 수 있다.
온도 정보 전달부(410)는 노아 게이트(411), 인버터(412), 오아게이트(413) 및 앤드게이트들(414, 415)을 포함할 수 있다. 그 동작을 살펴보면, 내부 온도 조절 리프레시 신호(INT_TCR)나 외부 온도 조절 리프레시 신호(EXT_TCR)가 활성화된 경우에는 (TEMPA, TEMPB, TEMPC) = (TEMPAI, TEMPBI, TEMPCI)가 될 수 있다. 그리고, 내부 온도 조절 리프레시 신호(INT_TCR)나 외부 온도 조절 리프레시 신호(EXT_TCR)가 비활성화된 경우에는 (TEMPAI, TEMPBI, TEMPCI)가 (TEMPA, TEMPB, TEMPC)와 무관하게 (L, H, L)로 고정될 수 있다.
카운터(420)는 내부 리프레시 신호(REF_I)의 활성화 회수를 카운팅해 바이너리 코드(CODE<0:3>)를 생성할 수 있다. 바이너리 코드(CODE<0:3>)는 스마트 리프레시 신호(REF_SMT)의 활성화시에 초기값 (0, 0, 0, 0)으로 리셋될 수 있다.
활성화부(430)는 온도 정보(TEMPAI, TEMPBI, TEMPCI)와 바이너리 코드(CODE<0:3>)를 이용해 스마트 리프레시 신호(REF_SMT)를 생성할 수 있다. 활성화부(430)는 바이너리 코드(CODE<0:3>)의 값이 온도 정보(TEMPAI, TEMPBI, TEMPCI)에 대응하는 숫자와 일치하는 경우에 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다. 예를 들어, 신호(TEMPCI)가 활성화된 경우에는 바이너리 코드(CODE<0:3>)의 값이 8인 경우에 스마트 리프레시 신호(REF_SMT)를 활성화하고, 신호(TEMPBI)가 활성화된 경우에는 바이너리 코드(CODE<0:3>)의 값이 4인 경우에 스마트 리프레시 신호(REF_SMT)를 활성화하고, 신호(TEMPAI)가 활성화된 경우에는 바이너리 코드(CODE<0:3>)의 값이 2인 경우에 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다.
활성화부(430)는 앤드 게이트들(431~433), 오아 게이트(434) 및 펄스 발생기(435)를 포함할 수 있다. 그 동작을 보면, 신호(TEMPCI)의 활성화시에는 CODE<3>가 활성화되면 A신호가 활성화되고, 신호(TEMPBI)의 활성화시에는 CODE<2>가 활성화되면 A신호가 활성화되고, 신호(TEMPAI)의 활성화시에는 CODE<1>가 활성화되면 A신호가 활성화될 수 있다. 그리고, A신호가 활성화되면 펄스 신호인 스마트 리프레시 신호(REF_SMT)가 활성화될 수 있다.
도 5는 내부 온도 조절 리프레시 모드에서의 도 2의 메모리 시스템의 동작을 도시한 도면이다. 도 5에서 (a)는 높은 온도, (b)는 중간 온도, (c)는 낮은 온도의 동작을 나타낸다.
(a)를 참조하면, 높은 온도의 경우에는 메모리 콘트롤러(210)로부터 메모리 장치(220)로 리프레시 커맨드(REF)가 인가될 때마다, 노멀 리프레시 회로(320)는 내부 리프레시 신호(REF_I)를 활성화될 수 있다. 즉, 노멀 리프레시 회로(320)가 리프레시 커맨드(REF)를 무시하는 경우는 발생하지 않는다. 한편, 스마트 리프레시 회로(330)는 내부 리프레시 신호(REF_I)가 8번 활성화되면 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다.
(b)를 참조하면, 중간 온도의 경우에는 메모리 콘트롤러(210)로부터 메모리 장치(220)로 리프레시 커맨드(REF)가 8회 인가되는 동안에, 노멀 리프레시 회로(320)는 내부 리프레시 신호(REF_I)를 4회 활성화할 수 있다. 즉, 노멀 리프레시 회로(320)는 리프레시 커맨드(REF)의 절반을 무시할 수 있다. 도면의 Skip이 바로 리프레시 커맨드(REF)가 무시된 것을 나타낸다. 한편, 스마트 리프레시 회로(330)는 내부 리프레시 신호(REF_I)가 4번 활성화되면 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다.
(c)를 참조하면, 낮은 온도의 경우에는 메모리 콘트롤러(210)로부터 메모리 장치(220)로 리프레시 커맨드(REF)가 8회 인가되는 동안에, 노멀 리프레시 회로(320)는 내부 리프레시 신호(REF_I)를 2회 활성화할 수 있다. 즉, 노멀 리프레시 회로(320)는 리프레시 커맨드(REF)의 3/4을 무시할 수 있다. 도면의 Skip이 바로 리프레시 커맨드(REF)가 무시된 것을 나타낸다. 한편, 스마트 리프레시 회로(330)는 내부 리프레시 신호(REF_I)가 2번 활성화되면 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다.
(a), (b), (c)를 참조하면, 노멀 리프레시 동작의 수행 회수는 온도에 따라 변경되지만, 스마트 리프레시 동작의 수행 회수는 온도와 무관하게 일정한 것을 확인할 수 있다.
도 6은 외부 온도 조절 리프레시 모드에서의 도 2의 메모리 시스템의 동작을 도시한 도면이다. 도 6의 (d)는 높은 온도, (e)는 중간 온도, (f)는 낮은 온도의 동작을 나타낸다.
(d)를 참조하면, 높은 온도의 경우에 메모리 콘트롤러(210)로부터 메모리 장치(220)로 리프레시 커맨드(REF)가 빈번히 인가된다. 그리고, 리프레시 커맨드가 인가될 때마다 노멀 리프레시 회로(320)는 내부 리프레시 신호(REF_I)를 활성화할 수 있다. 한편, 스마트 리프레시 회로(330)는 내부 리프레시 신호(REF_I)가 8번 활성화되면 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다.
(e)를 참조하면, 중간 온도의 경우에 메모리 콘트롤러(210)로부터 메모리 장치(220)로 리프레시 커맨드(REF)가 높은 온도의 경우보다 절반의 빈도로 인가된다. 그리고, 리프레시 커맨드가 인가될 때마다 노멀 리프레시 회로(320)는 내부 리프레시 신호(REF_I)를 활성화할 수 있다. 한편, 스마트 리프레시 회로(330)는 내부 리프레시 신호(REF_I)가 4번 활성화되면 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다.
(f)를 참조하면, 중간 온도의 경우에 메모리 콘트롤러(210)로부터 메모리 장치(220)로 리프레시 커맨드(REF)가 중간 온도의 경우보다 절반의 빈도로 인가된다. 그리고, 리프레시 커맨드가 인가될 때마다 노멀 리프레시 회로(320)는 내부 리프레시 신호(REF_I)를 활성화할 수 있다. 한편, 스마트 리프레시 회로(330)는 내부 리프레시 신호(REF_I)가 2번 활성화되면 스마트 리프레시 신호(REF_SMT)를 활성화할 수 있다.
(d), (e), (f)를 참조하면, 온도에 따라 메모리 콘트롤러(210)가 메모리 장치(220)로 리프레시 커맨드(REF)를 인가하는 빈도가 변경되며, 노멀 리프레시 회로(320)가 리프레시 커맨드(REF)를 무시하는 경우는 발생하지 않는 것을 확인할 수 있다. 또한, 온도에 따라 노멀 리프레시 동작의 수행 회수는 변경되지만 스마트 리프레시 동작의 수행 회수는 온도와 무관하게 일정한 것을 확인할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
210: 메모리 콘트롤러 220: 메모리 장치

Claims (18)

  1. 온도 정보를 생성하는 온도 센서; 및
    내부 리프레시 신호가 설정 회수만큼 활성화되면 스마트 리프레시 신호를 활성화하되, 상기 설정 회수가 상기 온도 정보에 따라 조절되는 스마트 리프레시 회로를 포함하고,
    상기 스마트 리프레시 회로는
    상기 온도 정보에 따라 상기 내부 리프레시 신호의 활성화가 조절되는 경우에는 상기 설정 회수를 상기 온도 정보에 따라 조절하고, 상기 온도 정보가 상기 내부 리프레시 신호의 활성화에 영향을 주지 않는 경우에는 상기 온도 정보를 무시하는
    메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 스마트 리프레시 회로는
    상기 온도 정보가 높은 온도를 나타낼수록 상기 설정 회수를 늘리고, 상기 온도 정보가 낮은 온도를 나타낼수록 상기 설정 회수를 줄이는
    메모리 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 스마트 리프레시 신호는
    로우 해머링(row hammering)에 의해 취약해진 메모리 셀들을 리프레시하기 위한 동작인 스마트 리프레시 동작을 수행하도록 하는 신호인
    메모리 장치.
  4. 삭제
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 스마트 리프레시 회로는
    상기 내부 리프레시 신호의 활성화 회수를 카운팅하는 카운터; 및
    상기 카운터의 카운팅 결과와 상기 온도 정보를 이용해 상기 스마트 리프레시 신호를 활성화하는 활성화부를 포함하는
    메모리 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 활성화부는
    상기 카운터의 카운팅 결과가 상기 온도 정보에 대응하는 숫자와 일치하는 경우에 상기 스마트 리프레시 신호를 활성화하는
    메모리 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 스마트 리프레시 회로는
    상기 온도 정보에 따라 상기 내부 리프레시 신호의 활성화가 조절되는 경우에는 상기 온도 센서에서 생성된 온도 정보를 그대로 상기 활성화부로 전달하고, 상기 온도 정보가 상기 내부 리프레시 신호의 활성화에 영향을 주지 않는 경우에는 상기 활성화부로 전달되는 온도 정보를 미리 설정된 값으로 고정하는 온도 정보 전달부를 더 포함하는
    메모리 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 스마트 리프레시 신호의 활성화시에 상기 카운터는 리셋되는
    메모리 장치.
  9. 온도 정보를 생성하는 온도 센서;
    리프레시 커맨드에 응답해 내부 리프레시 신호를 생성하되, 내부 온도 조절 리프레시 모드의 설정시에 상기 온도 정보에 따라 상기 리프레시 커맨드를 일정 비율로 무시하는 노멀 리프레시 회로; 및
    상기 내부 리프레시 신호가 설정 회수만큼 활성화되면 스마트 리프레시 신호를 활성화하되, 상기 내부 온도 조절 리프레시 모드와 외부 온도 조절 리프레시 모드 중 하나 이상의 모드가 설정되면 상기 설정 회수가 상기 온도 정보에 따라 조절되는 스마트 리프레시 회로
    를 포함하는 메모리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 노멀 리프레시 회로는
    상기 온도 정보가 높은 온도를 나타낼수록 상기 리프레시 커맨드의 무시 비율을 줄이고 상기 온도 정보가 낮은 온도를 나타낼수록 상기 리프레시 커맨드의 무시 비율을 줄이는
    메모리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 스마트 리프레시 회로는
    상기 온도 정보가 높은 온도를 나타낼수록 상기 설정 회수를 늘리고, 상기 온도 정보가 낮은 온도를 나타낼수록 상기 설정 회수를 줄이는
    메모리 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 스마트 리프레시 신호는
    로우 해머링(row hammering)에 의해 취약해진 메모리 셀들을 리프레시하기 위한 동작인 스마트 리프레시 동작을 수행하도록 하는 신호인
    메모리 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 스마트 리프레시 회로는
    상기 내부 온도 조절 리프레시 모드와 상기 외부 온도 조절 리프레시 모드 중 하나 이상의 모드가 설정되면 상기 온도 센서에서 생성된 온도 정보를 그대로 전달하고, 그렇지 않은 경우에는 상기 온도 정보를 미리 설정된 값으로 고정해 전달하는 온도 정보 전달부;
    상기 내부 리프레시 신호의 활성화 회수를 카운팅하는 카운터; 및
    상기 카운터의 카운팅 결과와 상기 온도 정보 전달부를 통해 전달된 온도 정보를 이용해 상기 스마트 리프레시 신호를 활성화하는 활성화부를 포함하는
    메모리 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 활성화부는
    상기 카운터의 카운팅 결과가 상기 온도 정보에 대응하는 숫자와 일치하는 경우에 상기 스마트 리프레시 신호를 활성화하는
    메모리 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 스마트 리프레시 신호의 활성화시에 상기 카운터는 리셋되는
    메모리 장치.
  16. 메모리 콘트롤러와 메모리 장치를 포함하는 메모리 시스템에 있어서,
    상기 메모리 콘트롤러는 상기 메모리 장치로 리프레시 커맨드를 인가하고,
    상기 메모리 장치는
    온도 정보를 생성하는 온도 센서;
    상기 리프레시 커맨드의 인가시마다 노멀 리프레시 동작의 수행을 위한 내부 리프레시 신호를 활성화하되, 상기 온도 정보에 따라 상기 리프레시 커맨드의 활성화를 일정 비율로 무시하는 노멀 리프레시 회로; 및
    상기 리프레시 커맨드가 일정 회수만큼 인가될 때마다 스마트 리프레시 동작의 수행을 위한 스마트 리프레시 신호를 활성화하는 스마트 리프레시 회로를 포함하는
    메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 스마트 리프레시 회로는
    상기 내부 리프레시 신호가 설정 회수만큼 활성화되면 상기 스마트 리프레시 신호를 활성화하되, 상기 설정 회수가 상기 온도 정보에 따라 조절되는
    메모리 시스템.
  18. 메모리 콘트롤러와 메모리 장치를 포함하는 메모리 시스템에 있어서,
    상기 메모리 콘트롤러는 상기 메모리 장치로부터 수신된 온도 정보에 따라 상기 메모리 장치로의 리프레시 커맨드의 인가 주기를 조절하고,
    상기 메모리 장치는
    상기 온도 정보를 생성하기 위한 온도 센서;
    상기 온도 정보를 상기 메모리 콘트롤러로 전달하기 위한 송신부;
    상기 리프레시 커맨드의 인가시마다 노멀 리프레시 동작의 수행을 위한 내부 리프레시 신호를 활성화하는 노멀 리프레시 회로; 및
    상기 리프레시 커맨드가 설정 회수만큼 인가될 때마다 스마트 리프레시 동작의 수행을 위한 스마트 리프레시 신호를 활성화하되, 상기 설정 회수가 상기 온도 정보에 따라 조절되는 스마트 리프레시 회로를 포함하는
    메모리 시스템.
KR1020150015952A 2015-02-02 2015-02-02 메모리 장치 및 이를 포함하는 메모리 시스템 KR102285772B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150015952A KR102285772B1 (ko) 2015-02-02 2015-02-02 메모리 장치 및 이를 포함하는 메모리 시스템
US14/732,354 US9484079B2 (en) 2015-02-02 2015-06-05 Memory device and memory system including the same
CN201510519985.3A CN105845170B (zh) 2015-02-02 2015-08-21 存储器件及包括其的存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150015952A KR102285772B1 (ko) 2015-02-02 2015-02-02 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20160094676A KR20160094676A (ko) 2016-08-10
KR102285772B1 true KR102285772B1 (ko) 2021-08-05

Family

ID=56554583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150015952A KR102285772B1 (ko) 2015-02-02 2015-02-02 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US9484079B2 (ko)
KR (1) KR102285772B1 (ko)
CN (1) CN105845170B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102393426B1 (ko) * 2015-11-10 2022-05-04 에스케이하이닉스 주식회사 반도체장치
KR102359979B1 (ko) * 2015-11-16 2022-02-08 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 저장 시스템
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20190012771A (ko) 2017-07-28 2019-02-11 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
US10580510B2 (en) * 2017-12-22 2020-03-03 Nanya Technology Corporation Test system and method of operating the same
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861A (zh) 2018-12-03 2021-07-23 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
KR20200123681A (ko) * 2019-04-22 2020-10-30 에스케이하이닉스 주식회사 메모리 장치
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
CN112489706B (zh) * 2019-09-11 2022-03-25 美光科技公司 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11459238B2 (en) 2020-06-17 2022-10-04 Saudi Arabian Oil Company Methods and compositions for treating thief zones in carbonate formations using crosslinked polymeric systems with graphene oxide Janus nanosheets crosslinker
US11548787B2 (en) 2020-06-17 2023-01-10 Saudi Arabian Oil Company Methods and compositions for treating thief zones in carbonate formations using crosslinked polymeric systems with silicon dioxide janus nanosheets crosslinker
US11261368B2 (en) 2020-06-17 2022-03-01 Saudi Arabian Oil Company Silicon dioxide Janus nanosheets relative permeability modifier (RPM) for reducing subterranean formation water permeability in carbonate and sandstone formations
US11434411B2 (en) 2020-06-17 2022-09-06 Saudi Arabian Oil Company Graphene oxide janus nanosheets relative permeability modifier (RPM) for reducing subterranean formation water permeability in carbonate formations
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
KR20220068532A (ko) 2020-11-19 2022-05-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템 및 메모리 장치의 리프레쉬 제어 방법
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11881246B2 (en) * 2020-12-14 2024-01-23 SK Hynix Inc. Memory device for performing smart refresh operation and memory system including the same
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
KR102524199B1 (ko) * 2021-03-31 2023-04-21 윈본드 일렉트로닉스 코포레이션 반도체 메모리 장치
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
KR20230099077A (ko) * 2021-12-27 2023-07-04 에스케이하이닉스 주식회사 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245288A1 (en) 2005-04-29 2006-11-02 Wolfgang Hokenmaier Self-refresh circuit with optimized power consumption
US20070008798A1 (en) * 2005-07-06 2007-01-11 Wolfgang Hokenmaier Temperature dependent self-refresh module for a memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338177A (ja) 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
US7286377B1 (en) 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
KR100903366B1 (ko) * 2007-11-02 2009-06-23 주식회사 하이닉스반도체 듀티 보정 회로를 가진 반도체 메모리 장치
CN103247347B (zh) * 2012-02-11 2017-07-25 三星电子株式会社 提供智能存储器架构的方法和系统
KR102086460B1 (ko) * 2013-06-28 2020-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그의 리프레쉬 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245288A1 (en) 2005-04-29 2006-11-02 Wolfgang Hokenmaier Self-refresh circuit with optimized power consumption
US20070008798A1 (en) * 2005-07-06 2007-01-11 Wolfgang Hokenmaier Temperature dependent self-refresh module for a memory device

Also Published As

Publication number Publication date
CN105845170A (zh) 2016-08-10
KR20160094676A (ko) 2016-08-10
US20160225435A1 (en) 2016-08-04
CN105845170B (zh) 2020-09-25
US9484079B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
KR102285772B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR102403341B1 (ko) 메모리 및 이를 포함하는 시스템
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102469065B1 (ko) 메모리 장치
US9123447B2 (en) Memory, memory system including the same and method for operating memory
KR102441031B1 (ko) 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
US9437275B2 (en) Memory system and method for operating the same
US20190051344A1 (en) Apparatuses and methods for selective row refreshes
US9548099B2 (en) Memory device with advanced refresh scheme
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9734888B2 (en) Address storage circuit and memory and memory system including the same
CN106158005B (zh) 半导体存储器件和包括半导体存储器件的存储系统
US20150063049A1 (en) Semiconductor device
KR102197137B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US8582368B2 (en) Non-volatile memory device and operating method of the same
KR102111076B1 (ko) 반도체 메모리 장치 및 그것의 감지 증폭기 제어 방법
KR100919559B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치 및 그리프레쉬 방법
US20150109875A1 (en) Semiconductor memory device
CN108231104B (zh) 存储器件、包括其的存储系统以及存储系统的操作方法
KR100919584B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치 및 그 리프레쉬 방법
KR20080025325A (ko) 메모리 및 데이터 리프레싱 방법
US20240096402A1 (en) Sense amplifier, memory device including sense amplifier and operating method of memory device
JP4486836B2 (ja) 不揮発性強誘電体メモリセルアレイブロック及び該メモリセルアレイブロックを利用する不揮発性強誘電体メモリ装置
US20230045263A1 (en) Memory device and operation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right