KR20230099077A - 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법 - Google Patents

리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20230099077A
KR20230099077A KR1020210188145A KR20210188145A KR20230099077A KR 20230099077 A KR20230099077 A KR 20230099077A KR 1020210188145 A KR1020210188145 A KR 1020210188145A KR 20210188145 A KR20210188145 A KR 20210188145A KR 20230099077 A KR20230099077 A KR 20230099077A
Authority
KR
South Korea
Prior art keywords
group
refresh
address
signals
self
Prior art date
Application number
KR1020210188145A
Other languages
English (en)
Inventor
김웅래
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210188145A priority Critical patent/KR20230099077A/ko
Priority to US17/824,303 priority patent/US20230206981A1/en
Publication of KR20230099077A publication Critical patent/KR20230099077A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

본 기술은 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법에 관한 것에 관한 것으로서, 셀프(self) 리프레시 구간에서 다수의 워드라인에 연결된 셀들을 정해진 순서에 따라 리프레시하기 위해 설정된 주기마다 셀프 커맨드 및 리프레시 어드레스를 생성하는 리프레시 제어회로와, 셀프 커맨드 및 리프레시 어드레스에 응답하여 다수의 워드라인 각각에 연결된 셀들의 리프레시 동작을 제어하는 다수의 워드라인 제어회로와, 셀프 리프레시 구간에 진입한 후 리프레시 제어회로에서 생성될 리프레시 어드레스를 설정된 개수씩 그룹화하여 N개의 어드레스 그룹으로 분류하며, 셀프 리프레시 구간동안 리프레시 제어회로에서 현재 생성된 리프레시 어드레스를 포함하는 제1선택그룹과 정해진 순서에 따라 제1선택그룹 다음에 생성될 리프레시 어드레스를 포함하는 제2선택그룹을 N개의 어드레스 그룹 중에서 선택하는 그룹관리회로, 및 셀프 리프레시 구간동안 다수의 워드라인 제어회로 중, 제1 및 제2선택그룹 각각에 설정된 개수씩 대응하는 제어회로의 전원공급을 인에이블하고, 나머지 제어회로의 전원공급을 디스에이블하는 공급제어회로를 포함한다.

Description

리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법{APPARATUS AND METHOD FOR CONTROLLING POWER SUPPLY OF REFRESH OPERATION}
본 발명은 메모리 장치에 관한 것으로서, 구체적으로 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법에 관한 것이다.
최근의 전자 제품들은 시장의 요구에 따라 더 작은 크기와 더 긴 동작 시간, 더 큰 용량과 더 많은 기능을 가지도록 개발되고 있다. 특히 휴대용 전자 제품들은 저전력화 및 소형화가 필수적이다. 따라서, 그러한 제품에 사용되는 반도체 장치들도 마찬가지로 저전력화 및 소형화되고 있다.
제조 공정이 세밀화되고 전원 전압이 낮아지면서, 반도체 장치들을 소형화할 수 있게 되었으나, 파워다운모드에서는 누설 전류가 늘어나고, 정상동작모드에서는 동작 속도를 빠르게 할 수 없는 문제점이 발생하게 되었다. 이러한 문제점을 개선하기 위해 파워 게이팅(power gating) 기술이 제시되었다.
파워 게이팅 기술은 전원전압(또는 접지전압)과 논리회로 사이에 문턱전압(threshold voltage)이 비교적 높은 MOS(Metal Oxide Semiconductor) 트랜지스터를 직렬로 연결하여, 정상동작모드(active mode; power on mode)에서는 MOS 트랜지스터를 턴 온 시켜 전원전압(또는 접지전압)을 문턱전압이 비교적 낮은 논리 회로에 공급함으로써 논리 회로의 동작속도를 향상시키고, 파워다운모드(power down mode)에서는 MOS 트랜지스터를 턴 오프 시켜 논리 회로를 전원전압(또는 접지전압)과 차단함으로써 논리 회로의 누설전류(leakage current, sub-threshold current)를 줄이는 기술이다.
파워 게이팅 기술은, 특히 정상동작모드에 있는 시간보다 파워다운모드에 있는 시간이 훨씬 긴 휴대기기용 LSI(Large Scale Integration) 칩의 소비전력을 줄이는 데 유용할 수 있다. 이러한 파워 게이팅 기술이 적용된 파워 네트워크를 이용하면 파워다운모드에서는 누설 전류를 효율적으로 억제할 수 있고, 정상동작모드에서는 적절한 수준의 전류를 흘려주어 논리 회로의 동작속도를 향상시킬 수 있다.
한편, 데이터를 저장하기 위한 반도체 메모리 장치는 크게 휘발성(volatile) 메모리 장치와 비휘발성(non-volatile) 메모리 장치로 대별될 수 있다. 셀 커패시터의 충전 또는 방전에 의해 데이터가 저장되는 디램(DRAM: Dynamic Random Access Memory) 등의 휘발성 메모리 장치는 전원이 인가되는 동안에는 저장된 데이터가 유지되지만 전원이 차단되면 저장된 데이터가 손실된다. 한편, 비휘발성 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 휘발성 메모리 장치는 주로 컴퓨터 등의 메인 메모리로 사용되고, 비휘발성 메모리 장치는 컴퓨터, 휴대용 통신기기 등 넓은 범위의 응용 기기에서 프로그램 및 데이터를 저장하는 대용량 메모리로 사용되고 있다.
디램 등의 휘발성 메모리 장치의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작(이하, 노멀 리프레쉬 동작이라 한다)이라 한다.
리프레시 동작은, 제어방법에 따라 오토-리프레시(auto-refresh) 동작과 셀프-리프레시(self-refresh) 동작으로 분류될 수 있다.
오토 리프레시 동작에서는, 메모리 장치 외부의 컨트롤러에서 인가되는 오토-리프레시 커맨드에 의해 리프레시 동작이 수행될 수 있다. 즉, 오토 리프레시 동작에서는, 메모리 장치 외부에서 오토 리프레시 커맨드가 입력되는 것에 응답하여 리프레시 대상 워드라인에 연결된 셀들을 리프레시할 수 있다.
셀프 리프레시 동작에서는, 컨트롤러에서 리프레시 개시 커맨드만 인가되고, 리프레시 종료 커맨드가 인가될 때까지 메모리 장치 내부에서 자체적으로 셀프 리프레시 커맨드를 생성하여 리프레시 동작을 수행할 수 있다. 즉, 셀프 리프레시 동작에서는, 셀프 리프레시 동작을 시작한 시점부터 종료되는 시점까지 메모리 장치 내부에서 생성된 셀프 리프레시 커맨드에 응답하여 리프레시 대상 워드라인에 연결된 셀들을 리프레시할 수 있다. 때문에, 셀프 리프레시 동작에서는, 컨트롤러에서 리프레시 커맨드가 입력될 필요가 없다.
이렇게, 셀프 리프레시 동작에서는, 메모리 장치 외부에서 별도의 커맨드가 입력되지 않을 수 있으며, 메모리 장치는 리프레시 동작 이외에 다른 동작을 수행하지 않을 수 있다. 따라서, 메모리 장치는, 셀프 리프레시 동작을 수행하는 구간에서, 리프레시 동작을 수행하기 위한 회로에만 전원을 공급하고, 나머지 다른 회로는 파워 게이팅 기술을 통해 전원을 공급하지 않을 수 있다.
하지만, 반도체 장치들의 소형화가 가속화되면서, 셀프 리프레시 동작을 수행하는 구간에서 리프레시 동작을 수행하기 위한 회로에만 전원을 공급하는 동작도 메모리 장치 전체의 성능을 하락시키는 원인으로 작용할 수 있다.
본 발명의 실시예는 셀프 리프레시 동작에서도 메모리 영역에 포함된 다수의 워드라인 중 일부 워드라인을 제어하기 위한 회로에만 파워를 공급하고, 나머지 워드라인을 제어하기 위한 회로에는 파워를 공급하지 않을 수 있는 장치 및 방법을 제공한다.
본 발명의 실시예에 따른 메모리 장치는, 셀프(self) 리프레시 구간에서 다수의 워드라인에 연결된 셀들을 정해진 순서에 따라 리프레시하기 위해 설정된 주기마다 셀프 커맨드 및 리프레시 어드레스를 생성하는 리프레시 제어회로; 상기 셀프 커맨드 및 리프레시 어드레스에 응답하여 상기 다수의 워드라인 각각에 연결된 셀들의 리프레시 동작을 제어하는 다수의 워드라인 제어회로; 상기 셀프 리프레시 구간에 진입한 후 상기 리프레시 제어회로에서 생성될 리프레시 어드레스를 설정된 개수씩 그룹화하여 N개의 어드레스 그룹으로 분류하며, 상기 셀프 리프레시 구간동안 상기 리프레시 제어회로에서 현재 생성된 리프레시 어드레스를 포함하는 제1선택그룹과 상기 정해진 순서에 따라 상기 제1선택그룹 다음에 생성될 리프레시 어드레스를 포함하는 제2선택그룹을 N개의 어드레스 그룹 중에서 선택하는 그룹관리회로; 상기 다수의 워드라인 제어회로를 상기 설정된 개수씩 구분하여 N개의 어드레스 그룹 각각에 대응하는 N개의 그룹제어신호 각각에 매칭시켜 인에이블 여부를 제어하는 로우제어회로; 및 상기 셀프 리프레시 구간동안 N개의 그룹제어신호 중 상기 제1 및 제2선택그룹에 대응하는 두 개의 신호를 활성화시키고 나머지 신호를 비활성화시키는 공급제어회로를 포함할 수 있으며, N은 2이상의 자연수일 수 있다.
본 발명의 또 다른 실시예에 따른 메모리 장치의 동작방법은, 셀프(self) 리프레시 구간에서 다수의 워드라인에 연결된 셀들을 정해진 순서에 따라 리프레시하기 위해 설정된 주기마다 셀프 커맨드 및 리프레시 어드레스를 생성하는 단계; 상기 셀프 리프레시 구간에 진입한 후 상기 정해진 순서에 따라 생성될 리프레시 어드레스를 설정된 개수씩 그룹화하여 N개의 어드레스 그룹으로 분류하는 분류단계; 상기 다수의 워드라인 각각을 제어하는 다수의 워드라인 제어회로를 상기 설정된 개수씩 구분하여 N개의 어드레스 그룹 각각에 대응하는 N개의 그룹제어신호 각각에 매칭시켜 인에이블 여부를 제어하는 매칭단계; 상기 셀프 리프레시 구간동안 현재 생성된 리프레시 어드레스를 포함하는 제1선택그룹과 상기 정해진 순서에 따라 상기 제1선택그룹 다음에 생성될 리프레시 어드레스를 포함하는 제2선택그룹을 N개의 어드레스 그룹 중에서 선택하는 선택단계; 및 상기 셀프 리프레시 구간에서 상기 셀프 커맨드 및 상기 현재 생성된 리프레시 어드레스에 응답하여 상기 다수의 워드라인 중 어느 하나의 워드라인에 연결된 셀들에 대해 리프레시 동작을 수행할 때, N개의 그룹제어신호 중 상기 제1 및 제2선택그룹에 대응하는 두 개의 신호를 활성화시키고 나머지 신호를 비활성화시키는 공급제어단계를 포함할 수 있다.
본 기술은 셀프 리프레시 진입시점에서 메모리 영역에 포함된 다수의 워드라인을 설정된 개수씩 그룹화한 후, 리프레시 동작대상으로 선택된 하나의 그룹과 선택될 하나의 그룹에만 전원을 공급하고, 나머지 그룹에는 파워 게이팅 기술을 통해 전원을 공급하지 않을 수 있다.
이를 통해, 셀프 리프레시 동작에서도 소요되는 전류량을 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 장치를 도시한 도면이다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치에서 파워 게이팅 기술을 적용하는 방식을 설명하기 위해 도시한 도면이다.
도 3은 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치의 구성요소 중 리프레시 제어회로의 구조를 개략적으로 도시한 도면이다.
도 4는 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치의 구성요소 중 그룹관리회로의 구조를 개략적으로 도시한 도면이다.
도 5는 도 1에 도시된 공급제어회로의 구조를 개략적으로 도시한 도면이다.
도 6은 도 5에 도시된 공급제어회로의 구성요소 중 공급신호 생성회로의 구조를 개략적으로 도시한 도면이다.
도 7은 도 5에 도시된 공급제어회로의 구성요소 중 공급선택회로의 구조를 개략적으로 도시한 도면이다.
도 8은 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치의 동작을 설명하기 위해 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 메모리 장치를 도시한 도면이다. 여기서, 메모리 장치가 DRAM 메모리 장치인 경우를 예로 들어 설명한다.
도 1을 참조하면, 메모리 장치는, 메모리 셀 어레이(10)와, 로우제어회로(11)와, 감지증폭기(17)와, 컬럼제어회로(18)와, 커맨드 디코더(12)와, 리프레시 제어회로(13)와, 그룹관리회로(14)와, 공급제어회로(15)와, 어드레스 버퍼(16), 및 데이터 입/출력 회로(19)를 포함할 수 있다.
메모리 셀 어레이(10)는, 다수의 워드라인(WL<1:16>)과 다수의 비트라인(BL<1:4>) 사이에 접속된 다수의 메모리 셀을 포함할 수 있다. 도면에서는 다수의 워드라인이 16개이고, 다수의 비트라인이 4개인 것을 가정하고 있지만, 이는 어디까지나 하나의 실시예일뿐이며, 실제로는 더 많은 개수의 워드라인과 비트라인이 메모리 셀 어레이(10)에 포함될 수 있다. 참고로, 하기에서 워드라인의 개수는 16개인 것을 가정하여 설명하도록 하겠다.
커맨드 디코더(12)는, 메모리 장치 외부의 컨트롤러(미도시)로부터 인가되는 외부커맨드(OCMD)를 수신하고, 수신된 외부커맨드(OCMD)를 디코딩하여 내부커맨드(ICMD)를 생성할 수 있다. 여기서, 내부커맨드(ICMD)는, 메모리 장치에서 수행하도록 설정된 다수의 동작을 제어하기 위한 커맨드를 의미할 수 있다. 예를 들어, 내부커맨드(ICMD)에는, 액티브 동작을 위한 커맨드, 리드 동작을 위한 커맨드, 라이트 동작을 위한 커맨드, 오토 리프레시 동작을 위한 오토 리프레시 커맨드(AR_REF), 셀프 리프레스 동작의 진입을 위한 진입커맨드(SRE), 셀프 리프레시 동작의 탈출을 위한 탈출커맨드(SRX)를 생성할 수 있다.
컨트롤러는, 외부커맨드(OCMD)와 함께 데이터를 라이트/리드하기 위한 메모리 셀을 선택하는 외부어드레스(OADD)를 메모리 장치로 전송할 수 있다.
어드레스 버퍼(16)는, 컨트롤러로부터 인가된 외부어드레스(OADD)를 수신하여 다수의 워드라인(WL<1:16>) 중 어느 하나의 워드라인을 선택하기 위한 로우어드레스(IRADD), 및 다수의 비트라인(BL<1:4>) 중 적어도 하나의 비트라인을 선택하기 위한 컬럼어드레스(ICADD)를 생성할 수 있다.
로우제어회로(11)는, 메모리 셀 어레이(10)에 포함된 다수의 워드라인(WL<1:16>) 중 하나의 워드라인을 선택하기 위해 리프레시 제어회로(13)로부터 출력된 어드레스(RADD) 또는 어드레스 버퍼(16)로부터 출력된 어드레스(IADD)를 디코딩할 수 있다. 즉, 로우제어회로(11)는, 라이트/리드 동작 시 어드레스 버퍼(16)로부터 출력된 어드레스(IADD)를 디코딩하여 데이터가 라이트/리드될 메모리 셀과 연결된 워드라인을 선택하여 예정된 전위레벨로 구동할 수 있다. 또한, 로우제어회로(11)는 리프레시 제어회로(13)로부터 발생되는 어드레스(RADD)를 디코딩하여 리프레시될 워드라인을 선택하여 예정된 전위레벨로 구동할 수 있다.
또한, 로우제어회로(11)는, 다수의 워드라인(WL<1:16>) 각각의 동작을 제어하기 위한 다수의 워드라인 제어회로(WL CC<1:16>)를 포함할 수 있다. 여기서, 다수의 워드라인 제어회로(WL CC<1:16>) 각각은, 전원전압(VDD)과 접지전압(VSS)을 공급받아 다수의 워드라인(WL<1:16>) 각각을 예정된 전위레벨로 구동할 수 있다. 즉, 로우제어회로(11)는, 라이트/리드 동작 또는 리프레시 동작에서 다수의 워드라인(WL<1:16>) 중 어느 하나의 워드라인을 선택하여 예정된 전위레벨로 구동하기 위해 다수의 워드라인 제어회로(WL CC<1:16>) 중 어느 하나의 제어회로를 선택하여 동작시킬 수 있다.
감지증폭기(17)는, 로우제어회로(11)에 의해 선택된 워드라인에 연결된 메모리 셀의 데이터를 감지 증폭하고 또한 해당 메모리 셀의 데이터를 저장할 수 있다.
컬럼제어회로(18)는, 데이터가 입력 혹은 출력될 메모리 셀과 연결된 비트 라인을 선택하기 위하여, 어드레스 버퍼(16)로부터 출력된 컬럼어드레스(ICADD)를 디코딩할 수 있다.
데이터 입/출력 회로(19)는 메모리 셀 어레이(10)에서 어드레스(IRADD, ICADD)에 의해 지정된 메모리 셀로부터 데이터를 출력하거나 혹은 해당 메모리 셀로 데이터를 입력할 수 있다. 결국, 데이터 입/출력 회로(19)를 통하여 입력된 데이터는 어드레스(IRADD, ICADD)에 기초하여 메모리 셀 어레이(10)에 라이트 되거나, 어드레스(IRADD, ICADD)에 기초하여 메모리 셀 어레이(10)로부터 리드된 데이터는 데이터 입/출력 회로(19)를 통하여 컨트롤러로 출력될 수 있다.
리프레시 제어회로(13)는, 다수의 워드라인(WL<1:16>) 각각에 연결된 셀들을 정해진 순서에 따라 리프레시 동작을 수행할 수 있도록, 리프레시 동작의 수행횟수에 기초하여 리프레시 어드레스(RADD)를 생성할 수 있다.
구체적으로, 리프레시 동작은, 제어방법에 따라 오토-리프레시(auto-refresh) 동작과 셀프-리프레시(self-refresh) 동작으로 분류될 수 있다.
오토 리프레시 동작에서는, 컨트롤러에서 인가되는 오토 커맨드(AR_REF)에 의해 리프레시 동작이 수행될 수 있다. 즉, 오토 리프레시 동작에서는, 컨트롤러에서 오토 리프레시 커맨드(AR_REF)가 입력되는 것에 응답하여 리프레시 어드레스(RADD)가 가리키는 리프레시 대상 워드라인에 연결된 셀들을 리프레시할 수 있다. 이를 위해, 리프레시 제어회로(13)는, 오토 리프레시 동작이 수행되는 구간에서 컨트롤러로부터 오토 리프레시 커맨드(AR_REF)가 입력되는 것에 응답하여 리프레시 어드레스(RADD)를 생성할 수 있다. 또한, 로우제어회로(11)에 포함된 다수의 워드라인 제어회로(13)는, 오토 리프레시 동작구간에서 메모리 장치 외부의 컨트롤러로부터 인가되는 오토 리프레시 커맨드(AR_REF) 및 리프레시 제어회로(13)에서 생성된 리프레시 어드레스(RADD)에 응답하여 다수의 워드라인(WL<1:16>) 각각에 연결된 셀들의 리프레시 동작을 제어할 수 있다.
셀프 리프레시 동작에서는, 컨트롤러에서 셀프 리프레시 동작을 개시하기 위한 진입커맨드(SRE)가 인가된 후, 셀프 리프레시 동작에서 탈출하기 위한 탈출커맨드(SRX)가 인가될 때까지 리프레시 제어회로(13) 내부에서 자체적으로 셀프 리프레시 커맨드(SCMD)를 생성하여 리프레시 동작을 수행할 수 있다. 즉, 셀프 리프레시 동작에서는, 셀프 리프레시 동작을 시작한 시점부터 종료되는 시점까지 리프레시 제어회로(13) 내부에서 생성된 셀프 리프레시 커맨드(SCMD) 및 리프레시 어드레스(REF_ADD)에 응답하여 리프레시 대상 워드라인에 연결된 셀들을 리프레시할 수 있다. 이를 위해, 로우제어회로(11)에 포함된 다수의 워드라인 제어회로(13)는, 셀프 리프레시 동작구간에서 리프레시 제어회로(13)로부터 인가되는 셀프 리프레시 커맨드(SCMD) 및 리프레시 어드레스(RADD)에 응답하여 다수의 워드라인(WL<1:16>) 각각에 연결된 셀들의 리프레시 동작을 제어할 수 있다.
이렇게, 리프레시 제어회로(13)는, 셀프 리프레시 동작이 수행되는 구간에서 다수의 워드라인(WL<1:16>)에 연결된 셀들을 정해진 순서에 따라 리프레시하기 위해 설정된 주기마다 셀프 리프레시 커맨드(SCMD) 및 리프레시 어드레스(RADD)를 생성할 수 있다. 따라서, 셀프 리프레시 동작에서는, 컨트롤러에서 메모리 장치로 리프레시 커맨드가 입력될 필요가 없다.
그룹관리회로(14)는, 셀프 리프레시 동작을 수행하는 구간에 진입한 후, 리프레시 제어회로(13)에서 생성될 리프레시 어드레스(RADD)를 설정된 개수씩 그룹화하여 N개의 어드레스 그룹으로 분류할 수 있다. 즉, 그룹관리회로(14)는, 셀프 리프레시 동작구간에 진입하기전 리프레시 제어회로(13)에서 마지막으로 생성된 리프레시 어드레스(RADD) 중 특정 비트 값(RADD<L:M>)을 디코딩하여 N개의 어드레스 그룹을 분류할 수 있다. 다시 말하면, 그룹관리회로(14)는, 셀프 리프레시 동작구간에 진입하기전 오토 리프레시 동작구간에서 마지막으로 리프레시 동작에 사용되었던 리프레시 어드레스(RADD)의 특정 비트 값(RADD<L:M>)을 셀프 리프레시 동작구간에 진입하는 시점에서 디코딩하여 N개의 어드레스 그룹을 분류할 수 있다.
로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>)를 설정된 개수씩 구분하여 N개의 어드레스 그룹 각각에 대응하는 N개의 그룹제어신호(WC<1:4>) 각각에 매칭시켜 인에이블 여부를 제어할 수 있다. 즉, 로우제어회로(11)는, 셀프 리프레시 동작구간에 진입할 때, 셀프 리프레시 동작구간에 진입하기전 리프레시 제어회로(13)에서 마지막으로 생성된 리프레시 어드레스(RADD) 중 특정 비트 값(RADD<L:M>)을 디코딩한 결과에 따라 다수의 워드라인 제어회로(WL CC<1:16>)를 설정된 개수씩 구분하여 N개의 그룹제어신호(WC<1:4>) 각각에 매칭시킴으로써, 다수의 워드라인 제어회로(WL CC<1:16>)를 설정된 개수씩 인에이블 또는 디스에이블 시킬 수 있다. 다시 말하면, 로우제어회로(11)는, 셀프 리프레시 동작구간에 진입하기전 오토 리프레시 동작구간에서 마지막으로 리프레시 동작에 사용되었던 리프레시 어드레스(RADD)의 특정 비트 값(RADD<L:M>)을 셀프 리프레시 동작구간에 진입하는 시점에서 디코딩하여 다수의 워드라인 제어회로(WL CC<1:16>)를 설정된 개수씩 N개의 그룹제어신호(WC<1:4>) 각각에 매칭시킴으로써, 다수의 워드라인 제어회로(WL CC<1:16>)를 설정된 개수씩 인에이블 또는 디스에이블 시킬 수 있다.
구체적으로, 그룹관리회로(14)는, 컨트롤러로부터 셀프 리프레시 구간에 진입하기 이전, 즉, 진입커맨드(SRE)가 인가되기 이전에 마지막으로 리프레시 제어회로(13)에서 출력된 리프레시 어드레스(RADD)의 특정 비트 값(RADD<L:M>)에 기초하여 리프레시 제어회로(13)에서 출력될 리프레시 어드레스(RADD)를 설정된 개수씩 그룹화여 N개의 어드레스 그룹으로 분류할 수 있다.
실시예에 따라, 리프레시 어드레스(RADD)의 특정 비트 값(RADD<L:M>)이, 리프레시 어드레스(RADD)의 하위 1비트를 제외한 나머지 상위 비트 값인 경우, 그룹관리회로(14)는, 설정된 개수를 2개로 가정하여 2개의 리프레시 어드레스(RADD)를 하나의 어드레스 그룹으로 분류할 수 있다. 이와 같은 경우, 16개의 워드라인(WL<1:16>) 각각에 대응하는 16개의 리프레시 어드레스(RADD)를 8개의 어드레스 그룹으로 분류할 수 있다. 이와 같은 경우, 로우제어회로(11)는, 16개의 워드라인 제어회로(WL CC<1:16>)를 2개씩 구분하여 8개의 어드레스 그룹 각각에 대응하는 8개의 그룹제어신호 각각에 매칭시킴으로써, 16개의 워드라인 제어회로(WL CC<1:16>)를 2개씩 구분하여 인에이블 여부를 결정할 수 있다.
다른 실시예에 따라, 리프레시 어드레스(RADD)의 특정 비트 값(RADD<L:M>)이, 리프레시 어드레스(RADD)의 하위 2비트를 제외한 나머지 상위 비트 값인 경우, 그룹관리회로(14)는, 설정된 개수를 4개로 가정하여 4개의 리프레시 어드레스(RADD)를 하나의 어드레스 그룹으로 분류할 수 있다. 이와 같은 경우, 16개의 워드라인(WL<1:16>) 각각에 대응하는 16개의 리프레시 어드레스(RADD)를 4개의 어드레스 그룹으로 분류할 수 있다. 이와 같은 경우, 로우제어회로(11)는, 16개의 워드라인 제어회로(WL CC<1:16>)를 4개씩 구분하여 4개의 어드레스 그룹 각각에 대응하는 4개의 그룹제어신호 각각에 매칭시킴으로써, 16개의 워드라인 제어회로(WL CC<1:16>)를 4개씩 구분하여 인에이블 여부를 결정할 수 있다.
실시예에 따라, 리프레시 어드레스(RADD)의 특정 비트 값(RADD<L:M>)이 하위 2비트를 제외한 나머지 상위 비트 값인 상태에서, 셀프 리프레시 진입 이전에 마지막으로 리프레시 제어회로(13)에서 출력된 리프레시 어드레스(RADD)가 다수의 워드라인(WL<1:16>) 중 3번 워드라인(WL3)을 가리키는 어드레스이고, 3번 워드라인(WL3)을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)이 1번 내지 4번 워드라인(WL<1:4>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우를 가정할 수 있다.
이와 같이 가정한 상태에서, 그룹관리회로(14)는, 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류할 수 있다. 또한, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중, 1번 내지 4번 워드라인(WL<1:4>)을 제어하기 위한 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)를 1번 그룹제어신호(WC<1>)와 매칭시키고, 5번 내지 8번 워드라인(WL<5:8>)을 제어하기 위한 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)를 2번 그룹제어신호(WC<2>)와 매칭시키며, 9번 내지 12번 워드라인(WL<9:12>)을 제어하기 위한 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)를 3번 그룹제어신호(WC<3>)와 매칭시키고, 13번 내지 16번 워드라인(WL<13:16>)을 제어하기 위한 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)를 4번 그룹제어신호(WC<4>)와 매칭시킬 수 있다.
다른 실시예에 따라, 리프레시 어드레스(RADD)의 특정 비트 값(RADD<L:M>)이 하위 2비트를 제외한 나머지 상위 비트 값인 상태에서, 셀프 리프레시 진입 이전에 마지막으로 리프레시 제어회로(13)에서 출력된 리프레시 어드레스(RADD)가 다수의 워드라인(WL<1:16>) 중 9번 워드라인(WL9)을 가리키는 어드레스이고, 9번 워드라인(WL9)을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)이 9번 내지 12번 워드라인(WL<9:12>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우를 가정할 수 있다.
이와 같이 가정한 상태에서, 그룹관리회로(14)는, 다수의 워드라인(WL<1:16>) 중 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류할 수 있다. 또한, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중, 9번 내지 12번 워드라인(WL<9:12>)을 제어하기 위한 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)를 1번 그룹제어신호(WC<1>)와 매칭시키고, 13번 내지 16번 워드라인(WL<13:16>)을 제어하기 위한 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)를 2번 그룹제어신호(WC<2>)와 매칭시키며, 1번 내지 4번 워드라인(WL<1:4>)을 제어하기 위한 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)를 3번 그룹제어신호(WC<3>)와 매칭시키고, 5번 내지 8번 워드라인(WL<5:8>)을 제어하기 위한 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)를 4번 그룹제어신호(WC<4>)와 매칭시킬 수 있다.
그리고, 그룹관리회로(14)는, 셀프 리프레시 동작을 수행하는 구간에서 현재 생성된 리프레시 어드레스(RADD)를 포함하는 제1선택그룹과 정해진 순서에 따라 제1선택그룹 다음에 생성된 제2선택그룹을 N개의 어드레스 그룹 중에서 선택할 수 있다.
그리고, 공급제어회로(15)는, 셀프 리프레시 동작을 수행하는 구간에서 N개의 그룹제어신호(WC<1:4>) 중 제1선택그룹 및 제2선택그룹에 대응하는 두 개의 신호를 활성화시키고, 나머지 신호를 비활성화시킬 수 있다. 이를 통해, 다수의 제어회로(WL CC<1:16>) 중 제1선택그룹 및 제2선택그룹 각각에 대응하는 설정된 개수씩의 워드라인 제어회로는 활성화된 두 개의 그룹제어신호에 응답하여 전원공급이 인에이블될 수 있다. 또한, 다수의 제어회로(WL CC<1:16>) 중 제1선택그룹 및 제2선택그룹을 제외한 나머지 워드라인 제어회로는 비활성화된 나머지 그룹제어신호에 응답하여 전원공급이 디스에이블될 수 있다.
실시예에 따라, 그룹관리회로(14)에서 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류한 것을 가정할 수 있다.
이와 같이 가정한 상태에서, 셀프 리프레시 동작의 수행구간동안 리프레시 제어회로(13)에서 현재 생성된 리프레시 어드레스(RADD)가 5번 워드라인(WL5)을 가리키는 어드레스(RADD)인 경우, 그룹관리회로(14)는, 5번 워드라인(WL5)을 가리키는 어드레스(RADD)가 포함된 두 번째 어드레스 그룹을 제1선택그룹으로 선택하고, 제1선택그룹으로 선택된 두 번째 어드레스 그룹 다음에 생성될 세 번째 어드레스 그룹을 제2선택그룹으로 선택할 수 있다. 따라서, 공급제어회로(15)는, 5번 워드라인(WL5)을 가리키는 어드레스(RADD)가 포함된 두 번째 어드레스 그룹 및 두 번째 어드레스 그룹 다음에 선택될 세 번째 어드레스 그룹에 대응하는 2번 및 3번 그룹제어신호(WC<2:3>)를 활성화시키고, 나머지 1번 및 4번 그룹제어신호(WC<1, 4>)를 비활성화시킬 수 있다. 이를 통해, 5번 내지 8번 워드라인 제어회로(WL CC<5:8>) 및 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)는 활성화된 2번 및 3번 그룹제어신호(WC<2:3>)에 응답하여 전원공급이 인에이블될 수 있다. 또한, 1번 내지 4번 워드라인 제어회로(WL CC<1:4>) 및 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)는 비활성화된 1번 및 4번 그룹제어신호(WC<1, 4>)에 응답하여 전원공급이 디스에이블될 수 있다.
마찬가지로 이와 같이 가정한 상태에서, 셀프 리프레시 동작의 수행구간동안 리프레시 제어회로(13)에서 현재 생성된 리프레시 어드레스(RADD)가 14번 워드라인(WL14)을 가리키는 어드레스(RADD)인 경우, 그룹관리회로(14)는, 14번 워드라인(WL14)을 가리키는 어드레스(RADD)가 포함된 네 번째 어드레스 그룹을 제1선택그룹으로 선택하고, 제1선택그룹으로 선택된 네 번째 어드레스 그룹 다음에 생성될 첫 번째 어드레스 그룹을 제2선택그룹으로 선택할 수 있다. 따라서, 공급제어회로(15)는, 14번 워드라인(WL14)을 가리키는 어드레스(RADD)가 포함된 네 번째 어드레스 그룹 및 네 번째 어드레스 그룹 다음에 선택될 첫 번째 어드레스 그룹에 대응하는 4번 및 1번 그룹제어신호(WC<4, 1>)를 활성화시키고, 나머지 2번 및 3번 그룹제어신호(WC<2, 3>)를 비활성화시킬 수 있다. 이를 통해, 13번 내지 16번 워드라인 제어회로(WL CC<13:16>) 및 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)는 활성화된 4번 및 1번 그룹제어신호(WC<4, 1>)에 응답하여 전원공급이 인에이블될 수 있다. 또한, 5번 내지 8번 워드라인 제어회로(WL CC<5:8>) 및 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)는 비활성화된 2번 및 3번 그룹제어신호(WC<2:3>)에 응답하여 전원공급이 디스에이블될 수 있다.
그리고, 공급제어회로(15)는, 셀프 리프레시 동작구간에 진입한 후, 리프레시 제어회로에서 첫 번째 리프레시 어드레스(RADD)가 생성되기 이전에, N개의 그룹제어신호(WC<1:4>) 중 N개의 어드레스 그룹의 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호(WC<1>)를 활성화시키고, 나머지 그룹제어신호(WC<2:4>)를 비활성화시킬 수 있다. 즉, 공급제어회로(15)는, 셀프 리프레시 동작구간의 진입에 대응하는 진입커맨드(SRE)에 응답하여 N개의 어드레스 그룹의 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호(WC<1>)를 활성화시키고, 나머지 그룹제어신호(WC<2:4>)를 비활성화시킬 수 있다. 이를 통해, 다수의 제어회로(WL CC<1:16>) 중 첫 번째 어드레스 그룹에 대응하는 설정된 개수의 워드라인 제어회로는 활성화된 1번 그룹제어신호(WC<1>)에 응답하여 전원공급이 인에이블될 수 있다. 또한, 다수의 제어회로(WL CC<1:16>) 중 두 번째 내지 N번째 어드레스 그룹에 대응하는 설정된 개수씩의 워드라인 제어회로는 비활성화된 나머지 그룹제어신호(WC<2:4>)에 응답하여 전원공급이 디스에이블될 수 있다.
그리고, 공급제어회로(15)는, 오토 리프레시 동작을 수행하는 구간동안 N개의 그룹제어신호(WC<1:4>)를 모두 활성화시킬 수 있다. 즉, 공급제어회로(15)는, 셀프 리프레시 구간에서 탈출 및 오토 리프레시 구간에 진입하는 것에 응답하여 N개의 그룹제어신호(WC<1:4>)를 모두 활성화시킨 뒤, 오토 리프레시 구간에서 탈출 및 셀프 리프레시 구간에 진입할 때까지 유지할 수 있다. 즉, 공급제어회로(15)는, 셀프 리프레시 구간의 탈출에 대응하는 탈출커맨드(SRX)가 인가되는 응답하여 N개의 그룹제어신호(WC<1:4>)를 모두 활성화시키고, 셀프 리프레시 동작구간의 진입에 대응하는 진입커맨드(SRE)가 인가될 때까지 유지할 수 있다. 이를 통해, 오토 리프레시 동작을 수행하는 구간동안 다수의 제어회로(WL CC<1:16>)는 활성화된 N개의 그룹제어신호(WC<1:4>)에 응답하여 전원공급이 인에이블될 수 있다. 즉, 셀프 리프레시 구간에서 탈출 및 오토 리프레시 구간에 진입하는 것에 응답하여 다수의 제어회로(WL CC<1:16>)에 전원공급이 인에이블된 뒤, 오토 리프레시 구간에서 탈출 및 셀프 리프레시 구간에 진입할 때까지 유지할 수 있다.
한편, 좀 더 구체적으로 그룹관리회로(14)와 로우제어회로(11) 및 공급제어회로(15)의 동작을 설명하면 다음과 같다.
먼저, 그룹관리회로(14)는, 셀프 리프레시 인에이블 신호(SREN)의 활성화구간에 대응하는 셀프 리프레시 구간에서 리프레시 제어회로(13)에서 출력될 리프레시 어드레스(RADD)를 설정된 개수씩 그룹화여 N개의 어드레스 그룹으로 분류한 뒤, N개의 어드레스 그룹 각각에 대응하는 N개의 제1그룹신호(WGC1<1:4>)를 생성할 수 있다. 여기서, N은 2이상의 자연수일 수 있다. 또한, 하기에서는 N이 4인 것을 가정하여 설명하도록 하겠다.
실시예에 따라, 그룹관리회로(14)에서 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하는 것을 가정할 수 있다.
이와 같이 가정한 상태에서, 그룹관리회로(14)는, 첫 번째 어드레스 그룹으로 분류된 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 첫 번째 제1그룹신호(WGC1<1>)를 활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 두 번째 어드레스 그룹으로 분류된 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 두 번째 제1그룹신호(WGC1<2>)를 활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 세 번째 어드레스 그룹으로 분류된 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 세 번째 제1그룹신호(WGC1<3>)를 활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 네 번째 어드레스 그룹으로 분류된 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 네 번째 제1그룹신호(WGC1<4>)를 활성화시킬 수 있다.
다른 실시예에 따라, 그룹관리회로(14)에서 다수의 워드라인(WL<1:16>) 중 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하는 것을 가정할 수 있다.
이와 같이 가정한 상태에서, 그룹관리회로(14)는, 첫 번째 어드레스 그룹으로 분류된 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 첫 번째 제1그룹신호(WGC1<1>)를 활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 두 번째 어드레스 그룹으로 분류된 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 두 번째 제1그룹신호(WGC1<2>)를 활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 세 번째 어드레스 그룹으로 분류된 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 세 번째 제1그룹신호(WGC1<3>)를 활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 네 번째 어드레스 그룹으로 분류된 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 리프레시 어드레스(RADD) 중 어느 하나의 어드레스가 리프레시 제어회로(13)에서 생성되는 것에 응답하여 네 번째 제1그룹신호(WGC1<4>)를 활성화시킬 수 있다.
그리고, 그룹관리회로(14)는, N개의 어드레스 그룹 각각에 대응하는 N개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트(shift)하여 N개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있다. 특히, 그룹관리회로(14)는, 리프레시 제어회로(13)에서 현재 생성된 리프레시 어드레스(RADD)에 응답하여 N개의 제1그룹신호(WGC1<1:4>) 중 어느 하나의 신호를 활성화시키고, 이를 신호 쉬프트하여 N개의 제2그룹신호(WGC2<1:4>) 중에서도 어느 하나의 신호를 활성화시킬 수 있다.
즉, 그룹관리회로(14)는, 리프레시 제어회로(13)에서 현재 생성된 리프레시 어드레스(RADD)에 응답하여 N개의 제1그룹신호(WGC1<1:4>) 중 어느 하나의 신호를 활성화시키는 동작을 통해 N개의 어드레스 그룹 중에서 현재 생성된 리프레시 어드레스(RADD)를 포함하는 제1선택그룹을 선택하는 동작을 수행할 수 있다. 또한, 그룹관리회로(14)는, N개의 제1그룹신호(WGC1<1:4>) 중 활성화된 어느 하나의 신호를 신호 쉬프트시켜 N개의 제2그룹신호(WGC2<1:4>) 중 어느 하나의 신호를 활성화시키는 동작을 통해 N개의 어드레스 그룹 중에서 제1선택그룹 다음에 생성된 제2선택그룹을 선택하는 동작을 수행할 수 있다.
실시예에 따라, 그룹관리회로(14)에서 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류한 것을 가정할 수 있다.
이와 같이 가정한 상태에서, 셀프 리프레시 동작의 수행구간동안 리프레시 제어회로(13)에서 현재 생성된 리프레시 어드레스(RADD)가 5번 워드라인(WL5)을 가리키는 어드레스(RADD)인 경우, 그룹관리회로(14)는, 5번 워드라인(WL5)을 가리키는 어드레스(RADD)가 포함된 두 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해, 4개의 제1그룹신호(WGC1<1:4>) 중 두 번째 어드레스 그룹에 대응하는 2번 제1그룹신호(WGC1<2>)만 활성화시키고 나머지 어드레스 그룹에 대응하는 1번과 3번 및 4번 제1그룹신호(WGC1<1, 3:4>)를 비활성화시켜 생성할 수 있다. 또한, 그룹관리회로(14)는, 제1선택그룹으로 선택된 두 번째 어드레스 그룹 다음에 생성될 세 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해, 4개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트시켜 4개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있으며, 그에 따라, 4개의 제2그룹신호(WGC2<1:4>) 중 세 번째 어드레스 그룹에 대응하는 2번 제2그룹신호(WGC2<2>)만 활성화시키고 나머지 어드레스 그룹에 대응하는 1번과 3번 및 4번 제2그룹신호(WGC1<1, 3:4>)를 비활성화시켜 생성할 수 있다.
마찬가지로 이와 같이 가정한 상태에서, 셀프 리프레시 동작의 수행구간동안 리프레시 제어회로(13)에서 현재 생성된 리프레시 어드레스(RADD)가 14번 워드라인(WL14)을 가리키는 어드레스(RADD)인 경우, 그룹관리회로(14)는, 14번 워드라인(WL14)을 가리키는 어드레스(RADD)가 포함된 네 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해, 4개의 제1그룹신호(WGC1<1:4>) 중 네 번째 어드레스 그룹에 대응하는 4번 제1그룹신호(WGC1<4>)만 활성화시키고 나머지 어드레스 그룹에 대응하는 1번 내지 3번 제1그룹신호(WGC1<1:3>)를 비활성화시켜 생성할 수 있다. 또한, 그룹관리회로(14)는, 제1선택그룹으로 선택된 네 번째 어드레스 그룹 다음에 생성될 첫 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해, 4개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트시켜 4개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있으며, 그에 따라, 4개의 제2그룹신호(WGC2<1:4>) 중 첫 번째 어드레스 그룹에 대응하는 4번 제2그룹신호(WGC2<4>)만 활성화시키고 나머지 어드레스 그룹에 대응하는 1번 내지 3번 제2그룹신호(WGC1<1:3>)를 비활성화시켜 생성할 수 있다.
그리고, 공급제어회로(15)는, 그룹관리회로(14)에서 N개의 제1그룹신호(WGC1<1:4>) 중 어느 하나의 신호가 활성화되고, N개의 제2그룹신호(WGC2<1:4>) 중에 어느 하나의 신호가 활성화되는 것에 응답하여 N개의 그룹제어신호(WC<1:4>) 중 두 개의 신호를 활성화시킬 수 있다.
그리고, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>)를 설정된 개수씩 구분하여 N개의 어드레스 그룹 각각에 대응하는 N개의 그룹제어신호(WC<1:4>) 각각에 매칭시켜 인에이블 여부를 제어할 수 있다. 즉, 로우제어회로(11)는, 공급제어회로(15)에서 출력되는 N개의 그룹제어신호(WC<1:4>) 중 어느 하나의 신호에 응답하여 다수의 워드라인(WL<1:16>) 중 설정된 개수의 워드라인에 공급하는 전원의 인에이블 또는 디스에이블을 선택할 수 있다.
따라서, 그룹관리회로(14)에서 N개의 제1그룹신호(WGC1<1:4>) 중 어느 하나의 신호를 활성화시킴에 따라 공급제어회로(15)에서 N개의 그룹제어신호(WC<1:4>) 중 한 개의 신호를 활성화시키는 동작은, 로우제어회로(11)에서 다수의 워드라인 제어회로(WL CC<1:16>) 중 제1선택그룹에 대응하는 설정된 개수의 제어회로로 공급되는 전원을 인에이블시키는 동작으로 치환될 수 있다.
마찬가지로, 그룹관리회로(14)에서 N개의 제2그룹신호(WGC2<1:4>) 중 어느 하나의 신호를 활성화시킴에 따라 공급제어회로(15)에서 N개의 그룹제어신호(WC<1:4>) 중 한 개의 신호를 활성화시키는 동작은, 로우제어회로(11)에서 다수의 워드라인 제어회로(WL CC<1:16>) 중 제2선택그룹에 대응하는 설정된 개수의 제어회로로 공급되는 전원을 인에이블시키는 동작으로 치환될 수 있다. 참고로, 전술한 설명에서 워드라인의 개수가 16개인 것을 가정하였으므로, 하기에서는 워드라인 제어회로(WL CC<1:16>)의 개수도 16개인 것을 가정하여 설명하도록 하겠다.
실시예에 따라, 그룹관리회로(14)에서 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류한 것을 가정할 수 있다.
이와 같은 가정에 따라, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중, 1번 내지 4번 워드라인(WL<1:4>)을 제어하기 위한 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)를 1번 그룹제어신호(WC<1>)와 매칭시키고, 5번 내지 8번 워드라인(WL<5:8>)을 제어하기 위한 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)를 2번 그룹제어신호(WC<2>)와 매칭시키며, 9번 내지 12번 워드라인(WL<9:12>)을 제어하기 위한 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)를 3번 그룹제어신호(WC<3>)와 매칭시키고, 13번 내지 16번 워드라인(WL<13:16>)을 제어하기 위한 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)를 4번 그룹제어신호(WC<4>)와 매칭시킬 수 있다.
이와 같이 가정한 상태에서, 그룹관리회로(14)는 두 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해 2번 제1그룹신호(WGC1<2>)를 활성화시키고, 나머지 1번과 3번 및 4번 제1그룹신호(WGC1<1, 3:4>)를 비활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 세 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해 2번 제2그룹신호(WGC2<2>)를 활성화시키고, 나머지 1번과 3번 및 4번 제2그룹신호(WGC2<1, 3:4>)를 비활성화시킬 수 있다. 그에 따라, 공급제어회로(15)는, 2번 및 3번 그룹제어신호(WC<2:3>)를 활성화시키고, 1번 및 4번 그룹제어신호(WC<1, 4>)를 비활성화시킬 수 있다. 따라서, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중 활성화된 2번 및 3번 그룹제어신호(WC<2:3>)에 대응하는 5번 내지 12번 제어회로(WL CC<5:12>)로 공급되는 전원을 인에이블할 수 있다. 또한, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중 비활성화된 1번 및 4번 그룹제어신호(WC<1, 4>)에 대응하는 1번 내지 4번 및 13번 내지 16번 제어회로(WL CC<1:4, 13:16>)로 공급되는 전원을 디스에이블할 수 있다.
다른 실시예에 따라, 그룹관리회로(14)에서 다수의 워드라인(WL<1:16>) 중 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하는 것을 가정할 수 있다.
이와 같은 가정에 따라, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중, 9번 내지 12번 워드라인(WL<9:12>)을 제어하기 위한 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)를 1번 그룹제어신호(WC<1>)와 매칭시키고, 13번 내지 16번 워드라인(WL<13:16>)을 제어하기 위한 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)를 2번 그룹제어신호(WC<2>)와 매칭시키며, 1번 내지 4번 워드라인(WL<1:4>)을 제어하기 위한 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)를 3번 그룹제어신호(WC<3>)와 매칭시키고, 5번 내지 8번 워드라인(WL<5:8>)을 제어하기 위한 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)를 4번 그룹제어신호(WC<4>)와 매칭시킬 수 있다.
이와 같이 가정한 상태에서, 그룹관리회로(14)는 두 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해 2번 제1그룹신호(WGC1<2>)를 활성화시키고, 나머지 1번과 3번 및 4번 제1그룹신호(WGC1<1, 3:4>)를 비활성화시킬 수 있다. 또한, 그룹관리회로(14)는, 세 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해 2번 제2그룹신호(WGC2<2>)를 활성화시키고, 나머지 1번과 3번 및 4번 제2그룹신호(WGC2<1, 3:4>)를 비활성화시킬 수 있다. 그에 따라, 공급제어회로(15)는, 2번 및 3번 그룹제어신호(WC<2:3>)를 활성화시키고, 1번 및 4번 그룹제어신호(WC<1, 4>)를 비활성화시킬 수 있다. 따라서, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중 활성화된 2번 및 3번 그룹제어신호(WC<2:3>)에 대응하는 13번 내지 16번 제어회로(WL CC<13:16>)로 공급되는 전원 및 1번 내지 4번 제어회로(WL CC<1:4>)을 인에이블할 수 있다. 또한, 로우제어회로(11)는, 다수의 워드라인 제어회로(WL CC<1:16>) 중 비활성화된 1번 및 4번 그룹제어신호(WC<1, 4>)에 대응하는 5번 내지 12번 제어회로(WL CC<5:12>)로 공급되는 전원을 디스에이블할 수 있다.
도 2는 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치에서 파워 게이팅 기술을 적용하는 방식을 설명하기 위해 도시한 도면이다.
도 2를 참조하면, 로우제어회로(11)에 포함된 다수의 워드라인 제어회로(WL CC<1:16>) 각각이 N개의 그룹제어신호(WC<1:4>) 중 어느 하나의 응답하여 전원(VDD, VSS)의 공급이 인에이블 또는 디스에이블되는 것을 알 수 있다. 참고로, 전술한 도 1의 설명에서 N이 4인 것을 가정하여 설명하였으므로, 하기에서도 N이 4인 것을 가정하여 설명하도록 하겠다.
실시예에 따라, 4개의 그룹제어신호(WC<1:4>) 각각은, 16개의 워드라인 제어회로(WL CC<1:16>) 중 4개의 워드라인 제어회로로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다. 이때, 4개의 그룹제어신호(WC<1:4>) 각각을 16개의 워드라인 제어회로(WL CC<1:16>) 각각와 어떻게 매칭시킬지는 그룹관리회로(14) 및 로우제어회로(11)의 동작에 따라 달라질 수 있다.
도 1에서 실시예를 통해 설명한 바와 같이, 그룹관리회로(14)는, 셀프 리프레시 진입 이전에 마지막으로 리프레시 제어회로(13)에서 출력된 리프레시 어드레스(RADD)의 값을 참조하여 다수의 워드라인(WL<1:16>)을 가리키는 16개의 어드레스를 4개의 어드레스 그룹으로 분류할 수 있다. 예컨대, 그룹관리회로(14)는, 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하는 것을 가정할 수 있다.
이와 같이 가정한 상태에서, 로우제어회로(11)는, 4개의 그룹제어신호(WC<1:4>) 중, 1번 그룹제어신호(WC<1>)를 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)와 매칭시키고, 2번 그룹제어신호(WC<2>)를 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)와 매칭시키며, 3번 그룹제어신호(WC<3>)를 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)와 매칭시키고, 4번 그룹제어신호(WC<4>)를 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)와 매칭시킬 수 있다. 따라서, 1번 그룹제어신호(WC<1>)의 활성화 여부에 응답하여 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)가 동작하여 1번 내지 4번 워드라인(WL<1:4>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다. 또한, 2번 그룹제어신호(WC<2>)의 활성화 여부에 응답하여 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)가 동작하여 5번 내지 8번 워드라인(WL<5:8>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다. 또한, 3번 그룹제어신호(WC<3>)의 활성화 여부에 응답하여 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)가 동작하여 9번 내지 12번 워드라인(WL<9:12>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다. 또한, 4번 그룹제어신호(WC<4>)의 활성화 여부에 응답하여 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)가 동작하여 13번 내지 16번 워드라인(WL<13:16>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다.
도 1에서 다른 실시예를 통해 설명한 바와 같이, 그룹관리회로(14)는, 셀프 리프레시 진입 이전에 마지막으로 리프레시 제어회로(13)에서 출력된 리프레시 어드레스(RADD)의 값을 참조하여 다수의 워드라인(WL<1:16>)을 가리키는 16개의 어드레스를 4개의 어드레스 그룹으로 분류할 수 있다. 예컨대, 그룹관리회로(14)는, 다수의 워드라인(WL<1:16>) 중 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하고, 이어서, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하며, 이어서, 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하고, 마지막으로, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하는 것을 가정할 수 있다.
이와 같이 가정한 상태에서, 로우제어회로(11)는, 4개의 그룹제어신호(WC<1:4>) 중, 1번 그룹제어신호(WC<1>)를 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)와 매칭시키고, 2번 그룹제어신호(WC<2>)를 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)와 매칭시키며, 3번 그룹제어신호(WC<3>)를 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)와 매칭시키고, 4번 그룹제어신호(WC<4>)를 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)와 매칭시킬 수 있다. 따라서, 1번 그룹제어신호(WC<1>)의 활성화 여부에 응답하여 9번 내지 12번 워드라인 제어회로(WL CC<9:12>)가 동작하여 9번 내지 12번 워드라인(WL<9:12>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다. 또한, 2번 그룹제어신호(WC<2>)의 활성화 여부에 응답하여 13번 내지 16번 워드라인 제어회로(WL CC<13:16>)가 동작하여 13번 내지 16번 워드라인(WL<13:16>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다. 또한, 3번 그룹제어신호(WC<3>)의 활성화 여부에 응답하여 1번 내지 4번 워드라인 제어회로(WL CC<1:4>)가 동작하여 1번 내지 4번 워드라인(WL<1:4>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다. 또한, 4번 그룹제어신호(WC<4>)의 활성화 여부에 응답하여 5번 내지 8번 워드라인 제어회로(WL CC<5:8>)가 동작하여 5번 내지 8번 워드라인(WL<5:8>)으로 공급되는 전원(VDD, VSS)의 인에이블 여부를 선택할 수 있다.
한편, 16개의 워드라인 제어회로(WL CC<1:16>) 각각은, PMOS트랜지스터와 NMOS트랜지스터를 포함하며, 매칭된 그룹제어신호(WC<1:4>)가 로직 로우로 활성화되는 것에 응답하여 공급되는 전원(VDD, VSS)을 인에이블시키고, 로우 하이로 비활성화되는 것에 응답하여 공급되는 전원(VDD, VSS)을 디스에이블시킬 수 있다.
도 3은 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치의 구성요소 중 리프레시 제어회로의 구조를 개략적으로 도시한 도면이다.
본 발명의 실시예에 따른 리프레시 제어회로(13)는, 셀프 리프레시 인에이블 신호 생성회로(30)와, 셀프 리프레시 커맨드 생성회로(31)와, 어드레스 카운터(32), 및 온도측정회로(33)를 포함할 수 있다.
셀프 리프레시 인에이블 신호 생성회로(30)는, 메모리 장치에 포함된 커맨드 디코더(12, 도 1 참조)에서 생성된 셀프 리프레스 동작의 진입을 위한 진입커맨드(SRE), 및 셀프 리프레시 동작의 탈출을 위한 탈출커맨드(SRX)에 응답하여 셀프 리프레시 인에이블 신호(SREN)를 생성할 수 있다. 실시예에 따라, 진입커맨드(SRE)를 수신받는 것에 응답하여 셀프 리프레시 인에이블 신호(SREN)를 활성화시키고, 탈출커맨드(SRX)를 수신받는 것에 응답하여 셀프 리프레시 인에이블 신호(SREN)를 비활성화시킬 수 있다.
셀프 리프레시 커맨드 생성회로(31)는, 셀프 리프레시 인에이블 신호(SREN)가 활성화되는 셀프 리프레시 구간에서 설정된 주기마다 셀프 리프레시 커맨드(SCMD)를 생성할 수 있다. 여기서, 설정된 주기는, 온도측정회로(33)에서 인가되는 온도정보신호(TEMP)에 응답하여 가변될 수 있다.
어드레스 카운터(32)는, 셀프 리프레시 인에이블 신호(SREN)가 활성화된 셀프 리프레시 구간동안 셀프 리프레시 커맨드(SCMD)에 응답하여 리프레시 어드레스(RADD)를 생성할 수 있다. 즉, 어드레스 카운터(32)는, 셀프 리프레시 구간동안 셀프 리프레시 커맨드(SCMD)가 입력될 때마다 업-카운팅을 통해 리프레시 어드레스(RADD)의 값을 증가시킬 수 있다.
또한, 어드레스 카운터(32)는, 셀프 리프레시 인에이블 신호(SREN)가 비활성화된 오토 리프레시 구간동안 메모리 장치에 포함된 커맨드 디코더(12, 도 1 참조)에서 생성된 오토 리프레시 커맨드(AR_REF)에 응답하여 리프레시 어드레스(RADD)를 생성할 수 있다. 즉, 어드레스 카운터(32)는, 오토 리프레시 구간동안 오토 리프레시 커맨드(AR_REF)가 입력될 때마다 업-카운팅을 통해 리프레시 어드레스(RADD)의 값을 증가시킬 수 있다.
한편, 도면에 구체화되진 않았지만, 어드레스 카운터(32)는, 셀프 리프레시 커맨드(SCMD) 또는 오토 리프레시 커맨드(AR_REF)가 입력되는 횟수를 확인하고, 확인결과에 따라 메모리 영역에 포함된 다수의 워드라인에 연결된 셀들 전체를 한 번씩 리프레시하도록 예정된 주기마다 리프레시 어드레스(RADD)의 값을 초기화시킬 수 있다.
실시예에 따라, 메모리 영역에 포함된 다수의 워드라인의 개수가 8096개라고 가정할 때, 셀프 리프레시 커맨드 생성회로(31)에서 생성된 셀프 리프레시 커맨드(SCMD)의 개수와 커맨드 디코더(12, 도 1 참조)에서 생성된 오토 리프레시 커맨드(AR_REF)의 개수를 합한 개수는 8096개가 될 수 있다. 이와 같은 경우, 어드레스 카운터(32)는, 셀프 리프레시 커맨드 생성회로(31)에서 생성된 셀프 리프레시 커맨드(SCMD)의 개수와 메모리 장치 외부의 컨트롤러에서 입력된 오토 리프레시 커맨드(AR_REF)의 개수를 합한 개수가 8096개가 될 때마다 리프레시 어드레스(RADD)의 값을 초기화시킬 수 있다.
온도측정회로(33)는, 정해진 시점마다 메모리 장치의 동작온도를 측정하여 온도정보신호(TEMP)를 생성할 수 있다. 이때, 정해진 시점은, 메모리 장치의 종류 또는 특성, 예컨대, 메모리 영역에 포함된 다수의 워드라인의 개수에 따라 설계자에 의해 미리 정해진 시간간격일 수 있다.
도 4는 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치의 구성요소 중 그룹관리회로의 구조를 개략적으로 도시한 도면이다.
먼저, 도 1에서 설명한 바와 같이, 그룹관리회로(14)는, 셀프 리프레시 동작을 수행하는 구간에 진입한 후, 리프레시 제어회로(13)에서 생성될 리프레시 어드레스(RADD)를 설정된 개수씩 그룹화하여 N개의 어드레스 그룹으로 분류할 수 있다. 즉, 그룹관리회로(14)는, 셀프 리프레시 동작구간에 진입하기전 리프레시 제어회로(13)에서 마지막으로 생성된 리프레시 어드레스(RADD) 중 특정 비트 값(RADD<L:M>)을 기준으로 N개의 어드레스 그룹을 분류할 수 있다. 이때, 그룹관리회로(14)는, N개의 어드레스 그룹 각각에 대응하는 N개의 제1그룹신호(WGC1<1:4>)를 생성하고, N개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트(shift)하여 N개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있다. 참고로, 전술한 설명에서 N이 4인 것을 가정하여 설명하였으므로, 하기에서도 N이 4인 것을 가정하여 설명하도록 하겠다.
도 4를 참조하면, 그룹관리회로(14)는, 어드레스 디코더(41), 및 쉬프터(42)를 포함할 수 있다.
그룹관리회로(14)에 포함된 어드레스 디코더(41)는, 셀프 리프레시 인에이블 신호(SREN)에 응답하여 셀프 리프레시 구간에 진입하기전 리프레시 제어회로(13)에서 마지막으로 생성된 리프레시 어드레스(RADD) 중 특정 비트 값(RADD<L:M>)을 기준으로 N개의 어드레스 그룹을 분류할 수 있다. 또한, 어드레스 디코더(41)는, 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)를 디코딩하여 N개의 어드레스 그룹 각각을 가리키는 N개의 제1그룹신호(WGC1<1:4>)를 생성함으로써, N개의 제1그룹신호(WGC1<1:4>) 중 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)에 의해 선택된 제1선택그룹을 가리키는 1개 신호만 활성화시키고 나머지 N-1개의 신호를 비활성화시킬 수 있다.
실시예에 따라, 셀프 리프레시 동작구간에 진입하기전 리프레시 제어회로(13)에서 마지막으로 생성된 리프레시 어드레스(RADD) 중 특정 비트 값(RADD<L:M>)이 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우를 가정할 수 있다.
이와 같은 경우, 어드레스 디코더(41)는, 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하여 첫 번째 제1그룹신호(WGC1<1>)에 대응시키고, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하여 두 번째 제1그룹신호(WGC1<2>)에 대응시키며, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하여 세 번째 제1그룹신호(WGC1<3>)에 대응시키고, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하여 네 번째 제1그룹신호(WGC1<4>)에 대응시킬 수 있다.
즉, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 1번 내지 4번 워드라인(WL<1:4>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 첫 번째 제1그룹신호(WGC1<1>)를 활성화시키고, 나머지 제1그룹신호(WGC1<2:4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 5번 내지 8번 워드라인(WL<5:8>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 두 번째 제1그룹신호(WGC1<2>)를 활성화시키고, 나머지 제1그룹신호(WGC1<1, 3:4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 9번 내지 12번 워드라인(WL<9:12>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 세 번째 제1그룹신호(WGC1<3>)를 활성화시키고, 나머지 제1그룹신호(WGC1<1:2, 4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 13번 내지 16번 워드라인(WL<13:16>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 네 번째 제1그룹신호(WGC1<4>)를 활성화시키고, 나머지 제1그룹신호(WGC1<1:3>)를 비활성화시킬 수 있다.
다른 실시예에 따라, 셀프 리프레시 동작구간에 진입하기전 리프레시 제어회로(13)에서 마지막으로 생성된 리프레시 어드레스(RADD) 중 특정 비트 값(RADD<L:M>)이 다수의 워드라인(WL<1:16>) 중 9번 내지 12번 워드라인(WL<9:12>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우를 가정할 수 있다.
이와 같은 경우, 어드레스 디코더(41)는, 다수의 워드라인(WL<1:16>) 중 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하여 첫 번째 제1그룹신호(WGC1<1>)에 대응시키고, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하여 두 번째 제1그룹신호(WGC1<2>)에 대응시키며, 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하여 세 번째 제1그룹신호(WGC1<3>)에 대응시키고, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하여 네 번째 제1그룹신호(WGC1<4>)에 대응시킬 수 있다.
즉, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 9번 내지 12번 워드라인(WL<9:12>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 첫 번째 제1그룹신호(WGC1<1>)를 활성화시키고, 나머지 제1그룹신호(WGC1<2:4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 13번 내지 16번 워드라인(WL<13:16>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 두 번째 제1그룹신호(WGC1<2>)를 활성화시키고, 나머지 제1그룹신호(WGC1<1, 3:4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 1번 내지 4번 워드라인(WL<1:4>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 세 번째 제1그룹신호(WGC1<3>)를 활성화시키고, 나머지 제1그룹신호(WGC1<1:2, 4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)는, 리프레시 제어회로(13)에서 현재 생성된 어드레스의 특정 비트 값(RADD<L:M>)이 5번 내지 8번 워드라인(WL<5:8>) 각각을 가리키는 어드레스의 특정 비트 값(RADD<L:M>)과 동일한 경우, 네 번째 제1그룹신호(WGC1<4>)를 활성화시키고, 나머지 제1그룹신호(WGC1<1:3>)를 비활성화시킬 수 있다.
그리고, 그룹관리회로(14)에 포함된 쉬프터(42)는, N개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트(shift)하여 N개의 어드레스 그룹 각각을 가리키는 N개의 제2그룹신호(WGC2<1:4>)를 생성함으로써, N개의 제2그룹신호(WGC2<1:4>) 중 제1선택그룹 다음에 생성된 제2선택그룹을 가리키는 1개의 신호만 활성화시키고 나머지 N-1개의 신호를 비활성화시킬 수 있다.
실시예에 따라, 어드레스 디코더(41)에서 다수의 워드라인(WL<1:16>) 중 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 4개의 리프레시 어드레스(RADD)를 첫 번째 어드레스 그룹으로 분류하여 첫 번째 제1그룹신호(WGC1<1>)에 대응시키고, 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 4개의 어드레스(RADD)를 두 번째 어드레스 그룹으로 분류하여 두 번째 제1그룹신호(WGC1<2>)에 대응시키며, 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 4개의 어드레스(RADD)를 세 번째 어드레스 그룹으로 분류하여 세 번째 제1그룹신호(WGC1<3>)에 대응시키고, 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 4개의 어드레스(RADD)를 네 번째 어드레스 그룹으로 분류하여 네 번째 제1그룹신호(WGC1<4>)에 대응시키는 것을 가정할 수 있다.
이와 같이 가정한 상태에서, 쉬프터(42)는, 제1그룹신호(WGC1<1:4>)를 신호 시프트시켜 제2그룹신호(WGC2<1:4>)를 생성하기 때문에, 첫 번째 제2그룹신호(WGC2<1>)는 5번 내지 8번 워드라인(WL<5:8>)을 가리키는 두 번째 어드레스 그룹에 대응하고, 두 번째 제2그룹신호(WGC2<2>)는 9번 내지 12번 워드라인(WL<9:12>)을 가리키는 세 번째 어드레스 그룹에 대응하며, 세 번째 제2그룹신호(WGC2<3>)는 13번 내지 16번 워드라인(WL<13:16>)을 가리키는 네 번째 어드레스 그룹에 대응하며, 네 번째 제2그룹신호(WGC2<4>)는 1번 내지 4번 워드라인(WL<1:4>)을 가리키는 첫 번째 어드레스 그룹에 대응할 수 있다.
따라서, 어드레스 디코더(41)에서 첫 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해 첫 번째 제1그룹신호(WGC1<1>)를 활성화시키고 나머지 제1그룹신호(WGC1<2:4>)를 비활성화시키는 경우, 쉬프터(42)는, 두 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해 첫 번째 제2그룹신호(WGC2<1>)를 활성화시키고 나머지 제2그룹신호(WGC2<2:4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)에서 두 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해 두 번째 제1그룹신호(WGC1<2>)를 활성화시키고 나머지 제1그룹신호(WGC1<1, 3:4>)를 비활성화시키는 경우, 쉬프터(42)는, 세 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해 두 번째 제2그룹신호(WGC2<2>)를 활성화시키고 나머지 제2그룹신호(WGC2<1, 3:4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)에서 세 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해 세 번째 제1그룹신호(WGC1<3>)를 활성화시키고 나머지 제1그룹신호(WGC1<1:2, 4>)를 비활성화시키는 경우, 쉬프터(42)는, 네 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해 세 번째 제2그룹신호(WGC2<3>)를 활성화시키고 나머지 제2그룹신호(WGC2<1:2, 4>)를 비활성화시킬 수 있다. 또한, 어드레스 디코더(41)에서 네 번째 어드레스 그룹을 제1선택그룹으로 선택하기 위해 네 번째 제1그룹신호(WGC1<4>)를 활성화시키고 나머지 제1그룹신호(WGC1<1:3>)를 비활성화시키는 경우, 쉬프터(42)는, 첫 번째 어드레스 그룹을 제2선택그룹으로 선택하기 위해 네 번째 제2그룹신호(WGC2<4>)를 활성화시키고 나머지 제2그룹신호(WGC2<1:3>)를 비활성화시킬 수 있다.
도 5는 도 1에 도시된 공급제어회로의 구조를 개략적으로 도시한 도면이다.
도 6은 도 5에 도시된 공급제어회로의 구성요소 중 공급신호 생성회로의 구조를 개략적으로 도시한 도면이다.
도 7은 도 5에 도시된 공급제어회로의 구성요소 중 공급선택회로의 구조를 개략적으로 도시한 도면이다.
먼저, 도 1에서 설명한 바와 같이, 공급제어회로(15)는, 셀프 리프레시 동작을 수행하는 구간에서 N개의 그룹제어신호(WC<1:4>) 중 그룹관리회로(14)에서 선택된 제1선택그룹 및 제2선택그룹에 대응하는 두 개의 신호를 활성화시키고, 나머지 신호를 비활성화시킬 수 있다. 즉, 공급제어회로(15)는, 그룹관리회로(14)에서 N개의 제1그룹신호(WGC1<1:4>) 중 어느 하나의 신호가 활성화되고, N개의 제2그룹신호(WGC2<1:4>) 중에 어느 하나의 신호가 활성화되는 것에 응답하여 N개의 그룹제어신호(WC<1:4>) 중 두 개의 신호를 활성화시킬 수 있다. 이를 통해, 다수의 제어회로(WL CC<1:16>) 중 제1선택그룹 및 제2선택그룹 각각에 대응하는 설정된 개수씩의 워드라인 제어회로는 활성화된 두 개의 그룹제어신호에 응답하여 전원공급이 인에이블될 수 있다. 또한, 다수의 제어회로(WL CC<1:16>) 중 제1선택그룹 및 제2선택그룹을 제외한 나머지 워드라인 제어회로는 비활성화된 나머지 그룹제어신호에 응답하여 전원공급이 디스에이블될 수 있다.
또한, 공급제어회로(15)는, 셀프 리프레시 동작구간에 진입한 후, 리프레시 제어회로에서 첫 번째 리프레시 어드레스(RADD)가 생성되기 이전에, N개의 그룹제어신호(WC<1:4>) 중 N개의 어드레스 그룹의 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호(WC<1>)를 활성화시키고, 나머지 그룹제어신호(WC<2:4>)를 비활성화시킬 수 있다. 즉, 공급제어회로(15)는, 셀프 리프레시 동작구간의 진입에 대응하는 진입커맨드(SRE)에 응답하여 N개의 어드레스 그룹의 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호(WC<1>)를 활성화시키고, 나머지 그룹제어신호(WC<2:4>)를 비활성화시킬 수 있다. 이를 통해, 다수의 제어회로(WL CC<1:16>) 중 첫 번째 어드레스 그룹에 대응하는 설정된 개수의 워드라인 제어회로는 활성화된 1번 그룹제어신호(WC<1>)에 응답하여 전원공급이 인에이블될 수 있다. 또한, 다수의 제어회로(WL CC<1:16>) 중 두 번째 내지 N번째 어드레스 그룹에 대응하는 설정된 개수씩의 워드라인 제어회로는 비활성화된 나머지 그룹제어신호(WC<2:4>)에 응답하여 전원공급이 디스에이블될 수 있다.
또한, 공급제어회로(15)는, 오토 리프레시 동작을 수행하는 구간동안 N개의 그룹제어신호(WC<1:4>)를 모두 활성화시킬 수 있다. 즉, 공급제어회로(15)는, 셀프 리프레시 구간에서 탈출 및 오토 리프레시 구간에 진입하는 것에 응답하여 N개의 그룹제어신호(WC<1:4>)를 모두 활성화시킨 뒤, 오토 리프레시 구간에서 탈출 및 셀프 리프레시 구간에 진입할 때까지 유지할 수 있다. 즉, 공급제어회로(15)는, 셀프 리프레시 구간의 탈출에 대응하는 탈출커맨드(SRX)가 인가되는 응답하여 N개의 그룹제어신호(WC<1:4>)를 모두 활성화시키고, 셀프 리프레시 동작구간의 진입에 대응하는 진입커맨드(SRE)가 인가될 때까지 유지할 수 있다. 이를 통해, 오토 리프레시 동작을 수행하는 구간동안 다수의 제어회로(WL CC<1:16>)는 활성화된 N개의 그룹제어신호(WC<1:4>)에 응답하여 전원공급이 인에이블될 수 있다. 즉, 셀프 리프레시 구간에서 탈출 및 오토 리프레시 구간에 진입하는 것에 응답하여 다수의 제어회로(WL CC<1:16>)에 전원공급이 인에이블된 뒤, 오토 리프레시 구간에서 탈출 및 셀프 리프레시 구간에 진입할 때까지 유지할 수 있다.
도 5를 참조하면, 공급제어회로(15)는, 제1공급신호 생성회로(51)와, N-1개의 제2공급신호 생성회로(52<1:3>)와, N개의 공급선택회로(53<1:4>)를 포함할 수 있다. 참고로, 전술한 설명에서 N이 4인 것을 가정하여 설명하였으므로, 하기에서도 N이 4인 것을 가정하여 설명하도록 하겠다.
제1공급신호 생성회로(51)는, 셀프 리프레시 커맨드(SCMD) 및 4개의 어드레스 그룹의 첫 번째 어드레스 그룹을 가리키는 첫 번째 제1그룹신호(WGC1<1>)와 네 번째 제2그룹신호(WGC2<4>)에 응답하여 4개의 공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 첫 번째 공급신호(PS_SET<1>, PS_RST<1>)를 생성할 수 있다.
즉, 제1공급신호 생성회로(51)는, 4개의 어드레스 그룹의 첫 번째 어드레스 그룹을 가리키는 첫 번째 제1그룹신호(WGC1<1>)와 네 번째 제2그룹신호(WGC2<4>) 중 어느 하나의 신호가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 것에 응답하여 4개의 공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 첫 번째 공급신호(PS_SET<1>, PS_RST<1>)를 활성화시킬 수 있다.
도 5 및 도 6을 함께 참조하면, 제1공급신호 생성회로(51)는, 첫 번째 제1그룹신호(WGC1<1>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 네 번째 제2그룹신호(WGC2<4>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 첫 번째 제1공급신호(PS_SET<1>, PS_RST<1>) 중 셋 신호(PS_SET<1:4>)를 토글링시키기 위한 세 개의 낸드게이트(NAND)를 포함할 수 있다. 또한, 제1공급신호 생성회로(51)는, 첫 번째 제1그룹신호(WGC1<1>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 네 번째 제2그룹신호(WGC2<4>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 첫 번째 제1공급신호(PS_SET<1>, PS_RST<1>) 중 리셋 신호(PS_RST<1>)를 토글링시키기 위한 두 개의 낸드게이트(NAND) 및 하나의 노아게이트(NOR)를 포함할 수 있다.
도 5를 참조하면, 3개의 제2공급신호 생성회로(52<1:3>)는, 셀프 리프레시 커맨드(SCMD) 및 4개의 어드레스 그룹의 두 번째 내지 네 번째 어드레스 그룹을 각각 가리키는 두 번째 내지 네 번째 제1그룹신호(WGC1<2:4>)와 첫 번째 내지 세 번째 제2그룹신호(WGC2<1:3>)에 응답하여 4개의 공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 두 번째 내지 네 번째 공급신호(PS_SET<2:4>, PS_RST<2:4>)를 생성할 수 있다.
즉, 3개의 제2공급신호 생성회로(52<1:3>) 각각은, 4개의 어드레스 그룹의 두 번째 내지 네 번째 어드레스 그룹을 각각 가리키는 두 번째 내지 네 번째 제1그룹신호(WGC1<2:4>) 각각과 첫 번째 내지 세 번째 제2그룹신호(WGC2<1:3>) 각각 중 어느 하나의 신호가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 것에 응답하여 4개의 공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 두 번째 내지 네 번째 공급신호(PS_SET<2:4>, PS_RST<2:4>) 각각을 활성화시킬 수 있다.
구체적으로, 3개의 제2공급신호 생성회로(52<1:3>) 중 첫 번째 제2공급신호 생성회로(52<1>)는, 두 번째 제1그룹신호(WGC1<2>)와 첫 번째 제2그룹신호(WGC2<1>) 중 어느 하나의 신호가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 것에 응답하여 두 번째 공급신호(PS_SET<2>, PS_RST<2>)를 활성화시킬 수 있다.
또한, 3개의 제2공급신호 생성회로(52<1:3>) 중 두 번째 제2공급신호 생성회로(52<2>)는, 세 번째 제1그룹신호(WGC1<3>)와 두 번째 제2그룹신호(WGC2<2>) 중 어느 하나의 신호가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 것에 응답하여 세 번째 공급신호(PS_SET<3>, PS_RST<3>)를 활성화시킬 수 있다.
마찬가지로, 3개의 제2공급신호 생성회로(52<1:3>) 중 세 번째 제2공급신호 생성회로(52<3>)는, 네 번째 제1그룹신호(WGC1<4>)와 세 번째 제2그룹신호(WGC2<3>) 중 어느 하나의 신호가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 것에 응답하여 네 번째 공급신호(PS_SET<4>, PS_RST<4>)를 활성화시킬 수 있다.
도 5 및 도 6을 함께 참조하면, 3개의 제2공급신호 생성회로(52<1:3>) 중 첫 번째 제2공급신호 생성회로(52<1>)는, 두 번째 제1그룹신호(WGC1<2>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 첫 번째 제2그룹신호(WGC2<1>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 두 번째 제1공급신호(PS_SET<2>, PS_RST<2>) 중 셋 신호(PS_SET<2>)를 토글링시키기 위한 세 개의 낸드게이트(NAND)를 포함할 수 있다. 또한, 첫 번째 제2공급신호 생성회로(52<1>)는, 두 번째 제1그룹신호(WGC1<2>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 첫 번째 제2그룹신호(WGC2<1>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 두 번째 제1공급신호(PS_SET<2>, PS_RST<2>) 중 리셋 신호(PS_RST<2>)를 토글링시키기 위한 두 개의 낸드게이트(NAND) 및 하나의 노아게이트(NOR)를 포함할 수 있다.
또한, 3개의 제2공급신호 생성회로(52<1:3>) 중 두 번째 제2공급신호 생성회로(52<2>)는, 세 번째 제1그룹신호(WGC1<3>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 두 번째 제2그룹신호(WGC2<2>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 세 번째 제1공급신호(PS_SET<3>, PS_RST<3>) 중 셋 신호(PS_SET<3>)를 토글링시키기 위한 세 개의 낸드게이트(NAND)를 포함할 수 있다. 또한, 두 번째 제2공급신호 생성회로(52<2>)는, 세 번째 제1그룹신호(WGC1<3>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 두 번째 제2그룹신호(WGC2<2>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 세 번째 제1공급신호(PS_SET<3>, PS_RST<3>) 중 리셋 신호(PS_RST<3>)를 토글링시키기 위한 두 개의 낸드게이트(NAND) 및 하나의 노아게이트(NOR)를 포함할 수 있다.
마찬가지로, 3개의 제2공급신호 생성회로(52<1:3>) 중 세 번째 제2공급신호 생성회로(52<3>)는, 네 번째 제1그룹신호(WGC1<4>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 세 번째 제2그룹신호(WGC2<3>)가 활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 네 번째 제1공급신호(PS_SET<4>, PS_RST<4>) 중 셋 신호(PS_SET<4>)를 토글링시키기 위한 세 개의 낸드게이트(NAND)를 포함할 수 있다. 또한, 세 번째 제2공급신호 생성회로(52<3>)는, 네 번째 제1그룹신호(WGC1<4>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우, 및 세 번째 제2그룹신호(WGC2<3>)가 비활성화된 상태에서 셀프 리프레시 커맨드(SCMD)가 입력되는 경우,에서 네 번째 제1공급신호(PS_SET<4>, PS_RST<4>) 중 리셋 신호(PS_RST<4>)를 토글링시키기 위한 두 개의 낸드게이트(NAND) 및 하나의 노아게이트(NOR)를 포함할 수 있다.
도 5를 참조하면, 4개의 공급선택회로(53<1:4>)는, 셀프 리프레시 구간의 진입시점에서 인가되는 진입커맨드(SRE)와 탈출시점에서 인가되는 탈출커맨드(SRX) 및 4개의 공급신호(PS_SET<1:4>, PS_RST<1:4>) 각각에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 4개의 어드레스 그룹 각각에 설정된 개수씩 대응하는 제어회로에 선택적으로 전원을 공급하기 위해 4개의 그룹제어신호(WC<1:4>) 각각의 활성화여부를 선택할 수 있다.
구체적으로, 4개의 공급선택회로(53<1:4>) 중 첫 번째 공급선택회로(53<1>)는, 첫 번째 공급신호(PS_SET<1>, PS_RST<1>) 중 셋 신호(PS_SET<1>)가 토글링하거나 또는 진입커맨드(SRE) 또는 탈출커맨드(SRX)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 첫 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 인에이블하기 위해 1번 그룹제어신호(WC<1>)를 활성화시킬 수 있다. 또한, 첫 번째 공급선택회로(53<1>)는, 첫 번째 공급신호(PS_SET<1>, PS_RST<1>) 중 리셋 신호(PS_RST<1>)가 토글링하는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 첫 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 디스에이블하기 위해 1번 그룹제어신호(WC<1>)를 비활성화시킬 수 있다.
또한, 4개의 공급선택회로(53<1:4>) 중 두 번째 내지 네 번째 공급선택회로(53<2:4>) 각각은, 두 번째 내지 네 번째 공급신호(PS_SET<2:4>, PS_RST<2:4>) 중 셋 신호(PS_SET<2:4>)가 토글링하거나 또는 탈출커맨드(SRX)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 두 번째 내지 네 번째 어드레스 그룹 각각에 설정된 개수씩 대응하는 제어회로 각각의 전원공급을 인에이블하기 위해 2번 내지 4번 그룹제어신호(WC<2:4>) 각각을 활성화시킬 수 있다. 또한, 두 번째 내지 네 번째 공급선택회로(53<2:4>) 각각은, 두 번째 내지 네 번째 공급신호(PS_SET<2:4>, PS_RST<2:4>) 중 리셋 신호(PS_RST<2:4>)가 토글링하거나 또는 진입커맨드(SRE)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 두 번째 내지 네 번째 어드레스 그룹 각각에 설정된 개수씩 대응하는 제어회로 각각의 전원공급을 디스에이블하기 위해 2번 내지 4번 그룹제어신호(WC<2:4>) 각각을 비활성화시킬 수 있다.
좀 더 구체적으로, 두 번째 공급선택회로(53<2>)는, 두 번째 공급신호(PS_SET<2>, PS_RST<2>) 중 셋 신호(PS_SET<2>)가 토글링하거나 또는 탈출커맨드(SRX)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 두 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 인에이블하기 위해 2번 그룹제어신호(WC<2>)를 활성화시킬 수 있다. 또한, 두 번째 공급선택회로(53<2>)는, 두 번째 공급신호(PS_SET<2>, PS_RST<2>) 중 리셋 신호(PS_RST<2>)가 토글링하거나 또는 진입커맨드(SRE)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 두 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 디스에이블하기 위해 2번 그룹제어신호(WC<2>)를 비활성화시킬 수 있다.
또한, 세 번째 공급선택회로(53<3>)는, 세 번째 공급신호(PS_SET<3>, PS_RST<3>) 중 셋 신호(PS_SET<3>)가 토글링하거나 또는 탈출커맨드(SRX)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 세 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 인에이블하기 위해 3번 그룹제어신호(WC<3>)를 활성화시킬 수 있다. 또한, 세 번째 공급선택회로(53<3>)는, 세 번째 공급신호(PS_SET<3>, PS_RST<3>) 중 리셋 신호(PS_RST<3>)가 토글링하거나 또는 진입커맨드(SRE)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 세 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 디스에이블하기 위해 3번 그룹제어신호(WC<3>)를 비활성화시킬 수 있다.
마찬가지로, 네 번째 공급선택회로(53<4>)는, 네 번째 공급신호(PS_SET<4>, PS_RST<4>) 중 셋 신호(PS_SET<4>)가 토글링하거나 또는 탈출커맨드(SRX)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 네 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 인에이블하기 위해 4번 그룹제어신호(WC<4>)를 활성화시킬 수 있다. 또한, 네 번째 공급선택회로(53<4>)는, 네 번째 공급신호(PS_SET<4>, PS_RST<4>) 중 리셋 신호(PS_RST<4>)가 토글링하거나 또는 진입커맨드(SRE)를 수신받는 것에 응답하여 다수의 워드라인 제어회로(WL CC<1:16>) 중 네 번째 어드레스 그룹에 대응하는 설정된 개수의 제어회로의 전원공급을 디스에이블하기 위해 4번 그룹제어신호(WC<4>)를 비활성화시킬 수 있다.
도 5 및 도 7을 함께 참조하면, 4개의 공급선택회로(53<1:4>) 중 첫 번째 공급선택회로(53<1>)는, 첫 번째 공급신호(PS_SET<1>, PS_RST<1>) 중 셋 신호(PS_SET<1>)와 진입커맨드(SRE)와 탈출커맨드(SRX)를 입력받아 논리합 연산을 수행하기 위한 하나의 오아게이트(OR) 및 오아게이트(OR)의 출력결과를 리셋 입력단으로 입력받아 출력단을 통해 출력되는 1번 그룹제어신호(WC<1>)를 로직 로우로 활성화시키고, 첫 번째 공급신호(PS_SET<1>, PS_RST<1>) 중 리셋 신호(PS_RST<1>)를 셋 입력단으로 입력받아 출력단을 통해 출력되는 1번 그룹제어신호(WC<1>)를 로직 하이로 비활성화시키기 위한 SR(Set-Reset)래치를 포함할 수 있다.
그리고, 4개의 공급선택회로(53<1:4>) 중 두 번째 공급선택회로(53<2>)는, 두 번째 공급신호(PS_SET<2>, PS_RST<2>) 중 셋 신호(PS_SET<2>)와 탈출커맨드(SRX)를 입력받아 논리합 연산을 수행하기 위한 하나의 오아게이트(OR) 및 해당 오아게이트(OR)의 출력결과를 리셋 입력단으로 입력받아 출력단을 통해 출력되는 2번 그룹제어신호(WC<2>)를 로직 로우로 활성화시키고, 두 번째 공급신호(PS_SET<2>, PS_RST<2>) 중 리셋 신호(PS_RST<2>)와 진입커맨드(SRE) 입력받아 논리합 연산을 수행하기 위한 다른 하나의 오아게이트(OR) 및 해당 오아게이트(OR)의 출력결과를 셋 입력단으로 입력받아 출력단을 통해 출력되는 2번 그룹제어신호(WC<2>)를 로직 하이로 비활성화시키기 위한 SR래치를 포함할 수 있다.
그리고, 4개의 공급선택회로(53<1:4>) 중 세 번째 공급선택회로(53<3>)는, 세 번째 공급신호(PS_SET<3>, PS_RST<3>) 중 셋 신호(PS_SET<3>)와 탈출커맨드(SRX)를 입력받아 논리합 연산을 수행하기 위한 하나의 오아게이트(OR) 및 해당 오아게이트(OR)의 출력결과를 리셋 입력단으로 입력받아 출력단을 통해 출력되는 3번 그룹제어신호(WC<3>)를 로직 로우로 활성화시키고, 세 번째 공급신호(PS_SET<3>, PS_RST<3>) 중 리셋 신호(PS_RST<3>)와 진입커맨드(SRE) 입력받아 논리합 연산을 수행하기 위한 다른 하나의 오아게이트(OR) 및 해당 오아게이트(OR)의 출력결과를 셋 입력단으로 입력받아 출력단을 통해 출력되는 3번 그룹제어신호(WC<3>)를 로직 하이로 비활성화시키기 위한 SR래치를 포함할 수 있다.
그리고, 4개의 공급선택회로(53<1:4>) 중 네 번째 공급선택회로(53<4>)는, 네 번째 공급신호(PS_SET<4>, PS_RST<4>) 중 셋 신호(PS_SET<4>)와 탈출커맨드(SRX)를 입력받아 논리합 연산을 수행하기 위한 하나의 오아게이트(OR) 및 해당 오아게이트(OR)의 출력결과를 리셋 입력단으로 입력받아 출력단을 통해 출력되는 4번 그룹제어신호(WC<4>)를 로직 로우로 활성화시키고, 네 번째 공급신호(PS_SET<4>, PS_RST<4>) 중 리셋 신호(PS_RST<4>)와 진입커맨드(SRE) 입력받아 논리합 연산을 수행하기 위한 다른 하나의 오아게이트(OR) 및 해당 오아게이트(OR)의 출력결과를 셋 입력단으로 입력받아 출력단을 통해 출력되는 4번 그룹제어신호(WC<4>)를 로직 하이로 비활성화시키기 위한 SR래치를 포함할 수 있다.
도 8은 도 1에 도시된 본 발명의 실시예에 따른 메모리 장치의 동작을 설명하기 위해 도시한 도면이다.
도 8을 참조하면, 셀프 리프레시 구간(SELF-REFRESH)에 진입한 상태에서, 리프레시 동작을 위해 생성된 리프레시 어드레스(RADD)를 N개의 어드레스 그룹으로 분류하는 것을 알 수 있다. 참고로, 전술한 설명에서 N이 4인 것을 가정하여 설명하였으므로, 하기에서도 N이 4인 것을 가정하여 설명하도록 하겠다.
구체적으로, 오토 리프레시 구간(AUTO-REFRESH)에서는, 리프레시 동작을 위해 생성된 어드레스(RADD)를 어드레스 그룹으로 분류하지 않으므로, 4개의 그룹제어신호(WC<1:4>)가 모두 활성화된 상태(1111)을 유지할 수 있다. 즉, 다수의 워드라인(WL<1:16>) 각각을 제어하기 위한 다수의 워드라인 제어회로(WL CC<1:16>) 전체에 공급되는 전원을 인에이블할 수 있다.
그리고, 셀프 리프레시 구간(SELF-REFRESH)에 진입한 후 첫 번째 리프레시 어드레스(RADD)가 생성되기 이전에, 다수의 워드라인 제어회로(WL CC<1:16>) 중 첫 번째 어드레스 그룹에 대응하는 설정된 개수의 워드라인 제어회로에 공급되는 전원을 인에이블하기 위해 4개의 그룹제어신호(WC<1:4>) 중 1번 그룹제어신호(WC<1>)를 활성화시키고 나머지 그룹제어신호(WC<2:4>)를 비활성화(1000)시킬 수 있다. 이때, 셀프 리프레시 구간(SELF-REFRESH)에 진입한 후 첫 번째 리프레시 어드레스(RADD)가 생성되기 이전에는, 4개의 제1그룹신호(WGC1<1:4>) 및 4개의 제2그룹신호(WGC2<1:4>)에 대한 값이 아직 결정되지 않은 상태(0000)일 수 있다.
그리고, 셀프 리프레시 구간(SELF-REFRESH)에 진입한 후 첫 번째 리프레시 어드레스(RADD)가 생성되면, 생성된 리프레시 어드레스(RADD)가 첫 번째 어드레스 그룹에 포함된 상태이므로, 4개의 제1그룹신호(WGC1<1:4>) 중 첫 번째 제1그룹신호(WGC1<1>)가 활성화되고 나머지 제1그룹신호(WGC1<2:4>)는 비활성화될 수 있다(1000). 또한, 4개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트시켜 4개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있으므로, 4개의 제2그룹신호(WGC2<1:4>) 중 첫 번째 제2그룹신호(WGC2<1>)가 활성화되고 나머지 제2그룹신호(WGC2<2:4>)는 비활성화될 수 있다(1000).
이렇게, 첫 번째 제1그룹신호(WGC1<1>) 가 활성화되고 나머지 제1그룹신호(WGC1<2:4>)가 비활성화(1000)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 첫 번째 제1공급신호(PS_SET<1>, PS_RST<1>)의 셋 신호(PS_SET<1>)가 토글링할 수 있다.
또한, 첫 번째 제2그룹신호(WGC2<1>) 가 활성화되고 나머지 제2그룹신호(WGC2<2:4>)가 비활성화(1000)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 두 번째 제1공급신호(PS_SET<2>, PS_RST<2>)의 셋 신호(PS_SET<2>)가 토글링할 수 있다.
이렇게, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 첫 번째 및 두 번째 제1공급신호(PS_SET<1:2>, PS_RST<1:2>)의 셋 신호(PS_SET<1:2>)가 토글링하는 것에 따라, 4개의 그룹제어신호(WC<1:4>) 중 1번 및 2번 그룹제어신호(WC<1:2>)가 활성화되고 3번 및 4번 그룹제어신호(WC<3:4>)가 비활성화될 수 있다(1100). 따라서, 다수의 워드라인 제어회로(WL CC<1:16>) 중 4개의 어드레스 그룹의 첫 번째 및 두 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 인에이블하고, 세 번째 및 네 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 디스에이블 할 수 있다.
그리고, 셀프 리프레시 구간(SELF-REFRESH)에서 두 번째 어드레스 그룹에 대응하는 리프레시 어드레스(RADD)가 생성되면, 4개의 제1그룹신호(WGC1<1:4>) 중 두 번째 제1그룹신호(WGC1<2>)가 활성화되고 나머지 제1그룹신호(WGC1<1, 3:4>)는 비활성화될 수 있다(0100). 또한, 4개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트시켜 4개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있으므로, 4개의 제2그룹신호(WGC2<1:4>) 중 두 번째 제2그룹신호(WGC2<2>)가 활성화되고 나머지 제2그룹신호(WGC2<1, 3:4>)는 비활성화될 수 있다(0100).
이렇게, 두 번째 제1그룹신호(WGC1<2>) 가 활성화되고 나머지 제1그룹신호(WGC1<1, 3:4>)가 비활성화(0100)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 두 번째 제1공급신호(PS_SET<2>, PS_RST<2>)의 셋 신호(PS_SET<2>)가 토글링할 수 있다.
또한, 두 번째 제2그룹신호(WGC2<2>) 가 활성화되고 나머지 제2그룹신호(WGC2<1, 3:4>)가 비활성화(0100)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 세 번째 제1공급신호(PS_SET<3>, PS_RST<3>)의 셋 신호(PS_SET<3>)가 토글링할 수 있다.
이렇게, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 두 번째 및 세 번째 제1공급신호(PS_SET<2:3>, PS_RST<2:3>)의 셋 신호(PS_SET<2:3>)가 토글링하는 것에 따라, 4개의 그룹제어신호(WC<1:4>) 중 2번 및 3번 그룹제어신호(WC<2:3>)가 활성화되고 1번 및 4번 그룹제어신호(WC<1, 4>)가 비활성화될 수 있다(0110). 따라서, 다수의 워드라인 제어회로(WL CC<1:16>) 중 4개의 어드레스 그룹의 두 번째 및 세 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 인에이블하고, 첫 번째 및 네 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 디스에이블 할 수 있다.
그리고, 셀프 리프레시 구간(SELF-REFRESH)에서 세 번째 어드레스 그룹에 대응하는 리프레시 어드레스(RADD)가 생성되면, 4개의 제1그룹신호(WGC1<1:4>) 중 세 번째 제1그룹신호(WGC1<3>)가 활성화되고 나머지 제1그룹신호(WGC1<1:2, 4>)는 비활성화될 수 있다(0010). 또한, 4개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트시켜 4개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있으므로, 4개의 제2그룹신호(WGC2<1:4>) 중 세 번째 제2그룹신호(WGC2<3>)가 활성화되고 나머지 제2그룹신호(WGC2<1:2, 4>)는 비활성화될 수 있다(0010).
이렇게, 세 번째 제1그룹신호(WGC1<3>) 가 활성화되고 나머지 제1그룹신호(WGC1<1:2, 4>)가 비활성화(0010)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 세 번째 제1공급신호(PS_SET<3>, PS_RST<3>)의 셋 신호(PS_SET<3>)가 토글링할 수 있다.
또한, 세 번째 제2그룹신호(WGC2<3>) 가 활성화되고 나머지 제2그룹신호(WGC2<1:2, 4>)가 비활성화(0010)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 네 번째 제1공급신호(PS_SET<4>, PS_RST<4>)의 셋 신호(PS_SET<4>)가 토글링할 수 있다.
이렇게, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 세 번째 및 네 번째 제1공급신호(PS_SET<3:4>, PS_RST<3:4>)의 셋 신호(PS_SET<3:4>)가 토글링하는 것에 따라, 4개의 그룹제어신호(WC<1:4>) 중 3번 및 4번 그룹제어신호(WC<3:4>)가 활성화되고 1번 및 2번 그룹제어신호(WC<1:2>)가 비활성화될 수 있다(0011). 따라서, 다수의 워드라인 제어회로(WL CC<1:16>) 중 4개의 어드레스 그룹의 세 번째 및 네 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 인에이블하고, 첫 번째 및 두 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 디스에이블 할 수 있다.
그리고, 셀프 리프레시 구간(SELF-REFRESH)에서 네 번째 어드레스 그룹에 대응하는 리프레시 어드레스(RADD)가 생성되면, 4개의 제1그룹신호(WGC1<1:4>) 중 네 번째 제1그룹신호(WGC1<4>)가 활성화되고 나머지 제1그룹신호(WGC1<1:3>)는 비활성화될 수 있다(0001). 또한, 4개의 제1그룹신호(WGC1<1:4>)를 신호 쉬프트시켜 4개의 제2그룹신호(WGC2<1:4>)를 생성할 수 있으므로, 4개의 제2그룹신호(WGC2<1:4>) 중 네 번째 제2그룹신호(WGC2<4>)가 활성화되고 나머지 제2그룹신호(WGC2<1:3>)는 비활성화될 수 있다(0001).
이렇게, 네 번째 제1그룹신호(WGC1<4>) 가 활성화되고 나머지 제1그룹신호(WGC1<1:3>)가 비활성화(0001)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 네 번째 제1공급신호(PS_SET<4>, PS_RST<4>)의 셋 신호(PS_SET<4>)가 토글링할 수 있다.
또한, 네 번째 제2그룹신호(WGC2<4>) 가 활성화되고 나머지 제2그룹신호(WGC2<1:3>)가 비활성화(0001)되므로, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 첫 번째 제1공급신호(PS_SET<1>, PS_RST<1>)의 셋 신호(PS_SET<1>)가 토글링할 수 있다.
이렇게, 4개의 제1공급신호(PS_SET<1:4>, PS_RST<1:4>) 중 첫 번째 및 네 번째 제1공급신호(PS_SET<1, 4>, PS_RST<1, 4>)의 셋 신호(PS_SET<1, 4>)가 토글링하는 것에 따라, 4개의 그룹제어신호(WC<1:4>) 중 1번 및 4번 그룹제어신호(WC<1, 4>)가 활성화되고 2번 및 3번 그룹제어신호(WC<2:3>)가 비활성화될 수 있다(1001). 따라서, 다수의 워드라인 제어회로(WL CC<1:16>) 중 4개의 어드레스 그룹의 첫 번째 및 네 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 인에이블하고, 두 번째 및 세 번째 어드레스 그룹에 설정된 개수씩 대응하는 제어회로에 전원공급을 디스에이블할 수 있다.
그리고, 셀프 리프레시 구간(SELF-REFRESH)에서 탈출하여 다시 오토 리프레시 구간(AUTO-REFRESH)에 진입하면, 리프레시 동작을 위해 생성된 어드레스(RADD)를 어드레스 그룹으로 분류하지 않으므로, 4개의 그룹제어신호(WC<1:4>)가 모두 활성화된 상태(1111)을 유지할 수 있다. 즉, 다수의 워드라인(WL<1:16>) 각각을 제어하기 위한 다수의 워드라인 제어회로(WL CC<1:16>) 전체에 공급되는 전원을 인에이블할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

Claims (19)

  1. 셀프(self) 리프레시 구간에서 다수의 워드라인에 연결된 셀들을 정해진 순서에 따라 리프레시하기 위해 설정된 주기마다 셀프 커맨드 및 리프레시 어드레스를 생성하는 리프레시 제어회로;
    상기 셀프 커맨드 및 리프레시 어드레스에 응답하여 상기 다수의 워드라인 각각에 연결된 셀들의 리프레시 동작을 제어하는 다수의 워드라인 제어회로;
    상기 셀프 리프레시 구간에 진입한 후 상기 리프레시 제어회로에서 생성될 리프레시 어드레스를 설정된 개수씩 그룹화하여 N개의 어드레스 그룹으로 분류하며, 상기 셀프 리프레시 구간동안 상기 리프레시 제어회로에서 현재 생성된 리프레시 어드레스를 포함하는 제1선택그룹과 상기 정해진 순서에 따라 상기 제1선택그룹 다음에 생성될 리프레시 어드레스를 포함하는 제2선택그룹을 N개의 어드레스 그룹 중에서 선택하는 그룹관리회로;
    상기 다수의 워드라인 제어회로를 상기 설정된 개수씩 구분하여 N개의 어드레스 그룹 각각에 대응하는 N개의 그룹제어신호 각각에 매칭시켜 인에이블 여부를 제어하는 로우제어회로; 및
    상기 셀프 리프레시 구간동안 N개의 그룹제어신호 중 상기 제1 및 제2선택그룹에 대응하는 두 개의 신호를 활성화시키고 나머지 신호를 비활성화시키는 공급제어회로를 포함하며, N은 2이상의 자연수인 메모리 장치.
  2. 제1항에 있어서,
    상기 그룹관리회로는,
    상기 셀프 리프레시 구간에 진입하기전 상기 리프레시 제어회로에서 마지막으로 생성된 리프레시 어드레스 중 특정 비트 값을 디코딩하여 N개의 어드레스 그룹을 분류하며, 상기 현재 생성된 어드레스의 특정 비트 값을 디코딩하여 N개의 어드레스 그룹 각각을 가리키는 N개의 제1그룹신호를 생성함으로써, N개의 제1그룹신호 중 상기 제1선택그룹을 가리키는 1개 신호만 활성화시키고 나머지 N-1개의 신호를 비활성화시키는 어드레스 디코더; 및
    N개의 제1그룹신호를 신호 쉬프트(shift)하여 N개의 어드레스 그룹 각각을 가리키는 N개의 제2그룹신호를 생성함으로써, N개의 제2그룹신호 중 상기 제2선택그룹을 가리키는 1개의 신호만 활성화시키고 나머지 N-1개의 신호를 비활성화시키는 쉬프터를 포함하는 메모리 장치.
  3. 제2항에 있어서,
    상기 로우제어회로는,
    상기 셀프 리프레시 구간에 진입할 때, 상기 마지막으로 생성된 리프레시 어드레스 중 특정 비트 값을 디코딩한 결과에 따라 상기 다수의 워드라인 제어회로를 상기 설정된 개수씩 구분하여 N개의 그룹제어신호 각각에 매칭시키는 메모리 장치.
  4. 제3항에 있어서,
    상기 공급제어회로는,
    상기 셀프 커맨드 및 N개의 어드레스 그룹의 첫 번째 어드레스 그룹을 가리키는 첫 번째 제1그룹신호와 N번째 제2그룹신호에 응답하여 N개의 공급신호 중 첫 번째 공급신호를 생성하는 제1공급신호 생성회로;
    상기 셀프 커맨드 및 N개의 어드레스 그룹의 두 번째 내지 N번째 어드레스 그룹을 각각 가리키는 두 번째 내지 N번째 제1그룹신호와 첫 번째 내지 N-1번째 제2그룹신호에 응답하여 N개의 공급신호 중 두 번째 내지 N번째 공급신호를 생성하는 N-1개의 제2공급신호 생성회로; 및
    상기 셀프 리프레시 구간의 진입시점에서 인가되는 진입커맨드와 탈출시점에서 인가되는 탈출커맨드 및 N개의 공급신호 각각에 응답하여 N개의 그룹제어신호를 생성하기 위한 N개의 공급선택회로를 포함하는 메모리 장치.
  5. 제4항에 있어서,
    상기 제1공급신호 생성회로는,
    첫 번째 제1그룹신호와 N번째 제2그룹신호 중 어느 하나의 신호가 활성화된 상태에서 상기 셀프 커맨드에 응답하여 첫 번째 공급신호 중 셋 신호를 토글링시키고,
    첫 번째 제1그룹신호와 N번째 제2그룹신호가 모두 비활성화된 상태에서 상기 셀프 커맨드에 응답하여 첫 번째 공급신호 중 리셋 신호를 토글링시키는 메모리 장치.
  6. 제5항에 있어서,
    상기 N-1개의 제2공급신호 생성회로는,
    두 번째 내지 N번째 제1그룹신호 각각과 첫 번째 내지 N-1번째 제2그룹신호 각각 중 어느 하나의 신호가 활성화된 상태에서 상기 셀프 커맨드에 응답하여 두 번째 내지 N번째 공급신호 중 셋 신호를 각각 토글링시키고,
    두 번째 내지 N번째 제1그룹신호 각각과 첫 번째 내지 N-1번째 제2그룹신호 각각이 모두 비활성화된 상태에서 상기 셀프 커맨드에 응답하여 두 번째 내지 N번째 공급신호 중 리셋 신호를 각각 토글링시키는 메모리 장치.
  7. 제6항에 있어서,
    N개의 공급선택회로는,
    첫 번째 공급신호 중 셋 신호와 상기 진입커맨드 또는 상기 탈출커맨드를 수신받는 것에 응답하여 N개의 그룹제어신호 중 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호를 활성화시키고, 첫 번째 공급신호 중 리셋 신호가 토글링하는 것에 응답하여 상기 1번 그룹제어신호를 비활성화시키는 첫 번째 공급선택회로; 및
    두 번째 내지 N번째 공급신호 중 셋 신호와 상기 탈출커맨드를 수신받는 것에 응답하여 N개의 그룹제어신호 중 두 번째 내지 N번째 어드레스 그룹 각각에 대응하는 2번 내지 N번 그룹제어신호 각각을 활성화시키고, 두 번째 공급신호 중 리셋 신호 또는 상기 진입커맨드를 수신받는 것에 응답하여 상기 2번 내지 N번 그룹제어신호 각각을 비활성화시키는 두 번째 내지 N번째 공급선택회로를 포함하는 메모리 장치.
  8. 제3항에 있어서,
    상기 리프레시 제어회로는, 오토 리프레시 구간에서 외부로부터 입력되는 오토 커맨드에 응답하여 상기 리프레시 어드레스를 생성하고,
    상기 다수의 워드라인 제어회로는, 상기 오토 리프레시 구간에서 상기 오토 커맨드 및 상기 리프레시 어드레스에 응답하여 상기 다수의 워드라인 각각에 연결된 셀들의 리프레시 동작을 제어하며,
    상기 공급제어회로는, 상기 셀프 리프레시 구간에서 탈출 및 상기 오토 리프레시 구간에 진입하는 것에 응답하여 N개의 그룹제어신호를 모두 활성화시킨 뒤, 상기 오토 리프레시 구간에서 탈출 및 상기 셀프 리프레시 구간에 진입할 때까지 유지하는 메모리 장치.
  9. 제8항에 있어서,
    상기 그룹관리회로는, 상기 셀프 리프레시 구간에 진입하기전 상기 오토 리프레시 구간에서 리프레시 동작에 사용했던 상기 마지막으로 생성된 리프레시 어드레스의 상기 특정 비트 값을 상기 셀프 리프레시 구간에 진입하는 시점에서 디코딩하여 N개의 어드레스 그룹을 분류하고,
    상기 로우제어회로는, 상기 마지막으로 생성된 리프레시 어드레스의 상기 특정 비트 값을 상기 셀프 리프레시 구간에 진입하는 시점에서 디코딩하여 상기 다수의 워드라인 제어회로를 상기 설정된 개수씩 N개의 그룹제어신호 각각에 매칭시키는 메모리 장치.
  10. 제3항에 있어서,
    상기 공급제어회로는,
    상기 셀프 리프레시 구간에 진입한 후 상기 리프레시 제어회로에서 첫 번째 리프레시 어드레스가 생성되기 이전에, N개의 그룹제어신호 중 N개의 어드레스 그룹의 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호를 활성화시키고, 나머지 그룹제어신호를 비활성화시키는 메모리 장치.
  11. 셀프(self) 리프레시 구간에서 다수의 워드라인에 연결된 셀들을 정해진 순서에 따라 리프레시하기 위해 설정된 주기마다 셀프 커맨드 및 리프레시 어드레스를 생성하는 단계;
    상기 셀프 리프레시 구간에 진입한 후 상기 정해진 순서에 따라 생성될 리프레시 어드레스를 설정된 개수씩 그룹화하여 N개의 어드레스 그룹으로 분류하는 분류단계;
    상기 다수의 워드라인 각각을 제어하는 다수의 워드라인 제어회로를 상기 설정된 개수씩 구분하여 N개의 어드레스 그룹 각각에 대응하는 N개의 그룹제어신호 각각에 매칭시켜 인에이블 여부를 제어하는 매칭단계;
    상기 셀프 리프레시 구간동안 현재 생성된 리프레시 어드레스를 포함하는 제1선택그룹과 상기 정해진 순서에 따라 상기 제1선택그룹 다음에 생성될 리프레시 어드레스를 포함하는 제2선택그룹을 N개의 어드레스 그룹 중에서 선택하는 선택단계; 및
    상기 셀프 리프레시 구간에서 상기 셀프 커맨드 및 상기 현재 생성된 리프레시 어드레스에 응답하여 상기 다수의 워드라인 중 어느 하나의 워드라인에 연결된 셀들에 대해 리프레시 동작을 수행할 때, N개의 그룹제어신호 중 상기 제1 및 제2선택그룹에 대응하는 두 개의 신호를 활성화시키고 나머지 신호를 비활성화시키는 공급제어단계
    를 포함하며, N은 2이상의 자연수인 메모리 장치의 동작방법.
  12. 제11항에 있어서,
    상기 분류단계는,
    상기 셀프 리프레시 구간에 진입하기전 마지막으로 생성된 리프레시 어드레스 중 특정 비트 값을 디코딩하여 N개의 어드레스 그룹을 분류하는 메모리 장치의 동작방법.
  13. 제12항에 있어서,
    상기 매칭단계는,
    상기 셀프 리프레시 구간에 진입할 때, 상기 마지막으로 생성된 리프레시 어드레스 중 특정 비트 값을 디코딩한 결과에 따라 상기 다수의 워드라인 제어회로를 상기 설정된 개수씩 구분하여 N개의 그룹제어신호 각각에 매칭시키는 메모리 장치의 동작방법.
  14. 제13항에 있어서,
    상기 선택단계는,
    상기 현재 생성된 어드레스의 특정 비트 값을 디코딩하여 N개의 어드레스 그룹 각각을 가리키는 N개의 제1그룹신호를 생성함으로써, N개의 제1그룹신호 중 상기 제1선택그룹을 가리키는 1개 신호만 활성화시키고 나머지 N-1개의 신호를 비활성화시키는 단계; 및
    N개의 제1그룹신호를 신호 쉬프트(shift)하여 N개의 어드레스 그룹 각각을 가리키는 N개의 제2그룹신호를 생성함으로써, N개의 제2그룹신호 중 상기 제2선택그룹을 가리키는 1개의 신호만 활성화시키고 나머지 N-1개의 신호를 비활성화시키는 단계를 포함하는 메모리 장치의 동작방법.
  15. 제14항에 있어서,
    상기 공급제어단계는,
    상기 셀프 커맨드 및 N개의 어드레스 그룹의 첫 번째 어드레스 그룹을 가리키는 첫 번째 제1그룹신호와 N번째 제2그룹신호에 응답하여 N개의 그룹제어신호 중 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호의 활성화여부를 제어하는 단계; 및
    상기 셀프 커맨드 및 N개의 어드레스 그룹의 두 번째 내지 N번째 어드레스 그룹을 각각 가리키는 두 번째 내지 N번째 제1그룹신호 각각과 첫 번째 내지 N-1번째 제2그룹신호 각각에 응답하여 N개의 그룹제어신호 중 두 번째 내지 N번째 어드레스 그룹 각각에 대응하는 2번 내지 N번 그룹제어신호 각각의 활성화여부를 제어하는 단계를 포함하는 메모리 장치의 동작방법.
  16. 제13항에 있어서,
    오토 리프레시 구간에서 외부로부터 입력되는 오토 커맨드에 응답하여 상기 리프레시 어드레스를 생성하는 단계;
    상기 오토 리프레시 구간에서 상기 오토 커맨드 및 상기 리프레시 어드레스에 응답하여 상기 다수의 워드라인 각각에 연결된 셀들의 리프레시 동작을 제어하는 단계; 및
    상기 셀프 리프레시 구간에서 탈출 및 오토 리프레시 구간에 진입하는 것에 응답하여 N개의 그룹제어신호를 모두 활성화시킨 뒤, 상기 오토 리프레시 구간에서 탈출 및 상기 셀프 리프레시 구간에 진입할 때까지 유지하는 단계를 더 포함하는 메모리 장치의 동작방법.
  17. 제16항에 있어서,
    상기 분류단계는,
    상기 셀프 리프레시 구간에 진입하기전 상기 오토 리프레시 구간에서 리프레시 동작에 사용했던 상기 마지막으로 생성된 리프레시 어드레스의 상기 특정 비트 값을 상기 셀프 리프레시 구간에 진입하는 시점에서 디코딩하여 N개의 어드레스 그룹을 분류하는 메모리 장치의 동작방법.
  18. 제17항에 있어서,
    상기 매칭단계는,
    상기 마지막으로 생성된 리프레시 어드레스의 상기 특정 비트 값을 상기 셀프 리프레시 구간에 진입하는 시점에서 디코딩하여 상기 다수의 워드라인 제어회로를 상기 설정된 개수씩 N개의 그룹제어신호 각각에 매칭시키는 메모리 장치의 동작방법.
  19. 제13항에 있어서,
    상기 공급제어단계는,
    상기 셀프 리프레시 구간에 진입한 후 첫 번째 리프레시 어드레스가 생성되기 이전에, N개의 그룹제어신호 중 N개의 어드레스 그룹의 첫 번째 어드레스 그룹에 대응하는 1번 그룹제어신호를 활성화시키고, 나머지 그룹제어신호를 비활성화시키는 메모리 장치의 동작방법.
KR1020210188145A 2021-12-27 2021-12-27 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법 KR20230099077A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210188145A KR20230099077A (ko) 2021-12-27 2021-12-27 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법
US17/824,303 US20230206981A1 (en) 2021-12-27 2022-05-25 Apparatus and method for controlling supply of power for refresh operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210188145A KR20230099077A (ko) 2021-12-27 2021-12-27 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20230099077A true KR20230099077A (ko) 2023-07-04

Family

ID=86897069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210188145A KR20230099077A (ko) 2021-12-27 2021-12-27 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Country Status (2)

Country Link
US (1) US20230206981A1 (ko)
KR (1) KR20230099077A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591760B1 (ko) * 2004-01-09 2006-06-22 삼성전자주식회사 가변 가능한 메모리 사이즈를 갖는 반도체 메모리 장치
KR100668510B1 (ko) * 2005-06-30 2007-01-12 주식회사 하이닉스반도체 반도체 메모리 장치
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
JP4518563B2 (ja) * 2005-09-02 2010-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体記憶装置
KR20090124506A (ko) * 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
JP2010146627A (ja) * 2008-12-18 2010-07-01 Elpida Memory Inc ダイナミック型半導体記憶装置およびそのリフレッシュ制御方法
JP2010170596A (ja) * 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
JP2012033228A (ja) * 2010-07-30 2012-02-16 Elpida Memory Inc 半導体装置および半導体装置の制御方法
KR101974108B1 (ko) * 2012-07-30 2019-08-23 삼성전자주식회사 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
KR102021401B1 (ko) * 2012-08-30 2019-11-04 에스케이하이닉스 주식회사 메모리 장치
KR102285772B1 (ko) * 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10622052B2 (en) * 2018-09-04 2020-04-14 Micron Technology, Inc. Reduced peak self-refresh current in a memory device
US10957377B2 (en) * 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) * 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
KR20220062756A (ko) * 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
US11222686B1 (en) * 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing

Also Published As

Publication number Publication date
US20230206981A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US20210158860A1 (en) Apparatuses and methods for analog row access tracking
US7675801B2 (en) Semiconductor memory device and refresh method for the same
US20160078911A1 (en) Semiconductor memory device having count value control circuit
US7339847B2 (en) BLEQ driving circuit in semiconductor memory device
US7259986B2 (en) Circuits and methods for providing low voltage, high performance register files
US8116161B2 (en) System and method for refreshing a DRAM device
US11699473B2 (en) FX driver circuit
US20070069804A1 (en) High voltage generator and word line driving high voltage generator of memory device
US11176987B2 (en) Dram array architecture with row hammer stress mitigation
US7088635B2 (en) Bank based self refresh control apparatus in semiconductor memory device and its method
JP2005085454A (ja) メモリアレイを含む集積回路装置、およびセンスアンプを有するメモリを組込んだ集積回路装置においてパワーゲートするための方法
US7251189B2 (en) Semiconductor storage device
US7376038B2 (en) Fast access memory architecture
US20220199153A1 (en) Semiconductor device
US7099177B2 (en) Nonvolatile ferroelectric memory device having power control function
KR20230099077A (ko) 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법
JP2016212934A (ja) 半導体装置及びその制御方法
US8363489B2 (en) Semiconductor device having bit line equalization using low voltage and a method thereof
US7599240B2 (en) Internal voltage generator of semiconductor memory device
US7936615B2 (en) Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same
US7505354B2 (en) Word line voltage control circuit for memory devices
US20080080293A1 (en) Semiconductor memory apparatus having column decoder for low power consumption
US20190180804A1 (en) Address decoder and semiconductor memory device including the same
US20230063400A1 (en) Low_powered memory device and method of controlling power of the same
KR20230126432A (ko) 메모리 및 메모리의 동작 방법