KR20220062756A - 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법 - Google Patents

메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법 Download PDF

Info

Publication number
KR20220062756A
KR20220062756A KR1020200148331A KR20200148331A KR20220062756A KR 20220062756 A KR20220062756 A KR 20220062756A KR 1020200148331 A KR1020200148331 A KR 1020200148331A KR 20200148331 A KR20200148331 A KR 20200148331A KR 20220062756 A KR20220062756 A KR 20220062756A
Authority
KR
South Korea
Prior art keywords
volatile memory
memory devices
refresh
host
temperature
Prior art date
Application number
KR1020200148331A
Other languages
English (en)
Inventor
오두환
이승훈
정진훈
윤창호
한경희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200148331A priority Critical patent/KR20220062756A/ko
Priority to US17/359,841 priority patent/US11940932B2/en
Priority to DE102021118836.9A priority patent/DE102021118836A1/de
Priority to CN202111281640.0A priority patent/CN114464227A/zh
Publication of KR20220062756A publication Critical patent/KR20220062756A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1636—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

온도에 따라 리프레시 비율이 조절되어 전력 소모를 최소화하는 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법이 제공된다. 상기 스토리지 모듈의 동작 방법은, 다수의 휘발성 메모리 장치 각각의 온도 정보를 호스트에 제공하고, 상기 호스트로부터 상기 다수의 휘발성 메모리 장치의 리프레시 동작과 관련된 세팅 커맨드를 제공받되, 상기 세팅 커맨드는 상기 호스트의 리프레시 커맨드에 대응하여, 리프레시가 수행되는 상기 휘발성 메모리 장치의 로우(row)의 개수를 그룹별로 다르게 설정하기 위한 것이고, 상기 그룹은 상기 온도 정보를 기초로 분류된 적어도 하나의 휘발성 메모리 장치를 포함한다.

Description

메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법{Memory Device, Storage Module, Host and Operating Methods thereof}
본 발명은 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법에 관한 것이다.
휘발성 메모리 장치, 예를 들어, DRAM(Dynamic RAM) 장치는 셀 커패시터에 데이터를 저장한다. 셀 커패시터에 전하의 형태로 데이터가 저장되는데, 셀 커패시터에 저장된 전하는 시간이 지남에 따라 손실된다. 따라서 셀 커패시터에 저장된 전하가 완전히 손실되기 전에, 데이터를 감지/증폭하고 다시 라이트하는 리프레시(refresh) 동작이 필요하다.
미국공개특허 US 2017/0062040 (2017년03월02일 공개)
그런데, DRAM 셀의 온도가 높을수록 손실되는 전하의 양이 증가하기 때문에, DRAM 셀의 리프레시 주기는 짧아져야 한다. 또한, DRAM 셀이 리프레시 동작 중일 때에는 데이터의 라이트/리드 동작을 수행할 수 없고, 리프레시 동작에 의한 전력 소모량도 크다. 따라서 리프레시 주기가 짧아져 리프레시를 자주 수행한다면, 호스트가 데이터를 라이트/리드할 시간이 줄어 들어 시스템 성능이 저하된다. 또한 빈번한 리프레시는 DRAM 장치의 전체적인 전력 소모량도 증가시킨다.
한편 DRAM 모듈(예를 들어, DIMM(Dual In-Line Memory Module))은 모듈 기판 상에 배치된 다수의 DRAM 장치를 포함한다. 시스템(예를 들어, 서버) 내에서 DRAM 모듈의 설치위치(설치방향)에 따라, DRAM 모듈의 다수의 DRAM 장치의 온도는 서로 달라질 수 있다. 예를 들어, 팬(pan)이 생성하는 공기 흐름에 직접 영향을 받는 DRAM 장치는, 그렇지 않은 DRAM 장치에 비해 쉽게 냉각된다. 이와 같이 다수의 DRAM 장치 각각의 온도가 다름에도 불구하고, 호스트는 다수의 DRAM 장치 모두를 동일한 방식으로 리프레시한다.
본 발명이 해결하고자 하는 기술적 과제는, 온도에 따라 리프레시 비율이 조절되어 전력 소모를 최소화하는 반도체 장치 및 이의 동작 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 온도에 따라 리프레시 비율이 조절되어 전력 소모를 최소화하는 스토리지 모듈 및 이의 동작 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 온도에 따라 리프레시 비율을 조절하여 시스템 성능을 향상시키고 전력 소모를 최소화하는 호스트 및 이의 동작 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 면(aspect)에 따른 스토리지 모듈의 동작 방법은, 다수의 휘발성 메모리 장치 각각의 온도 정보를 호스트에 제공하고, 상기 호스트로부터 상기 다수의 휘발성 메모리 장치의 리프레시 동작과 관련된 세팅 커맨드를 제공받되, 상기 세팅 커맨드는 상기 호스트의 리프레시 커맨드에 대응하여, 리프레시가 수행되는 상기 휘발성 메모리 장치의 로우(row)의 개수를 그룹별로 다르게 설정하기 위한 것이고, 상기 그룹은 상기 온도 정보를 기초로 분류된 적어도 하나의 휘발성 메모리 장치를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 면에 따른 호스트의 동작 방법은, 스토리지 모듈의 다수의 휘발성 메모리 장치 각각으로부터 다수의 온도 정보를 제공받고, 상기 다수의 온도 정보를 기초로, 상기 다수의 휘발성 메모리 장치를 다수의 그룹으로 분류하고, 상기 스토리지 모듈에 상기 다수의 휘발성 메모리 장치의 리프레시 동작과 관련된 세팅 커맨드를 제공하되, 상기 세팅 커맨드는 리프레시 커맨드에 대응하여, 리프레시가 수행되는 상기 휘발성 메모리 장치의 로우(row)의 개수를 상기 그룹별로 다르게 설정하기 위한 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 면에 따른 스토리지 모듈은, 다수의 제1 휘발성 메모리 장치를 포함하고, 상기 다수의 제1 휘발성 메모리 장치 각각의 제1 온도는 제1 온도 범위 내에 위치하고, 호스트의 제1 리프레시 커맨드에 따라 상기 다수의 제1 휘발성 메모리 장치는 제1 개수의 로우가 리프레시되는 제1 그룹; 및 다수의 제2 휘발성 메모리 장치를 포함하고, 상기 다수의 제2 휘발성 메모리 장치 각각의 제2 온도는 상기 제1 온도 범위와 다른 제2 온도 범위 내에 위치하고, 상기 호스트의 제2 리프레시 커맨드에 따라 상기 다수의 제2 휘발성 메모리 장치는 상기 제1 개수와 다른 제2 개수의 로우가 리프레시되는 제2 그룹을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 면에 따른 시스템은, 공기 흐름을 생성하는 팬(pan); 상기 팬의 공기 흐름에 의해 냉각되는 스토리지 모듈을 포함하되, 상기 스토리지 모듈은, 모듈 기판과, 상기 모듈 기판의 일측에 배치되고, 다수의 제1 휘발성 메모리 장치를 포함하는 제1 그룹과, 상기 모듈 기판의 타측에 배치되고, 다수의 제2 휘발성 메모리 장치를 포함하는 제2 그룹을 포함하고, 호스트의 제1 리프레시 커맨드에 따라 상기 다수의 제1 휘발성 메모리 장치는 제1 개수의 로우가 리프레시되고, 호스트의 제2 리프레시 커맨드에 따라 상기 다수의 제2 휘발성 메모리 장치는 상기 제1 개수보다 많은 제2 개수의 로우가 리프레시된다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 면에 따른 반도체 장치는, 다수의 로우(row)로 배열된 다수의 휘발성 메모리 셀을 포함하는 반도체 장치로서, 상기 반도체 장치가 제1 온도 범위에 속하는 제1 온도인 경우에는, 호스트의 제1 리프레시 커맨드에 대응하여 제1 개수의 로우가 리프레시되고, 상기 반도체 장치가 제2 온도 범위에 속하는 제2 온도인 경우에는, 호스트의 제2 리프레시 커맨드에 대응하여 상기 제1개수와 다른 제2 개수의 로우가 리프레시된다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 면에 따른 스토리지 모듈의 동작 방법은, 모든 뱅크가 유휴(idle) 상태에서, 온도 범위에 대응되는 제1 비트와, 상기 온도 범위에 대응되는 리프레시 비율을 나타내는 제2 비트를 포함하는 세팅 커맨드를 제공받고, 업데이트 딜레이 시간 동안, 상기 리프레시 비율에 따라 호스트의 리프레시 커맨드에 대응하여 리프레시가 수행되는 휘발성 메모리 장치의 로우(row)의 개수를 조절하고, 상기 업데이트 딜레이 시간이 경과한 후에, 넌세팅 커맨드를 제공받는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 스토리지 모듈을 설명하기 위한 블록도이다.
도 3은 본 발명의 몇몇 실시예에 따른 시스템의 동작 방법을 설명하기 위한 도면이다.
도 4는 도 3의 세팅 커맨드 제공 단계(S340) 및 리프레시 동작 세팅 단계(S350)을 설명하기 위한 타이밍도이다.
도 5 내지 도 7은 본 발명의 몇몇 실시예에 따른 스토리지 모듈의 리프레시 동작을 설명하기 위한 타이밍도들이다.
도 8은 본 발명의 일 실시예에 따른 스토리지 모듈을 설명하기 위한 블록도이다.
도 9은 본 발명의 다른 실시예에 따른 스토리지 모듈을 설명하기 위한 도면이다.
도 10은 부팅시에 도 9의 스토리지 모듈의 동작 방법을 설명하기 위한 흐름도이다.
도 11는 런타임(run time) 중에 도 9의 스토리지 모듈의 동작 방법을 설명하기 위한 흐름도이다.
도 12는 본 발명의 일 실시예에 따른 시스템을 설명하기 위한 블록도이다.
도 13은 본 발명의 다른 실시예에 따른 시스템을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 설명하도록 한다.
도 1은 본 발명의 몇몇 실시예에 따른 시스템(호스트-스토리지 모듈 시스템)을 설명하기 위한 블록도이다. 도 2는 도 1의 스토리지 모듈을 설명하기 위한 블록도이다.
도 1의 시스템은 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 1의 시스템은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
우선 도 1을 참조하면, 스토리지 모듈(100)은 호스트(200)와 통신하고, 호스트(200)의 요청에 따라 데이터를 라이트하거나, 데이트를 리드할 수 있다.
또한, 스토리지 모듈(100)은 호스트(200)의 요청에 따라 리프레시(refresh) 동작을 제어할 수 있다. 호스트(200)는 호스트 컨트롤러(210)와 호스트 레지스터(220) 등을 포함할 수 있다. 자세히 후술하겠으나, 호스트 컨트롤러(210)는 메모리 장치(150)의 온도 정보를 기초로, 메모리 장치(150)의 리프레시 동작과 관련된 리프레시 비율을 산정할 수 있다. 호스트 레지스터(220)는 산정된 리프레시 비율을 임시로 저장할 수 있다. 호스트 레지스터(220)는 리프레시 비율을 기초로 산정된 리프레시 인터벌 시간(tREFi)과 관련된 정보를 저장할 수도 있다.
스토리지 모듈(100)는 메모리 컨트롤러(110)와, 메모리 컨트롤러(110)의 제어 하에 데이터를 저장하는 메모리 장치(150)를 포함한다.
메모리 컨트롤러(110)는, 버스(119)를 통해서 서로 연결된 메모리 인터페이스(141), 호스트 인터페이스(142), 제어 모듈(120), 레지스터(130)를 포함할 수 있다. 제어 모듈(120)은 호스트 인터페이스(142)를 통해서 호스트(200)와 통신하고, 메모리 인터페이스(141)를 통해서 메모리 장치(150)를 제어하게 된다.
호스트 인터페이스(142)는 호스트(200)와 데이터를 주고받을 수 있는 연결을 제공하는 것으로, 예를 들어, ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe(NVM express), IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC(embedded multi-media card), UFS(Universal Flash Storage), eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식일 수 있다. 메모리 인터페이스(141)는 토글(Toggle) 혹은 온파이(ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
레지스터(130)는 리프레시와 관련된 정보를 저장할 수 있다. 예를 들어, 호스트(200)로부터 전달받은 리프레시 비율을 저장할 수 있다. 또한, 리프레시 비율에 대응되는, 호스트(200)의 리프레시 커맨드 당 리프레시가 수행되는 메모리 장치(150)의 로우(row)의 개수를 저장할 수도 있다. 또한, 리프레시 비율에 대응되는 리프레시 진행 시간(tRFC)을 저장할 수도 있다.
메모리 장치(150)는 휘발성 메모리 장치로서, 예를 들어, DRAM(Dynamic RAM)일 수 있으나, 이에 한정되지 않는다.
스토리지 모듈(100)는 호스트(200)와 물리적으로 분리된 상태일 수도 있고, 호스트(200)와 동일한 패키지 내에 구현될 수 있다.
여기서, 도 2를 참조하면, 제어 모듈(120)은 세팅 제어기(MRS controller)(121)와 리프레시 제어기(125)를 포함할 수 있다.
세팅 제어기(121)는 호스트(200)로부터 리프레시 동작과 관련된 세팅 커맨드(MRS)를 제공받고, 이를 디코딩하여 리프레시 비율을 인식할 수 있다. 세팅 제어기(121)는 리프레시 비율을 이용하여 리프레시 커맨드(REF) 당 리프레시가 수행되는 메모리 장치(150)의 로우(row) 개수(NR)를 산출할 수 있다. 로우 개수(NR)는 레지스터(130)에 저장된다.
여기서 세팅 커맨드(MRS)는 리프레시 동작과 관련된 모드 레지스터를 세팅하기 위한 신호이면 어떤 형태이든 가능하다. 예를 들어, 세팅 커맨드(MRS)는 DDR4에서의 MRS(Mode Register Set) 커맨드 또는 DDR5에서는 MRW(Mode Register Write) 커맨드일 수 있다. MRS 커맨드와 MRW 커맨드를 이용한 리프레시 비율 조정(즉, 리프레시 커맨드(REF)당 리프레시가 수행되는 메모리 장치(150)의 로우 개수(NR) 설정)에 대해서는 자세히 후술한다.
리프레시 제어기(125)는 호스트(200)로부터 리프레시 커맨드(REF)를 제공받고, 레지스터(130)에 저장된 로우 개수(NR)를 기초로, 메모리 장치(150)의 리프레시 동작을 제어하는 제어 신호(REC)를 출력한다. 리프레시 제어기(125)는 리프레시가 수행되는 로우를 카운팅하여, 카운된 수가 기설정된 로우 개수(NR)에 도달하면 리프레시를 종료할 수 있다.
도 3 및 도 4를 참고하여, MRS 커맨드와 MRW 커맨드를 이용한 리프레시 비율 조정에 대해서 설명한다.
도 3은 본 발명의 몇몇 실시예에 따른 시스템(호스트-스토리지 모듈 시스템)의 동작 방법을 설명하기 위한 도면이다. 도 4는 도 3의 세팅 커맨드 제공 단계(S340) 및 리프레시 동작 세팅 단계(S350)을 설명하기 위한 타이밍도이다.
우선 도 3을 참고하면, 호스트(200)는 스토리지 모듈(100)에 온도 정보를 요청한다(S310).
이어서, 호스트(200)는 스토리지 모듈(100)로부터 온도 정보를 제공받는다(S320). 온도 정보는 스토리지 모듈(100)에 포함된 휘발성 메모리 장치(150)의 온도 센서에서 측정된 온도 정보일 수 있다.
이어서, 호스트(200)는 온도 정보를 기초로 리프레시 비율을 산정한다(S330).
구체적으로, 호스트(200)는 온도 정보가 어떤 온도 범위에 속하는지를 체크할 수 있다. 호스트(200)는 다수의 온도 범위와 이에 대응되는 리프레시 비율을 포함하는 테이블을 이용할 수 있다. 테이블은 제1 온도 범위(예를 들어, 21~40℃), 제2 온도 범위(예를 들어, 41~70℃), 제3 온도 범위(예를 들어, 71~90℃), 제4 온도 범위(예를 들어, 91~120℃)을 포함하고, 제1 온도 범위는 0.5배 리프레시 비율, 제2 온도 범위는 0.75배 리프레시 비율, 제3 온도 범위는 1배 리프레시 비율, 제4 온도 범위는 1.25배 리프레시 비율에 대응될 수 있다. 예를 들어 휘발성 메모리 장치(150)의 온도 정보가 50℃ 라면, 제2 온도 범위에 해당하고 0.75배 리프레시 비율로 산정된다.
또는 호스트(200)는 온도 정보를 이용하여 기설정된 수식을 이용하여 리프레시 비율을 산정할 수도 있다. 예를 들어, 기설정된 수식(f(x))은 휘발성 메모리 장치(150)의 온도 정보(x)에 따라 x<20일 때는 f(x)=0.5 를 적용하고, 20≤x<120일 때에는 f(x)=0.5+(x-20)×(1/120) 을 적용하고, x≥120일 때에는 f(x)=1.4 를 적용할 수 있다. 예를 들어, 휘발성 메모리 장치(150)의 온도 정보가 80℃라면, 20≤x<120에 해당하고 기설정된 수식에 따르면 리프레시 비율은 1배 (∵ f(80) = 0.5+(80-20)×(1/120) = 1)가 된다. 또는, 휘발성 메모리 장치(150)의 온도 정보가 130℃라면, x≥120에 해당하고 리프레시 비율은 1.4배가 된다.
이와 같은 방식으로 산정된 리프레시 비율을 레지스터(도 1의 220 참고)에 저장할 수 있다.
이어서, 호스트(200)는 스토리지 모듈(100)에 세팅 커맨드를 제공한다(도 3의 S340).
전술한 것과 같이, 세팅 커맨드는 DDR4의 MRS(Mode Register Set) 커맨드 또는 DDR5의 MRW(Mode Register Write) 커맨드일 수 있다. 세팅 커맨드는 산정된 리프레시 비율을 나타내는 비트를 포함할 수 있다. 또는, 세팅 커맨드는 산정된 온도 범위를 나타내는 비트와, 산정된 온도 범위에 대응되는 리프레시 비율을 나타내는 비트 모두 포함할 수 있다.
세팅 커맨드가 DDR4의 MRS 커맨드인 경우에, MRS 커맨드의 각 신호들(CKE, CS_n, RAS_n, CAS_n, WE_n, BG0-BG1, BA0-BA1, C2-C0, A12, A17, A14, A11, A10, A0-A9등)의 논리값은 표 1과 같다. 여기서, H는 하이(high), L은 로우(low), BG는 뱅크 그룹 어드레스, BA는 뱅크 어드레스, X는 H 또는 L로 정의되거나, 플로팅과 같이 정의되지 않아도 무방함(즉, 상관없음(don't care))을 의미하고, V는 H 또는 L로 정의된 로직 레벨을 나타낸다. 특히, OP code는 오퍼레이팅 코드(operating code)를 의미한다.
[표 1]
Figure pat00001
또는, 세팅 커맨드가 DDR5의 MRW 커맨드인 경우에, MRW 커맨드의 각 신호들(CS_n, CA0~CA13)의 논리값은 표 2와 같다. 여기서, H는 하이(high), L은 로우(low), MRA0~MRA7는 모드 레지스터 어드레스, V는 H 또는 L로 정의된 로직 레벨을 나타낸다. 특히, OP0~OP7는 오퍼레이팅 코드(operating code)를 의미한다.
[표 2]
Figure pat00002
표 1 및 표 2를 참고하면, DDR4의 MRS 커맨드의 오퍼레이팅 코드(OP code) 또는 DDR5의 MRW 커맨드의 오퍼레이팅 코드(OP0~OP7)를 이용함으로써, 리프레시 관련 정보를 표시할 수 있다. 세팅 커맨드 내의 리프레시 관련 정보는, 예를 들어 표 3과 같다. 표 3을 참고하면, 오퍼레이팅 코드는 예를 들어, 8비트(OP[7:0])일 수 있다.
OP[2:0]은 온도 범위를 나타낸다. OP[2:0]에 기재된 데이터(000~111)에 따라, 대응되는 온도 범위가 다를 수 있다.
OP[5:3]은 리프레시 비율을 나타낸다. OP[5:3]에 기재된 데이터(000~111)에 따라, 대응되는 리프레시 비율이 다를 수 있다. 예를 들어, OP[5:3]의 일부 데이터(예를 들어, 000, 001)는 동일한 리프레시 비율을 나타내도록 지정하였는데, 이에 한정되지 않는다. 표 3에 설명된 것과는 달리, 모든 데이터(000~111)에 대응되는 리프레시 비율이 다를 수 있다.
OP[6]는 RFU(즉, 아직 기능이 지정되지 않음)에 해당한다. 필요에 따라, OP[6]는 별도 기능이 지정될 수 있다.
OP[7]는 리프레시 제어 모드(RCM(Refresh Control Mode))을 지정하고, 온도에 따라 리프레시 비율을 제어하는 기능을 사용할지 여부를 나타낸다. 즉, 온도에 따라 휘발성 메모리 장치의 로우의 개수를 다르게 설정하는 기능을 사용할지 여부를 나타낸다.
또한, 표 3의 레지스터 타입에서 R은 리드만 가능(read only), R/W는 리드와 라이트가 가능함을 의미한다.
표 3에서 온도 범위를 3비트로, 리프레시 비율을 3비트로 나타내었으나 이에 한정되지 않는다.
[표 3]
Figure pat00003
이어서, 스토리지 모듈(100)은 리프레시 비율을 기초로 리프레시 동작을 세팅한다(도 3의 S350).구체적으로, 스토리지 모듈(100)은 제공받은 세팅 커맨드를 디코딩하여 리프레시 비율을 확인한다. 스토리지 모듈(100)은 리프레시 비율을 기초로 리프레시 동작을 세팅할 수 있다. 스토리지 모듈(100)은 리프레시 비율을 이용하여, 리프레시 커맨드에 대응하여 리프레시가 수행되는 휘발성 메모리 장치(150)의 로우 개수를 세팅하거나, 리프레시 진행 시간(tRFC)를 세팅할 수 있다.
리프레시 비율을 A라고 하자. A=1일 때의 리프레시 커맨드 당 리프레시되는 로우 개수를 기준 로우 개수(R_a)로, A=1일 때의 리프레시 진행 시간을 기준 리프레시 진행 시간(tRFC_a)으로 한다. 리프레시 동작의 재세팅이 필요한 휘발성 메모리 장치의 리프레시 진행 시간은 tRFC_a × A 로 산정될 수 있다. 또한, 리프레시 비율에 따른 리프레시 커맨드 당 리프레시되는 로우 개수는 R_a × A로 산정된다.
한편, 호스트(200)에서도 리프레시 비율을 기초로 리프레시 동작을 재세팅할 수 있다. 호스트(200)에서는 리프레시 비율을 이용하여, 리프레시 인터벌 시간(tREFi)을 조절할 수 있다. 예를 들어, A=1일 때의 리프레시 인터벌 시간을 기준 리프레시 인터벌 시간(tREFi_a)이라고 할 때, 리프레시 동작의 재세팅이 필요한 휘발성 메모리 장치의 리프레시 인터벌 시간은 tREFi_a/A 로 산정된다. 호스트(200)는 산정된 리프레시 인터벌 시간에 맞추어서, 리프레시 커맨드를 스토리지 모듈(100)에 제공한다.
예를 들어, 표 4에서 리프레시 비율이 1일 때, R_a = 256개, tREFi_a = 7.8㎲, tRFC_a = 350ns 일 수 있다. 구체적으로, 리프레시 비율이 1일 때, 호스트(200)는 64ms 동안 8,192개의 리프레시 커맨드를 스토리지 모듈(100)에 제공할 수 있다(∵ tREFi_a = 7.8㎲ (=64/8,192)). 또한, 8Gb 제품인 경우에, 리프레시 커맨드 당 1Mb(=8Gb/8192)를 리프레시하게 된다. 이 때 필요한 리프레시 진행 시간은 350ns가 된다.
리프레시 비율이 0.5일 때 리프레시 커맨드 당 리프레시되는 로우 개수는 128개 (= 256×0.5)이고, 리프레시 인터벌 시간은 15.6㎲ (= 7.8/0.5) 이고, 리프레시 진행 시간은 175ns (= 350×0.5) 이다.
리프레시 비율이 1.2일 때 리프레시 커맨드 당 리프레시되는 로우 개수는 308개 (= 256×1.2)이고, 리프레시 인터벌 시간(tREFi)은 6.5㎲ (= 7.8/1.2) 이고, 리프레시 진행 시간(tRFC)은 420ns (= 350×1.2) 이다.
[표 4]
Figure pat00004
이어서, 호스트(200)는 스토리지 모듈(100)에 리프레시 커맨드를 제공한다(도 3의 S360). 이어서, 스토리지 모듈(100)은 재세팅된 방식으로 리프레시 동작을 수행한다(도 3의 S370).
여기서, 도 4를 참고하여, DDR4의 모드 레지스터 세팅 과정을 설명한다.
시간T0~Ta0은 이전 세팅(old setting) 상태이다.
시간Ta0에서, 호스트(200)는 세팅 커맨드(MRS)를 스토리지 모듈(100)에 제공한다. DDR4에서는 모든 뱅크(bank)가 유휴(idle) 상태일 때 호스트(200)가 세팅 커맨드(MRS)를 스토리지 모듈(100)에 제공할 수 있다.
시간Ta0~Tb1 사이에서는, 호스트(200)는 넌세팅(non-setting) 커맨드(즉, 세팅 커맨드(MRS)가 아닌 커맨드, 예를 들어, 액티브/리드/라이트 커맨드 등)를 제공할 수 없다. 이러한 시간 Ta0~Tb1을 업데이트 딜레이 시간(tMOD)이라 한다. 업데이트 딜레이 시간(tMOD) 동안, 스토리지 모듈(100)은 세팅 커맨드(MRS)를 디코딩하여 리프레시 관련 정보(예를 들어, 리프레시 비율, 해당하는 온도 범위 등)를 확인하고, 리프레시 관련 정보를 기초로 하여 리프레시 동작을 재세팅한다.
시간Tb1 이후에(즉, 업데이트 딜레이 시간(tMOD)이 경과된 이후에), 스토리지 모듈(100)은 넌세팅 커맨드를 제공받을 수 있다.
별도로 도시하지 않았으나, DDR5의 모드 레지스터 세팅 과정도 유사하다. 노말 동작 중 모든 뱅크가 유휴(idle) 상태일 때 호스트(200)는 세팅 커맨드(MRW)를 스토리지 모듈(100)에 제공한다. 호스트(200)는 업데이트 딜레이 시간(tMRD) 동안 넌세팅 커맨드를 스토리지 모듈(100)에 제공할 수 없다. 업데이트 딜레이 시간(tMRD) 동안 스토리지 모듈(100)은 리프레시 동작을 재세팅한다. 업데이트 딜레이 시간(tMRD)이 경과된 후에, 스토리지 모듈(100)은 넌세팅 커맨드를 제공받는다.
한편, 리프레시 동작이 재세팅되었는지 여부는, 표 5에 기재한 전류량들을 측정함으로써 확인할 수 있다. 즉, 온도가 변화함에 따라 표 5에 기재한 전류량들 중 적어도 일부가 변화한다면 리프레시 동작이 재세팅되었음을 알 수 있다. 표 5의 전류량들의 의미는 DDR5 또는 DDR4의 스펙(specification)에 개시되어 있으므로 본 명세서에서 자세한 설명은 생략한다. 예를 들어, IDD5B는 버스트 리프레시 전류(Burst refresh current(1×REF))이고, IPP5B는 버스트 리프레시 라이트 IPP 전류(Burst refresh write IPP current(1×REF))이고, IDD6A는 오토 셀프-리프레시 전류(Auto Self-Refresh Current)이고, IPP6A는 오토 셀프-리프레시 IPP 전류(Auto Self-Refresh IPP Current)일 수 있다.
[표 5]
Figure pat00005
도 5 내지 도 7은 본 발명의 몇몇 실시예에 따른 스토리지 모듈의 리프레시 동작을 설명하기 위한 타이밍도들이다.
도 5은 리프레시 비율을 기초로, 리프레시 커맨드 당 리프레시되는 로우 개수 또는 리프레시 진행 시간(tRFC)을 조정하는 것을 설명한다.
도 5를 참고하면, 케이스1(case 1)은 리프레시 비율(A)이 1인 경우이다. 리프레시 커맨드(REF)가 입력될 때마다, 휘발성 메모리 장치의 하나의 로우가 리프레시되는 시간(즉, 리프레시 진행 시간)은 tRFC1 동안 진행된다. 휘발성 메모리 장치의 모든 로우가 리프레시되는 시간(즉, 전체 리프레시 시간)은 t1이다.
케이스2(case2)는 리프레시 비율(A)이 1보다 작을 경우이다. 하나의 로우가 리프레시되는 시간인 tRFC2는, 케이스1의 tRFC1에 비해서 짧아진다. 즉, 케이스2의 리프레시 커맨드 당 리프레시되는 로우 개수는 케이스1보다 줄어든다. 이에 따라 휘발성 메모리 장치의 모든 로우가 리프레시 되는 시간인 t2는, 케이스1의 t1에 비해서 길어진다. 케이스2의 경우, tRFC2이 짧기 때문에 라이트/리드할 시간이 충분하기 때문에 시스템 성능이 향상된다.
케이스3(case3)은 리프레시 비율(A)이 1보다 클 경우이다. 하나의 로우가 리프레시되는 시간인 tRFC3는, 케이스1의 tRFC1에 비해서 길어진다. 즉, 케이스3의 리프레시 커맨드 당 리프레시되는 로우 개수는 케이스1보다 늘어난다. 이에 따라 휘발성 메모리 장치의 모든 로우가 리프레시 되는 시간인 t3는, 케이스1의 t1에 비해서 짧아진다.
도 6은 리프레시 비율을 기초로, 리프레시 인터벌 시간(tREFi)을 조정하는 것을 설명한다. 도 5를 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 6을 참고하면, 케이스1(case 1)에서 리프레시 커맨드(REF)가 입력될 때마다, 리프레시 진행 시간은 tRFC1이고, 리프레시 인터벌 시간은 tRFEi1이다.
케이스4(case4)는 리프레시 비율(A)이 1보다 작은 경우이다. 리프레시 인터벌 시간인 tRFEi2는, 케이스1의 tRFEi1보다 길어진다. 따라서 다음 리프레시가 시작될 때까지의 시간이 충분하기 때문에, 라이트/리드할 시간이 늘어나서 시스템 성능이 향상된다.
도 7은 리프레시 비율을 기초로, 리프레시 커맨드 당 리프레시되는 로우 개수 또는 리프레시 진행 시간(tRFC)과, 리프레시 인터벌 시간(tREFi)를 모두 조정하는 것을 설명한다. 도 5 및 도 6을 이용하여 설명한 것과 다른 점을 위주로 설명한다.
도 7을 참고하면, 케이스5(case5)는 리프레시 비율(A)이 1보다 작은 경우이다. 하나의 로우가 리프레시되는 시간인 tRFC2는, 케이스1의 tRFC1에 비해서 짧아진다. 즉, 케이스5의 리프레시 커맨드 당 리프레시되는 로우 개수는 케이스1보다 줄어든다. 또한, 리프레시 인터벌 시간인 tRFEi2는, 케이스1의 tRFEi1보다 길어진다. 케이스5의 경우, tRFC2가 짧아지고 다음 리프레시가 시작될 때까지의 시간이 충분하기 때문에, 라이트/리드할 시간이 충분하기 때문에 시스템 성능이 향상된다.
도 8은 본 발명의 일 실시예에 따른 스토리지 모듈을 설명하기 위한 블록도이다.
도 8을 참고하면, 스토리지 모듈(100)은 버스를 통해 서로 연결된 메모리 컨트롤러(110)와, 다수의 휘발성 메모리 장치(151, 152, 153)을 포함한다.
다수의 휘발성 메모리 장치(151, 152, 153)의 온도는 서로 다른 온도 범위에 속할 수 있다. 따라서, 다수의 휘발성 메모리 장치(151, 152, 153)는 서로 다른 리프레시 비율에 대응될 수 있다. 예를 들어, 휘발성 메모리 장치(151)의 리프레시 비율은 1이고, 휘발성 메모리 장치(152)의 리프레시 비율은 1.2이고, 휘발성 메모리 장치(153)의 리프레시 비율은 0.8일 수 있다. 이에 따라 다수의 휘발성 메모리 장치(151, 152, 153) 각각은, 리프레시 커맨드 당 리프레시되는 로우 개수가 서로 다를 수 있다. 또는 다수의 휘발성 메모리 장치(151, 152, 153) 각각은, 리프레시 인터벌 시간이 서로 다를 수도 있다.
도 9은 본 발명의 다른 실시예에 따른 스토리지 모듈을 설명하기 위한 도면이다.
도 9을 참고하면, 스토리지 모듈은 모듈 보드(109), RCD(Register Clock Driver)(125), SPD(Serial Presence Detect)(135), 다수의 휘발성 메모리 장치(150)을 포함할 수 있다.
RCD(125)는 호스트로부터 커맨드, 어드레스 및 클럭을 제공받아, 다수의 휘발성 메모리 장치(150)를 제어할 수 있다.
SPD(135)는 스토리지 모듈의 각종 정보를 저장하는 공간으로, 비휘발성 메모리(예를 들어, EERPOM) 일 수 있다. SPD(135)에는 모듈 온도를 측정하는 온도 센서가 설치되고, SPD(135)는 주기적으로 호스트에 모듈 온도를 제공할 수 있다.
다수의 휘발성 메모리 장치(150)는 호스트로부터 (RCD(125)를 거치지 않고) 데이터를 제공받을 수 있다. 모듈 보드(109) 상에는 데이터 버퍼(미도시)가 설치된다. 호스트로부터 제공된 데이터가 데이터 버퍼에 일시 저장된 후에, 다수의 휘발성 메모리 장치(150)에 전달될 수 있다.
여기서, 다수의 휘발성 메모리 장치(150)는 다수의 그룹(G1~G4)으로 구분될 수 있다. 각 그룹(G1~G4)은 서로 다른 리프레시 비율에 대응될 수 있다. 어느 그룹(예를 들어, G1)의 리프레시 비율은 0.5이고, 다른 그룹(예를 들어, G4)의 리프레시 비율은 1일 수 있다. 이에 따라, 그룹(G1)의 리프레시 커맨드 당 리프레시되는 로우 개수는, 그룹(G4)에 비해 작을 수 있다. 또는, 그룹(G1)의 리프레시 인터벌 시간(tREF)는, 그룹(G4)에 비해 길 수 있다.
도 10 및 도 11를 이용하여, 도 9의 스토리지 모듈의 동작 방법을 설명한다. 도 10은 부팅시에 도 9의 스토리지 모듈의 동작 방법을 설명하기 위한 흐름도이다. 설명의 편의상, 이하에서 도 1 내지 도 9을 이용하여 설명한 것과 실질적으로 동일한 내용은 생략한다.
도 9 및 도 10을 참고하면, 부팅이 시작되면, 호스트(도 1의 200)는 스토리지 모듈(도 9의 100)의 다수의 휘발성 메모리 장치(도 9의 150) 각각에 ID를 부여한다(S410). 여기서 ID는 다수의 휘발성 메모리 장치(150)를 구분하기 위한 고유번호를 의미한다.
이어서, 호스트(200)는 다수의 휘발성 메모리 장치(150)에 온도 정보를 요청하여, 다수의 휘발성 메모리 장치(150) 각각의 온도 정보를 제공받는다(S420).
이어서, 호스트(200)는 온도 정보를 기준으로, 다수의 휘발성 메모리 장치(150)를 다수의 그룹(예를 들어, G1~G4)로 분류한다(S430).
구체적으로, 다수의 휘발성 메모리 장치(150) 각각의 온도 정보가 어떤 온도 범위에 속하는지를 확인하여, 동일한 온도 범위에 속하는 다수의 휘발성 메모리 장치(150)를 하나의 그룹으로 묶을 수 있다(grouping).
도 9에서는, 좌상(左上)의 휘발성 메모리 장치들을 G1으로, 좌하(左下)의 휘발성 메모리 장치들을 G2으로, 우상(右上)의 휘발성 메모리 장치들을 G3으로, 우하(右下)의 휘발성 메모리 장치들을 G4로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 온도 정보에 따라서 좌상의 휘발성 메모리 장치들이 2개 이상의 그룹으로 분류될 수도 있다.
이어서, 호스트(200)는 그룹별(G1~G4)로 리프레시 비율을 산정한다(S440). 도 3의 S330 단계에서 설명한 것과 같이, 호스트(200)는 다수의 온도 범위와 이에 대응되는 리프레시 비율을 포함하는 테이블을 이용할 수 있다. 또는 호스트(200)는 온도 정보를 이용하여 기설정된 수식을 이용하여 리프레시 비율을 산정할 수도 있다.
이어서, 호스트(200)는 세팅 커맨드를 스토리지 모듈(100)에 제공하여, 그룹별로 리프레시가 수행되는 휘발성 메모리 장치의 로우 개수를 다르게 설정한다(S450). 도 3의 S340에서 설명한 것과 같이, 세팅 커맨드는 DDR4의 MRS 커맨드 또는 DDR5의 MRW 커맨드일 수 있다. 도 3의 S350에서 설명한 것과 같이, 리프레시 비율을 A라고 하고, A=1일 때의 리프레시 커맨드 당 리프레시되는 로우 개수를 기준 로우 개수(R_a), A=1일 때의 리프레시 진행 시간을 기준 리프레시 진행 시간(tRFC_a)로 한다. 리프레시 동작의 재세팅이 필요한 휘발성 메모리 장치의 리프레시 진행 시간은 tRFC_a × A 로 산정될 수 있다. 또한, 리프레시 비율에 따른 리프레시 커맨드 당 리프레시되는 로우 개수는 R_a × A로 산정된다.
도 11는 런타임(run time) 중에 도 9의 스토리지 모듈의 동작 방법을 설명하기 위한 흐름도이다. 설명의 편의상, 이하에서 도 1 내지 도 10을 이용하여 설명한 것과 실질적으로 동일한 내용은 생략한다.
도 9 및 도 11를 참고하면, 호스트(도 1의 200)는 기설정된 인터벌마다, 스토리지 모듈(100)의 비휘발성 메모리 장치(예를 들어, EEPROM)(도 9의 135 참고)의 온도 센서로부터 모듈 온도를 제공받는다(S510). 모듈 온도는 스토리지 모듈(100)의 온도를 대표하는 온도이지만, 스토리지 모듈(100)에 포함된 휘발성 메모리 장치(150) 각각의 온도를 나타내는 것은 아니다.
이어서, 모듈 온도가 제1 온도 범위를 벗어나는지 확인한다(S520). 예를 들어, 이전 리프레시 동작의 세팅 단계에서 모듈 온도가 41~60℃ 온도 범위에 있었다면, 모듈 온도가 이 온도 범위를 벗어나는지를 확인한다.
모듈 온도가 제1 온도 범위 내에 있다면, S510으로 돌아간다.
반면 모듈 온도가 제1 온도 범위를 벗어난다면, 해당 랭크(rank)가 리프레시 중인지 확인한다(S530).
리프레시 중이 아니라면, 모든 뱅크를 프리차지하여 유휴(idle) 상태로 변환한다(S540).
리프레시 중이라면, 호스트(200)는 모든 휘발성 메모리 장치가 아닌, 일부 휘발성 메모리 장치의 온도 정보를 제공받는다(S550).
여기서 일부 휘발성 메모리 장치는, 다수의 휘발성 메모리 장치 각각의 이전 온도 정보들 중에서 가장 차이가 나는 2개의 이전 온도 정보에 대응되는 2개의 휘발성 메모리 장치일 수 있다. 구체적으로, 호스트(200)는 이전 리프레시 동작의 세팅 단계에서(예를 들어, 부팅 단계에서, 도 10의 S420 참고) 모든 휘발성 메모리 장치의 온도 정보를 제공받았다. 따라서, 모든 휘발성 메모리 장치 중에서 가장 높은 온도/가장 낮은 온도를 갖는 2개의 휘발성 메모리 장치가 어떤 것인지 알고 있다. 따라서, 호스트(200)는 이러한 2개의 휘발성 메모리 장치로부터 온도 정보를 제공받는다.
설계에 따라서는, 일부 휘발성 메모리 장치는, 이전의 재세팅시에 가장 높은 온도를 갖는 하나의 휘발성 메모리 장치일 수도 있다.
또는, 일부 휘발성 메모리 장치는, 이전의 재세팅시에 가장 낮은 온도를 갖는 하나의 휘발성 메모리 장치일 수도 있다.
이어서, 일부 휘발성 메모리 장치로부터 제공받은 온도 정보가 대응되는 제2 온도 범위를 벗어나는지를 확인한다.
구체적으로, 이전 온도 정보들 중에서 가장 차이가 나는 2개의 이전 온도 정보에 대응되는 2개의 휘발성 메모리 장치로부터 온도 정보를 받았다고 가정한다. 이전의 재세팅시에 가장 낮은 온도는 45℃이고, 가장 높은 온도는 90℃라고 가정한다. 이전의 재세팅시에는 45℃였던 휘발성 메모리 장치가 55℃가 되고, 이전의 재세팅시에는 90℃였던 휘발성 메모리 장치가 97℃가 되었다.
예를 들어, 45℃와 55℃는 동일한 온도 범위(예를 들어, 41~60℃의 온도 범위)에 속할 수 있다. 반면, 90℃는 85~95℃의 온도 범위에 속하였지만, 97℃는 85~95℃의 온도 범위를 벗어날 수 있다. 이와 같이 일부 휘발성 메모리 장치로부터 제공받은 온도 정보들 중에서 하나라도, 이전의 온도 범위(즉, 제2 온도 범위)를 벗어나게 되면, 리프레시 동작을 재세팅이 필요하다.
이어서, 리프레시 동작을 재세팅한다(S570).
구체적으로, 호스트(200)는 모든 휘발성 메모리 장치로부터 온도 정보들을 제공받는다(도 10의 S420 참고). 온도 정보를 기준으로 다수의 메모리 장치를 다수의 그룹으로 분류한다(도 10의 S430 참고). 또한 리프레시 비율을 새로 산정한다(도 10의 S440 참고). 리프레시 비율을 포함하는 세팅 커맨드를 스토리지 모듈(100)에 제공한다(도 10의 S450 참고). 스토리지 모듈(100)은 리프레시 비율을 이용하여, 그룹별로 리프레시가 수행되는 휘발성 메모리 장치의 로우 개수를 다르게 설정한다.
한편, 다시 도 9을 참고하면, RCD(125)의 일측에 배치된 다수의 휘발성 메모리 장치(150)과, RCD(125)의 타측에 배치된 다수의 휘발성 메모리 장치(150)는 서로 다른 채널에 의해서 호스트(200)와 통신할 수 있다. 예를 들어, RCD(125)의 일측에 배치된 다수의 휘발성 메모리 장치(150)는 채널A를 통해서, RCD(125)의 타측에 배치된 다수의 휘발성 메모리 장치(150)는 채널B를 통해서 호스트(200)와 통신할 수 있다. 따라서, 도 10 및 도 11를 이용한 방법으로 채널A와 연결된 다수의 휘발성 메모리 장치(150)의 리프레시 동작을 재세팅하는 동안에, 채널A와 연결된 다수의 휘발성 메모리 장치(150)는 일반적인 동작(예를 들어, 넌세팅 동작(리드/라이트 동작 등))을 수행할 수 있다.
도 12는 본 발명의 일 실시예에 따른 시스템(호스트-스토리지 모듈 시스템)을 설명하기 위한 블록도이다.
도 12를 참고하면, 시스템은 서로 연결된 호스트(200)와, 다수의 스토리지 모듈(101, 102, 103)을 포함한다.
다수의 스토리지 모듈(101, 102, 103)의 온도는 서로 다른 온도 범위에 속할 수 있다. 구체적으로, 각 스토리지 모듈(101, 102, 103)은 온도 센서를 포함하고, 온도 센서가 측정한 온도가 서로 다른 온도 범위에 속할 수 있다. 온도 센서는 각 스토리지 모듈(101, 102, 103)에 설치된 비휘발성 메모리 장치(EERPOM)에 있을 수 있다.
이에 따라, 다수의 스토리지 모듈(101, 102, 103)은 서로 다른 리프레시 비율에 대응될 수 있다. 예를 들어, 스토리지 모듈(101)의 리프레시 비율은 1이고, 스토리지 모듈(102)의 리프레시 비율은 1.2이고, 스토리지 모듈(103)의 리프레시 비율은 0.8일 수 있다.
서로 다른 리프레시 비율에 대응되는 다수의 스토리지 모듈(101, 102, 103) 각각은, 리프레시 커맨드 당 리프레시되는 로우 개수가 서로 다를 수 있다. 또는 리프레시 인터벌 시간이 서로 다를 수 있다.
스토리지 모듈(예를 들어, 101)의 리프레시 비율이 B라면, 하나의 스토리지 모듈(예를 들어, 101)에 포함되는 모든 휘발성 메모리 장치의 리프레시 동작은 리프레시 비율(B)에 의해 조정된다. 즉, 스토리지 모듈(예를 들어, 101)에 포함되는 모든 휘발성 메모리 장치에서, 리프레시 커맨드 당 리프레시되는 로우 개수는 동일하게 조정될 수 있다. 또는, 스토리지 모듈(예를 들어, 101)에 포함되는 모든 휘발성 메모리 장치의 리프레시 인터벌 시간은 서로 동일하게 조정될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 시스템을 설명하기 위한 도면이다.
도 13을 참고하면, 시스템(600)(예를 들어, 서버 시스템) 내에는, 공기 흐름을 생성하는 팬(610)과, 팬(610)의 공기 흐름에 의해 냉각되는 적어도 하나의 스토리지 모듈(100)을 포함한다.
스토리지 모듈(100)은, 도시된 것과 같이, 제1 방향(DR1)으로 배치될 수 있다.
스토리지 모듈(100)은 전술한 것과 같이, RCD(125)와 RCD(125)의 양측에 배치되는 다수의 휘발성 메모리 장치(150)를 포함한다. 그룹(G5)는 모듈 기판(109)의 일측에 배치되고, 다수의 휘발성 메모리 장치(150)를 포함한다. 그룹(G6)는 모듈 기판(109)의 타측에 배치되고, 다수의 휘발성 메모리 장치(150)를 포함한다.
팬(610)은, 도시된 것과 같이, 제1 방향(DR1)으로 공기 흐름을 형성시킬 수 있다. 즉, 공기 흐름은 스토리지 모듈(100)의 모듈 기판의 일측에서 타측 방향으로 형성될 수 있다.
그룹(G5)은 그룹(G6)에 비해서, 팬(610)과 상대적으로 가깝다. 즉, 그룹(G5)은 팬(610)과 제1 거리만큼 이격되고, 그룹(G6)은 팬(610)과 제1 거리보다 먼 제2 거리만큼 이격될 수 있다. 그룹(G5)은 그룹(G6)보다 가깝기 때문에, 팬(610)은 그룹(G6)보다 그룹(G5)를 더 많이 냉각시킨다. 예를 들어, 그룹(G6)과 그룹(G5)의 온도차이는 약 30℃ 이상일 수 있다.
여기에서, 호스트(200)의 제1 리프레시 커맨드에 따라 그룹(G5)의 다수의 휘발성 메모리 장치(150)는 제1 개수의 로우가 리프레시된다. 반면, 호스트(200)의 제2 리프레시 커맨드에 따라 다수의 휘발성 메모리 장치(150)는 제1 개수보다 많은 제2 개수의 로우가 리프레시될 수 있다. 그룹(G5)는 냉각이 잘 되기 때문에, 리프레시되는 로우의 개수를 줄일 수 있다. 따라서, 그룹(G5)은 라이트/리드할 시간이 충분해지기 때문에, 시스템 성능이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 스토리지 모듈 120: 제어 모듈
121: 세팅 제어기 125: 리프레시 제어기
130: 레지스터 150: 메모리 장치
200: 호스트 210: 호스트 컨트롤러
220: 호스트 레지스터

Claims (20)

  1. 다수의 휘발성 메모리 장치 각각의 온도 정보를 호스트에 제공하고,
    상기 호스트로부터 상기 다수의 휘발성 메모리 장치의 리프레시 동작과 관련된 세팅 커맨드를 제공받되, 상기 세팅 커맨드는 상기 호스트의 리프레시 커맨드에 대응하여, 리프레시가 수행되는 상기 휘발성 메모리 장치의 로우(row)의 개수를 그룹별로 다르게 설정하기 위한 것이고, 상기 그룹은 상기 온도 정보를 기초로 분류된 적어도 하나의 휘발성 메모리 장치를 포함하는, 스토리지 모듈의 동작 방법.
  2. 제 1항에 있어서,
    상기 세팅 커맨드는 상기 온도 범위에 대응되는 리프레시 비율을 나타내는 제1 비트를 포함하는, 스토리지 모듈의 동작 방법.
  3. 제 2항에 있어서,
    상기 세팅 커맨드는 상기 휘발성 메모리 장치가 해당하는 온도 범위를 나타내는 제2 비트를 더 포함하는, 스토리지 모듈의 동작 방법.
  4. 제 2항에 있어서,
    상기 세팅 커맨드는 상기 휘발성 메모리 장치의 로우의 개수를 그룹별로 다르게 설정하는 기능을 사용할지 여부를 나타내는 제3 비트를 더 포함하는, 스토리지 모듈의 동작 방법.
  5. 제 1항에 있어서,
    상기 스토리지 모듈은, 온도 센서를 포함하는 비휘발성 메모리 장치를 더 포함하고,
    상기 다수의 휘발성 메모리 장치 각각의 온도 정보를 호스트에 제공하기 전에, 상기 온도 센서의 모듈 온도를 상기 호스트에 제공하는 것을 더 포함하는, 스토리지 모듈의 동작 방법.
  6. 제 5항에 있어서,
    상기 다수의 휘발성 메모리 장치 각각의 온도 정보를 호스트에 제공하는 것과 상기 온도 센서의 모듈 온도를 상기 호스트에 제공하는 것 사이에, 상기 다수의 휘발성 메모리 장치 중 일부의 휘발성 메모리 장치의 온도 정보를 호스트에 제공하는 것을 더 포함하는, 스토리지 모듈의 동작 방법.
  7. 제 1항에 있어서,
    상기 세팅 커맨드를 제공받은 후에, 업데이트 딜레이 시간(tMOD)이 경과한 후에, 넌세팅(non-setting) 커맨드를 제공받는 것을 더 포함하는, 스토리지 모듈의 동작 방법.
  8. 제 1항에 있어서,
    상기 스토리지 모듈은 제1 채널에 연결된 다수의 휘발성 메모리 장치와, 상기 제1 채널과는 독립된 제2 채널에 연결된 다수의 휘발성 메모리 장치를 포함하고,
    상기 제1 채널에 연결된 상기 다수의 휘발성 메모리 장치는 상기 세팅 커맨드에 의해 재세팅 동작을 진행하는 동안에,
    상기 제2 채널에 연결된 상기 다수의 휘발성 메모리 장치는 넌세팅 동작을 수행하는, 스토리지 모듈의 동작 방법.
  9. 스토리지 모듈의 다수의 휘발성 메모리 장치 각각으로부터 다수의 온도 정보를 제공받고,
    상기 다수의 온도 정보를 기초로, 상기 다수의 휘발성 메모리 장치를 다수의 그룹으로 분류하고,
    상기 스토리지 모듈에 상기 다수의 휘발성 메모리 장치의 리프레시 동작과 관련된 세팅 커맨드를 제공하되, 상기 세팅 커맨드는 리프레시 커맨드에 대응하여, 리프레시가 수행되는 상기 휘발성 메모리 장치의 로우(row)의 개수를 상기 그룹별로 다르게 설정하기 위한 것인, 호스트의 동작 방법.
  10. 제 9항에 있어서,
    상기 세팅 커맨드는 상기 온도 범위에 대응되는 리프레시 비율을 나타내는 비트를 포함하는, 스토리지 모듈의 동작 방법.
  11. 제 9항에 있어서,
    상기 스토리지 모듈은, 온도 센서를 포함하는 비휘발성 메모리 장치를 더 포함하고,
    상기 다수의 휘발성 메모리 장치 각각의 온도 정보를 호스트에 제공하기 전에, 상기 온도 센서의 모듈 온도를 제공받는 것을 더 포함하는, 스토리지 모듈의 동작 방법.
  12. 제 11항에 있어서,
    상기 모듈 온도가 제1 온도 범위를 벗어나는 경우, 상기 다수의 휘발성 메모리 장치 중 일부의 휘발성 메모리 장치의 온도 정보를 제공받고,
    상기 일부의 휘발성 메모리 장치의 온도 정보가 대응되는 제2 온도 범위를 벗어나는 경우, 상기 다수의 휘발성 메모리 장치 각각으로부터 다수의 온도 정보를 제공받는, 스토리지 모듈의 동작 방법.
  13. 제 12항에 있어서,
    상기 일부의 휘발성 메모리 장치는, 다수의 휘발성 메모리 장치 각각의 이전 온도 정보들 중에서 가장 큰 차이가 나는 2개의 이전 온도 정보에 대응되는 2개의 휘발성 메모리 장치인, 스토리지 모듈의 동작 방법.
  14. 제 9항에 있어서,
    상기 그룹별로 리프레시 인터벌 시간(tREFi)을 다르게 설정하고, 상기 설정된 커맨드 인터벌 시간에 따라 상기 스토리지 모듈에 리프레시 커맨드를 제공하는 것을 더 포함하는, 호스트의 동작 방법.
  15. 다수의 제1 휘발성 메모리 장치를 포함하고, 상기 다수의 제1 휘발성 메모리 장치 각각의 제1 온도는 제1 온도 범위 내에 위치하고, 호스트의 제1 리프레시 커맨드에 따라 상기 다수의 제1 휘발성 메모리 장치는 제1 개수의 로우가 리프레시되는 제1 그룹; 및
    다수의 제2 휘발성 메모리 장치를 포함하고, 상기 다수의 제2 휘발성 메모리 장치 각각의 제2 온도는 상기 제1 온도 범위와 다른 제2 온도 범위 내에 위치하고, 상기 호스트의 제2 리프레시 커맨드에 따라 상기 다수의 제2 휘발성 메모리 장치는 상기 제1 개수와 다른 제2 개수의 로우가 리프레시되는 제2 그룹을 포함하는, 스토리지 모듈.
  16. 제 15항에 있어서,
    주기적으로 호스트에 모듈 온도를 제공하는 온도 센서를 포함하는 비휘발성 메모리 장치를 더 포함하는, 스토리지 모듈.
  17. 제 15항에 있어서,
    런타임(runtime) 중에, 호스트에 상기 다수의 제1 및 제2 휘발성 메모리 장치 각각의 온도 정보를 제공하고,
    상기 온도 정보에 따라, 상기 다수의 제1 및 제2 휘발성 메모리 장치에 대한 리프레시 비율이 조정되는, 스토리지 모듈.
  18. 공기 흐름을 생성하는 팬(pan);
    상기 팬의 공기 흐름에 의해 냉각되는 스토리지 모듈을 포함하되,
    상기 스토리지 모듈은,
    모듈 기판과,
    상기 모듈 기판의 일측에 배치되고, 다수의 제1 휘발성 메모리 장치를 포함하는 제1 그룹과,
    상기 모듈 기판의 타측에 배치되고, 다수의 제2 휘발성 메모리 장치를 포함하는 제2 그룹을 포함하고,
    호스트의 제1 리프레시 커맨드에 따라 상기 다수의 제1 휘발성 메모리 장치는 제1 개수의 로우가 리프레시되고,
    호스트의 제2 리프레시 커맨드에 따라 상기 다수의 제2 휘발성 메모리 장치는 상기 제1 개수보다 많은 제2 개수의 로우가 리프레시되는, 시스템.
  19. 다수의 로우(row)로 배열된 다수의 휘발성 메모리 셀을 포함하는 반도체 장치로서,
    상기 반도체 장치가 제1 온도 범위에 속하는 제1 온도인 경우에는, 호스트의 제1 리프레시 커맨드에 대응하여 제1 개수의 로우가 리프레시되고,
    상기 반도체 장치가 제2 온도 범위에 속하는 제2 온도인 경우에는, 호스트의 제2 리프레시 커맨드에 대응하여 상기 제1개수와 다른 제2 개수의 로우가 리프레시되는, 반도체 장치.
  20. 모든 뱅크가 유휴(idle) 상태에서, 온도 범위에 대응되는 제1 비트와, 상기 온도 범위에 대응되는 리프레시 비율을 나타내는 제2 비트를 포함하는 세팅 커맨드를 제공받고,
    업데이트 딜레이 시간 동안, 상기 리프레시 비율에 따라 호스트의 리프레시 커맨드에 대응하여 리프레시가 수행되는 휘발성 메모리 장치의 로우(row)의 개수를 조절하고,
    상기 업데이트 딜레이 시간이 경과한 후에, 넌세팅 커맨드를 제공받는 것을 포함하는, 스토리지 모듈의 동작 방법.
KR1020200148331A 2020-11-09 2020-11-09 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법 KR20220062756A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200148331A KR20220062756A (ko) 2020-11-09 2020-11-09 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
US17/359,841 US11940932B2 (en) 2020-11-09 2021-06-28 Memory device, storage module, host and operating methods for performing a refresh operation based on temperature information
DE102021118836.9A DE102021118836A1 (de) 2020-11-09 2021-07-21 Speichervorrichtung, speichereinrichtung, host und betriebsverfahren dafür
CN202111281640.0A CN114464227A (zh) 2020-11-09 2021-11-01 存储器设备、存储设备、主机及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200148331A KR20220062756A (ko) 2020-11-09 2020-11-09 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220062756A true KR20220062756A (ko) 2022-05-17

Family

ID=81256297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200148331A KR20220062756A (ko) 2020-11-09 2020-11-09 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법

Country Status (4)

Country Link
US (1) US11940932B2 (ko)
KR (1) KR20220062756A (ko)
CN (1) CN114464227A (ko)
DE (1) DE102021118836A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220091162A (ko) * 2020-12-23 2022-06-30 삼성전자주식회사 온도에 대한 리프레쉬 레이트 승수와 상관없는 메모리 장치의 리프레쉬 방법
KR20230099077A (ko) * 2021-12-27 2023-07-04 에스케이하이닉스 주식회사 리프레시 동작의 파워공급을 제어하기 위한 장치 및 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170062040A1 (en) 2015-08-27 2017-03-02 Samsung Electronics Co., Ltd. Dynamic random access memory device, operating method of the same, and memory module including the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373489A (ja) * 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US7305518B2 (en) * 2004-10-20 2007-12-04 Hewlett-Packard Development Company, L.P. Method and system for dynamically adjusting DRAM refresh rate
US7206244B2 (en) 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
KR100725992B1 (ko) 2005-11-04 2007-06-08 삼성전자주식회사 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법
US7765825B2 (en) 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
TWI303763B (en) 2006-01-25 2008-12-01 Via Tech Inc Device and method for controlling refresh rate of memory
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
US9442816B2 (en) 2011-11-30 2016-09-13 International Business Machines Corporation Implementing memory performance management and enhanced memory reliability accounting for thermal conditions
US9069717B1 (en) 2012-03-06 2015-06-30 Inphi Corporation Memory parametric improvements
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
KR102140783B1 (ko) * 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102315277B1 (ko) * 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10115437B1 (en) 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
US20190026028A1 (en) * 2017-07-24 2019-01-24 Qualcomm Incorporated Minimizing performance degradation due to refresh operations in memory sub-systems
US11250902B2 (en) * 2019-09-26 2022-02-15 Intel Corporation Method and apparatus to reduce power consumption for refresh of memory devices on a memory module
WO2021147043A1 (zh) * 2020-01-22 2021-07-29 华为技术有限公司 一种存储器、控制器、刷新方法及存储系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170062040A1 (en) 2015-08-27 2017-03-02 Samsung Electronics Co., Ltd. Dynamic random access memory device, operating method of the same, and memory module including the same

Also Published As

Publication number Publication date
US20220147277A1 (en) 2022-05-12
US11940932B2 (en) 2024-03-26
DE102021118836A1 (de) 2022-05-12
CN114464227A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
US11031065B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
US9927986B2 (en) Data storage device with temperature sensor and temperature calibration circuitry and method of operating same
US8069300B2 (en) Solid state storage device controller with expansion mode
US7843753B2 (en) Integrated circuit including memory refreshed based on temperature
US10096345B2 (en) Semiconductor devices
KR102384706B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR102321745B1 (ko) 동적 랜덤 액세스 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 메모리 모듈
US20200371869A1 (en) Semiconductor memory devices, and methods of operating semiconductor memory devices
US11074127B1 (en) Semiconductor memory devices and methods of operating semiconductor memory devices
KR20090130866A (ko) Ｎａｎｄ 인터페이스
CN114627922A (zh) 半导体存储器装置和包括其的存储器系统
KR20220062756A (ko) 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법
KR102396741B1 (ko) 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
KR20190036893A (ko) 메모리 장치 및 그것의 제어 방법
EP4141872A1 (en) Memory controller and memory system including the same
US11955159B2 (en) Semiconductor memory device and memory system including the same
US20220147274A1 (en) Storage device and operating method thereof
KR20180045371A (ko) 온도 제어 장치, 이를 포함하는 반도체 장치 및 반도체 장치의 제어 방법
US11922989B2 (en) Memory device, memory system having the same and method of operating the same
US20220051744A1 (en) Memory controller with adaptive refresh rate controlled by error bit information
US10990497B2 (en) Data storage system and method for operating non-volatile memory
US11804254B2 (en) Memory device and method of refreshing memory device based on temperature
US20230147402A1 (en) Memory system, refresh control circuit, and refresh control method
KR20220155518A (ko) 전자 장치, 호스트의 동작 방법, 메모리 모듈의 동작 방법, 및 메모리 장치의 동작 방법