CN107068175B - 易失性存储器设备、其信息提供方法及其刷新控制方法 - Google Patents

易失性存储器设备、其信息提供方法及其刷新控制方法 Download PDF

Info

Publication number
CN107068175B
CN107068175B CN201710063703.2A CN201710063703A CN107068175B CN 107068175 B CN107068175 B CN 107068175B CN 201710063703 A CN201710063703 A CN 201710063703A CN 107068175 B CN107068175 B CN 107068175B
Authority
CN
China
Prior art keywords
refresh
memory device
controller
volatile memory
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710063703.2A
Other languages
English (en)
Other versions
CN107068175A (zh
Inventor
卢亮均
宋镐永
申相雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160087630A external-priority patent/KR20170093053A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107068175A publication Critical patent/CN107068175A/zh
Application granted granted Critical
Publication of CN107068175B publication Critical patent/CN107068175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Abstract

一种易失性存储器设备包括刷新控制器，该刷新控制器被配置为控制在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行的隐藏刷新操作。易失性存储器设备被配置为响应于接收到刷新命令来执行常规刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间隐藏刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于刷新信息在参考时间的剩余部分期间执行期望数目的常规刷新操作。常规刷新操作的期望数目是基于参考时间期间的刷新操作的目标数目与参考时间期间的隐藏刷新操作的计数值之间的差的整数。

Description

易失性存储器设备、其信息提供方法及其刷新控制方法
对相关申请的交叉引用
本申请要求于2016年2月3日向韩国知识产权局提交的韩国专利临时申请第10-2016-0013631号和2016年7月11日向韩国知识产权局提交的韩国专利申请第10-2016-0087630号的优先权。以上引用的申请中的每个的全部内容通过引用并入于此。
技术领域
一些示例实施例涉及一种半导体存储器设备，并且具体地，涉及一种包括刷新信息生成器的易失性存储器设备和电子设备、其信息提供方法和/或其刷新控制方法。
背景技术
半导体存储器设备指的是在诸如计算机、智能电话、智能平板等等之类的主机设备的控制下存储数据的设备。半导体存储器设备包括诸如动态随机存取存储器(DRAM)或静态RAM(SRAM)之类的易失性存储器设备。作为易失性存储器设备的示例，DRAM设备周期性地执行刷新操作以使得存储在其中的数据不丢失。通常，为了限制和/或阻止刷新操作中的数据的冲突，存储器设备不接收写入或读取命令。
为了向主机提供高容量存储器，通常，易失性存储器设备可以实施为存储器模块的形式。在存储器模块中包括的多个易失性存储器设备上执行的刷新操作由主机和存储器控制器管理。
然而，根据对于存储器模块和存储器设备的高容量和高集成的趋势，主机(和/或存储器控制器)针对每个存储器设备来控制刷新操作变得复杂。另外，如上所述，如果刷新命令的数目增加，则处理数据的效率可能因为存储器设备不接收写入或读取命令而降低。
发明内容
发明构思涉及包括用于生成与易失性存储器设备的刷新执行状态有关的刷新信息的刷新信息生成器的易失性存储器设备、包括该易失性存储器设备的电子设备、提供该刷新信息的方法以及该易失性存储器设备和/或电子设备的刷新控制方法。
在一些示例实施例中，一种存储器系统包括易失性存储器设备和与该易失性存储器设备相连接的存储器控制器。易失性存储器设备包括与存储单元相连接的刷新控制器。易失性存储器设备被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行隐藏刷新操作。刷新控制器被配置为基于易失性存储器设备在参考时间期间执行隐藏刷新操作的次数来生成刷新信息。存储器控制器被配置为基于刷新信息来控制针对常规刷新操作的安排(schedule)。存储器控制器被配置为控制易失性存储器设备根据安排来执行常规刷新操作。
在一些示例实施例中，一种存储器系统包括易失性存储器设备和与该易失性存储器设备相连接的存储器控制器。易失性存储器设备包括与存储单元相连接的刷新控制器。易失性存储器设备被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行隐藏刷新操作。刷新控制器被配置为基于易失性存储器设备执行隐藏刷新操作的次数来生成刷新信息。刷新控制器被配置为如果易失性存储器设备执行隐藏刷新操作则更新刷新信息。存储器控制器被配置为基于刷新信息来控制在参考时间的剩余部分期间针对常规刷新操作的安排。存储器控制器被配置为控制易失性存储器设备根据安排来执行常规刷新操作。
在一些示例实施例中，一种存储器系统包括易失性存储器设备和与该易失性存储器设备相连接的存储器控制器。易失性存储器设备包括与存储单元相连接的刷新控制器。易失性存储器设备被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行隐藏刷新操作。刷新控制器被配置为基于易失性存储器设备在参考时间期间执行隐藏刷新操作的次数来生成刷新信息。存储器控制器被配置为基于刷新信息生成刷新命令以在易失性存储器设备中执行常规刷新操作。
在一些示例实施例中，一种存储器系统包括易失性存储器设备和存储器控制器。易失性存储器设备包括与存储单元相连接的刷新控制器。易失性存储器设备被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行第一刷新操作。易失性存储器设备被配置为响应于来自存储器控制器的刷新命令而执行第二刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间第一刷新操作的性能指标来生成刷新信息。存储器控制器被配置为基于刷新信息来在参考时间的剩余部分期间将第二刷新操作安排期望次数。存储器控制器被配置为控制易失性存储器设备根据安排来执行第二刷新操作。
根据一些示例实施例，一种易失性存储器设备包括与存储单元相连接的刷新控制器。刷新控制器被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时控制在存储单元的第一部分上执行的隐藏刷新操作。刷新控制器被配置为基于易失性存储器设备在参考时间期间执行隐藏刷新操作的次数来生成刷新信息。易失性存储器设备被配置为响应于从主机接收到N个刷新命令而在参考时间期间执行N个常规刷新操作。N是与参考时间期间的刷新操作的目标数目和易失性存储器设备在参考时间期间执行隐藏刷新操作的次数之间的差相对应的整数。
根据一些示例实施例，一种易失性存储器设备包括与存储单元相连接的刷新控制器。易失性存储器设备被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行隐藏刷新操作。刷新控制器被配置为生成要被提交给存储器控制器的刷新信息。刷新信息基于易失性存储器设备在参考时间期间执行隐藏刷新操作的次数。
根据一些示例实施例，一种易失性存储器设备包括与存储单元相连接的刷新控制器。刷新控制器被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时控制在存储单元的第一部分上执行的隐藏刷新操作。易失性存储器设备被配置为响应于来自外部存储器控制器的刷新命令而执行常规刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间隐藏刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于刷新信息在参考时间的剩余部分期间执行期望数目的常规刷新操作。常规刷新操作的期望数目是与参考时间期间的刷新操作的目标数目和刷新度量之间的差相对应的整数，刷新度量包括易失性存储器设备在参考时间期间执行隐藏刷新操作的次数。
根据一些示例实施例，一种易失性存储器设备包括与存储单元相连接的刷新控制器。刷新控制器被配置为在易失性存储器设备在存储单元的第二部分上执行有效操作的同时控制在存储单元的第一部分上执行的第一刷新操作。易失性存储器设备被配置为响应于来自外部存储器控制器的刷新命令而执行第二刷新操作。刷新控制器被配置为基于在参考时间的第一部分期间第一刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于易失性存储器设备在参考时间的剩余部分期间从外部控制器接收到刷新命令的次数来在参考时间的剩余部分期间执行期望数目的第二刷新操作。
根据一些示例实施例，提供了一种操作存储器系统的方法，该存储器系统包括与存储器控制器相连接的易失性存储器设备。易失性存储器设备包括与刷新控制器相连接的存储单元。该方法包括：在参考时间期间在存储单元上执行N个隐藏刷新操作；基于N个隐藏刷新操作和在参考时间的第一部分期间执行的常规刷新操作的数目，利用刷新控制器生成刷新信息；以及基于刷新信息，利用存储器控制器在参考时间的剩余部分期间执行M个额外的常规刷新操作。M和N是整数。
根据一些示例实施例，提供了一种操作存储器系统的方法，该存储器系统包括与存储器控制器相连接的易失性存储器设备。易失性存储器设备包括与刷新控制器相连接的存储单元。该方法包括：在参考时间期间在存储单元上执行至少一个隐藏刷新操作；基于至少一个隐藏刷新操作的计数数目和在参考时间期间执行的常规刷新操作的数目，利用刷新控制器生成刷新信息；以及基于刷新信息，利用存储器控制器在参考时间的剩余部分期间执行M个额外的常规刷新操作。M对应于刷新操作的目标数目与参考时间期间的以下两者之间的差：至少一个隐藏刷新操作的计数数目和常规刷新操作的数目。
根据一些示例实施例，提供了一种操作存储器系统的方法，该存储器系统包括与存储器控制器相连接的易失性存储器设备。易失性存储器设备包括与刷新控制器相连接的存储单元。该方法包括：在参考时间的第一部分期间在存储单元的第一部分上执行第一刷新操作并且在存储单元的第二部分上执行有效操作至少一次；基于在参考时间的第一部分期间第一刷新操作的性能指标，利用刷新控制器生成刷新信息；将刷新信息提供给存储器控制器；利用存储器控制器来基于刷新信息在参考时间的剩余部分期间将第二刷新操作安排期望次数；以及根据安排在参考时间的剩余部分期间在易失性存储器设备上执行第二刷新操作。
根据一些示例实施例，一种存储器控制器包括：被配置为接收来自主机的数据请求的主机接口，被配置为向易失性存储器设备提供命令并且接收从易失性存储器设备生成的刷新信息的存储器接口，以及刷新管理器。刷新信息包括以下之一：易失性存储器设备在参考时间的第一部分期间执行的至少一个隐藏刷新操作的性能指标；以及易失性存储器设备在参考时间的第一部分期间执行的至少一个隐藏刷新操作的性能指标和存储器设备在参考时间的第一部分期间执行的至少一个常规刷新操作的性能指标。刷新管理器被配置为基于刷新信息来在参考时间的剩余部分期间将常规刷新操作安排期望次数。刷新管理器被配置为控制易失性存储器设备根据安排来执行常规刷新操作。期望次数基于参考值与在参考时间的第一部分期间分别地执行的至少一个隐藏刷新操作和至少一个常规刷新操作的计数值之间的差。
附图说明
图1是根据发明构思的一些示例实施例图示出包括存储器设备的电子设备的图；
图2是根据发明构思的一些示例实施例图示出图1的存储器设备的框图；
图3是根据发明构思的一些示例实施例图示出图2的存储器设备的操作的流程图；
图4是用于描述隐藏刷新操作的图；
图5是根据发明构思的一些示例实施例图示出包括多个存储组(bank)的图2的存储单元阵列的框图；
图6是根据发明构思的一些示例实施例图示出图3中所示的刷新控制器的框图；
图7和图8是根据发明构思的一些示例实施例图示出图6中所示的刷新信息生成器的框图；
图9是用于描述图7和图8的刷新信息生成器的操作的时序图；
图10是根据发明构思的一些示例实施例图示出图6中所示的刷新信息生成器的框图；
图11是用于描述图10的刷新信息生成器的操作的时序图；
图12是根据发明构思的一些示例实施例图示出图1的电子设备的操作的流程图；
图13是根据发明构思的一些示例实施例图示出图1的电子设备的操作的时序图；
图14是根据发明构思的一些示例实施例图示出图1的电子设备的操作的时序图；
图15是根据发明构思的一些示例实施例图示出存储器设备的框图；
图16是图示出应用了根据发明构思的一些示例实施例的存储器设备的堆叠式存储器设备的框图；
图17和图18是根据发明构思的一些示例实施例图示出存储器模块的图；以及
图19是图示出应用了根据发明构思的一些示例实施例的存储器设备或存储器模块的用户系统的框图。
具体实施方式
下面，详细并且清楚地描述发明构思的一些示例实施例，以使得本领域普通技术人员可以实施发明构思。
图1是根据发明构思的一些示例实施例图示出包括存储器设备的电子设备的图。参考图1，电子设备1可以包括主机10、存储器控制器50和存储器设备100。例如，电子设备1可以是包括主机10、存储器控制器50和存储器设备100的单个系统。可替选地，电子设备1的主机10、存储器控制器50和/或存储器设备100可以分别地采用单独的设备来实施。例如，主机10可以在存储器控制器50和存储器设备100的外部。存储器控制器50可以在主机10的外部并且通过系统总线(未示出)连接到存储器设备100。可替选地，存储器控制器50可以在存储器设备100的外部并且是主机10的一部分。
存储器控制器50可以连接到存储器设备100。存储器控制器50可以包括主机接口52(例如，总线接口)、存储器接口54、纠错电路(error correction circuit，ECC)58和刷新管理器56。存储器控制器50可以被配置为根据来自主机10的请求和/或数据来控制存储器设备100。存储器控制器50可以从主机10接收数据请求(例如，读取请求、写入请求)和/或数据。存储器控制器50可以通过主机接口52从主机10接收数据请求并且通过存储器接口54向易失性存储器设备100提供命令和/或从易失性存储器设备100接收刷新信息。ECC电路58可以对来自存储器设备100的读取数据执行ECC操作和/或向存储器设备100写入数据来纠正比特差错。刷新管理器56可以被配置为向存储器设备100提供命令和/或从存储器设备100接收刷新信息RFR_inf。存储器控制器可向存储器设备100提供命令CMD、地址ADDR和数据DATA，并且可以从存储器设备100接收刷新信息RFR_inf和数据DATA。
主机10可以是包括通用处理器或应用处理器的处理器电路或者电子设备。可替选地，主机10可以是包括一个或多个处理器的以下计算设备：个人计算机、外围设备、数字相机、个人数字助理(personal digital assistant，PDA)、便携式媒体播放器(portablemedia player，PMP)、智能电话或者可穿戴设备。然而，发明构思不限于此。
存储器设备100可以存储从主机10提供的数据或者要提供给主机10的数据。存储器100可以采用包括易失性存储器的所有存储介质来实施。例如，存储器设备100可以包括DRAM、SRAM、晶闸管RAM(thyristor RAM，TRAM)、零电容RAM(zero capacitor RAM，Z-RAM)、双晶体管RAM(twin transistor RAM，TTRAM)、磁阻RAM(magnetoresistive RAM，MRAM)，等等。发明构思的示例实施例也可以应用到包括易失性存储器的所有存储介质。例如，存储器设备100可以包括无缓冲双列直插式存储器模块(unbuffered dual in-line memorymodule，UDIMM)、寄存式DIMM(registered DIMM，RDIMM)、负载降低DIMM(load reducedDIMM，LRDIMM)、非易失性DIMM(Non Volatile DIMM，NVDIMM)，等等。上述示例只是用于说明发明构思的示例，而发明构思不限于此。
下面，为了描述的方便，将描述单个DRAM设备作为图1的存储器设备100的示例。然而，发明构思可以应用到包括易失性存储器的各种存储设备。
存储器设备100可以与主机10和存储器控制器50通信。例如，存储器设备100可以基于各种有线通信协议和各种无线通信协议中的一个或多个来与主机10和存储器控制器50通信，所述有线通信协议诸如通用串行总线(universal serial bus，BUS)、小型计算机系统接口(small computer system interface，SCSI)、PCIe、移动PCIe(mobile PCIe，M-PCIe)、先进技术附件(advanced technology attachment，ATA)、并行ATA(parallel ATA，PATA)、串行ATA(serial ATA，SATA)、串行附接SCSI(serial attached SCSI，SAS)、集成驱动电子器件(integrated drive electronics，IDE)、火线(Firewire)、通用闪存(universal flash storage，UFS)、传输控制协议/互联网协议(transmission controlprotocol/Internet protocol，TCP/IP)，所述无线通信协议诸如长期演进(long termevolution，LTE)、WiMax，全球移动通信系统(global system for mobile communication，GSM)、码分多址(code division multiple access，CDMA)、高速分组接入(high speedpacket access，HSPA)、蓝牙、近场通信(near field communication，NFC)、Wi-Fi和射频识别(radio frequency identification，RFID)。然而，发明构思不限于此。
存储器设备100可以响应于来自存储器控制器50的命令CMD和地址ADDR来执行写入操作、读取操作或刷新操作。例如，存储器控制器50可以响应于从主机10接收到数据读取请求或数据写入请求而向存储器设备100施加读取命令或写入命令。如上所述，存储器设备100包括易失性存储器。易失性存储器具有存储在其中的数据在特定时间之后消失的特性。为了保持存储的数据，易失性存储器周期性地执行刷新操作。刷新操作是周期性地重写存储在易失性存储器中的数据的操作。存储器设备100的写入操作、读取操作和刷新操作如下执行。
在写入操作中，响应于来自主机10的写入请求，存储器控制器50将活跃命令和行地址与时钟一起提供给存储器设备100。在特定时间之后，存储器控制器50将写入命令和列地址与时钟一起提供给存储器设备100。之后，存储器控制器50从主机10接收要写入的数据并且存储器控制器50向存储器设备100提供要写入的数据。存储器设备100将接收到的数据写入在由行地址和列地址选择的存储器区域中。
在读取操作中，响应于来自主机10的读取请求，存储器控制器50将活跃命令和行地址与时钟一起提供给存储器设备100。在特定时间之后，存储器控制器50将读取命令和列地址与时钟一起提供给存储器设备100。存储器设备100在特定时间之后将请求读取的数据提供给存储器控制器50。存储器控制器50可将请求读取的数据提供给主机10。
在刷新操作中，存储器控制器50可以针对每个常规刷新执行时段tREFI将刷新命令与时钟一起提供给存储器设备100。下面，根据存储器控制器50的刷新命令执行的刷新操作被称为“常规刷新操作”。可替选地，存储器控制器50可以在推迟或提前(pull in)常规刷新执行时段tREFI之后向存储器设备100提供刷新命令。下面，假定通过常规刷新执行时段tREFI的推迟或提前在“N”个常规刷新执行时段(N x tREFI)上执行“N”个常规刷新操作。另外，下面，“N”个常规刷新执行时段(N x tREFI)被称为“参考时间”。在此情况下，不需要针对每个常规刷新执行时段tREFI周期性地输入刷新命令到存储器设备100，并且对于“N”个常规刷新执行时段(N x tREFI)甚至可以在可能进行刷新操作的任何时间点执行“N”个常规刷新操作。在存储器设备100中，“N”的最大值可以根据JEDEC(Joint Electron DeviceEngineering Council，联合电子设备工程委员会)标准定义。
存储器设备100在刷新地址的存储单元上执行刷新操作，该刷新地址是基于刷新命令在存储器设备100中生成的。存储器设备100在根据命令执行刷新操作时在刷新执行时间tRFC期间不接收写入或读取命令。原因是如果在执行刷新操作时处理读取或写入命令，则通过写入或读取操作要访问的存储单元的数据与在其上执行刷新操作的行地址的存储单元的数据冲突。另外，除了常规刷新操作以外，存储器设备100还可以响应于来自存储器控制器50的刷新命令执行用于特殊目的的刷新操作。将参考图13来描述用于相对应刷新操作的命令。
存储器设备100在一个刷新周期期间在其所有存储单元上执行刷新操作。也就是说，一个刷新周期包括多个常规刷新执行时段tREFI和多个参考时间。通常，刷新周期的时段是固定的。由于在存储器设备100的所有存储单元上执行刷新操作，所以常规刷新执行时段tREFI和刷新执行时间tRFC可以根据存储器设备100的存储容量而变化。常规刷新执行时段tREFI和刷新执行时间tRFC根据JEDEC标准定义。如果一个刷新周期结束，则存储器设备100在新的刷新周期期间再次在其所有存储单元上执行刷新操作。
根据发明构思的一些示例实施例的存储器设备100响应于存储器控制器50的命令执行常规刷新操作，或者执行隐藏刷新操作，在隐藏刷新操作中，在没有存储器控制器50的命令的情况下执行刷新操作。下面，隐藏刷新操作被称为在存储器设备100处理写入或读取命令的同时在没有接收到存储器控制器50的命令(例如，刷新命令)的情况下执行的刷新操作。
根据发明构思的一些示例实施例的存储器设备100包括刷新控制器160。刷新控制器160控制隐藏刷新操作以使得写入或读取命令上的访问地址不与刷新地址冲突，并且可以对执行隐藏刷新操作的次数(以下简称为“执行频率”)和执行常规刷新操作的次数进行计数。下面，常规刷新操作和隐藏刷新操作中的每个的执行频率的总计数值被称为“执行计数”。刷新控制器160可以基于隐藏刷新操作的性能指标(例如，隐藏刷新操作的计数值、图6中描述的隐藏刷新活跃信号RFR_H)或者隐藏和常规刷新操作两者的性能指标(例如，隐藏和常规刷新操作的计数值、图6中描述的刷新活跃信号RFR_en的计数值)来生成刷新信息RFR_inf，但发明构思不限于此。例如，刷新控制器160可以基于执行计数生成刷新信息RFR_inf。另外，刷新控制器160可以在内部标志被生成时或者刷新控制器160接收到来自存储器控制器50的请求时将刷新信息RFR_inf提供给存储器控制器50。因此，存储器控制器50可以高效地控制包括多个易失性存储器的存储器设备100的刷新操作。
图2是根据发明构思的一些示例实施例图示出图1的存储器设备的框图。参考图2，存储器设备100包括命令译码器110、地址锁存器120、存储单元阵列130、读出放大器131、列译码器140、活跃控制器150、刷新控制器160、行译码器170、数据输入驱动器180、数据输出驱动器190和多用途寄存器195。
命令译码器110通过命令焊盘CMD接收各种命令。命令译码器110向包括列译码器140、活跃控制器150、刷新控制器160等等的电路块提供命令。
地址锁存器120通过地址焊盘ADDR接收要访问的存储单元的地址。在数据被存储在存储单元中或者被从存储单元读取的情况下，用于选择存储单元的地址ADDR可以通过地址锁存器120、列译码器140、活跃控制器150、刷新控制器160和行译码器170被提供给存储单元阵列130。
存储在存储单元阵列130中的数据可以通过读出放大器131被提供给数据输出驱动器190。可替选地，从数据输入驱动器180接收的数据可以通过读出放大器131被存储在存储单元阵列130的与给定地址相对应的区域中。与要输入/输出的数据相关联的存储单元阵列130的存储单元上的地址ADDR可以被提供给列译码器140和行译码器170。
存储单元阵列130可以包括例如多个存储组(bank)。每个存储组可包括多个存储矩阵(mat)。每个存储矩阵可以包括多个存储单元。在一些示例实施例中，可以针对每个存储组提供活跃控制器150和刷新控制器160来控制每个存储组。将参考图5来描述此配置。
活跃控制器150基于分别地从地址锁存器120和命令译码器110提供的地址ADDR和命令CMD生成用于写入或读取操作的活跃地址和活跃信号，并且将活跃地址和活跃信号提供给行译码器170。
刷新控制器160可以通过行译码器170和将行译码器170连接到存储单元的字线而连接到存储单元阵列100中的存储单元。刷新控制器160可以被配置为在存储器设备100在存储器设备100中的存储单元的第二部分上执行有效操作(例如，写入操作或读取操作)的同时控制在存储单元的第一部分上执行的第一刷新操作。第一刷新操作可以是隐藏刷新操作。第二刷新操作可响应于接收到来自存储器控制器50的刷新命令而执行，并且第二刷新操作可以是常规刷新操作。另外，如图13中所述，存储器设备100可以响应于来自存储器控制器50的刷新命令执行用于特殊目的的刷新操作。
与活跃控制器150中一样，根据发明构思的一些示例实施例的刷新控制器160生成活跃地址和活跃信号，并且将活跃地址与隐藏刷新地址进行比较。刷新控制器160基于比较值生成隐藏刷新活跃信号并且将隐藏刷新活跃信号提供给行译码器170。刷新控制器160可以基于活跃信号生成隐藏刷新地址。刷新控制器160生成在其上将执行常规刷新或隐藏刷新的行地址并且将该行地址提供给行译码器170。另外，刷新控制器160通过对常规刷新执行频率和隐藏刷新执行频率进行计数来生成执行计数，并且基于执行计数生成刷新信息RFR_inf。刷新控制器160可以将刷新信息RFR_inf提供给多用途寄存器195。例如，刷新信息RFR_inf可以包括执行计数、隐藏刷新执行计数或刷新结束标志。将参考图7、图8和图10来描述执行计数、隐藏刷新执行计数和刷新结束标志。
行译码器170基于活跃地址、活跃信号、刷新活跃信号、刷新地址等等来与活跃控制器150和刷新控制器160一起控制存储单元阵列130的操作。数据输入驱动器180可以通过数据焊盘DATA接收数据并且可将接收到的数据提供给读出放大器131。数据输出驱动器190可以通过数据焊盘DATA输出从存储单元阵列130读取的数据。虽然在图2中没有图示，但数据输入驱动器180在接收到数据时可以通过数据选通焊盘(例如，DQS)接收数据选通信号。另外，数据输出驱动器190在输出数据时可以通过数据选通焊盘输出数据选通信号。
多用途寄存器195可以存储关于在存储器设备100中执行的操作的信息。多用途寄存器195可以存储例如从刷新控制器160提供的刷新信息RFR_inf。另外，在JEDEC标准中定义的多用途寄存器(multi-purpose register，MPR)读取模式中，存储在多用途寄存器195中的刷新信息RFR_inf可以通过数据输出驱动器190被提供给存储器控制器50。
重置信号可以由通过命令焊盘CMD和命令译码器110从存储器控制器50接收的重置命令来提供。存储在多用途寄存器195中的值和刷新信息RFR_inf可以根据存储器控制器50的请求被随机地重置。可替选地，可周期性地从存储器控制器50接收上述重置命令。也就是说，存储在多用途寄存器195中的值和刷新信息RFR_inf可以根据每参考时间从存储器控制器50接收的重置命令被周期性地重置。
在存储器设备100是DRAM设备的情况下，存储器设备100与时钟同步地进行操作。为此，包括时钟缓冲器、延迟锁相环电路、占空比校正电路等等的组件可以进一步被包括在存储器设备100中。这种组件与发明构思的示例实施例不那么相关，从而对其的描述被省略。
图3是根据发明构思的一些示例实施例图示出图2的存储器设备的操作的流程图。将参考图1和图2来描述图3。参考图3，存储器设备100可以生成刷新信息RFR_inf，并且可以将生成的刷新信息RFR_inf提供给存储器控制器50。
在操作S110中，存储器设备100执行刷新操作。如上所述，存储器设备100可以响应于存储器控制器50的刷新命令执行常规刷新操作。另外，存储器设备100除了常规刷新操作以外可以执行隐藏刷新操作。
在操作S120中，存储器设备100通过对常规刷新执行频率和隐藏刷新执行频率进行计数来生成执行计数，并且基于执行计数生成刷新信息RFR_inf。刷新信息RFR_inf可以被存储在多用途寄存器195中。如上所述，刷新信息RFR_inf可以包括执行计数、隐藏刷新执行计数或刷新结束标志。
在操作S130中，存储器设备100确定存储器控制器50是否请求刷新信息RFR_inf。如果存储器控制器50没有请求刷新信息RFR_inf(否)，则存储器设备100再次执行操作S130。然而，在此情况下，存储器设备100可以额外地执行隐藏刷新操作或常规刷新操作，并且可以更新刷新信息RFR_inf。更新后的刷新信息RFR_inf再次被存储在多用途寄存器195中。如果存储器控制器50请求刷新信息RFR_inf(是)，则存储器设备100执行操作S140并且将刷新信息RFR_inf发送到存储器控制器50。
在操作S140中，存储器设备100将刷新信息RFR_inf提供给存储器控制器50。存储器设备100基于存储器控制器50的请求和多用途寄存器195中包括的存储刷新信息RFR_inf的寄存器的地址来将存储在多用途寄存器195中的刷新信息RFR_inf提供给存储器控制器50。然而，存储器设备100可以被配置为省略操作S130或者基于刷新信息RFR_inf的特性执行操作S140。例如，刷新信息RFR_inf中包括的刷新结束标志可以在被生成之后在没有请求的情况下被提供给存储器控制器50。这将通过即使在存储器控制器50的请求不存在的情况下向存储器控制器50提供刷新结束标志来限制和/或阻止在参考时间的剩余部分内执行额外的刷新操作。因此，可能可以限制和/或阻止存储器设备100的功率消耗，并且限制和/或阻止不必要地生成命令。这只是示例，而存储器设备100可以被配置成仅响应于存储器控制器50的请求才向存储器控制器50提供刷新结束标志。
如上所述，存储器设备100可以重置刷新信息RFR_inf和多用途寄存器195。原因是存储在多用途寄存器195中的刷新信息RFR_inf仅在相对应的参考时间内有效。
图4是用于描述隐藏刷新操作的图。将参考图1来描述图4。如上所述，存储单元阵列130可以包括多个存储组。在图4中图示了第一存储组Bank0作为示例。第一存储组Bank0可以包括第一存储矩阵MAT0至第n+1存储矩阵MATn以及第一读出放大器阵列SA0至第n+1读出放大器阵列SAn。第一读出放大器阵列SA0至第n+1读出放大器阵列SAn可以构成读出放大器131。第一存储组Bank0的隐藏刷新操作可以被应用到剩余的存储组。
第一存储矩阵MAT0至第n+1存储矩阵MATn中的每个可以包括多个字线。在每个存储矩阵中，字线通过行地址选择。每个字线与多个存储单元MC(例如，DRAM存储单元)连接。另外，存储在连接到一个字线的存储单元中的数据被相邻的读出放大器读出。
一般数据读出操作如下。例如，连接到第二存储矩阵MAT1的第一字线WL1_0的存储单元之中的连接到第一位线BL0的存储单元的数据由第一读出放大器阵列SA0的第一读出放大器(未图示)读出。然而，为了将从选择的存储单元读取的数据的电压与参考电压进行比较，第一读出放大器阵列SA0的第一读出放大器接收第一存储矩阵MAT0的第一位线BL0的预充电电压。另外，连接到第二存储矩阵MAT1的第一字线WL1_0的存储单元之中的连接到第二位线BL1的存储单元的数据由第二读出放大器阵列SA1的第一读出放大器(未图示)读出。根据存储单元阵列的结构选择用于读出数据的读出放大器。
下面，将描述隐藏刷新操作。假定存储器设备100在第二存储矩阵MAT1的连接到第一位线BL0和第一字线WL1_0的存储单元(以下称为“第二存储矩阵MAT1的第一存储单元”)上执行读取操作。通常，为了提高读取或写入速度，以双数据速率(double data rate，DDR)方式驱动的存储器设备100通过预取数据来同时读取或写入数据。也就是说，在存储器设备100是以DDR3方式进行操作的存储器设备的情况下，存储器设备100在八个比特(23)上执行预取操作。例如，存储器设备100在第二存储矩阵MAT1的连接到第二位线BL2至第八位线BL7和第一字线WL1_0的存储单元(以下称为“第二存储矩阵MAT1的第二存储单元至第八存储单元”)上执行读取操作。在此情况下，数据被与第二存储矩阵MAT1相邻的第一读出放大器阵列SA0和第二读出放大器阵列SA1读出。
假定存储器设备100与上述的读取操作一起在第一存储矩阵MAT0或第三存储矩阵MAT2的第一字线WL1_0或WL2_0上执行刷新操作。通常，在连接到所选字线的所有存储单元上执行刷新操作。也就是说，在第一存储矩阵MAT0的连接到第一字线WL1_0的所有存储单元(以下称为“第一存储矩阵MAT0的第一存储单元至第n+1存储单元”)或者第三存储矩阵MAT2的连接到第一字线WL2_0的所有存储单元(以下称为“第三存储矩阵MAT2的第一存储单元至第n+1存储单元”)上执行刷新操作。
为了执行刷新操作，第一存储矩阵MAT0的第一存储单元的数据被第一读出放大器阵列SA0的第一读出放大器(未图示)读出。另外，为了执行读取操作，第二存储矩阵MAT1的第一存储单元的数据被第一读出放大器阵列SA0的第一读出放大器(未图示)读出。如上所述，读出放大器可以接收存储单元的数据和参考电压来执行读出操作。在此情况下，由于相对应的读出放大器接收两个数据，所以相对应的读出放大器无法将数据与参考电压进行比较。
此问题也发生在第二读出放大器阵列SA1的第二读出放大器(未图示)处。也就是说，第二读出放大器阵列SA1的第二读出放大器接收第二存储矩阵MAT1的第二存储单元的数据和第三存储矩阵MAT2的第二存储单元的数据作为输入。因此，相对应的读出放大器无法将数据与参考电压进行比较。此问题也发生在第二存储矩阵MAT1的第三存储单元至第八存储单元处。
因此，在不与根据写入操作或读取操作要访问的存储矩阵相邻的存储矩阵上执行隐藏刷新操作。例如，在对存储单元MC的第二部分执行有效操作(例如，写入或读取操作)的同时，可以在存储单元MC的第一部分上执行隐藏刷新操作。存储单元MC的第一和第二部分可以分别地在不与彼此相邻的存储矩阵中。例如，在上述示例中，可以在第四存储矩阵MAT3至第n+1存储矩阵MATn上执行隐藏刷新操作。在此情况下，用于输入或输出根据写入或读取操作访问的数据的数据线可以被控制成使得在其上执行隐藏刷新操作的存储矩阵不连接到该数据线。将参考图6来描述生成用于隐藏刷新操作的地址的刷新控制器的操作和配置。
图5是根据发明构思的一些示例实施例图示出包括多个存储组的图2的存储单元阵列的框图。参考图5，针对每个存储组可以提供图1的列译码器140、活跃控制器150、刷新控制器160和行译码器170以在存储单元阵列130和读出放大器131上独立地进行操作，存储单元阵列130和读出放大器131中的每个被划分成分别地与“n”个存储组相对应。
也就是说，存储单元阵列130可以包括第一存储单元阵列130_1至第n存储单元阵列130_n，读出放大器131可以包括第一读出放大器131_1至第n读出放大器131_n，以及列译码器140可以包括第一列译码器140_1至第n列译码器140_n。活跃控制器150可以包括第一活跃控制器150_1至第n活跃控制器150_n，刷新控制器160可以包括第一刷新控制器160_1至第n刷新控制器160_n，以及行译码器170可以包括第一行译码器170_1至第n行译码器170_n。
第一刷新控制器160_1至第n刷新控制器160_n中的每个可以在第一存储组Bank1至第n存储组Bankn中的每个上执行隐藏刷新操作。这里，如参考图4所述，在活跃地址与存储组中的刷新地址冲突的情况下，第一刷新控制器160_1至第n刷新控制器160_n可以被配置成不在所有第一存储组Bank1至第n存储组Bankn上执行隐藏刷新操作。可替选地，在活跃地址与存储组中的刷新地址冲突的情况下，第一刷新控制器160_1至第n刷新控制器160_n可以被配置为在相对应存储组之外的不发生地址冲突的剩余存储组上执行隐藏刷新操作。在参考图5描述的那些之外，在第一存储组Bank1至第n存储组Bankn中的每个的上述组件上的剩余操作与参考图1至图5描述的那些相同，从而省略对其的描述。
图6是根据发明构思的一些示例实施例图示出图3中所示的刷新控制器的框图。参考图6，刷新控制器160可以包括刷新地址生成器161、地址比较器162、逻辑门(例如，或门)以及刷新信息生成器163。如参考图4所述，刷新控制器160确定活跃地址和刷新地址是否与彼此冲突并且基于确定结果生成用于执行隐藏刷新操作的信号。另外，刷新控制器160对常规刷新执行频率和隐藏刷新执行频率进行计数并且基于计数结果生成刷新信息。以下描述其中逻辑门是或门的示例，但发明构思不限于此。
刷新地址生成器161生成将在其上执行刷新操作的行地址。通常，在行地址上顺序地执行刷新操作。在此情况下，刷新地址生成器161可以包括例如计数器。刷新地址生成器161生成刷新地址ADD_rfr(也称为隐藏刷新地址)并且将刷新地址ADD_rfr提供给地址比较器162(①)。
地址比较器162根据写入命令或读取命令被提供以活跃信号ACT和活跃地址ADD_act。地址比较器162确定活跃地址ADD_act是否与刷新地址ADD_rfr冲突并且基于刷新地址ADD_rfr和活跃地址ADD_act的确定结果生成隐藏刷新活跃信号RFR_H(②)。
逻辑或通过对隐藏刷新活跃信号RFR_H和常规刷新活跃信号RFR执行或操作来生成刷新活跃信号RFR_en(③)。
刷新活跃信号RFR_en被反馈给地址比较器162，以使得在操作①中生成的刷新地址ADD_rfr被提供给行译码器170(④)。另外，刷新活跃信号RFR_en被反馈给地址比较器162，以使得刷新地址ADD_rfr被地址比较器162更新。之后，图2的行译码器170对刷新地址ADD_rfr进行译码并且响应于刷新活跃信号RFR_en在存储单元阵列130的与译码的刷新地址相对应的存储单元上执行刷新操作。
刷新信息生成器163响应于刷新活跃信号RFR_en生成刷新信息RFR_inf。刷新信息生成器163可以利用隐藏刷新活跃信号RFR_H生成刷新信息RFR_inf，这是因为或门可以基于常规刷新信号RFR和隐藏刷新信号RFR_H之间的比较结果生成刷新活跃信号RFR_en。刷新信息生成器163也可以被重置信号RST重置，该重置信号RST被随机地或在每个参考时间周期性地从存储器控制器50提供。将参考图7、图8和图10来描述刷新信息生成器163的示例配置。
图7和图8是根据发明构思的一些示例实施例图示出图6中所示的刷新信息生成器的框图。将参考图6来描述图7和图8。
参考图7，刷新信息生成器163a可以包括振荡器164和刷新计数器165a。图7的刷新信息生成器163a可以生成执行计数或隐藏刷新执行计数。
振荡器164针对每个常规刷新执行时段tREFI向刷新计数器165a提供增加计数(count-up)信号。例如，常规刷新执行时段tREFI可以被从存储器控制器50提供。
刷新计数器165a被提供以增加计数信号和刷新活跃信号RFR_en。刷新计数器165a响应于增加计数信号增大计数值并且响应于刷新活跃信号RFR_en减小计数值。刷新计数器165a输出生成的计数值作为刷新信息RFR_inf。将参考图9来描述刷新信息RFR_inf随着时间的改变。计数值意味着隐藏刷新操作被执行的次数并且被称为“隐藏刷新执行计数”。存储器控制器50可以基于刷新信息RFR_inf计算在参考时间的剩余部分内要执行的刷新操作的数目。
另外，刷新计数器165a可以通过对刷新活跃信号RFR_en进行计数来生成执行计数。也就是说，刷新信息RFR_inf可以包括隐藏刷新执行计数和执行计数。
参考图8，刷新信息生成器163b可以包括刷新计数器165b。如参考图7所述，图8的刷新计数器165b可以通过对刷新活跃信号RFR_en进行计数来生成执行计数。在此情况下，刷新信息RFR_inf可包括执行计数。
图7或图8的刷新信息生成器163a或163b生成的刷新信息RFR_inf可以被存储在多用途寄存器195中。存储在多用途寄存器195中的刷新信息RFR_inf可以根据存储器控制器50的请求被提供给存储器控制器50。图7和图8的刷新计数器165a和165b可以被重置信号RST重置。
图9是用于描述图7和图8的刷新信息生成器的操作的时序图。将参考图2、图7和图8来描述图9。图1的存储器设备100可以包括图7和图8的刷新信息生成器163a和163b中的至少一个。参考图9，图7或图8的刷新信息生成器163a或163b可以基于隐藏刷新操作的性能指标和/或隐藏刷新操作和常规刷新操作两者的性能指标来更新刷新信息RFR_inf。以这种方式，每当隐藏刷新操作或常规刷新操作被完整执行时，刷新信息生成器163a或163b可以更新刷新信息RFR_inf。每当刷新信息RFR_inf被更新时，刷新信息RFR_inf可以被存储在多用途寄存器195中。下面，省略对其的描述。如参考图1所述，下面，“N”个常规刷新执行时段(Nx tREFI)被定义为“参考时间”。参考时间由t0到t7之间的时间段定义。新的参考时间在时间点t7之后开始。
在图9的示例中，存储器设备100针对每个常规刷新执行时段tREFI从存储器控制器50接收刷新命令REF。多个常规刷新执行时段tREFI中的每个包括刷新执行时间tRFC。刷新执行时间tRFC是存储器设备100执行常规刷新操作所需要的最少时间。在刷新执行时间tRFC期间，存储器设备100不接收与诸如读取操作或写入操作之类的活跃操作相关联的命令。因此，在刷新执行时间tRFC期间，存储器设备100被提供以取消选择信号DES以使得只有刷新操作被执行。图7或图8的刷新信息生成器163a或163b如下进行操作。
在t0，存储器设备100接收刷新命令REF。之后，存储器设备100执行常规刷新操作。对于图7的刷新信息生成器163a，刷新计数器165a响应于刷新活跃信号RFR_en生成降低计数(down count)。另外，随着常规刷新执行时段tREFI开始，刷新计数器165a从振荡器164接收增加计数。因此，刷新计数器165a输出计数“0”作为刷新信息RFR_inf。在此情况下，由于常规刷新操作正被执行，所以隐藏刷新操作不被执行。
对于图8的刷新信息生成器163b，刷新计数器165b接收刷新活跃信号RFR_en以输出计数“1”作为刷新信息RFR_inf。
在t1，存储器设备100接收诸如写入命令或读取命令之类的有效命令Valid。虽然在图9中没有图示，但存储器设备100接收与有效命令相关联的地址信息。存储器设备100在接收到的地址上执行与有效命令相对应的活跃操作。假定接收到的地址和刷新地址不与彼此冲突。在此假设下，生成隐藏刷新活跃信号RFR_H。在此情况下，图7的刷新信息生成器163a的刷新计数器165响应于刷新活跃信号RFR_en生成降低计数。也就是说，刷新计数器165a输出计数“-1”作为刷新信息RFR_inf。
对于图8的刷新信息生成器163b，刷新计数器165b接收刷新活跃信号RFR_en以输出计数“2”作为刷新信息RFR_inf。
从而，在从t0到t1的参考时间期间，刷新控制器160的图7的刷新信息生成器163a可以基于隐藏刷新操作的性能指标，诸如在常规刷新执行时段tREFI在t0开始后在t1接收到刷新活跃信号RFR_en，来生成刷新信息。在其他示例实施例中，刷新信息生成器163可以基于指示出隐藏刷新操作已被执行的不同性能指标，诸如隐藏刷新活跃信号RFR_H的值(例如，如果RFR_H等于1)，来生成刷新信息。
类似地，在从t0到t1的参考时间期间，刷新控制器160的图8的刷新信息生成器163b可以基于隐藏刷新操作和常规刷新操作的性能指标生成刷新信息。例如，刷新信息生成器163b可以基于利用刷新活跃信号RFR_en确定隐藏刷新操作或常规刷新操作已被执行，来生成刷新信息。然而，本领域普通技术人员将会明白，图6的刷新生成器163可以使用隐藏和常规刷新操作的不同性能指标来生成刷新信息RFR_inf。例如，图6的刷新生成器163可以基于检测到作为常规刷新操作的性能指标的刷新命令REF或取消选择信号DES，以及检测到指示出隐藏刷新操作已被执行的隐藏刷新活跃信号RFR_H的值(例如，如果RFR_H＝1)，来生成刷新信息RFR_inf。
在t2，与在t1描述的一样，存储器设备100接收包括写入命令或读取命令的有效命令Valid。然而，在此情况下，由于接收到的地址和刷新地址与彼此冲突，所以可以不生成隐藏刷新活跃信号RFR_H(例如，RFR_H等于“0”)。因此，图7的刷新信息生成器163a的刷新计数器165a维持先前计数“-1”，而不更新计数。刷新信息生成器163a重复多个常规刷新执行时段tREFI的操作，直到t3为止。图8的刷新信息生成器163b的刷新计数器165b维持先前计数“2”，而不更新计数。换言之，因为在t2不执行常规刷新操作或隐藏刷新操作，所以不提供指示出性能是常规刷新操作或隐藏刷新操作的性能指标。
在t3，基于先前的常规刷新操作或隐藏刷新操作，图7中所示的刷新信息生成器163a的刷新计数器165a输出计数“-i”作为刷新信息RFR_inf。图8的刷新信息生成器163b的刷新计数器165b对在t3之前执行的N-1个常规刷新操作和“i”个隐藏刷新操作进行计数以输出计数“(N-1)+i”作为刷新信息RFR_inf。
在t4，存储器设备100执行隐藏刷新操作。在此情况下，图7中所示的刷新信息生成器163a的刷新计数器165输出计数“-(i+1)”作为刷新信息RFR_inf。图8中所示的刷新信息生成器163b的刷新计数器165b输出计数“(N-1)+i+1”作为刷新信息RFR_inf。
在t5，图7或图8的刷新计数器165a或165b执行与在t3执行的相同的操作。也就是说，图7的刷新计数器165a输出“-(i+1)”，并且图8的刷新计数器165b输出“(N+i+1)”。在t6，图7或图8的刷新计数器165a或165b执行与在t4执行的相同的操作。结果，图7的刷新计数器165a输出“-(i+2)”，并且图8的刷新计数器165b输出“(N)+i+2”。存储器控制器50可以从存储器设备100请求刷新信息RFR_inf，并且存储器设备100可以响应于该请求而向存储器控制器50提供每个时间点的刷新信息RFR_inf。存储器控制器50可以被提供以关于刷新执行频率的信息，包括常规刷新执行频率和隐藏刷新执行频率或者每个时间点的隐藏刷新执行频率，并且可以基于接收到的信息控制存储器设备100的刷新命令。将参考图12和图13来描述存储器控制器50的刷新命令控制方法。
在t7，存储器设备100开始与新的参考时间相关联的刷新操作。例如，如上所述，存储器设备100可以在每个参考时间与刷新命令REF一起接收重置命令。存储在多用途寄存器195中的值和刷新信息RFR_inf可以被重置信号周期性地重置到初始或基础值(例如，RFR_inf＝0)。例如，如果与参考时间相对应的时间间隔结束，则重置信号可以通过命令译码器110被从存储器控制器50和/或主机10提供到刷新控制器160。重置操作可以在图7或图8的刷新信息生成器163a或163b生成刷新信息RFR_inf之前被执行。原因是刷新信息生成器163a/163b响应于与新的参考时间相关联的第一刷新命令REF新近地生成重置刷新信息RFR_inf。如上所述，重置信号可以由通过命令焊盘CMD和命令译码器110接收的命令来提供。这只是示例。如上所述，重置信号可以在新参考时间开始的时间点t7之前由存储器控制器50的命令提供。在新的参考时间期间，图7和图8的刷新信息生成器163a和163b可以按照与上述相同的方式生成(或更新)刷新信息RFR_inf。
参考图1、图6至图9，图6的刷新控制器160可以基于易失性存储器设备100在参考时间期间执行隐藏刷新操作的次数来生成要提交给存储器控制器50的刷新信息RFR_inf。另外，刷新控制器160可以被配置为如果易失性存储器设备100执行常规刷新操作和隐藏刷新操作中的至少一个则更新刷新信息RFR_inf。例如，如上所述，在时间t1、t4和t6，图7的刷新信息生成器163a和图8的刷新信息生成器163b可以响应于隐藏刷新操作正被执行而不同地调整刷新信息RFR_inf。另外，在时间t0、t3和t5，图7的刷新信息生成器163a可以维持刷新信息RFR_inf的值并且图8的刷新信息生成器163b可以响应于常规刷新操作正被执行而调整刷新信息RFR_inf。
图10是根据发明构思的一些示例实施例图示出图6中所示的刷新信息生成器的框图。将参考图6来描述图10。参考图10，刷新信息生成器163c可以包括标志生成器166。
标志生成器166被提供以刷新需求计数RFR_dnd和刷新活跃信号RFR_en。刷新需求计数RFR_dnd意味着在一个参考时间期间在图1的存储单元阵列130的每个存储组上执行的刷新操作的数目。例如，刷新需求计数RFR_dnd可以对应于通过将参考时间除以常规刷新执行时段tREFI而获得的值。例如，刷新需求计数RFR_dnd对于与“N”个常规刷新执行时段(N xtREFI)相对应的参考时间可以具有值“N”。
例如，可以从存储器控制器50提供刷新需求计数RFR_dnd。可替选地，刷新信息生成器163c还可以包括生成刷新需求计数RFR_dnd的计数器(未图示)。在此情况下，该计数器(未图示)可以基于从存储器控制器50接收的常规刷新执行时段tREFI和参考时间生成刷新需求计数RFR_dnd。
标志生成器166通过对刷新活跃信号RFR_en进行计数来生成执行计数。标志生成器166可以输出执行计数作为刷新信息RFR_inf。如果执行计数大于或等于刷新需求计数RFR_dnd，则标志生成器166生成刷新结束标志。标志生成器166可以输出刷新结束标志作为刷新信息RFR_inf。也就是说，刷新结束标志意味着在参考时间内执行了所有“N”个刷新操作。标志生成器166可以输出包括刷新信息RFR_inf的执行计数。在此情况下，刷新信息RFR_inf可以包括执行计数和刷新结束标志。
如参考图3所述，刷新结束标志可以响应于存储器控制器50的请求或者在没有存储器控制器50的请求的情况下被生成并且可以在给定时间内被提供给存储器控制器50。例如，刷新信息生成器163可以被配置为包括图7、图8和图10的刷新信息生成器163a、163b和163c之一或者其一个或多个组合。
图11是用于描述图10的刷新信息生成器的操作的时序图。将参考图2和图10来描述图11。参考图11，在执行隐藏刷新操作或常规刷新操作的次数大于或等于刷新需求计数RFR_inf的情况下，图10的刷新信息生成器163c可以输出刷新结束标志作为刷新信息RFR_inf。与“N”个常规刷新执行时段(N x tREFI)相对应的参考时间、刷新命令REF、有效命令Valid、常规刷新执行时段tREFI和刷新执行时间tRFC的定义与参考图9描述的那些相同，从而省略对其的描述。
在图11中，假定刷新需求计数RFR_dnd是“N”。刷新信息生成器163c可以生成执行计数。在此情况下，刷新信息RFR_inf可以包括执行计数或刷新结束标志。刷新信息生成器163c在隐藏刷新操作或常规刷新操作被执行时更新执行计数。在一些示例实施例中，每当执行计数被更新时，刷新信息RFR_inf可以被存储在多用途寄存器195中。可替选地，刷新结束标志可以不被存储在多用途寄存器195中，而是可以被直接提供给存储器控制器50。
在t0，存储器设备100响应于刷新命令REF执行常规刷新操作，并且标志生成器166根据该刷新操作被提供以刷新活跃信号RFR_en。在此情况下，标志生成器166采用“1”来更新执行计数。然而，刷新结束标志可以不被生成。标志生成器166输出执行计数作为刷新信息RFR_inf。
在t1，存储器设备100执行隐藏刷新操作，从而标志生成器166采用“2”来更新执行计数的值。在t2，由于存储器设备100没有执行隐藏刷新操作，所以标志生成器166维持执行计数的值，即“2”。在t2到t3之间的时间段期间，存储器设备100可以执行多个常规刷新操作或多个隐藏刷新操作。在t3，基于先前的常规刷新操作或隐藏刷新操作，刷新计数器165输出计数值“N-1”作为刷新信息RFR_inf。
在t4，存储器设备100执行隐藏刷新操作，从而刷新信息RFR_inf是“N”。在此情况下，标志生成器166生成刷新结束标志。如上所述，刷新结束标志可以响应于存储器控制器50的请求或者在没有存储器控制器50的请求的情况下被生成并且可以在给定时间内被提供给存储器控制器50。响应于刷新结束标志，存储器控制器50可停止提供刷新命令REF或者可以控制存储器设备100的刷新操作以使得隐藏刷新操作不被执行。将参考图13来对此进行描述。
如果刷新控制器160确定在参考时间期间隐藏刷新操作的计数值和常规刷新操作的计数值的总和大于或等于与刷新需求RFR_dnd相对应的阈值，则刷新控制器160可以限制和/或阻止易失性存储器设备100在参考时间的剩余部分期间执行额外的隐藏刷新操作或额外的常规刷新操作。在t5，新的常规刷新执行时段tREFI开始。然而，由于在向存储器控制器50提供刷新结束标志之后没有提供刷新命令REF，所以存储器设备100可以接收有效命令Valid。在t6和t7执行的操作与在t5执行的相同。因此，存储器设备100可以不执行刷新操作，但其可以执行与有效命令Valid相对应的操作。因此，存储器设备100处理数据的效率可以提高。
在参考时间的第一部分(例如，从t0到t3)期间，刷新控制器160可以基于隐藏刷新信息的性能指标(例如，计数值)生成刷新信息RFR_inf。刷新信息RFR_inf可以基于常规刷新操作和隐藏刷新操作的性能指标来生成，所述性能指标诸如在参考时间的第一部分期间执行的常规和隐藏刷新操作的数目的总和。
与图8的t7描述的一样，在t8，存储器设备100可以被提供以重置信号和关于新的参考时间的刷新命令REF。随后的操作与参考t1到t7的时间段描述的那些相同。
图12是根据发明构思的一些示例实施例图示出图1的电子设备的操作的流程图。参考图12，存储器控制器50可以基于从存储器设备100接收的刷新信息RFR_inf来控制存储器设备100的刷新操作。
在操作S210，刷新控制器160可以基于在参考时间的第一部分期间隐藏刷新操作的性能指标或者隐藏和常规刷新操作的性能指标来生成刷新信息RFR_inf。例如，对于相对应的参考时间，存储器设备100可以通过对常规刷新执行频率和隐藏刷新执行频率进行计数来生成执行计数并且基于执行计数生成刷新信息RFR_inf。例如，如参考图1至图11所述，刷新信息RFR_inf可以包括执行计数、隐藏刷新执行计数或刷新结束标志。然而，发明构思不限于此。
在操作S220中，存储器设备100响应于存储器控制器50的请求将刷新信息RFR_inf提供给存储器控制器50。在操作S230中，存储器控制器50可以基于刷新信息RFR_inf来控制与参考时间的剩余部分相对应的存储器设备100的刷新操作。存储器控制器50的刷新管理器56可以基于刷新信息RFR_inf在参考时间的剩余部分期间安排期望次数的常规刷新操作。刷新管理器56可以控制易失性存储器设备100根据该安排执行常规刷新操作。执行常规刷新操作的期望次数可以基于参考值(或刷新操作的目标数目)与在参考时间的第一部分期间分别地执行的隐藏刷新操作和常规刷新操作的性能指标(例如，计数值)之间的差。常规刷新操作的期望数目也可以基于用于特殊目的的刷新操作的性能指标(例如，计数值)。如果刷新信息RFR_inf被更新并且被提供给存储器控制器50，则刷新管理器56可以更新该安排。刷新管理器56可以控制易失性存储器设备以使得易失性存储器设备100在参考时间期间执行目标数目的刷新操作，并且刷新操作的目标数目可以对应于易失性存储器设备100在参考时间期间执行常规刷新操作、隐藏刷新操作以及可选地用于特殊目的的刷新操作的次数的总和。将参考图13来详细描述操作S230。
图13是根据发明构思的一些示例实施例图示出图1的电子设备的操作的时序图。将参考图1、图2和图9来描述图13。与“N”个常规刷新执行时段(N x tREFI)相对应的参考时间、刷新命令REF、有效命令Valid、常规刷新执行时段tREFI和刷新执行时间tRFC的定义与参考图9描述的那些相同，从而省略对其的描述。在图13的示例中，假定存储器设备100的刷新操作是在参考时间的最末时间点执行的，因为“N”个常规刷新操作被推迟。与在图11中描述的一样，也假定刷新需求计数RFR_dnd是“N”并且N可以被认为是刷新操作的目标数目。
在t0到t3之间的时间段期间，存储器设备100响应于有效命令Valid执行多个隐藏刷新操作。随着隐藏刷新操作被执行，刷新信息RFR_inf被更新。在t4，存储器控制器50可以向存储器设备100提供多用途寄存器读取命令MRR。多用途寄存器读取命令MRR可以包括通过JEDEC标准定义的模式寄存器设置(mode register set，MRS)命令和地址命令。然而，这与发明构思的示例实施例不那么关联，从而对其的描述被省略。存储器控制器50可以通过多用途寄存器读取命令MRR被提供以存储在多用途寄存器195中的刷新信息RFR_inf。这里，假定存储器设备100执行“M”个隐藏刷新操作，直到t4为止。基于刷新信息RFR_inf，存储器控制器50可以确定存储器设备100执行“M”个隐藏刷新操作。换言之，隐藏刷新操作的性能指标可以包括与在参考时间的第一部分(例如，t0到t4)期间执行的隐藏刷新操作的次数相对应的刷新度量(例如，计数值)。
在t5到t9之间的时间段期间，存储器控制器50可以控制对于存储器设备100的刷新操作的安排，以使得刷新操作被执行“N-M+a”次。在此情况下，存储器控制器50可以控制存储器设备以使得隐藏刷新操作在t5到t9之间的时间段期间被暂停。因此，存储器控制器50在执行刷新操作“N-M+a”次所需要的“(N-M+a)x tRFC”的时间期间可以不向存储器设备100提供有效命令Valid。“(N-M+a)x tRFC”的时间在图13中被示为对应于从t5到t9的时间。
这里，“a”指的是用于特殊目的的刷新操作的数目，该用于特殊目的的刷新操作与隐藏刷新操作和常规刷新操作相区分。例如，特殊目的是改善连接到特定字线的存储单元的数据可靠性的目的。“a”可以包括“0”和自然数。也就是说，在“a”是“0”的情况下，存储器控制器50可以控制存储器设备100以使得刷新操作被执行“N-M”次。可替选地，在“a”是自然数的情况下，即使存储器设备100从t0到t5执行“N”个刷新操作，存储器控制器50可控制存储器设备100以使得用于特殊目的的刷新操作被额外地执行“a”次。
存储器控制器50可以基于刷新信息RFR_inf生成刷新命令。例如，如果存储器设备100响应于来自存储器控制器50的请求(例如，多用途寄存器读取命令MRR)在t5向存储器控制器50发送刷新信息RFR_inf，则存储器控制器50可以N-M次向存储器设备100提供刷新命令REF。之后，在参考时间的剩余部分(例如，从t5到t9)期间，存储器设备100可以响应于来自存储器控制器50的N-M个刷新命令REF执行N-M个常规刷新操作。另外，为了执行“a”个刷新操作，存储器控制器50可以“a”次向存储器设备100提供刷新命令REF或者可以向存储器设备100提供与刷新命令REF相区分的单独刷新命令。
换言之，存储器控制器50被提供以隐藏刷新执行频率并且按照除了隐藏刷新执行频率之外的频率向存储器设备100提供刷新命令。另外，存储器控制器50可以控制存储器设备100以使得刷新操作被执行用于特殊目的的刷新操作被执行的次数。通过以上描述，存储器控制器50可以在“M x tRFC”的时间期间向存储器设备100提供有效命令Valid，从而提高命令效率。命令效率可以被定义为存储器设备100从存储器控制器50接收到的命令的总数之中的有效命令Valid的数目的比率。
在t5，如果隐藏刷新操作的计数值M等于阈值(例如，N减“a”的值)，则刷新控制器160可以限制和/或阻止易失性存储器设备在参考时间的剩余部分(例如，t5到t9)期间执行额外的隐藏刷新操作。
图14是根据发明构思的一些示例实施例图示出图1的电子设备的操作的时序图。除了以下差别之外，图14与图13中所述的时序图相同(或相似)。
参考图14，在t0，存储器设备100接收刷新命令REF并且执行常规刷新操作。在时间t1和t2，存储器设备100响应于有效命令Valid执行多个隐藏刷新操作。随着隐藏刷新操作被执行，刷新信息RFR_inf被更新。
在t3，存储器控制器50可以向存储器设备100提供多用途寄存器读取命令MRR。存储器设备100可以响应于MRR命令来向存储器控制器50提供刷新信息RFR_inf。基于刷新信息RFR_inf，存储器控制器50可以确定易失性存储器设备100在参考时间的部分t0至t3期间执行了R个常规刷新操作和M个隐藏刷新操作。在t4到t8之间的时间段期间，存储器控制器50可以控制对于存储器设备100的刷新操作的安排，以使得刷新操作被执行“N-M-R+a”次。例如，从t4到t8，存储器控制器50可以向存储器设备100提供刷新命令(N–M–R+a)次并且存储器设备100可以响应于这些刷新命令来执行常规刷新操作。另外，与图13中的时序图一样，“a”指的是用于特殊目的的刷新操作的数目，并且隐藏刷新操作在从t4到t8的时段期间可以被暂停。
图15是根据发明构思的一些示例实施例图示出存储器设备的框图。参考图15，存储器设备200包括命令译码器210、地址锁存器220、存储单元阵列230、读出放大器231、列译码器240、活跃控制器250、刷新控制器260、行译码器270和数据输入驱动器280、数据输出驱动器290。图15的存储器设备200与图2的存储器设备100基本相同，除了存储器设备200不包括多用途寄存器195之外，从而省略对其的描述。
图15的存储器设备200包括用于向存储器控制器50提供刷新信息RFR_inf的专用焊盘RFR_inf。存储器设备200可以通过专用焊盘实时地向存储器控制器50提供刷新信息RFR_inf。在此情况下，存储器控制器50可以包括用于存储刷新信息RFR_inf的寄存器。
图16是图示出应用了根据发明构思的一些示例实施例的存储器设备的堆叠式存储器设备的框图。参考图16，堆叠式存储器设备1000可以包括第一和第二存储器设备1100和1200、逻辑裸芯1300和焊料球1400。堆叠式存储器设备的数目不限于图16中所示的数目。
第一存储器设备1100和第二存储器设备1200中的每个可以包括参考图1至图15描述的存储器设备100/200。因此，第一存储器设备1100和第二存储器设备1200可以分别地包括刷新控制器1160和1260。第一存储器设备1100和第二存储器设备1200可以基于参考图1至图15描述的存储器设备100和200的任一个来具体化。刷新控制器1160和1260中的每个可以包括参考图1至图15描述的刷新控制器160/260中的任一个。第一存储器设备1100和第二存储器设备1200可以通过硅通孔(through silicon via，TSV)连接到彼此。另外，第一存储器设备1100和第二存储器设备1200可以通过TSV连接到逻辑裸芯1300。
逻辑裸芯1300可以包括寄存器1360。虽然没有图示，但逻辑裸芯1300还可以包括在图1中描述的存储器控制器50。寄存器1360可以存储从通过TSV连接到彼此的第一存储器设备1100和第二存储器设备1200中的每一个提供的刷新信息。另外，响应于主机的请求，逻辑裸芯1300可以通过输入/输出焊盘(未图示)和(一个或多个)焊料球1400向主机提供存储在寄存器1360中的刷新信息。利用上述配置，主机可以通过一个命令被提供以关于第一存储器设备和第二存储器设备的刷新信息，从而提高了管理刷新信息的效率。
在图15中图示了通过TSV堆叠的存储器设备的结构作为堆叠式存储器设备1000的示例。然而，发明构思不限于此。容易理解，图15的示例适用于所有可堆叠存储器形式，包括封装堆叠(package on package，PoP)以及TSV。
图17和图18是根据发明构思的一些示例实施例图示出存储器模块的图。
图17和图18中所示的存储器模块2000和3000具有双列直插式存储器模块(dualin-line memory module，DIMM)结构。存储器模块2000和3000的每个可以包括参考图1至图15描述的多个存储器设备100或多个存储器设备200或者参考图16描述的堆叠式存储器设备1000。然而，为了易于描述，将描述多个存储器设备中的第一存储器设备和第二存储器设备作为示例。存储器模块2000和3000可以在用于命令/地址CA信号的传输线上包括端接电阻器T。
在图17中图示了具有RDIMM形式的A型存储器模块2000。A型存储器模块2000可以包括第一存储器设备2100和第二存储器设备2200、CA寄存器2300和刷新信息传输线2400。第一存储器设备2100和第二存储器设备2200与CA寄存器2300连接。为了减轻主机的输出部分的负担，CA寄存器2300可以扮演缓冲要从主机(和/或存储器控制器)发送到第一存储器设备2100和第二存储器设备2200的时钟或地址的角色。
在RDIMM结构中，在存储器控制器访问第一存储器设备2100和第二存储器设备2200的情况下，存储器控制器可以通过独立的传输线DQ_G与第一存储器设备2100和第二存储器设备2200中的每个直接交换数据。与之对照，存储器控制器可以通过CA寄存器2300向第一存储器设备2100和第二存储器设备2200中的每个提供地址或命令。
CA寄存器2300可以存储从通过刷新信息传输线2400连接的第一存储器设备2100和第二存储器设备2200中的每个提供来的刷新信息。另外，响应于主机的请求，CA寄存器2300通过命令/地址传输线CA将存储的刷新信息提供给存储器控制器。在一些示例实施例中，命令/地址传输线CA可以是双向的。利用上述配置，存储器控制器可以通过一个命令被提供以关于第一存储器设备2100和第二存储器设备2200的刷新信息，从而使得容易管理刷新信息。存储器控制器可以将从第一存储器设备2100和第二存储器设备2200取回的刷新信息和数据提供给主机。存储器控制器可以响应于来自主机的请求来向第一存储器设备2100和第二存储器设备2200提供地址或命令。可替选地，存储器控制器可以是主机的一部分。
在图18中图示了具有LRDIMM形式的B型存储器模块3000。B型存储器模块3000可以包括第一存储器设备3100和第二存储器设备3200、存储器缓冲器3300和传输线3400。第一存储器设备3100和第二存储器设备3200通过传输线3400与存储器缓冲器3300连接。存储器缓冲器3300扮演减轻存储器控制器的输出部分的负担的角色。
在LRDIMM结构中，在存储器控制器访问第一存储器设备3100和第二存储器设备3200的情况下，存储器控制器通过存储器缓冲器3300和传输线3400与第一存储器设备3100和第二存储器设备3200间接交换数据、命令和地址。
存储器缓冲器3300可以存储从通过传输线3400连接的第一存储器设备3100和第二存储器设备3200中的每个提供来的刷新信息。另外，响应于主机(和/或存储器控制器)的请求，存储器缓冲器3300通过数据传输线DATA将存储的刷新信息提供给主机。利用上述配置，存储器控制器可以通过一个命令被提供以关于第一存储器设备3100和第二存储器设备3200的刷新信息，从而使得容易管理刷新信息。如上所述，刷新信息RFR_inf、存储在图17的CA寄存器2300中的值和存储在图18的存储器缓冲器3300中的值可以被随机地或周期性地从存储器控制器提供的重置命令所重置。存储器控制器可以将从第一存储器设备3100和第二存储器设备3200取回的刷新信息和数据提供给主机。存储器控制器可以响应于来自主机的请求来向第一存储器设备3100和第二存储器设备3200提供地址或命令。可替选地，存储器控制器可以是主机的一部分。
图19是图示出应用了根据发明构思的一些示例实施例的存储器设备或存储器模块的用户系统的框图。用户系统4000可以包括图像处理单元4100、无线收发器单元4200、音频处理单元4300、图像文件生成单元4400、存储器4500、用户界面4600和控制器4700。
图像处理单元4100可以包括图像传感器4120、图像处理器4130和显示单元4140。图像处理单元4100可以连接到镜头4110。无线收发器单元4200包括天线4210、收发器4220和调制器/解调器(调制解调器)4230。音频处理单元4300包括音频处理器4310、麦克风4320和扬声器4330。
存储器4500可以用存储器模块(DIMM)、存储卡(多媒体卡(multimedia card，MMC)、嵌入式MMC(embedded MMC，eMMC)、安全数字(secure digital，SD)卡、微型SD卡等)等之类的来实施。控制器4700可以用驱动应用程序、操作系统等的片上系统来实施。控制器4700可以包括图像处理器4130或调制解调器4230。
存储器4500可以用参考图1至图15描述的包括刷新控制器160或260的存储器设备100或200来实现。可替选地，存储器4500可以用参考图16描述的堆叠式存储器设备1000或者参考图17或图18描述的存储器模块2000或3000来实施。在此情况下，由于存储器4500向控制器4700提供刷新信息，所以控制器4700可以高效地控制刷新命令。控制器4700可以包括图1的存储器控制器50。
根据发明构思的一些示例实施例，可能可以限制和/或阻止不必要地执行刷新操作以及不必要地生成刷新命令。这可以意味着控制刷新操作的效率提高。换言之，可以改善易失性存储器和存储器模块的处理数据效率。
在一些示例实施例中，在存储器控制器是主机的一部分的情况下，主机可以包括用于存储与存储器控制器有关的功能的存储器(未示出)，以使得当主机执行该存储器的指令时，主机的处理器电路或者一个或多个处理器被配置为用于执行存储器控制器的功能的专用处理器电路或(一个或多个)处理器。从而，在示例实施例中，存储器控制器(和/或主机，如果存储器控制器是主机的一部分的话)可以通过改善控制刷新操作的效率来改善存储器设备的功能履行。
虽然已具体示出和描述了一些示例实施例，但本领域普通技术人员将会理解，在不脱离权利要求的精神和范围的情况下，可以对其进行形式和细节上的变化。

Claims (19)

1.一种易失性存储器设备，包括：
存储单元；以及
与所述存储单元相连接的刷新控制器，
所述易失性存储器设备被配置为在所述易失性存储器设备在所述存储单元的第二部分上执行有效操作的同时在所述存储单元的第一部分上执行隐藏刷新操作，
所述刷新控制器被配置为生成要被提交给存储器控制器的刷新信息，所述刷新信息基于所述易失性存储器设备在参考时间期间执行所述隐藏刷新操作的次数，
其中，所述刷新控制器被配置为接收来自所述存储器控制器的刷新命令以在所述易失性存储器设备中执行常规刷新操作，并且所述刷新命令基于接收到的刷新信息。
2.一种易失性存储器设备，包括：
存储单元；以及
与所述存储单元相连接的刷新控制器，
所述刷新控制器被配置为在所述易失性存储器设备在所述存储单元的第二部分上执行有效操作的同时控制在所述存储单元的第一部分上执行的隐藏刷新操作，
所述易失性存储器设备被配置为响应于来自外部存储器控制器的刷新命令来执行常规刷新操作，
所述刷新控制器被配置为利用在参考时间的第一部分期间所述隐藏刷新操作的性能指标来生成刷新信息，并向外部存储器控制器发送刷新信息，其中
所述易失性存储器设备被配置为基于来自所述外部存储器控制器的刷新命令在所述参考时间的剩余部分期间执行期望数目的所述常规刷新操作，所述刷新命令基于刷新信息生成，并且
所述常规刷新操作的所述期望数目是与所述参考时间期间的刷新操作的目标数目和刷新度量之间的差相对应的整数，所述刷新度量包括所述易失性存储器设备在所述参考时间期间执行所述隐藏刷新操作的次数。
3.如权利要求2所述的易失性存储器设备，其中
所述隐藏刷新操作的性能指标对应于在所述参考时间的第一部分期间所述隐藏刷新操作的计数值。
4.如权利要求2所述的易失性存储器设备，其中，所述刷新控制器被配置为利用所述参考时间的第一部分期间所述隐藏刷新操作的性能指标和所述参考时间期间所述常规刷新操作的性能指标来生成所述刷新信息。
5.如权利要求2所述的易失性存储器设备，其中，所述刷新控制器被配置为，如果所述刷新控制器接收到来自所述存储器控制器的重置信号，则将所述刷新信息重置为初始值。
6.如权利要求2所述的易失性存储器设备，其中
所述易失性存储器设备被配置为在没有接收到来自所述存储器控制器的刷新命令的情况下执行所述隐藏刷新操作。
7.一种易失性存储器设备，包括：
存储单元；以及
与所述存储单元相连接的刷新控制器，
所述刷新控制器被配置为在所述易失性存储器设备在所述存储单元的第二部分上执行有效操作的同时控制在所述存储单元的第一部分上执行的第一刷新操作，
所述易失性存储器设备被配置为响应于来自外部存储器控制器的刷新命令来执行第二刷新操作，
所述刷新控制器被配置为基于参考时间的第一部分期间所述第一刷新操作的性能指标来生成刷新信息，并向外部存储器控制器发送刷新信息，并且
所述易失性存储器设备被配置为基于所述易失性存储器设备在所述参考时间的剩余部分期间从所述外部控制器接收到所述刷新命令的次数来在所述参考时间的剩余部分期间执行期望数目的所述第二刷新操作，所述刷新命令基于刷新信息生成。
8.如权利要求7所述的易失性存储器设备，其中，所述第二刷新操作的所述期望数目是基于所述参考时间期间的刷新操作的目标数目与刷新度量之间的差的整数，所述刷新度量包括所述易失性存储器设备在所述参考时间期间执行所述第一刷新操作的次数。
9.如权利要求7所述的易失性存储器设备，其中
所述第一刷新操作的性能指标对应于在所述参考时间的第一部分期间隐藏刷新操作的计数值。
10.如权利要求7所述的易失性存储器设备，其中
所述刷新控制器被配置为，如果所述易失性存储器设备执行所述第一刷新操作和所述第二刷新操作中的至少一个，则更新所述刷新信息。
11.如权利要求7所述的易失性存储器设备，其中
所述易失性存储器设备被配置为响应于来自所述外部存储器控制器的请求来向所述存储器控制器发送所述刷新信息，并且
所述易失性存储器设备被配置为基于所述刷新信息的特性向所述外部存储器控制器发送所述刷新信息。
12.如权利要求7所述的易失性存储器设备，其中
所述刷新控制器被配置为，如果所述刷新控制器确定在所述参考时间的第一部分期间所述第一刷新操作的计数值等于阈值，则阻止所述易失性存储器设备在所述参考时间的剩余部分期间执行额外的第一刷新操作。
13.如权利要求7所述的易失性存储器设备，其中
所述刷新控制器被配置为，如果所述刷新控制器接收到与所述存储单元的第二部分相对应的活跃地址和与所述有效操作相对应的活跃信号，则控制所述第一刷新操作，并且
所述刷新控制器被配置为在没有接收到来自所述外部存储器控制器的刷新命令的情况下基于生成与所述存储单元的第一部分相对应的并且不与所述活跃地址冲突的刷新地址来控制所述第一刷新操作。
14.如权利要求13所述的易失性存储器设备，其中
所述第一刷新操作是隐藏刷新操作，
所述第二刷新操作是常规刷新操作，
所述刷新控制器包括地址比较器、刷新地址生成器、逻辑门和刷新信息生成器，
所述刷新地址生成器被配置为基于刷新活跃信号来生成隐藏刷新地址，
所述地址比较器被配置为基于所述隐藏刷新地址和所述活跃地址来生成隐藏刷新活跃信号，
所述逻辑门被配置为基于对常规刷新活跃信号和所述隐藏刷新活跃信号执行逻辑操作来生成所述刷新活跃信号，以及
所述刷新信息生成器被配置为利用所述隐藏刷新活跃 信号来生成所述刷新信息。
15.如权利要求7所述的易失性存储器设备，其中
所述刷新控制器包括刷新计数器，所述刷新计数器被配置为，如果所述易失性存储器设备执行所述第一刷新操作，则调整所述刷新信息，并且
所述刷新控制器包括振荡器，所述振荡器被配置为，如果所述易失性存储器设备执行所述第二刷新操作，则维持所述刷新信息的值。
16.如权利要求7所述的易失性存储器设备，其中
所述存储器控制器被配置为，如果与所述参考时间相对应的时间间隔结束，则生成重置命令并且向所述易失性存储器设备发送所述重置命令，
所述易失性存储器设备的刷新控制器被配置为响应于接收到来自所述外部存储器控制器的重置命令来将所述刷新信息重置为基础值，以及
所述刷新控制器被配置为基于在新的参考时间的第一部分期间所述第一刷新操作的性能指标来更新所述刷新信息。
17.如权利要求7所述的易失性存储器设备，其中
所述刷新控制器被配置为，如果所述易失性存储器设备执行所述第一刷新操作和所述第二刷新操作中的任一个，则生成刷新活跃信号，
所述刷新活跃信号是所述第一刷新操作的性能指标，
所述刷新活跃信号是所述第二刷新操作的性能指标，以及
所述刷新控制器被配置为基于在所述参考时间的第一部分期间所述刷新活跃信号的计数值来生成所述刷新信息。
18.如权利要求7所述的易失性存储器设备，其中，所述存储单元的第一部分和第二部分在不与彼此相邻的存储矩阵中。
19.如权利要求7所述的易失性存储器设备，其中
所述刷新控制器被配置为利用在参考时间的第一部分期间所述第一刷新操作的性能指标和所述第二刷新操作的性能指标来生成所述刷新信息，
所述第一刷新操作的性能指标对应于在所述参考时间的第一部分期间所述第一刷新操作的计数值，以及
所述第二刷新操作的性能指标对应于在所述参考时间的第一部分期间所述第二刷新操作的计数值。
CN201710063703.2A 2016-02-03 2017-02-03 易失性存储器设备、其信息提供方法及其刷新控制方法 Active CN107068175B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2016-0013631 2016-02-03
KR20160013631 2016-02-03
KR1020160087630A KR20170093053A (ko) 2016-02-03 2016-07-11 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법
KR10-2016-0087630 2016-07-11
US15/413,907 US9928895B2 (en) 2016-02-03 2017-01-24 Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US15/413,907 2017-01-24

Publications (2)

Publication Number Publication Date
CN107068175A CN107068175A (zh) 2017-08-18
CN107068175B true CN107068175B (zh) 2022-06-07

Family

ID=59385646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710063703.2A Active CN107068175B (zh) 2016-02-03 2017-02-03 易失性存储器设备、其信息提供方法及其刷新控制方法

Country Status (2)

Country Link
US (3) US9928895B2 (zh)
CN (1) CN107068175B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
KR102414257B1 (ko) * 2017-07-20 2022-06-29 에스케이하이닉스 주식회사 전자장치
TWI779069B (zh) * 2017-07-30 2022-10-01 埃拉德 希提 具有以記憶體為基礎的分散式處理器架構的記憶體晶片
CN107919101B (zh) * 2018-01-04 2020-06-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
KR20190118020A (ko) * 2018-04-09 2019-10-17 에스케이하이닉스 주식회사 반도체 장치
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10552087B2 (en) 2018-06-04 2020-02-04 Micron Technology, Inc. Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US11023171B2 (en) 2019-07-17 2021-06-01 Micron Technology, Inc. Performing a refresh operation based on a write to read time difference
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11474698B2 (en) 2019-12-04 2022-10-18 Micron Technology, Inc. Reset verification in a memory system by using a mode register
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US20220076726A1 (en) * 2020-09-04 2022-03-10 Micron Technology, Inc. Methods and apparatus for probabilistic refresh in volatile memory devices
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11934654B2 (en) * 2020-12-08 2024-03-19 Rambus Inc. Memory device having hidden refresh
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US11797215B2 (en) * 2021-12-09 2023-10-24 SK Hynix Inc. Memory device and memory system performing error check and scrub operation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631701A (en) * 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system
US5291443A (en) * 1991-06-26 1994-03-01 Micron Technology, Inc. Simultaneous read and refresh of different rows in a dram
CN1641791A (zh) * 2004-01-15 2005-07-20 国际商业机器公司 具有分布式行地址计数器的并发刷新模式的嵌入式dram
CN1677562A (zh) * 2004-03-30 2005-10-05 恩益禧电子股份有限公司 半导体存储装置
CN1957422A (zh) * 2004-05-26 2007-05-02 飞思卡尔半导体公司 Dram中的自动隐藏刷新及其方法
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
CN101266833A (zh) * 2007-03-16 2008-09-17 富士通株式会社 半导体存储器及其操作方法、存储器控制器和系统
CN104505117A (zh) * 2014-12-30 2015-04-08 华中科技大学 一种动态存储器刷新方法与刷新控制器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356485B1 (en) 1999-02-13 2002-03-12 Integrated Device Technology, Inc. Merging write cycles by comparing at least a portion of the respective write cycle addresses
JP2001357670A (ja) 2000-04-14 2001-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003317472A (ja) 2002-04-17 2003-11-07 Mitsubishi Electric Corp 半導体記憶装置
JP4236903B2 (ja) * 2002-10-29 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
KR101752154B1 (ko) 2010-11-02 2017-06-30 삼성전자주식회사 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법
WO2012074724A1 (en) 2010-12-03 2012-06-07 Rambus Inc. Memory refresh method and devices
KR20130042236A (ko) 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 메모리 시스템
KR102021401B1 (ko) 2012-08-30 2019-11-04 에스케이하이닉스 주식회사 메모리 장치
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices
US9928895B2 (en) * 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631701A (en) * 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system
US5291443A (en) * 1991-06-26 1994-03-01 Micron Technology, Inc. Simultaneous read and refresh of different rows in a dram
CN1641791A (zh) * 2004-01-15 2005-07-20 国际商业机器公司 具有分布式行地址计数器的并发刷新模式的嵌入式dram
CN1677562A (zh) * 2004-03-30 2005-10-05 恩益禧电子股份有限公司 半导体存储装置
CN1957422A (zh) * 2004-05-26 2007-05-02 飞思卡尔半导体公司 Dram中的自动隐藏刷新及其方法
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
CN101266833A (zh) * 2007-03-16 2008-09-17 富士通株式会社 半导体存储器及其操作方法、存储器控制器和系统
CN104505117A (zh) * 2014-12-30 2015-04-08 华中科技大学 一种动态存储器刷新方法与刷新控制器

Also Published As

Publication number Publication date
US10658023B2 (en) 2020-05-19
US9928895B2 (en) 2018-03-27
US20170221546A1 (en) 2017-08-03
US20190237133A1 (en) 2019-08-01
US20180174641A1 (en) 2018-06-21
CN107068175A (zh) 2017-08-18
US10297306B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
KR102329673B1 (ko) 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9685218B2 (en) Memory device and memory system having the same
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US20170140810A1 (en) Memory device and memory system including the same for controlling collision between access operation and refresh operation
KR102401271B1 (ko) 메모리 시스템 및 그 동작 방법
US9336851B2 (en) Memory device and method of refreshing in a memory device
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
US9064603B1 (en) Semiconductor memory device and memory system including the same
US10468092B2 (en) Memory device for controlling refresh operation by using cell characteristic flags
US10109344B2 (en) Semiconductor memory devices with banks with different numbers of memory cells coupled to their bit-lines and memory systems including the same
US20140237177A1 (en) Memory module and memory system having the same
US10055169B2 (en) Memory system and read request management method thereof
US20220270662A1 (en) Memory device and operating method thereof
KR20170060739A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9449673B2 (en) Memory device and memory system having the same
US20220147274A1 (en) Storage device and operating method thereof
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
CN107452423B (zh) 计算系统、非易失性存储器模块以及操作存储设备的方法
KR20180113521A (ko) 콘텐츠 패턴이 메모리 디바이스의 메모리 셀들에 저장되게 하기 위한 기법
CN115374030A (zh) 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法
TWI740890B (zh) 揮發性記憶體元件
US11887692B2 (en) Electronic device, operation method of host, operation method of memory module, and operation method of memory device
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant