CN115374030A - 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法 - Google Patents

具有存储器发起的命令插入的存储器以及相关联系统、装置和方法 Download PDF

Info

Publication number
CN115374030A
CN115374030A CN202210251225.9A CN202210251225A CN115374030A CN 115374030 A CN115374030 A CN 115374030A CN 202210251225 A CN202210251225 A CN 202210251225A CN 115374030 A CN115374030 A CN 115374030A
Authority
CN
China
Prior art keywords
memory
command
memory device
controller
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210251225.9A
Other languages
English (en)
Inventor
S·艾亚普利迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115374030A publication Critical patent/CN115374030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及具有存储器发起的命令插入的存储器以及相关联系统、装置和方法。在一个实施例中，存储器装置包括被配置成以操作方式连接到存储器控制器的命令插入端子。所述存储器装置可(i)识别可通过从所述存储器控制器接收命令来定址的条件，和(ii)经由所述命令插入端子输出所述命令或所述条件的指示以使得所述命令插入到所述存储器控制器的命令队列中。所述存储器装置可包含命令端子，所述存储器装置可在所述命令插入于所述命令队列中之后经由所述命令端子从所述存储器控制器接收所述命令。在一些实施例中，所述条件可为所述存储器装置的存储器区需要刷新循环，且所述命令可为对所述存储器区执行刷新循环的命令。

Description

具有存储器发起的命令插入的存储器以及相关联系统、装置 和方法
技术领域
本公开涉及存储器系统、装置和方法。特定来说，本公开涉及具有存储器发起的命令插入的存储器系统以及相关联系统、装置和方法。
背景技术
存储器装置广泛地用于存储与如计算机、无线通信装置、相机、数字显示器等等的各种电子装置相关的信息。存储器装置频繁地经提供为计算机或其它电子装置中的内部、半导体集成电路和/或外部可移除装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要经施加功率的源维护其数据。相比之下，非易失性存储器即使在无外部供电时也可保持其所存储的数据。非易失性存储器可用于各种技术中，包含快闪存储器(例如，NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增大存储器单元密度、提高读取/写入速度或以其它方式减少操作时延、提高可靠性、增加数据保持、降低功率消耗或降低制造成本等。
发明内容
在一方面中，本公开提供一种存储器装置，其包括：命令插入端子，其被配置成以操作方式连接到存储器控制器，其中所述存储器装置被配置成：识别可通过从所述存储器控制器接收命令来定址的条件，和经由所述命令插入端子输出所述命令或所述条件的指示以使得所述命令插入到所述存储器控制器的命令队列中。
在另一方面中，本公开提供一种操作存储器装置的方法，其包括：识别可通过从存储器控制器接收命令来定址的条件，和经由所述存储器装置的命令插入端子输出所述命令或所述条件的指示以使得所述命令插入到所述存储器控制器的命令队列中。
在又一方面中，本公开提供一种存储器系统，其包括：存储器控制器，其具有被配置成产生命令队列的存储器命令调度器；存储器装置，其具有命令插入端子；和命令插入信号迹线，其将所述存储器装置的所述命令插入端子以操作方式连接到所述存储器控制器的所述存储器命令调度器，其中所述存储器装置被配置成：识别可通过从所述存储器控制器接收命令来定址的条件，和经由所述命令插入端子和所述命令插入信号迹线将所述命令或所述条件的指示输出到所述存储器命令调度器，以使得所述命令插入到所述命令队列中。
附图说明
参考以下图式可更好地理解本公开的许多方面。附图中的组件不一定按比例。而是将重点放在清楚地展示本公开的原理。附图不应被视为将本公开限制于所描绘的特定实施例，而是仅用于解释和理解。
图1A是示意性地说明根据本发明技术的各种实施例经配置的存储器系统的框图。
图1B是示意性地说明根据本发明技术的各种实施例经配置的存储器系统的框图。
图2是说明根据本发明技术的各种实施例的用于将命令插入到存储器控制器的命令队列中的例程的流程图。
图3是说明根据本发明技术的各种实施例的用于将刷新操作和/或循环插入到存储器控制器的命令队列中的例程的流程图。
图4是包含根据本发明技术的各种实施例经配置的存储器装置或系统的系统的示意图。
具体实施方式
如下文更详细地论述，本文中所公开的技术涉及具有存储器发起的命令插入的存储器以及相关联系统、装置和方法。在一些实施例中，存储器系统包含命令插入信号迹线，其将存储器控制器(例如，存储器控制器的存储器命令调度器)以操作方式连接到存储器装置的命令插入端子。在操作中，存储器装置可(a)识别可通过存储器装置从存储器控制器接收命令来定址的条件，和/或(b)将所述命令发射到存储器控制器(经由命令插入端子和命令插入信号迹线)以用于插入到存储器控制器的命令队列中。继而，存储器控制器可例如经由将存储器控制器以操作方式连接到一或多个存储器装置的命令/地址和/或数据总线将所述命令发到存储器系统的一或多个存储器装置。响应于从存储器控制器接收到所述命令，存储器装置可转到执行所述命令(例如，以将所识别的条件定址)。本领域技术人员将理解，所述技术可具有额外实施例且所述技术可在没有下文参考图1A-4描述的实施例的数个细节的情况下实践。
在以下所说明的实施例中，主要在并入有DRAM存储媒体的装置的上下文中描述存储器装置和系统。然而，根据本发明技术的其它实施例配置的存储器装置可包含并入有其它类型的存储媒体的其它类型的存储器装置及系统，所述其它类型的存储媒体包含PCM、SRAM、FRAM、RRAM、MRAM、只读存储器(ROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEROM)、铁电、磁阻及其它存储媒体，包含非易失性、闪存(例如，NAND和/或NOR)存储媒体。
A.概述
多种存储器系统包含以控制器或处理器为中心的架构，这意指控制器或处理器发起控制器/处理器与以操作方式连接到控制器/处理器的一或多个存储器装置之间的通信。举例来说，在多种存储器系统中，存储器控制器经由命令/地址总线将命令发到存储器装置，且存储器装置通过执行所述命令来作出响应。因此，存储器装置大多时候是响应于其经由命令/地址总线从存储器控制器接收的通信。换句话说，存储器控制器可主要使用命令/地址总线发起与存储器装置的通信。换句话说，存储器装置发起经由命令/地址总线与存储器控制器通信的能力可为有限的。
在一些存储器系统中，存储器装置可与存储器控制器通信，但所述通信可为受限的。举例来说，一些存储器系统的存储器装置可将模式寄存器编程以将信息传送到存储器控制器。存储器控制器随后可从经编程存储器寄存器读取所述信息。然而，为读取经编程模式寄存器，存储器控制器需要命令/地址总线和/或数据总线的所有线空闲直到存储器控制器能够读取模式寄存器并且确定如何对所述通信作出响应。因为命令/地址总线和/或数据总线对于存储器控制器来说必须是空闲的以读取模式寄存器，所以经由模式寄存器的通信通过占压这些总线而消耗大量有价值的系统带宽。
为了解决这些问题，本发明技术的存储器系统和装置可包含命令插入信号迹线，其将存储器装置的外部命令插入引脚以操作方式连接到存储器控制器(例如，存储器控制器的存储器命令调度器)。当存储器装置识别可通过存储器装置从存储器控制器接收命令来定址的条件时，存储器装置可将所述命令或所述条件的指示发射到存储器控制器(经由命令插入端子和命令插入信号迹线)以用于将所述命令插入到存储器控制器的命令队列中。继而，存储器控制器可例如经由将存储器控制器以操作方式连接到一或多个存储器装置的命令/地址和/或数据总线将所述命令发到存储器系统的一或多个存储器装置。响应于从存储器控制器接收到所述命令，存储器装置可转到执行所述命令(例如，以将所识别的条件定址)。
本发明技术的实施例因而可经由其它存储器系统提供数个优点。举例来说，根据本发明技术的实施例经配置的存储器系统使得存储器装置能够发起与存储器控制器的通信(例如，以将在存储器装置处出现的条件定址)而非等待存储器控制器发起通信和/或辨识所述条件。此外，本发明技术的存储器系统中的存储器装置可与存储器控制器通信且不会显著影响经由命令/地址总线和/或数据DQ总线的系统带宽。举例来说，本发明技术的存储器装置可通过传送条件和/或一或多个对应命令(例如，作为存储器装置的后台操作)以用除将模式寄存器编程并且等待存储器控制器读取经编程模式寄存器并且确定如何作出响应以外的方式将对应命令插入到存储器控制器的命令队列中，以此与存储器控制器通信。此外，通过为存储器装置提供其借以可与存储器控制器通信的方式，根据本发明技术经配置的存储器系统满足行业转向改进存储器装置和存储器控制器之间的通信和/或较少以控制器为中心的技术和协议(例如，计算高速链路(CXL)、第三代高带宽存储器(HBM3)、DDR6发现等)。
本发明技术的实施例可经由其它存储器系统，尤其关于刷新操作提供额外优点。举例来说，在多种存储器系统中，在任何给定时间需要行锤击刷新(RHR)消减/服务的存储器行的总数目是未知的。因此，这些存储器系统使用统计采样技术识别潜在受害者或被锤击存储器行。然而，统计采样技术通常引起比理论上所需的存储器行更多的存储器行接收到RHR刷新。举例来说，假设32ms的刷新时段、50ns的存储器刷新时间段或循环tRFC以及在相邻存储器行需要RHR刷新之前的2,000个激活的激活(例如，锤击)阈值，需要RHR刷新的被锤击存储器行的理论数目是320行(例如，32ms/50ns/2,000)。但使用统计采样技术的存储器装置执行比被锤击存储器行的此理论数目显著更多(例如，几乎大一数量级)的RHR刷新。对不需要RHR消减/服务的存储器行执行RHR刷新会造成电力浪费。
此外，存储器刷新时间段的持续时间tRFC是带宽限制器。举例来说，随着存储器刷新时间段的持续时间tRFC增加(例如，以使得存储器装置能够在存储器装置执行从存储器控制器接收的刷新命令之后对受害者存储器行执行RHR消减/服务)，系统带宽降低，原因是在已经过存储器刷新时间段tRFC之前，存储器装置不可供存储器控制器用于存取命令。此外，随着接收RHR刷新的受害者存储器区数目增加，在存储器刷新时间段tRFC内执行RHR消减/服务的定时裕度变得更紧。利用额外存储器行并行性同时对更大数目的受害者存储器区执行RHR刷新可缓解在未来过程节点上的拒绝RHR阈值，但添加的并行性(i)可增加存储器装置向电源需要的电力，(ii)可给存储器装置的电力递送网络带来问题和/或(iii)可增加注入到存储器装置的外围电路中的噪声量。
为了解决这些问题，本发明技术的存储器系统和装置可被配置成实施用于RHR操作的确定性解决方案而非使用统计采样技术识别潜在受害者存储器区。特定来说，本发明技术的存储器系统和装置可跟踪激活存储器区的次数并且使用那个计数识别侵害者(例如，种子)和/或受害者存储器区。期望此确定性解决方案相较于使用统计采样技术识别的存储器区数目减小针对行RHR刷新识别的存储器区数目。继而，期望存储器装置在较短存储器刷新时间段tRFC内操作和/或消耗或需要较少电力用于RHR操作，原因是期望较少存储器区接收RHR消减/服务。而且，因为期望较少存储器区接收RHR刷新，所以可以减少在RHR操作期间存储器区的并行激活(例如，存储器行的并行激活)。因此，期望本发明技术的存储器系统和/或装置实现(i)电源上的电力需求减少，(ii)存储器装置和/或存储器系统的电力递送网络上的应变或并发情况减少和/或(iii)注入到存储器装置的外围电路中的噪声减少。
另外或替代地，根据本发明技术经配置的存储器系统和装置可在存储器刷新时间段tRFC之外执行全部或一部分的RHR消减/服务，这可改进系统带宽并且实现较松的刷新定时规范。举例来说，如下文更详细地论述，本发明技术的存储器系统和装置可跟踪存储器区的激活次数，将激活次数与阈值进行比较，确定激活次数是满足还是超过阈值，且/或识别存储器刷新时间段tRFC内或外的一或多个相邻(例如，受害者)存储器区。当识别到相邻存储器区时，用于那个存储器区的刷新循环可插入到存储器控制器的命令队列中。在一些实施例中，存储器装置可在存储器刷新时间段tRFC内或外将刷新循环插入到命令队列中。存储器控制器随后可将对应于插入的刷新循环的一或多个命令发到存储器装置以发指令给存储器装置刷新相邻存储器区。因此，本发明技术的存储器装置(i)可从tRFC预算移除RHR循环，且/或(ii)可响应于从存储器控制器接收的命令而对相邻存储器区执行RHR消减/服务，所述命令具体地发指令给存储器装置以刷新那个相邻存储器区。
因此，期望本发明技术的存储器系统和装置响应于刷新命令刷新存储器区和/或执行RHR消减/服务所需的总时间小于其它存储器系统和装置(i)在响应于从存储器控制器接收到刷新命令而刷新存储器区之后和(ii)在对应存储器刷新时间段tRFC结束时执行RHR消减/服务所需的总时间。因此，本发明技术的存储器系统和装置的存储器刷新时间段tRFC的持续时间可小于其它存储器系统和装置的存储器刷新时间段tRFC的持续时间。存储器刷新时间段tRFC的持续时间减少可转译为(i)存储器装置可供存储器控制器用于存取操作的时间量增加(可转译为系统带宽增加)，(ii)执行刷新和/或其它操作的定时规范更松和/或(iii)命令调度灵活性更大。
B.存储器系统和相关联的装置和方法的所选实施例
图1A是示意性地说明根据本发明技术的各种实施例经配置的存储器系统190的框图。在一个实施例中，存储器系统190是双列直插式存储器模块(DIMM)。在这些和其它实施例中，在图1A中说明存储器装置100的单个模块或等级。已经从图1A省略存储器系统190的众所周知的组件并且在下文不进行详细描述以避免不必要地混淆本发明技术的方面。
如图1A中所示，存储器系统190可包含一或多个存储器装置100，所述存储器装置100可连接到能够利用存储器进行信息的临时或永久存储的电子装置或其组件。举例来说，存储器装置100可以操作方式连接到主机装置108和/或存储器控制器101。主机装置108可以是计算装置，例如台式计算机或便携式计算机、服务器、手持式装置(例如，移动电话、平板计算机、数字读取器、数字媒体播放器)，或其某一组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置108可以是网络连接装置(例如，交换器、路由器等)；数字图像、音频和/或视频的记录器；车辆；电器；玩具；或多个其它产品中的任一个。在一个实施例中，主机装置108可直接连接到存储器装置100(例如，经由信号迹线的通信总线(未示出))。另外或替代地，主机装置108可间接连接到存储器装置100(例如，经由网络连接的连接或通过中间装置，例如通过存储器控制器101和/或经由信号迹线的通信总线117)。
存储器系统190的存储器装置100经由命令/地址(CMD/ADDR)总线118和数据(DQ)总线119以操作方式连接到存储器控制器101。如下文关于图1B更详细描述，CMD/ADDR总线118和DQ总线119可供存储器控制器101用于将命令、存储器地址和/或数据传送到存储器装置100。作为响应，存储器装置100可执行从存储器控制器101接收的命令。举例来说，在经由CMD/ADDR总线118从存储器控制器101接收到写入命令的情况下，存储器装置100可经由数据DQ总线118从存储器控制器101接收到数据并且可经由CMD/ADDR总线118将数据写入到与从存储器控制器101接收到的存储器地址对应的存储器单元。作为另一实例，在经由CMD/ADDR总线118从存储器控制器101接收到读取命令的情况下，存储器装置100可经由数据DQ总线118将来自与存储器地址对应的存储器单元的数据输出到存储器控制器101，所述存储器地址是经由CMD/ADDR总线118从存储器控制器101接收。
在图1A中所示的实施例中，存储器装置100中的一个另外经由一或多个命令插入信号迹线120以操作方式连接到存储器控制器101。更具体地，命令插入信号迹线120将存储器装置100的一或多个外部命令插入引脚或端子CI以操作方式连接到存储器控制器101的存储器命令调度器102的命令队列103。命令插入信号迹线120与CMD/ADDR总线118和/或DQ总线119分离和/或不同。如下文更详细地描述，存储器装置100可经由命令插入端子CI和命令插入信号迹线120将条件和/或命令传送到存储器控制器101。所述命令随后可插入到调度器102的命令队列103中。继而，存储器控制器101可经由例如CMD/ADDR总线118、DQ总线119和/或存储器系统190的另一信令总线或迹线将插入的命令发到存储器系统190的一或多个存储器装置100。
图1A中示出的经由命令插入信号迹线120以操作方式连接到存储器控制器101的存储器装置100可为存储器系统190的主控存储器装置100。在一些实施例中，存储器系统190的仅主控存储器装置100可将条件和/或对应命令直接传送到存储器控制器101(例如，无需将所述条件和/或对应命令发送到存储器系统190的其它存储器装置100)以用于将对应命令插入到存储器控制器101上的调度器102的命令队列103中。在这些和其它实施例中，存储器系统190的其它存储器装置100可将条件和/或对应命令传送到主控存储器装置100。继而，主控存储器装置100可经由主控存储器装置100的命令插入端子CI和对应命令插入信号迹线120将条件和/或对应命令直接传送到存储器控制器101。
在一些实施例中，仅主控存储器装置100或存储器系统190的仅存储器装置100的子集包含一或多个命令插入端子CI。在其它实施例中，存储器系统190的存储器装置100中的每一个可包含一或多个命令插入端子CI。虽然存储器系统190的存储器装置100中的每一个可包含命令插入端子CI，但在一些实施例中，仅主控存储器装置100的命令插入端子CI可经由命令插入信号迹线120以操作方式直接连接到存储器控制器(例如，没有中间存储器装置100)。
在其它实施例中，存储器系统190的多于一个(例如，全部或多个)存储器装置100的命令插入端子CI可经由一或多个命令插入信号迹线120以操作方式直接连接到存储器控制器101(例如，没有中间存储器装置100)。在这些实施例中，经由命令插入信号迹线120以操作方式直接连接到存储器控制器101的存储器装置100中的任一个可将条件和/或对应命令直接传送到存储器控制器101(例如，不将条件和/或对应命令发送到存储器系统190的其它存储器装置100)以用于将对应命令插入到调度器102的命令队列103中。将存储器装置100的命令插入端子CI以操作方式连接到存储器控制器101的命令插入信号迹线120在存储器装置100之间可为共同的或被共享。在这些和其它实施例中，命令插入信号迹线120可专用于个别存储器装置100。
图1B是图1A的根据本发明技术的各种实施例经配置的存储器装置100的框图。如所示出，存储器装置100可采用多个外部端子。外部端子可包含以操作方式连接到CMD/ADDR总线118(图1A)以分别接收命令信号CMD和地址信号ADDR的命令端子和地址端子。外部端子可另外包含接收片选信号CS的片选端子、接收时钟信号CK和CKF的时钟端子、接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI(例如，以操作方式连接到图1A的DQ总线119)以及电源端子VDD、VSS和VDDQ。
存储器装置100可另外包含一或多个命令插入端子CI，其被配置成例如经由一或多个相应命令插入信号迹线(例如，图1A的命令插入信号迹线120)以操作方式连接到存储器控制器(例如存储器控制器的存储器命令调度器)。在其中单个命令插入信号迹线120用以将存储器装置100以操作方式直接连接到存储器控制器的实施例中，存储器装置100可包含单个命令插入端子CI。作为另一实例，在其中多个命令插入信号迹线120用以将存储器装置100以操作方式直接连接到存储器控制器的实施例中，存储器装置100可包含多个命令插入端子CI。如下文更详细地论述，当以操作方式连接到存储器控制器101(图1A)时，存储器装置100可将条件和/或对应命令传送到存储器控制器101以用于将对应命令插入到存储器控制器101的命令队列103(图1A)中，使得存储器控制器101将对应命令发到存储器装置100和/或存储器系统190的另一存储器装置100。存储器控制器101可经由将(a)存储器装置100和/或存储器系统190的另一存储器装置100以操作方式连接到(b)存储器控制器101的CMD/ADDR总线118、DQ总线119和/或另一总线或信号迹线发出对应命令。
另外或替代地，存储器装置100的命令插入端子CI可被配置成以操作方式连接到存储器系统190的另一存储器装置100的命令插入端子CI。举例来说，第一存储器装置100的命令插入端子CI可以操作方式连接到存储器系统190的主控存储器装置100的命令插入端子CI。继续此实例，主控存储器装置100的一或多个其它命令插入端子CI可以操作方式直接连接到存储器控制器101。在操作中，第一存储器装置100可经由将第一存储器装置100以操作方式连接到主控存储器装置100的命令插入端子CI将条件和/或对应命令传送到主控存储器装置100。继而，主控存储器装置100可将条件和/或对应命令传送到存储器控制器101以用于将对应命令插入到存储器控制器101的命令队列103中。
可向存储器装置100的电源端子供应电源电势VDD和VSS。这些电源电势VDD和VSS可被供应到内部电压发生器电路170。内部电压发生器电路170可基于电源电势VDD和VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP可在行解码器140中使用，内部电势VOD和VARY可在存储器装置100的存储器阵列150中包含的感测放大器中使用，且内部电势VPERI可在许多其它电路块中使用。
还可向电源端子供应电源电势VDDQ。可将电源电势VDDQ连同电源电势VSS一起供应到输入/输出(I/O)电路160。在本发明技术的实施例中，电源电势VDDQ可以为与电源电势VDD相同的电势。在本发明技术的另一个实施例中，电源电势VDDQ可以为与电源电势VDD不同的电势。然而，专用电源电势VDDQ可用于I/O电路160，使得由I/O电路160产生的电源噪声不会传播到其它电路块。
可向时钟端子、数据时钟端子和/或额外时钟端子供应外部时钟信号和/或互补外部时钟信号。外部时钟信号CK、CKF、WCK和/或WCKF可供应到时钟输入电路133。CK和CKF信号可为互补的，且WCK和WCKF信号也可为互补的。互补时钟信号可以同时具有相对的时钟电平和相对的时钟电平之间的转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，并且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
包含在时钟输入电路133中的输入缓冲器可接收外部时钟信号。举例来说，当通过来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK和CKF信号和/或WCK和WCKF信号。时钟输入电路133可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于接收到的内部时钟信号ICLK和来自命令解码器115的时钟启用信号CKE提供各种相位和频率受控的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号ICLK且将各种时钟信号(未示出)提供到命令解码器115的时钟路径(图1B中未示出)。内部时钟电路130可另外提供输入/输出(I/O)时钟信号。I/O时钟信号可供应给I/O电路160并且可用作定时信号以例如确定经由DQ总线119(图1A)发射的数据的输出定时和/或输入定时和/或在命令插入信号迹线120(图1A)上经由命令插入端子CI发射的条件/命令。可以多个时钟频率提供I/O时钟信号，使得可以不同的数据速率从存储器装置100输出数据及将数据输入到存储器装置100。当需要高存储器速度时，较高时钟频率可以是合乎需要的。当需要较低电力消耗和/或较松定时裕度时，较低时钟频率可以是合乎需要的。还可将内部时钟信号ICLK供应到定时发生器135，因此可生成可由命令解码器115、列解码器145、I/O电路160和/或存储器装置100的其它组件使用的各种内部时钟信号。
存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150的存储器单元可布置于多个存储器区中，且每一存储器区可包含多个字线(WL)、多个位线(BL)，以及布置在字线与位线的交叉点处的多个存储器单元。在一些实施例中，存储器区域可为一或多个存储器组或存储器单元的另一布置(例如，一半存储器组、存储器组中的子阵列等)。在这些和其它实施例中，存储器阵列150的存储器区域可布置在一或多个群组(例如，存储器组的一或多个群组、一或多个逻辑存储器列或裸片等)中。存储器阵列150中的存储器单元可包含多种不同存储器媒体类型中的任一种，包含电容、磁阻、铁电、相位改变等等。字线WL的选择可由行解码器140执行，并且位线BL的选择可由列解码器145执行。可为对应的位线BL提供感测放大器(SAMP)，并将其连接到至少一个相应的本地I/O线对(LIOT/B)，所述本地I/O线对随后可通过传输门(TG)耦合到至少一个相应的主要I/O线对(MIOT/B)，所述传输门可充当开关。存储器阵列150还可包含板线和用于管理其操作的对应电路系统。
可从存储器装置100外部向命令端子和地址端子供应地址信号和组地址信号。供应到地址端子的地址信号和组地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号并将经解码行地址信号(XADD)供应到行解码器140，并且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110也可接收组地址信号(BADD)并且将组地址信号供应到行解码器140和列解码器145两者。
可(例如，从存储器控制器101及/或主机装置108)向命令和地址端子供应命令信号CMD、地址信号ADDR和片选信号CS。命令信号可表示各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当将有源CS信号提供到存储器装置100时，可对命令和地址进行解码，且可执行存储器操作。可通过命令/地址输入电路105将命令信号CMD作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用于对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号和命令的电路，举例来说，用于选择字线的行命令信号和用于选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令，例如到命令解码器115的计时命令(未示出)。命令解码器115可另外包含跟踪各种计数或值(例如已经激活存储器区(例如，存储器行)的次数)的一或多个寄存器128。
当发出读取命令且及时向行地址和列地址供应读取命令时，可从存储器阵列150中的由这些行地址和列地址标示的存储器单元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器可向I/O电路160提供内部命令，使得可根据RDQS时钟信号经由读取/写入(RW)放大器155和I/O电路160从数据端子DQ、RDQS、DBI和DMI输出读取数据。可在由可编程于存储器装置100中例如编程于模式寄存器(图1B中未示出)中的读取时延信息RL定义的时间处提供读取数据。可在CK时钟信号的时钟循环方面定义读取时延信息RL。举例来说，读取时延信息RL可以是当提供相关联读取数据时在读取命令被存储器装置100接收之后的CK信号的时钟循环的数目。
当发出写入命令且及时向行地址和列地址供应所述命令时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收，所述命令解码器115可将内部命令提供到I/O电路160，以使得写入数据可由I/O电路160中的数据接收器接收，且经由I/O电路160和RW放大器155供应到存储器阵列150。写入数据可写入于由行地址和列地址指定的存储器单元中。可在由写入时延WL信息定义的时间向数据端子提供写入数据。写入时延WL信息可编程于存储器装置100中，例如编程于模式寄存器(图1B中未示出)中。可在CK时钟信号的时钟循环方面定义写入时延WL信息。举例来说，写入时延信息WL可以是当接收到相关联的写入数据时在写入命令由存储器装置100接收到之后的CK信号的时钟循环的数目。
如下文更详细地论述，存储器装置100可另外或替代地经由命令插入端子CI和/或对应命令插入信号迹线120(图1A)将条件和/或对应命令发送到存储器控制器101(图1A)和/或存储器系统190的另一存储器装置100(图1A)。在一些实施例中，存储器装置100可将条件和/或对应命令直接发射到存储器控制器101以用于将对应命令插入到存储器控制器的存储器命令调度器102的命令队列103中。举例来说，存储器装置100可将对应命令直接插入(例如，添加)到命令队列103中。作为另一实例，存储器装置100可将条件和/或对应命令传送到存储器控制器101(例如，存储器控制器101的存储器命令调度器102)，且存储器控制器101(例如，存储器命令调度器102)可(i)处理所述条件(例如，以识别对应命令)，(ii)处理对应命令，且/或(iii)将对应命令插入(例如，添加)到命令队列103中。在任一实例中，对应命令可插入到存储器控制器101的命令队列103中，使得存储器控制器101将对应命令发到存储器装置100和/或存储器系统190的一或多个其它存储器装置100。
在这些和其它实施例中，存储器装置100可将条件和/或对应命令传送到存储器系统190的另一存储器装置100。继而，另一存储器装置100可(i)接收条件和/或对应命令，(ii)处理所述条件(例如，以识别对应命令)，(iii)处理所述对应命令，且/或(iv)将条件和/或对应命令传送到存储器控制器101以用于将对应命令插入到存储器控制器101的命令队列103中。对应命令可插入到命令队列103中以使得存储器控制器101将对应命令发到将条件和/或对应命令直接传送到存储器控制器101的存储器装置100、发到首先传送条件和/或对应命令的存储器装置100，和/或发到存储器系统190的其它存储器装置100中的一或多个。
在一些实施例中，作为存储器装置100的后台操作可经由命令插入端子CI和/或经由对应信号迹线120传送条件和/或对应命令。因此，在这些实施例中，(例如，CMD/ADDR总线118(图1A)上、DQ总线119(图1A)上和/或存储器系统190的另一总线或信号迹线上的)系统带宽可为不受条件和/或对应命令经由命令插入端子CI和/或对应信号迹线120的传送的影响或阻碍。
图2是根据本发明技术的各种实施例的用于将命令插入到存储器控制器的命令队列中的例程250的流程图。例程250说明为步骤或框251-254的集。框251-254中的一或多个的全部或子集可由存储器系统(例如图1A的存储器系统190)的组件或装置执行。举例来说，框251-254中的一或多个的全部或子集可由(i)存储器装置(例如，图1A和1B的存储器装置100)和/或(ii)存储器控制器(例如，图1A的存储器控制器101)执行。
例程250开始于框251，即存储器装置识别从存储器控制器接收一或多个命令的条件。存储器装置可为存储器系统的主控存储器装置。在这些和其它实施例中，存储器装置可为存储器系统的任何存储器装置和/或除存储器系统的主控存储器装置以外的存储器装置。
用于接收命令的条件可包含可通过存储器装置从存储器控制器接收命令来定址的任何条件。举例来说，用于从存储器控制器接收命令的条件可包含(例如，在存储器装置处)出现的可(i)通过存储器控制器将一或多个命令(例如，一或多个多用途命令(MPC))发到存储器装置和/或(ii)通过存储器装置执行一或多个命令定址的条件。在一些实施例中，所述条件可包含(a)存储器装置确定(例如，特定)数据从存储器装置到存储器控制器的传送是适当的，和/或(b)存储器装置确定(例如，特定)数据从存储器控制器到存储器装置的传送是适当的。举例来说，存储器装置可确定将可靠性(例如，差错检查和擦除(ECS)数据)、警示类型信息和/或其它数据传送到存储器控制器是适当的。在这些和其它实施例中，所述条件可包含存储器装置确定存储器控制器和存储器装置之间的训练操作是适当的。举例来说，存储器装置可确定读取延迟或写入延迟不再将读取或写入数据集中在读取或写入数据DQS选通上。这可指示各种数据传送参数(例如，存储器装置上的延迟、数据信道上的延迟等)从上次存储器控制器与存储器装置之间的训练操作经执行且数据传送参数经校准的时间起已经改变。在这些和其它实施例中，所述条件可包含存储器装置确定初始化操作是适当的(例如，以重置存储器装置的模式寄存器)。在这些和另外其它实施例中，所述条件可包含存储器装置确定刷新(例如，行锤击刷新操作，如下文关于图3更详细地论述)或其它操作是适当的(例如，以服务于其存储器阵列的存储器区、重置存储器装置等)。
在框252处，存储器装置将所述条件和/或一或多个对应命令传送到存储器控制器以用于将对应命令插入到存储器控制器的命令队列中。将条件和/或对应命令传送到存储器控制器可包含经由(i)存储器装置的一或多个命令插入端子和/或(ii)将存储器装置的命令插入端子以操作方式连接到存储器控制器的一或多个对应命令插入信号迹线，将条件和/或对应命令发射到存储器控制器(例如，存储器控制器的存储器命令调度器)。将条件和/或对应命令直接传送到存储器控制器的存储器装置可为在框251处识别条件的存储器装置。在这些和其它实施例中，将条件和/或对应命令直接传送到存储器控制器的存储器装置可为存储器系统的主控存储器装置。举例来说，第一存储器装置可在框251处识别所述条件并且可将条件和/或对应命令传送到主控存储器装置(例如，经由将第一存储器装置以操作方式连接到主控存储器装置的一或多个信号迹线)。至少部分地基于从第一存储器装置接收到所述条件和/或对应命令，主控存储器装置可(i)处理所述条件(例如，以识别对应命令)，(ii)处理对应命令和/或(iii)将条件和/或对应命令发射到存储器控制器以用于插入到存储器控制器的命令队列中。
在所述情况下，在框251处识别的条件是存储器装置确定(例如，特定)数据从存储器装置到存储器控制器的传送是适当的，存储器装置和/或另一存储器装置可在框252处将所述条件和/或一或多个对应命令(例如，读取命令和/或另一适当命令)传送到存储器控制器以用于将对应命令插入到存储器控制器的命令队列中。所述条件和/或对应命令的传送可规定或指示(例如，经由存储器装置的识别符)数据将从哪个存储器装置传送到存储器控制器，以使得存储器控制器可指示当存储器控制器发出对应命令时，对应命令旨在用于那个存储器装置。
类似地，在所述情况下，在框251处识别的条件是存储器装置确定(例如，特定)数据从存储器控制器到存储器装置的传送是适当的，存储器装置和/或另一存储器装置可在框252处将所述条件和/或一或多个对应命令(例如，写入命令和/或另一适当命令)传送到存储器控制器以用于将对应命令插入到存储器控制器的命令队列中。所述条件和/或对应命令的传送可规定或指示(例如，经由存储器装置的识别符)数据将从哪个存储器装置传送到存储器控制器，以使得存储器控制器可指示当存储器控制器发出对应命令和/或发射所请求的数据时，对应命令和所请求的数据旨在用于那个存储器装置。
在所述情况下，在框251处识别的条件是存储器装置确定训练和/或初始化操作是适当的，存储器装置和/或另一存储器装置可在框252处将所述条件和/或一或多个对应命令传送到存储器控制器以用于将对应命令插入到存储器控制器的命令队列中。在一些实施例中，所述对应命令可包含模式寄存器设置(MRS)命令、ZQ校准命令、Vref DQ校准命令、读取训练命令和/或写入训练命令。条件和/或对应命令的传送可规定哪个存储器装置正在请求训练和/或初始化以使得存储器控制器可指示当存储器控制器发出对应命令时，所述对应命令旨在用于那个存储器装置。
在所述情况下，在框251处识别的条件是存储器装置确定刷新操作(例如，行锤击刷新操作)是适当的，存储器装置和/或另一存储器装置可在框252处将所述条件和/或一或多个对应命令(例如，一或多个刷新命令和/或循环，例如激活命令与预充电命令一起)传送到存储器控制器以用于将对应命令插入到存储器控制器的命令队列中。所述条件和/或对应命令的传送(i)可规定哪个存储器装置将执行刷新操作和/或(ii)可规定将被刷新的一或多个存储器区的一或多个地址。继而，当存储器控制器发出对应命令时，存储器控制器可发指令给(a)在框251处识别条件的存储器装置、(b)在框252处将所述条件和/或对应命令传送到存储器控制器的存储器装置和/或(c)存储器系统的将刷新存储器区的另一存储器装置，所述存储器区例如对应于在框252处从存储器装置到控制器的传送中指定的存储器地址的存储器区。在下文关于图3更详细地论述刷新操作。
在一些实施例中，存储器装置可将对应于在框251处识别的条件的一或多个命令直接插入到存储器控制器的命令队列中。在这些和其它实施例中，存储器装置可将条件和/或一或多个对应命令传送到存储器控制器(例如，存储器控制器的存储器命令调度器)。继而，存储器控制器可(i)处理从存储器装置接收的条件(例如，以识别一或多个对应命令)，(ii)处理从存储器装置接收的一或多个对应命令，和/或(iii)将一或多个对应命令插入到其命令队列中。
在一些实施例中，对应命令可插入到存储器控制器的命令队列中的任何位置中。举例来说，对应命令可插入于命令队列的末端处以使得存储器控制器继而发出对应命令。作为另一实例，对应命令可插入于命令队列的前部以使得所述对应命令是存储器控制器发出的下一命令。作为又一实例，对应命令可插入于命令队列的前部与末端之间的任何位置处。
在框253处，存储器装置从存储器控制器接收对应命令。在框253处接收对应命令的存储器装置可为在框251处识别条件的存储器装置。在这些和其它实施例中，在框253处接收对应命令的存储器装置可为在框252处将条件和/或对应命令直接传送到存储器控制器以用于将对应命令插入到存储器控制器的命令队列中的存储器装置。在这些和另外其它实施例中，在框253处接收对应命令的存储器装置可为存储器系统的存储器装置中的任一个。
在一些实施例中，在通过存储器控制器或主机装置(相较于通过存储器装置)已发起命令的情况下，存储器装置以与存储器装置原本接收命令的方式相同或类似的方式接收对应命令。举例来说，当存储器控制器在框252处发出已插入到其命令队列中的对应命令时，在已将所述命令在存储器控制器的指引下和/或在主机装置的指引下(相较于在存储器装置的指引下)插入到其命令队列中的情况下，存储器控制器可以与存储器控制器发出相同或类似命令的方式相同或类似的方式经由命令/定址CMD/ADDR总线、数据DQ总线和/或将存储器控制器以操作方式连接到存储器装置的另一总线或信号迹线发出对应命令。
在框254处，存储器装置执行在框253处从存储器控制器接收的对应命令。在一些实施例中，存储器装置可为在框251处识别条件的存储器装置。在这些和其它实施例中，存储器装置可为在框252处将条件和/或对应命令直接传送到存储器控制器的存储器装置。在这些和另外其它实施例中，存储器装置可为存储器系统的存储器装置中的任一个，例如当存储器控制器发出对应命令中的一个时由存储器控制器识别的存储器装置。举例来说，存储器控制器可与对应命令一起发出存储器装置(例如，芯片)选择信号。存储器装置选择信号可指示存储器装置中的哪一个将执行对应命令。因此，在框254处执行命令的存储器装置可为对应于存储器控制器发出的存储器装置选择信号的存储器装置。在一些实施例中，在通过存储器控制器或主机装置(相较于通过存储器装置)已发起命令的情况下，存储器装置在框254处以与存储器装置原本执行命令的方式相同或类似的方式执行对应命令。
虽然以特定次序论述和说明例程250的框251-254，但图2中所说明的例程250不限于此。在其它实施例中，例程250可以不同次序执行。在这些和其它实施例中，例程250的框251-254中的任一个可在例程250的其它框251-254中的任一个之前、期间和/或之后执行。此外，相关领域中的一般技术人员将认识到，所说明的例程250可经更改并且仍保持在本发明技术的这些和其它实施例内。举例来说，在一些实施例中，可省略和/或重复图2中所说明的例程250的一或多个框251-254。
本发明技术的实施例因而可提供优于其它存储器系统的数个优点。举例来说，根据本发明技术的实施例经配置的存储器系统使得存储器装置能够发起与存储器控制器的通信(例如，以将在存储器装置处出现的条件定址)而非等待存储器控制器发起通信和/或辨识条件。此外，本发明技术的存储器系统中的存储器装置可与存储器控制器通信且不会显著地影响命令/地址总线和/或数据DQ总线上的系统带宽。举例来说，本发明技术的存储器装置可通过以除将模式寄存器编程并且等待存储器控制器读取经编程模式寄存器并且确定如何作出响应以外的方式传送条件和/或一或多个对应命令(例如，作为存储器装置的后台操作)以用于将对应命令插入到存储器控制器的命令队列中，以此与存储器控制器通信。本发明技术还提供数个额外带宽、定时和电力减少益处，如下文关于图3更详细地论述。
图3是说明根据本发明技术的各种实施例的用于将刷新操作和/或循环插入到存储器控制器的命令队列中的例程360的流程图。例程360说明为步骤或框361-367的集。框361-367中的一或多个的全部或子集可由存储器系统(例如图1A的存储器系统190)的组件或装置执行。举例来说，框361-367中的一或多个的全部或子集可由(i)存储器装置(例如，图1A和1B的存储器装置100)和/或(ii)存储器控制器(例如，图1A的存储器控制器101)执行。
图3主要在下文在刷新操作(例如，行锤击刷新操作)的上下文中进行详细论述以突出根据本发明技术经配置的存储器系统提供的数个优点。例程360的至少一部分可被视为图2的例程250的应用程序。因此，对图2的例程250的框251-254中的任何一或多个的论述可整体或部分地应用于下文关于图3的例程360的框361-367中的任何一或多个的论述。
例程360开始于框361，即存储器装置跟踪存储器装置的存储器区被激活的次数。在一些实施例中，存储器区可为存储器装置的存储器行。在这些和其它实施例中，存储器装置可跟踪其存储器阵列的全部存储器区或存储器区的子集被激活的次数。举例来说，存储器装置可存储存储器装置的每一存储器区(例如，每一存储器行)的计数或值。每个计数可表示存储器装置的对应存储器区已经激活的次数。因此，每当对应于计数的存储器区被激活时，存储器装置可增加计数(例如，增加一)。
在框362处，存储器装置可将存储器装置的存储器区已经激活的次数与阈值进行比较。在一些实施例中，所述阈值可为任何数目，和/或所述阈值可为预定和/或预置的。举例来说，所述阈值可设置成等于表示如下存储器区的激活数的值(例如，2,000；10,000；或其它阈值)：不期望处于或低于所述存储器区的激活数的(例如，侵害者)存储器区激活显著地影响相邻(例如，受害者或被锤击)存储器区(例如，所述存储器区的数据保持)。换句话说，阈值可设置成等于表示如下存储器区的激活数的值：期望处于或高于所述存储器区的激活数的(例如，侵害者)存储器区激活显著地影响相邻(例如，受害者)存储器区(例如，所述存储器区的数据保持)。因此，当存储器装置的存储器区已经激活的次数满足或超过阈值时，存储器装置可确定相邻存储器区可能需要行锤击刷新(RHR)操作和/或其它操作以服务于相邻存储器区且进而降低或缓解激活存储器区的次数等于或大于所述阈值的效应。
在框363处，存储器装置可确定存储器装置的存储器区已经激活的次数是否满足或超过阈值。如果存储器装置确定存储器装置的存储器区已经激活的次数不满足或超过阈值，那么例程360可返回到框361或框362。另一方面，如果存储器装置确定存储器装置的存储器区已经激活的次数满足或超过阈值，那么例程360可转到框364。
在框364处，存储器装置识别与对应于激活计数的存储器区相邻的一或多个存储器区。举例来说，在其中存储器区是存储器行的实施例中，相邻存储器区可包含邻近存储器装置的存储器阵列中的存储器区(例如，与所述存储器区相邻、紧邻、在距所述存储器区的特定数目的存储器行内等)的一或多个存储器行。识别一或多个相邻存储器区可包含识别对应于一或多个相邻存储器区的存储器地址。
在框365处，例程360继续到存储器装置传送(i)相邻存储器区需要一或多个刷新循环(例如，RHR消减/服务)的条件和/或(ii)对应于刷新循环的一或多个命令。存储器装置可将条件和/或一或多个对应命令传送到以操作方式连接到存储器装置的存储器控制器以用于将对应命令插入到存储器控制器的命令队列中。对应于刷新循环的一或多个命令可包含激活(ACT)命令、预充电(PRE)命令和/或一或多个其它命令。举例来说，存储器区上的激活操作和预充电操作的执行可一起定义存储器区的刷新循环。继续此实例，对应于刷新循环的命令因而可包含(i)激活命令和预充电命令，和/或激活-预充电(例如，组合)命令(ii)。
在一些实施例中，存储器装置可另外在框365处传送对应于相邻存储器区的存储器地址(传送到存储器控制器)。传送相邻存储器区的存储器地址可使得存储器控制器能够发指令给存储器装置当存储器控制器发出已插入到命令队列中的一或多个对应命令时对那个特定的相邻存储器区执行刷新循环。
存储器装置可以与上文关于图2的例程250的框252的论述一致的方式将条件、对应命令和/或相邻存储器区的存储器地址传送到存储器控制器。在一些实施例中，存储器装置可经由(i)存储器装置的命令插入端子CI和(ii)将存储器装置的命令插入端子CI以操作方式连接到存储器控制器的命令队列的对应命令插入信号迹线，将条件、对应命令和/或存储器地址传送到存储器控制器。在这些和其它实施例中，存储器装置可将条件、对应命令和/或相邻存储器区的存储器地址传送到存储器系统的另一存储器装置(例如，主控存储器装置)。继而，另一存储器装置可将条件、对应命令和/或相邻存储器区的存储器地址发射到存储器控制器以用于将对应命令插入到存储器控制器的命令队列中。
在一些实施例中，传达给存储器控制器的刷新循环的数目和/或插入到命令队列中的对应命令的数目可对应于在框364处识别的相邻存储器区的数目。举例来说，用于在框364处识别的每个相邻存储器区的刷新循环和/或对应命令可传送到存储器控制器和/或插入到命令队列中。
在框366处，存储器装置从存储器控制器接收与在框365处插入到存储器控制器的命令队列中的刷新循环对应的命令。举例来说，存储器装置可接收ACT命令、PRE命令和/或对应于在框364处识别的相邻存储器区的存储器地址。继续此实例，存储器装置可经由将存储器装置以操作方式连接到存储器控制器的命令/地址总线接收ACT命令、PRE命令和/或对应的相邻存储器区的存储器地址。在已发起存储器控制器或通过主机装置(相较于通过存储器装置)发起刷新循环的情况下，存储器装置可以与存储器装置从存储器控制器接收ACT命令、PRE命令和/或存储器地址的方式相同或类似的方式从存储器控制器接收ACT命令、PRE命令和/或存储器地址。在一些实施例中，存储器装置可以与上文关于图2的例程250的框253的论述一致的方式从存储器控制器接收命令。
在框367处，例程360继续到存储器装置执行在框366处从存储器控制器接收的对应命令。在一些实施例中，存储器装置可以与上文关于图2的例程250的框254的论述一致的方式执行对应命令。举例来说，响应于从存储器控制器接收到ACT命令和/或与相邻存储器区对应的存储器地址，存储器装置可激活相邻存储器区。继续此实例，响应于从存储器控制器接收到PRE命令和/或与相邻存储器区对应的存储器地址，存储器装置可将相邻存储器区预充电。将相邻存储器区激活和预充电可服务于相邻存储器区以降低和/或缓解框361-363的存储器区被激活的次数满足或超过框362和363的阈值的效应(例如，类似于行锤击刷新操作)。在一些实施例中，在相邻存储器区上执行刷新循环之后，存储器装置可重置与框361-363的存储器区已经激活的次数对应的计数或值。
虽然以特定次序论述和说明例程360的框361-367，但图3中所说明的例程360不限于此。在其它实施例中，例程360可以不同次序执行。在这些和其它实施例中，例程360的框361-367中的任一个可在例程360的其它框361-367中的任一个之前、期间和/或之后执行。此外，相关领域中的一般技术人员将认识到，所说明的例程360可经更改并且仍保持在本发明技术的这些和其它实施例内。举例来说，在一些实施例中，可省略和/或重复图3中所说明的例程360的一或多个框361-367。
本发明技术的实施例因而可提供优于其它存储器系统的数个优点。举例来说，代替使用统计采样技术识别用于行锤击刷新操作的潜在受害者存储器区，根据本发明技术的实施例经配置的存储器系统可实施用于RHR操作的确定性解决方案。特定来说，本发明技术的存储器系统可跟踪存储器区被激活的次数并且使用那个计数识别侵害者(例如，种子)和/或受害者存储器区。期望此确定性解决方案相较于使用统计采样技术识别的存储器区数目，减小针对RHR消减/服务识别的存储器区的数目。继而，期望存储器装置消耗或需要较少电力用于RHR操作，原因是期望较少存储器区接收RHR消减/服务。而且，因为期望较少存储器区接收RHR消减/服务，所以可以在RHR操作期间减少存储器区的并行激活(例如，存储器行的并行激活)。因此，期望本发明技术的存储器系统和/或装置实现(i)对电源的电力需求减少，(ii)存储器装置和/或存储器系统的电力递送网络上的应变或并发情况减少和/或(iii)注入到存储器装置的外围电路中的噪声减少。
另外或替代地，根据本发明技术经配置的存储器系统和装置可在存储器刷新时间段或循环tRFC之外执行全部或一部分的RHR消减/服务，这可改进系统带宽并且实现较松的刷新定时规范。举例来说，如上文所论述，多种存储器系统被配置成(i)在响应于接收到刷新命令而刷新存储器区之后和(ii)在对应存储器刷新时间段tRFC结束时执行RHR消减/服务。因此，这些存储器系统需要相对较长存储器刷新时间段tRFC以确保用于在执行刷新命令之后执行RHR操作的适当定时裕度。系统带宽随着存储器刷新时间段tRFC的长度增加而降低，原因是在存储器刷新时间段tRFC的持续时间内，存储器装置不可供存储器控制器用于存取操作。
相比之下，本发明技术的存储器系统和装置可在存储器刷新时间段tRFC之外执行全部或一部分的RHR消减/服务。举例来说，本发明技术的存储器系统和装置可在存储器刷新时间段tRFC之外执行图3的例程360的全部或一部分。更具体地，存储器系统和装置可通过响应于从存储器控制器接收到发指令给存储器装置以具体刷新被识别为受害者存储器区的存储器区的命令(例如，激活和/或预充电命令)而执行RHR消减/服务，以此在存储器刷新时间段tRFC之外执行框366和367。在这些和其它实施例中，本发明技术的存储器系统和装置可在存储器刷新时间段tRFC内跟踪存储器区激活的数目(框361)，将所述激活次数与阈值进行比较(框362)，确定所述激活次数是否满足或超过阈值(框363)，识别一或多个相邻存储器区(框364)，和/或将用于一或多个相邻存储器区的刷新循环插入到存储器控制器的命令队列中(框365)。
因此，期望本发明技术的存储器系统和装置响应于刷新命令刷新存储器区和/或执行图3的例程360的框361-365中的一或多个所需的总时间小于其它存储器系统和装置(i)在响应于接收到刷新命令而刷新存储器区之后和(ii)在对应存储器刷新时间段tRFC结束时执行RHR消减/服务所需的总时间。因此，本发明技术的存储器系统和装置的存储器刷新时间段tRFC的持续时间可小于其它存储器系统和装置的存储器刷新时间段tRFC的持续时间。存储器刷新时间段tRFC的持续时间减少可转译为(i)存储器装置可用于存储器控制器的时间量增加(可转译为系统带宽增加)，(ii)执行刷新和/或其它操作的定时规范更松和/或(iii)命令调度灵活性更大。
上文参考图1A-3所描述的上述存储器系统、装置和/或方法中的任一个可并入到大量更大和/或更复杂系统中的任一个中，其代表性实例是图4中示意性地示出的系统490。系统490可包含半导体装置组合件400、电源492、驱动器494、处理器496和/或其它子系统和组件498。半导体装置组合件400可包含大体上类似于上文参考图1A-3所描述存储器系统、装置和/或方法的那些特征的特征。所得系统490可执行多种功能中的任一个，例如存储器存储、数据处理和/或其它合适的功能。因此，代表性系统490可非限制性地包含手持式装置(例如，移动电话、平板计算机、数字读取器和数字音频播放器)、计算机、车辆、电器和其它产品。系统490的组件可容纳于单个单元中或分布于多个互连单元上(例如，通过通信网络)。系统490的组件还可包含远程装置和多种计算机可读媒体中的任一种。
C.结论
本技术的实施例的以上详细描述并不意图是穷尽性的或将本技术限制于上文所公开的确切形式。如相关领域的技术人员将认识到，尽管上文出于说明性目的描述了本技术的特定实施例和实例，但是可在本技术的范围内进行各种等效的修改。举例来说，虽然步骤以给定次序呈现和/或论述，但替代性实施例可以不同次序进行步骤。此外，还可组合本文中所描述的各种实施例以提供另外实施例。
根据前述内容，应了解，本文中已出于说明性目的描述本技术的特定实施例，但尚未展示或详细描述熟知结构和功能以避免不必要地模糊对本技术的实施例的描述。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，除非词语“或”明确地限制成仅意指对参考两个或更多个项目的列表的其它项目排他的单个项目，否则此列表中的“或”的使用可以理解为包括：(a)列表中的任何单个项目、(b)列表中的所有项目或(c)列表中的项目的任何组合。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，如本文中所使用，如“A和/或B”中的词组“和/或”是指仅A、仅B，以及A和B两者。此外，术语“包括”、“包含”、“具有”和“带有”贯穿全文用以意指至少包含一或多个所叙述特征，使得不排除任何更大数目个相同特征和/或额外类型的其它特征。
根据上述内容，还应了解，可在不背离本技术的情况下作出各种修改。例如，本技术的各种组件可进一步划分为子组件，或本技术的所述各种组件和功能可经组合和/或整合。此外，尽管已经在那些实施例的背景下描述了与本技术的某些实施例相关联的优点，但其它实施例也可以呈现这些优点，且并非所有的实施例都必需呈现这些优点以落入本技术的范围内。因此，本公开和相关联的技术可以涵盖未明确地在本文中示出或描述的其它实施例。

Claims (20)

1.一种存储器装置，其包括：
命令插入端子，其被配置成以操作方式连接到存储器控制器，
其中所述存储器装置被配置成：
识别能够通过从所述存储器控制器接收命令来定址的条件，和
经由所述命令插入端子输出所述命令或所述条件的指示以使得所述命令插入到所述存储器控制器的命令队列中。
2.根据权利要求1所述的存储器装置，其中：
所述存储器装置另外包括命令端子；且
所述存储器装置被进一步配置成在经由所述命令插入端子输出所述命令或所述条件的指示之后，经由所述命令端子从所述存储器控制器接收所述命令。
3.根据权利要求1所述的存储器装置，其中：
所述命令插入端子是第一命令插入端子；且
所述存储器装置另外包括被配置成以操作方式连接到另一存储器装置的第二命令插入端子。
4.根据权利要求1所述的存储器装置，其中所述条件是(i)所述存储器装置确定将来自所述存储器装置的第一数据输出到所述存储器控制器，(ii)所述存储器装置确定从所述存储器控制器接收第二数据，(iii)所述存储器装置确定所述存储器装置需要训练，(iv)所述存储器装置确定所述存储器装置需要初始化，或(v)所述存储器装置确定所述存储器装置的存储器区需要刷新。
5.根据权利要求4所述的存储器装置，其中所述存储器装置被进一步配置成经由所述命令插入端子输出所述存储器区的存储器地址，以使得所述存储器装置响应于从所述存储器控制器接收到所述命令而对所述存储器区执行刷新循环或操作。
6.根据权利要求1所述的存储器装置，其中所述存储器装置被进一步配置成经由所述命令插入端子输出所述存储器装置的识别符，以使得所述命令队列中所述命令基于所述识别符而以所述存储器装置为目标。
7.根据权利要求1所述的存储器装置，其中所述存储器装置被进一步配置成存储表示所述存储器装置的存储器区被激活的次数的值。
8.根据权利要求7所述的存储器装置，其中：
所述存储器区是第一存储器区；
所述存储器装置被进一步配置成：
确定所述值满足或超过阈值，
识别所述存储器装置的第二存储器区的存储器地址，和
响应于从所述存储器控制器接收到所述命令而对所述第二存储器区执行刷新循环或操作；且
在所述存储器装置的存储器阵列中，所述第二存储器区与所述第一存储器区相邻。
9.一种操作存储器装置的方法，其包括：
识别能够通过从存储器控制器接收命令来定址的条件，和
经由所述存储器装置的命令插入端子输出所述命令或所述条件的指示以使得所述命令插入到所述存储器控制器的命令队列中。
10.根据权利要求9所述的方法，其另外包括将所述命令插入到所述存储器控制器的所述命令队列中。
11.根据权利要求9所述的方法，其另外包括在输出所述命令或所述条件的所述指示之后从所述存储器控制器接收所述命令。
12.根据权利要求11所述的方法，其另外包括：
在从所述存储器控制器接收到所述命令之前，经由所述命令插入端子输出所述存储器装置的识别符；或
在从所述存储器控制器接收到所述命令之前，经由所述命令插入端子输出存储器区的存储器地址。
13.根据权利要求11所述的方法，其另外包括响应于从所述存储器控制器接收到所述命令而执行所述命令。
14.根据权利要求9所述的方法，其另外包括存储表示所述存储器装置的存储器区被激活的次数的值。
15.根据权利要求14所述的方法，其中：
所述存储器区是第一存储器区；
所述方法另外包括：
确定所述值满足或超过阈值，和
识别所述存储器装置的第二存储器区的存储器地址；且
在所述存储器装置的存储器阵列中，所述第二存储器区与所述第一存储器区相邻。
16.根据权利要求15所述的方法，其中：
所述条件是所述第二存储器区需要刷新循环或操作；且
所述方法另外包括：
在输出所述命令或所述条件的所述指示之后，从所述存储器控制器接收所述命令，和
响应于从所述存储器控制器接收到所述命令，刷新所述第二存储器区。
17.一种存储器系统，其包括：
存储器控制器，其具有被配置成产生命令队列的存储器命令调度器；
存储器装置，其具有命令插入端子；和
命令插入信号迹线，其将所述存储器装置的所述命令插入端子以操作方式连接到所述存储器控制器的所述存储器命令调度器，
其中所述存储器装置被配置成：
识别能够通过从所述存储器控制器接收命令来定址的条件，和
经由所述命令插入端子和所述命令插入信号迹线将所述命令或所述条件的指示输出到所述存储器命令调度器，以使得所述命令插入到所述命令队列中。
18.根据权利要求17所述的存储器系统，其中所述存储器装置的所述命令插入端子经由所述命令插入信号迹线以操作方式直接连接到所述存储器控制器的所述存储器命令调度器。
19.根据权利要求17所述的存储器系统，其中：
所述存储器系统另外包括将所述存储器装置以操作方式连接到所述存储器控制器的命令/地址总线；
所述存储器控制器被配置成在所述命令插入到所述命令队列中之后经由所述命令/地址总线将所述命令发到所述存储器装置；且
所述存储器装置被另外配置成响应于经由所述命令/地址总线从所述存储器控制器接收到所述命令而执行所述命令。
20.根据权利要求17所述的存储器系统，其中：
所述存储器装置包含具有第一存储器区和与所述第一存储器区相邻的第二存储器区的存储器阵列；且
所述存储器装置被进一步配置成：
存储表示所述第一存储器区被激活的次数的值，
确定所述值满足或超过阈值，
识别所述第二存储器区的存储器地址，
在所述命令插入到所述命令队列中之后，从所述存储器控制器接收所述命令，和
响应于从所述存储器控制器接收到所述命令而执行所述命令以刷新所述第二存储器区。
CN202210251225.9A 2021-05-21 2022-03-15 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法 Pending CN115374030A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/327,530 2021-05-21
US17/327,530 US20220374168A1 (en) 2021-05-21 2021-05-21 Memory with memory-initiated command insertion, and associated systems, devices, and methods

Publications (1)

Publication Number Publication Date
CN115374030A true CN115374030A (zh) 2022-11-22

Family

ID=84060692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210251225.9A Pending CN115374030A (zh) 2021-05-21 2022-03-15 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法

Country Status (2)

Country Link
US (1) US20220374168A1 (zh)
CN (1) CN115374030A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11886745B2 (en) * 2022-04-27 2024-01-30 Micron Technology, Inc. Illegal operation reaction at a memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8074022B2 (en) * 2006-09-28 2011-12-06 Virident Systems, Inc. Programmable heterogeneous memory controllers for main memory with different memory modules
US9030903B2 (en) * 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
US9804974B2 (en) * 2015-05-11 2017-10-31 Bertrand F. Cambou Memory circuit using dynamic random access memory arrays
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US10592114B2 (en) * 2016-03-03 2020-03-17 Samsung Electronics Co., Ltd. Coordinated in-module RAS features for synchronous DDR compatible memory
US9830086B2 (en) * 2016-03-03 2017-11-28 Samsung Electronics Co., Ltd. Hybrid memory controller for arbitrating access to volatile and non-volatile memories in a hybrid memory group
CN107885671B (zh) * 2016-09-30 2021-09-14 华为技术有限公司 一种非易失性内存的持久化方法和计算设备

Also Published As

Publication number Publication date
US20220374168A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US11610623B2 (en) Apparatus with a row-hammer address latch mechanism
US20240177761A1 (en) Memory with partial array refresh
CN111383676B (zh) 存储器装置、存储器系统及相关方法
CN114341813B (zh) 具有修改命令的半导体装置以及相关联方法和系统
TWI700585B (zh) 半導體裝置及包含該半導體裝置的記憶體系統
CN113010446A (zh) 具有内部操作管理机制的设备
US9792978B2 (en) Semiconductor memory device and memory system including the same
CN109196585A (zh) 用于控制字线及读出放大器的设备及方法
US11409674B2 (en) Memory with improved command/address bus utilization
KR20230069234A (ko) Dram을 위한 리프레시 관리 목록
CN115374030A (zh) 具有存储器发起的命令插入的存储器以及相关联系统、装置和方法
US9015389B2 (en) Volatile memory device and memory controller
US10990317B2 (en) Memory with automatic background precondition upon powerup
KR20180113521A (ko) 콘텐츠 패턴이 메모리 디바이스의 메모리 셀들에 저장되게 하기 위한 기법
KR20170093053A (ko) 리프레시 정보 생성기를 포함하는 휘발성 메모리 장치 및 전자 장치, 그것의 정보 제공 방법, 그리고 그것의 리프레시 제어 방법
US20240071469A1 (en) Memory with single transistor sub-word line drivers, and associated systems, devices, and methods
US11922031B1 (en) Apparatus with directed refresh management mechanism
US11625343B2 (en) Memory with a communications bus for device-to-controller communication, and associated systems, devices, and methods
US11908509B2 (en) Apparatus with input signal quality feedback
US20230221871A1 (en) Memory device and operating method thereof
CN112447248A (zh) 加电时具有自动后台预处理的存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination