CN113010446A - 具有内部操作管理机制的设备 - Google Patents

具有内部操作管理机制的设备 Download PDF

Info

Publication number
CN113010446A
CN113010446A CN202010920156.7A CN202010920156A CN113010446A CN 113010446 A CN113010446 A CN 113010446A CN 202010920156 A CN202010920156 A CN 202010920156A CN 113010446 A CN113010446 A CN 113010446A
Authority
CN
China
Prior art keywords
memory
output
host
scheduling
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010920156.7A
Other languages
English (en)
Other versions
CN113010446B (zh
Inventor
J·S·帕里
M·A·肖尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113010446A publication Critical patent/CN113010446A/zh
Application granted granted Critical
Publication of CN113010446B publication Critical patent/CN113010446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Dram (AREA)

Abstract

本申请涉及具有内部操作管理机制的设备。描述了涉及调度内部操作的方法、设备和系统。一种设备检测与对存储器地址和/或区域的重复存取相关联的条件。响应于检测所述条件，所述设备生成确保命令的操作的不活动的调度的持续时间的调度输出。所述设备在所述调度的持续时间期间启动一或多个内部操作的执行。

Description

具有内部操作管理机制的设备
技术领域
所公开实施例涉及装置，并且具体地涉及具有内部操作管理机制的半导体存储器装置。
背景技术
设备(例如，处理器、存储器装置、存储器系统或其组合)可以包含被配置成存储和/或处理信息的一或多个半导体电路。例如，设备可以包含存储器装置，如易失性存储器装置、非易失性存储器装置或组合装置。如动态随机存取存储器(DRAM)等存储器装置可以利用电能来存储和存取数据。例如，存储器装置可以包含实施用于高速数据传送的双倍数据速率(DDR)接口方案(例如，DDR4、DDR5)的DDR RAM装置。
随着其它领域中的技术进步并且随着应用增加，市场正在持续寻找更快、更高效且更小的装置。为了满足市场需求，半导体装置正在被推向极限。鉴于商业竞争压力日益增加并且消费者越来越多地期望且希望区分市场上的产品，越来越令人期望的是找到这些问题的答案。另外，降低成本、提高效率和性能以及满足竞争压力的需求为寻找这些问题的答案带来了甚至更大的压力。
发明内容
根据本申请的一方面，提供了一种设备。所述设备包括：检测电路，所述检测电路被配置成检测与在预定持续时间内对存储器地址或存储器区域的两次或两次以上存取相关联的条件；以及调度电路，所述调度电路耦接到所述检测电路，所述调度电路被配置成：基于检测到的条件生成调度输出，其中所述调度输出被传送到耦接到所述设备的主机以用于确保所述设备的不活动的调度的持续时间，并且在所述调度的持续时间期间触发一或多个存储器内部操作的执行。
根据本申请的另一方面，提供了一种操作设备的方法。所述方法包括：从耦接到所述设备的主机接收用于操作的命令；基于所述命令检测条件，其中所述条件与在预定持续时间内对存储器地址或存储器区域的两次或两次以上存取相关联；基于检测到的条件生成调度输出，其中所述调度输出被传送到所述主机以用于确保所述设备的不活动的调度的持续时间；以及在所述调度的持续时间期间启动一或多个内部操作。
根据本申请的又另一方面，提供了一种系统。所述系统包括：主机，所述主机被配置成命令存储器操作；以及存储器装置，所述存储器装置耦接到所述主机，所述存储器装置被配置成：基于所述存储器操作检测条件，其中所述条件与在预定持续时间内对存储器地址或存储器区域的两次或两次以上存取相关联；基于检测到的条件生成调度输出，其中所述调度输出被传送到所述主机以用于确保所述存储器装置的不活动的调度的持续时间；并且在所述调度的持续时间期间启动一或多个存储器内部操作；其中：所述主机被配置成在所述调度的持续时间内暂停调度的操作，所述调度的操作包含所述存储器操作和/或在所述存储器操作之后。
附图说明
图1是根据本发明技术的实施例的计算系统的框图。
图2是根据本发明技术的实施例的计算系统的框图。
图3是根据本发明技术的实施例的设备的框图。
图4是根据本发明技术的实施例的检测电路的示例电路图。
图5是根据本发明技术的实施例的示例定时图。
图6是展示了根据本发明技术的实施例的操作设备的示例方法的流程图。
图7是包含根据本发明技术的实施例的设备的系统的示意图。
具体实施方式
如下文更详细地描述的，本文所公开的技术涉及用于管理存储器内部操作如刷新操作(例如，行锤刷新(row hammer refresh，RHR)操作)的设备(如存储器系统)、具有存储器装置的系统、相关方法等。如下文详细描述的，设备(例如，存储器系统/装置，如DRAM模块)可以检测触发条件，如存储器的重复存取/激活或存储器单元的区域/分组。一旦检测到触发条件，设备便可以生成调度输出，所述调度输出被配置成建立用于执行存储器内部操作的时间段。
随着存储器装置变得更小且更快，存储电路可能会由于重复存取(如对区域内相同的一或多个地址的重复读取和/或重复写入)的不利影响而经历数据退化。作为说明性实例，对于“行锤”类型的存储器降级，当邻近或相邻字线在短时间段内被重复激活/去激活时，字线的单元中可能会丢失存储电荷。对于邻近字线之间的距离减小的物理尺寸较小的存储器装置来说，行锤的不利影响的可能性进一步恶化。为了抵消电荷损失的可能性，存储器装置可以执行RHR以刷新(例如，通过再充电来补偿损失)与受锤字线邻近的字线。
常规装置已经如通过“窃取”一或多个操作周期来在命令操作之间或与所述命令操作并行地实施了RHR。然而，随着存储器装置和/或主机变得更快，用于执行RHR的时间窗口进一步减少。例如，DRAM装置是同步的并且实时执行命令操作。换句话说，DRAM装置必须根据主机的命令写入、读取和刷新数据。因此，随着整体操作速度的增加，用于执行RHR的时间以同一速率减少。进一步地，需要/触发存储器内部操作的病理学模式或用法(例如，行锤或对同一地址或区域的其它重复存取)的发生频率随着技术增长而增加。因此，存储器内部操作需要更频繁地执行，从而增加故障数量和/或增加与背对背内部操作相关联的错误/问题。
如下文详细描述的，本发明技术的实施例可以管理用于执行存储器内部操作的时间窗口。在一些实施例中，设备可以检测一或多个预定触发条件并且通过强制错误条件来生成调度输出，如通过独立于相关联的错误条件的发生向主机报告错误或引起主机错误。例如，设备可能引起系统故障或报告奇偶校验故障(例如，列地址(CA)奇偶校验通信故障、命令奇偶校验故障、循环冗余校验(CRC)故障等)、数据写入错误、数据读取错误和/或温度故障的相关联的错误。而且，设备可以如通过翻转一或多个DQ来改变数据以引起系统故障。基于调度输出，主机可以在恢复时间(例如，预定持续时间)期间进入错误恢复模式并且重新发送一或多个命令、数据和/或地址。设备可以在恢复时间期间调度并执行存储器内部操作。因此，设备可以确保设置持续时间以执行存储器内部操作，从而减少/消除由于执行时间不足和/或存储器内部操作的背对背实施而引起的错误。
图1是根据本发明技术的实施例的计算系统100的框图。计算系统100可以包含耦接到存储器系统104的主机102，如处理器、中央处理单元(CPU)、图形处理单元(GPU)和/或其它计算装置。存储器系统104可以包含被一起配置成存储并提供对电子数据的存取的一组装置。例如，存储器系统104可以包含非易失性存储器模块、易失性存储器模块、组合系统和/或其它存储卡/系统。
在一些实施例中，主机102和存储器系统104可以通过命令-地址连接112(例如，命令和地址总线)、警报连接114(例如，针对DDR4/5协议的ALERT#信号的警报线)和/或数据连接116(例如，数据(DQ)总线)通信地耦接。主机102和存储器系统104可以通过命令-地址连接112传送如用于写入、读取和/或刷新的命令以及相关联的地址。主机102和存储器系统104可以通过数据连接116传送内容(例如，写入数据和/或读取数据)。警报连接114可以用于在主机102与存储器系统104之间传送各种条件的检测。例如，主机102和存储器系统104可以传送警报信号以报告命令-地址连接112和/或数据连接116上的通信错误。
主机102可以包含用于处理各种错误的电路系统。在一些实施例中，主机102可以包含错误处理程序122和/或命令队列124。错误处理程序122可以被配置成检测错误、追踪与错误相关联的定时和/或响应于错误而控制与存储器系统104的接口。例如，错误处理程序122可以等待预定时间段并且重新传输与错误相关联或在所述错误之后的一或多个命令、地址、写入/读取数据。命令队列124可以追踪由主机102发出或要发出的预定数量的操作命令(例如，读取、写入和/或刷新)。主机102可以使用追踪到的命令用于基于错误的重新传输。
存储器系统104可以包含用于存储并提供对信息的存取的一或多个装置。存储器系统104可以包含一或多个装置，如一或多个存储装置142(例如，存储装置1421-n)和/或寄存器装置144。存储装置142可以包含存储器单元，所述存储器单元被配置成保持电荷和/或磁性状态。存储装置142可以改变电荷量和/或磁性状态以存储数据。进一步地，存储装置142可以确定并报告读取数据时的电荷量和/或磁性状态。寄存器装置144可以管理存储装置142与主机102之间的交互。例如，寄存器装置144可以管理定时、一或多个时钟信号和/或寄存器控制。作为说明性实例，存储器系统104可以是存储器模块(例如，单列直插式存储器模块(SIMM)或双列直插式存储器模块(DIMM))并且存储装置142可以是RAM芯片。在一些实施例中，寄存器装置144可以包含寄存器时钟驱动器(RCD)芯片。
在一些实施例中，寄存器装置144可以包含调度管理电路152，所述调度管理电路被配置成管理用于执行存储器内部操作(例如，刷新操作，如RHR)的时间窗口。调度管理电路152可以如通过检测电路154(例如，行锤检测电路)检测与存储器内部操作相关联的一或多个预定条件。响应于检测，调度管理电路152可以(通过例如调度电路156)确定用于执行一或多个存储器内部操作的调度的持续时间。
调度电路156可以被配置成生成与主机102交互的调度输出以确保用于存储器系统104执行存储器内部操作的时间窗口。例如，调度电路156可以生成强制错误条件的调度输出，如通过独立于实际错误条件的发生向主机102报告错误或引起主机错误。调度电路156可以包含一或多个晶体管，所述一或多个晶体管被配置成基于检测(通过例如警报连接114和/或数据连接116)将一或多个输出驱动到预定级/水平。因此，调度电路156可以生成并发送ALERT#信号和/或针对CA奇偶校验通信故障、CRC故障、高温报告、翻转DQ、命令CA奇偶校验错误、数据写入和/或读取CRC错误和/或其它警报消息来调整所通信的数据。
图2是根据本发明技术的实施例的计算系统200的框图。计算系统200可以类似于图1的计算系统100。例如，计算系统200可以包含主机202(例如，处理器、中央处理单元(CPU)、图形处理单元(GPU)和/或其它计算装置)和存储器系统204(例如，非易失性存储器模块、易失性存储器模块、组合系统和/或其它存储卡/系统)。而且，主机202和存储器系统204可以通过命令-地址连接212(例如，命令和地址总线)、警报连接214(例如，针对DDR4/5协议的ALERT#信号的警报线)和/或数据连接216(例如，数据(DQ)总线)通信地耦接。主机202可以包含用于处理各种错误的电路系统，如错误处理程序222和/或命令队列224，类似于图1的主机102、图1的错误处理程序122和/或图1的命令队列124。
存储器系统204可以包含一或多个存储装置242(例如，存储装置2421-n，如RAM芯片)，所述一或多个存储装置包含存储器单元，所述存储器单元被配置成保持电荷和/或磁性状态。存储装置242可以改变电荷量和/或磁性状态以存储数据。进一步地，存储装置242可以确定并报告读取数据时的电荷量和/或磁性状态。在一些实施例中，警报连接214可以包含共享总线，所述共享总线将存储装置242耦接到主机202。
在一或多个实施例中，存储装置242中的每个存储装置可以包含调度管理电路252，所述调度管理电路被配置成管理用于执行存储器内部操作(例如，刷新操作，如RHR)的时间窗口。调度管理电路252可以如通过检测电路254(例如，行锤检测电路)检测与存储器内部操作相关联的一或多个预定条件(例如，行锤或其它重复存取条件)。响应于检测，调度管理电路252可以(通过例如调度电路256)确定用于执行一或多个存储器内部操作的调度的持续时间。
调度电路256可以被配置成生成与主机202交互的调度输出以确保用于存储器系统204执行存储器内部操作的时间窗口。例如，调度电路256可以生成强制错误条件的调度输出，如通过独立于实际错误条件的发生向主机202报告错误或引起主机错误。调度电路256可以包含一或多个晶体管，所述一或多个晶体管被配置成基于检测(通过例如警报连接214和/或数据连接216)将一或多个输出驱动到预定级/水平。因此，调度电路256可以生成并发送ALERT#信号和/或针对CA奇偶校验通信故障、CRC故障、高温报告、翻转DQ、命令CA奇偶校验错误、数据写入和/或读取CRC错误和/或其它警报消息来调整所通信的数据。
图3是根据本发明技术的实施例的装置300(例如，半导体管芯组合件，包含3DI装置或管芯堆叠式封装体)的框图。例如，装置300可以包含包括一或多个管芯/芯片的DRAM(例如，DDR3 DRAM、DDR4 DRAM、DDR5 DRAM等)或其一部分。在一些实施例中，装置300可以包含集成在单个半导体芯片上的DDR类型的同步DRAM(SDRAM)。装置300可以对应于图1的存储转置142和/或图2的存储装置242。
装置300可以包含存储器单元阵列，如存储器阵列350。存储器阵列350可以包含多个库(例如，库0-15)，并且每个库可以包含多条字线(WL)、多条位线(BL)以及布置在字线与位线的交叉点处的多个存储器单元。存储器单元可以包含多种不同存储器媒体类型中的任一种存储器媒体类型，包含电容式、磁阻式、铁电、相变等。对字线WL的选择可以由行解码器340执行，并且对位线BL的选择可以由列解码器345执行。可以为对应位线BL提供读出放大器(SAMP)并且可以将所述读出放大器连接到至少一个相应的局部I/O线对(LIOT/B)，所述局部I/O线对进而可以通过可以充当开关的传输门(TG)耦接到至少一个相应的主I/O线对(MIOT/B)。存储器阵列350还可以包含板线和用于管理所述板线的操作的对应电路系统。
装置300可以采用多个外部端子，所述多个外部端子包含耦接到命令总线和地址总线以分别接收命令信号(CMD)和地址信号(ADDR)的命令端子和地址端子。装置300可以进一步包含用于接收芯片选择信号(CS)的芯片选择端子；用于接收时钟信号CK和CKF的时钟端子；用于接收数据时钟信号WCK和WCKF的数据时钟端子；数据端子DQ、RDQS、DBI和DMI；电源端子VDD、VSS和VDDQ。
可以从外部向命令端子和地址端子供应地址信号和库地址信号(图3中未示出)。向地址端子供应的地址信号和库地址信号可以通过命令/地址输入电路305传送到地址解码器310。地址解码器310可以接收地址信号，并且向行解码器340供应经解码的行地址信号(XADD)并且向列解码器345供应经解码的列地址信号(YADD)。地址解码器310还可以接收库地址信号并且向行解码器340和列解码器345两者供应库地址信号。
可以从存储器控制器向命令端子和地址端子供应命令信号(CMD)、地址信号(ADDR)和芯片选择信号(CS)。命令信号可以表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可以包含读取命令和写入命令)。芯片选择信号可以用于选择装置300以对提供给命令端子和地址端子的命令和地址进行响应。当向装置300提供激活芯片选择信号时，可以解码命令和地址并且可以执行存储器操作。命令信号可以作为内部命令信号ICMD通过命令/地址输入电路305提供给命令解码器315。命令解码器315可以包含用于解码内部命令信号ICMD以生成用于执行存储器操作的各种内部信号和命令(例如，用于选择字线的行命令信号和用于选择位线的列命令信号)的电路。命令解码器315可以进一步包含用于追踪各种计数或值(例如，装置300接收到的刷新命令的计数或装置300执行的自刷新操作的计数)的一或多个寄存器。
读取数据可以从存储器阵列350中的通过行地址(例如，提供有激活命令的地址)和列地址(例如，提供有读取的地址)指定的存储器单元中进行读取。读取命令可以由命令解码器315接收，所述命令解码器可以向输入/输出电路360提供内部命令，使得读取数据可以根据RDQS时钟信号通过读取/写入放大器355和输入/输出电路360从数据端子DQ、RDQS、DBI和DMI输出。读取数据可以在由可以编程在装置300中(例如，在模式寄存器(图3中未示出))中的读取等待时间信息RL所限定的时间处提供。读取等待时间信息RL可以按照CK时钟信号的时钟周期来限定。例如，当提供了相关联读取数据时，读取等待时间信息RL可以是CK信号的在由装置300接收到读取命令之后的多个时钟周期。
写入数据可以根据WCK和WCKF时钟信号供应给数据端子DQ、DBI和DMI。写入命令可以由命令解码器315接收，所述命令解码器可以向输入/输出电路360提供内部命令，使得写入数据可以由输入/输出电路360中的数据接收器接收，并且通过输入/输出电路360和读取/写入放大器355供应给存储器阵列350。写入数据可以写入在由行地址和列地址指定的存储器单元中。写入数据可以在由写入等待时间WL信息限定的时间处提供给数据端子。写入等待时间WL信息可以编程在装置300中，例如在模式寄存器(图3中未示出)中。写入等待时间WL信息可以按照CK时钟信号的时钟周期来限定。例如，当接收到相关联写入数据时，写入等待时间WL信息可以是CK信号的在装置300接收到写入命令之后的多个时钟周期。
可以为电源端子供应电源电位VDD和VSS。这些电源电位VDD和VSS可以供应给内部电压发生器电路370。内部电压发生器电路370可以基于电源电位VDD和VSS生成各种内部电位VPP、VOD、VARY、VPERI等。内部电位VPP可以在行解码器340中使用，内部电位VOD和VARY可以在包含在存储器阵列350中的读出放大器中使用，并且内部电位VPERI可以在许多其它电路块中使用。
还可以为电源端子供应电源电位VDDQ。电源电位VDDQ可以与电源电位VSS一起供应给输入/输出电路360。在本发明技术的实施例中，电源电位VDDQ的电位可以与电源电位VDD的电位相同。在本发明技术的另一个实施例中，电源电位VDDQ的电位可以与电源电位VDD的电位不同。然而，可以将专用电源电位VDDQ用于输入/输出电路360，使得由输入/输出电路360生成的电源噪声不会传播到其它电路块。
可以为时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可以供应给时钟输入电路320。CK信号和CKF信号可以是互补的，并且WCK信号和WCKF信号也可以是互补的。互补时钟信号可以具有相反的时钟电平并且在同一时间处在相反的时钟电平之间转变。例如，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，并且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变为高时钟电平时，互补时钟信号从高时钟电平转变为低时钟电平，并且当时钟信号从高时钟电平转变为低时钟电平时，互补时钟信号从低时钟电平转变为高时钟电平。
包含在时钟输入电路320中的输入缓冲器可以接收外部时钟信号。例如，当由来自命令解码器315的时钟/启用信号启用时，输入缓冲器可以接收时钟/启用信号。时钟输入电路320可以接收外部时钟信号以生成内部时钟信号ICLK。内部时钟信号ICLK可以供应给内部时钟电路330。内部时钟电路330可以基于接收到的内部时钟信号ICLK和来自命令/地址输入电路305的时钟启用(图3中未示出)提供各种相位和频率控制的内部时钟信号。例如，内部时钟电路330可以包含时钟路径(图3中未示出)，所述时钟路径接收内部时钟信号ICLK并且向命令解码器315提供各种时钟信号。内部时钟电路330可以进一步提供输入/输出(IO)时钟信号。IO时钟信号可以供应给输入/输出电路360并且可以用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。IO时钟信号可以以多个时钟频率提供，使得数据可以以不同的数据速率从装置300输出以及输入到所述装置。当期望高存储器速度时，较高的时钟频率可能是令人期望的。当期望较低功耗时，较低的时钟频率可能是令人期望的。内部时钟信号ICLK还可以供应给定时发生器，并且因此可以生成各种内部时钟信号。
装置300可以连接到多个能够利用存储器来临时或永久地存储信息的电子装置中的任一个电子装置或其组件。例如，装置300的主机装置可以是计算装置，如台式计算机或便携式计算机、服务器、手持装置(例如，移动电话、平板计算机、数字阅读器、数字媒体播放器)或其某个组件(例如，中央处理单元、协处理器、专用存储器控制器等)。主机装置可以是联网装置(例如，交换机、路由器等)或数字图像、音频和/或视频的记录器、车辆、电器、玩具或多种其它产品中的任一种产品。在一个实施例中，主机装置可以直接连接到装置300，但是在其它实施例中，主机装置可以间接连接到存储器装置(例如，通过联网连接或通过中间装置)。
装置300可以包含刷新控制电路380，所述刷新控制电路被配置成控制对应存储器单元MC的信息的刷新。例如，作为输入，刷新控制电路380可以从地址解码器310接收经解码的行地址信号(XADD)、从命令解码器315接收刷新信号(AREF)、从命令解码器315接收激活信号(ACT)和/或预充电信号(Pre)等。当命令信号(CMD)指示行存取时(例如，激活命令)，命令解码器315可以生成激活信号(ACT)(例如，脉冲信号)。当命令信号(CMD)指示预充电时，命令解码器315可以生成预充电信号(Pre)(例如，脉冲信号)。当命令信号(CMD)指示自动刷新命令和/或自刷新进入命令时，命令解码器315可以生成刷新信号(AREF)(例如，脉冲信号)。响应于自刷新进入命令，刷新信号(AREF)可以以期望的间隔周期性地激活，直到接收到自刷新退出命令。在一些实施例中，响应于刷新信号(AREF)，刷新控制电路380可以向行解码器340生成刷新行地址(RXADD)，所述行解码器启动所述刷新行地址中的刷新操作(例如，通过激活存储器单元阵列中的预定字线)。因此，装置300可以实施刷新操作(例如，调度的刷新)以刷新(例如，增加存储电荷)目标位置。
在一些实施例中，刷新控制电路380可以包含被配置成控制RHR操作的图2的检测电路254。检测电路254可以被配置成检测行锤和控制和/或调度RHR操作并且刷新与受锤(例如，自上次刷新操作以来，在预定时段内被存取的次数超过阈值)字线邻近的字线。为了实施RHR，刷新控制电路380可以生成一或多个RHR地址，所述一或多个RHR地址识别一或多个受害者行(例如，与受锤行邻近或在距受锤行一定距离内的一或多个行)。
刷新控制电路380(例如，检测电路254)可以包含追踪行存取的计数器和被配置成比较存取计数与预定限制的逻辑。当存取计数达到限制时，刷新控制电路380(例如，检测电路254和/或刷新控制电路380内的其它电路)可以将对应行识别为受锤行并且将邻近行识别为受害者行。基于识别受害者行，刷新控制电路380可以生成受害者行的地址作为RHR地址。
刷新控制电路380可以将刷新地址(例如，RHR地址)提供给解码器(例如，行解码器340)以用于执行存储器内部操作。刷新控制电路380还可以基于检测预定条件将检测标志提供给输入/输出电路360。输入/输出电路360可以包含调度电路256，所述调度电路基于检测标志生成调度输出。例如，调度电路256可以设置ALERT#和/或设置针对DATA(数据)信号(如针对上文所描述的校验错误、通信错误、数据/命令错误等)的一或多个位。
图4是根据本发明技术的实施例的检测电路400(例如，图3的刷新控制电路380的实施例、图1的检测电路154和/或图2的检测电路254)的示例电路图。检测电路400可以从如图3的地址解码器310和/或图3的命令解码器315等其它电路接收刷新信号(AREF)、激活信号(ACT)、预充电信号(Pre)、行地址XADD等。
在一些实施例中，检测电路400可以包含采样信号发生器402和/或移位寄存器404。采样信号发生器402可以被配置成生成第一采样信号(S1)。移位寄存器404可以被配置成实施与第一采样信号(S1)同步的移位操作。
采样信号发生器402可以随机提取响应于激活命令或预充电命令而生成的激活信号(ACT)或预充电信号(Pre)。采样信号发生器402可以输出作为第一采样信号(S1)的信号。随机提取可以被配置成控制采样率，所述采样率优化RHR操作的可靠性。采样信号发生器402可以基于锤地址的出现频率、移位寄存器404的级数等来控制采样率。
在一些实施例中，移位寄存器404可以包含呈级联连接的用于锁存行地址(XADD)的n级触发器电路(FF_1到FF_n)。换句话说，前一级的触发器电路的输出节点可以连接到后一级的触发器电路的输入节点。第一采样信号(S1)通常可以输入到触发器电路的时钟节点。因此，当第一采样信号(S1)被激活时，当前行地址(XADD)可以由第一级的触发器电路FF_1锁存，并且由触发器电路FF_1到FF_n-1锁存的行地址(XADD)可以分别移位到接下来的级的触发器电路FF_2到FF_n。可以响应于对第一采样信号(S1)的激活而丢弃由作为最后一级的触发器电路FF_n锁存的行地址(XADD)。
由触发器电路FF_1到FF_n锁存的行地址(XADD)可以分别供应给对应比较器电路XOR_1到XOR_n的第一侧输入节点。当前行地址(XADD)可以供应给比较器电路XOR_1到XOR_n的第二侧输入节点。因此，如果当前行地址(XADD)与由触发器电路FF_1到FF_n锁存的行地址(XADD)中的任何行地址相匹配，则其比较器电路XOR_1到XOR_n的输出可以被激活到低电平。因此，从NAND 406输出的匹配信号(匹配)可以被激活到高电平。
匹配信号(匹配)和第一采样信号(S1)可以供应给AND 408。当匹配信号(匹配)和第一采样信号(S1)两者均被激活到高电平时，则从AND 408输出的第二采样信号(S2)可以被激活到高电平。更具体地说，如果在第一采样信号(S1)在过去n次内被激活时供应的行地址(XADD)与在第一采样信号(S1)当前被激活时供应的行地址(XADD)相匹配，则可以激活第二采样信号S2。换句话说，可以间歇地监测对字线(WL)的存取，并且如果在预定时间段内至少以预定次数(例如，两次或两次以上)捕获到对同一字线WL的存取，则可以激活第二采样信号(S2)。
第二采样信号S2可以供应给锁存电路410。锁存电路410可以被配置成响应于第二采样信号(S2)而锁存当前行地址(XADD)。锁存电路410可以将锁存结果输出到控制电路420作为对应于具有高存取频率的字线WL的行地址(HitXADD)。控制电路420可以被配置成将从锁存电路410输出的行地址(HitXADD)转换成受高频存取影响的字线WL的行地址RXADD。换句话说，行地址(HitXADD)可以是攻击者地址，并且行地址(RXADD)可以是受害者地址，如针对与由攻击者地址存取的字线(WL)邻近或在距字线(WL)预定距离内的字线(WL)。控制电路420还可以被配置成基于检测重复存取条件生成触发(例如，内部检测标志)。
出于说明性目的，检测电路400被示出为检测重复行存取(例如，行锤条件)。然而，应理解的是，检测电路400可以被配置成检测其它重复存取条件，如针对列、其它位置和/或其它模式。
图5是根据本发明技术的实施例的示例定时图500。定时图500展示了由主机(例如，图1的主机102和/或图2的主机202)响应于来自存储器(例如，图1的存储器系统104、图2的存储器系统204和/或其中的一或多个装置)的调度输出502而实施的示例反作用过程。作为说明性实例，调度输出502可以对应于与奇偶校验错误相关联的ALERT(警报)信号。定时图500可以展示由主机响应于ALERT信号而实施的错误处理或恢复过程。
在一些实施例中，存储器装置可以被配置成在检测错误或预定条件(例如，重复存取)之后忽略或不执行预定数量的命令/操作。例如，存储器装置可以在时间Ta1处检测触发条件，如奇偶校验错误或行锤，并且随后忽略接收到的有效命令(例如，在Ta2、Tb0处等)。存储器装置可以被配置成通过在检测之后的预定时间段内将ALERT信号设置为低来生成调度输出502，从而将检测到的条件通知给主机。因此，主机可以被配置成重新发送忽略的命令(例如，在调度输出502之前和/或之后的预定数量的命令)。
基于主机的错误恢复过程，存储器装置可以确定用于执行存储器内部操作(例如，刷新)的内部操作窗口512。换句话说，由于主机被配置成重新发送已知数量的命令，因此存储器装置可以确保对应时间窗口以执行存储器内部操作。存储器装置可以基于确定和/或调度输出502确定内部操作窗口512。在一些实施例中，存储器装置可以确定从确定、调度输出502的生成或其随后的预定数量的周期开始的内部操作窗口512。在一些实施例中，存储器装置可以确定扩展到调度输出502(例如，tPAR_ALERT_PW)中或通过所述调度输出扩展的内部操作窗口512和/或之后的窗口(例如，恢复窗口，tRP)。在一些实施例中，如当需要执行命令时，内部操作窗口512扩展到用于恢复过程的预定时间(例如，Te0)。
图6是根据本发明技术的实施例的操作设备(例如，图1的系统100、图2的系统200和/或其中的一或多个装置)的示例方法600的流程图。方法600可以用于操作图1的主机102、图2的主机202、图1的存储器装置104、图1的寄存器装置144、图2的存储装置242和/或图3的装置300以管理如刷新操作等存储器内部操作。
在框602处，设备(例如，主机)可以启动如写入、读取或刷新等存储器操作。主机可以(通过例如图1和/或图2中所展示的一或多个连接)将与存储器操作相关联的一或多个命令、地址和/或数据传送到存储器装置。在框652处，设备(例如，存储器装置)可以接收与存储器操作相关联的信息。
在框654处，设备(例如，存储器装置)可以确定接收到的存储器操作是否满足预定条件。例如，存储器装置可以使用图1的检测电路154和/或图2的检测电路254以追踪给定持续时间内对一或多个地址/区域的多次存取。当追踪到的数量匹配或超过预定阈值时，存储器装置可以检测触发条件，如重复存取(例如，行锤条件)。如框656处所展示的，当接收到的存储器操作不满足预定条件时，设备(例如，存储器装置)可以实施命令的存储器操作。因此，设备可以继续操作并且启动/执行随后的存储器操作。
如框658处所展示的，当接收到的存储器操作满足预定条件时，设备(例如，存储器装置)可以生成调度输出。例如，存储器装置可以(通过例如发送到主机的信号和/或数据)生成调度输出作为机制以确保时间窗口(例如，图5的内部操作窗口512)，在所述时间窗口期间，主机暂停调度的操作的命令/启动。因此，存储器装置可以在确保的时间窗口期间执行存储器内部操作。
在一些实施例中，如框660处所展示的，设备可以通过报告增加的温度水平来生成调度输出。例如，存储器装置可以(例如按照常规报告定时)向主机报告高于实际当前温度的温度水平。因此，主机可以根据报告的温度水平来增加刷新率，从而增加刷新操作的频率和对应时间窗口。在一些实施例中，存储器装置可以确定与内部操作相关联的量度(例如，持续时间、等级、量、存取频率等)。存储器装置可以根据确定的量度来增加报告的温度水平。
在一些实施例中，如框662处所展示的，设备可以通过设置独立于所表示的条件的警报(例如，信号或标志)来生成调度输出。例如，存储器装置可以为DDR4/5连接设置ALERT#。基于警报，存储器装置可以向主机报告独立于此类错误的实际发生的一或多个错误。例如，即使没有发生对应的错误条件，存储器装置也可以设置警报信号和预定位以表示数据写入/读取CRC错误、命令CA奇偶校验错误和/或其它错误。
在一些实施例中，如框662处所展示的，设备可以通过调整发送到主机的数据来生成调度输出。例如，存储器装置可以调整发送到主机的读取数据的一或多个位。
在框604处，设备(例如，主机)可以接收与调度输出相关联的信号和/或数据。在框606处，设备可以确定与接收到的信号/数据相关联的条件(例如，调度条件和/或错误条件)。在框608处，设备可以实施反应。作为说明性实例，主机可以响应于确定存储器装置的增加的温度而增加刷新率(例如，增加2倍、4倍等)。而且，主机可以响应于确定通信错误而重试写入/读取、重新发送命令和/或实施恢复过程。进一步地，主机可以响应于确定读取数据中的错误来重试读取。在实施反应时，主机可以针对对应于确定的条件的时间窗口暂停随后调度操作的实施。
在框670处，设备(例如，存储器装置)可以基于确定的条件和/或调度输出来确定时间窗口的持续时间。例如，存储器装置可以确定与由增加的温度报告导致的增加的刷新相关联的窗口(例如，余量)。而且，存储器装置可以确定与重试写入/读取、重新发送命令和/或实施恢复过程相关联的内部操作窗口512。用于各种不同调度输出的内部操作窗口512可以根据标准和/或主机规范来预定。因此，存储器装置可以使用查找表或其它存储信息来确定内部操作窗口512。
在框672处，设备(例如，存储器装置)可以使用内部操作窗口512来启动和/或执行存储器内部过程。例如，存储器装置可以在确保的操作窗口512期间执行刷新操作(例如，RHR)。因此，设备可以基于实时条件动态地调整存储器内部操作的调度，而不受限于主机调度的操作之内/之间的余量。换句话说，存储器装置可以使用调度输出来与主机交互并且确保用于执行存储器内部操作的内部操作窗口512。因此，设备可以降低与不足以实施存储器内部操作和/或其不频繁的实施的持续时间相关联的错误。
图7是包含根据本发明技术的实施例的设备的系统的示意图。上文参照图1-6所描述的前述设备(例如，存储器装置)中的任一个设备可以并入到大量更大和/或更复杂的系统中的任何系统中，所述系统的代表性实例是图7中示意性地示出的系统780。系统780可以包含存储器装置700、电源782、驱动器784、处理器786和/或其它子系统或组件788。存储器装置700可以包含与上文参照图1-6所描述的设备的特征总体上类似的特征，并且因此可以包含用于执行来自主机装置的直接读取请求的各种特征。所产生的系统780可以执行各种各样的功能中的任何功能，如存储器存储、数据处理和/或其它适当的功能。因此，代表性系统780可以包含但不限于手持装置(例如，移动电话、平板计算机、数字阅读器和数字音频播放器)、计算机、车辆、电器以及其它产品。系统780的组件可以容纳在单个单元内或分布在多个互连单元上(例如，通过通信网络)。系统780的组件还可以包含远程装置以及各种计算机可读媒体中的任何计算机可读媒体。
根据上文，应理解的是，在本文中已经出于说明的目的描述了本发明技术的具体实施例，但可以在不偏离本公开的情况下进行各种修改。另外，在特定实施例的上下文中描述的新技术的某些方面还可以组合在其它实施例中或者被省略。此外，尽管已经在那些实施例的上下文中描述了与新技术的某些实施例相关联的优点，但是其它实施例也可以展现出此类优点并且并非所有的实施例都必需展现出此类优点才能落入本发明技术的范围内。因此，本公开和相关联的技术可以涵盖未在本文中明确说明或者示出的其它实施例。
在上文所展示的实施例中，已经在DRAM装置的上下文中描述了设备。然而，根据本发明技术的其它实施例配置的设备可以包含其它类型的适合的存储媒体作为DRAM装置的补充或替代，如并入了基于NAND或基于NOR的非易失性存储媒体(例如，NAND闪存)、磁盘存储媒体、相变存储媒体、铁电存储媒体等的装置。
如本文所使用的术语“处理”包含操纵信号和数据，如写入或编程、读取、擦除、刷新、调整或更改值、计算结果、执行指令、组装、传送和/或操纵数据结构。术语数据结构包含以位、字或码字、块、文件、输入数据、系统生成的数据(如计算或生成的数据)以及程序数据的形式布置的信息。进一步地，如本文所使用的术语“动态”描述了在操作、使用或部署对应装置、系统或实施例期间以及在运行制造商或第三方固件之后或期间发生的过程、功能、动作或实施方案。动态发生的过程、功能、动作或实施方案可以发生在设计、制造和初始测试、设置或配置之后或紧随其后。
充分详细地描述了上文实施例以使本领域的技术人员能够制造和使用所述实施例。然而，相关领域的技术人员应理解的是，本发明技术可以具有另外的实施例，并且可以在没有上文参考图1-7所描述的实施例的细节中的若干细节的情况下实施本发明技术。

Claims (21)

1.一种设备，其包括：
检测电路，所述检测电路被配置成检测与在预定持续时间内对存储器地址或存储器区域的两次或两次以上存取相关联的条件；以及
调度电路，所述调度电路耦接到所述检测电路，所述调度电路被配置成：
基于检测到的条件生成调度输出，其中所述调度输出被传送到耦接到所述设备的主机以用于确保所述设备的不活动的调度的持续时间，并且
在所述调度的持续时间期间触发一或多个存储器内部操作的执行。
2.根据权利要求1所述的设备，其中所述一或多个存储器内部操作包含一或多个行锤刷新操作。
3.根据权利要求1所述的设备，其中所述调度输出表示命令地址奇偶校验错误，其中所述调度输出独立于实际命令地址奇偶校验。
4.根据权利要求1所述的设备，其中所述调度输出表示循环冗余校验CRC错误，其中所述调度输出独立于实际CRC数据。
5.根据权利要求1所述的设备，其中所述调度输出是响应于所述检测到的条件报告错误条件的警报信号的预定状态或值，其中所述调度输出独立于所述条件。
6.根据权利要求5所述的设备，其中根据双倍数据速率DDR协议，所述调度输出对应于ALERT#信号。
7.根据权利要求1所述的设备，其中所述调度输出包含一或多个翻转的数据(DQ)位。
8.根据权利要求7所述的设备，其中所述调度输出用于在所述主机处触发错误校正过程。
9.根据权利要求1所述的设备，其中所述调度输出被配置成报告高于所述设备的实际温度读数的温度水平。
10.根据权利要求1所述的设备，其进一步包括寄存器装置。
11.根据权利要求10所述的设备，其中所述设备包括寄存器时钟驱动器。
12.根据权利要求1所述的设备，其中所述设备进一步包括具有多个存储器单元的存储器阵列。
13.根据权利要求1所述的设备，其中所述设备包括动态随机存取存储器DRAM。
14.根据权利要求1所述的设备，其中所述调度电路包含连接到对应的连接端口的晶体管和所述调度输出，其中所述晶体管被配置成当所述调度输出表示所述检测到的条件时将所述连接端口处的输出水平强制为预定水平。
15.一种操作设备的方法，所述方法包括：
从耦接到所述设备的主机接收用于操作的命令；
基于所述命令检测条件，其中所述条件与在预定持续时间内对存储器地址或存储器区域的两次或两次以上存取相关联；
基于检测到的条件生成调度输出，其中所述调度输出被传送到所述主机以用于确保所述设备的不活动的调度的持续时间；以及
在所述调度的持续时间期间启动一或多个内部操作。
16.根据权利要求15所述的方法，其进一步包括在所述调度的持续时间期间执行所述一或多个内部操作，其中所述一或多个内部操作包含一或多个行锤刷新操作。
17.根据权利要求15所述的方法，其中生成所述调度输出包含响应于所述检测到的条件向所述主机传送表示错误条件的信号，其中所述调度输出独立于所述错误条件。
18.根据权利要求15所述的方法，其中生成所述调度输出包含翻转用所述主机传送的一或多个数据(DQ)位。
19.根据权利要求15所述的方法，其中生成所述调度输出包含报告高于所述设备的实际温度读数的温度水平。
20.一种系统，其包括：
主机，所述主机被配置成命令存储器操作；以及
存储器装置，所述存储器装置耦接到所述主机，所述存储器装置被配置成：
基于所述存储器操作检测条件，其中所述条件与在预定持续时间内对存储器地址或存储器区域的两次或两次以上存取相关联；
基于检测到的条件生成调度输出，其中所述调度输出被传送到所述主机以用于确保所述存储器装置的不活动的调度的持续时间；并且
在所述调度的持续时间期间启动一或多个存储器内部操作；
其中：
所述主机被配置成在所述调度的持续时间内暂停调度的操作，所述调度的操作包含所述存储器操作和/或在所述存储器操作之后。
21.根据权利要求20所述的系统，其中：
所述调度输出表示错误条件；
所述存储器装置被配置成：
基于所述检测到的条件并且独立于所述错误条件生成所述调度输出，并且
在所述调度的持续时间期间执行所述一或多个存储器内部操作；并且
所述主机被配置成基于来自所述存储器装置的所述调度输出在所述调度的持续时间期间实施错误恢复过程。
CN202010920156.7A 2019-12-19 2020-09-04 具有内部操作管理机制的设备 Active CN113010446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/721,373 2019-12-19
US16/721,373 US11011215B1 (en) 2019-12-19 2019-12-19 Apparatus with an internal-operation management mechanism

Publications (2)

Publication Number Publication Date
CN113010446A true CN113010446A (zh) 2021-06-22
CN113010446B CN113010446B (zh) 2024-05-07

Family

ID=75910185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010920156.7A Active CN113010446B (zh) 2019-12-19 2020-09-04 具有内部操作管理机制的设备

Country Status (2)

Country Link
US (1) US11011215B1 (zh)
CN (1) CN113010446B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11720258B2 (en) * 2020-07-01 2023-08-08 Micron Technology, Inc. Memory bypass for error detection and correction
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) * 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US20210264999A1 (en) * 2021-05-03 2021-08-26 Intel Corporation Method and apparatus for memory chip row hammer threat backpressure signal and host side response
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029592A1 (en) * 2000-01-25 2001-10-11 Walker William J. Memory sub-system error cleansing
US20090049220A1 (en) * 2007-05-10 2009-02-19 Texas Instruments Incorporated Interrupt-related circuits, systems, and processes
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN105378589A (zh) * 2013-03-15 2016-03-02 谷歌公司 用于管理需求响应程序和事件的系统、装置和方法
CN106157999A (zh) * 2015-05-15 2016-11-23 爱思开海力士有限公司 包括虚设存储单元的半导体存储器件及其操作方法
US20170286288A1 (en) * 2016-03-30 2017-10-05 Sandisk Technologies Llc Method and System for Blending Data Reclamation and Data Integrity Garbage Collection
CN107980126A (zh) * 2015-06-05 2018-05-01 桑迪士克科技有限责任公司 多裸芯储存装置的调度方案
CN108463808A (zh) * 2015-11-16 2018-08-28 Arm有限公司 事件触发的可编程预取器
CN108874447A (zh) * 2018-06-05 2018-11-23 上海兆芯集成电路有限公司 处理器电路及其操作方法
CN110556156A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7996642B1 (en) * 2007-04-25 2011-08-09 Marvell International Ltd. Digital locked loop on channel tagged memory requests for memory optimization

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029592A1 (en) * 2000-01-25 2001-10-11 Walker William J. Memory sub-system error cleansing
US20090049220A1 (en) * 2007-05-10 2009-02-19 Texas Instruments Incorporated Interrupt-related circuits, systems, and processes
CN102456394A (zh) * 2010-10-20 2012-05-16 三星电子株式会社 执行dram刷新操作的存储电路、系统和模块及其操作方法
CN105378589A (zh) * 2013-03-15 2016-03-02 谷歌公司 用于管理需求响应程序和事件的系统、装置和方法
CN106157999A (zh) * 2015-05-15 2016-11-23 爱思开海力士有限公司 包括虚设存储单元的半导体存储器件及其操作方法
CN107980126A (zh) * 2015-06-05 2018-05-01 桑迪士克科技有限责任公司 多裸芯储存装置的调度方案
CN108463808A (zh) * 2015-11-16 2018-08-28 Arm有限公司 事件触发的可编程预取器
US20170286288A1 (en) * 2016-03-30 2017-10-05 Sandisk Technologies Llc Method and System for Blending Data Reclamation and Data Integrity Garbage Collection
CN110556156A (zh) * 2018-06-01 2019-12-10 三星电子株式会社 半导体存储器件、存储系统及操作半导体存储器件的方法
CN108874447A (zh) * 2018-06-05 2018-11-23 上海兆芯集成电路有限公司 处理器电路及其操作方法

Also Published As

Publication number Publication date
US11011215B1 (en) 2021-05-18
CN113010446B (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
CN113010446B (zh) 具有内部操作管理机制的设备
CN112997251B (zh) 具有行锤击地址锁存机构的设备
CN111145806B (zh) 具有行命中率/刷新管理机制的设备及其操作方法
US9600362B2 (en) Method and apparatus for refreshing and data scrubbing memory device
US10803919B2 (en) Memory controller for controlling refresh operation and memory system including the same
US11915737B2 (en) Apparatus with refresh management mechanism
CN113393890A (zh) 用于半导体存储器装置的错误检查和擦除
US11550654B2 (en) Apparatus with latch correction mechanism and methods for operating the same
US20230206988A1 (en) Apparatus with memory process feedback
US20230060064A1 (en) Apparatus including parallel pipelines and methods of manufacturing the same
US11734108B2 (en) Semiconductor memory apparatus and operation method of the semiconductor memory apparatus, and memory system having the semiconductor memory apparatus
TW202215255A (zh) 具有組合存取機制之設備及用於操作其之方法
US20220374168A1 (en) Memory with memory-initiated command insertion, and associated systems, devices, and methods
US20210173773A1 (en) Memory with post-packaging master die selection
US11922031B1 (en) Apparatus with directed refresh management mechanism
US11908509B2 (en) Apparatus with input signal quality feedback
US20240321336A1 (en) Apparatus operating in geardown mode
US11625343B2 (en) Memory with a communications bus for device-to-controller communication, and associated systems, devices, and methods
CN117894363A (zh) 一种ecs电路、方法和存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant