CN113393890A - 用于半导体存储器装置的错误检查和擦除 - Google Patents

用于半导体存储器装置的错误检查和擦除 Download PDF

Info

Publication number
CN113393890A
CN113393890A CN202110219629.5A CN202110219629A CN113393890A CN 113393890 A CN113393890 A CN 113393890A CN 202110219629 A CN202110219629 A CN 202110219629A CN 113393890 A CN113393890 A CN 113393890A
Authority
CN
China
Prior art keywords
codeword
memory device
ecs
row
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110219629.5A
Other languages
English (en)
Other versions
CN113393890B (zh
Inventor
R·J·鲁尼
M·A·布莱瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113393890A publication Critical patent/CN113393890A/zh
Application granted granted Critical
Publication of CN113393890B publication Critical patent/CN113393890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本申请案涉及用于半导体存储器装置的错误检查和擦除。描述用于存储器装置(例如，DRAM)的包含结合刷新操作的错误检查和擦除ECS程序的方法、系统和设备。所述ECS程序可当在码字中检测到错误时包含读取/修改‑写入循环。在一些实施例中，所述存储器装置可在多个刷新命令内完成所述ECS程序，即通过在执行第一刷新命令时执行所述ECS程序的读取(或读取/修改)部分，以及通过在执行第二刷新命令时执行所述ECS程序的写入部分来完成所述ECS程序。本文中所描述的所述ECS程序可有助于避免可在所述ECS程序和其它存储器操作之间出现的信令冲突或干扰。

Description

用于半导体存储器装置的错误检查和擦除
技术领域
本公开大体上涉及存储器装置，且更具体来说，涉及用于半导体存储器装置的错误检查和擦除。
背景技术
存储器装置广泛地用于存储与例如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。存储器装置可为易失性或非易失性并且可具有各种类型，例如磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等。通过将存储器单元充电到具有不同状态来使信息存储于各种类型的RAM中。改进RAM存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或以其它方式减少操作时延、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。
发明内容
本公开的一方面针对于一种方法，其包括：在存储器装置处接收指向存储器单元库的第一刷新命令；响应于接收到所述第一刷新命令，激活所述存储器单元库的目标行并且从所述目标行检索数据，所述数据包括对应于与所述目标行相关联的地址的码字；检测所述检索到的数据的所述码字中的至少一个错误；在所述存储器装置处接收指向所述存储器单元库的第二刷新命令；和响应于接收到所述第二刷新命令，激活所述目标行并且在所述地址处写入具有所述至少一个经校正错误的所述码字。
本公开的另一方面针对于一种方法，其包括：在存储器装置处接收指向包含多个行的存储器单元库的第一刷新命令；和响应于接收到所述第一刷新命令：激活所述多个行中的第一行；从所述第一行检索第一码字，所述第一码字对应于与所述第一行相关联的地址；使用所述存储器装置的错误校正码(ECC)电路检查所述第一码字中的一或多个错误；和在激活所述多个行中的第二行之前解除激活所述第一行。
本公开的又一方面针对于一种存储器装置，其包括：存储器阵列，其包含存储器单元库；错误校正码(ECC)电路，其与所述存储器阵列耦合；和电路系统，其与所述存储器阵列和所述ECC电路耦合，所述电路系统被配置成：从主机装置接收指向所述存储器单元库的第一刷新命令；响应于接收到所述第一刷新命令，激活所述存储器单元库的目标行并且从所述目标行检索数据，所述数据包括对应于与所述目标行相关联的地址的码字；使用所述ECC电路检测所述码字中的至少一个错误；在所述存储器装置处接收指向所述存储器单元库的第二刷新命令；和响应于接收到所述第二刷新命令，激活所述目标行并且在所述地址处写入具有所述至少一个经校正错误的所述码字。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。
图1说明根据本发明技术的一实施例的示意性地说明存储器装置的简化框图。
图2是根据本公开的一实施例的说明用于执行错误检查和擦除(ECS)程序的各种组件的实例存储器装置的简化框图。
图3是根据本公开的一实施例的用于执行ECS程序的实例流程图。
图4是示意性地说明根据本公开的一实施例的实例存储器系统的简化框图。
图5是根据本公开的一实施例的实例计算机系统的框图。
图6和7是根据本公开的一些实施例的用于执行ECS程序的方法的流程图。
具体实施方式
公开用于存储器装置(例如，DRAM)的方法、系统和设备，其包含可与其它操作(例如，刷新操作)同时或一起执行的错误检查和擦除(ECS)程序。所描述的ECS程序可被视为存储器装置执行的后台操作，原因是存储器装置可在进行其它操作(前台操作)时执行ECS程序。而且，所描述的ECS程序可以被称作自动ECS模式，原因是存储器装置可例如在未从与存储器装置耦合的主机装置接收到针对于执行ECS程序的命令的情况下自发地执行ECS程序。存储器装置执行的这类后台操作可在数个方面是有利的，例如降低包含存储器装置的系统的功耗(例如，当使用裸片上错误校正码(ECC)引擎以便可减小与来往于主机装置的用于ECS程序的数据相关联的能量时)，提高存储器装置的生产产量(例如，通过使用ECS程序减小位错误率并且维持位错误率低于阈值)，提高存储器装置的带宽(例如，使某些资源(例如，接口和/或总线)可用于存储器装置的其它操作，等等。
例如DRAM等一些半导体存储器装置将信息存储为累积于单元电容器(“单元”)中的电荷，其中单元经组织成行。在一些情况下，归因于电容器与连接到单元电容器的周围组件(例如，金属线、开关晶体管的半导体结)之间的电压差，累积于单元电容器中的电荷可从单元电容器流失(可以被称作“泄漏”)到所述电容器。某些泄漏情况可在存储器单元行经历“行锤击”时加剧，所述行锤击是指存储器单元行在特定持续时间内(例如，在小于依序刷新操作之间的持续时间的内)反复被驱动到作用电平。行锤击可加速与邻近经历行锤击的行的一或多个行(可以被称作受害者行)耦合的存储器单元中的泄漏。
可响应于发到存储器装置或被减少行锤击问题的措施触发的刷新命令或其它情形而起始刷新操作，所述刷新操作可校正存储器单元行(存储器行)中的泄漏，从而防止信息丢失。在一些实施例中，刷新操作包含激活(敞开)存储器行的操作(例如，激活命令)，所述操作感测或“读取”存储于存储器行中的信息。由于激活命令，可刷新与存储器行耦合的存储器单元(例如，建立与逻辑1或逻辑0状态对应的充满或接近充满单元电荷)。在一些实施例中，刷新操作还包含解除激活敞开的存储器行的另一操作(例如，预充电命令)。因此，刷新操作可通过在单元电荷降低到电荷电平不再对应于原始存储位值的点之前更新所述单元电荷来帮助防止位错误。
在一些实施例中，刷新命令可定期(例如每个刷新间隔时间(t_REFI))发到存储器装置以限制与刷新间隔时间相关的特定层级内的泄漏量。此外，刷新命令可与期间执行刷新命令的持续时间(例如，t_RFC)相关联。在一些实施例中，可基于存储器装置的存储器容量和将响应于刷新命令进行刷新的存储器单元数量来确定与刷新命令相关联的持续时间，例如与刷新所有所述存储器阵列库的一或多个存储器行中的存储器单元相关的第一持续时间、与刷新单个存储器阵列库的一或多个存储器行中的存储器单元相关的第二持续时间，等。
然而，刷新操作不校正可在单元的电荷已改变到足以将电荷解释为错误逻辑值(即，位已从正确逻辑值“翻转”，引起位“翻转”错误或位错误)的情况下出现的错误。在一些情况下，存储器装置可被配置成执行可检测和校正存储于存储器阵列中的数据(例如，码字)的一或多个错误的ECC功能(例如，使用裸片上ECC引擎或ECC电路)。然而，在一些情况下，可延迟检查和校正此类错误(即，ECS程序)直到例如在读取操作期间存取了存储器装置为止，从而避免与单独执行ECS程序相关联的开销。然而，此延迟可增加使数据(例如，码字)错误数量超过ECC功能的校正能力的可能性。因此，在一些实施例中，存储器装置可将ECS程序并入到刷新操作中，即存储器装置可同时或结合刷新操作(作为前台操作执行ECS程序(作为后台操作))。在刷新操作期间执行ECS程序会提供在超出ECC功能的校正能力的额外位翻转将位翻转错误复杂化之前发现所述位翻转错误的较大机会。
然而，在一些情况下，用于码字群组(例如，与存储器行相关联的128个码字)的ECS程序可花费特定持续时间，例如从被激活存储器行的地址读取码字，检测并校正码字中的错误，并将经校正码字存储回到所述地址(这些操作可统称为读取-修改-写入循环)，并且移动到被激活存储器行的下一地址上直到(视需要)检查并校正了所述群组的所有码字(例如，128个码字)的错误。当执行ECS程序(后台操作)的持续时间超过与刷新命令(前台操作)相关联的时间窗(例如，与t_RFC相关的时间窗或持续时间)时，可在ECS程序与可在刷新命令之后起始的其它存储器操作之间出现信令冲突或干扰。
借助于实例，刷新命令可刷新所有存储器阵列库的具体行(例如，针对所有存储器阵列库的每库一行)的所有码字，例如REF_ab命令。这类刷新命令可包含可足以执行用于所述码字的至少一个ECS程序的时间窗(例如，针对16Gb存储器阵列为大约300nsec的持续时间)。在其它情况下，刷新命令可与刷新存储器阵列的存储器群组的单个库中的一行的所有码字相关联，例如REF_sb命令。这类刷新命令可包含可能不足以执行用于所述码字的至少一个ECS程序的较短时间窗(例如，针对16Gb存储器阵列为大约100nsec或更小的持续时间)。因此，并入到与相对较短时间窗相关联的刷新命令(例如，REF_sb命令)中的ECS程序可引起与可在库群组内的其它库中出现的操作的信令冲突和/或干扰。因而，ECS程序可细分成两个或更多个部分，使得ECS程序的每一部分可在与刷新命令(例如，REF_sb命令)相关联的时间窗内完成，使得存储器装置可避免原本可出现的信令冲突和/或干扰。
在一些实施例中，存储器装置可执行ECS程序的第一部分，其可包含从已响应于第一刷新命令(例如，第一REF_sb命令)而激活的存储器单元行的地址(目标擦除地址)读取(检索)码字。另外，存储器装置可将检索的码字发送到ECC引擎(例如，裸片上ECC引擎)，所述ECC引擎被配置成检查码字中的错误。ECC引擎可校正发现的一或多个错误(即，修改码字)并且将校正的结果(即，经校正码字和相关联奇偶位)存储于一或多个寄存器(例如，ECS寄存器)中。在一些实施例中，存储器装置可向寄存器写入码字已经校正的指示(例如，设置旗标)。以此方式(即，在所述地址处不执行经校正码字的写入)，存储器装置可在第一刷新命令的时间窗到期之前完成ECS程序的第一部分(例如，ECS读取部分)，从而避免信令冲突和/或干扰。
在一些实施例中，在存储器装置被配置成促进第一刷新命令的时间窗内的修改功能，例如ECC引擎可被配置成同时处置从所述行读取的大数量的码字(即，多个码字)的情况下，ECS程序的第一部分(例如，ECS读取/修改部分)可包含修改功能(例如，检查码字中的错误，校正发现的错误，将经校正码字存储于ECS寄存器中，或其组合)。在一些实施例中，存储器装置可在第一刷新命令的时间窗之外执行修改功能(或修改功能的一些方面)，例如，ECC引擎可被配置成一次处置从所述行读取的数个码字。当码字不包含错误时，ECS程序的第一部分不包含修改功能。
存储器装置可响应于与第一刷新命令指向同一库的第二刷新命令(例如，第二REF_sb命令)而执行ECS程序的第二部分(例如，ECS写入部分)。ECS程序的第二部分可根据是否期望在目标擦除地址处写入经校正码字而不同。举例来说，当在ECS程序的第一部分(例如，ECS读取部分)期间读取的码字中未检测到错误时，存储器装置不需要执行ECS程序的第二部分(例如，ECS写入部分)，例如存储器装置可转到在同一库的不同行处执行ECS程序的第一部分(例如，ECS读取部分)。
然而，当已检测到并校正至少一个错误时，存储器装置可另外确定从第一刷新命令完成时起(或在接收到第二刷新命令之前的任何时间)是否已在目标擦除地址处执行了写入命令。如果已在目标擦除地址处执行了至少一个写入命令(即，目标擦除地址可由于写入命令而包含不同码字)，那么存储器装置可能不执行ECS写入部分，原因是存储于ECS寄存器中的经校正码字对于目标擦除地址可能不再有效。如果从第一刷新命令完成时起尚未在目标擦除地址处执行写入命令，那么存储器装置可在执行第二刷新命令时，执行在目标擦除地址处写入经校正码字的ECS写入部分。以此方式(即已执行读取和检查码字中的错误的操作)，存储器装置可在第二刷新命令的时间窗到期之前完成ECS程序的第二部分(例如，ECS写入部分)，从而避免信令冲突和/或干扰。
因此，ECS程序的第一部分(例如，ECS读取部分、ECS读取/修改部分)和第二部分(例如，ECS写入部分)可在两个刷新命令(例如，两个REF_sb命令)上组合以针对与刷新命令相关联的码字(例如，旨在用REF_sb命令进行刷新的库中的行的码字)整体执行ECS程序而不会带来与同一库群组内的其它操作的信令冲突和/或干扰。
图1说明根据本发明技术的一实施例的示意性地说明存储器装置100的简化框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个库(例如，在图1的实例中的库0-15)，且每一库可包含多个字线(WL)、多个位线(BL)，以及布置在字线与位线的相交点处的多个存储器单元。字线WL的选择可由行解码器140执行，并且位线BL的选择可由列解码器145执行。可为对应的位线BL提供感测放大器(SAMP)，并将其连接到至少一个相应的本地I/O线对(LIOT/B)，所述本地I/O线对随后可通过传输门(TG)耦合到至少一个相应的主要I/O线对(MIOT/B)，所述传输门可充当开关。
存储器装置100可采用包含耦合到命令总线和地址总线的命令和地址端子的多个外部端子，以分别接收命令信号CMD和地址信号ADDR。存储器装置可另外包含用以接收片选信号CS的片选端子、用以接收时钟信号CK和CKF的时钟端子、用以接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI(用于数据总线反相功能)和DMI(用于数据掩码反相功能)、电源端子VDD、VSS、VDDQ和VSSQ以及裸片上终止端子ODT。
可以从外部向命令端子和地址端子供应地址信号和库地址信号。供应到地址端子的地址信号和库地址信号可经由命令/地址输入电路105传送到地址解码器110。地址解码器110可接收地址信号并将经解码行地址信号(XADD)供应到行解码器140，并且将经解码列地址信号(YADD)供应到列解码器145。地址解码器110也可接收ADDR输入的库地址部分并且将经解码库地址信号(BADD)和库地址信号供应给行解码器140和列解码器145两者。
可从存储器控制器向命令端子和地址端子供应命令信号CMD、地址信号ADDR和片选信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令和写入命令)。选择信号CS可用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当作用中CS信号被提供到存储器装置100时，可对命令和地址进行解码，并且可执行存储器操作。可经由命令/地址输入电路105将命令信号CMD作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用于对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号和命令的电路，例如，用于选择字线的行命令信号和用于选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令，例如时控命令CMDCK(图1中未示出)。
在一些实施例中，命令解码器115可另外包含用于跟踪各种计数或值(例如，由存储器装置100接收的刷新命令的计数或由存储器装置100执行的自刷新操作的计数)的一或多个寄存器118a。在一些实施例中，寄存器118a的子集可称为模式寄存器且被配置成存储用户定义的变量以在执行各种功能、特征和模式时提供灵活性。举例来说，存储器装置可在模式寄存器处从主机装置接收指示存储器装置的ECC模式是被启用还是停用的信令。
在一些实施例中，存储器装置100可包含ECS电路175。在一些情况下，ECS电路175可包含ECC引擎。ECS电路(结合地址/命令输入电路105)可被配置成接收指向存储器阵列150的刷新命令(例如，从与存储器装置100耦合的主机装置或控制器)并且执行ECS程序。在一些实施例中，作为后台操作，存储器装置100可在自动ECS模式中执行ECS程序。如上文所阐述，ECS电路可在第一刷新命令被执行时执行ECS程序的ECS读取部分。在一些情况下，ECS电路175可利用ECC引擎检测和校正(例如，修改)从存储器阵列150检索的码字中的一或多个错误。此外，ECS电路175可将具有一或多个经校正错误的码字(即，经校正码字)存储于一或多个寄存器118b(例如，ECS寄存器)中。另外，ECS电路175可在第二刷新命令被执行时执行ECS程序的ECS写入部分。在一些情况下，ECS电路175可将经校正码字写回于存储器阵列150中。在其它情况下，ECS电路175可忽略如本文中更详细地描述的将经校正码字写回于存储器阵列150中的操作。
当作为读取命令的部分，将读取命令发出到具有敞开行的库并及时供应列地址时，可从存储器阵列150中由行地址(可能已作为识别敞开行的激活命令的部分而提供)和列地址指定的存储器单元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器115可将内部命令提供到输入/输出电路160，使得可根据RDQS时钟信号经由读取/写入放大器155和输入/输出电路160从数据端子DQ、RDQS、DBI和DMI输出读取数据。可在由可编程于存储器装置100中例如编程于模式寄存器(例如，寄存器118a)中的读取时延信息RL定义的时间处提供读取数据。可在CK时钟信号的时钟循环方面定义读取时延信息RL。举例来说，读取时延信息RL可为在读取命令被存储器装置100接收之后当提供相关联读取数据时CK信号的时钟循环的数目。
当作为写入命令的部分，将写入命令发出到具有敞开行的库并及时供应列地址时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收，所述命令解码器115可将内部命令提供到输入/输出电路160，以使得写入数据可由输入/输出电路160中的数据接收器接收，且经由输入/输出电路160和读取/写入放大器155供应到存储器阵列150。写入数据可写入于由行地址和列地址指定的存储器单元中。可以在由写入时延WL信息定义的时间处向数据端子提供写入数据。写入时延WL信息可编程于存储器装置100中，例如编程于模式寄存器(例如，寄存器118a)中。可在CK时钟信号的时钟循环方面定义写入时延WL信息。举例来说，写入时延信息WL可为在写入命令由存储器装置100接收之后当接收到相关联写入数据时CK信号的时钟循环的数目。
可以向电源端子供应电源电势VDD和VSS。这些电源电势VDD和VSS可被供应到内部电压产生器电路170。内部电压产生器电路170可基于电源电势VDD和VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP可以在行解码器140中使用，内部电势VOD和VARY可以在包含在存储器阵列150中的感测放大器中使用，并且内部电势VPERI可以在许多其它电路块中使用。
还可向电源端子供应电源电势VDDQ。电源电势VDDQ可与电源电势VSS一起供应到输入/输出电路160。在本发明技术的实施例中，电源电势VDDQ可为与电源电势VDD相同的电势。在本发明技术的另一个实施例中，电源电势VDDQ可以是与电源电势VDD不同的电势。然而，可针对输入/输出电路160使用专用电源电势VDDQ，以使得由输入/输出电路160产生的电源噪声不会传播到其它电路块。
可向裸片上终止端子供应裸片上终止信号ODT。裸片上终止信号ODT可供应给输入/输出电路160以指示存储器装置100进入裸片上终止模式(例如，在存储器装置100的其它端子中的一或多个处提供预定数目的阻抗电平中的一个)。
可向时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。可将外部时钟信号CK、CKF、WCK、WCKF供应到时钟输入电路120。CK和CKF信号可互补，并且WCK和WCKF信号也可互补。互补时钟信号可同时具有相反时钟级以及相反时钟级之间的转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路120中包含的输入缓冲器可以接收外部时钟信号。举例来说，当通过来自命令解码器115的CKE信号启用时，输入缓冲器可接收CK和CKF信号以及WCK和WCKF信号。时钟输入电路120可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于接收到的内部时钟信号ICLK和来自命令解码器115的时钟启动信号CKE提供各种相位和频率受控的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115的时钟路径(图1中未示出)。内部时钟电路130可另外提供输入/输出(IO)时钟信号。IO时钟信号可供应给输入/输出电路160并且可用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。可以以多个时钟频率提供IO时钟信号，以使得可以以不同数据速率从存储器装置100输出数据和将数据输入到存储器装置。当期望高存储器速度时，较高时钟频率可以是合乎需要的。当期望较低功率消耗时，较低时钟频率可以是合乎需要的。内部时钟信号ICLK还可被供应到定时产生器135，并因此可产生各种内部时钟信号。
例如图1的存储器装置100的存储器装置可被配置成作为自动ECS模式中的后台操作，响应于从经连接主机装置或存储器控制器接收到刷新命令而对存储器阵列150的部分执行ECS程序。如本文中所阐述，当存储器装置100接收到指向存储器单元库(例如，存储器阵列150的库0)的第一刷新命令时，存储器装置100可响应于接收到第一刷新命令，激活存储器单元库的目标行并且从所述目标行检索数据，所述数据包含码字。所述码字可对应于与目标行相关联的地址，所述目标行可配置有包含码字地址的地址集合。
随后，存储器装置100(例如，ECS电路175)可检测并校正检索到的数据的码字中的一或多个错误。在一些实施例中，存储器装置100可利用ECC电路(例如，包含在ECS电路175中的ECC引擎)检测并校正一或多个错误。在一些情况下，ECC电路可被配置成同时对多个码字执行ECC功能。存储器装置100可将具有一或多个经校正错误的码字(经校正码字)存储在一或多个寄存器(例如，寄存器118b)中。此类寄存器可被配置成存储多个码字，所述码字各自已针对码字中检测到的错误而经校正。在一些情况下，存储器装置100可能未在码字中检测到任何错误。在存储器装置100完成与第一刷新命令相关联的操作，存储器装置100可解除激活库的目标行(例如，经由预充电命令)。
当存储器装置100接收到指向存储器单元库(例如，存储器阵列150的库0)的第二刷新命令时，存储器装置100可响应于接收到第二刷新命令，激活库的目标行并且在所述地址处写入存储于一或多个寄存器(例如，寄存器118b)中的经校正码字。在这方面，存储器装置100(例如，ECS电路175)可能已确定在接收到第二刷新命令之前在所述地址处尚未执行写入命令。与其相反，当存储器装置100(例如，ECS电路175)确定在接收第二刷新命令到之前已在所述地址处执行至少一个写入命令时，存储器装置100(例如，ECS电路175)可忽略在所述地址处写入经校正码字的操作。在存储器装置100完成与第二刷新命令相关联的操作时，存储器装置100可解除激活库的目标行(例如，经由预充电命令)。
图2是示意性地说明根据本发明技术的一实施例的存储器装置210的框图200。框图200还说明与存储器装置210耦合的主机装置205。存储器装置210可为参考图1描述的存储器装置100的实例或包含参考图1描述的存储器装置100的方面。存储器装置210可包含ECS电路275(其可为ECS电路175的实例或包含ECS电路175的方面)、一或多个寄存器218(其可为寄存器118的实例或包含寄存器118的方面)、ECC电路220(其可为参考图1描述的ECC引擎的实例或包含参考图1描述的ECC引擎的方面)、刷新组件230和存储器阵列250(其可为存储器阵列150的实例或包含存储器阵列150的方面)。此外，ECC电路220可被配置成同时对一或多个码字执行ECC功能。而且，一或多个寄存器218可被配置成存储一或多个码字，所述码字各自已针对码字中检测到的错误而经校正。
存储器阵列250可被配置成包含一数量的库群组251(例如，库群组251a到251n)。每一个别库群组251可包含存储器单元库的集合(例如，库群组251a中的库252a到252k)。每一个别存储器单元库(例如，库252a)可包含行集合，其中每一行包含各自可对应于码字的地址集合。举例来说，行可包含各自对应于具有八(8)个字节的码字的128个地址。也就是说，在此实例中，行可包含1,024个字节的数据。
刷新组件230可被配置成控制存储器装置210可从主机装置205接收的刷新命令的各个方面。在一些实施例中，刷新组件230可维持计数器数量，所述计数器数量各自可识别个别库的一或多个行来在从主机装置205接收到刷新命令后即刻执行刷新操作。举例来说，刷新组件230的此类计数器中的一个可与库252a相关联并且指示出自库252a可包含的1,024行的行25。当存储器装置210接收到指向库252a的刷新命令(例如，第一REF_sb命令)时，刷新组件230可基于计数器中的信息对行25执行刷新操作(例如，激活命令、预充电命令)。刷新组件230可在完成刷新命令后即刻更新计数器以指示下一行(例如，行26，即不同于行25的行)，使得可在下一行(例如，行26，即不同于行25的行)上执行指向库252a的下一刷新命令(例如，第二REF_sb命令)等。以此方式，刷新组件230可有助于跨个别库(例如，库252a)的所有行均匀地分布刷新操作以避免行的子集违反刷新循环要求。此外，刷新组件230可维持计数器的另一集合(或作为数量的计数器的部分)作为所述数量的计数器的部分，其可识别存储器阵列250的一或多个库来执行刷新操作。
在一些情况下，ECS电路275可结合刷新组件230执行ECS程序。在这方面，ECS电路275可控制刷新组件230执行的操作的方面和/或独立于刷新组件230进行操作。举例来说，ECS电路275可执行ECS程序的可并入到旨在刷新行(例如，如由刷新组件230的计数器所指示的行25)第一刷新命令(例如，第一REF_sb命令)中的第一部分(例如，ECS读取部分)。ECS电路275可在执行第一刷新命令时检测(和校正)来自行的码字中的错误。ECS电路275可识别具有错误的码字的地址作为目标擦除地址并且将错误经校正的码字(经校正码字)存储于一或多个寄存器218(例如，ECS寄存器)中。
在接收到第二刷新命令(例如，第二REF_sb命令)并确定从第一刷新命令完成时起尚未执行通到目标擦除地址的写入命令时，ECS电路275在一些情况下可结合刷新组件230激活包含目标擦除地址的行(例如，行25)以执行ECS程序的第二部分(例如，ECS写入部分)，使得ECS电路275可在目标擦除地址处写入经校正码字。在一些情况下，ECS电路275可被配置成控制刷新组件230的某些计数器(例如，作为刷新组件230的所述数量的计数器的部分)跟踪包含一或多个目标擦除地址的行。在一些情况下，ECS电路275可包含跟踪包含一或多个目标擦除地址的行的计数器集合，这可有助于ECS电路275独立于刷新组件230进行操作。
在一些情况下，ECS电路275可识别库的一或多个行(例如，库252a的行88)包含与库的剩余行相比例如归因于过程条件中的正常差异而更易于发生泄漏的一或多个码字，并且维持对应于此类码字的目标擦除地址的列表。ECS电路275可响应于接收到刷新命令，确定通过激活包含目标擦除地址的行中的一个(例如，行88)而对所述目标擦除地址执行ECS程序，所述行可不同于刷新组件230指示接下来要刷新的行。在一些情况下，ECS电路275可在确定库的相邻行(例如，行112)已经历行锤击后即刻识别受害者行(例如，行111和113)。ECS电路可响应于接收到刷新命令，确定通过激活受害者行(例如，行111、行113)中的一个来对受害者行中的一个执行ECS程序，所述行可不同于刷新组件230指示接下来要刷新的行。
在一些实施例中，ECS电路275可被配置成从主机装置205接收指向存储器单元库(例如，库群组251a的库252a的存储器单元)的第一刷新命令(例如，第一REF_sb命令)。ECS电路275可响应于接收到第一刷新命令，激活存储器单元库(例如，库252a)的目标行并且从所述目标行检索数据，其中所述数据包含对应于与目标行相关联的地址(例如，目标行的128个地址中的一个，所述地址可以被称作目标擦除地址)的码字。ECS电路275可使用ECC电路220检测码字中的至少一个错误。此外，ECS电路275可使用ECC电路220基于检测至少一个错误而校正码字中的所述至少一个错误。在校正码字中的所述至少一个错误后，ECS电路275即刻可向寄存器(例如，寄存器118a、寄存器118b、寄存器218)写入码字已经校正的指示。在一些实施例中，ECS电路275可设置旗标来指示码字已经校正。
此外，ECS电路275可将包含具有至少一个经校正错误的码字(即，经校正码字)的数据写入(例如，存储)于与存储器阵列250耦合的一或多个寄存器218(例如，ECS寄存器)中。在一些实施例中，一或多个寄存器218可被配置成具有对应于码字中的第一数目个位(例如，8字节长的码字中的六十四(64)个位)和与码字相关联的奇偶校验字段中的第二数目个位(例如，八(8)个位)的数据尺寸(例如，ECS寄存器的宽度)。在一些情况下，寄存器218的此类配置有助于存储器装置210以与正常读取操作类似的方式但作为过程中的单一步骤来执行ECS程序的第一部分(例如，ECS读取部分)，使得ECS程序的读取部分可能不干扰可在同一库群组(例如，库群组251a)内的其它库(例如，库252b到252k)中出现的操作。在一些实施例中，ECS电路275可在从主机装置205接收到第二刷新命令(例如，第二REF_sb命令)之前解除激活库的目标行(例如，预充电命令)。
在一些实施例中，ECS电路275可确定从第一刷新命令完成时起是否已执行通到所述地址的一或多个写入命令。当ECS电路275确定尚未执行通到所述地址(例如，目标擦除地址)的写入命令时，ECS电路275可响应于接收到第二刷新命令(例如，指向库252a的第二REF_sb命令)，激活目标行并且在所述地址处写入具有至少一个经校正错误的码字(即，存储于ECS寄存器中的经校正码字)。相比之下，当ECS电路275确定从第一刷新命令完成时起已执行通到所述地址(例如，目标擦除地址)的一或多个写入命令时，ECS电路275可不在所述地址处写入经校正码字，原因是经校正码字在所述地址处可能不再有效。
图3是说明根据本公开的一实施例的执行ECS程序的方法的总体概况的实例流程图300。所述方法可为存储器装置(例如，存储器装置100或210)可执行的方法的实例或包含存储器装置(例如，存储器装置100或210)可执行的方法的方面。这类存储器装置(例如，存储器装置100或210)可包含ECS电路(例如，ECS电路175或275)、ECC引擎(例如，ECC电路220)和存储器阵列(例如，存储器阵列150或250)。存储器阵列可包含存储器单元库(例如，库群组251a的库252a)，其中存储器单元库具有各自与地址集合相关联的行集合。此外，存储器装置可维持被配置成存储具有至少一个经校正错误的码字(即，经校正码字)的一或多个寄存器(例如，寄存器118、寄存器218、ECS寄存器)。虽然以特定序列或次序展示，但是除非另有指定，否则可修改过程的次序。因此，所说明实施例应仅作为实例理解，且所说明过程可以不同次序进行，且一些过程可并行进行。另外，在各种实施例中可以省略一或多个过程。因此，在每一实施例中并非需要全部过程。其它过程流程是可能的。
在框302处，存储器装置可从与存储器装置耦合的主机装置或控制器接收指向包含行集合的存储器单元库(例如，库252a)的第一刷新命令(例如，第一REF_sb命令)。在框304处，存储器装置可响应于接收到第一刷新命令，激活存储器单元库的目标行(即，所述行集合中的一行)并且从目标行检索数据，其中所述数据包含码字。码字可对应于与目标行相关联的地址(例如，目标擦除地址)。
在框306处，存储器装置可确定检索到的数据的码字是否包含至少一个错误。在一些实施例中，存储器装置可利用ECC引擎检测码字中的至少一个错误。当存储器装置确定码字中不存在错误时，存储器装置可在目标行包含额外需要检查错误的码字时移到目标行中的下一地址。在一些情况下，当第一刷新命令被配置成刷新多于一个行(例如，两个或更多个目标行)时，存储器装置可解除激活目标行以移动到下一行。在一些情况下，当存储器装置完成检查目标行中的码字错误的操作时，存储器装置可转到执行如在框322处所指示的正常操作。
在框308处，相反地，当存储器装置在框306处检测到至少一个错误时，存储器装置(结合ECC引擎)可校正码字中的至少一个错误。在框310处，存储器装置可向寄存器(例如，寄存器118、寄存器218)写入码字已经校正的指示，例如设置旗标(或指示)来指示码字已经校正。在框312处，存储器装置可将包含具有至少一个经校正错误的码字(即，经校正码字)写入(例如，存储)于与存储器单元库耦合的一或多个寄存器(例如，寄存器218、ECS寄存器)中。
在一些实施例中，存储器装置可被配置成重复包含框304(例如，从被激活目标行检索数据)到312的步骤，直到读取了被激活目标行的所有码字，检查错误并校正发现的错误为止。包含框304到312的步骤可以被称作ECS程序的包含修改功能(例如，检查和校正码字中的错误)的第一部分。在这类实施例中，ECS程序的第一部分可以被称作ECS读取/修改部分。在一些实施例中，存储器装置可被配置成在与第一刷新命令到期相关联的时间窗之前执行ECS读取/修改部分，例如将ECS读取/修改部分并入到第一刷新命令中。然而，在一些实施例中，存储器装置可被配置成在与第一刷新命令相关联的时间窗到期之前，在ECS程序的第一部分期间读取被激活目标行的所有码字，并且在与第一刷新命令相关联的时间窗之外执行修改功能(例如，检查和校正码字中的错误)或修改功能的一些方面。在这类实施例中，所述第一部分可以被称作ECS读取部分。
在框314处，存储器装置可接收指向库(例如，库252a)的第二刷新命令(例如，第二REF_sb命令)。在框316处，存储器装置可确定从用于目标行的第一刷新命令完成时起是否已执行通到所述地址(例如，目标擦除地址)的写入命令。如果已执行通到所述地址的至少一个写入命令，那么对应于所述地址的码字可不同于存储于一或多个寄存器(例如，ECS寄存器)中的经校正码字，即经校正码字针对用于所述地址可能已变得无效。因而，存储器装置可能不在所述地址处写入经校正码字并且可转到下一操作，例如执行如在框322处所指示的正常操作。
相反地，如果从用于目标行的第一刷新命令完成时起尚未执行通到所述地址的写入命令，那么在框318处，当响应于接收到第二刷新命令而激活目标行时，存储器装置可在所述地址处写入经校正码字。随后，在框320处，存储器装置可基于在所述地址处写入经校正码字而指示已写入经校正码字(例如，重置旗标)。在一些实施例中，存储器装置可被配置成响应于接收到指向存储器单元库(例如，库252a)的第二刷新命令而重复包含框316到320的步骤，直到针对需要写入经校正码字的目标行的所有码字完成所述步骤。随后，在框322处，存储器装置可转到执行正常操作。
包含框316到320的步骤可以被称作ECS程序的第二部分，所述第二部分可以被称作ECS写入部分。存储器装置可在与第二刷新命令相关联的时间窗到期之前针对目标行中的所有码字完成ECS程序的第二部分，例如ECS写入部分并入到第二刷新命令中。以此方式，存储器装置可在多个(例如，如流程图300中所说明两个)刷新命令内完成完整的ECS程序，例如完成并入到第一刷新命令中的ECS读取部分(或ECS读取/修改部分)，并且完成并入到第二刷新命令中的ECS写入部分。
图4是示意性地说明根据本发明技术的一实施例的存储器系统400的简化框图。存储器系统400包含以可操作方式耦合到存储器模块420(例如，双列直插式存储器模块(DIMM))的主机装置410。存储器模块420可包含通过总线440以可操作方式连接到多个存储器装置450的控制器电路系统430。根据本公开的一个方面，存储器装置450可在主机装置410执行多个(例如，两个)刷新操作时执行ECS程序，例如执行并入到第一刷新命令中的ECS程序的第一部分(例如，ECS读取部分、ECS读取/修改部分)，并且执行并入到第二刷新命令中的第二部分(例如，ECS写入部分)。
图5说明计算机系统500的实例机器，可执行所述计算机系统500内的用于致使所述机器执行本文中所论述的方法中的任一种或多种方法的指令集。在替代性实施例中，机器可连接(例如，网络连接)到LAN、内联网、外联网和/或互联网中的其它机器。所述机器可作为对等(或分散式)网络环境中的对等机器，或作为云计算基础设施或环境中的服务器或客户端机器，在客户端-服务器网络环境中的服务器或客户端机器的容量中操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、开关或桥接器或能够(依序或以其它方式)执行指定由机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多个)指令集以进行本文中所论述的方法中的任何一或多种。
实例计算机系统500包含处理装置502、主存储器504(例如，只读存储器(ROM)、闪存存储器、动态随机存取存储器(DRAM)例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器506(例如，闪存存储器、静态随机存取存储器(SRAM)等)，以及数据存储系统518，其经由总线530彼此通信。根据本公开的一个方面，主存储器504可在多个刷新操作内执行ECS程序，例如在执行第一刷新命令时，在后台执行ECS程序的第一部分(例如，ECS读取部分、ECS读取/修改部分)(即，ECS程序的第一部分并入于第一刷新命令中)，并且在执行第二刷新命令时在后台执行第二部分(例如，ECS写入部分)(即，ECS程序的第二部分并入于第二刷新命令中)。
处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置502被配置成执行指令526以用于执行本文中所论述的操作和步骤。计算机系统500可另外包含网络接口装置508以在网络520上通信。
数据存储系统518可包含机器可读存储媒体524(也称为计算机可读媒体)，其上存储有一或多个指令集526或体现本文中所描述的任何一或多种方法或功能的软件。指526还可在其由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。
尽管在实例实施例中将机器可读存储媒体524展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一组或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体以及磁性媒体。
图6是说明根据本发明技术的一实施例的操作存储器装置的方法的流程图600。流程图600可为如参考图1到5所描述的可由存储器装置100(或ECS电路275)执行的方法的实例的或包含所述方法的方面。
所述方法包含在存储器装置处接收指向存储器单元库的第一刷新命令(方框610)。根据本发明技术的一个方面，方框610的接收特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或命令/地址输入电路105执行。
所述方法另外包含响应于接收到第一刷新命令，激活存储器单元库的目标行并且从所述目标行检索数据，其中所述数据包括对应于与目标行相关联的地址的码字(方框615)。根据本发明技术的一个方面，方框615的激活和检索特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或行解码器140所述列解码器145执行。
所述方法另外包含检测检索到的数据的码字中的至少一个错误(方框620)。根据本发明技术的一个方面，方框620的检测特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或ECC电路220执行。
所述方法另外包含在存储器装置处接收指向存储器单元库的第二刷新命令(方框625)。根据本发明技术的一个方面，方框625的接收特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或命令/地址输入电路105执行。
所述方法另外包含响应于接收到第二刷新命令，激活目标行并且在所述地址处写入具有至少一个经校正错误的码字(方框630)。根据本发明技术的一个方面，方框630的激活和写入特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或行解码器140和列解码器145执行。
在一些实施例中，所述方法可另外包含在存储器装置处接收到第二刷新命令之前解除激活存储器单元库的目标行。在一些实施例中，所述方法可另外包含基于检测到码字中的至少一个错误而校正所述至少一个错误，其中检测和校正码字中的至少一个错误包括使用存储器装置的ECC电路。在一些实施例中，所述方法可另外包含基于校正码字中的至少一个错误而向寄存器写入码字已经校正的指示。
在一些实施例中，所述方法可另外包含将包含具有至少一个经校正错误的码字的数据写入于与存储器单元库耦合的一或多个寄存器中。在一些实施例中，所述方法可另外包含确定尚未执行通到所述地址的写入命令，其中在所述地址处写入具有至少一个经校正错误的码字是基于所述确定。
图7是说明根据本发明技术的一实施例的操作存储器装置的方法的流程图700。流程图700可为如参考图1到5所描述的可由存储器装置100(或ECS电路275)执行的方法的实例的或包含所述方法的方面。
所述方法包含在存储器装置处接收指向包含行集合的存储器单元库的第一刷新命令(方框710)。根据本发明技术的一个方面，方框710的接收特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或命令/地址输入电路105执行。
所述方法另外包含响应于接收到第一刷新命令，激活行集合中的第一行(方框715)，从第一行检索第一码字，其中所述码字对应于与第一行相关联的地址(方框720)，使用存储器装置的ECC电路检查第一码字中的一或多个错误(方框725)，以及激活行集合中的第二行之前解除激活第一行(方框730)。根据本发明技术的一个方面，方框715的激活特征和方框720的检索特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或行解码器140和列解码器145执行。根据本发明技术的一个方面，方框725的检查特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或ECC电路220执行。根据本发明技术的一个方面，方框730的解除激活特征可通过参考图1到5所描述的ECS电路(例如，ECS电路175或275)和/或行解码器140执行。
在一些实施例中，所述方法可另外包含校正第一码字中的至少一个错误。在一些实施例中，所述方法可另外包含将具有至少一个经校正错误的第一码字存储于与存储器单元库耦合的一或多个寄存器。在一些实施例中，所述方法可另外包含在存储器装置处，接收指向存储器单元库的第二刷新命令。在一些实施例中，所述方法可另外包含响应于接收到第二刷新命令，确定第一码字不包含错误，激活第二行，从第二行检索第二代码字，并且使用ECC电路检查第二码字中的一或多个错误。
在一些实施例中，所述方法可另外包含当ECC电路基于检查第一码字中的一或多个错误而检测到至少一个错误时，使用ECC电路校正第一码字中的至少一个错误。在一些实施例中，所述方法可另外包含设置第一码字已经校正的指示。在一些实施例中，所述方法可另外包含在存储器装置处接收指向存储器单元库的第二刷新命令。在一些实施例中，所述方法可另外包含响应于接收到第二刷新命令，激活第一行，并且基于所述指示，在所述地址处写入具有至少一个经校正错误的第一码字。
在一些实施例中，所述方法可另外包含确定在所述地址处尚未执行写入命令，其中在所述地址处写入具有至少一个经校正错误的第一码字是基于所述确定。在一些实施例中，所述方法可另外包含在存储器装置处，接收指向存储器单元库的第二刷新命令。在一些实施例中，所述方法可另外包含响应于接收到第二刷新命令，确定已在所述地址处执行至少一个写入命令，激活第二行，从第二行检索第二码字，并且使用ECC电路检查第二码字中的一或多个错误。
已关于计算机存储器内的数据位的操作的算法和符号表示而呈现先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里并且通常被认为是产生期望的结果的操作的自洽序列。操作为要求对物理量进行物理控制的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已经证明将这些信号称为位、值、元件、符号、字符、项、数目等是方便的。
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标签。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文的操作的设备。此设备可以出于所需目的而专门构造，或其可以包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。此外，并不参考任何特定编程语言来描述本公开。应了解，可以使用各种编程语言来实施如本文所描述的本公开的教示内容。
本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
在前述说明书中，已参考其特定实例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本发明进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。
所属领域的技术人员应了解，可以多种方式更改上文所描述的图1-6中所说明的组件和框。举例来说，可重新布置逻辑的次序，可并行地执行子步骤，可省略所说明的逻辑，可包含其它逻辑等。在一些实施方案中，上文所描述的组件中的一或多个可执行下文描述的过程中的一或多个。
在本说明书中对“实施方案”(例如“一些实施方案”、“各个实施方案”、“一个实施方案”、“一实施方案”等)的提及意指结合实施方案描述的特定特征、结构或特性包含在本公开的至少一个实施方案中。这些短语在说明书中的各个位置的出现未必全部指代同一实施方案，也不是与其它实施方案互斥的单独或替代性实施方案。此外，描述了各种特征，这些特征可以通过一些实施方案而不通过其它实施方案呈现。类似地，描述了各种要求，这些要求可以是对于一些实施方案的要求而非对于其它实施方案的要求。
如本文中所使用，高于阈值意指处于比较中的项的值高于指定的另一值，处于比较中的项在具有最大值的某一指定数目的项当中，或处于比较中的项具有指定的顶部百分比值内的值。如本文中所使用，低于阈值意指处于比较中的项的值低于指定的另一值，处于比较中的项在具有最小值的某一指定数目的项当中，或处于比较中的项具有指定的底部百分比值内的值。如本文中所使用，在阈值内意指处于比较中的项的值介于两个指定其它值之间，处于比较中的项在中间指定数目的项当中，或处于比较中的项具有中间指定的百分比范围内的值。例如高或不重要等相对术语当不以其它方式定义时可理解为指配一个值并确定所述值将如何与确立的阈值进行比较。举例来说，短语“选择快速连接”可理解为意指选择具有对应于其连接速度所指配的高于阈值的值的连接。
如本文中所使用，词语“或”是指一组项的任何可能的排列。举例来说，短语“A、B或C”是指A、B、C中的至少一个，或其任何组合，例如以下中的任一个：A；B；C；A和B；A和C；B和C；A、B和C；或例如A和A；B、B和C；A、A、B、C和C的任何项的倍数；等。
上文提到的任何专利、专利申请案以及其它参考文献以引用的方式并入本文中。必要时，可修改方面，以采用上文所描述的各个参考文献的系统、功能和概念提供其它的进一步实施方案。如果以引用方式并入的文献中的陈述或标的物与本申请案的陈述或标的物冲突，那么本申请案应起主导作用。

Claims (20)

1.一种方法，其包括：
在存储器装置处接收指向存储器单元库的第一刷新命令；
响应于接收到所述第一刷新命令，激活所述存储器单元库的目标行并且从所述目标行检索数据，所述数据包括对应于与所述目标行相关联的地址的码字；
检测所述检索到的数据的所述码字中的至少一个错误；
在所述存储器装置处接收指向所述存储器单元库的第二刷新命令；和
响应于接收到所述第二刷新命令，激活所述目标行并且在所述地址处写入具有所述至少一个经校正错误的所述码字。
2.根据权利要求1所述的方法，其另外包括：
在所述存储器装置处接收到所述第二刷新命令之前解除激活所述存储器单元库的所述目标行。
3.根据权利要求1所述的方法，其另外包括：
至少部分地基于检测到所述码字中的所述至少一个错误而校正所述至少一个错误，其中检测和校正所述码字中的所述至少一个错误包括使用所述存储器装置的错误校正码ECC电路。
4.根据权利要求3所述的方法，其另外包括：
基于校正所述码字中的所述至少一个错误，向寄存器写入所述码字已经校正的指示。
5.根据权利要求1所述的方法，其另外包括：
将包含具有所述至少一个经校正错误的所述码字的所述数据写入于与所述存储器单元库耦合的一或多个寄存器中。
6.根据权利要求1所述的方法，其另外包括：
确定尚未执行通到所述地址的写入命令，其中在所述地址处写入具有所述至少一个经校正错误的所述码字是基于所述确定。
7.一种方法，其包括：
在存储器装置处接收指向包含多个行的存储器单元库的第一刷新命令；和
响应于接收到所述第一刷新命令：
激活所述多个行中的第一行；
从所述第一行检索第一码字，所述第一码字对应于与所述第一行相关联的地址；
使用所述存储器装置的错误校正码ECC电路检查所述第一码字中的一或多个错误；和
在激活所述多个行中的第二行之前解除激活所述第一行。
8.根据权利要求7所述的方法，其另外包括：
校正所述第一码字中的至少一个错误；和
将具有所述至少一个经校正错误的所述第一码字存储于与所述存储器单元库耦合的一或多个寄存器中。
9.根据权利要求7所述的方法，其另外包括：
在所述存储器装置处接收指向所述存储器单元库的第二刷新命令；和
响应于接收到所述第二刷新命令：
确定所述第一码字不包含错误；
激活所述第二行；
从所述第二行检索第二码字；和
使用所述ECC电路检查所述第二码字中的一或多个错误。
10.根据权利要求7所述的方法，其另外包括：
当所述ECC电路基于检查所述第一码字中的所述一或多个错误而检测到所述至少一个错误时，使用所述ECC电路校正所述第一码字中的至少一个错误；和
设置所述第一码字已经校正的指示。
11.根据权利要求10所述的方法，其另外包括：
在所述存储器装置处接收指向所述存储器单元库的第二刷新命令；和
响应于接收到所述第二刷新命令：
激活所述第一行；和
至少部分地基于所述指示，在所述地址处写入具有所述至少一个经校正错误的所述第一码字。
12.根据权利要求11所述的方法，其另外包括：
确定在所述地址处尚未执行写入命令，其中在所述地址处写入具有所述至少一个经校正错误的所述第一码字是基于所述确定。
13.根据权利要求10所述的方法，其另外包括：
在所述存储器装置处接收指向所述存储器单元库的第二刷新命令；和
响应于接收到所述第二刷新命令：
确定在所述地址处已执行至少一个写入命令；
激活所述第二行；
从所述第二行检索第二码字；和
使用所述ECC电路检查所述第二码字中的一或多个错误。
14.一种存储器装置，其包括：
存储器阵列，其包含存储器单元库；
错误校正码ECC电路，其与所述存储器阵列耦合；和
电路系统，其与所述存储器阵列和所述ECC电路耦合，所述电路系统被配置成：
从主机装置接收指向所述存储器单元库的第一刷新命令；
响应于接收到所述第一刷新命令，激活所述存储器单元库的目标行并且从所述目标行检索数据，所述数据包括对应于与所述目标行相关联的地址的码字；
使用所述ECC电路检测所述码字中的至少一个错误；
在所述存储器装置处接收指向所述存储器单元库的第二刷新命令；和
响应于接收到所述第二刷新命令，激活所述目标行并且在所述地址处写入具有所述至少一个经校正错误的所述码字。
15.根据权利要求14所述的存储器装置，其中所述电路系统被进一步配置成在从所述主机装置接收到所述第二刷新命令之前解除激活所述存储器单元库的所述目标行。
16.根据权利要求14所述的存储器装置，其中所述电路系统被进一步配置成至少部分地基于检测到所述至少一个错误而使用所述ECC电路校正所述码字中的所述至少一个错误。
17.根据权利要求16所述的存储器装置，其中所述电路系统被进一步配置成基于校正所述码字中的所述至少一个错误而向寄存器写入所述码字已经校正的指示。
18.根据权利要求14所述的存储器装置，其中所述电路系统被进一步配置成将包含具有所述至少一个经校正错误的所述码字的所述数据写入于与所述存储器单元库耦合的一或多个寄存器中。
19.根据权利要求18所述的存储器装置，其中所述一或多个寄存器被配置成具有对应于所述码字中的第一数目个位和与所述码字相关联的奇偶校验字段中的第二数目个位的数据尺寸。
20.根据权利要求14所述的存储器装置，其中所述电路系统被进一步配置成确定是否已经执行通到所述地址的一或多个写入命令。
CN202110219629.5A 2020-03-11 2021-02-26 用于半导体存储器装置的错误检查和擦除 Active CN113393890B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/816,024 2020-03-11
US16/816,024 US11221913B2 (en) 2020-03-11 2020-03-11 Error check and scrub for semiconductor memory device

Publications (2)

Publication Number Publication Date
CN113393890A true CN113393890A (zh) 2021-09-14
CN113393890B CN113393890B (zh) 2024-07-16

Family

ID=77617306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110219629.5A Active CN113393890B (zh) 2020-03-11 2021-02-26 用于半导体存储器装置的错误检查和擦除

Country Status (2)

Country Link
US (3) US11221913B2 (zh)
CN (1) CN113393890B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295040A (zh) * 2022-10-08 2022-11-04 睿力集成电路有限公司 控制电路、控制方法以及半导体存储器
WO2024073908A1 (zh) * 2022-10-08 2024-04-11 长鑫存储技术有限公司 一种延时控制电路、方法和存储器
US11961578B2 (en) 2022-09-01 2024-04-16 Nanya Technology Corporation Test device and test method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11221913B2 (en) 2020-03-11 2022-01-11 Micron Technology, Inc. Error check and scrub for semiconductor memory device
US11302376B2 (en) * 2020-08-25 2022-04-12 Micron Technology, Inc. Systems and methods for memory refresh
KR20220060156A (ko) * 2020-11-04 2022-05-11 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11409601B1 (en) * 2021-01-26 2022-08-09 Micron Technology, Inc. Memory device protection
US11494568B1 (en) * 2021-04-14 2022-11-08 Sap Se Text verticalization categorization
US11841766B2 (en) * 2021-12-10 2023-12-12 Micron Technology, Inc. Memory array error correction
KR20230095437A (ko) * 2021-12-22 2023-06-29 삼성전자주식회사 메모리 시스템 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170068584A1 (en) * 2015-09-09 2017-03-09 SK Hynix Inc. Memory device
US20170139771A1 (en) * 2015-11-16 2017-05-18 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems including the same and methods of operating memory systems
CN106941011A (zh) * 2016-01-05 2017-07-11 爱思开海力士有限公司 半导体系统
CN108122587A (zh) * 2016-11-28 2018-06-05 三星电子株式会社 半导体存储器装置的擦除控制器和半导体存储器装置
US20190243708A1 (en) * 2018-02-05 2019-08-08 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating the semiconductor memory devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002632A (en) * 1998-09-17 1999-12-14 Texas Instruments Incorporated Circuits, systems, and methods with a memory interface for augmenting precharge control
US7254763B2 (en) * 2004-09-01 2007-08-07 Agere Systems Inc. Built-in self test for memory arrays using error correction coding
US10127101B2 (en) * 2015-08-28 2018-11-13 Intel Corporation Memory device error check and scrub mode and error transparency
KR20210026201A (ko) * 2019-08-29 2021-03-10 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법
US11221913B2 (en) * 2020-03-11 2022-01-11 Micron Technology, Inc. Error check and scrub for semiconductor memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170068584A1 (en) * 2015-09-09 2017-03-09 SK Hynix Inc. Memory device
US20170139771A1 (en) * 2015-11-16 2017-05-18 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems including the same and methods of operating memory systems
CN106941011A (zh) * 2016-01-05 2017-07-11 爱思开海力士有限公司 半导体系统
CN108122587A (zh) * 2016-11-28 2018-06-05 三星电子株式会社 半导体存储器装置的擦除控制器和半导体存储器装置
US20190243708A1 (en) * 2018-02-05 2019-08-08 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating the semiconductor memory devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961578B2 (en) 2022-09-01 2024-04-16 Nanya Technology Corporation Test device and test method thereof
TWI847336B (zh) * 2022-09-01 2024-07-01 南亞科技股份有限公司 測試裝置和其測試方法
CN115295040A (zh) * 2022-10-08 2022-11-04 睿力集成电路有限公司 控制电路、控制方法以及半导体存储器
CN115295040B (zh) * 2022-10-08 2023-06-02 睿力集成电路有限公司 控制电路、控制方法以及半导体存储器
WO2024073908A1 (zh) * 2022-10-08 2024-04-11 长鑫存储技术有限公司 一种延时控制电路、方法和存储器

Also Published As

Publication number Publication date
US20220129348A1 (en) 2022-04-28
US20210286670A1 (en) 2021-09-16
US11221913B2 (en) 2022-01-11
US20240004755A1 (en) 2024-01-04
CN113393890B (zh) 2024-07-16
US11687410B2 (en) 2023-06-27
US12056008B2 (en) 2024-08-06

Similar Documents

Publication Publication Date Title
CN113393890B (zh) 用于半导体存储器装置的错误检查和擦除
US11604694B2 (en) Error correction in row hammer mitigation and target row refresh
US11393519B2 (en) Semiconductor memory devices and methods of operating the semiconductor memory devices
US10839885B2 (en) Systems and methods for performing row hammer refresh operations in redundant memory
CN113010446B (zh) 具有内部操作管理机制的设备
US11195568B1 (en) Methods and systems for controlling refresh operations of a memory device
US20190333566A1 (en) Memory controller for controlling refresh operation and memory system including the same
US9589676B2 (en) Semiconductor device and operating method thereof
US9548101B2 (en) Retention optimized memory device using predictive data inversion
CN114138175B (zh) 用于半导体存储器装置的行复制操作的保留行及相关联方法及系统
CN114121075B (zh) 用于存储器刷新的系统及方法
CN115731983A (zh) 存储器控制器和包括其的存储器系统
US11734108B2 (en) Semiconductor memory apparatus and operation method of the semiconductor memory apparatus, and memory system having the semiconductor memory apparatus
US11386949B2 (en) Apparatuses, systems, and methods for latch reset logic
CN111383707A (zh) 用于检测及报告存储器装置的故障的存储器装置及方法
US20170242754A1 (en) Semiconductor device
US20240028221A1 (en) Semiconductor memory device and memory system including the same
KR20240031853A (ko) 메모리 시스템에 포함되는 메모리 장치 및 그것의 불량 메모리 셀을 검출하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant