CN114121075B - 用于存储器刷新的系统及方法 - Google Patents

用于存储器刷新的系统及方法 Download PDF

Info

Publication number
CN114121075B
CN114121075B CN202110590124.XA CN202110590124A CN114121075B CN 114121075 B CN114121075 B CN 114121075B CN 202110590124 A CN202110590124 A CN 202110590124A CN 114121075 B CN114121075 B CN 114121075B
Authority
CN
China
Prior art keywords
command
refresh
rhr
pump
time period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110590124.XA
Other languages
English (en)
Other versions
CN114121075A (zh
Inventor
J-S·李
D·R·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114121075A publication Critical patent/CN114121075A/zh
Application granted granted Critical
Publication of CN114121075B publication Critical patent/CN114121075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请案涉及用于存储器刷新的系统及方法。一种存储器装置包含：存储体，其具有一组字线；存储体控制块，其经耦合到所述存储体，其中所述存储体控制块在操作中提供时序控制及数据控制以促进到及来自所述存储体的命令的执行；及命令解码器，其经耦合到所述存储体控制块。所述命令解码器在操作中结合刷新操作将与第一泵浦相关联的用以刷新所述存储体的存储器单元的刷新REF命令及与第二泵浦相关联的用以刷新所述存储体的第二存储器单元的行锤刷新RHR命令发射到所述存储体控制块，且所述存储体控制块在操作中将第一控制信号发射到所述命令解码器以确定选择哪个自动错误校验及擦除AECS模式操作。

Description

用于存储器刷新的系统及方法
技术领域
本公开的实施例大体上涉及半导体装置的领域。更具体来说，本公开的实施例涉及修改存储器刷新操作以允许执行额外存储器操作。
背景技术
半导体存储器装置，例如动态随机存取存储器(DRAM)可将数据作为位存储在使用电容器及晶体管实施的存储器单元中。例如，电容器的电荷状态(例如，充电或放电)可确定存储器单元是否将“1”或“0”存储为二进制值。可将大量存储器单元连同额外逻辑一起封装到半导体存储器装置中，所述额外逻辑例如实现将数据读取到存储器单元、从存储器单元读取数据、及刷新存储器单元中的数据。
存储器单元可被组织为行及列，且每一存储器单元可经由包含行地址及列地址的存储器地址来存取，所述行地址及列地址由行地址及列地址解码器来处理。在经由行地址选择或激活行或字线以进行读取操作之后，将来自所述行中的所有存储器单元的位传送到形成行缓冲器的感测放大器中，然后经由列地址从感测放大器选择位。因为读取操作将存储器单元电荷传送到行缓冲器中，所以可重写存储器单元以保持其值(例如，在读取操作之前)。写入操作以类似方式对所述地址进行解码，其中重写整行以改变存储器单元的单个位。
然而，由于使用具有自然放电速率的电容器，因此存储器单元可能随时间推移而丢失其状态(例如，经存储数据位)。为了防止这种状态丢失，可周期性地重写存储器单元，所述过程被称为刷新。此外，存储器单元可能容易受经存储数据的随机变化的影响，其被称为软存储器错误，且可能归因于宇宙射线及其它原因。存在抵消软存储器错误且改进DRAM的可靠性的不同技术，其中错误校正码(ECC)存储器及其高级变体(例如锁步存储器)是最常用的。
半导体存储器装置的增加的密度已导致能够存储更小电荷的物理上更小的存储器单元，从而导致更低操作噪声容限、存储器单元之间的电磁相互作用的速率增加及更大数据丢失可能性。因此，已观察到干扰错误，其是由于单元干扰彼此的操作而引起且表现为存储在受影响存储器单元中的位值的随机变化。特定来说，高密度存储器单元中的频繁行或字线激活(例如，在“攻击者”字线中)可能引起相关联字线选择线上的电压波动，这可能引发在属于附近或邻近字线(例如，“受害者”字线)的电容器中的高于自然放电速率的放电速率。如果受影响存储器单元在其丢失太多电荷之前未被刷新，那么可能发生这些干扰错误。这种效应被称为“行锤效应”。
在执行更大数目的存储器操作(例如，存储器单元的刷新、行锤刷新操作、错误校验及/或校正操作等)时，一个操作的时序可能影响另一操作。例如，可将行锤刷新操作或错误校验及/或校正操作添加到经调度刷新操作；然而，由于添加额外操作，刷新操作的时序可能受影响，从而影响存储器的性能。
本公开的实施例可针对上文所阐述的一或多个问题。
发明内容
一方面，本申请案提供一种存储器装置，其包括：存储体，其包括一组字线；存储体控制块，其经耦合到所述存储体，其中所述存储体控制块在操作中提供时序控制及数据控制以促进到及来自所述存储体的命令的执行；及命令解码器，其经耦合到所述存储体控制块，其中所述命令解码器在操作中结合刷新操作将与第一泵浦相关联的用以刷新所述存储体的存储器单元的刷新(REF)命令及与第二泵浦相关联的用以刷新所述存储体的第二存储器单元的行锤刷新(RHR)命令发射到所述存储体控制块，其中所述存储体控制块在操作中将第一控制信号发射到所述命令解码器以确定选择哪个自动错误校验及擦除(AECS)模式操作。
另一方面，本申请案提供一种存储器装置，其包括：命令解码器，其在操作中结合刷新操作在与所述刷新操作相关联的一系列时间周期中的时间周期期间发射与第一泵浦相关联的用以刷新所述存储器装置的存储器单元的刷新(REF)命令及与第二泵浦相关联的用以刷新所述存储器装置的第二存储器单元的行锤刷新(RHR)命令，其中所述命令解码器在操作中在与所述刷新操作相关联的所述一系列时间周期中的第二时间周期期间执行额外存储器操作而不影响所述刷新操作的刷新速率。
又一方面，本申请案提供一种方法，其包括：结合刷新操作在与所述刷新操作相关联的一系列时间周期中的时间周期期间发射与第一泵浦相关联的用以刷新存储器单元的刷新(REF)命令且发射与第二泵浦相关联的用以刷新第二存储器单元的行锤刷新(RHR)命令；及在与所述刷新操作相关联的所述一系列时间周期中的第二时间周期期间执行额外存储器操作而不影响所述刷新操作的刷新速率。
附图说明
图1是说明根据本公开的实施例的存储器装置的某些特征的简化框图；
图2是根据本公开的实施例的用于存取图1的存储器装置的字线的存储器系统的框图；
图3是根据本公开的实施例的执行行锤刷新操作且定位冗余字线的图1的存储器装置的存储体控制块的框图；
图4是根据本公开的实施例的图2的存储器系统的命令解码器及相关联电路系统的框图；
图5是根据本公开的实施例的用于包含图3的存储器阵列的行锤刷新操作在内的刷新操作的技术的脉冲图；
图6是根据本公开的实施例的用于包含图3的存储器阵列的行锤刷新操作在内的刷新操作的技术的第二脉冲图；
图7是根据本公开的实施例的用于包含图3的存储器阵列的行锤刷新操作与错误校验及擦除(ECS)操作在内的刷新操作的技术的脉冲图；
图8是根据本公开的实施例的用于包含图3的存储器阵列的行锤刷新操作及ECS操作在内的刷新操作的第二技术的脉冲图；
图9是根据本公开的实施例的用于包含图3的存储器阵列的行锤刷新操作及ECS操作在内的刷新操作的第二技术的第二脉冲图；
图10是根据本公开的实施例的包含图3的命令解码器及行锤刷新逻辑的框图；
图11是根据本公开的实施例的用于包含图3的存储器阵列的行锤刷新操作及ECS操作在内的刷新操作的第三技术的脉冲图；
图12是说明根据本公开的实施例的与图11的脉冲图相关联的泵浦的框图；
图13是根据本公开的实施例的用于包含图3的存储器阵列的刷新管理(RFM)操作在内的刷新操作的技术的脉冲图；
图14是根据本公开的实施例的图2的存储器系统的命令解码器及相关联电路系统的第二框图；
图15包含根据本公开的实施例的用于包含图3的存储器阵列的RFM操作在内的刷新操作的第二技术的脉冲图；及
图16包含根据本公开的实施例的用于包含图3的存储器阵列的RFM操作在内的刷新操作的第三技术的脉冲图。
具体实施方式
下文将描述一或多个特定实施例。为了提供对这些实施例的简要描述，说明书中并未描述实际实施方案的所有特征。应明白，在任何此实际实施方案的开发中，如在任何工程或设计项目中，必须做出众多实施方案特定决策以实现开发人员的特定目标，例如遵守系统相关及业务相关约束，其可能因实施方案而异。此外，应明白，此开发工作可能是复杂且耗时的，但是对于受益于本公开的一般技术人员来说仍将是设计、制造及制作的例行工作。
如下文详细地描述，可周期性地重写存储器单元，所述过程被称为刷新，以便防止其状态(例如，经存储数据位)随时间推移而丢失。此外，高密度存储器单元中的频繁行或字线激活(例如，在“攻击者”字线中)可能引起相关联字线选择线上的电压波动，这可能引发在属于附近或邻近字线(例如，“受害者”字线)的电容器中的高于自然放电速率的放电速率。因此，可结合所述刷新操作进行行锤刷新(RHR)操作以减轻对受害者字线的存储器单元的行锤效应。
另外，存储器单元可能容易受经存储数据的随机变化的影响，其被称为软存储器错误，且可能归因于宇宙射线及其它原因。存在抵消软存储器错误且改进DRAM的可靠性的不同技术，包含错误校正码(ECC)错误校验及擦除(ECS)模式。这个ECS模式存储器及其高级变体(例如锁步存储器)是最常用的。当将ECS模式操作添加到刷新操作及RHR操作时，可增加总体存储器功能的优势及存储器中的经存储值的可靠性。在一个实施例中，结合刷新操作及RHR操作利用自动ECS(AECS)模式操作的包含。另外或替代地，下文详细地描述用于进入ECS模式操作的手动模式。最后，描述允许在两个ECS模式操作之间切换的实施例，借此在一种模式中，“窃取”刷新命令以实施ECS模式操作且在第二模式中，使用一系列刷新操作中的已存在的时间周期来执行ECS模式操作(代替添加额外时间周期)使得刷新操作的刷新速率不受ECS模式操作的添加的影响，从而允许进行多个ECS模式操作而不会对应地损害刷新操作的刷新速率。
在另一实施例中，由于刷新操作及RHR操作利用多个泵浦，因此当不使用与刷新操作或RHR操作相关联的泵浦时，可执行ECS模式操作。以这种方式，可在还包含对应于刷新命令或RHR命令的泵浦的时间周期内执行ECS模式操作。即使当刷新操作中不存在不包含与刷新命令及RHR命令两者相关联的泵浦的时间周期时，这也可允许进行多个ECS模式操作而不会对应地损害刷新操作的刷新速率。
此外，在一些实施例中，结合存储器装置包含刷新管理(RFM)操作可能是有利的。本文中的当前论述描述RFM操作的包含，所述RFM操作利用一系列刷新操作(以及相关联RHR操作)中的已存在的时间周期来执行所述RFM操作(代替添加额外时间周期或发射除刷新操作及RHR操作之外待执行的额外命令)使得刷新操作的刷新速率不受给定RFM操作的添加的影响。例如，可利用在存储器装置的命令解码器内部生成的RFM命令或由命令解码器接收的外部RFM命令来起始这些RFM操作。本文中所描述的RFM操作允许包含RHR泵浦的增加而不会对应地损害刷新操作的刷新速率。
现在转到附图，图1是说明存储器装置10的某些特征的简化框图。具体来说，图1的框图是说明存储器装置10的某些功能性的功能框图。根据一个实施例，存储器装置10可为双倍数据速率类型的五同步动态随机存取存储器(DDR5 SDRAM)装置。与前几代DDR SDRAM相比，DDR5 SDRAM的各种特征允许降低的功耗、更大的带宽及更大的存储容量。
存储器装置10可包含数个存储体12。例如，存储体12可为DDR5 SDRAM存储体。存储体12可经设置在布置在双列直插式存储器模块(DIMMS)上的一或多个芯片(例如，SDRAM芯片)上。如将明白，每一DIMM可包含数个SDRAM存储器芯片(例如，x4、x8或x16存储器芯片)。每一SDRAM存储器芯片可包含一或多个存储体12。存储器装置10表示具有数个存储体12的单个存储器芯片(例如，SDRAM芯片)的一部分。对于DDR5，存储体12可进一步经布置以形成存储体群组。例如，对于8千兆位(Gb)DDR5 SDRAM，存储器芯片可包含布置成8个存储体群组的16个存储体12，每一存储体群组包含2个存储体。对于16Gb DDR5 SDRAM，存储器芯片可包含布置成8个存储体群组的32个存储体12，每一存储体群组包含4个存储体。可取决于总体系统的应用及设计利用存储器装置10上的存储体12的各种其它配置、组织及大小。
存储器装置10可包含命令接口14及输入/输出(I/O)接口16。命令接口14经配置以从外部装置(未展示)，例如处理器或控制器，提供数个信号(例如，信号15)。处理器或控制器可将各种信号15提供给存储器装置10以促进发射及接收待写入到存储器装置10或从存储器装置10读取的数据。
如将明白，命令接口14可包含数个电路，例如时钟输入电路18及命令地址输入电路20，以确保信号15的恰当处置。命令接口14可从外部装置接收一或多个时钟信号。通常，双倍数据速率(DDR)存储器利用系统时钟信号的差分对，在本文中被称为真实时钟信号(Clk_t)及互补时钟信号(Clk_c)。DDR的正时钟边缘是指其中上升的真实时钟信号Clk_t与下降的互补时钟信号Clk_c交叉的点，而负时钟边缘指示下降的真实时钟信号Clk_t及上升的互补时钟信号Clk_c的转变。通常在时钟信号的正边缘上输入命令(例如，读取命令、写入命令等)且在正及负时钟边缘两者上发射或接收数据。
时钟输入电路18接收真实时钟信号(Clk_t)及互补时钟信号(Clk_c)且生成内部时钟信号CLK。内部时钟信号CLK经供应给内部时钟生成器30，例如延迟锁定环(DLL)电路。内部时钟生成器30基于经接收的内部时钟信号CLK来生成相位受控的内部时钟信号LCLK。相位受控的内部时钟信号LCLK经供应给例如I/O接口16且用作用于确定读取数据的输出时序的时序信号。
内部时钟信号CLK还可经提供给存储器装置10内的各种其它组件且可用于生成各种额外的内部时钟信号。例如，内部时钟信号CLK可经提供给命令解码器32。命令解码器32可从命令总线34接收命令信号且可对命令信号进行解码以提供各种内部命令。例如，命令解码器32可通过总线36将命令信号提供给内部时钟生成器30以协调相位受控的内部时钟信号LCLK的生成。例如，相位受控的内部时钟信号LCLK可用于对通过IO接口16的数据进行时控。
此外，命令解码器32可对例如读取命令、写入命令、模式寄存器设置命令、激活命令等的命令进行解码，且经由总线路径40提供对对应于所述命令的特定存储体12的存取。如将明白，存储器装置10可包含各种其它解码器，例如行解码器及列解码器，以促进对存储体12的存取。在一个实施例中，每一存储体12包含存储体控制块22，所述存储体控制块22提供必要解码(例如，行解码器及列解码器)以及其它特征(例如时序控制及数据控制)，以促进到及来自存储体12的命令的执行。
存储器装置10基于从例如处理器的外部装置接收的命令/地址信号来执行例如读取命令及写入命令的操作。在一个实施例中，命令/地址总线可为14位总线以容纳命令/地址信号(CA<13:0>)。使用时钟信号(Clk_t及Clk_c)来将命令/地址信号时控到命令接口14。命令接口可包含命令地址输入电路20，所述命令地址输入电路20经配置以接收及发射命令以例如通过命令解码器32提供对存储体12的存取。另外，命令接口14可接收芯片选择信号(CS_n)。CS_n信号使存储器装置10能够处理传入CA<13:0>总线上的命令。对存储器装置10内的特定存储体12的存取与所述命令一起编码在CA<13:0>总线上。
另外，命令接口14可经配置以接收数个其它命令信号。例如，可提供命令/地址片内终结(CA_ODT)信号以促进存储器装置10内的恰当阻抗匹配。例如在加电期间可使用复位命令(RESET_n)来复位命令接口14、状态寄存器、状态机等。命令接口14还可接收命令/地址反转(CAI)信号，所述CAI信号可经提供以反转命令/地址总线上的命令/地址信号CA<13:0>的状态。还可提供镜像(MIR)信号以促进镜像功能。基于特定应用中的多个存储器装置的配置，MIR信号可用于多路复用信号使得其可经交换以实现信号到存储器装置10的某种路由。还可提供促进存储器装置10的测试的各种信号，例如测试启用(TEN)信号。例如，TEN信号可用于将存储器装置10置于测试模式中以进行连接性测试。
命令接口14还可用于针对可检测到的某些错误将警报信号(ALERT_n)提供给系统处理器或控制器。例如，如果检测到循环冗余校验(CRC)错误，那么可从存储器装置10发射警报信号(ALERT_n)。也可生成其它警报信号。此外，用于从存储器装置10发射警报信号(ALERT_n)的总线及引脚可在某些操作期间用作输入引脚，例如使用TEN信号执行的连接性测试模式，如上文所描述。
通过经由IO接口16发射及接收数据信号44，可利用上文所论述的命令及时控信号来将数据发送到存储器装置10及从存储器装置10发送数据。更具体来说，可通过数据路径46将数据发送到存储体12或从存储体12检索数据，所述数据路径46包含多个双向数据总线。通常在一或多个双向数据总线中发射及接收通常被称为DQ信号的数据IO信号。对于某些存储器装置，例如DDR5 SDRAM存储器装置，IO信号可被划分为高及低字节。例如，对于x16存储器装置，IO信号可被划分为例如对应于数据信号的高及低字节的高及低IO信号(例如，DQ<15:8>及DQ<7:0>)。
为了在存储器装置10内允许更高的数据速率，某些存储器装置，例如DDR存储器装置可利用通常被称为DQS信号的数据选通信号。DQS信号由发送数据的外部处理器或控制器(例如，对于写入命令)或由存储器装置10(例如，对于读取命令)来驱动。对于读取命令，DQS信号实际上是具有预定模式的额外数据输出(DQ)信号。对于写入命令，DQS信号用作时钟信号以捕获对应输入数据。与时钟信号(Clk_t及Clk_c)一样，数据选通(DQS)信号可作为数据选通信号的差分对(DQS_t及DQS_c)提供以在读取及写入期间提供差分对信令。对于某些存储器装置，例如DDR5 SDRAM存储器装置，DQS信号的差分对可被划分为对应于发送到存储器装置10及从存储器装置10发送的数据的高及低字节的高及低数据选通信号(例如，UDQS_t及UDQS_c；LDQS_t及LDQS_c)。
也可通过IO接口16将阻抗(ZQ)校准信号提供给存储器装置10。可将ZQ校准信号提供给参考引脚且用于通过跨工艺、电压及温度(PVT)值的变化调整存储器装置10的上拉及下拉电阻来调谐输出驱动器及ODT值。因为PVT特性可能影响ZQ电阻值，所以可将ZQ校准信号提供给ZQ参考引脚以用于调整电阻以将输入阻抗校准为已知值。如将明白，精密电阻器通常经耦合在存储器装置10上的ZQ引脚与存储器装置10外部的GND/VSS之间。这个电阻器充当用于调整内部ODT及IO引脚的驱动强度的参考。
另外，可通过IO接口16将环回信号(LOOPBACK)提供给存储器装置10。环回信号可在测试或调试阶段期间用于将存储器装置10设置成其中信号通过同一引脚环回通过存储器装置10的模式。例如，环回信号可用于设置存储器装置10以测试存储器装置10的数据输出(DQ)。环回可包含数据及选通脉冲两者或可能仅包含数据引脚。这通常意在用于监测由存储器装置10在IO接口16处捕获的数据。
如将明白，各种其它组件，例如电力供应器电路(用于接收外部VDD及VSS信号)、模式寄存器(用于定义可编程操作及配置的各种模式)、读取/写入放大器(用于在读取/写入操作期间放大信号)、温度传感器(用于感测存储器装置10的温度)等也可经并入到存储器装置10中。因此，应理解，提供图1的框图仅是为了突出存储器装置10的某些功能特征以辅助后续详细描述。
考虑到前述内容，图2是根据本公开的实施例的用于存取(例如，刷新或激活)图1的存储器装置10的字线的存储器系统60的示意图。存储器系统60可包含将字线地址提供给一或多个存储体控制块22(例如，经由命令解码器32)的预存储体电路系统62。预存储体电路系统62可包含多路复用器64，所述多路复用器64从命令解码器32接收选择信号66且接着基于选择信号66选择存储在计数器68中的可跟踪待刷新的字线的字线地址(例如，列存取选通(CAS)先于行存取选通(RAS)计数器或“CBR”计数器)或由外部输入(例如，经由垫70)提供的字线地址。
选择信号66可基于发送到命令解码器32的命令是刷新命令(用以刷新一或多个存储体12的一或多个字线)还是激活命令(用以激活存储体12的字线)。例如，当所述命令是刷新命令时，多路复用器64可选择存储在CBR计数器68中的字线地址。当所述命令是激活命令时，多路复用器64可选择由外部输入提供的字线地址。
可由命令解码器32控制由多路复用器64选择的字线地址72的发射。另外，命令解码器32可对所述命令(例如，刷新命令或激活命令)进行解码，并经由命令路径74将经解码命令发送到一或多个存储体控制块22且命令解码器32经由行地址路径76将字线地址72发射到一或多个存储体控制块22及/或控制字线地址72经由行地址路径76到一或多个存储体控制块22的发射。接着，对应的一或多个存储体控制块22可至少刷新存储在CBR计数器68中的字线地址或至少激活由外部输入提供的字线地址(例如，以执行读取或写入操作)，这取决于哪个字线地址作为字线地址72发射。
激活(ACT)命令选择存储体及行地址且将那个行的单元数据传送到感测放大器，所述单元数据经存储在存储体12中的一者的存储器阵列82中。所述数据保留在感测放大器中直到到同一存储体的PRECHARGE命令将所述数据恢复到存储器阵列82中的单元为止。当数据经存储在感测放大器中时，DRAM被认为处于活动状态。在已将感测放大器中的数据恢复到存储器阵列82之后，其被认为处于预充电状态。当DDR SDRAM处于活动状态时，可能发生READ及WRITE。READ命令对沿着存储在感测放大器中的行的特定列进行解码。来自这个列的数据通过I/O门控驱动到内部读取锁存器。一旦在所述锁存器中，便将数据多路复用到输出驱动器上。在存储体活动时，也可将数据写入到感测放大器。所述过程与读取过程相反。将来自DQ引脚的数据锁存到数据接收器/寄存器中且传送到内部数据驱动器。接着，所述驱动器通过I/O门控将数据传送到感测放大器并到经解码列地址。
在存储器装置10的正常操作期间，存储器装置10的行或字线可能出现故障(例如，不能正确地存储数据位)。故障字线中的数据可经重定位到存储器装置10的冗余行或字线使得可保留数据。然而，为了检索经重定位数据，必须首先定位所述数据。图3是根据本公开的实施例的执行行锤刷新操作且定位经重定位字线的图1的存储器装置10的存储体控制块22的框图。存储体控制块22可包含行地址锁存器78或存储(例如，由图2的多路复用器64选择的)字线地址72的任何其它合适存储装置。
存储体控制块22还可包含行锤刷新逻辑80，所述行锤刷新逻辑80对存储体12中的一者的存储器阵列82的一或多个字线执行刷新操作以防止由于行锤效应所致的数据丢失。如所说明，行锤刷新逻辑80包含触发器84或将存储在行地址锁存器78中的字线地址存储为“种子字线地址”的任何其它合适存储装置或存储元件或电路。
行锤刷新逻辑80可取决于经编程方案周期性地或随机地将存储在行地址锁存器78中的字线地址存储在触发器84中。在一些实施例中，例如，对于每个目标时间周期，行锤刷新逻辑80可将存储在行地址锁存器78中的字线地址存储在触发器84中。另外，行锤刷新逻辑80可进一步包含行锤刷新(RHR)计算器81。这个RHR计算器81可为可在种子字线地址是“正常”或非冗余字线的地址的情况下使行锤刷新逻辑80中选择的经接收地址递增及/或递减的+1/-1计数器。如果种子字线地址替代地是冗余字线的地址，那么可使用行锤刷新逻辑80的位翻转逻辑，且可使用冗余RHR逻辑91代替RHR计算器81。
因为行锤效应可代指当(例如，频繁地)激活目标字线(或攻击者字线)时相邻(例如，邻近)字线(或受害者字线)中的数据的丢失或扰乱，所以存储体控制块22可刷新种子字线地址(例如，种子字线地址±1)的相邻(例如，邻近)字线以抵消行锤效应。因而，行锤刷新逻辑80及操纵逻辑可包含接收存储在触发器84中的种子字线地址以确定种子字线地址的相邻字线地址的递增/递减逻辑。特定来说，为了确定第一相邻字线地址，递增/递减逻辑可简单地翻转种子字线地址的最低有效位(从0到1，或反之亦然)。所得字线地址可与被称为种子字线的“简单”相邻字线(具有种子字线地址的字线地址)的字线相关联。然而，递增/递减逻辑可使用更复杂逻辑及/或更多时间来确定第二(例如，剩余)相邻字线地址(“复杂”的相邻字线)。例如，当发送指示待刷新相邻字线地址的信号时，递增/递减逻辑可首先发送简单的相邻字线地址(归因于用于确定简单的相邻字线地址的较短时间量)，且接着发送任何复杂的相邻字线地址。
结合ACT命令的接收，命令解码器32将行地址发射到特定存储体12(例如，存储体0)以激活选定存储体12的字线。这个行地址经保存在行地址锁存器78中，所述行地址锁存器78随后经由多路复用器86将行地址发射到行熔丝逻辑88及(行)解码器逻辑90两者。解码器逻辑90可例如操作以提取或解码来自输入信号的字线地址。另外，行熔丝逻辑88可将对应于存储体12的故障字线的字线地址映射到存储体12的冗余字线的字线地址。即，在经发射地址对应于已经映射到冗余字线的故障字线的情况下，行熔丝逻辑88可将冗余字线(经重定位字线)地址发送到解码器逻辑90。如果在解码器逻辑90处接收到这个冗余字线地址(即，如果在行熔丝逻辑88处存在匹配)，那么解码器逻辑90选择且发射到冗余字线位置代替存储器阵列82中的正常字线位置。然而，如果在解码器逻辑90处未接收到冗余字线地址(即，如果在行熔丝逻辑88处不存在匹配)，那么解码器逻辑90选择且发射到存储器阵列82中的正常字线位置。
如果在命令解码器32处接收到刷新(REF)命令(用以刷新一或多个存储体12的一或多个字线)，那么将经发射CBR计数器(刷新计数器)地址发射到存储体控制块22且将其保存在行地址锁存器78中。随后，经由多路复用器86将这个地址发射到行熔丝逻辑88及(行)解码器逻辑90两者(尽管行熔丝逻辑被停用)。此后，解码器逻辑90可例如操作以选择字线或冗余字线的群组，借此冗余字线的选择可包含发射冗余前置标签(RPT)信号(即，额外位)以辅助冗余字线的群组的选择。例如，基于RPT信号(例如，额外位)的值，解码器逻辑可选择字线的群组或冗余字线的群组(即，读取RPT值且使用其值0或1来确定是选择正常字线还是冗余字线)。
结合ACT命令，当在行熔丝逻辑88中未找到匹配时(即，如果在解码器逻辑90处未接收到冗余字线地址且解码器逻辑90选择并发射到存储器阵列82中的正常字线位置)，那么行锤刷新逻辑80可操作以找到针对从解码器逻辑90发射的正常字线位置的相邻字线。例如，如上文大体上概述，行锤刷新逻辑80包含例如RHR计算器81，其可为可在种子字线地址是“正常”或非冗余字线的地址的情况下使行锤刷新逻辑80中选择的经接收地址递增及/或递减的+1/-1计数器。然而，如果经存储(例如，经锤击)地址是冗余字线，那么可在冗余RHR逻辑91中确定相邻字线。然而，用于当经存储(例如，经锤击)地址是冗余字线时确定相邻字线的位置的逻辑可存在于行锤刷新逻辑80中且可将简单的相邻字线地址(来自RHR计算器81)或冗余的相邻字线地址(无论哪者都是经由行锤击刷新逻辑80生成)发射到多路复用器86。接着，多路复用器86可输出字线地址中的一者(无论哪一者被接收)作为输出以允许从多路复用器86接收的字线地址的刷新操作。
图4说明上文所描述的命令解码器32的实施例。如所说明，命令解码器32包含至少一个控制器92，例如，刷新控制器，其结合一或多个计数器，例如正常泵浦序列计数器94及RHR泵浦序列计数器96来操作。控制器92包含接收ACT命令的第一输入及接收REF命令的第二输入。另外，控制器92可包含例如从耦合到第三输入的阵列定时器98接收时序控制信号作为泵浦(例如，刷新激活或有效预充电)的额外输入。这些泵浦可由阵列定时器98使用REF命令来生成且可用作时序控制信号，命令解码器32以所述时序控制信号发射命令以使存储体控制块22采取动作。在图4中说明由命令解码器32执行的泵浦的实例。
例如，泵浦群组100包含三个泵浦的群组，借此在与刷新操作相关联的给定刷新周期内第一泵浦对应于REF命令的发射，且第二及第三泵浦对应于RHR命令的发射(其可能比REF命令花费更多时间来执行，因此被表示为利用两个泵浦)。泵浦群组102包含一个泵浦的群组，借此在给定刷新周期内所述泵浦对应于REF命令的发射且不存在第二或第三泵浦(即，不存在对应于紧接在第一泵浦之后由命令解码器32发射的任何RHR或REF命令的第二或第三泵浦)。泵浦群组104包含两个泵浦的群组，借此在给定刷新周期内不存在对应于在紧接在两个泵浦的发射(其对应于RHR命令的发射)之前的时间由命令解码器32发射的RHR或REF命令的泵浦。最后，泵浦群组106包含在刷新操作的给定刷新周期内不存在的泵浦的群组(即，在给定刷新周期期间命令解码器32未发射RHR或REF命令使得泵浦群组100可表示等待时间或等待时间周期)。这些实例将在下文关于图5及6更详细地论述。此外，应注意，已关于图4论述在给定刷新周期内的至多三个泵浦；然而，可利用在给定刷新周期内的更多或更少泵浦且仅出于说明性目的而描述三个泵浦。阵列定时器98可生成发射到控制器92的泵浦的数目且每个REF命令生成的泵浦的数目可基于例如阵列寄存器98的模式寄存器设置及/或其它设置。
如先前所述，命令解码器32包含正常泵浦序列计数器94及RHR泵浦序列计数器96。正常泵浦序列计数器94可跟踪经接收REF命令，而RHR泵浦序列计数器96跟踪经接收RHR命令。控制器92利用由正常泵浦序列计数器94及RHR泵浦序列计数器96发射的计数来确定对应于泵浦群组(例如，泵浦群组100)的泵浦中的一或多者是活动(即，对应于REF命令或RHR命令)还是被停用(与RHR或REF命令不存在对应关系且因此，泵浦群组的那个部分不存在泵浦)。经由命令路径74将控制器92的输出(即，ACT命令、REF命令、RHR命令及与其相关联的任何泵浦)发送到存储体控件22以供存储体12使用。
图5说明对应于在64毫秒(ms)处发生的刷新操作的脉冲图108。应注意，可例如结合选定测试模式调整所说明的64ms的刷新速率使得可利用刷新操作的替代刷新速率(例如，32ms、48ms、96ms、128ms、199ms、256ms等)。在一些实施例中，基于观察到的温度(例如，存储器装置或存储器装置10的一或多个组件的经测量环境温度或经测量温度)来选择刷新操作的刷新速率。例如，较低的观察到的温度可导致针对给定刷新操作(例如，针对个别字线REF命令的生成及发射)选择较慢刷新速率。REF命令可结合给定刷新速率的每个时间周期(例如，活动-活动-活动-活动...)来生成及发射，其中一个REF命令用于给定刷新速率的每两个时间周期(例如，活动-不活动-活动-不活动...)，一个REF命令用于给定刷新速率的每三个时间周期(例如，活动-不活动-不活动...)，两个REF命令用于给定刷新速率的每三个时间周期(例如，活动-活动-不活动...)，一个REF命令用于给定刷新速率的每四个时间周期(例如，活动-不活动-不活动-不活动...)或以另一速率。REF命令与给定刷新速率的时间周期的比率可结合选定测试模式、结合经测量温度或结合额外因素来选择。
结合刷新操作，图5另外说明结合刷新操作的刷新速率发射的RHR命令的生成。RHR命令可结合给定刷新速率的每个时间周期(例如，活动-活动-活动-活动...)来生成及发射，其中一个RHR命令用于给定刷新速率的每两个时间周期(例如，活动-不活动-活动-不活动...)，一个RHR命令用于给定刷新速率的每三个时间周期(例如，活动-不活动-不活动...)，一个RHR命令用于给定刷新速率的每四个时间周期(例如，活动-不活动-不活动-不活动...)，一个RHR命令用于给定刷新速率的每五个时间周期(例如，活动-不活动-不活动-不活动-不活动...)，一个RHR命令用于给定刷新速率的每六个时间周期(例如，活动-不活动-不活动-不活动-不活动-不活动...)，一个RHR命令用于给定刷新速率的每七个时间周期(例如，活动-不活动-不活动-不活动-不活动-不活动-不活动...)，一个RHR命令用于给定刷新速率的每八个时间周期(例如，活动-不活动-不活动-不活动-不活动-不活动-不活动-不活动...)或以另一速率。RHR命令与给定刷新速率的时间周期的比率可结合选定测试模式、结合经测量温度或结合额外因素来选择。
如图5中所说明，在64ms的给定刷新速率的每两个时间周期(例如，活动-不活动-活动-不活动…)内生成及发射一个REF命令且在64ms的给定刷新速率的每三个时间周期(例如，活动-不活动-不活动…)内生成及发射一个RHR命令。因此，在(一系列八个时间周期中的)时间周期0及6，发射泵浦群组100，其中第一泵浦对应于REF命令且第二及第三泵浦对应于RHR命令(例如，活动REF命令及活动RHR命令)。在(所说明的一系列八个时间周期中的)时间周期1、5及7，表示泵浦群组106，其中在给定刷新周期内未发射任何泵浦(即，在所说明的时间周期1、5及7期间命令解码器32未发射任何RHR或REF命令)。在时间周期2、4及时间周期0的第二所说明例子(表示八个时间周期的复位)，发射泵浦群组102，借此在时间周期2、4及时间周期0的第二例子内不存在对应于REF命令一个泵浦且不存在第二或第三泵浦(即，在时间周期2、4及时间周期0的第二例子内不存在对应于由命令解码器32紧接在第一泵浦之后发射的任何RHR或REF命令的第二或第三泵浦)。最终，在时间周期3，发射泵浦群组104，借此在刷新操作的时间周期3内不存在对应于在紧接在对应于RHR命令的两个泵浦之前的时间由命令解码器32发射的RHR或REF命令的泵浦。以这种方式，可结合刷新操作的选定刷新速率(例如64ms)生成及发射对应于REF命令及RHR命令的两个泵浦。
图6说明脉冲图110的另一实例，其中脉冲图110对应于在128ms处发生的刷新操作。如图5中所说明，在128ms的给定刷新速率的每四个时间周期(例如，活动-不活动-不活动-不活动…)内生成及发射一个REF命令且在128ms的给定刷新速率的每三个时间周期(例如，活动-不活动-不活动…)内生成及发射一个RHR命令。因此，在(一系列八个时间周期中的)时间周期0，发射泵浦群组100，其中第一泵浦对应于REF命令且第二及第三泵浦对应于RHR命令(例如，活动REF命令及活动RHR命令)。在(所说明的一系列八个时间周期中的)时间周期1、2、5及7，表示泵浦群组106，借此在给定刷新周期内未发射任何泵浦(即，在所说明时间周期1、2、5及7期间命令解码器32未发射RHR或REF命令)。在时间周期3及6，发射泵浦群组104，借此在紧接在对应于在刷新操作的时间周期3及6的RHR命令的两个泵浦的发射之前的时间不存在对应于RHR或REF命令的泵浦。最后，在时间周期4及时间周期0的第二所说明例子(表示八个时间周期的复位)内，发射泵浦群组102，借此在时间周期4及时间周期0的第二例子内存在对应于REF命令的一个泵浦且不存在第二或第三个泵浦(即，在时间周期4及时间周期0的第二例子内不存在对应于紧接在第一泵浦之后由命令解码器32发射的任何RHR或REF命令的第二或第三泵浦)。
在某些例子中，除允许RHR操作之外，包含错误校正码(ECC)错误校验及擦除(ECS)模式(例如，ECS操作)是有利的。在一些实施例中，这个ECS操作允许存储器装置10在内部读取、校正错误(例如，单位错误)且将经校正数据位写回到存储体12的阵列(例如，擦除错误)，同时提供对错误计数的透明性。在一些实施例中，可存在用于激活ECS操作的两个选项。首先，可经由例如多用途命令输入用于激活ECS操作的手动模式且可经由模式寄存器设置所述手动模式。第二模式可为自动模式，其可在存储器装置10内部。在一些实施例中，可如下文结合图7所描述那样实施自动模式，借此“窃取”REF命令以执行ECS操作。
图7说明脉冲图112，其与图5的脉冲图108类似之处在于，在给定刷新速率(例如，64ms)的每两个时间周期(例如，活动-不活动-活动-不活动...)内生成及发射一个REF命令且在给定刷新速率的每三个时间周期(例如，活动-不活动-不活动...)内生成及发射一个RHR命令。然而，在达到计数之后(例如，第256个时间周期或第512个时间周期)，取代泵浦群组106的是，在其中在给定刷新周期内未发射任何泵浦(即，命令解码器32未发射RHR或REF命令)的时间周期0，进行自动ECS(AECS)模式操作，如由图7的时序区114所说明。在时序区114期间，一或多个AECS命令，包含例如ACT命令、读取预定量的数据或预定数据位置的读取命令、校正命令(例如，以校正读取数据中的单位错误)、经校正数据的写入命令及预充电命令(或其它命令)的命令可取代例如泵浦群组106发出，所述泵浦群组106从一个时间周期移动到新时间周期(例如，关于图5的脉冲图108移位一个时间周期的新时间周期0)。以这种方式，在内部跳过REF命令以允许完成AECS模式操作且可周期性地(例如，每隔257、513个等时间周期)生成跳过的时序，其中刷新操作(及其相关联RHR操作)对应地移位。然而，在一些实施例中，可能存在替代方案以允许在不调整刷新操作的时序的情况下执行AECS模式操作。
图8说明脉冲图118，其与图5的脉冲图108及图7的脉冲图112类似之处在于在给定刷新速率(例如，64ms)的每两个时间周期(例如，活动-不活动-活动-不活动...)内生成及发射一个REF命令且在给定刷新速率的每三个时间周期(例如，活动-不活动-不活动...)内生成及发射一个RHR命令。然而，与其中在达到预定计数(例如，第256个时间周期、第512个时间周期或另一值)之后取代其中将存在泵浦群组106的时间周期进行AECS模式操作的图7的脉冲图112不同，在脉冲图118中，当达到预定计数时，在其中命令解码器32未发射RHR及REF命令的下一时间周期(对应于泵浦群组106)期间进行AECS模式操作。如脉冲图118中所说明，时序区120表示进行AECS模式操作的时间(即，时间周期0，其原本将具有不对应于用于RHR及REF命令的泵浦的泵浦群组106)。应注意，可任选地选择刷新操作期间的其它时间周期，然而，通过选择也不具有与其相关联的泵浦的其它时间周期，可完成AECS模式操作而不会使刷新操作增加延迟。
例如，代替其中在给定刷新周期内未发射泵浦(即，在达到预定计数之后命令解码器32未发射RHR或REF命令)的第一时间周期的是，可选择其中在达到预定计数之后在给定刷新周期内未发射泵浦的替代时间周期且利用所述替代时间周期来进行AECS模式操作。通过使用一系列刷新操作中的已存在时间周期来执行AECS模式操作(代替添加额外时间周期)，在给定时间周期内的刷新操作的总数目不受影响，同时仍增加因使用AECS模式操作而发生的错误校正的益处。即，不存在与减慢总体刷新操作相关联的延迟损害。同样，在达到预定计数之后可利用一个以上AECS模式操作，如下文所描述。
在一些实施例中，可能期望在大于每个预定计数一次的速率下实施AECS模式操作。图9说明脉冲图122，其与图8的脉冲图118类似之处在于，在给定刷新速率(例如，64ms)的每两个时间周期(例如，活动-不活动-活动-不活动...)内生成及发射一个REF命令且在给定刷新速率的每三个时间周期(例如，活动-不活动-不活动...)内生成及发射一个RHR命令。然而，与其中在已达到预定计数之后执行仅一个AECS模式操作的图8的脉冲图118不同，在脉冲图122中，在达到预定计数之后(例如，第256个时间周期、第512个时间周期或另一值)取代其中将存在泵浦群组106的时间周期执行两个ECS模式操作。如由时序区124及126所说明，当达到预定计数时，在其中命令解码器32未发射与RHR及REF命令相关联的泵浦的接下来的两个时间周期(对应于泵浦群组106)期间进行AECS模式操作。因此，如脉冲图122中所说明，时序区124表示进行第一AECS模式操作的时间，其原本将具有对应于未生成泵浦的泵浦群组106且时序区124表示进行第二AECS模式操作的时间，其原本将具有对应于未生成泵浦的泵浦群组106。应注意，可任选地选择刷新操作期间的其它时间周期。
例如，代替其中在给定刷新周期内未发射泵浦(即，在达到预定计数之后命令解码器32未发射RHR或REF命令)的第一时间周期及第二时间周期的是，可选择其中在达到预定计数之后在给定刷新周期内未发射泵浦的第一时间周期及第二时间周期中的一者或两者的替代时间周期且利用所述替代时间周期来进行AECS模式操作。通过使用一系列刷新操作中的已存在时间周期来执行两个AECS模式操作(代替添加额外时间周期)，在给定时间周期内的刷新操作的总数目不受影响，同时仍增加因使用两个AECS模式操作而发生的错误校正的益处。即，不存在与减慢总体刷新操作相关联的延迟损害。同样，在达到预定计数之后可以与上文所描述的方式类似的方式利用两个以上AECS模式操作。
图10说明可用于实施刷新操作、RHR操作及AECS模式操作的组件的框图128，所述操作利用一系列刷新操作中的已存在时间周期来执行一或多个AECS模式操作(代替添加额外时间周期以完成任何ECS模式操作)。如图10中所说明，命令解码器32接收REF命令且生成内部REF信号，所述内部REF信号可对应于具有等于刷新操作的选定刷新速率的频率(即，对应于泵浦群组100、102、104及106期间的时间周期)的时钟信号。这个内部REF信号可沿着路径(例如，导线等)从命令解码器32的输出(例如，引脚、连接器等)发射且在行锤刷新逻辑80的输入(例如，引脚、连接器等)处接收。所述内部REF信号可用于刷新存储体12的部分(例如，阵列82中的位置)且可被泵浦序列计数器94计数，并且在RHR操作的执行中，其可由RHR泵浦序列计数器96来计数。
另外，行锤刷新逻辑电路80可包含用于沿着一或多个路径将信号发射到命令解码器32的一或多个输入(例如，引脚、连接器等)的一或多个输出(例如，引脚、连接器等)。从行锤刷新逻辑电路80发射的信号可为命令信号。例如，从行锤刷新逻辑80发射到命令解码器的第一信号可被称为BlockREFCLK信号。同样，从行锤刷新逻辑80发射到命令解码器的第二信号可被称为ReadyAECS信号。在一些实施例中，从行锤刷新逻辑80发射的第一信号(例如通过具有值“0”的信号)向命令解码器32指示不窃取REF命令以实施AECS模式操作(即，以使用其中当实施AECS模式操作时未发射RHR及REF命令的时间周期，如上文关于图8及9所论述)。替代地，从行锤刷新逻辑80发射的第一信号(例如通过具有值“1”的信号)向命令解码器32指示窃取REF命令以实施AECS模式操作(即，使用与刷新操作分开的额外时间周期，如上文相对图7所论述)。
同样，从行锤刷新逻辑80发射到命令解码器的第二信号可被称为ReadyAECS信号。在一些实施例中，从行锤刷新逻辑80发射的第二信号(例如通过具有值“0”的信号)向命令解码器32指示不在下一REF命令时间周期内起始AECS(即，下一时间周期不是其中未发射RHR及REF命令的时间周期，如上文相对图8及9所论述)。替代地，从行锤刷新逻辑80发射的第二信号(例如通过具有值“1”的信号)向命令解码器32指示在下一REF命令时间周期内准备及发射AECS(即，下一时间周期是其中替代地未结合AECS操作代使用与RHR命令及/或REF命令相关联的泵浦的时间周期)。一旦完成AECS，便可将复位信号提供给ECS计数器(其可经安置在行锤刷新逻辑80中)以复位ECS计数器。这个信号可结合从命令解码器32发射的AECS信号提供或ECS行锤刷新逻辑80可在从命令解码器32接收AECS信号时生成复位信号。
通过允许单独的操作模式，框图128的电路系统可允许选择性的AECS操作模式。例如，如果没有其中不存在结合刷新操作的泵浦的时间周期(即，刷新操作及RHR操作利用具有对应泵浦的刷新操作的每个时间周期)，那么行锤刷新逻辑80可选择性地将具有第一值的第一控制信号(例如，BlockREFCLK信号)(例如，所述第一信号具有值“1”)发射到命令解码器32以窃取REF命令以实施AECS模式操作(即，使用与刷新操作分开的额外时间周期，如上文关于图7所论述)。即，如果没有其中不存在用于给定刷新操作的泵浦的可用时间周期(对应于泵浦群组106)，那么可利用额外时间周期来实施AECS模式操作。这与第一AECS操作模式的选择及实施一致。
然而，如果有其中不存在结合刷新操作的泵浦的时间周期(即，刷新操作及RHR操作未利用具有对应泵浦的刷新操作的每一时间周期)，那么行锤刷新逻辑80可选择性地将具有第二值的第一控制信号(例如，BlockREFCLK信号)(例如，所述第一信号具有值“0”)发射到命令解码器32以引导命令解码器32不窃取REF命令以实施AECS模式操作(即，以使用其中当实施AECS模式操作时未发射对应于RHR命令及REF命令的泵浦的时间周期，如上文关于图8及9所论述)。即，如果有其中不存在用于给定刷新操作的泵浦的可用时间周期(对应于泵浦群组106)，那么可利用这个时间周期来实施AECS模式操作。这与第二AECS操作模式的选择及实施一致。以这种方式，可选择及实施AECS模式操作的多种模式，这允许实施错误校正操作的灵活性增加(允许选择性地窃取或不窃取REF命令)，同时最小化刷新操作的延迟(即，通过使用不具有当在其中可用时与其相关联的泵浦的可用时间周期来实施错误校正操作)。
如先前所论述，一种用于实施AECS操作模式的技术包含利用其中不存在与RHR命令相关联的泵浦及与RHR命令相关联的泵浦(即，泵浦群组106)的时间周期。然而，在其它实施例中，可利用其它时间周期来实施AECS操作模式。下文结合图11及12描述用于实施AECS操作模式的另一种技术。
图11说明脉冲图118，其中在给定刷新速率(例如，32ms或64ms)的每个时间周期(例如，活动-活动-活动-活动...)内生成及发射一个REF命令且在给定刷新速率的每三个时间周期(例如，活动-不活动-不活动…)内生成及发射一个RHR命令。上文已结合图7描述一种用于结合图11实施AECS模式操作的技术，其中命令解码器32窃取REF命令以实施AECS模式操作(即，以使用与刷新操作分开的额外时间周期，如上文关于图7所论述)。即，由于没有其中不存在用于给定刷新操作的泵浦的可用时间周期(图11中不存在泵浦群组106)，因此可利用额外时间周期来实施AECS模式操作。然而，可替代地利用第二种技术。
如脉冲图130中所说明，时序区132表示进行AECS模式操作的时间(即，时间周期0，其原本将具有对应于REF命令的泵浦但不对应于RHR命令的泵浦的泵浦群组102)。时序区132中不存在RHR命令的泵浦的部分被说明为时序位置134。由于未使用时序位置134(即，时序位置134中不存在泵浦)，因此可在时序位置134中实施AECS模式操作而不会降低刷新操作的刷新速率。以这种方式，上文描述使用泵浦群组106的技术可扩展为使用泵浦群组102而不影响刷新操作的速率。因此，当达到预定计数时，在其中命令解码器32未发射RHR命令的下一时间周期(对应于泵浦群组102)期间进行AECS模式操作。如脉冲图130中所说明，时序区132表示进行AECS模式操作的时间(即，时间周期0，其原本将具有不对应于RHR泵浦但对应于与REF命令相关联的泵浦的泵浦群组102)。应注意，可任选地选择刷新操作期间的其它时间周期，然而，通过选择也不具有与RHR操作相关联的泵浦的其它时间周期，可完成AECS模式操作而不会使刷新操作增加延迟。
例如，代替其中在给定刷新周期内未发射RHR命令泵浦(即，在达到预定计数之后命令解码器32未发射RHR)的第一时间周期的是，可选择其中在达到预定计数之后在给定刷新周期内未发射与RHR命令相关联的泵浦的替代时间周期且利用所述替代时间周期来进行AECS模式操作。通过使用一系列刷新操作中的已存在时间周期来执行AECS模式操作(代替添加额外时间周期)，在给定时间周期内的刷新操作的总数目不受影响，同时仍增加因使用AECS模式操作而发生的错误校正的益处。即，不存在与减慢总体刷新操作相关联的延迟损害。同样，在达到预定计数之后可利用一个以上AECS模式操作。
图12说明上文关于图11所描述的技术的图形表示136。框138表示与REF命令相关联的泵浦且框140各自表示与RHR命令相关联的未使用泵浦(总共两个泵浦)。因此，框138及140合在一起表示泵浦群组102。通过结合图11实施用于AECS模式操作的技术，框138保持相同，而框140被框142中的AECS模式操作替换。即，例如，在达到预定计数之后，可改变泵浦群组102中的一者使得可执行与REF命令及AECS模式命令相关联的泵浦。替代地，在一些实施例中，在时序区132中，可与时序位置134分开地或结合地利用与REF命令相关联的泵浦。即，可跳过REF命令的泵浦且在其位置中(除时序位置134中的可用泵浦之外或与时序位置134中的可用泵浦分开)可进行AECS模式操作。这个替代实施例仍提供关于当取代(或跳过)REF命令的泵浦且在其位置中(除时序位置134中的可用泵浦之外或与时序位置134中的可用泵浦分开)进行AECS模式操作时刷新操作不受影响(例如，与结合图11所描述的技术类似)的优点。
在一些实施例中，可结合存储器装置10的操作执行额外及/或替代命令及操作。例如，可执行与REF命令类似的刷新管理(RFM)命令。命令解码器32可对经接收激活命令的数目进行计数且响应于所述计数等于及/或超过阈值，可生成及接收RFM命令以执行RFM操作(例如，作为结合刷新操作的额外RHR泵浦)。在刷新速率计算中不对RFM进行计数，因为RFM操作是除现存REF命令之外的操作且与RHR操作相关。
图13说明其中将RFM操作添加到包含RHR操作在内的现存刷新操作的脉冲图144。如所说明，时序区146表示结合RFM操作提供额外RHR泵浦的第一时间周期且时序区148表示结合具有给定刷新速率(例如，64ms)的刷新操作提供额外RHR泵浦的第二时间周期。如先前所述，可在已达到预定计数的ACT命令之后进行RFM操作。如由时序区146及148所说明，在达到预定ACT命令计数之后，进行RFM操作，从而引起在所说明时序周期3及4及7与时序周期0的第二例子之间发射额外RHR泵浦。因此，如脉冲图144中所说明，时序区146表示结合RFM操作发射一组额外RHR泵浦的时间且时序区148表示结合RFM操作发射第二组额外RHR泵浦的时间。应注意，可任选地选择刷新操作期间的其它时间周期且可替代地生成仅一组额外RHR泵浦或一组以上额外RHR泵浦。
图14说明实施RFM操作的命令解码器150的实施例。如所说明，命令解码器150包含至少一个控制器152，例如，刷新控制器，其结合一或多个计数器(例如，正常泵浦序列计数器94及RHR泵浦序列计数器96)并且结合耦合到正常泵浦序列计数器94及RHR泵浦序列计数器96的检测及测量电路154来操作。控制器152包含接收ACT命令的第一输入、接收REF命令的第二输入及接收RFM命令的第三输入。另外，控制器152可包含例如从耦合到第四输入的阵列定时器156接收时序控制信号作为泵浦(例如，刷新激活或有效预充电以及RFM泵浦)的额外输入。可由阵列定时器156使用REF命令以及已从外部RFM命令及内部RFM命令中的一者选择的RFM命令来生成泵浦。由阵列定时器156生成的泵浦可用作时序控制信号，命令解码器150以所述时序控制信号发射命令以供存储体控制块22采取动作。在图4中说明由命令解码器32生成的泵浦的实例。
例如，泵浦群组100包含三个泵浦的群组，借此在与刷新操作相关联的给定刷新周期内第一泵浦对应于REF命令的发射，且第二及第三泵浦对应于RHR命令(其可能比REF命令花费更多时间来执行，因此表示为利用两个泵浦)。泵浦群组102包含一个泵浦的群组，借此在给定刷新周期内所述泵浦对应于REF命令且不存在第二或第三泵浦(即，不存在对应于紧接在第一泵浦之后由命令解码器150发射的任何RHR或REF命令的第二或第三泵浦)。泵浦群组104包含两个泵浦的群组，借此在给定刷新周期内不存在对应于在紧接在发射对应于RHR命令的两个泵浦之前的时间由命令解码器150发射的RHR或REF命令的泵浦。泵浦群组106包含在刷新操作的给定刷新周期内不存在的泵浦的群组(即，在给定刷新周期期间命令解码器32未发射RHR或REF命令使得泵浦群组100可表示等待时间或等待时间周期)。最后，泵浦群组158包含结合RFM命令作为额外RHR泵浦发射的额外RHR泵浦。这些实例将在下文关于图15及16更详细地论述。此外，应注意，已关于图14论述三个及四个泵浦；然而，可利用更多或更少泵浦且仅出于论述目的而描述所说明泵浦。此外，阵列定时器156可生成发射到控制器152的泵浦的数目且经生成泵浦的数目可基于例如阵列定时器156的模式寄存器设置及/或其它设置。
如先前所述，命令解码器150包含正常泵浦序列计数器94及RHR泵浦序列计数器96。正常泵浦序列计数器94可跟踪经接收REF命令，而RHR泵浦序列计数器96跟踪经接收RHR命令。由控制器152利用由正常泵浦序列计数器94及RHR泵浦序列计数器96发射的计数来确定对应于泵浦群组(例如，泵浦群组100)的泵浦中的一或多者是活动还是被停用。经由命令路径74将控制器152的输出(即，ACT命令、REF命令、RHR命令及与其相关联的任何泵浦)发送到存储体控件22以供存储体12使用。另外，可将所述计数发射到检测及测量电路154。检测及测量电路154可包含例如组合电路系统，所述组合电路系统从正常泵浦序列计数器94及RHR泵浦序列计数器96接收计数值且基于来自正常泵浦序列计数器94及RHR泵浦序列计数器96的经接收计数来生成内部RFM命令。可生成这个内部RFM命令以增加给定刷新操作中的RHR泵浦的数目。
如所说明，各自在选择电路160(例如，多路复用器)处接收内部RFM命令及外部RFM命令。选择电路160可操作以选择性地将内部RFM命令及外部RFM命令中的一者发射到阵列定时器156以在泵浦群组158的生成中用作刷新操作期间利用的额外RHR泵浦。同样，各自在选择电路162(例如，多路复用器)处接收内部RFM命令及外部RFM命令。选择电路162可操作以选择性地将内部RFM命令及外部RFM命令中的一者发射到控制器152以在泵浦群组158的生成中用作刷新操作期间利用的额外RHR泵浦，如下文将结合图15及16更详细地描述。
图15说明其中未发出外部RFM命令的脉冲图164以及其中将额外RHR泵浦添加到脉冲图164的脉冲图166。如所说明，脉冲图164包含一个REF命令且在给定刷新速率(例如，64ms)的每两个时间周期(例如，活动-不活动-活动-不活动...)内生成及发射其相关联泵浦并在给定刷新速率的每三个时间周期(例如，活动-不活动-不活动…)内生成及发射一个RHR命令及其相关联泵浦。然而，在一些例子中，在刷新操作期间包含额外RHR泵浦可能是有益的。
因此，如脉冲图166中所说明，可在时序区168、170及172处将由泵浦群组158表示的额外RHR泵浦插入到刷新操作中。如所说明，时序区168表示结合经由内部RFM命令起始的RFM操作发射泵浦群组158的第一时间周期，时序区170表示结合RFM操作发射泵浦群组158的第二时间周期，且时序区172表示其中结合RFM操作发射且结合具有给定刷新速率(例如，64ms)的刷新操作执行泵浦群组158的第三时间周期。如先前所述，基于从正常泵浦序列计数器94及RHR泵浦序列计数器96接收的计数，经由检测及测量电路154生成内部RFM命令。同样，可在控制器152处从阵列定时器156接收对应于内部RFM命令的时序信号。
作为RFM操作的部分，控制器152利用经接收时序信号及经接收内部RFM命令生成与泵浦群组158相关联的泵浦。在操作中，控制器152将RFM操作实施为在达到预定计数(例如，已达到预定计数的ACT命令)时进行。此外，泵浦群组158的发射取代其中泵浦群组106将存在于脉冲图164中的时间周期(例如，在其中命令解码器32未发射RHR及REF命令的时间周期期间，其对应于泵浦群组106)而发生。因此，如脉冲图166中所说明，时序区168、170及172表示执行RFM操作的时间(即，时间周期1、5及7，其原本将具有不对应于用于RHR及REF命令的泵浦的泵浦群组106)且内部RFM命令激活的RFM操作允许在所说明时间周期内生成12个额外RHR泵浦。另外，应注意，可任选地选择刷新操作期间的其它时间周期，然而，通过选择也不具有与其相关联的泵浦的其它时间周期，可完成RFM操作而不会使刷新操作增加延迟。
图16说明对应于响应于外部RFM命令而进行的RFM操作的脉冲图174以及其中RHR泵浦相对于其在脉冲图174中的时序结合外部RFM命令起始的RFM操作移动的脉冲图176。如所说明，脉冲图174包含一个REF命令且在给定刷新速率(例如，64ms)的每两个时间周期(例如，活动-不活动-活动-不活动……)内生成及发射其相关联泵浦并在给定刷新速率的每三个时间周期(例如，活动-不活动-不活动…)内生成及发射一个RHR命令及其相关联泵浦。可在时序区178、180及182处将由泵浦群组158表示的额外RHR泵浦插入到刷新操作中。发生RFM操作，其中在已达到预定计数的ACT命令且由控制器152接收外部RFM命令之后，除与刷新操作相关联的泵浦之外，所述控制器还生成额外RHR泵浦。时序区178、180及192表示除时序周期1及2及7与时序周期0的第二例子之外且在时序周期1及2及7与时序周期0的第二例子之间生成及发射泵浦群组158的时间周期。应注意，可任选地选择刷新操作期间的其它时间周期且可替代地执行结合RFM操作的三个以下或三个以上泵浦群组插入。虽然脉冲图174的确允许增加的RHR泵浦，但是为了其中的命令解码器150及控制器152的益处，可在一时间周期内更好地分散那些泵浦的时序。因此，在一些实施例中，可利用外部RFM命令起始的RFM操作的另一实施例取代结合脉冲图174所描述的RFM操作。
脉冲图176表示在给定时间周期内更均匀地分配额外RHR脉冲的外部RFM命令起始的RFM操作。在时序区178、180及182处未插入由泵浦群组158表示的额外RHR泵浦；替代地在时序区184、186及188(其与所说明时间周期1、5及7一致)处插入额外RHR泵浦。发生RFM操作，其中在已达到预定计数的ACT命令且由控制器152接收外部RFM命令(以及基于来自阵列定时器156的外部RFM命令的时序信号)之后，除与刷新操作关联的泵浦之外，控制器152还生成额外RHR泵浦。
因此，控制器152利用经接收时序信号及经接收外部RFM命令生成与泵浦群组158相关联的泵浦。在操作中，控制器152将RFM操作模式实施为在达到预定计数(例如，已达到预定计数的ACT命令)时进行。此外，泵浦群组158的发射取代其中泵浦群组106将存在于脉冲图164中的时间周期(例如，在其中命令解码器32未发射RHR及REF命令的时间周期期间，其对应于泵浦群组106)而发生。因此，如脉冲图176中所说明，时序区184、186及188表示进行RFM操作的时间(即，时间周期1、5及7，其原本将具有不对应于用于RHR及REF命令的泵浦的泵浦群组106)且内部RFM操作允许在所说明时间周期内生成12个额外RHR泵浦，其中减少泵浦发射及执行的拥挤(相对于脉冲图174)。另外，应注意，可任选地选择刷新操作期间的其它时间周期，然而，通过选择也不具有与其相关联的泵浦的其它时间周期，可完成RFM模式操作而不会使刷新操作增加延迟。
虽然本公开可具有各种修改及替代形式，但是特定实施例已在附图中以实例方式展示且已在本文中进行详细描述。然而，应理解，本公开并非意在限于所公开的特定形式。而是，本公开意在涵盖落入如由所附权利要求书界定的本公开的精神及范围内的所有修改、等效物及替代物。
本文中所提出及主张的技术被引用且应用于可论证地改进本技术领域的实际性质的实质对象及具体实例且因而并非抽象的、无形的或纯理论的。此外，如果附在本说明书末尾的任何权利要求含有指定为“用于执行[功能]…的部件”或“用于执行[功能]…的步骤”的一或多个元件，那么此类元件意在根据35U.S.C.112(f)进行解释。然而，对于含有以任何其它方式指定的元件的任何权利要求，此类元件并非意在根据35U.S.C.112(f)进行解释。

Claims (20)

1.一种存储器装置，其包括：
存储体，其包括一组字线；
存储体控制块，其经耦合到所述存储体，其中所述存储体控制块在操作中提供时序控制及数据控制以促进到及来自所述存储体的命令的执行；及
命令解码器，其经耦合到所述存储体控制块，其中所述命令解码器在操作中结合刷新操作将与第一泵浦相关联的用以刷新所述存储体的存储器单元的刷新REF命令及与第二泵浦相关联的用以刷新所述存储体的第二存储器单元的行锤刷新RHR命令发射到所述存储体控制块，其中所述存储体控制块在操作中将第一控制信号发射到所述命令解码器以确定选择哪个自动错误校验及擦除AECS模式操作。
2.根据权利要求1所述的存储器装置，其中当所述第一控制信号包括第一二进制值时，所述命令控制解码器在操作中选择第一AECS操作模式。
3.根据权利要求2所述的存储器装置，其中所述命令解码器在操作中在除用于所述刷新操作的多个时间周期之外的时间周期结合所述第一AECS操作模式将第三泵浦发射到所述存储体控制块以修改所述刷新操作的刷新速率。
4.根据权利要求2所述的存储器装置，其中当所述第一控制信号包括第二二进制值时，所述命令解码器在操作中选择第二AESC操作模式。
5.根据权利要求4所述的存储器装置，其中所述存储体控制块在操作中将指示与所述刷新操作相关联的一系列时间周期中的时间周期是否包含所述第一泵浦或第二泵浦中的任一者的第二控制信号发射到所述命令解码器。
6.根据权利要求5所述的存储器装置，其中当所述第二控制信号指示所述第一泵浦或所述第二泵浦均不包含在所述时间周期中时，所述命令解码器在操作中结合所述第二AESC操作模式在所述一系列时间周期中的所述时间周期期间发射一或多个AECS命令取代在所述一系列时间周期中的所述时间周期期间发射REF命令及RHR命令。
7.根据权利要求5所述的存储器装置，其中当所述第二控制信号指示所述第一泵浦包含在所述时间周期中时，所述命令解码器在操作中结合所述第二AESC操作模式在所述一系列时间周期中的所述时间周期期间发射一或多个AECS命令取代在所述一系列时间周期中的所述时间周期期间发射REF命令。
8.根据权利要求5所述的存储器装置，其中当所述第二控制信号指示所述第二泵浦不包含在所述时间周期中时，所述命令解码器在操作中结合所述第二AESC操作模式在所述一系列时间周期中的所述时间周期期间发射一或多个AECS命令取代在所述一系列时间周期中的所述时间周期期间发射RHR命令。
9.一种存储器装置，其包括：
命令解码器，其在操作中结合刷新操作在与所述刷新操作相关联的一系列时间周期中的时间周期期间发射与第一泵浦相关联的用以刷新所述存储器装置的存储器单元的刷新REF命令及与第二泵浦相关联的用以刷新所述存储器装置的第二存储器单元的行锤刷新RHR命令，其中所述命令解码器在操作中在与所述刷新操作相关联的所述一系列时间周期中的第二时间周期期间执行额外存储器操作而不影响所述刷新操作的刷新速率。
10.根据权利要求9所述的存储器装置，其中所述命令解码器在操作中执行自动错误校验及擦除AECS模式操作作为所述额外存储器操作。
11.根据权利要求10所述的存储器装置，其中当没有泵浦与所述刷新操作的REF命令及RHR命令相关联时，所述命令解码器在操作中通过在所述一系列时间周期中的所述第二时间周期期间发射一或多个AECS命令取代所述REF命令及所述RHR命令来执行所述AECS模式操作。
12.根据权利要求10所述的存储器装置，其中当没有泵浦与所述刷新操作的REF命令相关联时，所述命令解码器在操作中通过在所述一系列时间周期中的所述第二时间周期期间发射一或多个AECS命令取代所述REF命令来执行所述AECS模式操作。
13.根据权利要求10所述的存储器装置，其中所述命令解码器在操作中通过在所述一系列时间周期中的所述第二时间周期期间发射一或多个AECS命令取代所述刷新操作的REF命令来执行所述AECS模式操作。
14.根据权利要求10所述的存储器装置，其中当没有泵浦与所述刷新操作的RHR命令相关联时，所述命令解码器在操作中通过在所述一系列时间周期中的所述第二时间周期期间发射一或多个AECS命令取代所述RHR命令来执行所述AECS模式操作。
15.根据权利要求9所述的存储器装置，其中所述命令解码器在操作中执行刷新管理RFM操作作为所述额外存储器操作。
16.根据权利要求15所述的存储器装置，其中当没有泵浦与所述刷新操作的REF命令及RHR命令相关联时，所述命令解码器在操作中通过在所述一系列时间周期中的所述第二时间周期期间发射RHR泵浦的群组取代所述REF命令及所述RHR命令来执行所述RFM操作。
17.根据权利要求16所述的存储器装置，其中当没有泵浦与所述刷新操作的REF命令及RHR命令相关联时，所述命令解码器在操作中通过修改其中取代所述REF命令及所述RHR命令将RHR泵浦的群组发射到所述一系列时间周期中的所述第二时间周期的时序来执行所述RFM操作。
18.一种方法，其包括：
结合刷新操作在与所述刷新操作相关联的一系列时间周期中的时间周期期间发射与第一泵浦相关联的用以刷新存储器单元的刷新REF命令且发射与第二泵浦相关联的用以刷新第二存储器单元的行锤刷新RHR命令；及
在与所述刷新操作相关联的所述一系列时间周期中的第二时间周期期间执行额外存储器操作而不影响所述刷新操作的刷新速率。
19.根据权利要求18所述的方法，其中执行所述额外存储器操作包括执行自动错误校验及擦除AECS模式操作。
20.根据权利要求19所述的方法，其中执行所述额外存储器操作包括执行刷新管理RFM操作。
CN202110590124.XA 2020-08-25 2021-05-28 用于存储器刷新的系统及方法 Active CN114121075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/002,316 2020-08-25
US17/002,316 US11302376B2 (en) 2020-08-25 2020-08-25 Systems and methods for memory refresh

Publications (2)

Publication Number Publication Date
CN114121075A CN114121075A (zh) 2022-03-01
CN114121075B true CN114121075B (zh) 2023-01-03

Family

ID=80356887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110590124.XA Active CN114121075B (zh) 2020-08-25 2021-05-28 用于存储器刷新的系统及方法

Country Status (2)

Country Link
US (1) US11302376B2 (zh)
CN (1) CN114121075B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230037992A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 로우 해머 방지 회로를 포함하는 메모리 장치 및 이의 동작 방법
US11797193B2 (en) * 2022-01-04 2023-10-24 Macronix International Co., Ltd. Error detection method for memory device
KR20230132150A (ko) * 2022-03-08 2023-09-15 에스케이하이닉스 주식회사 메모리 및 메모리의 동작 방법
CN117894363A (zh) * 2022-10-08 2024-04-16 长鑫存储技术有限公司 一种ecs电路、方法和存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383682A (zh) * 2018-12-26 2020-07-07 美光科技公司 用于分布式目标刷新操作的设备及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102329673B1 (ko) * 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US11152050B2 (en) * 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
CN112534502B (zh) * 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
US10817371B2 (en) * 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11221913B2 (en) * 2020-03-11 2022-01-11 Micron Technology, Inc. Error check and scrub for semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383682A (zh) * 2018-12-26 2020-07-07 美光科技公司 用于分布式目标刷新操作的设备及方法

Also Published As

Publication number Publication date
US11302376B2 (en) 2022-04-12
CN114121075A (zh) 2022-03-01
US20220068363A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US10839885B2 (en) Systems and methods for performing row hammer refresh operations in redundant memory
US10224091B1 (en) Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
CN114121075B (zh) 用于存储器刷新的系统及方法
US11132142B2 (en) Systems and methods for writing zeros to a memory array
US11817143B2 (en) Systems and methods for maintaining refresh operations of memory banks using a shared address path
US11276456B2 (en) Systems and methods for capture and replacement of hammered word line address
US10908990B2 (en) Shared address counters for multiple modes of operation in a memory device
US11417411B2 (en) Systems and methods for power savings in row repaired memory
CN113012737B (zh) 用于存储器刷新操作的精细粒度模式的选择性延长
US10825491B2 (en) Systems and methods for writing zeros to a memory array
CN113314177A (zh) 用于锁存器复位逻辑的设备、系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant