CN107919101B - 像素电路及其驱动方法、显示面板及显示装置 - Google Patents

像素电路及其驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN107919101B
CN107919101B CN201810008425.5A CN201810008425A CN107919101B CN 107919101 B CN107919101 B CN 107919101B CN 201810008425 A CN201810008425 A CN 201810008425A CN 107919101 B CN107919101 B CN 107919101B
Authority
CN
China
Prior art keywords
transistor
electrode
control
pole
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810008425.5A
Other languages
English (en)
Other versions
CN107919101A (zh
Inventor
王张萌
邵贤杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810008425.5A priority Critical patent/CN107919101B/zh
Publication of CN107919101A publication Critical patent/CN107919101A/zh
Priority to US16/185,349 priority patent/US10621904B2/en
Application granted granted Critical
Publication of CN107919101B publication Critical patent/CN107919101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种像素电路及其驱动方法、显示面板及显示装置，属于显示技术领域。本发明的像素电路，包括：开关单元、锁存单元、充电单元；开关单元用于在扫描信号的控制下，将数据电压信号输出给锁存单元；锁存单元用于在开关单元关断时，在复位信号的控制下，输出第一控制信号，以使充电单元开启，并将第一信号写入显示单元，以对显示单元进行复位；在开关单元开启时，根据数据电压信号，输出第一控制信号或者第二控制信号给充电单元；充电单元用于在第一控制信号的控制下，将第一信号写入显示单元，控制显示单元显示第一灰阶，在第二控制信号的控制下，将第二信号写入显示单元，控制显示单元显示第二灰阶。

Description

像素电路及其驱动方法、显示面板及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种像素电路及其驱动方法、显示面板及显示装置。
背景技术
随着液晶显示技术的发展，用于可穿戴设备的面板设计逐渐兴起。可穿戴设备的面板尺寸较小，其设计方法与传统的LCD不同：传统LCD的像素结构中设置了像素电极，利用数据线对其充电，根据不同的数据电压可以实现几百个灰阶；而可穿戴设备面板的像素结构由数字电路组成，只能根据数字信号的高低分别实现第二灰阶和第一灰阶，即两个灰阶。
可穿戴设备的面板主要采用低温多晶硅薄膜晶体管制备工艺，利用逻辑门电路组成锁存器，保持像素电极的电压。常用保持像素电极电压的方法为使用缓冲器，即两个反相器首尾相连，这样当数据信号切断时，输出信号可以在缓冲器里周而复始地循环，从而实现保持的功能。
本发明中提供一种新型的可穿戴设备用像素电路。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种结构简单的像素电路及其驱动方法、显示面板及显示装置。
解决本发明技术问题所采用的技术方案是一种像素电路，包括：开关单元、锁存单元、充电单元；其中，
所述开关单元，用于在扫描信号的控制下，将数据电压信号输出给锁存单元；
所述锁存单元，用于在所述开关单元关断时，在复位信号的控制下，输出第一控制信号，以使所述充电单元开启，并将第一信号写入显示单元，以对所述显示单元进行复位；在所述开关单元开启时，根据所述数据电压信号，输出第一控制信号或者第二控制信号给所述充电单元；所述充电单元，用于在所述第一控制信号的控制下，将第一信号写入显示单元，控制所述显示单元显示第一灰阶，在所述第二控制信号的控制下，将第二信号写入显示单元，控制所述显示单元显示第二灰阶。
优选的是，所述开关单元包括具有第一开关特性的第一晶体管；其中，
所述第一晶体管的第一极连接数据线，第二极连接所述锁存单元，控制极连接扫描线。
优选的是，所述锁存单元包括第一或非门和第二或非门；其中，
所述第一或非门的第一输入端连接所述开关单元，第二输入端连接所述第二或非门的输出端和所述充电单元，输出端连接所述第二或非门的第一输入端和所述充电单元；
所述第二或非门的第一输入端连接所述第一或非门的输出端和所述充电单元，第二输入端连接复位信号端，输出端连接所述第一或非门的第二输入端和所述充电单元。
进一步优选的是，所述第一或非门包括具有第二开关特性的第二晶体管和第三晶体管，以及具有第一开关特性的第四晶体管和第五晶体管；其中，
所述第二晶体管和第四晶体管的控制极用作所述第一或非门的第一输入端；所述第三晶体管和所述第五晶体管的控制极用作所述第一或非门的第二输入端；所述第三晶体管的第一极，以及所述第四晶体管和所述第五晶体管的第二极用作所述第一或非门的输出端；
所述第二晶体管的第一极连接所述第三晶体管的第二极，第二极连接第一电源线，控制极连接所述开关单元和所述第四晶体管的控制极；
所述第三晶体管的第一极连接所述第四晶体管和所述第五晶体管的第二极，第二极连接所述第二晶体管的第一极，控制极连接所述第五晶体管的控制极和所述第二或非门的输出端；
所述第四晶体管的第一极连接所述第五晶体管的第一极和第二电源线，第二极连接所述第三晶体管的第一极和所述第五晶体管的第二极，控制极连接所述开关单元和所述第二晶体管的控制极；
所述第五晶体管的第一极连接所述第四晶体管的第一极和所述第二电源线，第二极连接所述第三晶体管的第一极、所述第四晶体管的第二极和所述充电单元，控制极连接所述第三晶体管的控制极和所述第二或非门的输出端。
进一步优选的是，所述第二或非门包括具有第二开关特性的第六晶体管和第七晶体管，以及具有第一开关特性的第八晶体管和第九晶体管；其中，
所述第六晶体管和第八晶体管的控制极用作所述第二或非门的第一输入端；所述第七晶体管和所述第九晶体管的控制极用作所述第二或非门的第二输入端；所述第七晶体管的第一极，以及所述第八晶体管和所述第九晶体管的第二极用作所述第二或非门的输出端；
所述第六晶体管的第一极连接所述第七晶体管的第二极，第二极连接第一电源线，控制极连接所述第八晶体管的控制极和所述第一或非门的输出端；
所述第七晶体管的第一极连接所述第八晶体管和所述第九晶体管的第二极，第二极连接所述第六晶体管的第一极，控制极连接所述第九晶体管的控制极和所述复位信号端；
所述第八晶体管的第一极连接所述第九晶体管的第一极和第二电源线，第二极连接所述第七晶体管的第一极和所述第九晶体管的第二极，控制极连接所述第六晶体管的控制极和所述第一或非门的输出端；
所述第九晶体管的第一极连接所述第八晶体管的第一极和所述第二电源线，第二极连接所述第七晶体管的第一极、所述第八晶体管的第二极和所述充电单元，控制极连接所述第七晶体管的控制极和所述复位信号端。
优选的是，所述充电单元包括具有第一开关特性的第十晶体管和第十一晶体管；其中，
所述第十晶体管的第一极连接第二信号线，第二极连接显示单元和所述第十一晶体管的第二极，控制极连接所述锁存单元；
所述第十一晶体管的第一极连接第一信号线，第二极连接所述显示单元和所述第十晶体管的第二极，控制极连接所述锁存单元。
解决本发明技术问题所采用的技术方案是一种像素电路，包括：开关单元、锁存单元、充电单元；其中，
所述开关单元包括：具有第一开关特性的第一晶体管；所述锁存单元包括：具有第二开关特性的第二晶体管和第三晶体管，具有第一开关特性的第四晶体管和第五晶体管；具有第二开关特性的第六晶体管和第七晶体管，以及具有第一开关特性的第八晶体管和第九晶体管；所述充电单元包括：具有第一开关特性的第十晶体管和第十一晶体管；其中，
所述第一晶体管的第一极连接数据线，第二极连接所述第二晶体管的控制极，控制极连接扫描线；
所述第二晶体管的第一极连接所述第三晶体管的第二极，第二极连接第一电源线，控制极连接所述第一晶体管的第二极和所述第四晶体管的控制极；
所述第三晶体管的第一极连接所述第四晶体管和所述第五晶体管的第二极，第二极连接所述第二晶体管的第一极，控制极连接所述第五晶体管的控制极和所述第十晶体管的控制极；
所述第四晶体管的第一极连接所述第五晶体管的第一极和第二电源线，第二极连接所述第三晶体管的第一极和所述第五晶体管的第二极，控制极连接所述第一晶体管的第二极和所述第二晶体管的控制极；
所述第五晶体管的第一极连接所述第四晶体管的第一极和所述第二电源线，第二极连接所述第三晶体管的第一极、所述第四晶体管的第二极和所述充电单元，控制极连接所述第三晶体管的控制极和所述第十一晶体管的控制极；
所述第六晶体管的第一极连接所述第七晶体管的第二极，第二极连接第一电源线，控制极连接所述第八晶体管的控制极和所述第五晶体管的第一极；
所述第七晶体管的第一极连接所述第八晶体管和所述第九晶体管的第二极，第二极连接所述第六晶体管的第一极，控制极连接所述第九晶体管的控制极和复位信号端；
所述第八晶体管的第一极连接所述第九晶体管的第一极和第二电源线，第二极连接所述第七晶体管的第一极和所述第九晶体管的第二极，控制极连接所述第六晶体管的控制极；
所述第九晶体管的第一极连接所述第八晶体管的第一极和所述第二电源线，第二极连接所述第七晶体管的第一极、所述第八晶体管的第二极和所述第十晶体管的控制极，控制极连接所述第七晶体管的控制极和所述复位信号端；
所述第十晶体管的第一极连接第二信号线，第二极连接显示单元和所述第十一晶体管的第二极，控制极连接所述第三晶体管的控制极、所述第九晶体管的第二极；
所述第十一晶体管的第一极连接第一信号线，第二极连接所述显示单元和所述第十晶体管的第二极，控制极连接所述第三晶体管的第一极、所述第四晶体管和所述第五晶体管的第二极。
解决本发明技术问题所采用的技术方案是一种上述像素电路的驱动方法，包括：
复位阶段：复位信号为工作电平信号，扫描信号为非工作电平信号；开关单元关断，锁存单元开启并输出第一控制信号，所述第一控制信号控制所述充电单元开启，第一信号通过充电单元写入显示单元，以对所述显示单元进行复位。优选的是，所述驱动方法还包括：显示阶段；所述显示阶段包括：第一灰阶显示和/
或第二灰阶显示；其中，
对于所述第一灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为低电平，锁存单元输出第一控制信号，控制充电单元开启，并使得第一信号通过充电单元写入显示单元，以使所述显示单元显示第一灰阶；
对于所述第二灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为高电平，锁存单元输出第二控制信号，控制充电单元开启，并使得第二信号通过充电单元写入显示单元，以使所述显示单元显示第二灰阶。
解决本发明技术问题所采用的技术方案是一种显示面板，其包括上述的像素电路。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的显示面板。
本发明具有如下有益效果：
本发明中所提供的像素电路的锁存单元在开关单元关断时，在复位信号的控制下，输出第一控制信号，以使所述充电单元开启，并将第一信号写入显示单元，以对所述显示单元进行复位；
在所述开关单元开启时，根据所述数据电压信号，输出第一控制信号或者第二控制信号给所述充电单元，以实现第一灰阶和第二灰阶的显示，也就是说本实施例中的像素电路的锁存器不仅具有显示的功能还具有复位的功能，使得该像素电路结构简单，且适用性强。
附图说明
图1为本发明的实施例1的像素电路的结构图；
图2为本发明的实施例1的像素电路的具体结构图；
图3为本发明的实施例1的像素电路的驱动方法的复位阶段的时序图；
图4为本发明的实施例1的像素电路的驱动方法的复位阶段的电路的电流走向示意图；
图5为本发明的实施例1的像素电路的驱动方法的L255灰阶显示的时序图；
图6为本发明的实施例1的像素电路的驱动方法的L255灰阶显示的电路的电流走向示意图；
图7为本发明的实施例1的像素电路的驱动方法的L0灰阶显示的时序图；
图8为本发明的实施例1的像素电路的驱动方法的L0灰阶显示的电路的电流走向示意图；
图9为本发明的实施例1的像素电路的驱动方法的L255灰阶显示时第二信号线、像素电极、公共电极上的信号的时序图；
图10为本发明的实施例1的像素电路的驱动方法的L0灰阶显示时第一信号线、像素电极、公共电极上的信号的时序图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极在一定条件下是可以互换的，所以其源极、漏极从连接关系的描述上是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以第一晶体管、第四晶体管、第五晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管为N型晶体管；第二晶体管、第三晶体管、第六晶体管、第七晶体管为P型晶体管进行说明的。对于P型晶体管，第一极为P型晶体管的源极，第二极为P型晶体管的漏极，栅极输入低电平时，源漏极导通，N型相反。也就是说，本实施例所谓的第一开关特性也就是指N型晶体管；第二开关特性也就是指P型晶体管。可以想到的是第一晶体管、第四晶体管、第五晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管为P型晶体管；第二晶体管、第三晶体管、第六晶体管、第七晶体管为N型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
在以下实施例中均是以第一灰阶为L0灰阶(黑色)，第二灰阶画面为L255灰阶(白色)为例进行说明的。应当理解的是，第一灰阶与第二灰阶画面只是两个灰阶的画面，因此，也不局限黑画面和白画面。
实施例1：
结合图1所示，本实施例提供一种像素电路，其主要应用在可穿戴设备中，例如手表，其中的每个像素单元主要是用于显示L0灰阶和L255灰阶，即两个灰阶。本实施例中的像素电路包括：开关单元、锁存单元、充电单元；其中，开关单元用于在扫描信号的控制下，将数据电压信号输出给锁存单元；锁存单元，用于在开关单元关断时，在复位信号的控制下，输出第一控制信号，以使所述充电单元开启，并将第一信号写入显示单元，以对所述显示单元进行复位；在所述开关单元开启时，根据所述数据电压信号，输出第一控制信号或者第二控制信号给所述充电单元；所述第一控制信号和所述第二控制信号的极性相反；充电单元用于在所述第一控制信号的控制下，将第一信号写入显示单元，控制所述显示单元显示L0灰阶，在所述第二控制信号的控制下，将第二信号写入显示单元，控制所述显示单元显示L255灰阶。
本实施例中所提供的像素电路的锁存单元在开关单元关断时，在复位信号的控制下，输出第一控制信号，以使所述充电单元开启，并将第一信号写入显示单元，以对所述显示单元进行复位；在所述开关单元开启时，根据所述数据电压信号，输出第一控制信号或者第二控制信号给所述充电单元，以实现L0灰阶和L255灰阶的显示，也就是说本实施例中的像素电路的锁存器不仅具有显示的功能还具有复位的功能，使得该像素电路结构简单，且适用性强。
以下结合图2所示的像素电路，对上述的像素电路的每一部分进行具体说明。
其中，开关单元包括第一晶体管M1，第一晶体管M1为N型晶体管，其第一极连接数据线Data，第二极连接所述锁存单元，控制极连接扫描线Gate。也就是说，在扫描线Gate被输入高电平信号时，第一晶体管M1打开，数据线Data上所输入的数据电压信号，此时将被写入锁存单元中锁存。
其中，锁存单元包括第一或非门和第二或非门；第一或非门的第一输入端连接开关单元，第二输入端连接第二或非门的输出端和充电单元，输出端连接第二或非门的第一输入端和充电单元；第二或非门的第一输入端连接第一或非门的输出端和充电单元，第二输入端连接复位信号端RST，输出端连接第一或非门的第二输入端和充电单元。
具体的，第一或非门包括第二晶体管M2和第三晶体管M3，以及第四晶体管M4和第五晶体管M5；第二晶体管M2和第三晶体管M3为P型晶体管；第四晶体管M4和第五晶体管M5为N型晶体管；其中，第二晶体管M2和第四晶体管M4的控制极用作第一或非门的第一输入端；第三晶体管M3和第五晶体管M5的控制极用作第一或非门的第二输入端；第三晶体管M3的第一极，以及第四晶体管M4和第五晶体管M5的第二极用作第一或非门的输出端；第二晶体管M2的第一极连接第三晶体管M3的第二极，第二极连接第一电源线VDD，控制极连接开关单元和第四晶体管M4的控制极；第三晶体管M3的第一极连接第四晶体管M4和第五晶体管M5的第二极，第二极连接第二晶体管M2的第一极，控制极连接第五晶体管M5的控制极和第二或非门的输出端；第四晶体管M4的第一极连接第五晶体管M5的第一极和第二电源线GND，第二极连接第三晶体管M3的第一极和第五晶体管M5的第二极，控制极连接开关单元和第二晶体管M2的控制极；第五晶体管M5的第一极连接第四晶体管M4的第一极和第二电源线GND，第二极连接第三晶体管M3的第一极、第四晶体管M4的第二极和充电单元，控制极连接第三晶体管M3的控制极和第二或非门的输出端。
具体的，第二或非门包括第六晶体管M6和第七晶体管M7，以及第八晶体管M8和第九晶体管M9；第六晶体管M6和第七晶体管M7为P型晶体管；第八晶体管M8和第九晶体管M9为N型晶体管。其中，第六晶体管M6和第八晶体管M8的控制极用作第二或非门的第一输入端；第七晶体管M7和第九晶体管M9的控制极用作第二或非门的第二输入端；第七晶体管M7的第一极，以及第八晶体管M8和第九晶体管M9的第二极用作第二或非门的输出端；第六晶体管M6的第一极连接第七晶体管M7的第二极，第二极连接第一电源线VDD，控制极连接第八晶体管M8的控制极和第一或非门的输出端；第七晶体管M7的第一极连接第八晶体管M8和第九晶体管M9的第二极，第二极连接第六晶体管M6的第一极，控制极连接第九晶体管M9的控制极和复位信号端RST；第八晶体管M8的第一极连接第九晶体管M9的第一极和第二电源线GND，第二极连接第七晶体管M7的第一极和第九晶体管M9的第二极，控制极连接第六晶体管M6的控制极和第一或非门的输出端；第九晶体管M9的第一极连接第八晶体管M8的第一极和第二电源线GND，第二极连接第七晶体管M7的第一极、第八晶体管M8的第二极和充电单元，控制极连接第七晶体管M7的控制极和复位信号端RST。
进一步的，若第一或非门包括第二晶体管M2和第三晶体管M3，以及第四晶体管M4和第五晶体管M5；第二晶体管M2和第三晶体管M3为P型晶体管；第四晶体管M4和第五晶体管M5N型晶体管；同时，第六晶体管M6和第七晶体管M7，以及第八晶体管M8和第九晶体管M9；第六晶体管M6和第七晶体管M7为P型晶体管；第八晶体管M8和第九晶体管M9为N型晶体管。
这样以来，当扫描线Gate被输入高电平信号，开关单元打开，数据线Data所输入的数据电压信号为高电平时，第四晶体管M4打开，第三晶体管M3关闭，第一或非门输出低电平，然后第六晶体管M6和第七晶体管M7打开，第二个或非门输出高电平，此时充电单元被打开，第二信号线XFRP上所输入的信号输出给显示单元，以实现L255灰阶的显示。同样，当扫描线Gate被输入高电平信号，开关单元打开，数据线Data所输入的数据电压信号为低电平时，第二晶体管M2被打开，第四晶体管M4被关闭，第一个或非门的输出无法接地，且由于锁存单元具有静态存储的作用，此时第二或非门的输出仍然保持低电平，此时第三晶体管M3被打开，第五晶体管M5关闭，以使第一或非门的输出变为高电平，充电单元被打开，第一信号写入显示单元中以实现L0灰阶的显示。
其中，所述充电单元包括第十晶体管M10和第十一晶体管M11；第十晶体管M10和第十一晶体管M11均为N型管；其中，第十晶体管M10的第一极连接第二信号线XFRP，第二极连接显示单元和第十一晶体管M11的第二极，控制极连接所述锁存单元；第十一晶体管M11的第一极连接第一信号线FRP，第二极连接显示单元和所述第十晶体管M10的第二极，控制极连接所述锁存单元。
具体的，当第一或非门的输出为高电平时，第十一晶体管M11被打开，第一信号通过充电单元为显示单元进行充电，以实现L0灰阶的显示；当第二或非门的输出为高电平时，第十晶体管M10被打开，第二信号通过充电单元为显示单元进行充电，以实现L255灰阶的显示。
作为本实施例中一种优选的实现方式，该像素电路，包括：开关单元、锁存单元、充电单元；其中，开关单元包括：N型的第一晶体管M1；锁存单元包括：P型第二晶体管M2和第三晶体管M3，N型的第四晶体管M4和第五晶体管M5；P型的第六晶体管M6和第七晶体管M7，以及N型的第八晶体管M8和第九晶体管M9；充电单元包括：N型的第十晶体管M10和第十一晶体管M11；其中，第一晶体管M1的第一极连接数据线Data，第二极连接第二晶体管M2的控制极，控制极连接扫描线Gate；第二晶体管M2的第一极连接第三晶体管M3的第二极，第二极连接第一电源线VDD，控制极连接第一晶体管M1的第二极和第四晶体管M4的控制极；第三晶体管M3的第一极连接第四晶体管M4和第五晶体管M5的第二极，第二极连接第二晶体管M2的第一极，控制极连接第五晶体管M5的控制极和第十晶体管M10的控制极；第四晶体管M4的第一极连接第五晶体管M5的第一极和第二电源线GND，第二极连接第三晶体管M3的第一极和第五晶体管M5的第二极，控制极连接第一晶体管M1的第二极和第二晶体管M2的控制极；第五晶体管M5的第一极连接第四晶体管M4的第一极和第二电源线GND，第二极连接第三晶体管M3的第一极、第四晶体管M4的第二极和充电单元，控制极连接第三晶体管M3的控制极和第十一晶体管M11的控制极；第六晶体管M6的第一极连接第七晶体管M7的第二极，第二极连接第一电源线VDD，控制极连接第八晶体管M8的控制极和第五晶体管M5的第一极；第七晶体管M7的第一极连接第八晶体管M8和第九晶体管M9的第二极，第二极连接第六晶体管M6的第一极，控制极连接第九晶体管M9的控制极和复位信号端RST；第八晶体管M8的第一极连接第九晶体管M9的第一极和第二电源线GND，第二极连接第七晶体管M7的第一极和第九晶体管M9的第二极，控制极连接第六晶体管M6的控制极；第九晶体管M9的第一极连接第八晶体管M8的第一极和第二电源线GND，第二极连接第七晶体管M7的第一极、第八晶体管M8的第二极和第十晶体管M10的控制极，控制极连接第七晶体管M7的控制极和复位信号端RST；第十晶体管M10的第一极连接第二信号线XFRP，第二极连接显示单元和第十一晶体管M11的第二极，控制极连接第三晶体管M3的控制极、第九晶体管M9的第二极；第十一晶体管M11的第一极连接第一信号线FRP，第二极连接显示单元和第十晶体管M10的第二极，控制极连接第三晶体管M3的第一极、第四晶体管M4和第五晶体管M5的第二极。
以下，对以上像素电路的驱动方法进行说明。本实施例中的驱动方法，具体包括复位阶段和显示阶段；而对于显示阶段可以显示L0灰阶，也可以显示L255灰阶，当然也可以仅显示L0灰阶或者L255灰阶中的一者。具体过程如下：
对于复位阶段：复位信号为工作电平信号，扫描信号为非工作电平信号；开关单元关断，锁存单元开启并输出第一控制信号，所述第一控制信号控制所述充电单元开启，第一信号通过充电单元写入显示单元，以对所述显示单元进行复位。
对于显示阶段中的L255灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为高电平，锁存单元输出第二控制信号，控制充电单元开启，并使得第二信号通过充电单元写入显示单元，以使所述显示单元显示L255灰阶。
对于显示阶段中的L0灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为低电平，锁存单元输出第一控制信号，控制充电单元开启，并使得第一信号通过充电单元写入显示单元，以使所述显示单元显示L0灰阶。
以下分别对复位阶段、L255灰阶显示、L0灰阶显示进行说明。
复位阶段，如图3、图4所示：当扫描线Gate与数据线Data上信号均未到来时，第一晶体管M1关闭，信号无法传输进来，此时若将复位信号端RST的输入高电平，可以将第九晶体管M9管打开，第七晶体管M7关闭，此时锁存单元中第二个或非门的输出Q被置为低电平，然后再将第二晶体管M2和第三晶体管M3管打开(第二晶体管M2之所以能够打开是因为，第二晶体管M2控制极的初始信号为低电平信号)，使第一个或非门的输出
Figure BDA0001539439750000131
为高电平，进而使第十一晶体管M11打开，第十晶体管M10关闭，按照上述原理，此时显示L0灰阶，即完成复位功能。此功能可以在画面显示错误时，将画面重置为L0灰阶。
其中，对于复位阶段起可以在一帧画面显示完成后进行复位，也可以在显示画面出现显示错误时进行复位，当然，也可以在显示单元在L0灰阶和L255灰阶进行切换时进行复位。
但是，应当理解的是，由于复位阶段是通过显示单元显示L0灰阶进行复位的，所以在显示单元显示L0灰阶和L255灰阶进行切换时也是可以不复位的，但是若显示单元显示其他两种不同灰阶时，则需要在两种不同的灰阶切换时对像素电路进行复位。
对于显示阶段中的L255灰阶显示，如图5、图6所示：当扫描线Gate1输入高电平信号，且数据线Data1上输入的数据电压信号也为高电平时，信号可以传输进来，将第四晶体管M4打开，第三晶体管M3关闭，此时锁存单元中第一个或非门的输出
Figure BDA0001539439750000141
被置为低电平，然后再将第六晶体管M6和第七晶体管M7打开，使第二个或非门的输出Q1为高电平，进而使第十晶体管M10打开，第十一晶体管M11关闭，此时，如图9所示，第二信号线XFRP所写入的信号输出给显示单元中的像素电极Vpixel，以使像素电极Vpixel的时序与公共电极Vcom的时序相反，故该显示单元显示L255灰阶。如此，第一行的像素从复位状态转到L255灰阶状态，以此类推，若后面某一行也要显示L255灰阶，则可以使用与此行相同的时序。
对于显示阶段中的L0灰阶显示，如图7、图8所示：当扫描线Gate2输入的信号为高电平信号，且数据线Data2上所输入的信号为低电平时，信号可以传输进来，将第二晶体管M2打开，第四晶体管M4关闭，此时锁存单元中的第一个或非门的输出
Figure BDA0001539439750000142
无法接通到第二电源线GND，也即接地GND，且锁存单元具有静态存储的功能，所以Q2继续保持低电平，将第三晶体管M3打开，第五晶体管M5关闭，这样使第一个或非门的输出
Figure BDA0001539439750000143
接通到第一电源线VDD，也即电源电压VDD，为高电平状态，进而使第十一晶体管M11打开，第十晶体管M10关闭，此时，如图10所示，第一信号线FRP所写入的信号输出给显示单元中的像素电极Vpixel，以使像素电极Vpixel的时序与公共电极Vcom的时序相同，故该显示单元显示L0灰阶。如此，第二行的像素保持了复位状态的L0灰阶状态，以此类推，若后面某一行也要显示L0灰阶，则可以使用与此行相同的时序。
在此需要说明的是，以上所述的L255灰阶显示和L0灰阶显示在实际应用当中并没有先后顺序，只是对一个像素电路来说，它所具有的两种显示状态，同理，对于扫描线Gate1和Gate2也只是代表扫描线上所加载的信号不同而已，数据线Data1和Data2也只是代表数据线上所加载的信号不同而已。
实施例2：
本实施例提供一种本实施例提供了一种显示装置，其中，显示装置包括实施例1中的像素电路。因此，本实施例的显示装置可以为可穿戴设备，例如手表。
其中，显示装置可以为液晶显示装置或者电致发光显示装置，例如液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种像素电路，其特征在于，包括：开关单元、锁存单元、充电单元；其中，
所述开关单元，用于在扫描信号的控制下，将数据电压信号输出给锁存单元；
所述锁存单元，用于在所述开关单元关断时，在复位信号的控制下，输出第一控制信号，以使所述充电单元开启，并将第一信号写入显示单元，以对所述显示单元进行复位；在所述开关单元开启时，根据所述数据电压信号，输出第一控制信号或者第二控制信号给所述充电单元；
所述充电单元，用于在所述第一控制信号的控制下，将第一信号写入显示单元，控制所述显示单元显示第一灰阶，在所述第二控制信号的控制下，将第二信号写入显示单元，控制所述显示单元显示第二灰阶。
2.根据权利要求1所述的像素电路，其特征在于，所述开关单元包括具有第一开关特性的第一晶体管；其中，
所述第一晶体管的第一极连接数据线，第二极连接所述锁存单元，控制极连接扫描线。
3.根据权利要求1所述的像素电路，其特征在于，所述锁存单元包括第一或非门和第二或非门；其中，
所述第一或非门的第一输入端连接所述开关单元，第二输入端连接所述第二或非门的输出端和所述充电单元，输出端连接所述第二或非门的第一输入端和所述充电单元；
所述第二或非门的第一输入端连接所述第一或非门的输出端和所述充电单元，第二输入端连接复位信号端，输出端连接所述第一或非门的第二输入端和所述充电单元。
4.根据权利要求3所述的像素电路，其特征在于，所述第一或非门包括具有第二开关特性的第二晶体管和第三晶体管，以及具有第一开关特性的第四晶体管和第五晶体管；其中，
所述第二晶体管和第四晶体管的控制极用作所述第一或非门的第一输入端；所述第三晶体管和所述第五晶体管的控制极用作所述第一或非门的第二输入端；所述第三晶体管的第一极，以及所述第四晶体管和所述第五晶体管的第二极用作所述第一或非门的输出端；
所述第二晶体管的第一极连接所述第三晶体管的第二极，第二极连接第一电源线，控制极连接所述开关单元和所述第四晶体管的控制极；
所述第三晶体管的第一极连接所述第四晶体管和所述第五晶体管的第二极，第二极连接所述第二晶体管的第一极，控制极连接所述第五晶体管的控制极和所述第二或非门的输出端；
所述第四晶体管的第一极连接所述第五晶体管的第一极和第二电源线，第二极连接所述第三晶体管的第一极和所述第五晶体管的第二极，控制极连接所述开关单元和所述第二晶体管的控制极；
所述第五晶体管的第一极连接所述第四晶体管的第一极和所述第二电源线，第二极连接所述第三晶体管的第一极、所述第四晶体管的第二极和所述充电单元，控制极连接所述第三晶体管的控制极和所述第二或非门的输出端。
5.根据权利要求3所述的像素电路，其特征在于，所述第二或非门包括具有第二开关特性的第六晶体管和第七晶体管，以及具有第一开关特性的第八晶体管和第九晶体管；其中，
所述第六晶体管和第八晶体管的控制极用作所述第二或非门的第一输入端；所述第七晶体管和所述第九晶体管的控制极用作所述第二或非门的第二输入端；所述第七晶体管的第一极，以及所述第八晶体管和所述第九晶体管的第二极用作所述第二或非门的输出端；
所述第六晶体管的第一极连接所述第七晶体管的第二极，第二极连接第一电源线，控制极连接所述第八晶体管的控制极和所述第一或非门的输出端；
所述第七晶体管的第一极连接所述第八晶体管和所述第九晶体管的第二极，第二极连接所述第六晶体管的第一极，控制极连接所述第九晶体管的控制极和所述复位信号端；
所述第八晶体管的第一极连接所述第九晶体管的第一极和第二电源线，第二极连接所述第七晶体管的第一极和所述第九晶体管的第二极，控制极连接所述第六晶体管的控制极和所述第一或非门的输出端；
所述第九晶体管的第一极连接所述第八晶体管的第一极和所述第二电源线，第二极连接所述第七晶体管的第一极、所述第八晶体管的第二极和所述充电单元，控制极连接所述第七晶体管的控制极和所述复位信号端。
6.根据权利要求1所述的像素电路，其特征在于，所述充电单元包括具有第一开关特性的第十晶体管和第十一晶体管；其中，
所述第十晶体管的第一极连接第二信号线，第二极连接显示单元和所述第十一晶体管的第二极，控制极连接所述锁存单元；
所述第十一晶体管的第一极连接第一信号线，第二极连接所述显示单元和所述第十晶体管的第二极，控制极连接所述锁存单元。
7.一种像素电路，其特征在于，包括：开关单元、锁存单元、充电单元；其中，
所述开关单元包括：具有第一开关特性的第一晶体管；所述锁存单元包括：具有第二开关特性的第二晶体管和第三晶体管，具有第一开关特性的第四晶体管和第五晶体管；具有第二开关特性的第六晶体管和第七晶体管，以及具有第一开关特性的第八晶体管和第九晶体管；所述充电单元包括：具有第一开关特性的第十晶体管和第十一晶体管；其中，
所述第一晶体管的第一极连接数据线，第二极连接所述第二晶体管的控制极，控制极连接扫描线；
所述第二晶体管的第一极连接所述第三晶体管的第二极，第二极连接第一电源线，控制极连接所述第一晶体管的第二极和所述第四晶体管的控制极；
所述第三晶体管的第一极连接所述第四晶体管和所述第五晶体管的第二极，第二极连接所述第二晶体管的第一极，控制极连接所述第五晶体管的控制极和所述第十晶体管的控制极；
所述第四晶体管的第一极连接所述第五晶体管的第一极和第二电源线，第二极连接所述第三晶体管的第一极和所述第五晶体管的第二极，控制极连接所述第一晶体管的第二极和所述第二晶体管的控制极；
所述第五晶体管的第一极连接所述第四晶体管的第一极和所述第二电源线，第二极连接所述第三晶体管的第一极、所述第四晶体管的第二极和所述充电单元，控制极连接所述第三晶体管的控制极；
所述第六晶体管的第一极连接所述第七晶体管的第二极，第二极连接第一电源线，控制极连接所述第八晶体管的控制极和所述第五晶体管的第二极；
所述第七晶体管的第一极连接所述第八晶体管和所述第九晶体管的第二极，第二极连接所述第六晶体管的第一极，控制极连接所述第九晶体管的控制极和复位信号端；
所述第八晶体管的第一极连接所述第九晶体管的第一极和第二电源线，第二极连接所述第七晶体管的第一极和所述第九晶体管的第二极，控制极连接所述第六晶体管的控制极；
所述第九晶体管的第一极连接所述第八晶体管的第一极和所述第二电源线，第二极连接所述第七晶体管的第一极、所述第八晶体管的第二极和所述第十晶体管的控制极，控制极连接所述第七晶体管的控制极和所述复位信号端；
所述第十晶体管的第一极连接第二信号线，第二极连接显示单元和所述第十一晶体管的第二极，控制极连接所述第三晶体管的控制极、所述第九晶体管的第二极；
所述第十一晶体管的第一极连接第一信号线，第二极连接所述显示单元和所述第十晶体管的第二极，控制极连接所述第三晶体管的第一极、所述第四晶体管和所述第五晶体管的第二极。
8.一种如权利要求1-7中任一项所述的像素电路的驱动方法，其特征在于，包括：
复位阶段：复位信号为工作电平信号，扫描信号为非工作电平信号；开关单元关断，锁存单元开启并输出第一控制信号，所述第一控制信号控制所述充电单元开启，第一信号通过充电单元写入显示单元，以对所述显示单元进行复位。
9.根据权利要求8所述的像素电路的驱动方法，其特征在于，还包括：显示阶段；所述显示阶段包括：第一灰阶显示和/或第二灰阶显示；其中，
对于所述第一灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为低电平，锁存单元输出第一控制信号，控制充电单元开启，并使得第一信号通过充电单元写入显示单元，以使所述显示单元显示第一灰阶；
对于所述第二灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为高电平，锁存单元输出第二控制信号，控制充电单元开启，并使得第二信号通过充电单元写入显示单元，以使所述显示单元显示第二灰阶。
10.一种显示面板，其特征在于，包括权利要求1-7中任一项所述的像素电路。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
CN201810008425.5A 2018-01-04 2018-01-04 像素电路及其驱动方法、显示面板及显示装置 Active CN107919101B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810008425.5A CN107919101B (zh) 2018-01-04 2018-01-04 像素电路及其驱动方法、显示面板及显示装置
US16/185,349 US10621904B2 (en) 2018-01-04 2018-11-09 Pixel circuit and method for driving the same, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810008425.5A CN107919101B (zh) 2018-01-04 2018-01-04 像素电路及其驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN107919101A CN107919101A (zh) 2018-04-17
CN107919101B true CN107919101B (zh) 2020-06-12

Family

ID=61894719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810008425.5A Active CN107919101B (zh) 2018-01-04 2018-01-04 像素电路及其驱动方法、显示面板及显示装置

Country Status (2)

Country Link
US (1) US10621904B2 (zh)
CN (1) CN107919101B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877696B (zh) * 2018-09-28 2020-05-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN109272962B (zh) * 2018-11-16 2021-04-27 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列
CN109935218B (zh) * 2019-01-21 2020-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN110060646B (zh) * 2019-05-08 2021-08-03 京东方科技集团股份有限公司 数据锁存电路、像素电路、阵列基板及液晶显示面板
CN112017597B (zh) * 2019-05-29 2021-10-12 成都辰显光电有限公司 像素电路以及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000029439A (ja) * 1998-07-13 2000-01-28 Seiko Instruments Inc 液晶表示回路
JP2005099712A (ja) * 2003-08-28 2005-04-14 Sharp Corp 表示装置の駆動回路および表示装置
US8970460B2 (en) * 2009-04-01 2015-03-03 Rohm Co., Ltd. Liquid crystal driving apparatus
US10333504B2 (en) * 2013-11-26 2019-06-25 Intel Corporation Low power clamp for electrical overstress protection
JP6447802B2 (ja) * 2014-01-20 2019-01-09 セイコーエプソン株式会社 電気泳動表示装置、電子時計、腕時計及び電気泳動表示装置の動作方法
CN105405406B (zh) * 2015-12-29 2017-12-22 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的显示器
US9928895B2 (en) * 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
CN106652918A (zh) * 2017-03-20 2017-05-10 京东方科技集团股份有限公司 一种goa单元及其驱动方法、goa电路、显示装置
CN107240374A (zh) * 2017-07-21 2017-10-10 京东方科技集团股份有限公司 一种源极驱动电路、显示装置及其驱动方法

Also Published As

Publication number Publication date
US20190206301A1 (en) 2019-07-04
US10621904B2 (en) 2020-04-14
CN107919101A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN107919101B (zh) 像素电路及其驱动方法、显示面板及显示装置
US9966957B2 (en) Shift register and a driving method thereof, a gate driving circuit and a display device
CN107958649B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US11227524B2 (en) Shift register unit and driving method thereof, gate driving circuit and driving method thereof, and display device
US10223990B2 (en) Pixel circuit, method for driving the same and display panel capable of storing data voltage
CN111971737B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US11263940B2 (en) Shift register unit, driving method thereof, gate drive circuit and display device
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN107578751B (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN110085189B (zh) 一种显示基板、显示装置、画面显示方法
US20210225312A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
US20190213968A1 (en) Array substrate, method for driving the same, and display apparatus
CN107610737B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108694915A (zh) 电平转换电路、显示装置和驱动方法
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
WO2020151439A1 (zh) 像素电路及其驱动方法、显示面板及显示装置
CN108877696B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN108665837B (zh) 扫描驱动电路及其驱动方法和平板显示装置
US10482834B2 (en) Pixel circuit, display device, display apparatus and driving method
US10679580B2 (en) Pixel circuit, driving method thereof and display panel
CN109801584B (zh) 像素电路及其驱动方法、显示装置
CN111462706B (zh) Goa电路、显示装置及电子设备
CN111613187B (zh) 像素电路及驱动方法、显示基板及驱动方法和显示装置
CN107945761B (zh) 一种存储单元、像素电路及其驱动方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant