CN111613187B - 像素电路及驱动方法、显示基板及驱动方法和显示装置 - Google Patents

Abstract

本发明提供一种像素电路，包括：数据电压写入子电路、数据电压存储子电路、第一选通子电路、第二选通子电路、灰阶电压存储电容和液晶电容，数据电压写入子电路、数据电压存储子电路和第一选通子电路连接于第一节点，灰阶电压存储电容的第一端、液晶电容的第一端和第二选通子电路连接于第二节点；数据电压写入子电路被配置为：响应于扫描信号，将数据电压信号写入至数据电压存储子电路；第一选通子电路被配置为：响应于第一节点的电位的控制，将灰阶电压信号线与第二选通子电路导通，灰阶电压信号线在不同子帧加载不同的灰阶电压信号；第二选通子电路被配置为：响应于驱动信号，将第一选通子电路与第二节点导通。

Description

像素电路及驱动方法、显示基板及驱动方法和显示装置

技术领域

本发明涉及显示领域，具体涉及一种像素电路、像素电路的驱动方法、显示基板、显示基板的驱动方法和显示装置。

背景技术

目前，像素内存储电路(Memory-In-Pixel，MIP)可以通过内置的存储电容存储灰阶电压，从而在显示面板处于待机状态或显示静态画面(即静态显示模式)时，不再需要驱动电路对显示画面进行更新，从而降低了显示面板显示静态画面的更新频率，进而降低了显示面板的功耗。

但是，目前的像素内存储电路(Memory-In-Pixel，MIP)只能存储两种灰阶电压，显示效果有限。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种像素电路、像素电路的驱动方法、显示基板、显示基板的驱动方法和显示装置。

为了实现上述目的，本发明提供一种像素电路，用于在灰阶写入帧写入灰阶电压信号，其中，所述灰阶写入帧包括多个子帧，每个子帧包括数据电压写入阶段和灰阶电压写入阶段，所述像素电路包括：数据电压写入子电路、数据电压存储子电路、第一选通子电路、第二选通子电路、灰阶电压存储电容和液晶电容，所述数据电压写入子电路、所述数据电压存储子电路和所述第一选通子电路连接于第一节点，所述灰阶电压存储电容的第一端、所述液晶电容的第一端和所述第二选通子电路连接于第二节点，所述灰阶电压存储电容的第二端和所述液晶电容的第二端与公共电压线连接；

所述数据电压写入子电路被配置为：在每个所述子帧的所述数据电压写入阶段，响应于扫描信号线的扫描信号，将数据电压信号线的数据电压信号写入至所述数据电压存储子电路；

所述第一选通子电路被配置为：响应于所述第一节点的电位的控制，将灰阶电压信号线与所述第二选通子电路导通，所述灰阶电压信号线在不同子帧加载不同的所述灰阶电压信号；

所述第二选通子电路被配置为：在每个所述子帧的所述灰阶电压写入阶段，响应于驱动信号线的驱动信号，将所述第一选通子电路与所述第二节点导通。

可选地，所述数据电压写入子电路包括：数据电压写入晶体管，所述数据电压写入晶体管的第一极与所述数据电压信号线连接，所述数据电压写入晶体管的第二极与所述数据电压存储子电路连接，所述数据电压写入晶体管的栅极与所述扫描信号线连接。

可选地，所述第一选通子电路包括：第一选通晶体管，所述第一选通晶体管的第一极与所述灰阶电压信号线连接，所述第一选通晶体管的第二极与所述第二选通子电路连接，所述第一选通晶体管的栅极与所述第一节点连接。

可选地，所述第二选通子电路包括：第二选通晶体管，所述第二选通晶体管的第一极与所述第一选通子电路连接，所述第二选通晶体管的第二极与所述第二节点连接，所述第二选通晶体管的栅极与所述驱动信号线连接。

可选地，所述数据电压存储子电路包括：数据电压存储电容，所述数据电压存储电容的两端分别与所述第一节点和所述公共电压线连接。

本发明还提供一种像素电路的驱动方法，应用于上述的像素电路，其中，所述驱动方法包括：

在每个所述子帧的所述数据电压写入阶段，向所述扫描信号线提供扫描信号，以及向所述数据电压信号线提供数据电压信号，以使所述数据电压写入子电路将所述数据电压信号线的数据电压信号写入至所述数据电压存储子电路；

在每个所述子帧的所述灰阶电压写入阶段，向所述驱动信号线提供驱动信号，以使所述第二选通子电路将所述第一选通子电路与所述第二节点导通；

其中，对于多个所述子帧中的其中一个子帧，在该子帧的所述数据电压写入阶段，向所述数据电压信号线提供的数据电压信号为有效电平信号，以使所述灰阶电压信号线所加载的灰阶电压信号在该子帧的所述灰阶电压写入阶段传输至所述第二节点；在其他子帧的所述数据电压写入阶段，向所述数据电压信号线提供的数据电压信号为无效电平信号。

本发明还提供一种显示基板，包括多个像素，其中，每个所述像素中设置有上述的像素电路。

可选地，多个所述像素呈阵列排布，同一行所述像素电路连接同一条所述驱动信号线，多行所述像素电路所连接的所述驱动信号线连接在一起；

同一列所述像素电路连接同一条所述灰阶电压信号线，多列所述像素电路所连接的所述灰阶电压信号线连接在一起。

本发明还提供一种显示基板的驱动方法，其中，所述显示基板为上述的显示基板，多个所述像素呈阵列排布，同一行所述像素电路连接同一条所述扫描信号线，同一列所述像素电路连接同一条所述数据电压信号线，所述驱动方法包括在所述灰阶写入帧的每个子帧进行的以下步骤：

向每个所述像素电路所连接的所述灰阶电压信号线提供与所述子帧对应的灰阶电压信号；

逐行向每个所述像素电路所连接的所述扫描信号线提供所述扫描信号，每向其中一行所述像素电路提供所述扫描信号，均向各所述数据电压信号线提供所述数据电压信号，其中，当所述像素电路所在的所述像素的目标灰阶与所述子帧所对应的灰阶电压信号相对应时，向所述像素电路对应的所述数据电压信号线提供的所述数据电压信号为有效电平信号；

向每个所述像素电路对应的所述驱动信号线提供所述驱动信号。

本发明还挺一种显示装置，其中，包括上述的显示基板。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为传统的像素内存储电路的结构示意图；

图2为本发明实施例提供的像素电路的结构示意图；

图3为本发明实施例提供的像素电路的驱动时序图；

图4为本发明实施例提供的显示基板的结构示意图；

图5为本发明实施例提供的显示基板的驱动时序图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

除非另作定义，本发明实施例使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1为传统的像素内存储电路的结构示意图，如图1所示，传统的像素内存储电路包括：第一晶体管M11、第二晶体管M12、第三晶体管M13、第一反相器11、第二反相器12、灰阶电压存储电容Cst和液晶电容Clc。第一晶体管M11的栅极与扫描信号线Gate连接，第一晶体管M11的第一极与数据电压信号线Data连接，第一晶体管M11的第二极与第一反相器11的输入端连接，第一反向器11的输出端与第二反相器12的输入端连接，第二反相器12的输出端、第一反相器11的输入端和第一晶体管M11的第二极与第二晶体管M12的栅极连接，第二晶体管M12的第一极与数据电压信号线Data连接，第二晶体管M12的第二极与节点N11连接，第三晶体管M13的栅极与第一反相器11的输出端和第二反相器12的输入端连接，第三晶体管M13的第一极与公共电压线Vcom连接，第三晶体管M13的第二极与节点N11连接，灰阶电压存储电容Cst的第一端和液晶电容Clc的第一端均与节点N11连接，灰阶电压存储电容Cst的第二端和液晶电容Clc的第二端均与公共电压线Vcom连接。当向扫描信号线Gate提供的电压信号为有效电平信号，向数据电压信号线Data提供的电压信号为有效电平信号时，第一晶体管M11和第二晶体管M12开启，数据电压信号线Data的电压信号写入至灰阶电压存储电容Cst，当向扫描信号线Gate提供的电压信号为有效电平信号，向数据电压信号线Data提供的电压信号为无效电平信号时，第一晶体管M11和第三晶体管M13开启，公共电压线Vcom的电压信号写入至灰阶电压存储电容Cst。

然而，采用上述结构的像素内存储电路，只能向灰阶电压存储电容Cst写入两个灰阶(例如0和255)的电压信号，也就是说，该像素内存储电路所处的像素仅能显示两种灰阶，从而导致显示装置能够显示的色彩较少，导致显示画质较差。

有鉴于此，本发明提供一种像素电路，用于在灰阶写入帧写入灰阶电压信号，图2为本发明实施例提供的像素电路的结构示意图，图3为本发明实施例提供的像素电路的驱动时序图，结合图2和图3所示，灰阶写入帧包括多个子帧，每个子帧包括数据电压写入阶段T1和灰阶电压写入阶段T2，像素电路包括：数据电压写入子电路1、数据电压存储子电路2、第一选通子电路3、第二选通子电路4、灰阶电压存储电容Cst和液晶电容Clc，数据电压写入子电路1、数据电压存储子电路2和第一选通子电路3连接于第一节点N1，灰阶电压存储电容Cst的第一端、液晶电容Clc的第一端和第二选通子电路4连接于第二节点N2，灰阶电压存储电容Cst的第二端和液晶电容Clc的第二端与公共电压线Vcom连接。

数据电压写入子电路1被配置为：在每个子帧的数据电压写入阶段T1，响应于扫描信号线Gate的扫描信号，将数据电压信号线Data的数据电压信号写入至数据电压存储子电路2。第一选通子电路3被配置为：响应于第一节点N1的电位的控制，将灰阶电压信号线Vref与第二选通子电路4导通，灰阶电压信号线Vref在不同子帧加载不同的灰阶电压信号。第二选通子电路4被配置为：在每个子帧的灰阶电压写入阶段T2，响应于驱动信号线GateR的驱动信号，将第一选通子电路3与第二节点N2导通。

在本发明实施例中，灰阶写入帧是指用于向灰阶电压存储电容Cst写入灰阶电压信号的一帧。可以理解的是，显示装置在显示图像时，除灰阶写入帧之外还有非灰阶写入帧，例如在持续显示一静态画面时，除第一帧为灰阶写入帧之外，其余帧均可以为非灰阶写入帧。在非灰阶写入帧，可以利用灰阶电压存储电容Cst在灰阶写入帧所写入的灰阶电压信号向液晶电容Clc供电，以维持静态画面的显示，此时，无需每一帧都向像素电路提供驱动信号，可以降低驱动功耗。

在本发明实施例中，每个灰阶写入帧可以包括多个子帧，子帧的数量可以大于等于3。在每个子帧，灰阶电压信号线Vref所加载的灰阶电压信号均不同，当像素电路所处的像素的目标灰阶与灰阶电压信号线Vref当前所加载的灰阶电压信号相对应时，在数据电压写入阶段T1，向数据电压信号线Data提供的数据电压信号可以为有效电平信号，从而使灰阶电压信号在灰阶电压写入阶段T2可以被传输至第二节点N2，进而写入灰阶电压存储电容Cst。

在本发明实施例中，灰阶电压信号线Vref在不同子帧加载不同的灰阶电压信号，通过控制数据信号线Data的数据电压信号，即可在相应子帧将相应的灰阶电压信号写入至灰阶电压存储电容Cst，因此，相较于传统的像素内存储电路只能写入两个灰阶的灰阶电压信号而言，采用本发明实施例的像素电路，其可以向像素电路中写入更多的灰阶(大于等于3个)的灰阶电压信号，从而提高像素所能显示的灰阶的数量，进而改善显示效果。

下面对本发明实施例的像素电路的具体结构进行详细说明，需要说明的是，本发明实施例中的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。晶体管一般包括三个极：栅极、源极和漏极，晶体管中的源极和漏极在结构上是对称的，根据需要两者是可以互换的。在本发明实施例中，第一极和第二极中的一者为源极，另一者为漏极。

此外，按照晶体管特性，可将晶体管分为N型晶体管和P型晶体管。本发明中的“有效电平信号”是指能够控制相应晶体管导通的电压信号，“无效电平信号”是指能够控制相应晶体管截止的电压信号；因此，当晶体管为N型晶体管时，有效电平信号是指高电平信号，无效电平信号是指低电平信号；当晶体管为P型晶体管时，有效电平信号是指低电平信号，无效电平信号是指高电平信号。

如图2所示，在一些具体实施例中，数据电压写入子电路1包括：数据电压写入晶体管M1，数据电压写入晶体管M1的第一极与数据电压信号线Data连接，数据电压写入晶体管M1的第二极与数据电压存储子电路2连接，数据电压写入晶体管M1的栅极与扫描信号线Gate连接。

在一些具体实施例中，第一选通子电路3包括：第一选通晶体管M2，第一选通晶体管M2的第一极与灰阶电压信号线Vref连接，第一选通晶体管M2的第二极与第二选通子电路4连接，第一选通晶体管M2的栅极与第一节点N1连接。

在一些具体实施例中，第二选通子电路4包括：第二选通晶体管M3，第二选通晶体管M3的第一极与第一选通子电路3连接，第二选通晶体管M3的第二极与第二节点N2连接，第二选通晶体管M3的栅极与驱动信号线GateR连接。

在一些具体实施例中，数据电压存储子电路2包括：数据电压存储电容Cs，数据电压存储电容Cs的两端分别与第一节点N1和公共电压线Vcom连接。

在本发明实施例中，数据电压写入晶体管M1和第二选通晶体管M3均可以为金属氧化物薄膜晶体管，多个子帧可以包括五个子帧，分别为第一子帧Ta、第二子帧Tb、第三子帧Tc、第四子帧Td和第五子帧Te，在上述五个子帧中，灰阶电压信号线Vref依次加载五个灰阶电压信号，分别为第一灰阶电压信号V1、第二灰阶电压信号V2、第三灰阶电压信号V3、第四灰阶电压信号V4和第五灰阶电压信号V5。以像素电路所处的像素的目标灰阶所对应的灰阶电压为第三灰阶电压信号V3为例，具体地：

对于第一子帧Ta、第二子帧Tb、第四子帧Td和第五子帧Te，在数据写入阶段T1，向扫描信号线Gate提供扫描信号，向数据电压信号线Data提供的数据电压信号为无效电平信号(例如0v)，数据电压写入晶体管M1开启，第一选通晶体管M2截止；在灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，第二选通晶体管M3开启，但是，由于第一选通晶体管M2截止，因此，灰阶电压信号线Vref与第二选通晶体管M3的第一极之间为断路，灰阶电压信号线Vref所加载的第一灰阶电压信号V1、第二灰阶电压信号V2、第四灰阶电压信号V4和第五灰阶电压信号V5均无法传输至第二节点N2。

对于第三子帧Tc，在数据写入阶段T1，向扫描信号线Gate提供扫描信号，向数据电压信号线Data提供的数据电压信号为有效电平信号(例如5v)，此时，数据电压写入晶体管M1开启，第一选通晶体管M2开启；在灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，此时，第二选通晶体管M3开启，灰阶电压信号线Vref所加载的第三灰阶电压信号V3传输至第二节点N2，进而写入至灰阶电压存储电容Cst。

需要说明的是，在本发明实施例中，仅是以五个子帧为例进行说明，而非对子帧的数量所做的限制，在实际应用中，子帧的具体数量可以根据需要确定，而灰阶电压信号线Vref所加载的灰阶电压信号的数量则根据子帧的数量而确定。

本发明实施例还提供一种像素电路的驱动方法，应用于上述的像素电路，结合图2和图3所示，驱动方法包括：

在每个子帧的数据电压写入阶段T1，向扫描信号线Gate提供扫描信号，以及向数据电压信号线Data提供数据电压信号，以使数据电压写入子电路1将数据电压信号线Data的数据电压信号写入至数据电压存储子电路2。

在每个子帧的灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，以使第二选通子电路4将第一选通子电路3与第二节点N2导通。

其中，对于多个子帧中的其中一个子帧，在该子帧的数据电压写入阶段T1，向数据电压信号线Data提供的数据电压信号为有效电平信号，以使灰阶电压信号线Vref所加载的灰阶电压信号在该子帧的灰阶电压写入阶段T2传输至第二节点N2。在其他子帧的数据电压写入阶段T1，向数据电压信号线Data提供的数据电压信号为无效电平信号。

采用本发明实施例的驱动方法，其可以向像素电路中写入更多的灰阶(大于等于3个)的灰阶电压信号，从而提高像素所能显示的灰阶的数量，进而改善显示效果。

本发明实施例还提供一种显示基板，图4为本发明实施例提供的显示基板的结构示意图，如图4所示，该显示基板包括多个像素，每个像素中设置有上述的像素电路。

本发明实施例的显示基板采用上述的像素电路，因此，本发明实施例的显示基板可以向像素电路中写入更多的灰阶(大于等于3个)的灰阶电压信号，从而提高像素所能显示的灰阶的数量，进而改善显示效果，并且，本发明实施例的显示基板还可以在一个灰阶写入帧中，将多个灰阶电压信号分别写入多个像素电路中，从而在一帧灰阶写入帧内，使显示基板中各个像素均达到其所需的目标灰阶。

在一些具体实施例中，多个像素呈阵列排布，同一行像素电路连通同一条驱动信号线GateR，多行像素电路所连接的驱动信号线GateR连接在一起。同一列像素电路连接同一条灰阶电压信号线Vref，多列像素电路所连接的灰阶电压信号线Vref连接在一起。

在一些具体实施例中，同一行像素电路连接同一条扫描信号线，同一列像素电路连接同一条数据电压信号线。

图5为本发明实施例提供的显示基板的驱动时序图，结合图4和图5所示，多个像素包括像素a11至像素a35，其中，像素a11、像素a14、像素a22、像素a23、像素a25、像素a32和像素a34的目标灰阶为L0，目标灰阶L0所对应的灰阶电压信号为第一灰阶电压信号V1；像素a15、像素a24和像素a31的目标灰阶为L1，目标灰阶L1所对应的灰阶电压信号为第二灰阶电压信号V2；像素a13、像素a21和像素a35的目标灰阶为L3，目标灰阶L3所对应的灰阶电压信号为第四灰阶电压信号V4；像素a12和像素a33的目标灰阶为L4，目标灰阶L4所对应的灰阶电压信号为第五灰阶电压信号V5。多个子帧可以包括五个子帧，分别为第一子帧Ta、第二子帧Tb、第三子帧Tc、第四子帧Td和第五子帧Te，在上述五个子帧中，灰阶电压信号线Vref依次加载五个灰阶电压信号，分别为第一灰阶电压信号V1、第二灰阶电压信号V2、第三灰阶电压信号V3、第四灰阶电压信号V4和第五灰阶电压信号V5。下面以一帧灰阶写入帧为例，对本发明实施例的显示基板的工作过程进行说明。在第一子帧Ta中，第一灰阶电压信号V1在数据写入阶段T1，依次向扫描信号线GateA1、描信号线GateA2和描信号线GateA3提供扫描信号。其中，在向扫描信号线GateA1提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为有效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为有效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号；在向扫描信号线GateA2提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为有效电平信号，向数据电压信号线Data3提供的数据电压信号为有效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为有效电平信号；在向扫描信号线GateA3提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为有效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为有效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号。

在灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，此时，与目标灰阶L0对应的第一灰阶电压信号V1写入至像素a11、像素a14、像素a22、像素a23、像素a25、像素a32和像素a34的像素电路中。

在第二子帧Tb中，在数据写入阶段T1，依次向扫描信号线GateA1、描信号线GateA2和描信号线GateA3提供扫描信号。其中，在向扫描信号线GateA1提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为有效电平信号；在向扫描信号线GateA2提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为有效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号；在向扫描信号线GateA3提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为有效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号。

在灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，此时，与目标灰阶L1对应的第二灰阶电压信号V2写入至像素a15、像素a24和像素a31的像素电路中。

在第三子帧Tc中，在数据写入阶段T1，依次向扫描信号线GateA1、描信号线GateA2和描信号线GateA3提供扫描信号。其中，在向扫描信号线GateA1提供扫描信号时，向数据电压信号线Data1至数据电压信号线Data5提供的数据电压信号均为无效电平信号；在向扫描信号线GateA2提供扫描信号时，向数据电压信号线Data1至数据电压信号线Data5提供的数据电压信号均为无效电平信号；在向扫描信号线GateA3提供扫描信号时，向数据电压信号线Data1至数据电压信号线Data5提供的数据电压信号均为无效电平信号。

在灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，此时，第三灰阶电压信号V3没有被写入至像素的像素电路中。

在第四子帧Td中，在数据写入阶段T1，依次向扫描信号线GateA1、描信号线GateA2和描信号线GateA3提供扫描信号。其中，在向扫描信号线GateA1提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为有效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号；在向扫描信号线GateA2提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为有效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号；在向扫描信号线GateA3提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为有效电平信号。

在灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，此时，与目标灰阶L3对应的第四灰阶电压信号V4写入至像素a13、像素a21和像素a35的像素电路中。

在第五子帧Te中，在数据写入阶段T1，依次向扫描信号线GateA1、描信号线GateA2和描信号线GateA3提供扫描信号。其中，在向扫描信号线GateA1提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为有效电平信号，向数据电压信号线Data3提供的数据电压信号为无效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号；在向扫描信号线GateA2提供扫描信号时，向数据电压信号线Data1至数据电压信号线Data5提供的数据电压信号均为无效电平信号；在向扫描信号线GateA3提供扫描信号时，向数据电压信号线Data1提供的数据电压信号为无效电平信号，向数据电压信号线Data2提供的数据电压信号为无效电平信号，向数据电压信号线Data3提供的数据电压信号为有效电平信号，向数据电压信号线Data4提供的数据电压信号为无效电平信号，向数据电压信号线Data5提供的数据电压信号为无效电平信号。

在灰阶电压写入阶段T2，向驱动信号线GateR提供驱动信号，此时，与目标灰阶L4对应的第五灰阶电压信号V5写入至像素a12和像素a33的像素电路中。

综上，在一帧灰阶写入帧内，本发明实施例提供的显示基板将所需的第一灰阶电压信号V1、第二灰阶电压信号V2、第四灰阶电压信号V4和第五灰阶电压信号V5分别在不同的子帧写入至多个像素的像素电路中，从而在一帧灰阶写入帧内，使显示基板中各个像素均达到其所需的目标灰阶。

本发明实施例还提供一种显示基板的驱动方法，其中，显示基板为上述的显示基板，多个像素呈阵列排布，同一行像素电路连接同一条扫描信号线，同一列像素电路连接同一条数据电压信号线。结合图4和图5所示，驱动方法包括在灰阶写入帧的每个子帧进行的以下步骤：

向每个像素电路所连接的灰阶电压信号线Vref提供与子帧对应的灰阶电压信号。

逐行向每个像素电路所连接的扫描信号线提供扫描信号，每向其中一行像素电路提供扫描信号，均向各数据电压信号线提供数据电压信号，其中，当像素电路所在的像素的目标灰阶与子帧所对应的灰阶电压信号相对应时，向像素电路对应的数据电压信号线提供的数据电压信号为有效电平信号。其中，像素的目标灰阶与子帧所对应的灰阶电压信号相对应是指，像素在灰阶电压信号的驱动下能够到达目标灰阶。

向每个像素电路对应的驱动信号线GateR提供驱动信号。

采用本发明实施例的显示基板的驱动方法，其可以在一帧灰阶写入帧内，使显示基板中各个像素均达到其所需的目标灰阶。

本发明实施例还提供一种显示装置，其中，包括上述的显示基板。

该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种像素电路，用于在灰阶写入帧写入灰阶电压信号，其特征在于，所述灰阶写入帧包括多个子帧，每个子帧包括数据电压写入阶段和灰阶电压写入阶段，所述像素电路包括：数据电压写入子电路、数据电压存储子电路、第一选通子电路、第二选通子电路、灰阶电压存储电容和液晶电容，所述数据电压写入子电路、所述数据电压存储子电路和所述第一选通子电路连接于第一节点，所述灰阶电压存储电容的第一端、所述液晶电容的第一端和所述第二选通子电路连接于第二节点，所述灰阶电压存储电容的第二端和所述液晶电容的第二端与公共电压线连接；

所述数据电压写入子电路被配置为：在每个所述子帧的所述数据电压写入阶段，响应于扫描信号线的扫描信号，将数据电压信号线的数据电压信号写入至所述数据电压存储子电路；

所述第一选通子电路被配置为：响应于所述第一节点的电位的控制，将灰阶电压信号线与所述第二选通子电路导通，所述灰阶电压信号线在不同子帧加载不同的所述灰阶电压信号；

所述第二选通子电路被配置为：在每个所述子帧的所述灰阶电压写入阶段，响应于驱动信号线的驱动信号，将所述第一选通子电路与所述第二节点导通；

所述数据电压写入子电路包括：数据电压写入晶体管，所述数据电压写入晶体管的第一极与所述数据电压信号线连接，所述数据电压写入晶体管的第二极与所述数据电压存储子电路连接，所述数据电压写入晶体管的栅极与所述扫描信号线连接；

所述数据电压存储子电路包括：数据电压存储电容，所述数据电压存储电容的两端分别与所述第一节点和所述公共电压线连接；

其中，对于多个所述子帧中的其中一个子帧，在该子帧的所述数据电压写入阶段，所述数据电压写入晶体管被配置为：响应于所述数据电压信号线提供的数据电压信号，该数据电压信号为有效电平信号，所述第一选通子电路将所述灰阶电压信号线所加载的灰阶电压信号在该子帧的所述灰阶电压写入阶段传输至所述第二节点；在其他子帧的所述数据电压写入阶段，所述数据电压写入晶体管接收所述数据电压信号线提供的数据电压信号，该数据电压信号为无效电平信号。

2.根据权利要求1所述的像素电路，其特征在于，所述第一选通子电路包括：第一选通晶体管，所述第一选通晶体管的第一极与所述灰阶电压信号线连接，所述第一选通晶体管的第二极与所述第二选通子电路连接，所述第一选通晶体管的栅极与所述第一节点连接。

3.根据权利要求1所述的像素电路，其特征在于，所述第二选通子电路包括：第二选通晶体管，所述第二选通晶体管的第一极与所述第一选通子电路连接，所述第二选通晶体管的第二极与所述第二节点连接，所述第二选通晶体管的栅极与所述驱动信号线连接。

4.一种像素电路的驱动方法，应用于权利要求1至3中任一项所述的像素电路，其特征在于，所述驱动方法包括：

在每个所述子帧的所述数据电压写入阶段，向所述扫描信号线提供扫描信号，以及向所述数据电压信号线提供数据电压信号，以使所述数据电压写入子电路将所述数据电压信号线的数据电压信号写入至所述数据电压存储子电路；

在每个所述子帧的所述灰阶电压写入阶段，向所述驱动信号线提供驱动信号，以使所述第二选通子电路将所述第一选通子电路与所述第二节点导通；

其中，对于多个所述子帧中的其中一个子帧，在该子帧的所述数据电压写入阶段，向所述数据电压信号线提供的数据电压信号为有效电平信号，以使所述灰阶电压信号线所加载的灰阶电压信号在该子帧的所述灰阶电压写入阶段传输至所述第二节点；在其他子帧的所述数据电压写入阶段，向所述数据电压信号线提供的数据电压信号为无效电平信号。

5.一种显示基板，包括多个像素，其特征在于，每个所述像素中设置有如权利要求1至3中任一项所述的像素电路。

6.根据权利要求5所述的显示基板，其特征在于，多个所述像素呈阵列排布，同一行所述像素电路连接同一条所述驱动信号线，多行所述像素电路所连接的所述驱动信号线连接在一起；

同一列所述像素电路连接同一条所述灰阶电压信号线，多列所述像素电路所连接的所述灰阶电压信号线连接在一起。

7.一种显示基板的驱动方法，其特征在于，所述显示基板为权利要求5或6所述的显示基板，多个所述像素呈阵列排布，同一行所述像素电路连接同一条所述扫描信号线，同一列所述像素电路连接同一条所述数据电压信号线，所述驱动方法包括在所述灰阶写入帧的每个子帧进行的以下步骤：

向每个所述像素电路所连接的所述灰阶电压信号线提供与所述子帧对应的灰阶电压信号；

逐行向每个所述像素电路所连接的所述扫描信号线提供所述扫描信号，每向其中一行所述像素电路提供所述扫描信号，均向各所述数据电压信号线提供所述数据电压信号，其中，当所述像素电路所在的所述像素的目标灰阶与所述子帧所对应的灰阶电压信号相对应时，向所述像素电路对应的所述数据电压信号线提供的所述数据电压信号为有效电平信号；

向每个所述像素电路对应的所述驱动信号线提供所述驱动信号。

8.一种显示装置，其特征在于，包括权利要求5或6所述的显示基板。

Images