CN205122159U - 像素电路 - Google Patents

Abstract

一种像素电路，包括像素存储电路(102)与像素单元(104)。像素存储电路包括电压存储单元(106)、电压选择单元(108)以及第一开关单元(110)，电压选择单元依据电压存储单元输出的数据驱动电压选择提供对应的维持电压，第一开关单元于画面维持期间提供维持电压至像素单元，其中像素存储电路与像素单元所包括的晶体管为同一导电型的晶体管。

Description

像素电路

技术领域

本实用新型涉及显示装置，尤其涉及一种像素电路。

背景技术

薄膜晶体管液晶显示器(TFT-LCDs,ThinFilmTransistorLiquidCrystalDisplays)已成为现代显示科技产品的主流，尤其应用于手机上，有轻巧、方便携带等特点。随着液晶显示器的功率消耗问题越来越被重视，许多产品陆陆续续开始研发节省功率的方案，其中较多人使用的就是像素内的存储电路(MemoryInPixelcircuit，MIPcircuit)。MIP电路可以与TFT-LCD所使用的TFT在同一道制程下完成，不需额外嵌入，还能够使得显示屏幕在待机画面时，不需要经由数据驱动电路(Datadriver)提供液晶维持画面所需的电压，而是MIP电路主动去提供，如此可大大减少来自数据驱动电路的电源消耗，不但无需额外制程还可同时达到节省功率消耗的效果。

一般大型电子看板需要长时间开始并维持待机画面的显示器，因此极度需要有效的节省功率方式，但在大型电子看板上则只能使用非晶硅薄膜晶体管(a-SiTFT)，而MIP电路为使用多晶硅薄膜晶体管(Poly-SiTFT)进行设计。其中多晶硅薄膜晶体管可包括P型和N型两种类型的晶体管，相对于多晶硅薄膜晶体管(Poly-SiTFT)而言，使用非晶硅薄膜晶体管(a-SiTFT)所制作的显示器能够降低生产成本，且能够在低温下制作在大面积的玻璃基板上，提高生产速率，然而非晶硅薄膜晶体管只有N型晶体管可供使用，因此目前仍无有效的方式可在有效地节省大型电子看板的消耗功率。

实用新型内容

本实用新型提供一种像素电路，可应用于使用非晶硅薄膜晶体管的电路，而可有效地节省应用像素电路的显示装置的消耗功率。

本实用新型的像素电路包括像素单元以及像素存储电路。像素单元耦接第一扫描线与数据线，于第一扫描线的致能期间接收来自数据线的数据驱动电压。像素存储电路耦接第一扫描线、数据线以及像素单元，于画面维持期间依据数据驱动电压提供维持电压至像素单元，以维持驱动像素单元的电压，其中像素存储电路与像素单元所包括的晶体管为同一导电型的晶体管。进一步来说，像素存储电路可包括电压存储单元、电压选择单元以及第一开关单元。电压存储单元耦接第一扫描线与数据线，存储数据驱动电压。电压选择单元耦接电压存储单元，依据电压存储单元存储的数据驱动电压选择提供对应的维持电压。第一开关单元耦接电压选择单元与像素单元，于画面维持期间被控制信号导通，而提供维持电压至像素单元。

在本实用新型的一实施例中，上述电压存储单元包括第一晶体管以及存储电容。第一晶体管之漏极耦接数据线，第一晶体管的栅极耦接第一扫描线。存储电容耦接于第一晶体管的源极与接地之间，第一晶体管与存储电容的共同接点用以输出数据驱动电压。

在本实用新型的一实施例中，上述像素电路更包括第二开关单元，其耦接像素单元以及电压存储单元，耦接与第一扫描线相邻的第二扫描线，于第二扫描线的致能期间被第二扫描线的扫描信号导通，而将数据驱动电压输出至像素单元，其中第二扫描线被驱动的时间晚于第一扫描线被驱动的时间。

在本实用新型的一实施例中，上述第二开关单元包括第二晶体管，其耦接于第一晶体管的源极与像素单元之间，第二晶体管的栅极耦接第二扫描线。

在本实用新型的一实施例中，上述电压选择单元包括第一晶体管至第四晶体管。第一晶体管之漏极与栅极耦接参考电压。第二晶体管耦接于第一晶体管的源极与接地之间，第二晶体管的栅极耦接电压存储单元的输出端。第三晶体管之漏极耦接参考电压，第三晶体管的栅极耦接电压存储单元的输出端，第三晶体管的源极耦接第一开关单元。第四晶体管之漏极耦接接地，第四晶体管的栅极耦接第一晶体管与第二晶体管的共同接点，第四晶体管的源极耦接第一开关单元。

在本实用新型的一实施例中，上述电压选择单元的参考电压大于等于导通第三晶体管的电压。

在本实用新型的一实施例中，上述电压选择单元的参考电压为5伏特。

在本实用新型的一实施例中，上述第一开关单元包括晶体管，其耦接于电压选择单元的输出端与像素单元之间，晶体管的栅极耦接控制信号。

在本实用新型的一实施例中，上述像素单元包括晶体管以及液晶电容。晶体管之漏极耦接数据线，晶体管的源极耦接第一开关单元，晶体管的栅极耦接第一扫描线。液晶电容耦接于晶体管的源极与接地之间。

在本实用新型的一实施例中，上述像素存储电路与像素单元所包括的晶体管为N型晶体管。

如上所述，本实用新型实施例的像素存储电路与像素单元所包括的晶体管为同一导电型的晶体管，其中像素存储电路包括电压存储单元、电压选择单元以及第一开关单元，电压选择单元依据电压存储单元输出的数据驱动电压选择提供对应的维持电压，第一开关单元于画面维持期间提供维持电压至像素单元。由于像素存储电路使用同一导电型的晶体管，因此可应用于使用非晶硅薄膜晶体管的电路，有效地节省应用像素电路的显示装置的消耗功率。

为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是按照本实用新型一实施例的像素电路的示意图。

图2是按照本实用新型另一实施例的像素电路的示意图。

图3是按照本实用新型另一实施例的像素电路的示意图。

图4是按照图3实施例的像素电路中数据线、扫描线、液晶电容上电压以及控制信号的电压的波形示意图。

图5是按照本实用新型一实施例的液晶电容上的电压变化示意图。

图中标号统一说明如下：

102：像素存储电路

104：像素单元

106：电压存储单元

108：电压选择单元

110：开关单元

202：开关单元

SC1：控制信号

SL1、SL2：扫描线

DL1：数据线

M1～M8：晶体管

C1：存储电容

CLC：液晶电容

Vref：参考电压

FR1、FR2：画框

T1～T6：期间

具体实施方式

图1是按照本实用新型一实施例的像素电路的示意图，请参照图1。像素电路包括像素存储电路102以及像素单元104，其中，像素存储电路102耦接扫描线SL1、数据线DL1以及像素单元104，像素单元104耦接扫描线SL1与数据线DL1。像素单元104于扫描线SL1的致能期间接收来自数据线DL1的数据驱动电压。像素存储电路102可于画面维持期间依据数据线DL1的数据驱动电压提供维持电压至像素单元104，以维持驱动像素单元104的电压，其中像素存储电路102与像素单元104所包括的晶体管M1～M8为同一导电型的晶体管M1～M8，画面维持期间为在像素单元104被写入数据后，像素单元104保存被写入数据的期间。进一步来说，像素存储电路102可包括电压存储单元106、电压选择单元108以及开关单元110，其中电压存储单元106耦接扫描线SL1与数据线DL1，电压选择单元108耦接电压存储单元106与开关单元110，开关单元110更耦接至像素单元104。电压存储单元106可存储来自数据线DL1的数据驱动电压，电压选择单元108可依据电压存储单元106存储的数据驱动电压选择提供对应的维持电压，开关单元110则可接收一控制信号SC1，以于画面维持期间被控制信号SC1导通，而提供维持电压至像素单元104，以在画面维持期间协助像素单元104维持其像素数据电压。在本实施例中，由于像素存储电路102为使用同一导电型的晶体管，因此可应用于使用非晶硅薄膜晶体管的电路，而利用电压存储单元106所储存的电压作为维持电压来协助像素单元104维持其像素数据电压，可有效地节省应用像素电路的显示装置的消耗功率。

图2是按照本实用新型另一实施例的像素电路的示意图，请参照图2。本实例与图1实施例的不同之处在于，本实施例的像素存储电路102更包括开关单元202，其耦接电压存储单元106、像素单元104以及与扫描线SL1相邻的扫描线SL2，其中扫描线SL2被驱动的时间晚于扫描线SL1被驱动的时间。开关单元202可于扫描线SL2的致能期间被扫描线SL2上的扫描信号导通，而将数据驱动电压做为维持电压输出至像素单元104，以进一步协助像素单元104维持其像素数据电压。其中开关单元202被导通的时间点可例如与开关单元110的时间点相同，然不以此为限，在部份实施例中开关单元202被导通的时间点亦可例如早于开关单元110被导通的时间点。

图3是按照本实用新型另一实施例的像素电路的示意图，请参照图3。详细来说，图2实施例的像素电路可按照图3的方式来实施，在图3实施例中，电压存储单元106包括晶体管M1以及存储电容C1，晶体管M1耦接于数据线DL1与电压选择单元108之间，晶体管M1的栅极耦接扫描线SL1，存储电容C1则耦接于晶体管M1的源极与接地之间。像素单元104包括晶体管M2以及液晶电容CLC，晶体管M1耦接于数据线DL1与开关单元110之间，晶体管M1的栅极耦接扫描线SL1，液晶电容CLC则耦接于晶体管M2的源极与接地之间。开关单元202在本实施例中包括晶体管M3，其耦接于晶体管M1的源极与晶体管M2的源极之间，晶体管M3的栅极则耦接至扫描线SL2。电压选择单元108包括晶体管M4～M7，其中晶体管M4的栅极与漏极耦接参考电压Vref，晶体管M5耦接于晶体管M4的源极与接地之间，晶体管M5的栅极耦接晶体管M1的源极，晶体管M6的漏极与源极分别耦接参考电压Vref以及开关单元110，晶体管M6的栅极则耦接晶体管M1的源极，晶体管M7耦接于开关单元110与接地之间，晶体管M7的栅极则耦接晶体管M4、M5的共同接点。另外，开关单元110包括晶体管M8，其漏极耦接于晶体管M6的源极与晶体管M7的源极，晶体管M8的源极耦接液晶电容CLC，晶体管M8的栅极则用以接收控制讯号SC1。在本实施例中，上述晶体管M1～M8皆以N型晶体管实施，此外参考电压Vref大于等于导通晶体管M6的栅极电压，举例来说，若导通晶体管M6的栅极电压为5伏特，参考电压Vref可例如设定为5伏特，然不以此为限，随着应用电路的不同，参考电压Vref亦可设定为其他电压值。

图4是按照图3实施例的像素电路中数据线、扫描线、液晶电容上电压以及控制信号的电压的波形示意图，请同时参照图3与图4。如图4所示，假设在画框FR1期间，扫描线SL1被致能时(亦即在期间T1扫描线SL1上的电压为高逻辑电位时)，数据线DL1上的电压(亦即在期间T1数据线DL1提供的数据驱动电压)亦为高逻辑电位。当扫描线SL1被致能时，晶体管M1与晶体管M2被开启，此时存储电容C1与液晶电容CLC被数据驱动电压充电而使得存储电容C1与液晶电容CLC上的电压升高，晶体管M5与晶体管M6因其栅极电压随存储电容C1上的电压升高被开启，其中晶体管M5的开启又使得晶体管M7的栅极电压被拉低而处于关闭状态。在扫描线SL1进入画面维持期间后(亦即扫描线SL1上的电压转为低逻辑电位的期间T2与期间T3)，控制信号SC1转为高逻辑电位而开启晶体管M8，使得参考电压Vref(其电压大于或等于晶体管M6的栅极电压)可透过晶体管M6与晶体管M8对液晶电容CLC进行充电，而使得液晶电容CLC在扫描线SL1转为低逻辑电位后(亦即晶体管M2关闭后)，不会因电荷流失而使得其储存的像素数据电压(此时储存的像素数据电压为高逻辑电位的电压)下降，进而影响到画面的显示。

此外，在本实施例中，扫描线SL2在扫描线SL1转为低逻辑电位后接着被致能而转为高逻辑电位(亦即在期间T2转为高逻辑电位)，此时晶体管M3将被开启，而使得存储电容C1所储存的电荷亦可透过晶体管M3流向液晶电容CLC，进一步协助液晶电容CLC保持其储存的数据驱动电压。值得注意的是，由于本实例中在晶体管M1关闭的瞬间，晶体管M3也同时开启，如此可减少因晶体管M1的关闭对液晶电容CLC造成的耦合效应，减低液晶电容CLC上的电压异常的情形，如图5所示之液晶电容CLC上的电压变化示意图所示，同步开启晶体管M3可将液晶电容CLC上的电压抬升至高于像素数据电压VD1，然后才慢慢地随像素电路的操作回到像素数据电压VD1的电压准位。又，存储电容C1所储存的电荷可有助于拉高晶体管M6的栅极电压，避免晶体管M6源极上的电压变低，而无法有效地维持液晶电容CLC的像素数据电压。

另外，假设在画框FR2期间，扫描线SL1被致能时(亦即在期间T4扫描线SL1上的电压为高逻辑电位时)，数据线DL1上的电压(亦即在期间T4数据线DL1提供的数据驱动电压)为低逻辑电位。当扫描线SL1被致能时，晶体管M1与晶体管M2被开启，此时存储电容C1与液晶电容CLC中的电荷被释放而使得存储电容C1与液晶电容CLC上的电压降低至低逻辑电位，另外晶体管M5与晶体管M6因其栅极电压随存储电容C1上的电压降低而处于关闭状态，其中晶体管M5的关闭使得晶体管M7的栅极电压被参考电压Vref拉高而处于开启状态。在扫描线SL1进入画面维持期间后(亦即扫描线SL1上的电压转为低逻辑电位的期间T5与期间T6)，控制信号SC1转为高逻辑电位而开启晶体管M8，使得液晶电容CLC透过晶体管M8以及晶体管M7耦接至接地而进行放电，进而使得液晶电容CLC上的电压在扫描线SL1转为低逻辑电位后(亦即晶体管M2关闭后)被保持在低逻辑电位。

类似地，扫描线SL2在扫描线SL1转为低逻辑电位后接着被致能而转为高逻辑电位(亦即在期间T5转为高逻辑电位)，此时晶体管M3被开启，以进一步协助液晶电容CLC保持其储存的数据驱动电压，并减少因晶体管M1的关闭对液晶电容CLC造成的耦合效应，减低液晶电容CLC上的电压异常的情形。

如此将像素单元104与像素存储电路102的操作分隔开来，使得数据线DL1对液晶电容CLC的充电不会受到像素存储电路102的影响，而是在需要的时候才启动像素存储电路102，因此可确保即使像素存储电路102失去作用，像素电路也可回到使用一般传统一个晶体管及一个电容的操作方式。此外，由于本实施例可皆使用N型晶体管，因此可使用非晶硅薄膜晶体管取代多晶硅薄膜晶体管，大幅地减低成本开销以及制程难易度，并增加制程速度及可靠度。

综上所述，本实用新型实施例的像素存储电路与像素单元所包括的晶体管为同一导电型的晶体管，其中像素存储电路包括电压存储单元、电压选择单元以及开关单元。电压选择单元依据电压存储单元输出的数据驱动电压选择提供对应的维持电压，开关单元于画面维持期间提供维持电压至像素单元，如此藉由像素存储电路提供维持电压来维持像素单元的像素数据电压，即可不须藉由数据线驱动器透过数据线来提供维持电压给像素单元，而可关闭数据线驱动器的操作，以减少功率消耗。此外，由于像素存储电路使用同一导电型的晶体管，因此可应用于使用非晶硅薄膜晶体管的电路，可进一步有效地节省应用像素电路的显示装置的消耗功率。

虽然本实用新型已披露在以上实施例中，但其并非用以限定本实用新型，任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，故本实用新型的保护范围以权利要求书范围所界定为准。

Claims (10)

1.一种像素电路，其特征在于，包括：

一像素单元，耦接一第一扫描线与一数据线，于该第一扫描线的致能期间接收来自该数据线的数据驱动电压；以及

一像素存储电路，耦接该第一扫描线、该数据线以及该像素单元，于一画面维持期间依据该数据驱动电压提供一维持电压至该像素单元，以维持驱动该像素单元的电压，其中该像素存储电路与该像素单元所包括的晶体管为同一导电型的晶体管，该像素存储电路包括：

一电压存储单元，耦接该第一扫描线与该数据线，存储该数据驱动电压；

一电压选择单元，耦接该电压存储单元，依据该电压存储单元存储的该数据驱动电压选择提供对应的该维持电压；以及

一第一开关单元，耦接该电压选择单元与该像素单元，于该画面维持期间被一控制信号导通，而提供该维持电压至该像素单元。

2.如权利要求1所述的像素电路，其特征在于，所述电压存储单元包括：

一第一晶体管，其漏极耦接该数据线，该第一晶体管的栅极耦接该第一扫描线；以及

一存储电容，耦接于该第一晶体管的源极与接地之间，该第一晶体管与该存储电容的共同接点用以输出该数据驱动电压。

3.如权利要求2所述的像素电路，其特征在于，还包括：

一第二开关单元，耦接该像素单元以及该电压存储单元，耦接与该第一扫描线相邻的一第二扫描线，于该第二扫描线的致能期间被该第二扫描线的扫描信号导通，而将该数据驱动电压输出至该像素单元，其中该第二扫描线被驱动的时间晚于该第一扫描线被驱动的时间。

4.如权利要求3所述的像素电路，其特征在于，所述第二开关单元包括：一第二晶体管，耦接于该第一晶体管的源极与该像素单元之间，该第二晶体管的栅极耦接该第二扫描线。

5.如权利要求1所述像素电路，其特征在于，所述电压选择单元包括：

一第一晶体管，其漏极与栅极耦接一参考电压；

一第二晶体管，耦接于该第一晶体管的源极与接地之间，该第二晶体管的栅极耦接该电压存储单元的输出端；

一第三晶体管，其漏极耦接该参考电压，该第三晶体管的栅极耦接该电压存储单元的输出端，该第三晶体管的源极耦接该第一开关单元；以及

一第四晶体管，其漏极耦接该接地，该第四晶体管的栅极耦接该第一晶体管与该第二晶体管的共同接点，该第四晶体管的源极耦接该第一开关单元。

6.如权利要求5所述的像素电路，其特征在于，所述参考电压大于等于导通该第三晶体管的电压。

7.如权利要求6所述的像素电路，其特征在于，所述参考电压为5伏特。

8.如权利要求1所述的像素电路，其特征在于，所述第一开关单元包括：

一晶体管，耦接于该电压选择单元的输出端与该像素单元之间，该晶体管的栅极耦接该控制信号。

9.如权利要求1所述的像素电路，其特征在于，所述像素单元包括：

一晶体管，其漏极耦接该数据线，该晶体管的源极耦接该第一开关单元，该晶体管的栅极耦接该第一扫描线；以及

一液晶电容，耦接于该晶体管的源极与接地之间。

10.如权利要求1所述像素电路，其特征在于，所述像素存储电路与该像素单元所包括的晶体管为N型晶体管。