CN102708925B - 薄膜晶体管移位寄存器及其应用方法 - Google Patents

Abstract

本发明公开了一种TFT移位寄存器，包括：移位寄存功能部分和辅助部分，所述移位寄存功能部分，用于实现移位寄存功能；所述辅助部分，用于控制移位寄存功能部分中拉低点的电压，辅助PU点和OUT充放电，并抑制OUT的噪声；所述移位寄存器还包括：电容C2和TFT M14、M7，所述PU点连接电容C2和TFT M14的栅极，TFT M14的源极连接时钟端，TFT M14的漏极与TFT M7的栅极相连，TFT M7的源极连接VDD控制信号，TFT M7的漏极与输出端相连。本发明还公开了所述移位寄存器的实现方法、以及应用所述移位寄存器的液晶面板和显示设备，通过本发明，能够使所述移位寄存器的输出避开了输出端负载，可以保证信号不延迟变形，使得输出的信号更为理想。

Description

薄膜晶体管移位寄存器及其应用方法

技术领域

本发明涉及液晶显示器的移位寄存器技术，尤其涉及一种高稳定性薄膜晶体管移位寄存器及其应用方法。

背景技术

GOA(Gate Drive on Array)技术是液晶平板显示器中一种高技术水平设计，基本概念是将液晶面板(LCD Panel)的栅极驱动器(Gate driver)集成在玻璃基板上，形成对液晶面板的扫描驱动，其中所述栅极驱动器包括移位寄存器。相比于传统的晶粒软膜构装(Chip On Flex，COF)工艺和芯片直接绑定在玻璃(Chip on Glass，COG)的工艺，GOA技术不仅节省了成本，而且液晶面板可以做到两边对称的美观设计，也省去了栅极驱动集成电路(Gate IC)的焊接区域(Bonding区域)以及扇出(Fan-out)布线空间，进一步可以实现窄边框的设计；同时，由于可以省去Gate方向Bonding的工艺，对产品的产能和优良率的提升也比较有利。

但是，相比于COF和COG技术，GOA的设计也存在一定的问题，例如：由于非晶硅(a-Si)长期工作阈值电压漂移(Vth shift)所带来的电路寿命缩短的问题等。此外，由于a-Si的迁移率较低，为了满足电路中一些薄膜晶体管(TFT)较高离子(Ion)的要求，只能通过增大TFT的沟道宽度来满足，这样会带来空间上的尺寸增加和功耗的增加。在实际产品的GOA设计中，如何使用最少的电路元器件来实现移位寄存功能，同时又能在多个移位寄存电路级联的情况下，尽可能的保证输出理想的信号，是GOA设计的关键问题。

发明内容

有鉴于此，本发明的主要目的在于提供一种高稳定性薄膜晶体管移位寄存器及其实现方法和应用设备，能够在级联的情况下，输出较为理想的信号。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供了一种薄膜晶体管移位寄存器，包括：四个薄膜晶体管TFT和一个电容C1构成的移位寄存功能部分，以及八个TFT构成的辅助部分；其中，

所述移位寄存功能部分，用于实现移位寄存功能；

所述辅助部分，用于控制移位寄存功能部分中拉低PD点的电压，辅助拉高PU点和输出端OUT充放电，并抑制OUT的噪声；

所述移位寄存器还包括：电容C2和TFT M14、M7，所述PU点连接电容C2和TFT M14的栅极，TFT M14的源极连接时钟端，TFT M14的漏极与TFTM7的栅极相连，TFT M7的源极连接VDD控制信号，TFT M7的漏极与输出端相连。

其中，所述VDD控制信号为直流信号。

其中，所述移位寄存功能部分包括：TFT M1、TFT M2、TFT M3、TFT M4和电容C1；

所述移位寄存功能部分中，输入端连接TFT M1的源极和栅极，TFT M1的漏极、TFT M2的源极和TFT M3的栅极连接拉高PU点，TFT M2和TFT M4的栅极连接复位端，TFT M2和TFT M4的漏极接地，时钟端连接TFT M3的源极，TFT M3的漏极和TFT M4的源极与输出端相连，PU点经过电容C1与输出端相连；

所述辅助部分包括：TFT M5、TFT M6、TFT M8、TFT M9、TFT M10、TFT M11、TFT M12、TFT M13；

所述辅助部分，用于控制拉低PD点的TFT M5、TFT M6、TFT M8、TFT M9通过PD点连接TFT M10和TFT M11的栅极，TFT M10、TFT M11和TFT M12的漏极接地，TFT M10的源极连接PU点，TFT M11和TFT M12的源极与输出端相连，TFT M13的源极连接TFT M1的源极，TFT M13的漏极连接TFT M1的漏极。

本发明还提供了一种TFT移位寄存器的应用方法，所述方法应用在如权利要求1或2所述的移位寄存器中，所述方法包括：

对移位寄存器中的PU点充电后，将TFT M14接通；当系统时钟端信号为高时，接通TFT M7，输出VDD控制信号。

其中，所述VDD控制信号为直流信号。

其中，所述输出VDD控制信号，为：所述VDD控制信号作为前一行的输入信号和后一行的复位信号。

本发明还提供了一种液晶面板，所述液晶面板的玻璃基板上集成有如权利要求1至3任一项所述的移位寄存器。

本发明还提供了一种显示设备，包括液晶面板，所述液晶面板的玻璃基板上集成有如权利要求1至3任一项所述的移位寄存器。

本发明所提供的高稳定性薄膜晶体管移位寄存器及其实现方法和应用设备，在移位寄存器中增加设置电容C2和TFT M14、TFT M7，移位寄存器的PU点连接电容C2和TFT M14的栅极，TFT M14的源极连接时钟端，TFT M14的漏极与TFT M7的栅极相连，TFT M7的源极连接VDD控制信号，TFT M7的漏极与输出端相连。这样，可使所述移位寄存器的输出避开OUTPUT负载，从而保证信号不延迟变形，使得输出的信号更为理想。

附图说明

图1为12T1C结构的移位寄存器的电路结构图；

图2为本发明高稳定性的薄膜晶体管移位寄存器的电路结构图；

图3为本发明高稳定性的薄膜晶体管移位寄存器实现方法的流程示意图。

具体实施方式

本发明的基本思想是：在移位寄存器中增加设置电容C2和TFT M14、TFTM7，移位寄存器的PU点连接电容C2和TFT M14的栅极，TFT M14的源极连接时钟端，TFT M14的漏极与TFT M7的栅极相连，TFT M7的源极连接VDD控制信号，TFT M7的漏极与输出端相连。

下面结合附图和具体实施例对本发明的技术方案进一步详细阐述。

为了更好的理解本发明，首先介绍一下十二个TFT和一个电容(12T1C)单元组成的移位寄存器的基本结构。图1为12T1C结构的移位寄存器的电路结构图，如图1所示，所述移位寄存器中包括十二个TFT和一个电容，其中包括：TFT M1、TFT M2、TFT M3、TFT M4和电容C1构成的移位寄存功能部分，以及TFT M5、TFT M6、TFT M8、TFT M9、TFT M10、TFT M11、TFT M12、TFT M13构成的辅助部分；其中，

所述移位寄存功能部分中，输入端连接TFT M1的源极和栅极，TFT M1的漏极、TFT M2的源极和TFT M3的栅极连接PU点，TFT M2和TFT M4的栅极连接复位端，TFT M2和TFT M4的漏极接地，时钟端连接TFT M3的源极，TFT M3的漏极和TFT M4的源极与输出端相连，PU点经过电容C1也与输出端相连；

所述辅助部分中，用于控制PD点的TFT M5、TFT M6、TFT M8、TFT M9通过，PD点连接TFT M10和TFT M11的栅极，TFT M10、TFT M11和TFT M12的漏极接地，TFT M10的源极连接PU点，TFT M11和TFT M12的源极与输出端相连，TFT M13的源极连接TFT M1的源极，TFT M13的漏极连接TFT M1的漏极；

具体的，移位寄存功能部分中的TFT M1、TFT M2、TFT M3、TFT M4和电容C1实现了最基本的移位寄存功能：当输入端(INPUT)信号为高电位时，TFT M1开启对PU节点充电，当时钟端(CLK)的信号为高电位时，TFT M3导通了输出端(OUT)用以输出CLK的脉冲，同时电容C1的自举(Bootstrapping)作用将PU节点的电位进一步拉高；然后，下行输出的复位端(RESET)的信号将TFT M2和TFT M4打开与接地端(VSS)相连，对PU节点和OUT放电。但是，在最基本的移位寄存(4T1C)实现过程中，TFT M3的寄生电容会导致较大的功耗和噪声。

因此，进一步的在4T1C的基础上增加了辅助部分，其中，TFT M5、TFT M6、TFT M8、TFT M9四个TFT，用于控制PD点的电压，进而再通过TFT M10和TFT M11对PU和OUT放电；TFT M12则用来辅助抑制OUT的噪声，TFT M13辅助PU点的充电和放电。

但是，当输出端的负载很大时，会使得输出信号延迟变形。当多个GOA单元，即：前述的12T1C结构的移位寄存器级联时，INPUT信号和RESET信号的变形就会持续恶化，从而导致GOA的输出不够理想。

因此，本发明的移位寄存器电路结构做进一步改进，图2为本发明高稳定性的薄膜晶体管移位寄存器的电路结构图，如图2所示，在前述的12T1C移位寄存器结构基础上增加设置一个电容C2和TFT M14、TFT M7，12T1C移位寄存器的PU点连接电容C2和TFT M14的栅极，TFT M14的源极连接时钟端，TFT M14的漏极与TFT M7的栅极相连，TFT M7的源极连接VDD控制信号，TFT M7的漏极与输出端相连。

具体的，PU点连接电容C2和TFT M14的栅极，当PU点电压和CLK信号为高时，TFT M7打开，VDD控制信号连接TFT M7的源极，TFT M7的漏极当前的输出(图2中V(n))作为前一行的INPUT信号(图2中V(n-1))和后一行的RESET信号(图2中V(n+1))，这样，所述移位寄存器的输出就避开了OUTPUT负载，从而保证信号不延迟变形。其中，VDD控制信号为直流信号。

图3为本发明高稳定性的薄膜晶体管移位寄存器的应用方法的流程示意图，所述方法应用在如图2所述的移位寄存器中，如图3所示，所述方法包括：

步骤301，对移位寄存器中的PU点充电后，将TFT M14接通；

步骤302，当时钟端信号为高时，接通TFT M7，输出VDD控制信号。

其中，VDD控制信号为直流信号。所述输出VDD控制信号，具体为：所述VDD控制信号作为前一行的输入信号和后一行的复位信号。

本发明实施例还提供一种液晶面板，该液晶面板的玻璃基板上集成有图2所示的高稳定性的薄膜晶体管移位寄存器。

进一步地，本发明实施例还提供一种显示设备，该显示设备包括液晶面板，所述液晶面板的玻璃基板上集成有图2所示的高稳定性的薄膜晶体管移位寄存器。这里，所述显示设备，可以为手机、笔记本电脑、平板电脑、液晶显示器、监视器等具有显示功能的设备。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (8)

1.一种薄膜晶体管移位寄存器，包括：四个薄膜晶体管TFT和一个电容C1构成的移位寄存功能部分，以及八个TFT构成的辅助部分；其中，

所述移位寄存功能部分，用于实现移位寄存功能；

所述辅助部分，用于控制移位寄存功能部分中拉低PD点的电压，辅助拉高PU点和输出端OUT充放电，并抑制OUT的噪声；

其特征在于，所述移位寄存器还包括：电容C2和TFT M14、M7，所述PU点连接电容C2和TFT M14的栅极，TFT M14的源极连接时钟端，TFT M14的漏极与TFT M7的栅极相连，TFT M7的源极连接VDD控制信号，TFT M7的漏极与输出端相连。

2.根据权利要求1所述的移位寄存器，其特征在于，所述VDD控制信号为直流信号。

3.根据权利要求1或2所述的移位寄存器，其特征在于，所述移位寄存功能部分包括：TFT M1、TFT M2、TFT M3、TFT M4和电容C1；

所述移位寄存功能部分中，输入端连接TFT M1的源极和栅极，TFT M1的漏极、TFT M2的源极和TFT M3的栅极连接拉高PU点，TFT M2和TFT M4的栅极连接复位端，TFT M2和TFT M4的漏极接地，时钟端连接TFT M3的源极，TFT M3的漏极和TFT M4的源极与输出端相连，PU点经过电容C1与输出端相连；

所述辅助部分包括：TFT M5、TFT M6、TFT M8、TFT M9、TFT M10、TFT M11、TFT M12、TFT M13；

所述辅助部分，用于控制拉低PD点的TFT M5、TFT M6、TFT M8、TFT M9，通过PD点连接TFT M10和TFT M11的栅极，TFT M10、TFT M11和TFT M12的漏极接地，TFT M10的源极连接PU点，TFT M11和TFT M12的源极与输出端相连，TFT M13的源极连接TFT M1的源极，TFT M13的漏极连接TFT M1的漏极。

4.一种TFT移位寄存器的应用方法，其特征在于，所述方法应用在如权利要求1或2所述的移位寄存器中，所述方法包括：

对移位寄存器中的PU点充电后，将TFT M14接通；当系统时钟端信号为高时，接通TFT M7，输出VDD控制信号。

5.根据权利要求4所述的方法，其特征在于，所述VDD控制信号为直流信号。

6.根据权利要求4或5所述的方法，其特征在于，所述输出VDD控制信号，为：所述VDD控制信号作为前一行的输入信号和后一行的复位信号。

7.一种液晶面板，其特征在于，所述液晶面板的玻璃基板上集成有如权利要求1至3任一项所述的移位寄存器。

8.一种显示设备，包括液晶面板，其特征在于，所述液晶面板的玻璃基板上集成有如权利要求1至3任一项所述的移位寄存器。