CN207781164U - 一种残影消除电路、显示装置及其驱动电路 - Google Patents

Abstract

本实用新型实施例提供一种残影消除电路、显示装置及其驱动电路，涉及显示技术领域，用于解决TFT‑LCD关机残影的问题。该残影消除电路包括比较模块、拉高模块和拉低模块，比较模块用于比较背光输入电压端和参考电压端的电压大小，并将比较结果输出至控制节点；拉高模块用于在控制节点的控制下，将信号输出端的电位拉高至第一电压端的电位；拉低模块用于在控制节点的控制下，将信号输出端的电位低至第二电压端的电位；其中，显示面板的逻辑输入电压端向第一电压端提供信号。

Description

一种残影消除电路、显示装置及其驱动电路

技术领域

本实用新型涉及显示技术领域，尤其涉及一种残影消除电路、显示装置及其驱动电路。

背景技术

TFT-LCD(英文全称：Thin Film Transistor-Liquid Crystal Display，中文全称：薄膜晶体管液晶显示器)是目前常见的显示器产品，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。

TFT-LCD在工作时，TFT-LCD的显示面板中的每个像素会因充电而累积电荷。TFT-LCD在关机时，这些电荷会残留在像素(pixel)中慢慢消失，导致的问题是残留在像素中的电荷会使得TFT-LCD的显示面板在下次开机时显示上次关机时的画面，严重的甚至会导致液晶发生极化，进而产生残像，该残像通常在长时间后才能消失，导致TFT-LCD存在关机残影的问题。

实用新型内容

本实用新型的实施例提供一种残影消除电路、显示装置及其驱动电路，用于解决TFT-LCD关机残影的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

本实用新型实施例的第一方面，提供一种残影消除电路，包括比较模块、拉高模块和拉低模块；所述比较模块连接背光模组的背光输入电压端、参考电压端和控制节点，所述比较模块用于比较所述背光输入电压端和所述参考电压端的电压大小，并将比较结果输出至所述控制节点；所述拉高模块连接所述控制节点、第一电压端和信号输出端，所述拉高模块用于在所述控制节点的控制下，将所述信号输出端的电位拉高至所述第一电压端的电位；所述拉低模块连接所述控制节点、第二电压端和所述信号输出端，所述拉低模块用于在所述控制节点的控制下，将所述信号输出端的电位拉低至所述第二电压端的电位；其中，显示面板的逻辑输入电压端向所述第一电压端提供信号。

可选的，所述残影消除电路还包括分压模块；所述分压模块连接所述背光输入电压端、所述比较模块和第三电压端，所述分压模块用于对所述背光输入电压端的电压进行分压，并将分压结果输出至所述比较模块。

可选的，所述残影消除电路还包括：第一反向模块，所述第一反向模块连接所述控制节点和所述拉高模块，所述第一反向模块用于对所述控制节点的电平进行反向，并将反向电平输出至所述拉高模块；或者，第二反向模块，所述第二反向模块连接所述控制节点和所述拉低模块，所述第二反向模块用于对所述控制节点的电平进行反向，并将反向电平输出至所述拉低模块。

可选的，所述残影消除电路还包括掉电时序控制模块；所述掉电时序控制模块连接所述背光输入电压端和所述逻辑输入电压端，所述掉电时序控制模块用于在显示装置关机时，控制所述逻辑输入电压端的信号晚于所述背光输入电压端的信号掉电。

可选的，所述残影消除电路还包括延时模块，所述延时模块连接所述逻辑输入电压端，所述延时模块用于将所述逻辑输入电压端在显示装置关机前的信号保持预定时间。

可选的，所述比较模块包括电压比较器，所述电压比较器的第一输入端连接所述背光输入电压端，第二输入端连接所述参考电压端，输出端连接所述控制节点；和/或，所述拉低模块包括第一开关，所述第一开关的控制端连接所述控制节点，输入端连接所述第二电压端，输出端连接所述信号输出端；和/或，所述拉高模块包括第二开关，所述第二开关的控制端连接所述控制节点，输入端连接所述第一电压端，输出端连接所述信号输出端。

可选的，所述分压模块包括第一电阻和第二电阻；所述第一电阻的一端连接所述背光输入电压端，另一端连接所述比较模块和所述第二电阻的一端；所述第二电阻的另一端连接第三电压端。

可选的，所述延时模块包括延时继电器或RC延时电路。

本实用新型实施例的第二方面，提供一种显示装置的驱动电路，包括如第一方面所述的残影消除电路。

本实用新型实施例的第三方面，提供一种显示装置，包括如第二方面所述的驱动电路。

本实用新型实施例提供一种残影消除电路、显示装置及其驱动电路，该残影消除电路包括比较模块、拉高模块和拉低模块；其中，比较模块用于比较背光输入电压端和参考电压端的电压大小，并将比较结果输出至控制节点；拉高模块用于在控制节点的控制下，将信号输出端的电位拉高至第一电压端的电位；拉低模块用于在控制节点的控制下，将信号输出端的电位低至第二电压端的电位；其中，显示面板的逻辑输入电压端向第一电压端提供信号。

基于此，在显示装置正常工作时，背光输入电压端的电压大于参考电压端的电压，则比较模块输出高电平至控制节点，此时拉高模块在控制节点的控制下不工作；拉低模块在控制节点的控制下将信号输出端的电位拉低至第二电压端的电位。结合上述，显示装置正常工作时，该残影消除电路不输出残影消除信号。在显示装置关机时，背光输入电压端的电压会掉电，当掉电至背光输入电压端的电压小于参考电压端的电压，则比较模块输出低电平至控制节点；此时拉低模块在控制节点的控制下不工作；拉高模块在控制节点的控制下，将信号输出端的电位拉高至第一电压端的电位；此时信号输出端输出残影消除信号，显示面板内的所有晶体管被打开，显示面板的各个像素内的电荷可以通过各晶体管流出，由于极性相反的原因像素内的电荷中和，从而有效消除关机残影；这样一来，可以解决显示装置例如TFT-LCD关机残影的问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种系统端电路的示意图；

图2为本实用新型实施例提供的一种残影消除电路的模块结构图；

图3为图2所示的残影消除电路包括分压模块时的模块结构图；

图4a为图3所示的残影消除电路包括第一反向模块的模块结构图；

图4b为图3所示的残影消除电路包括第二反向模块的模块结构图；

图5为本实用新型实施例提供的一种残影消除电路的工作时序图；

图6为图4a所示的残影消除电路包括掉电时序控制模块的模块示意图；

图7为图4a所示的残影消除电路包括延时模块的模块示意图；

图8为本实用新型实施例提供的图6或图7所示的残影消除电路的一种工作时序图；

图9为本实用新型实施例提供的一种残影消除电路的结构图。

附图标记：

10-比较模块；20-拉高模块；30-拉低模块；40-分压模块；50-第一反向模块；50’-第二反向模块；60-掉电时序控制模块；70-延时模块。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

根据TFT(英文全称：Thin Film Transistor，中文名称：薄膜晶体管)制作材料的不同，TFT-LCD可以分为a-si(非晶硅)产品和Oxide(氧化物)产品。根据IC(英文全称：Integrated Circuit，中文全称：集成电路)绑定方式的不同，a-si显示器可以分为COG(英文全称：Chip On Glass，中文全称：IC直接绑定在玻璃上)产品和GOA产品(英文全称：Gatedriver On Array，中文名称：栅极驱动电路集成在基板上)产品。其中，由于Oxide产品具有优秀的电荷保持性能，因此经常被用来做低频产品。

TFT-LCD包括显示面板和用于向显示面板提供背光的背光模组。图1为现有TFT-LCD的系统端电路的示意图，其中，逻辑输入电压端VDDIN用于向显示面板提供逻辑输入电压，背光输入电压端VLEDIN用于向背光模组提供背光输入电压。当TFT-LCD处于开机状态时，向逻辑输入电压端VDDIN和背光输入电压端VLEDIN供电，以驱动显示面板和背光模组工作。当TFT-LCD关机时，逻辑输入电压端VDDIN和背光输入电压端VLEDIN几乎同时掉电。需要说明的是，如图1所示，向逻辑输入电压端VDDIN输入逻辑输入电压，该逻辑输入电压通过电路连接器(英文全称：Connector，英文简称：CN)输入至显示面板的PMIC(英文全称：PowerManagement IC，中文名称：集成电源管理电路)后，可以转换为显示面板的公共电极电压以及晶体管的开启电压VGH等，其中图1中未示出PMIC。

为了解决关机残影的问题，现有的a-si产品提出一种信号强制拉高(英文全称：Output ALL-ON Control，英文简称：XON)电路。该电路当逻辑输入电压VDDIN掉电到某一数值时开始启动。COG产品会将该掉电信号发送给驱动栅线的IC(也称Gate IC)，Gate IC接收信号后，控制所有行栅线同时输出高电平，从而将TFT-LCD的所有像素同时打开；GOA产品中的电平转换单元在接收该掉电信号后，会将低电压端的低电平VGL拉高至高电平端的高电平VGH，从而使得显示面板中的所有像素同时打开；这样一来，像素内的电荷可以通过显示面板中的TFT流出，由于极性相反的原因像素内的电荷中和，最终消除关机残影。

但是目前的XON电路存在一定的缺陷，由于像素放电时间不足等原因，经常会出现像素放电不完全的现象，从而仍然可能存在关机残影。对于Oxide产品来说，当利用上述XON电路消除关机残影时，由于其优秀的电荷保持性能，因此更加容易产生关机残影。所以使用目前的XON电路消除Oxide产品的关机残影的效果较差。基于此，本实用新型实施例提供了一种新的残影消除电路，以至少解决上述问题的部分。

实施例一

本实用新型实施例提供了一种新的残影消除电路，如图2所示，包括比较模块10、拉高模块20和拉低模块30，具体的，

比较模块10连接如图1所示的背光模组的背光输入电压端VLEDIN、参考电压端VREF和控制节点P，比较模块10用于比较背光输入电压端VLEDIN和参考电压端VREF的电压大小，并将比较结果输出至控制节点P。

拉高模块20连接控制节点P、第一电压端VGH和信号输出端VOUT，拉高模块20用于在控制节点P的控制下，将信号输出端VOUT的电位拉高至第一电压端VGH的电位，即将第一电压端VGH的信号输出至信号输出端VOUT。

拉低模块30连接控制节点P、第二电压端VGL和信号输出端VOUT，拉低模块30用于在控制节点P的控制下，将信号输出端VOUT的电位拉低至第二电压端VGL的电位，即将第二电压端VGL的信号输出至信号输出端VOUT。其中，显示面板的逻辑输入电压端(图2中未示出)VDDIN向第一电压端VGH提供信号。

需要说明的是，第一、本实用新型实施例提供的背光输入电压端VLEDIN和逻辑输入电压端VDDIN与现有显示装置(TFT-LCD)中的背光输入电压端VLEDIN和逻辑输入电压端VDDIN相同，前述已经进行了详细的说明，本实用新型实施例对此不再赘述。

第二、本领域技术人员悉知，显示面板各晶体管的开启电压VGH、公共电极电压VCOM等均是由逻辑输入电压端VDDIN输入的逻辑输入电压转换而来。因此认为显示面板的逻辑输入电压端VDDIN向第一电压端VGH提供信号。

基于此，本实用新型提供一种残影消除电路，在显示装置正常工作时，比较模块10比较背光输入电压端VLEDIN的电压和参考电压端VREF的电压，该电压满足VLEDIN＞VREF，则比较模块10输出高电平至控制节点P，此时拉高模块20在控制节点P的控制下不工作；拉低模块30在控制节点P的控制下将信号输出端VOUT的电位拉低至第二电压端VGL的电位。综上显示装置正常工作时，该残影消除电路不输出残影消除信号。在显示装置关机时，背光输入电压端VLEDIN的电压会掉电，比较模块10比较背光输入电压端VLEDIN的电压和参考电压端VREF的电压，当背光输入电压端VLEDIN的电压掉电至VLEDIN＜VREF，则比较模块10输出低电平至控制节点P；此时拉低模块30在控制节点P的控制下不工作；拉高模块20在控制节点P的控制下，将信号输出端VOUT的电位拉高至第一电压端VGH的电位；此时信号输出端VOUT输出残影消除信号，显示面板内的所有晶体管被打开，显示面板的各个像素内的电荷可以通过各晶体管流出，由于极性相反的原因像素内的电荷中和，从而有效消除关机残影；这样一来，可以解决TFT-LCD关机残影的问题。

结合上述，本实施例的残影消除电路以背光输入电压端VLEDIN作为该残影消除电路是否输出残影消除信号的控制端。

在此基础上，通常参考电压端VREF的电压较小，而背光输入电压端VLEDIN的电压较大，在显示装置关机时，侦测到背光输入电压端VLEDIN掉电至小于参考电压端VREF需要的时间较长。由于显示装置关机时，背光输入电压端VLEDIN和逻辑输入电压端VDDIN几乎同时掉电，且第一电压端VGH的信号由逻辑输入电压端VDDIN提供，若侦测显示装置关机的过程需要时间较长，则残影消除电路的信号输出端VOUT的电压可能并未达到显示面板中各晶体管的开启电压(即第一电压端VGH的电压)，从而消除显示面板中各个像素内的电荷的效果较差。因此为了减少侦测显示装置关机的时间，可选的，如图3所示，本实施例的残影消除电路还包括分压模块40，背光输入电压端VLEDIN通过分压模块与比较模块10相连接，具体的，分压模块40连接背光输入电压端VLEDIN、比较模块10和第三电压端GND，分压模块40用于对背光输入电压端VLEDIN的电压进行分压，并将分压结果输出至比较模块10，其中本实施例如图3所示，背光输入电压端VLEDIN分压后的电压用VXON表示。在此情况下，比较模块10比较电压VXON和参考电压端VREF的电压大小以侦测显示装置是否关机时需要的时间较短，从而可以减少侦测显示装置关机的时间，提高残影消除电路的残影消除效果。

在此基础上，结合上述，显示装置正常工作或者关机时，拉高模块20和拉低模块30中仅有一个模块工作。若拉高模块20和拉低模块30均包括开关器件(例如继电器或者晶体管等)，由于二者均是在控制节点P的控制下工作，因此需要使得拉高模块20与拉低模块30的开关器件类型相反，以开关器件为晶体管为例，若拉高模块20的晶体管为N型晶体管，则拉低模块30的晶体管应为P型晶体管。在此情况下，才能使得在控制节点P的控制下，使得拉高模块20和拉低模块30中仅有一个模块工作。这样一来，由于不同类型的开关器件的制作工艺不同等问题，可能会增加该残影消除电路的制作成本。

为了避免该问题，可选的，如图4a所示，残影消除电路还可以包括第一反向模块50，第一反向模块50连接控制节点P和拉高模块30，第一反向模块50用于对控制节点P的电平进行反向，并将反向电平输出至拉高模块30。或者如图4b所示，残影消除电路还可以包括第二反向模块50’，第二反向模块50’连接控制节点P和拉低模块30，第二反向模块50’用于对控制节点P的电平进行反向，并将反向电平输出至拉低模块30。

在此情况下，通过上述第一反向模块50或者第二反向模块50’对控制节点P的电平进行反向，以使得用于控制拉高模块20和拉低模块30的电平相反，从而拉高模块20和拉低模块30可以选择相同类型的开关器件，以避免需要不同类型的开关器件的问题。当然，残影消除电路也可以同时包括上述第一反向模块50和第二反向模块50’，但这样一来实际控制拉高模块20和拉低模块30的电平仍相同，此时仍需不同类型的开关器件，且会增加显示装置的制作成本，因此优选的，本实施例提供的残影消除电路包括上述第一反向模块50与第二反向模块50’中的一个。

在此基础上，如图5所示，显示装置关机时，背光输入电压端VLEDIN和逻辑输入电压端VDDIN几乎同时掉电，残影消除电路仅能工作较短的时间(例如TFT全部打开时间段仅几十毫秒左右)，使得显示面板的各像素的放电时间较短，像素内的电荷无法完全中和。且由于残影消除电路开始工作时，第一电压端VGH的电压已经在掉电，因此信号输出端VOUT的输出电压并未达到显示面板中各晶体管的栅极开启电压，使得各晶体管无法充分打开，因此像素内的电荷无法充分流出，导致残影消除电路消除关机残影的效果不理想，且对于Oxide产品来说消除关机残影的效果更不理想。

为了避免该问题，可选的，如图6所示，本实用新型实施例提供的残影消除电路还包括掉电时序控制模块60，掉电时序控制模块60连接背光输入电压端VLEDIN和逻辑输入电压端VDDIN，掉电时序控制模块60用于在显示装置关机时，控制逻辑输入电压端VDDIN的信号晚于背光输入电压端VLEDIN的信号掉电。即相对于显示装置关机时背光输入电压端VLEDIN的信号立即掉电，逻辑输入电压端VDDIN在显示装置关机前的信号可以延长一定时间。

或者如图7所示，残影消除电路还包括延时模块70，延时模块70连接如图1所示的逻辑输入电压端VDDIN，延时模块70用于将逻辑输入电压端VDDIN在显示装置关机前的信号保持预定时间，即显示装置关机时，逻辑输入电压端VDDIN的信号实际晚于背光输入电压端VLEDIN的信号掉电。

需要说明的是，本实用新型实施例不限定逻辑输入电压端VDDIN的信号晚于背光输入电压端VLEDIN的信号掉电的具体时长，或者上述预定时间的大小，其可以根据实际需求进行选择。可以理解的是，显示装置关机时，逻辑输入电压端VDDIN相对于背光电压输入端VLEDIN延时掉电时间越长，则显示面板中的各像素的放电时间就越长。

在此情况下，如图8所示，显示装置关机时，当背光输入电压端VLEDIN的电压掉电至VLEDIN＜VREF时，在掉电时序控制模块60的控制下，逻辑输入电压端VDDIN还未掉电，或者延时模块70将逻辑输入电压端VDDIN在显示装置关机前的信号保持预定时间。这样一来，当拉高模块20在控制节点P的控制下，将信号输出端VOUT的电位拉高至第一电压端VGH的电位，即信号输出端VOUT输出残影消除信号时，由于逻辑输入电压端VDDIN的信号可以保持预定时间，因此第一电压端VGH的信号可以保持预定时间，从而能延长显示面板的各像素的放电时间，使得显示面板中的晶体管(TFT)全部打开，各像素内的电荷充分中和；同时在该预定时间内，信号输出端VOUT的输出电压能达到显示面板中各晶体管的栅极开启电压，从而保证显示面板的各晶体管充分打开，从而使得像素内的电荷充分流出，进而更有效的消除关机残影。且对于电荷保持性能较好的Oxide产品，由于通过掉电时序控制模块60或者延时模块70能将各晶体管充分打开，并延长了各晶体管打开的时间，从而延长了关机时各像素的放电时间，使得显示面板中各像素内的电荷更好的中和，进而更好的消除关机残影。

以下，结合图9对本实用新型实施例提供的残影消除电路的各个模块的具体电路结构进行举例说明。

比较模块10包括电压比较器OP，电压比较器OP的第一输入端连接背光输入电压端VLEDIN，第二输入端连接参考电压端VREF，输出端连接控制节点P。

需要说明的是，图9中，电压比较器OP的第一输入端通过第一电阻R1和第二电阻R2与背光输入电压端VLEDIN相连接，当然，也可以不设置第一电阻R1和第二电阻R2，电压比较器OP的第一输入端直接与背光输入电压端VLEDIN相连接，本实施对此不限定。

需要说明的是，可以以第一输入端作为电压比较器OP的同相输入端，第二输入端作为反相输入端；也可以以第一输入端作为电压比较器OP的反相输入端，第二输入端作为同相输入端，本实施例对此不做限定。根据电压比较器OP的工作原理，当同相输入端的电压大于反相输入端的电压时，电压比较器OP的输出端输出高电平；当同相输入端的电压小于反相输入端的电压时，电压比较器OP的输出端输出低电平。本实用新型实施例均以第一输入端为电压比较器OP的同相输入端，第二输入端作为反相输入端为例进行说明。

分压模块40包括第一电阻R1和第二电阻R2。第一电阻R1的一端连接背光输入电压端VLEDIN，另一端连接电压比较器OP的第一输入端VXON。第二电阻R2的一端连接电压比较器OP的第一输入端VXON，另一端连接第三电压端GND。

需要说明的是，第三电压端GND的电位可以为0，也可以与第二电压端VGL的电位相同，本实施例对此不作限定。

拉低模块30包括第一开关M1，第一开关M1的控制端连接控制节点P，输入端连接第二电压端VGL，输出端连接信号输出端VOUT。

拉高模块20包括第二开关M2，第二开关M2的控制端连接控制节点P，输入端连接第一电压端VGH，输出端连接信号输出端VOUT。

需要说明的是，当第一开关M1导通时，信号输出端VOUT的电位被拉低至第二电压端VGL的电位；当第二开关M2导通时，信号输出端VOUT的电位被拉高至第一电压端VGH的电位。图9中，上述第一开关M1和第二开关M2均为MOS管(英文全称：Metal OxideSemiconductor，中文名称：场效应管)；当然上述开关也可以为继电器等开关元件，本实施例对此不限定。

在此基础上，以残影消除电路包括第一反向模块50为例，可选的如图9所示，第一反向模块50包括非门逻辑电路L，非门逻辑电路L的输入端连接控制节点P，输出端连接第二开关管M2的控制端。

需要说明的是，本领域技术人员可以理解，在对控制节点P的电平进行反向时，第一反向模块50也可以为其他逻辑电路，例如与非门逻辑电路，具体的，与非门逻辑电路的第一输入端连接高电平信号端(即第一输入端的电平V＝1)，第二输入端连接控制节点P，输出端连接第二开关管M2的控制端。当控制节点P的电平V_P＝0时，进行与非逻辑运算后，输出端的电平为1；当控制节点P的电平V_P＝1时，进行与非逻辑运算后，输出端的电平为0，从而也可以通过与非门实现对控制节点P的电平的反向。因此本实用新型实施例不限定第一反向模块50的结构。此外第二反向模块50’的结构与第一反向模块50的结构和工作原理相同，本实施例对此不再赘述。

此外优选的，如图9所示，本实施例提供的残影消除电路还可以包括第一电容C1，第一电容C1的一极连接控制节点P，另一极连接第三电压端GND。在此情况下，第一电容C1可以稳定控制节点P的电位。

可选的，如图9所示，该残影消除电路还可以包括第三电阻R3，第一电阻R3的一端连接第一电压端VGH，另一端连接第二开关M2的输入端。第三电阻R3可以限制其所在支路电流的大小，以防止第一电压端VGH输入的电流过大烧坏第二开关M2。

以下对图9所示的残影消除电路的工作原理进行详细的说明。以背光输入电压端VLEDIN的电压为12V，参考电压端VREF的电压为3V，第一电压端VGH输出高电压信号，第二电压端VGL输出低电压信号，第三电压端GND为接地端，第一开关M1和第二开关M2均为N型晶体管为例进行举例说明。其中，背光输入电压端VLEDIN分压后的电压

具体的，显示装置正常工作时，VXON>3V，根据电压比较器OP的工作原理，电压比较器OP输出高电平至控制节点P，则第一开关M1导通，第二电压端VGL的低电压信号通过第一开关M1输出至信号输出端VOUT，则VOUT＝VGL；同时控制节点P的高电平经过非门L反向后，输出低电平至第二开关M2，在该低电平的控制下，第二开关M2截止。显示装置关机时，背光输入电压端VLEDIN会掉电，掉电至VXON<3V时，电压比较器OP输出低电平至控制节点P，在控制节点P的控制下，第一开关M1截止；同时控制节点P的低电平经过非门L反向后，输出高电平至第二开关M2，在该高电平的控制下，第二开关M2导通，第一电压端VGH的高电压信号通过第二开关M2输出至信号输出端VOUT，则VOUT＝VGH，此时显示面板中的所有晶体管被打开，各个像素内的电荷相互中和，从而有效消除关机残影。

在此基础上可选的，延时模块70包括延时继电器或RC延时电路。需要说明的是，在显示装置正常工作时，逻辑输入电压端VDDIN的信号正常输出至显示面板。此外，通过延时继电器和RC延时电路均可以精确的调整延时时间。以RC延时电路为一阶相应电路为例，延时时间由串联电阻R和串联电容C决定，具体的，延时时间其中“-”表示负号，R表示串联电阻的电阻大小，其单位是欧姆，C表示串联电容的电容大小，其单位是F；E表示串联电阻R和串联电容C的总电压；V表示串联电容C要达到的总电压，ln表示自然对数。综上示例的，通过调整串联电阻R和串联电容C的大小可以调整RC延时电路的延时时间。

在此基础上，延时模块70将逻辑输入电压端VDDIN关机前的信号保持多久，上述VOUT＝VGH就能延时多久，从而延长显示面板各像素的放电时间，并且由于第一电压端VGH未掉电，因此输出信号端VOUT的信号能控制显示面板各晶体管充分打开，使得各像素内的电荷充分中和，进而更有效的消除关机残影。

在此基础上，由于本实施例提供残影消除电路可以仅通过比较模块10、拉高模块20和拉低模块30消除关机时显示面板的像素内的残留电荷，因此本实用新型实施例提供的残影消除电路设计简单易行，其各个模块均采用常规电路器件，易于实现且具有较高的可行性。

实施例二

本实用新型实施例提供一种显示装置的驱动电路，该驱动电路包括如实施例一所述的残影消除电路，具有与实施例一提供的残影消除电路相同的结构和有益效果。由于前述实施例已经对该残影消除电路的结构和有益效果进行了详细的描述，此处不再赘述。

需要说明的是，本实用新型实施例中，该驱动电路可以为栅极驱动电路，该栅极驱动电路还可以包括移位寄存器单元、电平转换单元等单元，移位寄存器单元和电平转换单元的结构与现有栅极驱动电路中的上述结构相同，这里不做赘述。

实施例三

本实用新型实施例提供一种显示装置，包括如实施例二所述的驱动电路，具有与实施例二提供的驱动电路相同的结构和有益效果。由于前述实施例已经对该驱动电路的结构和有益效果进行了详细的描述，此处不再赘述。

需要说明的是，本实用新型实施例中，显示装置具体可以包括液晶显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。此外不限定本实用新型实施例提供的显示装置的制作工艺，例如该显示装置可以为GOA产品、COG产品或者Oxide产品等。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种残影消除电路，其特征在于，包括比较模块、拉高模块和拉低模块；

所述比较模块连接背光模组的背光输入电压端、参考电压端和控制节点，所述比较模块用于比较所述背光输入电压端和所述参考电压端的电压大小，并将比较结果输出至所述控制节点；

所述拉高模块连接所述控制节点、第一电压端和信号输出端，所述拉高模块用于在所述控制节点的控制下，将所述信号输出端的电位拉高至所述第一电压端的电位；

所述拉低模块连接所述控制节点、第二电压端和所述信号输出端，所述拉低模块用于在所述控制节点的控制下，将所述信号输出端的电位拉低至所述第二电压端的电位；

其中，显示面板的逻辑输入电压端向所述第一电压端提供信号。

2.根据权利要求1所述的残影消除电路，其特征在于，所述残影消除电路还包括分压模块；

所述分压模块连接所述背光输入电压端、所述比较模块和第三电压端，所述分压模块用于对所述背光输入电压端的电压进行分压，并将分压结果输出至所述比较模块。

3.根据权利要求1所述的残影消除电路，其特征在于，所述残影消除电路还包括：

第一反向模块，所述第一反向模块连接所述控制节点和所述拉高模块，所述第一反向模块用于对所述控制节点的电平进行反向，并将反向电平输出至所述拉高模块；

或者，

第二反向模块，所述第二反向模块连接所述控制节点和所述拉低模块，所述第二反向模块用于对所述控制节点的电平进行反向，并将反向电平输出至所述拉低模块。

4.根据权利要求1所述的残影消除电路，其特征在于，所述残影消除电路还包括掉电时序控制模块；

所述掉电时序控制模块连接所述背光输入电压端和所述逻辑输入电压端，所述掉电时序控制模块用于在显示装置关机时，控制所述逻辑输入电压端的信号晚于所述背光输入电压端的信号掉电。

5.根据权利要求1所述的残影消除电路，其特征在于，所述残影消除电路还包括延时模块，所述延时模块连接所述逻辑输入电压端，所述延时模块用于将所述逻辑输入电压端在显示装置关机前的信号保持预定时间。

6.根据权利要求1-5任一项所述的残影消除电路，其特征在于，

所述比较模块包括电压比较器，所述电压比较器的第一输入端连接所述背光输入电压端，第二输入端连接所述参考电压端，输出端连接所述控制节点；

和/或，所述拉低模块包括第一开关，所述第一开关的控制端连接所述控制节点，输入端连接所述第二电压端，输出端连接所述信号输出端；

和/或，所述拉高模块包括第二开关，所述第二开关的控制端连接所述控制节点，输入端连接所述第一电压端，输出端连接所述信号输出端。

7.根据权利要求2所述的残影消除电路，其特征在于，所述分压模块包括第一电阻和第二电阻；

所述第一电阻的一端连接所述背光输入电压端，另一端连接所述比较模块和所述第二电阻的一端；所述第二电阻的另一端连接第三电压端。

8.根据权利要求5所述的残影消除电路，其特征在于，所述延时模块包括延时继电器或RC延时电路。

9.一种显示装置的驱动电路，其特征在于，包括如权利要求1-8任一项所述的残影消除电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的驱动电路。