CN108877711B - 像素电路、显示面板和显示器 - Google Patents

Abstract

本发明公开了一种像素电路、显示面板和显示器，其中，像素电路包括：第一开关单元；第二开关单元；第一锁存单元，用于在第一开关单元开启时，根据数据电压信号，输出第一控制信号至第一充电单元和第二充电单元，以及输出第二控制信号至第三充电单元和第四充电单元；第二锁存单元，用于在第二开关单元开启时，根据数据电压信号，输出第三控制信号至第一充电单元和第三充电单元，以及输出第四控制信号至第二充电单元和第四充电单元；第一充电单元至第四充电单元，用于在第一至第四控制信号的控制下，将第一显示信号至第四显示信号输出至显示单元，控制显示单元显示第一灰阶至第四灰阶。该电路可以表现四个灰阶，从而可以增加显示颜色的种类。

Description

像素电路、显示面板和显示器

技术领域

本发明涉及显示屏技术领域，特别涉及一种像素电路、一种显示面板和一种显示器。

背景技术

液晶显示器如果被输入动画或静态图像等输入图像，就会在每一帧期间将其输入图像的Data电压输入到各个像素中，并进行显示。因为每一帧都给各个像素输入Data，所以不能把Data驱动电路和Gate驱动电路(或扫描驱动电路)的功耗降低到一定水平以下。为了降低液晶显示器的功耗，提出了一种MIP(Memory In Pixel，像素内存)技术。MIP技术是在每个像素都内置一个内存电路，当输入静态图像时，在Data驱动电路禁用(disable) 的状态下，通过内置在内存中的Data电压重新输入Data，从而降低Data驱动电路的功耗。

相关技术中，一般采用如图1所示的电路实现MIP技术，其中，Vdata为输入的数据Data电压，Gate为扫描线，Vco为预设电源。然而，该方案仅能表现2个灰阶，像素电路能显示2³种颜色，显示颜色的种类较少，可能无法满足用户的需求。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种像素电路，该电路可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求。

本发明的第二个目的在于提出一种显示面板。

本发明的第三个目的在于提出一种显示器。

为达到上述目的，本发明的第一方面实施例提出了一种像素电路，包括：第一开关单元、第二开关单元、第一锁存单元、第二锁存单元、第一充电单元、第二充电单元、第三充电单元和第四充电单元；所述第一开关单元，用于在输入的第一扫描信号的控制下，将输入的数据电压信号输出至所述第一锁存单元；所述第二开关单元，用于在输入的第二扫描信号的控制下，将所述数据电压信号输出至所述第二锁存单元；所述第一锁存单元，用于在所述第一开关单元开启时，根据所述数据电压信号，输出第一控制信号至所述第一充电单元和所述第二充电单元，以及输出第二控制信号至所述第三充电单元和所述第四充电单元；所述第二锁存单元，用于在所述第二开关单元开启时，根据所述数据电压信号，输出第三控制信号至所述第一充电单元和所述第三充电单元，以及输出第四控制信号至所述第二充电单元和所述第四充电单元；所述第一充电单元，用于在所述第一控制信号和所述第三控制信号的控制下，将第一显示信号输出至显示单元，控制所述显示单元显示第一灰阶；所述第二充电单元，用于在所述第一控制信号和所述第四控制信号的控制下，将第二显示信号输出至所述显示单元，控制所述显示单元显示第二灰阶；所述第三充电单元，用于在所述第二控制信号和所述第三控制信号的控制下，将第三显示信号输出至所述显示单元，控制所述显示单元显示第三灰阶；所述第四充电单元，用于在所述第二控制信号和所述第四控制信号的控制下，将第四显示信号输出至所述显示单元，控制所述显示单元显示第四灰阶。

根据本发明实施例的像素电路，第一开关单元在输入的第一扫描信号的控制下，将输入的数据电压信号输出至第一锁存单元，第二开关单元在输入的第二扫描信号的控制下，将数据电压信号输出至第二锁存单元，第一锁存单元在第一开关单元开启时，根据数据电压信号，输出第一控制信号至第一充电单元和第二充电单元，以及输出第二控制信号至第三充电单元和第四充电单元，第二锁存单元在第二开关单元开启时，根据数据电压信号，输出第三控制信号至第一充电单元和第三充电单元，以及输出第四控制信号至第二充电单元和第四充电单元，第一充电单元在第一控制信号和第三控制信号的控制下，将第一显示信号输出至显示单元，控制显示单元显示第一灰阶，第二充电单元在第一控制信号和第四控制信号的控制下，将第二显示信号输出至显示单元，控制显示单元显示第二灰阶，第三充电单元在第二控制信号和第三控制信号的控制下，将第三显示信号输出至显示单元，控制显示单元显示第三灰阶，第四充电单元在第二控制信号和第四控制信号的控制下，将第四显示信号输出至显示单元，控制显示单元显示第四灰阶。该电路可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求。

另外，根据本发明上述实施例的像素电路还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述第一开关单元为第一晶体管；所述第一晶体管的第一极与数据线连接，所述第一晶体管的第二极与所述第一锁存单元连接，所述第一晶体管的控制极与第一扫描线连接。

根据本发明的一个实施例，所述第二开关单元为第二晶体管；所述第二晶体管的第一极与数据线连接，所述第二晶体管的第二极与所述第二锁存单元连接，所述第二晶体管的控制极与第二扫描线连接。

根据本发明的一个实施例，所述第一锁存单元包括第一非门和第二非门；所述第一非门的输出端和所述第二非门的输入端分别与所述第一开关单元连接，所述第一非门的输出端和所述第二非门的输入端分别与所述第一充电单元连接，所述第一非门的输出端和所述第二非门的输入端分别与所述第二充电单元连接；所述第一非门的输入端和所述第二非门的输出端分别与所述第三充电单元连接，所述第一非门的输入端和所述第二非门的输出端分别与所述第四充电单元连接。

根据本发明的一个实施例，所述第二锁存单元包括第三非门和第四非门；所述第三非门的输出端和所述第四非门的输入端分别与所述第二开关单元连接，所述第三非门的输出端和所述第四非门的输入端分别与所述第一充电单元连接，所述第三非门的输出端和所述第四非门的输入端分别与所述第三充电单元连接；所述第三非门的输入端和所述第四非门的输出端分别与所述第二充电单元连接，所述第三非门的输入端和所述第四非门的输出端分别与所述第四充电单元连接根据本发明的一个实施例，所述第一反相器包括：第七晶体管，所述第七晶体管的第一端和控制端相连后连接到第一预设电源；第八晶体管，所述第八晶体管的第一端与所述第七晶体管的第二端相连且具有第二节点，所述第八晶体管的控制端接收所述第一上拉控制信号，所述第八晶体管的第二端连接到第二预设电源，所述第二节点作为所述第一反相器的输出端。

根据本发明的一个实施例，所述第一充电单元包括第一与门和第三晶体管；

所述第一与门的第一输入端与所述第一锁存单元连接，所述第一与门的第二输入端与所述第二锁存单元连接，所述第一与门的输出端与所述第三晶体管的控制极连接，所述第三晶体管的第一极通过所述数据线与所述显示单元连接，所述第三晶体管的第二极与基准电压线连接。

根据本发明的一个实施例，所述第二充电单元包括第二与门和第四晶体管；所述第二与门的第一输入端与所述第一锁存单元连接，所述第二与门的第二输入端与所述第二锁存单元连接，所述第二与门的输出端与所述第四晶体管的控制极连接，所述第四晶体管的第一极与所述显示单元连接，所述第四晶体管的第二极与基准电压线连接。

根据本发明的一个实施例，所述第三充电单元包括第三与门和第五晶体管；所述第三与门的第一输入端与所述第一锁存单元连接，所述第三与门的第二输入端与所述第二锁存单元连接，所述第三与门的输出端与所述第五晶体管的控制极连接，所述第五晶体管的第一极与所述显示单元连接，所述第五晶体管的第二极与基准电压线连接。

根据本发明的一个实施例，所述第四充电单元包括第四与门和第六晶体管；所述第四与门的第一输入端与所述第一锁存单元连接，所述第四与门的第二输入端与所述第二锁存单元连接，所述第四与门的输出端与所述第六晶体管的控制极连接，所述第六晶体管的第一极与所述显示单元连接，所述第六晶体管的第二极与基准电压线连接。

根据本发明的一个实施例，所述数据电压信号的极性周期性变化。

为达到上述目的，本发明的第二方面实施例提出了一种显示面板，包括本发明第一方面实施例所述的像素电路。

本发明实施例的显示面板，通过上述的像素电路，可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求。

为达到上述目的，本发明的第三方面实施例提出了一种显示器，包括本发明第二方面实施例所述的显示面板。

本发明实施例的显示器，通过上述的显示面板，可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中，

图1是相关技术中像素电路的拓扑图。

图2是根据本发明一个实施例的像素电路的方框示意图；

图3是根据本发明一个实施例的像素电路的拓扑图；

图4是根据本发明一个实施例的扫描信号的时序图；

图5是根据本发明一个实施例的数据电压信号的时序图；

图6是根据本发明一个实施例的数据电压信号的极性变化示意图；

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面是参照附图来描述本发明实施例提出的用于阵列基板行驱动单元的或逻辑运算电路、显示装置的驱动电路、显示装置和显示屏。

图2是根据本发明一个实施例的像素电路的方框示意图。如图2所示，该电路包括：第一开关单元11、第二开关单元12、第一锁存单元21、第二锁存单元22、第一充电单元 31、第二充电单元32、第三充电单元33和第四充电单元34。

其中，第一开关单元11用于在输入的第一扫描信号VGateA的控制下，将输入的数据电压信号Vdata输出至第一锁存单元21。第二开关单元21用于在输入的第二扫描信号VGateB的控制下，将数据电压信号Vdata输出至第二锁存单元22。第一锁存单元31用于在第一开关单元21开启时，根据数据电压信号Vdata，输出第一控制信号A至第一充电单元41和第二充电单元42，以及输出第二控制信号A′至第三充电单元33和第四充电单元34。第二锁存单元22用于在第二开关单元22开启时，根据数据电压信号Vdata，输出第三控制信号B至第一充电单元31和第三充电单元33，以及输出第四控制信号B′至第二充电单元 32和第四充电单元34。第一充电单元31用于在第一控制信号A和第三控制信号B的控制下，将第一显示信号Vdata(L0)输出至显示单元40，控制显示单元40显示第一灰阶；第二充电单32用于在第一控制信号A和第四控制信号B′的控制下，将第二显示信号Vdata (L1)输出至显示单元40，控制显示单元40显示第二灰阶。第三充电单元33用于在第二控制信号A′和第三控制信号B的控制下，将第三显示信号Vdata(L2)输出至显示单元，控制显示单元40显示第三灰阶。第四充电单元34用于在第二控制信号A′和第四控制信号 B′的控制下，将第四显示信号Vdata(L3)输出至显示单元40，控制显示单元40显示第四灰阶。

具体地，第一控制信号A与第二控制信号A′至可以是相反的电平信号，第三控制信号 B与第四电平信号B′可以是相反的电平信号。如图2所示，当VGataA为高电平，第一开关单元11打开，第一锁存单元21将Vdata写入Vdata_MSB1，并可以将与Vdata相反的信号写入Vdata_MSB2(即输出第一控制信号A至第一充电单元41和第二充电单元42，输出第二控制信号A′至第三充电单元33和第四充电单元34)。VGateA变为低电平，VGateB 为高电平，第二开关单元12打开，第二锁存单元22将Vdata写入Vdata_LSB1，并可以将与Vdata相反的信号写入Vdata_LSB2(即输出第三控制信号B至第一充电单元31和第三充电单元33，以及输对控制信号进行AND运算，并根据运算结果分别输出显示信号至显示单元40，以显示灰阶。举例而言，如果Vdata_MSB1中存储的数据为0，Vdata_LSB1中存储的数据为1，即第一控制信号A为0，第二控制信号A′为1，第三控制信号B为1，第四控制信号B′为0。那么，第一充电单元31将A与B进行AND运算，输出的第一显示信号Vdata(L0)为0；第二充电单元32将A与B′进行AND运算，输出的第二显示信号Vdata (L1)为0；第三充电单元33将A′与B进行AND运算，输出的第三显示信号Vdata(L2) 为1，显示单元40显示第三灰阶；第四充电单元34将A′与B′进行AND运算，输出的第四显示信号Vdata(L3)为0。其中，0代表低电平，1代表高电平。

控制信号与显示信号的关系如下表1所示。

表1

当充电单元输出的控制信号为1时，控制显示单元40显示显示相应的灰阶，由上表1 可以知道，本发明实施例的像素电路可表现四种灰阶，从而可以实现4³种颜色的显示。由此，该电路可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求。

下面结合具体的示例描述本发明提出的像素电路的具体电路结构。图3是根据本发明一个实施例的像素电路的电路拓扑图。

根据本发明的一个实施例，如图3所示，第一开关单元11可以为第一晶体管T1；第一晶体管T1的第一极与数据线Data连接，第一晶体管T1的第二极与第一锁存单元21连接，第一晶体管T1的控制极与第一扫描线GateA连接。第二开关单元12为第二晶体管；第二晶体管T2的第一极与数据线Data连接，第二晶体管T2的第二极与第二锁存单元22 连接，第二晶体管T2的控制极与第二扫描线GateB连接。

具体地，第一扫描线GateA可以输出第一扫描信号VGateA，当GateA输出高电平信号时，T1打开。第二扫描线可以输出第二扫描信号VGateB，当GateB输出高电平时，T2 打开。

根据本发明的一个实施例，如图2所示，第一锁存单元21可以包括第一非门A1和第二非门A2。第二锁存单元22可以包括第三非门A3和第四非门A4。

其中，第一非门A1的输出端和第二非门A2的输入端分别与第一开关单元11连接，第一非门A1的输出端和第二非门A2的输入端分别与第一充电单元231连接，第一非门 A1的输出端和第二非门A2的输入端分别与第二充电单元32连接。第一非门A1的输入端和第二非门A2的输出端分别与第三充电单元33连接，第一非门A1的输入端和第二非门 A2的输出端分别与第四充电单元34连接。

第三非门A1的输出端和第四非门A4的输入端分别与第二开关单元32连接，第三非门A3的输出端和第四非门A4的输入端分别与第一充电单元31连接，第三非门A3的输出端和第四非门A4的输入端分别与第三充电单元33连接。第三非门A3的输入端和第四非门A4的输出端分别与第二充电单元32连接，第三非门A3的输入端和第四非门A4的输出端分别与第四充电单元34连接。

具体地，A1-A4可以将其输入端的信号进行反向处理，输出与输入信号相反的信号，也就是说，如果输入信号为0，那么输出信号为1；如果输入信号为1，那么输出信号为0。

根据本发明的一个实施例，如图3所示，第一充电单元31可以包括第一与门Y0和第三晶体管T3。第二充电单元32可以包括第二与门Y1和第四晶体管T4。第三充电单元33 可以包括第三与门Y2和第五晶体管T5。第四充电单元34可以包括第四与门Y3和第六晶体管T6。

其中，第一与门Y0的第一输入端与第一锁存单元21连接，第一与门Y0的第二输入端与第二锁存单元22连接，第一与门Y0的输出端与第三晶体管T3的控制极连接，第三晶体管T3的第一极通过数据线Data与显示单元连接，第三晶体管T3的第二极与基准电压线Vcom连接。第二与门Y1的第一输入端与第一锁存单元21连接，第二与门1的第二输入端与第二锁存单元22连接，第二与门Y1的输出端与第四晶体管T4的控制极连接，第四晶体管T4的第一极与显示单元连接，第四晶体管T4的第二极与基准电压线Vcom连接。

第三与门Y2的第一输入端与第一锁存单元21连接，第三与门Y2的第二输入端与第二锁存单元22连接，第三与门Y2的输出端与第五晶体管T5的控制极连接，第五晶体管 T5的第一极与显示单元40连接，第五晶体管T5的第二极与基准电压线Vcom连接。第四与门Y3的第一输入端与第一锁存单元21连接，第四与门Y3的第二输入端与第二锁存单元22连接，第四与门Y3的输出端与第六晶体管T6的控制极连接，第六晶体管T6的第一极与显示单元40连接，第六晶体管T6的第二极与基准电压线Vcom连接。

具体地，如图3所示，当GataA输出高电平，T1打开，Vdata写入Vdata_MSB1，经过A2的反相作用，将与Vdata相反的信号写入Vdata_MSB2。GateA变为低电平，GateB 为高电平，T2打开，Vdata写入Vdata_LSB1，并将与Vdata相反的信号写入Vdata_LSB2。根据如此存储下来的Vdata_MSB1和Vdata_MSB2的数据，如表1所示，如果Vdata_MSB1 中存储的数据为“0”，Vdata_LSB1中存储的数据为“1”，那么输入至Y2的A′为0，B为1，因此Y2的输出为“1”，与Y1输出连接的T5被打开，与Vdata(L2)相对应的Vdata电压被存储到电容C中，显示单元显示第三灰阶。其它三个灰阶的显示原理与此相同，此处不再赘述。

可以理解的是，在本发明中，以晶体管N型为例进行描述，第一极为源极，第二极为漏极，控制极为栅极。当然也可以是N型，或P型和N型的组合，只是栅极控制信号端的有效信号不同。当晶体管为P型时，第一极为漏极，第二极为源极，控制极为栅极。无论晶体管为何种类型，本领域技术人员都可以根据晶体管的类型、信号连接方式等内容清楚的知道像素电路的工作原理和状态。

在本发明中，GateA和GateB可以采用如图4所示的工作时序。且如图5所示，当GateA 或GateB由高电平变为低电平时，Vdata不会立马降低，而是延迟一段时间，以进行延迟匹配，避免影响像素上的电压。

在本发明的实施例中，防止液晶的劣化，数据电压信号Vdata的极性周期性变化。

具体地，如图6所示，低频驱动时，为了防止液晶的劣化，需要变更数据电压信号Vdata 的极性。周期性的将Vdata电压变换为VDataP→VDataN，VDataN→VDataP，VDataP与VDataN极性相反，并通过Y0-Y3存储到C。其中，图6中，L0代表：最暗黑画面，L1 代表：人眼感觉1/4最大亮度的画面，L2代表：人眼感觉3/4最大亮度的画面，L255代表：最亮白画面。

综上所述，根据本发明实施例的像素电路，第一开关单元在输入的第一扫描信号的控制下，将输入的数据电压信号输出至第一锁存单元，第二开关单元在输入的第二扫描信号的控制下，将数据电压信号输出至第二锁存单元，第一锁存单元在第一开关单元开启时，根据数据电压信号，输出第一控制信号至第一充电单元和第二充电单元，以及输出第二控制信号至第三充电单元和第四充电单元，第二锁存单元在第二开关单元开启时，根据数据电压信号，输出第三控制信号至第一充电单元和第三充电单元，以及输出第四控制信号至第二充电单元和第四充电单元，第一充电单元在第一控制信号和第三控制信号的控制下，将第一显示信号输出至显示单元，控制显示单元显示第一灰阶，第二充电单元在第一控制信号和第四控制信号的控制下，将第二显示信号输出至显示单元，控制显示单元显示第二灰阶，第三充电单元在第二控制信号和第三控制信号的控制下，将第三显示信号输出至显示单元，控制显示单元显示第三灰阶，第四充电单元在第二控制信号和第四控制信号的控制下，将第四显示信号输出至显示单元，控制显示单元显示第四灰阶。该电路可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求。

本发明的实施例还提出了一种显示面板，包括上述的像素电路。

本发明实施例的显示面板，通过上述的像素电路，可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求。

本发明的实施例提出了一种显示器，包括上述的显示面板。

本发明实施例的显示器，通过上述的显示面板，可以表现四个灰阶，从而可以增加显示颜色的种类，更好的满足用户的需求

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种像素电路，其特征在于，包括：第一开关单元、第二开关单元、第一锁存单元、第二锁存单元、第一充电单元、第二充电单元、第三充电单元和第四充电单元；

所述第一开关单元，用于在输入的第一扫描信号的控制下，将输入的数据电压信号输出至所述第一锁存单元；

所述第二开关单元，用于在输入的第二扫描信号的控制下，将所述数据电压信号输出至所述第二锁存单元；

所述第一锁存单元，用于在所述第一开关单元开启时，根据所述数据电压信号，输出第一控制信号至所述第一充电单元和所述第二充电单元，以及输出第二控制信号至所述第三充电单元和所述第四充电单元；

所述第二锁存单元，用于在所述第二开关单元开启时，根据所述数据电压信号，输出第三控制信号至所述第一充电单元和所述第三充电单元，以及输出第四控制信号至所述第二充电单元和所述第四充电单元；

所述第一充电单元，用于在所述第一控制信号和所述第三控制信号的控制下，将第一显示信号输出至显示单元，控制所述显示单元显示第一灰阶；

所述第二充电单元，用于在所述第一控制信号和所述第四控制信号的控制下，将第二显示信号输出至所述显示单元，控制所述显示单元显示第二灰阶；

所述第三充电单元，用于在所述第二控制信号和所述第三控制信号的控制下，将第三显示信号输出至所述显示单元，控制所述显示单元显示第三灰阶；

所述第四充电单元，用于在所述第二控制信号和所述第四控制信号的控制下，将第四显示信号输出至所述显示单元，控制所述显示单元显示第四灰阶；

其中，在所述第一扫描信号或所述第二扫描信号由高电平变为低电平时，数据电压信号延迟预设时间再降低，其中，所述数据电压信号包括L0、L1、L2和L255四种亮度信号。

2.根据权利要求1所述的像素电路，其特征在于，所述第一开关单元为第一晶体管；

所述第一晶体管的第一极与数据线连接，所述第一晶体管的第二极与所述第一锁存单元连接，所述第一晶体管的控制极与第一扫描线连接。

3.根据权利要求1所述的像素电路，其特征在于，所述第二开关单元为第二晶体管；

所述第二晶体管的第一极与数据线连接，所述第二晶体管的第二极与所述第二锁存单元连接，所述第二晶体管的控制极与第二扫描线连接。

4.根据权利要求1所述的像素电路，其特征在于，所述第一锁存单元包括第一非门和第二非门；

所述第一非门的输出端和所述第二非门的输入端分别与所述第一开关单元连接，所述第一非门的输出端和所述第二非门的输入端分别与所述第一充电单元连接，所述第一非门的输出端和所述第二非门的输入端分别与所述第二充电单元连接；

所述第一非门的输入端和所述第二非门的输出端分别与所述第三充电单元连接，所述第一非门的输入端和所述第二非门的输出端分别与所述第四充电单元连接。

5.根据权利要求1所述的像素电路，其特征在于，所述第二锁存单元包括第三非门和第四非门；

所述第三非门的输出端和所述第四非门的输入端分别与所述第二开关单元连接，所述第三非门的输出端和所述第四非门的输入端分别与所述第一充电单元连接，所述第三非门的输出端和所述第四非门的输入端分别与所述第三充电单元连接；

所述第三非门的输入端和所述第四非门的输出端分别与所述第二充电单元连接，所述第三非门的输入端和所述第四非门的输出端分别与所述第四充电单元连接。

6.根据权利要求2所述的像素电路，其特征在于，所述第一充电单元包括第一与门和第三晶体管；

所述第一与门的第一输入端与所述第一锁存单元连接，所述第一与门的第二输入端与所述第二锁存单元连接，所述第一与门的输出端与所述第三晶体管的控制极连接，所述第三晶体管的第一极通过所述数据线与所述显示单元连接，所述第三晶体管的第二极与基准电压线连接。

7.根据权利要求2所述的像素电路，其特征在于，所述第二充电单元包括第二与门和第四晶体管；

所述第二与门的第一输入端与所述第一锁存单元连接，所述第二与门的第二输入端与所述第二锁存单元连接，所述第二与门的输出端与所述第四晶体管的控制极连接，所述第四晶体管的第一极与所述显示单元连接，所述第四晶体管的第二极与基准电压线连接。

8.根据权利要求2所述的像素电路，其特征在于，所述第三充电单元包括第三与门和第五晶体管；

所述第三与门的第一输入端与所述第一锁存单元连接，所述第三与门的第二输入端与所述第二锁存单元连接，所述第三与门的输出端与所述第五晶体管的控制极连接，所述第五晶体管的第一极与所述显示单元连接，所述第五晶体管的第二极与基准电压线连接。

9.根据权利要求2所述的像素电路，其特征在于，所述第四充电单元包括第四与门和第六晶体管；

所述第四与门的第一输入端与所述第一锁存单元连接，所述第四与门的第二输入端与所述第二锁存单元连接，所述第四与门的输出端与所述第六晶体管的控制极连接，所述第六晶体管的第一极与所述显示单元连接，所述第六晶体管的第二极与基准电压线连接。

10.根据权利要求1所述的像素电路，其特征在于，所述数据电压信号的极性周期性变化。

11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的像素电路。

12.一种显示器，其特征在于，包括如权利要求11所述的显示面板。

Images