CN101309077A - 电平移动电路、电光学装置及电平移动方法 - Google Patents
电平移动电路、电光学装置及电平移动方法 Download PDFInfo
- Publication number
- CN101309077A CN101309077A CN200810085223.7A CN200810085223A CN101309077A CN 101309077 A CN101309077 A CN 101309077A CN 200810085223 A CN200810085223 A CN 200810085223A CN 101309077 A CN101309077 A CN 101309077A
- Authority
- CN
- China
- Prior art keywords
- current potential
- output
- input
- potential
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 9
- 230000005012 migration Effects 0.000 claims description 97
- 238000013508 migration Methods 0.000 claims description 97
- 230000008520 organization Effects 0.000 claims description 31
- 230000007246 mechanism Effects 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 6
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008676 import Effects 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000007323 disproportionation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明提供一种电平移动电路，在锁存电路(LAT)的输出节点N2处设置有晶体管Tnp。该晶体管Tnp在输入信号(IN1)的逻辑电平迁移之前的规定期间因成为有效的预充电信号(PRC)而处于导通状态，将输出节点N1预充电为低电平(电源电位VSS2)。在输入节点(N1)处设置有晶体管Tnd。晶体管Tnd在输入信号(IN1)从低电平迁移为高电平时成为导通状态，将输入节点(N1)的电位设定为低电平(电源电位VSS2)。由此，能够可靠地更新锁存电路(LAT)的存储内容。从而，不仅可提高电平变换的可靠性，而且能够简化构成。
Description
技术领域
本发明涉及一种使输入信号的电平移动的技术。
背景技术
以往，公知有一种通过使输入信号的电平移动来取出输出信号的电平移动(level shift)电路。专利文献1中公开了图9所示的电平移动电路。该电平移动电路在输出段具备由两个反相器构成的锁存电路。锁存电路的输入节点上连接着p沟道晶体管和n沟道晶体管。输入信号经由两个电容元件被提供给p沟道及n沟道晶体管的栅极。在将p沟道晶体管的阈值电压设为Vthp时，其栅极因电阻而偏置为VCC-Vthp。另一方面，在将n沟道晶体管的阈值电压设为Vthn时，其栅极因电阻而偏置为VEE+Vthn。因此，若输入信号上升，则n沟道晶体管与之同步成为导通状态，使得锁存电路的输入节点的电位迁移为VEE；若输入信号下降，则p沟道晶体管与之同步成为导通状态，使得锁存电路的输入节点的电位迁移为VCC。由此，可以生成使输入信号的电平移动的输出信号。
【专利文献1】特开平7-98983号公报(图8)
然而，在现有的电平移动电路中存在着下述问题。第一、由于必须两个电容元件，所以，在将电平移动电路组入到集成电路的情况下，占有面积增大。第二、由于仅通过对输入节点供给的脉冲使锁存电路反相，所以，若在制造工序中使得晶体管的驱动能力存在偏差，则无法使输入节点的电位充分变化，有可能引起误动作。
发明内容
本发明鉴于上述情况而提出，其目的在于，提供一种构成简易、不易引起误动作的电平移动电路。
为了解决该课题，本发明的电平移动电路对逻辑电平为第一输入电位(例如图2所示的电源电位VSS1)和第二输入电位(例如图2所示的电源电位VDD1)的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的第一输出电位(例如图2所示的电源电位VSS2)和与所述第二输入电位对应的第二输出电位(例如图2所示的电源电位VDD2)的输出信号，该电平移动电路包括：被供给所述第一输出电位的第一电源节点；被供给所述第二输出电位的第二电源节点；锁存机构，其从所述第一电源节点及所述第二电源节点被供给电源，具备输入节点(例如图2所示的N1)和取出所述输出信号的输出节点(例如图2所示的N2)，在所述输入节点的电位是所述第一输出电位与所述第二输出电位中一方的电位时，保持电位以使所述输出节点的电位成为另一方的电位；开关元件(例如图2所示的Tnd)，其设置在所述第一电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；控制机构(例如图2所示的C1、R1)，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时进行控制，以使所述开关元件成为接通状态；和设定机构(例如图2所示的Tnp)，其在所述输入信号的逻辑电平迁移之前的规定期间中，使所述输出节点的电位迁移为所述第一输出电位。
输入信号的逻辑电平的迁移中包括：从第一输入电位向第二输入电位迁移的第一方式、和从第二输入电位向第一输入电位迁移的第二方式。在第一方式的情况下，使输出信号从第一输出电位变化为第二输出电位，在第二方式的情况下，使输出信号从第二输出电位变化为第一输出电位。在这样的输入信号的逻辑电平的迁移之前，设定机构将输出节点的电位设定为第一输出电位。在该设定之后，当输入信号的逻辑电平以第二方式发生迁移时，不需要使输入节点的电位变化。另一方面，如果输入信号的逻辑电平的迁移是第一方式，则需要将输入节点的电位设为第一输出电位，将输出节点的电位设为第二输出电位。由于在输入信号的逻辑电平的迁移为第一方式的情况下，控制机构将开关元件设为接通状态，所以，能够将输入节点的电位设为第一输出电位。这样，由于本发明的电平移动电路在输入信号的电平的迁移之前，设定输出节点的电位，所以，能够可靠地使输出信号的逻辑电平反相。并且，由于使输入节点的逻辑电平迁移不限定于输入信号的逻辑电平是第一方式的情况，所以，可简化构成。
在上述的电平移动电路中，作为控制机构的具体方式优选具备：将所述开关元件的控制端子偏置为所述第一输出电位的偏置电路；和一方的端子与所述开关元件的控制端子连接，另一方的端子被供给所述输入信号的电容元件。该情况下，由于能够将电容元件的个数设为一个，所以，可削减电平移动电路的电路规模，尤其在将电平移动电路组入到集成化电路中的情况下，可削减其占有面积。另外，偏置电路也可以由电阻、晶体管或二极管的构成。
而且，在上述的电平移动电路中，作为设定机构的具体方式优选具备晶体管，该晶体管被设置在所述第一电源节点和所述输出节点之间，逻辑电平是所述第一输出电位和所述第二输出电位，其栅极被供给在所述输入信号的逻辑电平迁移之前的规定期间成为所述第二输出电位的控制信号(例如图2所示的PRC)。该情况下，当控制信号成为第二输出电位时，晶体管处于导通状态，能够将输出节点的电位设定为第一输出电位。
本发明的电平移动电路对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的第一输出电位和与所述第二输入电位对应的第二输出电位的输出信号，该电平移动电路包括：被供给所述第一输出电位的第一电源节点；被供给所述第二输出电位的第二电源节点；锁存机构，其从所述第一电源节点及所述第二电源节点被供给电源，具备输入节点和取出所述输出信号的输出节点，在所述输入节点的电位是所述第一输出电位与所述第二输出电位中一方的电位时，保持电位以使所述输出节点的电位成为另一方的电位；第一开关元件(例如图4所示的Tnd)，其设置在所述第一电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；第二开关元件(例如图4所示的Tpd)，其设置在所述第二电源节点与所述输出节点之间，被控制为接通状态或关断状态中的一个状态；第一控制机构(例如图4所示的C1、R1)，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时进行控制，以使所述第一开关元件成为接通状态；第二控制机构(例如图4所示的C2、R2)，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时进行控制，以使所述第二开关元件成为接通状态；第一设定机构(例如图4所示的Tnp)，其在所述输入信号的逻辑电平迁移之前的规定期间中，使所述输出节点的电位迁移为所述第一输出电位；和第二设定机构(例如图4所示的Tpp)，其在所述输入信号的逻辑电平迁移之前的规定期间中，使所述输入节点的电位迁移为所述第二输出电位。
输入信号的逻辑电平的迁移中包括：从第一输入电位向第二输入电位迁移的第一方式、和从第二输入电位向第一输入电位迁移的第二方式。在第一方式的情况下，使输出信号从第一输出电位变化为第二输出电位，在第二方式的情况下，使输出信号从第二输出电位变化为第一输出电位。在这样的输入信号的逻辑电平的迁移之前，第一设定机构将输出节点的电位设定为第一输出电位，第二设定机构将输入节点的电位设定为第二输出电位。这样，由于在输入节点和输出节点双方中设定电位，所以，能够可靠地设定锁存机构的存储内容。在该设定之后，当输入信号的逻辑电平的迁移为第一方式的情况下，由于第一控制机构将第一开关元件设为导通状态，所以，可以将输入节点的电位设为第一输出电位，并且，由于第二控制机构将第二开关元件设为导通状态，所以，可以将输出节点的电位设为第二输出电位。这样，由于本发明的电平移动电路在输入信号的电平的迁移之前，设定输出节点及输入节点的电位，所以，能够可靠地使输出信号的逻辑电平反相。
在上述的电平移动电路中，优选所述第一控制机构具备：将所述第一开关元件的控制端子偏置为所述第一输出电位的第一偏置电路；和一方的端子与所述第一开关元件的控制端子连接，另一方的端子被供给所述输入信号的第一电容元件；所述第二控制机构具备：将所述第二开关元件的控制端子偏置为所述第二输出电位的第二偏置电路；和一方的端子与所述第二开关元件的控制端子连接，另一方的端子被供给将所述输入信号的逻辑电平反相后的反相输入信号的第二电容元件。该情况下，虽然需要2个电容元件，但除了输入节点之外，还能够针对输出节点管理逻辑电平。在只管理输入节点的逻辑电平的情况下，到输出信号反映逻辑电平的迁移为止需要锁存机构的延迟时间，而根据本发明，由于不需要该时间，所以可生成高速响应的输出信号。
而且，在上述的电平移动电路中，优选所述第一设定机构具备：被设置在所述第一电源节点和所述输出节点之间，逻辑电平是所述第一输出电位和所述第二输出电位，在所述输入信号的逻辑电平迁移之前的规定期间成为所述第二输出电位的控制信号被提供给栅极的第一晶体管；所述第二设定机构具备：被设置在所述第二电源节点和所述输入节点之间，使所述控制信号的逻辑电平反相，在所述输入信号的逻辑电平迁移之前的规定期间成为所述第一输出电位的反相控制信号被提供给栅极的第二晶体管。该情况下，当控制信号成为第二输出电位时，第一晶体管处于导通状态，可以将输出节点的电位设定为第一输出电位；当第二控制信号成为第一输出电位时，第二晶体管处于导通状态，可以将输入节点的电位设定为第二输出电位。
而且，本发明的电平移动电路对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的第一输出电位和与所述第二输入电位对应的第二输出电位的输出信号，包括：被供给所述第一输出电位的第一电源节点；被供给所述第二输出电位的第二电源节点；锁存机构，其从所述第一电源节点及所述第二电源节点被供给电源，具备输入节点和取出所述输出信号的输出节点，在所述输入节点的电位是所述第一输出电位与所述第二输出电位中一方的电位时，保持电位以使所述输出节点的电位成为另一方的电位；第一开关元件，其设置在所述第一电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；第二开关元件，其设置在所述第二电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；第三开关元件，其设置在所述第一电源节点与所述输出节点之间，被控制为接通状态或关断状态中的一个状态；第四开关元件，其设置在所述第二电源节点与所述输出节点之间，被控制为接通状态或关断状态中的一个状态；第一控制机构，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时进行控制，以使所述第一开关元件成为导通状态；第二控制机构，其在所述输入信号从所述第二输入电位迁移为所述第一输入电位的定时进行控制，以使所述第二开关元件成为导通状态；第三控制机构，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时进行控制，以使所述第三开关元件成为导通状态；和第四控制机构，其在所述输入信号从所述第二输入电位迁移为所述第一输入电位的定时进行控制，以使所述第四开关元件成为导通状态。
输入信号的逻辑电平的迁移中包括：从第一输入电位向第二输入电位迁移的第一方式、和从第二输入电位向第一输入电位迁移的第二方式。在第一方式的情况下，需要使输出信号从第一输出电位变化为第二输出电位，在第二方式的情况下，需要使输出信号从第二输出电位变化为第一输出电位。根据本发明，在第一方式的情况下，使输入节点迁移为第一输出电位，且使输出节点迁移为第二输出电位。而且，在第二方式的情况下，使输入节点迁移为第二输出电位，且使输出节点迁移为第一输出电位。由此，由于针对输入节点和输出节点双方都使逻辑电平迁移，所以，可提高动作的可靠性。并且，在只管理输入节点的逻辑电平的情况下，直到输出信号反映逻辑电平的迁移为止都需要锁存机构的延迟时间；但根据本发明，由于不需要该时间，所以，可以生成高速响应的输出信号。
作为上述电平移动电路的具体方式，优选所述第一控制机构具备：将所述第一开关元件的控制端子偏置为所述第一输出电位的第一偏置电路；和一方的端子与所述第一开关元件的控制端子连接，另一方的端子被供给所述输入信号的第一电容元件；所述第二控制机构具备：将所述第二开关元件的控制端子偏置为所述第二输出电位的第二偏置电路；和一方的端子与所述第二开关元件的控制端子连接，另一方的端子被供给所述输入信号的第二电容元件；所述第三控制机构具备：将所述第三开关元件的控制端子偏置为所述第一输出电位的第三偏置电路；和一方的端子与所述第三开关元件的控制端子连接，另一方的端子被供给将所述输入信号的逻辑电平反相后的反相输入信号的第三电容元件；所述第四控制机构具备：将所述第四开关元件的控制端子偏置为所述第二输出电位的第四偏置电路；和一方的端子与所述第四开关元件的控制端子连接，另一方的端子被供给所述反相输入信号的第四电容元件。该情况下，虽然需要4个电容元件，但针对输入节点和输出节点能够设定应该由锁存机构存储的电位。在只管理输入节点的逻辑电平的情况下，直到输出信号反映逻辑电平的迁移为止都需要锁存机构的延迟时间；但根据本发明，由于不需要该时间，所以，可以生成高速响应的输出信号。
而且，在上述的电平移动电路中，优选所述锁存机构包括：输入与所述输入节点连接且输出与所述输出端子连接的第一反相器、和输入与所述输出节点连接且输出与所述输入端子连接的第二反相器。该情况下，由于输出节点的逻辑电位被第二反相器反馈到输入节点，所以，可稳定地保持电位。
而且，本发明的电光学装置具备上述的电平移动电路，优选利用所述电平移动电路针对从外部供给的信号的一部分变换电平。本发明的电光学装置典型的是作为显示图像的显示装置而使用，但除此之外，也能够作为光写入型的图像形成装置(例如打印机)中的线形头(line head)而使用。
并且，上述的电平移动电路还能够作为方法的发明来进行申请。该情况下的作用效果与上述的电平移动电路相同。
本发明所涉及的电平移动方法，利用具备输入节点和输出节点、并在所述输入节点的电位是第一输出电位和第二输出电位中的一方电位时保持电位以使输出节点的电位成为另一方电位的锁存电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的所述第一输出电位和与所述第二输入电位对应的所述第二输出电位的输出信号，在所述输入信号的逻辑电平迁移之前的规定期间中，将所述输出节点的电位设定为所述第一输出电位，与所述输入信号的逻辑电平从所述第一输入电位迁移为所述第二输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第一输出电位。
而且，本发明所涉及的电平移动方法，利用具备输入节点和输出节点、并在所述输入节点的电位是第一输出电位和第二输出电位中的一方电位时保持电位以使输出节点的电位成为另一方电位的锁存电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的所述第一输出电位和与所述第二输入电位对应的所述第二输出电位的输出信号，在所述输入信号的逻辑电平迁移之前的规定期间中，将所述输出节点的电位设定为所述第一输出电位，并将所述输入节点的电位设定为所述第二输出电位，与所述输入信号的逻辑电平从所述第一输入电位迁移为所述第二输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第一输出电位，并使所述输出节点的电位迁移为所述第二输出电位。
并且，本发明所涉及的电平移动方法，利用具备输入节点和输出节点、并在所述输入节点的电位是第一输出电位和第二输出电位中的一方电位时保持电位以使输出节点的电位成为另一方电位的锁存电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的所述第一输出电位和与所述第二输入电位对应的所述第二输出电位的输出信号，与所述输入信号的逻辑电平从所述第一输入电位迁移为所述第二输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第一输出电位，并使所述输出节点的电位迁移为所述第二输出电位；与所述输入信号的逻辑电平从所述第二输入电位迁移为所述第一输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第二输出电位，并使所述输出节点的电位迁移为所述第一输出电位。
附图说明
图1是表示本发明的第一实施方式所涉及的电光学装置的构成的框图。
图2是表示电平移动器1A的构成的电路图。
图3是表示电平移动器1A的各部的波形的时间图。
图4是表示第二实施方式所涉及的电平移动器1B的构成的电路图。
图5是表示第三实施方式所涉及的电平移动器1C的构成的电路图。
图6是表示变形例所涉及的电平移动器1B的构成的电路图。
图7是表示变形例所涉及的电平移动器1B的构成的电路图。
图8是表示应用了本发明的个人计算机的构成的立体图。
图9是表示现有的电平移动器的构成的电路图。
图中：D-电光学装置，1A、1B、1C-电平移动器，Tnd、Tnp、Tpp、Tpd、Tnd1、Tnd2、Tpd1、Tpd2-晶体管，LAT-锁存电路，C1～C4-电容元件，R1～R4-电阻，IN1-输入信号，IN1B-反相输入信号，PRC-预充电信号，PRCB-反相预充电信号，OUT-输出信号。
具体实施方式
<1.第一实施方式>
图1是表示本发明的第一实施方式所涉及的电光学装置D的主要部分的构成的框图。该电光学装置D例如被用作显示装置。像素电路P构成为：在被供给高电位VEL的节点与被供给低电位VCT的节点之间串联连接驱动晶体管Tr1和发光元件10。发光元件10是以与从驱动晶体管Tr1供给的驱动电流对应的亮度发光的元件，例如相当于OLED(Organic Light-Emitting Diode)元件。发光控制晶体管Tr2与发光元件10并联连接。当使该发光控制晶体管Tr2成为导通状态时，由于驱动电流流过发光控制晶体管Tr2，所以，发光元件10熄灭。另外，在电光学装置D中以栅格状排列有多个像素电路P。由于该方式没有在驱动晶体管Tr1与发光元件10之间串联设置发光控制晶体管Tr2，所以，不仅可抑制发光时的消耗电力，而且在熄灭时也会消耗相同的电流。因此，可减少电源电压的变动、抑制串扰(cross talk)等亮度不均。
其中，输入信号IN1及IN2的低电平是电源电位VSS1，高电平是VDD1。使驱动晶体管Tr1在饱和区域动作。因此，例如若设VEL＝18V，则对驱动晶体管Tr1的栅极供给的驱动信号只要以13V～18V驱动即可。另一方面，在VCT＝0V的情况下，只要发光控制晶体管Tr2能够以0V～5V的逻辑信号驱动，则没有问题。因此，针对第一逻辑电路2及模拟电路3而言，供给电源电位VSS2＝13V及电源电位VDD2＝18V作为电源，针对第二逻辑电路4，供给电源电位VSS1＝0V及电源电位VDD1＝5V作为电源。该情况下，虽然所有的电路以5V的振幅动作，但实际上难以从外部电路输入0-5V的信号、和13-18V的信号。鉴于此，利用电平移动器1A，将0-5V的第一输入信号IN1变换为13-18V的输出信号OUT，提供给第一逻辑电路2。另外，第二逻辑电路4以电源电位VSS1(＝0V)、电源电位VDD1(＝5V)动作，根据0-5V的第二输入信号IN2来控制发光控制晶体管Tr2的栅极。
图2表示电平移动器1A的电路图。如该图所示，电平移动器1A包括具有输入节点N1和输出节点N2的锁存电路LAT。锁存电路LAT具备：输入端子与输入节点N1连接且输出端子与输出节点N2连接的反相器INV1、和输入端子与输出节点N2连接且输出端子与输入节点N1连接的反相器INV2。上述反相器INV1及INV2接受电源电位VSS2(第一输出电位)及电源电位VDD2(第二输出电位)的供给而动作。输出信号OUT被从输出节点N2取出。输出信号OUT的高电平为电源电位VDD2，其低电平为电源电位VSS2。
而且，在输入节点N1与被供给电源电位VSS2的节点之间设置有晶体管Tnd。晶体管Tnd作为与输入信号N1的上升同步，将输入节点N1的电位设定为电源电位VSS2的开关元件而发挥功能。输入信号IN1经由电容元件C1被提供给晶体管Tnd的栅极。并且，晶体管Tnd的栅极经由电阻R1与被供给电源电位VSS2的节点N3连接。电阻R1作为使栅极偏置为电源电位VSS2的电路而发挥功能。
另外，在输出节点N2与被供给电源电位VSS2的节点之间设置有晶体管Tnp。预充电信号PRC被提供给晶体管Tnp的栅极。预充电信号PRC在输入信号N1的逻辑电平变化之前的规定期间成为高电平(有效(active))，高电平为电源电位VDD2，低电平为电源电位VSS2。晶体管Tnp作为在输入信号IN1的反相之前将输出节点N2的电位预充电为电源电位VSS2的机构而发挥功能。
图3表示电平移动器1A的各部的信号波形。首先，当预充电信号PRC在期间T1中成为高电平时，晶体管Tnp成为导通状态，输出节点N2的电位被设定为低电平(电源电位VSS2)。此时，输入节点N1的电位通过反相器INV2被设定为高电平(电源电位VDD2)。由于在节点N3处产生了将输入信号IN1微分后的波形，所以，若在时刻t1处输入信号IN1从低电平上升为高电平，则节点N3的电位从电源电位VSS2以脉冲状上升。这里，若将晶体管Tnd的阈值电压设为Vth1，则当节点N3的电位超过VSS2+Vth1时，晶体管Tnd成为导通状态，输入节点N1的电位会从高电平向低电平(电源电位VSS2)变化。即便节点N3的电位比VSS2+Vth1低，锁存电路LAT也将输入节点N1的电位维持为低电平(电源电位VSS2)。因此，输出信号OUT从时刻t1开始成为高电平(电源电位VDD2)。
当到达时刻t2时，预充电信号PRC从低电平变化为高电平，在期间T2中处于高电平状态。在期间T2中也与期间T1同样，输出节点N2的电位被设定为低电平(电源电位VSS2)。由此，不仅输入节点N1的电位变化为高电平(电源电位VDD2)，而且，输出信号OUT的电位迁移为低电平(电源电位VSS2)。然后，当在时刻t3处输入信号IN1从高电平(电源电位VDD1)迁移为低电平(电源电位VSS1)时，在节点N3处产生负方向的脉冲。此时，由于晶体管Tnd维持截止状态，所以，输入节点N1的电位维持高电平(电源电位VDD2)。之后，反复重复同样的动作，生成输出信号OUT。
该电平移动器1A通过在输入信号IN1的逻辑电平从低电平向高电平及从高电平向低电平迁移之前的期间成为有效的预充电信号PRC来控制晶体管Tnp，将输出节点N2的电位设定为低电平(电源电位VSS2)。即，当预充电信号PRC成为有效时，强制将锁存电路LAT的存储内容设定为一方的逻辑电平。更具体而言，将输出节点N2的电位设定为低电平，另外，将输入节点N1的电位设定为高电平。然后，在输入信号IN1从低电平迁移为高电平的定时，将输入节点N1的电位设定为低电平，对锁存电路LAT的存储内容进行更新，另外，在输入信号IN1从高电平迁移为低电平的定时，不更新锁存电路LAT的存储内容。
综上所述，根据第一实施方式的电平移动器1A，可以将低电平为电源电位VSS1、高电平为电源电位VDD1的输入信号IN1，变换成低电平为电源电位VSS2、高电平为电源电位VDD2的输出信号OUT。并且，由于具有一个电容元件即可，所以，与现有的电平移动电路相比可简化构成。在将电容元件组入到集成化电路的情况下，其占有面积比其他元件大。由于电平移动器1A仅使用一个电容元件，所以，在将其组入到集成化电路中时，能够大幅削减电平移动器1A所占据的面积。进而，由于除了输入节点N1之外，还控制输出节点N2的电位，所以，能够可靠地更新锁存电路LAT的存储内容。
另外，预充电信号PRC成为VDD2-VSS2系的信号。因此，需要在电平移动器1A的外部变换电平。例如在输入信号IN1是按多条数据线输入的信号时，需要与数据线的条数对应数量的电平移动器1A。该情况下，由于只要预充电信号PRC共同提供给所有的电平移动器1A即可，所以，如果仅针对预充电信号PRC的电平变化使用现有的电平移动电路，则能够在电光学装置D整体中简化构成。
<2.第二实施方式>
第二实施方式所涉及的电光学装置D除了替代电平移动器1A而使用了电平移动器1B之外，与上述第一实施方式的电光学装置同样构成。
图4表示电平移动器1B的电路图。相对于电平移动器1A，电平移动器1B追加了p沟道型晶体管Tpp及Tpd、电容元件C2以及电阻R2而构成。
晶体管Tpp被设置在供给电源电位VDD2的节点与输入节点N1之间，其栅极被供给将预充电信号PRC反相后的反相预充电信号PRCB。因此，当反相预充电信号PRCB成为有效时(图3所示的期间T1及T2等)，晶体管Tpp成为导通状态，将输入节点N1的电位预充电为高电平(电源电位VDD2)。由于反相预充电信号PRCB和预充电信号PRC同时成为有效，所以，在输入信号IN1的逻辑电平迁移之前的规定期间中，可以对输入节点N1和输出节点N2双方设定逻辑电平，将锁存电路LAT的存储内容强制设定为一方的逻辑电平。
并且，在供给电源电位VDD2的节点与输出节点N2之间设置有晶体管Tpd，其栅极通过电容元件C2被供给反相输入信号IN1B。另外，由于在晶体管Tpd的栅极与供给电源电位VDD2的节点N4之间设置有电阻R2，所以，晶体管Tpd的栅极被偏置为电源电位VDD2。因此，节点N4的信号成为将反相输入信号IN1B的微分波形与电源电位VDD2叠加的信号。由于晶体管Tpd由p沟道型构成，所以，在将其阈值电压设为Vth2时，若节点N4的电位小于VDD2-Vth2，则晶体管Tpd成为导通状态，将输出节点N2的电位设定为高电平(电源电位VDD2)。由于晶体管Tpd在反相输入信号IN1B从高电平迁移为低电平的定时成为导通状态，所以，与晶体管Tnd同时成为导通状态。因此，若输入信号IN1的逻辑电平从低电平迁移为高电平，则可针对输入节点N1和输出节点N2双方设定逻辑电平，对锁存电路LAT的存储内容进行更新。
由此，第二实施方式的电平移动器1B在输入节点N1和输出节点N2双方处，在输入信号IN1的逻辑电平迁移之前的期间强制将锁存电路LAT的存储内容设定为一方的逻辑电平，与输入信号IN1的逻辑电平从低电平迁移为高电平的定时同步，改写锁存电路LAT的存储内容。因此，与电平移动器1A相比，能够可靠地控制输出信号OUT的逻辑电平。
另外，在电平移动器1A中，与输入信号IN1的逻辑电平从低电平向高电平迁移的定时同步，仅对输入节点IN1设定其电位。因此，输入信号IN1的逻辑电平的迁移反映于输出信号OUT是在经过了反相器INV1的传播延迟时间之后。与之相对，由于电平移动器1B设置有晶体管Tpd对输出节点N2的电位进行控制，所以，能够使锁存电路LAT的存储内容高速反相，从而以短的延迟时间得到输出信号OUT。
<3.第三实施方式>
第三实施方式的电光学装置D除了替代电平移动器1A而使用电平移动器1C之外，采用了与上述第一实施方式的电光学装置同样的构成。
图5表示电平移动器1C的电路图。电平移动器1C具备：n沟道型晶体管Tnd1及n沟道型晶体管Tnd2、p沟道型晶体管Tpd1及p沟道型晶体管Tpd2、4个电容元件C1～C4、以及4个电阻R1～R4。
n沟道型晶体管Tnd1被设置在锁存电路LAT的输入节点IN1与供给电源电位VSS2的节点之间，其栅极被电阻R1偏置为电源电位VSS2，经由电容元件C1被供给输入信号IN1。P沟道型晶体管Tpd1被设置在输入节点N1与供给电源电位VDD2的节点之间，其栅极被电阻R2偏置为电源电位VDD2，经由电容元件C2被供给输入信号IN1。
n沟道型晶体管Tnd2被设置在锁存电路LAT的输出节点N2与供给电源电位VSS2的节点之间，其栅极被电阻R3偏置为电源电位VSS2，经由电容元件C3被供给反相输入信号IN1B。p沟道型晶体管Tpd2被设置在输出节点N2与供给电源电位VDD2的节点之间，其栅极被电阻R4偏置为电源电位VDD2，经由电容元件C4被供给反相输入信号IN1B。
首先，在输入信号IN2上升的定时(反相输入信号IN1B下降的定时)，在节点Na处产生正方向的脉冲，在节点Nd处产生负方向的脉冲。由此，n沟道型晶体管Tnd1和p沟道型晶体管Tpd2成为导通状态，输入节点N1的电位被设定为低电平(电源电位VSS2)，输出节点N2的电位被设定为高电平(电源电位VDD2)，使得锁存电路LAT的存储内容被更新。
接着，在输入信号IN1下降的定时(反相输入信号IN1B上升的定时)，在节点Nb处产生负方向的脉冲，在节点Nc处产生正方向的脉冲。由此，p沟道型晶体管Tpd1和n沟道型晶体管Tnd2成为导通状态，输入节点N1的电位被设定为高电平(电源电位VDD2)，输出节点N2的电位被设定为低电平(VSSD2)，使得锁存电路LAT的存储内容被更新。
这样，由于电平移动器1C与输入信号IN1的逻辑电平的迁移同步，在输入节点N1和输出节点N2双方中设定逻辑电平，并对其进行存储，所以，能够可靠地更新锁存电路LAT的存储内容，可以提高可靠性。而且，除了输入节点N1之外，在输出节点N2中也设定电位，因此，可以缩短电平移动器C1的传播延迟时间。
<4.变形例>
可以对各实施方式施加各种变形。若举出具体的变形方式，则如下所述。
(1)在上述的各实施方式中，电阻R1～R4作为对晶体管的栅极赋予偏置的偏置电路而发挥功能，但本发明不限定于此，只要能够使栅极偏置，则可以采用任意的构成。例如，可以替代电阻而使用晶体管、或者使用二极管。
图6表示将上述图4所示的电平移动器1B的电阻R1、R2置换为晶体管的例子。在图6(A)所示的例子中，将电阻R1置换为n沟道型晶体管，将电阻R2置换为p沟道型晶体管。另外，在图6(B)所示的例子中，将电阻R1及R2置换成n沟道型晶体管及p沟道型晶体管。进而，图7表示将电阻R1及R2置换成二极管的例子。此外，对于电平移动器1A及1C而言，也能够同样地进行置换。
(2)在各实施方式中，对电光学装置D的具体方式举例说明了显示装置，但本发明也能够应用于光写入型的打印机或电子复印机的写入头等装置。而且，图8表示应用了本发明的电光学装置的电子设备的一个例子。该电子设备是采用了电光学装置D作为显示装置的便携式个人计算机。个人计算机2000具备电光学装置D和主体部2010。主体部2010中设置有电源开关2001及键盘2002。另外，作为能够采用本发明的电光学装置的其他电子设备，可举出移动电话机、便携信息终端、数字静态照相机、电视机、摄像机、车辆导航装置、寻呼机、电子记事本、电子纸、电子计算器、文字处理器、工作站、可视电话、POS终端、打印机、扫描仪、复印机、视频播放器、具备触摸屏的设备等。
Claims (13)
1、一种电平移动电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的第一输出电位和与所述第二输入电位对应的第二输出电位的输出信号，该电平移动电路包括：
第一电源节点，其被供给所述第一输出电位；
第二电源节点，其被供给所述第二输出电位；
锁存机构，其从所述第一电源节点及所述第二电源节点被供给电源，具备输入节点和取出所述输出信号的输出节点，在所述输入节点的电位是所述第一输出电位与所述第二输出电位中一方的电位时保持电位，以使所述输出节点的电位成为另一方的电位；
开关元件，其设置在所述第一电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；
控制机构，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时，按照使所述开关元件成为接通状态的方式进行控制；和
设定机构，其在所述输入信号的逻辑电平迁移之前的规定期间中，使所述输出节点的电位迁移为所述第一输出电位。
2、根据权利要求1所述的电平移动电路，其特征在于，
所述控制机构具备：偏置电路，其将所述开关元件的控制端子偏置为所述第一输出电位；和电容元件，其一方的端子与所述开关元件的控制端子连接，另一方的端子被供给所述输入信号。
3、根据权利要求1或2所述的电平移动电路，其特征在于，
所述设定机构包括晶体管，该晶体管被设置在所述第一电源节点和所述输出节点之间，逻辑电平是所述第一输出电位和所述第二输出电位，其栅极被供给在所述输入信号的逻辑电平迁移之前的规定期间成为所述第二输出电位的控制信号。
4、一种电平移动电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的第一输出电位和与所述第二输入电位对应的第二输出电位的输出信号，该电平移动电路包括：
第一电源节点，其被供给所述第一输出电位；
第二电源节点，其被供给所述第二输出电位；
锁存机构，其从所述第一电源节点及所述第二电源节点被供给电源，具备输入节点和取出所述输出信号的输出节点，在所述输入节点的电位是所述第一输出电位与所述第二输出电位中一方的电位时保持电位，以使所述输出节点的电位成为另一方的电位；
第一开关元件，其设置在所述第一电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；
第二开关元件，其设置在所述第二电源节点与所述输出节点之间，被控制为接通状态或关断状态中的一个状态；
第一控制机构，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时，按照使所述第一开关元件成为接通状态的方式进行控制；
第二控制机构，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时，按照使所述第二开关元件成为接通状态的方式进行控制；
第一设定机构，其在所述输入信号的逻辑电平迁移之前的规定期间中，使所述输出节点的电位迁移为所述第一输出电位；和
第二设定机构，其在所述输入信号的逻辑电平迁移之前的规定期间中，使所述输入节点的电位迁移为所述第二输出电位。
5、根据权利要求4所述的电平移动电路，其特征在于，
所述第一控制机构具备：第一偏置电路，其将所述第一开关元件的控制端子偏置为所述第一输出电位；和第一电容元件，其一方的端子与所述第一开关元件的控制端子连接，另一方的端子被供给所述输入信号；
所述第二控制机构具备：第二偏置电路，其将所述第二开关元件的控制端子偏置为所述第二输出电位；和第二电容元件，其一方的端子与所述第二开关元件的控制端子连接，另一方的端子被供给将所述输入信号的逻辑电平反相后的反相输入信号。
6、根据权利要求4或5所述的电平移动电路，其特征在于，
所述第一设定机构具备第一晶体管，该第一晶体管被设置在所述第一电源节点和所述输出节点之间，逻辑电平是所述第一输出电位和所述第二输出电位，其栅极被供给在所述输入信号的逻辑电平迁移之前的规定期间成为所述第二输出电位的控制信号；
所述第二设定机构具备第二晶体管，该第二晶体管被设置在所述第二电源节点和所述输入节点之间，使所述控制信号的逻辑电平反相，其栅极被供给在所述输入信号的逻辑电平迁移之前的规定期间成为所述第一输出电位的反相控制信号。
7、一种电平移动电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的第一输出电位和与所述第二输入电位对应的第二输出电位的输出信号，该电平移动电路包括：
第一电源节点，其被供给所述第一输出电位；
第二电源节点，其被供给所述第二输出电位；
锁存机构，其从所述第一电源节点及所述第二电源节点被供给电源，具备输入节点和取出所述输出信号的输出节点，在所述输入节点的电位是所述第一输出电位与所述第二输出电位中一方的电位时保持电位，以使所述输出节点的电位成为另一方的电位；
第一开关元件，其设置在所述第一电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；
第二开关元件，其设置在所述第二电源节点与所述输入节点之间，被控制为接通状态或关断状态中的一个状态；
第三开关元件，其设置在所述第一电源节点与所述输出节点之间，被控制为接通状态或关断状态中的一个状态；
第四开关元件，其设置在所述第二电源节点与所述输出节点之间，被控制为接通状态或关断状态中的一个状态；
第一控制机构，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时，按照使所述第一开关元件成为接通状态的方式进行控制；
第二控制机构，其在所述输入信号从所述第二输入电位迁移为所述第一输入电位的定时，按照使所述第二开关元件成为接通状态的方式进行控制；
第三控制机构，其在所述输入信号从所述第一输入电位迁移为所述第二输入电位的定时，按照使所述第三开关元件成为接通状态的方式进行控制；和
第四控制机构，其在所述输入信号从所述第二输入电位迁移为所述第一输入电位的定时，按照使所述第四开关元件成为接通状态的方式进行控制。
8、根据权利要求7所述的电平移动电路，其特征在于，
所述第一控制机构具备：第一偏置电路，其将所述第一开关元件的控制端子偏置为所述第一输出电位；和第一电容元件，其一方的端子与所述第一开关元件的控制端子连接，另一方的端子被供给所述输入信号；
所述第二控制机构具备：第二偏置电路，其将所述第二开关元件的控制端子偏置为所述第二输出电位；和第二电容元件，其一方的端子与所述第二开关元件的控制端子连接，另一方的端子被供给所述输入信号；
所述第三控制机构具备：第三偏置电路，其将所述第三开关元件的控制端子偏置为所述第一输出电位；和第三电容元件，其一方的端子与所述第三开关元件的控制端子连接，另一方的端子被供给将所述输入信号的逻辑电平反相后的反相输入信号；
所述第四控制机构具备：第四偏置电路，其将所述第四开关元件的控制端子偏置为所述第二输出电位；和第四电容元件，其一方的端子与所述第四开关元件的控制端子连接，另一方的端子被供给所述反相输入信号。
9、根据权利要求1～8中任意一项所述的电平移动电路，其特征在于，
所述锁存机构包括：
第一反相器，其输入端子与所述输入节点连接，输出端子与所述输出端子连接；和
第二反相器，其输入端子与所述输出节点连接，输出端子与所述输入端子连接。
10、一种电光学装置，具备权利要求1～9中任意一项所述的电平移动电路，利用所述电平移动电路，针对从外部供给的信号的一部分变换电平。
11、一种电平移动方法，利用具备输入节点和输出节点、并在所述输入节点的电位是第一输出电位和第二输出电位中的一方电位时保持电位以使输出节点的电位成为另一方电位的锁存电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的所述第一输出电位和与所述第二输入电位对应的所述第二输出电位的输出信号，
在所述输入信号的逻辑电平迁移之前的规定期间中，将所述输出节点的电位设定为所述第一输出电位，
与所述输入信号的逻辑电平从所述第一输入电位迁移为所述第二输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第一输出电位。
12、一种电平移动方法，利用具备输入节点和输出节点、并在所述输入节点的电位是第一输出电位和第二输出电位中的一方电位时保持电位以使输出节点的电位成为另一方电位的锁存电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的所述第一输出电位和与所述第二输入电位对应的所述第二输出电位的输出信号，
在所述输入信号的逻辑电平迁移之前的期间中，将所述输出节点的电位设定为所述第一输出电位，并将所述输入节点的电位设定为所述第二输出电位，
与所述输入信号的逻辑电平从所述第一输入电位迁移为所述第二输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第一输出电位，并使所述输出节点的电位迁移为所述第二输出电位。
13、一种电平移动方法，利用具备输入节点和输出节点、并在所述输入节点的电位是第一输出电位和第二输出电位中的一方电位时保持电位以使输出节点的电位成为另一方电位的锁存电路，对逻辑电平为第一输入电位和第二输入电位的输入信号的电平进行变换，生成其逻辑电平为与所述第一输入电位对应的所述第一输出电位和与所述第二输入电位对应的所述第二输出电位的输出信号，
与所述输入信号的逻辑电平从所述第一输入电位迁移为所述第二输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第一输出电位，并使所述输出节点的电位迁移为所述第二输出电位，
与所述输入信号的逻辑电平从所述第二输入电位迁移为所述第一输入电位的电平的定时同步，使所述输入节点的电位迁移为所述第二输出电位，并使所述输出节点的电位迁移为所述第一输出电位。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007061345A JP4289410B2 (ja) | 2007-03-12 | 2007-03-12 | レベルシフト回路、電気光学装置、およびレベルシフト方法 |
| JP2007-061345 | 2007-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101309077A true CN101309077A (zh) | 2008-11-19 |
| CN101309077B CN101309077B (zh) | 2013-09-18 |
Family
ID=39762056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810085223.7A Active CN101309077B (zh) | 2007-03-12 | 2008-03-10 | 电平移动电路、电光学装置及电平移动方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8710895B2 (zh) |
| JP (1) | JP4289410B2 (zh) |
| CN (1) | CN101309077B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299570A (zh) * | 2014-11-03 | 2015-01-21 | 厦门天马微电子有限公司 | 一种像素电路及其驱动方法、阵列基板和显示面板 |
| CN105609067A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种goa控制装置以及tft-lcd、显示设备 |
| CN108877711A (zh) * | 2018-07-06 | 2018-11-23 | 京东方科技集团股份有限公司 | 像素电路、显示面板和显示器 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009251573A (ja) * | 2008-04-11 | 2009-10-29 | Hitachi Displays Ltd | 表示装置 |
| DE102010018997B4 (de) * | 2010-05-03 | 2013-04-04 | Semikron Elektronik Gmbh & Co. Kg | Ansteuerschaltung mit Übertragungsschaltung zur kapazitiven Übertragung eines Signals und zugeordnetes Verfahren |
| US8736315B2 (en) | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP2789101A4 (en) * | 2011-12-08 | 2015-06-24 | Intel Corp | VOLTAGE-COMPENSATED LEVEL RELAY |
| JP5395203B2 (ja) * | 2012-03-23 | 2014-01-22 | 力晶科技股▲ふん▼有限公司 | レベルシフト回路及びそれを用いた半導体デバイス |
| US8836406B2 (en) * | 2012-09-06 | 2014-09-16 | Freescale Semiconductor, Inc. | Voltage level shifter |
| US9912327B2 (en) | 2015-03-18 | 2018-03-06 | Peregrine Semiconductor Corporation | Dead time control circuit for a level shifter |
| US9484897B2 (en) | 2015-03-18 | 2016-11-01 | Peregrine Semiconductor Corporation | Level shifter |
| WO2017123269A1 (en) * | 2016-01-11 | 2017-07-20 | Peregrine Semiconductor Corporation | Dead time control |
| DE102016109118A1 (de) | 2016-05-18 | 2017-11-23 | Infineon Technologies Ag | Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser |
| DE102016109114A1 (de) * | 2016-05-18 | 2017-11-23 | Infineon Technologies Ag | Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser |
| US9847348B1 (en) | 2016-12-20 | 2017-12-19 | Peregrine Semiconductor Corporation | Systems, methods and apparatus for enabling high voltage circuits |
| US10672726B2 (en) | 2017-05-19 | 2020-06-02 | Psemi Corporation | Transient stabilized SOI FETs |
| US10276371B2 (en) | 2017-05-19 | 2019-04-30 | Psemi Corporation | Managed substrate effects for stabilized SOI FETs |
| US10855281B2 (en) * | 2018-10-04 | 2020-12-01 | Raytheon Company | Wide supply range digital level shifter cell |
| US11184097B2 (en) * | 2019-08-16 | 2021-11-23 | Arista Networks, Inc. | VLAN-aware clock hierarchy |
| CN113131917B (zh) * | 2019-12-31 | 2022-10-21 | 圣邦微电子（北京）股份有限公司 | 一种抗高压高速度电平转换器 |
| US11749168B1 (en) * | 2022-07-04 | 2023-09-05 | Novatek Microelectronics Corp. | Data receiver for achieving functions of level shifter and amplifier circuit |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444619A (en) | 1987-08-12 | 1989-02-17 | Seiko Epson Corp | Level shift circuit |
| JP2836412B2 (ja) * | 1992-12-04 | 1998-12-14 | 日本電気株式会社 | レベル変換回路 |
| JPH0798983A (ja) | 1993-09-29 | 1995-04-11 | Mitsubishi Electric Corp | 半導体回路、基準電圧発生回路、アドレスデコード回路、および半導体記憶装置 |
| US6600338B1 (en) * | 2001-05-04 | 2003-07-29 | Rambus, Inc. | Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage |
| TWI237947B (en) * | 2001-07-12 | 2005-08-11 | Sanyo Electric Co | Level transducing circuit |
| US6563357B1 (en) * | 2001-12-20 | 2003-05-13 | Intel Corporation | Level converting latch |
| JP4421208B2 (ja) * | 2002-05-17 | 2010-02-24 | シャープ株式会社 | レベルシフタ回路およびそれを備えた表示装置 |
| KR100568107B1 (ko) * | 2003-10-24 | 2006-04-05 | 삼성전자주식회사 | 고속 및 저전력 전압 레벨 변환 회로 |
| JP3888464B2 (ja) * | 2004-05-10 | 2007-03-07 | 日本テキサス・インスツルメンツ株式会社 | 半導体集積回路 |
| US7132856B2 (en) * | 2004-08-25 | 2006-11-07 | Intel Corporation | Hybrid CVSL pass-gate level-converting sequential circuit for multi-Vcc microprocessors |
| KR100769770B1 (ko) * | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 메모리 장치의 페이지 버퍼 회로 및 프로그램 방법 |
-
2007
- 2007-03-12 JP JP2007061345A patent/JP4289410B2/ja active Active
-
2008
- 2008-02-29 US US12/040,022 patent/US8710895B2/en active Active
- 2008-03-10 CN CN200810085223.7A patent/CN101309077B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104299570A (zh) * | 2014-11-03 | 2015-01-21 | 厦门天马微电子有限公司 | 一种像素电路及其驱动方法、阵列基板和显示面板 |
| CN104299570B (zh) * | 2014-11-03 | 2017-06-16 | 厦门天马微电子有限公司 | 一种像素电路及其驱动方法、阵列基板和显示面板 |
| CN105609067A (zh) * | 2016-01-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种goa控制装置以及tft-lcd、显示设备 |
| CN105609067B (zh) * | 2016-01-04 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种goa控制装置以及tft-lcd、显示设备 |
| US10424235B2 (en) | 2016-01-04 | 2019-09-24 | Boe Technology Group Co., Ltd. | Control device for providing output error protection function for gate driving circuit, display panel and display device |
| CN108877711A (zh) * | 2018-07-06 | 2018-11-23 | 京东方科技集团股份有限公司 | 像素电路、显示面板和显示器 |
| CN108877711B (zh) * | 2018-07-06 | 2021-11-09 | 京东方科技集团股份有限公司 | 像素电路、显示面板和显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8710895B2 (en) | 2014-04-29 |
| US20080224755A1 (en) | 2008-09-18 |
| JP2008227790A (ja) | 2008-09-25 |
| JP4289410B2 (ja) | 2009-07-01 |
| CN101309077B (zh) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101309077B (zh) | 电平移动电路、电光学装置及电平移动方法 | |
| CN101060323B (zh) | “与非”门和移位寄存器 | |
| KR100316722B1 (ko) | 표시용 구동장치와 그 제조방법 및 그를 사용한 액정모듈 | |
| CN101847984B (zh) | 一种电子电路 | |
| KR100635500B1 (ko) | 시프트 레지스터 및 이를 포함하는 유기 전계발광 표시장치 | |
| CN102479477A (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
| CN102479476A (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
| US20220343855A1 (en) | Gate driving circuit, display substrate, display device and gate driving method | |
| CN100525106C (zh) | 电平转换器、电平转换电路、电光学装置及电子机器 | |
| KR20050077487A (ko) | 플립플롭, 시프트 레지스터 및 액티브 매트릭스형 표시장치 | |
| JP2008276849A (ja) | 画像表示装置および半導体装置 | |
| JPH0629834A (ja) | 論理回路 | |
| CN101609719B (zh) | 显示装置的移位寄存器 | |
| TW508549B (en) | Static clock pulse generator and display | |
| KR100295475B1 (ko) | 전압 레벨 변환 기능을 가진 래치 회로 및 플립 플롭 회로 | |
| CN111429830B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板 | |
| US20040140483A1 (en) | Semiconductor integrated circuit and fabrication method for same | |
| CN1728223B (zh) | 显示设备驱动电路 | |
| CN113192454A (zh) | 扫描驱动电路、方法、显示面板和显示装置 | |
| CN101393775B (zh) | 一种移位寄存器 | |
| JP2005323295A (ja) | ラッチ回路及びフリップフロップ回路 | |
| CN113077832A (zh) | 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置 | |
| CN102509537B (zh) | 显示装置的移位寄存器 | |
| JPWO2011105229A1 (ja) | シフトレジスタ、信号線駆動回路、液晶表示装置 | |
| CN113053448A (zh) | 移位寄存器单元、栅极驱动电路、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190201 Address after: Tokyo, Japan, Japan Patentee after: EL Technology Fusion Co., Ltd. Address before: Tokyo, Japan Patentee before: Seiko Epson Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220418 Address after: 05-15, bayeliba Plaza, 60 bayeliba Road, Singapore Patentee after: Element capital commercial Co. Address before: Tokyo, Japan Patentee before: El technology integration Co.,Ltd. |