CN109935218B - 像素电路及其驱动方法、显示面板及显示装置 - Google Patents

像素电路及其驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN109935218B
CN109935218B CN201910053954.1A CN201910053954A CN109935218B CN 109935218 B CN109935218 B CN 109935218B CN 201910053954 A CN201910053954 A CN 201910053954A CN 109935218 B CN109935218 B CN 109935218B
Authority
CN
China
Prior art keywords
switching transistor
unit
node
pole
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910053954.1A
Other languages
English (en)
Other versions
CN109935218A (zh
Inventor
王继国
樊君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910053954.1A priority Critical patent/CN109935218B/zh
Publication of CN109935218A publication Critical patent/CN109935218A/zh
Priority to PCT/CN2019/127450 priority patent/WO2020151439A1/zh
Priority to US16/959,372 priority patent/US20210074231A1/en
Application granted granted Critical
Publication of CN109935218B publication Critical patent/CN109935218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种像素电路及其驱动方法、显示面板及显示装置，属于显示技术领域。本发明的像素电路，包括：开关单元、反相单元、电位维持单元、充电单元；其中，开关单元，用于在扫描信号的控制下，将数据电压信号写入Q节点；Q节点为开关单元、反相单元、电位维持单元，以及充电单元之间的连接节点；反相单元，用于对Q节点的电位进行反相，并输出给
Figure DDA0001951803250000011
节点；
Figure DDA0001951803250000012
节点为反相单元和充电单元之间的连接节点；电位维持单元，用于在开关单元关断时，维持Q节点的电位；充电单元，用于在Q节点的电位的控制下，将第一信号写入显示单元，控制显示单元显示第一灰阶，在
Figure DDA0001951803250000013
节点的电位的控制下，将第二信号写入显示单元，控制显示单元显示第二灰阶。

Description

像素电路及其驱动方法、显示面板及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种像素电路及其驱动方法、显示面板及显示装置。
背景技术
随着移动显示越来越小型化，行动应用产品越来越流行，广泛应用在日程生活中，小的尺寸就意味着低容量电池、每日一充电或者一日多次充电成为行动应用产品的一个瓶颈。为了降低功耗，MIP技术应运而生，MIP技术是将存储器做在像素中，通过降低刷新频率大大降低显示器件的功耗。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种像素电路及其驱动方法、显示面板及显示装置。
解决本发明技术问题所采用的技术方案是一种像素电路，包括：开关单元、反相单元、电位维持单元、充电单元；其中，
所述开关单元，用于在扫描信号的控制下，将数据电压信号写入Q节点；所述Q节点为所述开关单元、所述反相单元、所述电位维持单元，以及所述充电单元之间的连接节点；
所述反相单元，用于对所述Q节点的电位进行反相，并输出给
Figure GDA0002057391730000011
节点；所述
Figure GDA0002057391730000012
节点为所述反相单元和所述充电单元之间的连接节点；
所述电位维持单元，用于在所述开关单元关断时，维持所述Q节点的电位；
所述充电单元，用于在所述Q节点的电位的控制下，将第一信号写入显示单元，控制所述显示单元显示第一灰阶，在所述
Figure GDA0002057391730000013
节点的电位的控制下，将第二信号写入显示单元，控制所述显示单元显示第二灰阶。
优选的是，所述开关单元包括具有第一开关特性的第一开关晶体管；其中，
所述第一开关晶体管的第一极连接数据线，第二极连接所述Q节点，控制极连接扫描线。
优选的是，所述反相单元包括反相器；其中，
所述反相器的输入端连接所述Q节点，输出端连接所述
Figure GDA0002057391730000021
节点。
优选的是，所述反相器包括：具有第二开关特性的第二开关晶体管和具有第一开关特性的第三开关晶体管；其中，
所述第二开关晶体管的第一极连接第一电源电压端，所述第二开关晶体管的第二极与所述第三开关晶体管的第一极连接，并连接所述
Figure GDA0002057391730000022
节点；所述第二开关晶体管的控制极连接所述第三开关晶体管的控制，并连接所述Q节点；所述第三开关晶体管的第二极连接第二电源电压端。
优选的是，所述电位维持单元包括第一存储电容；其中，
所述第一存储电容的第一端连接所述Q节点，第二端连接第二电源电压端。
优选的是，所述充电单元包括具有第一开关特性的第四开关晶体管和第五开关晶体管；其中，
所述第四开关晶体管的第一极连接第一信号线，第二极连接显示单元和所述第五开关晶体管的第二极，控制极连接所述Q节点；
所述第五开关晶体管的第一极连接第二信号线，第二极连接所述显示单元和所述第四开关晶体管的第二极，控制极连接所述
Figure GDA0002057391730000023
节点。
解决本发明技术问题所采用的技术方案是一种像素电路，包括：开关单元、反相单元、电位维持单元、充电单元；其中，
所述开关单元包括具有第一开关特性的第一开关晶体管；所述第一开关晶体管的第一极连接数据线，第二极连接Q节点，控制极连接扫描线；
所述反相单元包括反相器；所述反相器的输入端连接所述Q节点，输出端连接所述
Figure GDA0002057391730000031
节点；
所述电位维持单元包括第一存储电容；其中，所述第一存储电容的第一端连接所述Q节点，第二端连接第二电源电压端；
所述充电单元包括具有第一开关特性的第四开关晶体管和第五开关晶体管；所述第四开关晶体管的第一极连接第一信号线，第二极连接显示单元和所述第五开关晶体管的第二极，控制极连接所述Q节点；
所述第五开关晶体管的第一极连接第二信号线，第二极连接所述显示单元和所述第四开关晶体管的第二极，控制极连接所述
Figure GDA0002057391730000032
节点。
解决本发明技术问题所采用的技术方案是一种上述像素电路的驱动方法，包括：显示阶段；所述显示阶段包括：第一灰阶显示和/或第二灰阶显示；其中，
对于所述第一灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为高电平，Q节点的电位为高电平，控制充电单元开启，并使得第一信号通过充电单元写入显示单元，以使所述显示单元显示第一灰阶；
对于所述第二灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为低电平，
Figure GDA0002057391730000033
节点的电位为高电平，控制充电单元开启，并使得第二信号通过充电单元写入显示单元，以使所述显示单元显示第二灰阶。
解决本发明技术问题所采用的技术方案是一种显示面板，，包括上述的像素电路。
解决本发明技术问题所采用的技术方案是一种显示装置，，包括上述的显示面板。
附图说明
图1为本发明的实施例1的像素电路的结构示意图；
图2为本发明的实施例1和2的一种像素电路的结构示意图；
图3为本发明的实施例1和2的另一种像素电路的结构示意图；
图4为本发明的实施例2的像素电路的工作时序图。
其中附图标记为：1、开关单元；2、反相单元；3、电位维持单元；4、充电单元；T1、第一开关晶体管；T2、第二开关晶体管；T3、第三开关晶体管；T4、第四开关晶体管；T5、第五开关晶体管；C1、第一存储电容；Gate、扫描线；Data、数据线；VDD、第一电源电压端；VSS、第二电源电压端。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极在一定条件下是可以互换的，所以其源极、漏极从连接关系的描述上是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以晶体管为N型晶体管进行说明的。当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入低电平时，源漏极导通，P型相反。可以想到的是采用晶体管为P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
其中，在本实施例中，以具有第一开关特性的第一开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管为N型薄膜晶体管，具有第二开关特征的第二开关晶体管为P型薄膜晶体管为例进行说明。应当理解是，具有第一开关特性的各个晶体管与具有第二开关特征的晶体管的类型可以互换，也在本实施例的范围内。
其中，由于本发明实施例中的薄膜晶体管采用N型薄膜晶体管，相应的工作电平信号为高电平信号，工作电平信号端为高电平信号端，非工作电平信号为低电平信号，非工作电平信号端则为低电平信号端。
在以下实施例中是以像素电路应用至垂直电场的液晶显示装置为例，同时以第一灰阶为L255灰阶(白色)，第二灰阶为L0灰阶(黑色)为例进行说明。应当理解的是，该像素电路也可以应用至垂直电场的显示装置中，此时第一灰阶则为L0灰阶(黑色)，第二灰阶则为L255灰阶(白色)。当然，第二灰阶画面为L255灰阶(白色)为例进行说明的。应当理解的是，第一灰阶与第二灰阶画面只是两个灰阶的画面，因此，也不局限黑画面和白画面。
实施例1：
如图1所示，本实施例提供一种像素电路，包括：开关单元1、反相单元2、电位维持单元3，以及充电单元4；其中，开关单元1用于在扫描信号的控制下，将数据电压信号写入Q节点；该Q节点为开关单元1、反相单元2、电位维持单元3，以及充电单元4之间的连接节点；反相单元2用于对Q节点的电位进行反相，并输出给
Figure GDA0002057391730000051
节点；该
Figure GDA0002057391730000052
节点为反相单元2和充电单元4之间的连接节点；电位维持单元3用于在开关单元1关断时，维持Q节点的电位；充电单元4用于在Q节点的电位的控制下，将第一信号写入显示单元，控制显示单元显示L255灰阶，在
Figure GDA0002057391730000053
节点的电位的控制下，将第二信号写入显示单元，控制显示单元显示L0灰阶。
由于在本实施例的像素单路中，电位维持单元3能够在开关单元1关断时，维持Q节点的电位，以防止影响显示单元的正常显示。
结合图2和3所示，以下对本实施例的像素单元的各个功能模块进行具体说明。
其中，开关单元1包括具有第一开关特性的第一开关晶体管T1，也即第一开关晶体管T1为N型薄膜晶体管。
具体的，该第一开关晶体管T1的第一极连接数据线Data，第二极连接所述Q节点，控制极连接扫描线Gate。当给扫描线Gate上写入工作电平信号，也即高电平信号时，第一开关晶体管T1被打开，数据线Data上所写入的数据电压信号被写入Q节点。当数据电压信号为高电平信号时，Q节点的电位为高电平，此时，经过反相单元2输出的信号则为低电平，也即
Figure GDA0002057391730000061
节点的电位为低电平；当数据电压信号为低电平信号时，Q节点的电位为低电平，此时，经过反相单元2输出的信号则为高电平，也即
Figure GDA0002057391730000062
节点的电位为高电平。
其中，反相单元2可以为反相器Inv1；该反相器Inv1的输入端连接所述Q节点，输出端连接
Figure GDA0002057391730000063
节点。
具体的，反相器Inv1可以包括具有第二开关特性的第二开关晶体管T2和具有第一开关特性的第三开关晶体管T3；也即，该反相器Inv1包括N型的第三开关晶体管T3和P型的第二开关晶体管T2；该第二开关晶体管的第一极连接第一电源电压端VDD，第二开关晶体管的第二极与第三开关晶体管T3的第一极连接，并连接
Figure GDA0002057391730000064
节点；第二开关晶体管的控制极连接第三开关晶体管T3的控制，并连接Q节点；第三开关晶体管T3的第二极连接第二电源电压端VSS。
其中，电位维持单元3可以包括第一存储电容C1，该第一存储电容C1的第一端连接Q节点，第二端连接第二电源电压端VSS。
具体的，当扫描线Gate上写入高电平信号时，开关单元1打开，通过数据线Data上所写入的数据电压信号给第一存储电容C1充电，当扫描线Gate上写入低电平信号时，开关单元1关断，此时第一存储电容C1放电以维持Q节点的电位。
其中，充电单元4包括具有第一开关特性的第四开关晶体管T4和第五开关晶体管T5；也即，该充电单元4中的第四开关晶体管T4和第五开关晶体管T5均为N型薄膜晶体管；该第四开关晶体管T4的第一极连接第一信号线，第二极连接显示单元和第五开关晶体管T5的第二极，控制极连接Q节点；该第五开关晶体管T5的第一极连接第二信号线，第二极连接显示单元和所述第四开关晶体管T4的第二极，控制极连接
Figure GDA0002057391730000071
节点。
具体的，当Q节点为高电平时，
Figure GDA0002057391730000072
节点为低电平，第四开关晶体管T4打开，通过第一信号线上写入的第一信号给显示单元中像素电极进行充电，像素电压和公共电压的差值的绝对值为低，夹设在显示单元的像素电极和公共电极之间的液晶分子不反转，此时显示单元显示L255灰阶。
当Q节点为低电平时，
Figure GDA0002057391730000073
节点为高电平，第五开关晶体管T5打开，通过第二信号线上写入的第二信号给显示单元中像素电极进行充电，像素电压和公共电压的差值的绝对值为高，夹设在显示单元的像素电极和公共电极之间的液晶分子反转，此时显示单元显示L0灰阶。
在本实施例中还提供一种像素电路的驱动方法，包括：显示阶段；所述显示阶段包括：L255灰阶显示和/或L0灰阶显示。
对于所述L255灰阶显示：扫描信号为工作电平信号，开关单元1开启，数据电压信号为高电平，Q节点的电位为高电平，控制充电单元4开启，并使得第一信号通过充电单元4写入显示单元，以使所述显示单元显示L255灰阶。
对于所述L0灰阶显示：扫描信号为工作电平信号，开关单元1开启，数据电压信号为低电平，
Figure GDA0002057391730000074
节点的电位为高电平，控制充电单元4开启，并使得第二信号通过充电单元4写入显示单元，以使所述显示单元显示L0灰阶。
实施例2：
如图2和3所示，本实施例提供一种像素电路，包括：开关单元1、反相单元2、电位维持单元3、充电单元4；其中，开关单元1包括第一开关晶体管T1；该第一开关晶体管T1为N型薄膜晶体管，该第一开关晶体管T1的第一极连接数据线Data，第二极连接Q节点，控制极连接扫描线Gate；反相单元2包括反相器Inv1；该反相器Inv1的输入端连接Q节点，输出端连接
Figure GDA0002057391730000081
节点；电位维持单元3包括第一存储电容C1；该第一存储电容C1的第一端连接Q节点，第二端连接第二电源电压端VSS；该充电单元4包括第四开关晶体管T4和第五开关晶体管T5第，且二者均为N型薄膜晶体管；该第四开关晶体管T4的第一极连接第一信号线，第二极连接显示单元和第五开关晶体管T5的第二极，控制极连接Q节点；该第五开关晶体管T5的第一极连接第二信号线，第二极连接显示单元和第四开关晶体管T4的第二极，控制极连接
Figure GDA0002057391730000082
节点。
由于在本实施例的像素电路包括电位维持单元3包括第一存储电容C1，因此可以通过第一存储电容C1在开关单元1关断时维持Q节点的电位，以保证显示单元能够正常的显示。而且，在本实施例的像素电路仅包括三个薄膜晶体管、一个反相器Inv1和一个存储电容，故其结构简单，有助于显示装置的高分辨率的设计。
结合图2和4所示，本实施例还提供了一种上述像素电路的驱动方法，该驱动方法包括显示阶段；该显示阶段包括L255灰阶显示和/或L0灰阶显示；
对于L255灰阶显示：该扫描线Gate写入工作电平信号，第一开关晶体管T1打开，数据线Data写入的数据电压信号为高电平信号；此时，Q节点的电位为高电平，经过反相器Inv1之后
Figure GDA0002057391730000083
节点的电位为低电平；故第四开关晶体管T4打开，第五开关晶体管T5关断；此时，通过第一信号线上写入的第一信号给显示单元中像素电极进行充电，像素电压和公共电压的差值的绝对值为低，夹设在显示单元的像素电极和公共电极之间的液晶分子不反转，此时显示单元显示L255灰阶。
对于L0灰阶显示：该扫描线Gate写入工作电平信号，第一开关晶体管T1打开，数据线Data写入的数据电压信号为低电平信号；此时，Q节点的电位为低电平，经过反相器Inv1之后
Figure GDA0002057391730000091
节点的电位为高电平；故第四开关晶体管T4关断，第五开关晶体管T5打开；此时，通过第二信号线上写入的第二信号给显示单元中像素电极进行充电，像素电压和公共电压的差值的绝对值为高，夹设在显示单元的像素电极和公共电极之间的液晶分子反转，此时显示单元显示L0灰阶。
实施例3：
本实施例提供了一种显示面板和显示装置，其中，显示面板包括实施例1或2中的像素电路，显示装置包括该显示面板。因此，本实施例的显示装置可以为可穿戴设备，例如手表。
其中，显示装置可以为液晶显示装置或者电致发光显示装置，例如液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (8)

1.一种像素电路，其特征在于，包括：开关单元、反相单元、电位维持单元、充电单元；其中，
所述开关单元，用于在扫描信号的控制下，将数据电压信号写入Q节点；所述Q节点为所述开关单元、所述反相单元、所述电位维持单元，以及所述充电单元之间的连接节点；
所述反相单元，用于对所述Q节点的电位进行反相，并输出给
Figure FDA0002619356510000011
节点；所述
Figure FDA0002619356510000012
节点为所述反相单元和所述充电单元之间的连接节点；
所述电位维持单元，用于在所述开关单元关断时，维持所述Q节点的电位；
所述充电单元，用于在所述Q节点的电位的控制下，将第一信号写入显示单元，控制所述显示单元显示第一灰阶，在所述
Figure FDA0002619356510000013
节点的电位的控制下，将第二信号写入显示单元，控制所述显示单元显示第二灰阶；
所述反相单元包括反相器；所述反相器包括：具有第二开关特性的第二开关晶体管和具有第一开关特性的第三开关晶体管；其中，
所述第二开关晶体管的第一极连接第一电源电压端，所述第二开关晶体管的第二极与所述第三开关晶体管的第一极连接，并连接所述
Figure FDA0002619356510000014
节点；所述第二开关晶体管的控制极连接所述第三开关晶体管的控制，并连接所述Q节点；所述第三开关晶体管的第二极连接第二电源电压端。
2.根据权利要求1所述的像素电路，其特征在于，所述开关单元包括具有第一开关特性的第一开关晶体管；其中，
所述第一开关晶体管的第一极连接数据线，第二极连接所述Q节点，控制极连接扫描线。
3.根据权利要求1所述的像素电路，其特征在于，所述电位维持单元包括第一存储电容；其中，
所述第一存储电容的第一端连接所述Q节点，第二端连接第二电源电压端。
4.根据权利要求1所述的像素电路，其特征在于，所述充电单元包括具有第一开关特性的第四开关晶体管和第五开关晶体管；其中，
所述第四开关晶体管的第一极连接第一信号线，第二极连接显示单元和所述第五开关晶体管的第二极，控制极连接所述Q节点；
所述第五开关晶体管的第一极连接第二信号线，第二极连接所述显示单元和所述第四开关晶体管的第二极，控制极连接所述
Figure FDA0002619356510000021
节点。
5.一种像素电路，其特征在于，包括：开关单元、反相单元、电位维持单元、充电单元；其中，
所述开关单元包括具有第一开关特性的第一开关晶体管；所述第一开关晶体管的第一极连接数据线，第二极连接Q节点，控制极连接扫描线；
所述反相单元包括反相器；所述反相器包括：具有第二开关特性的第二开关晶体管和具有第一开关特性的第三开关晶体管；其中，
所述第二开关晶体管的第一极连接第一电源电压端，所述第二开关晶体管的第二极与所述第三开关晶体管的第一极连接，并连接所述
Figure FDA0002619356510000022
节点；所述第二开关晶体管的控制极连接所述第三开关晶体管的控制，并连接所述Q节点；所述第三开关晶体管的第二极连接第二电源电压端；
所述电位维持单元包括第一存储电容；其中，所述第一存储电容的第一端连接所述Q节点，第二端连接第二电源电压端；
所述充电单元包括具有第一开关特性的第四开关晶体管和第五开关晶体管；所述第四开关晶体管的第一极连接第一信号线，第二极连接显示单元和所述第五开关晶体管的第二极，控制极连接所述Q节点；
所述第五开关晶体管的第一极连接第二信号线，第二极连接所述显示单元和所述第四开关晶体管的第二极，控制极连接所述
Figure FDA0002619356510000031
节点。
6.一种如权利要求1-5中任一项所述的像素电路的驱动方法，其特征在于，包括：显示阶段；所述显示阶段包括：第一灰阶显示和/或第二灰阶显示；其中，
对于所述第一灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为高电平，Q节点的电位为高电平，控制充电单元开启，并使得第一信号通过充电单元写入显示单元，以使所述显示单元显示第一灰阶；
对于所述第二灰阶显示：扫描信号为工作电平信号，开关单元开启，数据电压信号为低电平，
Figure FDA0002619356510000032
节点的电位为高电平，控制充电单元开启，并使得第二信号通过充电单元写入显示单元，以使所述显示单元显示第二灰阶。
7.一种显示面板，其特征在于，包括权利要求1-5中任一项所述的像素电路。
8.一种显示装置，其特征在于，包括权利要求7所述的显示面板。
CN201910053954.1A 2019-01-21 2019-01-21 像素电路及其驱动方法、显示面板及显示装置 Active CN109935218B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910053954.1A CN109935218B (zh) 2019-01-21 2019-01-21 像素电路及其驱动方法、显示面板及显示装置
PCT/CN2019/127450 WO2020151439A1 (zh) 2019-01-21 2019-12-23 像素电路及其驱动方法、显示面板及显示装置
US16/959,372 US20210074231A1 (en) 2019-01-21 2019-12-23 Pixel circuit and driving method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910053954.1A CN109935218B (zh) 2019-01-21 2019-01-21 像素电路及其驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN109935218A CN109935218A (zh) 2019-06-25
CN109935218B true CN109935218B (zh) 2020-12-01

Family

ID=66985059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910053954.1A Active CN109935218B (zh) 2019-01-21 2019-01-21 像素电路及其驱动方法、显示面板及显示装置

Country Status (3)

Country Link
US (1) US20210074231A1 (zh)
CN (1) CN109935218B (zh)
WO (1) WO2020151439A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935218B (zh) * 2019-01-21 2020-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
TWI706394B (zh) * 2019-10-23 2020-10-01 友達光電股份有限公司 畫素電路
CN111710289B (zh) * 2020-06-24 2024-05-31 天津中科新显科技有限公司 一种主动发光器件的像素驱动电路及驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043177A (ko) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 표시장치
CN106169288A (zh) * 2016-08-30 2016-11-30 武汉华星光电技术有限公司 显示驱动电路及像素结构
CN107403611A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
CN107919101A (zh) * 2018-01-04 2018-04-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN108877711A (zh) * 2018-07-06 2018-11-23 京东方科技集团股份有限公司 像素电路、显示面板和显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008145647A (ja) * 2006-12-08 2008-06-26 Sony Corp 表示装置とその駆動方法
US8013633B2 (en) * 2007-06-20 2011-09-06 Hewlett-Packard Development Company, L.P. Thin film transistor logic
CN101656043B (zh) * 2009-09-01 2011-05-04 友达光电股份有限公司 像素电路、主动式矩阵有机发光二极管显示器及驱动方法
KR101781501B1 (ko) * 2010-12-15 2017-09-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 이용한 액정 표시 장치
CN109389954B (zh) * 2017-08-14 2024-07-09 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法和显示装置
CN207115976U (zh) * 2017-08-14 2018-03-16 京东方科技集团股份有限公司 像素电路、显示面板和显示装置
CN107799089B (zh) * 2017-12-13 2021-02-09 京东方科技集团股份有限公司 像素电路和显示装置
CN107945763B (zh) * 2018-01-05 2020-06-26 京东方科技集团股份有限公司 像素电路、阵列基板、显示面板和显示装置
CN109935218B (zh) * 2019-01-21 2020-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160043177A (ko) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 표시장치
CN106169288A (zh) * 2016-08-30 2016-11-30 武汉华星光电技术有限公司 显示驱动电路及像素结构
CN107403611A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
CN107919101A (zh) * 2018-01-04 2018-04-17 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN108877711A (zh) * 2018-07-06 2018-11-23 京东方科技集团股份有限公司 像素电路、显示面板和显示器

Also Published As

Publication number Publication date
WO2020151439A1 (zh) 2020-07-30
US20210074231A1 (en) 2021-03-11
CN109935218A (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
US9865211B2 (en) Shift register unit, gate driving circuit and display device
CN107958649B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US8816951B2 (en) Shift register unit, gate drive circuit, and display apparatus
US10923057B2 (en) Pixel circuit and display device
US10089948B2 (en) Gate driver on array unit, related gate driver on array circuit, display device containing the same, and method for driving the same
CN104809979B (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN108288451B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10991289B2 (en) Memory-in-pixel circuit, driving method thereof, array substrate, and display apparatus
US11238768B2 (en) Pixel circuit and driving method thereof, display substrate, and display device
CN109935218B (zh) 像素电路及其驱动方法、显示面板及显示装置
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN107578751B (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
CN108962120B (zh) 显示基板、显示面板、显示装置和显示驱动方法
CN107919101B (zh) 像素电路及其驱动方法、显示面板及显示装置
JP2010107732A (ja) 液晶表示装置
US20220254291A1 (en) Display panel and display device
CN110738974B (zh) 液晶像素电路、其驱动方法、显示面板及显示装置
CN109272962B (zh) 像素内存储单元、像素内数据存储方法以及像素阵列
US8144098B2 (en) Dot-matrix display refresh charging/discharging control method and system
US10832608B2 (en) Pixel circuit, method for driving method, display panel, and display device
CN109147673B (zh) 像素电路及其驱动方法、显示装置
CN109616042B (zh) 像素电路及其驱动方法、显示装置
CN107633804B (zh) 一种像素电路、其驱动方法及显示面板
US10573254B2 (en) Memory in pixel display device with low power consumption
CN111210787B (zh) 像素驱动电路、显示装置及像素驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant