CN107799089B - 像素电路和显示装置 - Google Patents

像素电路和显示装置 Download PDF

Info

Publication number
CN107799089B
CN107799089B CN201711329200.1A CN201711329200A CN107799089B CN 107799089 B CN107799089 B CN 107799089B CN 201711329200 A CN201711329200 A CN 201711329200A CN 107799089 B CN107799089 B CN 107799089B
Authority
CN
China
Prior art keywords
node
transistor
level
signal
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711329200.1A
Other languages
English (en)
Other versions
CN107799089A (zh
Inventor
付弋珊
樊君
李付强
王继国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711329200.1A priority Critical patent/CN107799089B/zh
Publication of CN107799089A publication Critical patent/CN107799089A/zh
Priority to US16/170,395 priority patent/US10923057B2/en
Application granted granted Critical
Publication of CN107799089B publication Critical patent/CN107799089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路和显示装置，属于显示领域。所述像素电路包括：第一反相器模块，其输入端连接第一节点，输出端连接第二节点；第二反相器模块，其输入端连接所述第二节点，输出端连接第三节点；分别连接所述第一节点和所述第三节点的开关模块，被配置为在第一扫描信号为有效电平时断开所述第一节点与所述第三节点之间的电连接；与所述第一节点和所述第二节点中的至少一个相连的调节模块，被配置为在所述第一扫描信号为有效电平时根据调节控制信号调节所述第一节点和所述第二节点中至少一个节点处的电平。本发明有助于避免像素内部的锁存器发生输出信号异常，增强像素电路的工作稳定性，提升相关显示产品的性能。

Description

像素电路和显示装置
技术领域
本发明涉及显示领域，特别涉及一种像素电路和显示装置。
背景技术
传统的主动矩阵型显示装置，无论是动态画面或静态画面的显示模式，均通过驱动器来将数据写入像素中。在此情况下，当显示静态画面时，驱动器会重复性地将同样的数据写入像素中。针对这一情形，可以在各个像素中设置存储器，以便在显示静态画面的时候，将存储器所记忆的数据写入像素中，取代驱动器的驱动，以减少电力耗损。为了适应显示装置的高PPI(Pixels Per Inch，每英寸所拥有的像素数目)、低功耗、低成本的应用需求，由晶体管构成的锁存器电路被设置在像素内部实现存储器的功能。然而在实际应用中，该类锁存器很容易在输出电平翻转时发生输出信号异常，使得像素电路的显示状态不稳定，导致噪点或花屏等异常，严重影响显示产品的性能。
发明内容
本发明提供一种像素电路和显示装置，有助于避免像素内部的锁存器发生输出信号异常。
第一方面，本发明提供了一种像素电路，所述像素电路包括：
第一反相器模块，其输入端连接第一节点，输出端连接第二节点；
第二反相器模块，其输入端连接所述第二节点，输出端连接第三节点；
分别连接所述第一节点和所述第三节点的开关模块，被配置为在第一扫描信号为有效电平时断开所述第一节点与所述第三节点之间的电连接；
与所述第一节点和所述第二节点中的至少一个相连的调节模块，被配置为在所述第一扫描信号为有效电平时根据调节控制信号调节所述第一节点和所述第二节点中至少一个节点处的电平。
在一种可能的实现方式中，所述像素电路还包括与所述第一节点和所述第二节点中的至少一个相连的数据写入模块，
所述数据写入模块被配置为在根据所述第一节点和所述第二节点中至少一个节点处的电平确定数据写入模式，并在第二扫描信号为有效电平时按照当前确定的数据写入模式写入显示数据信号。
在一种可能的实现方式中，所述调节模块和所述数据写入模块均与数据线相连，所述调节控制信号和所述显示数据信号均由所述数据线提供。
在一种可能的实现方式中，所述数据写入模块包括：
与所述第一节点和所述第二节点中的至少一个相连的选通单元，被配置为根据所述第一节点和所述第二节点中至少一个节点处的电平，将待显示画面的显示数据信号和常黑画面的显示数据信号中的一个导通至第四节点；
与所述第四节点相连的扫描单元，被配置为在所述第二扫描信号为有效电平时将所述第四节点处的显示数据信号导通至像素电极。
在一种可能的实现方式中，所述扫描单元包括第一晶体管，所述选通单元包括第二晶体管和第三晶体管；其中，
所述第一晶体管的栅极连接所述第二扫描信号，源极和漏极中的一个连接所述第四节点，另一个连接所述像素电极；
所述第二晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述待显示画面的显示数据信号，另一个连接所述第四节点；
所述第三晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述常黑画面的显示数据信号，另一个连接所述第四节点。
在一种可能的实现方式中，所述开关模块和所述调节模块均与第一扫描线相连，所述第一扫描信号由所述第一扫描线提供。
在一种可能的实现方式中，所述开关模块包括第四晶体管，
所述第四晶体管的栅极连接所述第一扫描信号，源极和漏极中的一个连接所述第一节点，另一个连接所述第三节点；
其中，所述第一扫描信号的有效电平处于使所述第四晶体管工作在截止区的栅极电压范围内。
在一种可能的实现方式中，调节模块包括第五晶体管，
所述第五晶体管的栅极连接所述第一扫描信号，源极和漏极中的一个连接所述调节控制信号，另一个连接所述第一节点；
其中，所述第一扫描信号的有效电平处于使所述第五晶体管工作在除了截止区以外的工作区的栅极电压范围内。
在一种可能的实现方式中，所述第一反相器模块包括第六晶体管和第七晶体管，所述第二反相器模块包括第八晶体管和第九晶体管；其中，
所述第六晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接第一电平电压线；
所述第七晶体管的栅极连接所述第一节点，源极和漏极中的一个连接第二电平电压线，另一个连接所述第二节点；
所述第八晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第三节点，另一个连接所述第一电平电压线；
所述第九晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第二电平电压线，另一个连接所述第三节点；
其中，所述第一电平电压线上的电平处于使所述第六晶体管和所述第八晶体管工作在截止区的栅极电压范围内，所述第二电平电压线上的电平处于使所述第七晶体管和所述第九晶体管工作在截止区的栅极电压范围内，所述第一电平电压线上的电平与所述第二电平电压线上的电平的相位相反。
第二方面，本发明还提供了一种显示装置，所述显示装置包括上述任意一种的像素电路。
由上述技术方案可知，本发明中的开关模块可以在调节模块调节两个节点的电平时断开两个反相器模块之间的连接，使得两个节点的电平被调节时不会产生调节模块与两个反相器模块之间的竞争，因而能够避免由此导致的信号异常，增强像素电路的工作稳定性，有助于提升显示产品的性能。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，这些附图的合理变型也都涵盖在本发明的保护范围中。
图1是本发明一个实施例提供的像素电路的结构框图；
图2是本发明又一实施例提供的像素电路的结构框图；
图3是本发明一个实施例提供的像素电路的电路结构图；
图4是本发明一个实施例中一种显示装置中的像素电路设置方式示意图；
图5是本发明一个实施例中一种显示装置的子像素区域的排布方式示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，且该连接可以是直接的或间接的。
图1是本发明一个实施例提供的像素电路的结构框图。参见图1，该像素电路包括第一反相器模块11、第二反相器模块12、开关模块13和调节模块14。第一反相器模块11的输入端连接第一节点Q1，输出端连接第二节点Q2。第二反相器模块12的输入端连接第二节点Q2，输出端连接第三节点Q3。开关模块13分别连接第一节点Q1和第三节点Q3，被配置为在第一扫描信号G1为有效电平时断开第一节点Q1与第三节点Q3之间的电连接。调节模块14与第一节点Q1相连，被配置为在第一扫描信号G1为有效电平时根据调节控制信号R1调节第一节点Q1处的电平。
需要说明的是，本文中的有效电平与无效电平分别指的是针对特定电路节点而言的两个不同的预先配置的电压范围(均以公共端电压为基准)。在一个示例中，所有电路节点的有效电平均为所在数字电路中的高电平。在又一示例中，所有电路节点的有效电平均为所在数字电路中的低电平。在又一示例中，第一节点Q1和第三节点Q3处的有效电平为高电平，而第一扫描信号G1的有效电平为低电平。当然，有效电平和无效电平的设置方式可以不仅限于以上示例。
应理解的是，第一反相器模块11和第二反相器模块12均为能使输出端电平与输入端电平反相的电路结构，例如在输入端为高电平时在输出端处输出低电平，在输入端为低电平时在输出端处输出高电平。需要说明的是，第一反相器模块11和/或第二反相器模块12所具有的反相功能可以是单向的(输出端的电平不影响输入端的电平，例如输出端为高电平时输入端可以保持高电平)，也可以是双向的(输出端电平与输入端电平可以相互影响，例如输出端为高电平时也会使输入端被置为低电平)。在具有双向的反相功能时，输入端与输出端相互对称，彼此交换时电路功能保持不变。此外，第一反相器模块11和/或第二反相器模块12可以具有控制其反相功能是否有效的使能端，反相功能无效时其输入端与输出端之间可以例如是高阻状态或者断路状态。
还应理解的是，在第一节点Q1和第三节点Q3彼此电连接时，处于工作状态的第一反相器模块11和第二反相器模块12可以形成锁存器结构，即在外部信号改变第一节点Q1或第二节点Q2的电平之前，第一节点Q1和第二节点Q2之间可以一直稳定地保持彼此反相的电平，第一节点Q1和第二节点Q2的电平作为存储数据保持在锁存器结构中，并可以用于控制或触发相关操作。
在本发明实施例的一个示例性实现方式中，调节模块14在第一扫描信号G1为有效电平且调节控制信号R1为高电平时将第一节点Q1处的低电平转为高电平，从而第一反相器模块11的作用下第二节点Q2会被置为低电平，而第二反相器模块12的作用下第三节点Q3会被置为高电平，在此期间开关模块13断开第一节点Q1与第三节点Q3之间的电连接，由此完成锁存电平的翻转。
在一个比较示例中，第一节点Q1与第三节点Q3之间始终保持电连接，在调节模块14将第一节点Q1处的电位上拉为高电平的过程中，第二反相器模块12的反相功能会对第三节点Q3和第一节点Q1的电位保持下拉作用，此时调节模块14的上拉作用与第二反相器模块12的下拉作用会相互竞争。例如，在调节模块14提供流向第一节点Q1的调节电流的同时，第二反相器模块12会提供从第一节点Q1流向低电平的竞争电流。虽然可以通过设置器件参数使调节模块14的上拉作用取得竞争优势(例如使调节电流大于竞争电流)，但出于调节时间有限、器件存在损耗或是器件存在特性漂移等原因，容易发生调节模块14的调节作用失效的情况，表现为锁存器结构的输出异常(锁存电平无法正常翻转)，受其输出控制或触发的操作也会发生紊乱，造成噪点、坏点或者花屏等等异常。
比较后可以看出，本发明实施例中的开关模块13可以在调节模块14调节第一节点Q1的电平时断开第一反相器模块11和第二反相器模块12之间的连接，使得第一节点Q1的电平被调节时不会出现调节模块14与第二反相器模块12之间的竞争，因而能够避免由此导致的信号异常，增强像素电路的工作稳定性，有助于提升显示产品的性能。
应理解的是，调节模块14的调节对象可以不仅限于第一节点Q1，调节方式也可以不仅限于对单个节点的电平转换，还可以例如是对第一节点Q1进行上拉的同时对第二节点Q2进行下拉的，并可以不仅限于此。在一个示例中，所述调节模块14与所述第一节点和所述第二节点中的至少一个相连的，被配置为在所述第一扫描信号为有效电平时根据调节控制信号调节所述第一节点和所述第二节点中至少一个节点处的电平。还应理解的是，本发明实施例不限制锁存器具体如何应用于像素电路的功能实现，也不限制所应用的像素电路的类型，任意一种包含锁存器结构的像素电路都可以通过本发明实施例的方式改善工作稳定性，从而提升显示性能。
图2是本发明又一实施例提供的像素电路的结构框图。参见图2，本发明实施例的像素电路在包括第一反相器模块11、第二反相器模块12、开关模块13和调节模块14的基础上，还包括数据写入模块15。该数据写入模块15被配置为在根据所述第一节点Q1和所述第二节点Q2中至少一个节点处的电平确定数据写入模式，并在第二扫描信号G2为有效电平时按照当前确定的数据写入模式写入显示数据信号。在一个示例中，不同的数据写入模式之间可以在所写入的显示数据信号的画面类型、所写入的显示数据信号的格式、写入显示数据信号的时长，以及写入显示数据信号的时间段中的至少一个方面上存在差异。本发明实施例中，锁存器结构所保存的锁存电平具体用于控制像素电路的数据写入模式，即使得不同像素电路之间可以以不同的数据写入模式同时进行显示数据信号的写入，实现例如分区域显示或是显示区域裁剪的操作。
图3是本发明一个实施例提供的像素电路的电路结构图。参见图3，本发明实施例的像素电路包括第一反相器模块11、第二反相器模块12、开关模块13和调节模块14，还包括数据写入模块。图3中，所述数据写入模块包括选通单元15a和扫描单元15b。
扫描单元15b包括第一晶体管T1，第一晶体管T1的栅极连接第二扫描信号G2，源极和漏极中的一个连接第四节点P4，另一个连接像素电极。需要说明的是，根据晶体管具体类型的不同，可以设置其源极和漏极分别所具有的连接关系，以与流过晶体管的电流的方向相匹配；在晶体管具有源极与漏极对称的结构时，源极和漏极可以视为不作特别区分的两个电极。还需要说明的是，图3中示出了与像素电路相对应的液晶电容Clc，上述像素电极作为液晶电容Clc的一极，可通过与另一极之间所形成的电场控制液晶分子的偏转，继而控制像素的灰阶。在一个示例中，所述第一晶体管T1可以为N型薄膜晶体管(Thin FilmTransistor，TFT)。由此，可以设置第二扫描信号G2的有效电平为能使第一晶体管T1开启的高电平，使得扫描单元15b可以在第二扫描信号G2为有效电平时将第四节点P4处的显示数据信号导通至像素电极。
图3中，选通单元15a包括第二晶体管T2和第三晶体管T3。其中，第二晶体管T2的栅极连接第二节点Q2，源极和漏极中的一个连接待显示画面的显示数据信号D1，另一个连接第四节点Q4；第三晶体管T3的栅极连接第一节点Q1，源极和漏极中的一个连接常黑画面的显示数据信号D2，另一个连接第四节点Q4。在一个示例中，第二晶体管T2和第三晶体管T3可以为N型薄膜晶体管。由此，可以设置第一节点Q1和第二节点Q2处的有效电平均为高电平，使得选通单元15a可以根据第一节点Q1和第二节点Q2处的电平，将待显示画面的显示数据信号D1和常黑画面的显示数据信号D2中的一个导通至第四节点Q4。
应理解的是，上述选通单元15a可以根据第一节点Q1和第二节点Q2中哪一个是高电平来确定第四节点Q4连接待显示画面的显示数据信号D1还是常黑画面的显示数据信号D2，而扫描单元15b可以在第二扫描信号G2的有效电平到来时将第四节点P4处的显示数据信号导通至像素电极。由此，可以由稳定的锁存电平控制像素的数据写入模式，实现一种内部具有锁存器结构的MIP(Memory In Pixel，像素内存储)型像素结构。
还应理解的是，待显示画面的显示数据信号D1和常黑画面的显示数据信号D2的组合可以实现黑画面与待显示画面之间的数据写入模式的选择，在其他实施方式中还可以通过其他组合来实现其他画面之间的数据写入模式的选择，例如利用常白画面的显示数据信号与常黑画面的显示数据信号的组合实现常黑画面与常白画面之间的黑白显示，或是利用常白画面的显示数据信号与待显示画面的显示数据信号的组合实现常白画面与待显示画面之间的数据写入模式的选择，等等。在一个示例中，显示数据信号D1和显示数据信号D2分别是与公共电压信号保持一致的信号以及与公共电压信号保持反相的信号。在又一示例中，显示数据信号D1和显示数据信号D2分别是与公共电压信号保持一致的信号以及彩色待显示画面的显示数据信号，以实现最大显示色彩数为8、262K甚至16.7M的彩色显示。而且，数据写入模块除了可以利用第一节点和第二节点来控制数据写入模式的选择之外，还可以利用第一节点和第二节点中的一个来进行替代，例如可以将第二晶体管T2改为P型晶体管并将其栅极改为连接第一节点Q1，或者将第一晶体管T1改为P型晶体管并将其栅极改为连接第二节点Q2，均能够使选通单元15a和数据写入模块的功能保持不变。当然，可选的数据写入模式可以不仅限于以上形式，数据写入模块利用第一节点和/或第二节点确定数据写入模式的方式也可以并不仅限于以上方式。
图3中，开关模块13包括第四晶体管T4，第四晶体管T4的栅极连接第一扫描信号G1，源极和漏极中的一个连接第一节点Q1，另一个连接第三节点Q3。其中，第一扫描信号G1的有效电平处于使第四晶体管T4工作在截止区的栅极电压范围内，例如，可使第一扫描信号G1的有效电平为高电平而第四晶体管T4为P型晶体管。由此，开关模块13可以在第一扫描信号G1为有效电平时断开第一节点Q1与第三节点Q3之间的电连接。
图3中，调节模块14包括第五晶体管T5，第五晶体管T5的栅极连接第一扫描信号G1，源极和漏极中的一个连接作为控制信号的待显示画面的显示数据信号D1，另一个连接第一节点Q1。其中，第一扫描信号G1的有效电平处于使第五晶体管T5工作在除了截止区以外的工作区(如线性区和饱和区)的栅极电压范围内。例如，可使第一扫描信号G1的有效电平为高电平而第五晶体管T5为N型薄膜晶体管。由此，调节模块14可以在第一扫描信号G1为有效电平时根据作为调节控制信号的显示数据信号D1调节第一节点Q1处的电平。
应理解的是，基于调节模块和数据写入模块均与数据线(用于提供显示数据信号D1)相连，调节控制信号和显示数据信号均由该数据线提供，可以使调节控制信号和显示数据信号共用同一条走线，有助于减少显示区内信号线数量，简化显示区内的走线布局，提升PPI。还应理解的是，基于开关模块和调节模块均与第一扫描线(用于提供第一扫描信号)相连，可以利用例如第四晶体管T4与第五晶体管T5之间的设计避免使用多于一条的信号线，有助于减少显示区内信号线数量，简化显示区内的走线布局，提升PPI。
图3中，第一反相器模块11包括第六晶体管T6和第七晶体管T7，第二反相器模块12包括第八晶体管T8和第九晶体管T9。其中，第六晶体管T6的栅极连接第一节点Q1，源极和漏极中的一个连接第二节点Q2，另一个连接第一电平电压线Vdd；第七晶体管T7的栅极连接第一节点Q1，源极和漏极中的一个连接第二电平电压线Vss，另一个连接第二节点Q2；第八晶体管T8的栅极连接第二节点Q2，源极和漏极中的一个连接第三节点Q3，另一个连接第一电平电压线Vdd；第九晶体管T9的栅极连接第二节点Q2，源极和漏极中的一个连接第二电平电压线Vss，另一个连接第三节点Q3。第一电平电压线Vdd上的电平处于使第六晶体管T6和第八晶体管T8工作在截止区的栅极电压范围内，第二电平电压线Vss上的电平处于使第七晶体管T7和第九晶体管T9工作在截止区的栅极电压范围内，第一电平电压线Vdd上的电平与第二电平电压线Vss上的电平的相位相反。在一个示例中，第一电平电压线Vdd为高电平电压线，第二电平电压线Vss为低电平电压线，第六晶体管T6和第八晶体管T8为N型薄膜晶体管，第七晶体管T7和第九晶体管T9为P型薄膜晶体管。由此，第一反相器模块11可以在第一节点Q1为高电平时将第二节点Q2处的电平置为低电平，在第一节点Q1为低电平时将第二节点Q2处的电平置为高电平，实现单向的反相功能。第二反相器模块12可以在第二节点Q2为高电平时将第三节点Q3处的电平置为低电平，在第二节点Q2为低电平时将第三节点Q3处的电平置为高电平，实现单向的反相功能。
可以看出，在第一节点Q1和第三节点Q3彼此电连接时，处于工作状态的第一反相器模块11和第二反相器模块12可以形成锁存器结构，即在外部信号改变第一节点Q1或第二节点Q2的电平之前，第一节点Q1和第二节点Q2之间可以一直稳定地保持彼此反相的电平。而由于开关模块13可以在调节模块14调节第一节点Q1的电平时断开第一反相器模块11和第二反相器模块12之间的连接，使得第一节点Q1的电平被调节时不会出现调节模块14与第二反相器模块12之间的竞争，因而本发明实施例能够避免由此导致的信号异常，增强像素电路的工作稳定性，有助于提升显示产品的性能。
应理解的是，图3所示的实施方式仅是示例性的，在具体应用场景中可以根据需要进行变形，而不脱离本发明实施例的技术构思。例如，对于两个反相器模块均具有双向的反向功能的技术方案，所述像素电路可以还包括将第二节点和第三节点彼此间隔开的第二开关模块，该第二开关模块被配置为在第一扫描信号为有效电平时断开所述第二节点与所述第三节点之间的电连接；而调节模块可以分别连接所述第一节点和所述第二节点，并被配置为在所述第一扫描信号为有效电平时根据调节控制信号调节所述第一节点和所述第二节点处的电平。基于此，可以在第一扫描信号为有效电平的时段内彻底切断两个反相器模块之间的连接，从而避免出现竞争，增强像素电路的工作稳定性。
图4是本发明一个实施例中一种显示装置中的像素电路设置方式示意图。参见图4，所述显示装置包括栅极驱动器200、源极驱动器300，还包括分别设置在显示区中每个子像素区域内的像素电路110以及像素电极120。其中，像素电路110可以是上述的任意一种像素电路。在一个示例中，所述显示装置包括第一基板和第二基板，所述栅极驱动器200、所述像素电极120和所述像素电路110均设置在显示装置的第一基板上，所述源极驱动器设置在与第一基板电连接的电路板上。所述第一基板还包括多条第一扫描线、多条第二扫描线、多条第一数据线和多条第二数据线。所述多条第一扫描线和多条第二扫描线中的每一个各自连接栅极驱动器200的一个输出端，每一像素行中的所有像素电路110均与一条第一扫描线相连，并均与一条第二扫描线相连，以使栅极驱动器200能分别为每一像素行提供第一扫描信号G1和第二扫描信号G2。所述多条第一数据线和多条第二数据线中的每一个各自连接源极驱动器300的一个输出端，每一像素列中的所有像素电路110均与一条第一数据线相连，并均与一条第二数据线相连，以使源极驱动器300能分别为每一像素列提供第一显示数据信号D1和第二显示数据信号D2。每个子像素区域中，像素电路110与像素电极120彼此电连接。由此，可以用于实现液晶显示。
基于同样的发明构思，本公开实施例提供一种显示装置，该显示装置包括由上述任意一种的像素电路。本公开实施例中的显示装置可以为：显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。作为一种示例，图5是本公开一个实施例提供的显示装置的结构示意图。显示装置包括作为上述任意一种第一基板的阵列基板、与阵列基板相对设置的彩膜基板，以及以成盒工艺形成在阵列基板与彩膜基板之间的液晶层。参见图5，显示装置在显示区域内包括行列设置的子像素单区域Px，每个子像素单区域Px中的像素电极与公共电极之间可以产生控制液晶偏转的电场，并通过上述第一扫描线、第二扫描线、第一数据线和第二数据线上的相互配合的电信号来实现各子像素单元Px的显示灰阶的调节。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种像素电路，其特征在于，所述像素电路包括：
第一反相器模块，其输入端连接第一节点，输出端连接第二节点；
第二反相器模块，其输入端连接所述第二节点，输出端连接第三节点；
分别连接所述第一节点和所述第三节点的开关模块，被配置为在第一扫描信号为有效电平时断开所述第一节点与所述第三节点之间的电连接；
与所述第一节点和所述第二节点中的至少一个相连的调节模块，被配置为在所述第一扫描信号为有效电平时根据调节控制信号调节所述第一节点和所述第二节点中至少一个节点处的电平；
与所述第一节点和所述第二节点中的至少一个相连的数据写入模块，所述数据写入模块被配置为在根据所述第一节点和所述第二节点中至少一个节点处的电平确定数据写入模式，并在第二扫描信号为有效电平时按照当前确定的数据写入模式写入显示数据信号；
其中，所述调节模块和所述数据写入模块均与数据线相连，所述调节控制信号和所述显示数据信号均由所述数据线提供，所述数据写入模块包括：
与所述第一节点和所述第二节点中的至少一个相连的选通单元，被配置为根据所述第一节点和所述第二节点中至少一个节点处的电平，将待显示画面的显示数据信号和常黑画面的显示数据信号中的一个导通至第四节点；
与所述第四节点相连的扫描单元，被配置为在所述第二扫描信号为有效电平时将所述第四节点处的显示数据信号导通至像素电极。
2.根据权利要求1所述的像素电路，其特征在于，所述扫描单元包括第一晶体管，所述选通单元包括第二晶体管和第三晶体管；其中，
所述第一晶体管的栅极连接所述第二扫描信号，源极和漏极中的一个连接所述第四节点，另一个连接所述像素电极；
所述第二晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述待显示画面的显示数据信号，另一个连接所述第四节点；
所述第三晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述常黑画面的显示数据信号，另一个连接所述第四节点。
3.根据权利要求1所述的像素电路，其特征在于，所述开关模块和所述调节模块均与第一扫描线相连，所述第一扫描信号由所述第一扫描线提供。
4.根据权利要求1所述的像素电路，其特征在于，所述开关模块包括第四晶体管，
所述第四晶体管的栅极连接所述第一扫描信号，源极和漏极中的一个连接所述第一节点，另一个连接所述第三节点；
其中，所述第一扫描信号的有效电平处于使所述第四晶体管工作在截止区的栅极电压范围内。
5.根据权利要求1所述的像素电路，其特征在于，调节模块包括第五晶体管，
所述第五晶体管的栅极连接所述第一扫描信号，源极和漏极中的一个连接所述调节控制信号，另一个连接所述第一节点；
其中，所述第一扫描信号的有效电平处于使所述第五晶体管工作在除了截止区以外的工作区的栅极电压范围内。
6.根据权利要求1所述的像素电路，其特征在于，所述第一反相器模块包括第六晶体管和第七晶体管，所述第二反相器模块包括第八晶体管和第九晶体管；其中，
所述第六晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二节点，另一个连接第一电平电压线；
所述第七晶体管的栅极连接所述第一节点，源极和漏极中的一个连接第二电平电压线，另一个连接所述第二节点；
所述第八晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第三节点，另一个连接所述第一电平电压线；
所述第九晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第二电平电压线，另一个连接所述第三节点；
其中，所述第一电平电压线上的电平处于使所述第六晶体管和所述第八晶体管工作在截止区的栅极电压范围内，所述第二电平电压线上的电平处于使所述第七晶体管和所述第九晶体管工作在截止区的栅极电压范围内，所述第一电平电压线上的电平与所述第二电平电压线上的电平的相位相反。
7.一种显示装置，其特征在于，包括如权利要求1至6中任一项所述的像素电路。
CN201711329200.1A 2017-12-13 2017-12-13 像素电路和显示装置 Active CN107799089B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711329200.1A CN107799089B (zh) 2017-12-13 2017-12-13 像素电路和显示装置
US16/170,395 US10923057B2 (en) 2017-12-13 2018-10-25 Pixel circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711329200.1A CN107799089B (zh) 2017-12-13 2017-12-13 像素电路和显示装置

Publications (2)

Publication Number Publication Date
CN107799089A CN107799089A (zh) 2018-03-13
CN107799089B true CN107799089B (zh) 2021-02-09

Family

ID=61537873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711329200.1A Active CN107799089B (zh) 2017-12-13 2017-12-13 像素电路和显示装置

Country Status (2)

Country Link
US (1) US10923057B2 (zh)
CN (1) CN107799089B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
CN108922483B (zh) * 2018-07-13 2020-08-18 京东方科技集团股份有限公司 像素电路、阵列基板、显示面板及电子设备
WO2020082233A1 (en) * 2018-10-23 2020-04-30 Boe Technology Group Co., Ltd. Pixel driving circuit, method, and display apparatus
CN109545137B (zh) * 2019-01-04 2021-09-17 京东方科技集团股份有限公司 子像素单元、显示面板、显示装置及其驱动方法
CN109473079B (zh) * 2019-01-16 2021-01-26 京东方科技集团股份有限公司 像素电路、驱动方法与显示模组及其驱动方法
CN109935218B (zh) * 2019-01-21 2020-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN111415617B (zh) * 2020-04-02 2021-07-06 广东晟合微电子有限公司 增加锁存器提高oled面板伽马电压稳定时间的方法
CN112785987B (zh) * 2021-01-19 2022-06-10 武汉华星光电技术有限公司 Goa电路
CN114677977B (zh) * 2022-03-10 2024-04-09 广东奥素液芯微纳科技有限公司 一种基于反相器的微流控像素电路及芯片
CN114639363B (zh) * 2022-05-20 2022-08-26 惠科股份有限公司 数据驱动电路、显示模组与显示装置
CN115223505A (zh) * 2022-07-20 2022-10-21 厦门天马微电子有限公司 显示装置及显示面板的驱动方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766669B2 (ja) * 1988-02-19 1995-07-19 日本電気株式会社 デコーダバッファ回路
KR0121134B1 (ko) * 1994-09-14 1997-11-10 문정환 반도체 메모리장치의 워드라인드라이버
TWI242085B (en) * 2001-03-29 2005-10-21 Sanyo Electric Co Display device
JP4147480B2 (ja) 2003-07-07 2008-09-10 ソニー株式会社 データ転送回路及びフラットディスプレイ装置
JP2006285118A (ja) * 2005-04-05 2006-10-19 Hitachi Displays Ltd 表示装置
KR100876235B1 (ko) * 2007-06-28 2008-12-26 삼성모바일디스플레이주식회사 액정 표시 장치
CN109389954A (zh) * 2017-08-14 2019-02-26 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法和显示装置

Also Published As

Publication number Publication date
CN107799089A (zh) 2018-03-13
US20190180706A1 (en) 2019-06-13
US10923057B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
CN107799089B (zh) 像素电路和显示装置
CN106486082B (zh) 移位寄存器及其驱动方法、栅极驱动装置
US11217135B2 (en) Scan driving circuit and driving method, display device
US7733321B2 (en) Shift register and display device using same
US20220036790A1 (en) Scanning circuit, display panel and display device
US9905192B2 (en) GOA unit and driving method, GOA circuit and display device
US10665189B2 (en) Scan driving circuit and driving method thereof, array substrate and display device
CN107578751B (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
US10621904B2 (en) Pixel circuit and method for driving the same, display panel and display device
CN108766377B (zh) 显示面板和显示装置
US11830410B2 (en) Gate driving unit, gate driving method, gate driving circuit and display device
US11393425B2 (en) Pixel circuit, display module and driving method thereof
US11475812B2 (en) Shift register unit, scan driving circuit, driving method thereof, and display apparatus
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
US11361694B2 (en) Shift register, gate driving circuit, and display apparatus
CN106782271B (zh) 一种像素电路、显示面板及显示装置
CN109935218B (zh) 像素电路及其驱动方法、显示面板及显示装置
US10832608B2 (en) Pixel circuit, method for driving method, display panel, and display device
CN110707095A (zh) 显示面板
US10249227B2 (en) Scanning driving circuits having charge sharing and display panels
US11462149B2 (en) Shift register unit and method for driving the same, gate driving circuit and display device
CN114842794A (zh) 显示面板及显示装置
US10762864B2 (en) Pixel circuit, display panel and drive method thereof
CN109801584B (zh) 像素电路及其驱动方法、显示装置
US11450258B2 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant