CN109389954A - 像素电路、显示面板及其驱动方法和显示装置 - Google Patents

像素电路、显示面板及其驱动方法和显示装置 Download PDF

Info

Publication number
CN109389954A
CN109389954A CN201710692677.XA CN201710692677A CN109389954A CN 109389954 A CN109389954 A CN 109389954A CN 201710692677 A CN201710692677 A CN 201710692677A CN 109389954 A CN109389954 A CN 109389954A
Authority
CN
China
Prior art keywords
unit
signal
pole
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710692677.XA
Other languages
English (en)
Inventor
李付强
樊君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710692677.XA priority Critical patent/CN109389954A/zh
Priority to US16/616,956 priority patent/US11074883B2/en
Priority to PCT/CN2017/115913 priority patent/WO2019033641A1/en
Publication of CN109389954A publication Critical patent/CN109389954A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种像素电路，包括像素电极、公共电极、扫描信号输入端、数据信号输入端、第一参考电压输入端、第二参考电压输入端、锁存模块、锁存控制模块和输出模块，锁存模块包括第一反相单元和第二反相单元，第一反相单元的输入端与数据信号输入端电连接；当锁存控制模块的控制端接收到第一电平信号时，锁存控制模块将数据信号输入端与第一反相单元的输入端导通，并控制锁存模块的第二反相单元与第一反相单元开路；当锁存控制模块的控制端接收到第二电平信号时，锁存控制模块控制第一反相单元的输入端与数据信号输入端断开，并控制第一反相单元与第二反相单元形成锁相环。本发明还提供一种显示面板和显示装置。显示面板能耗低，且输出稳定。

Description

像素电路、显示面板及其驱动方法和显示装置
技术领域
本发明涉及显示装置领域，具体地，涉及一种像素电路、一种包括该像素电路的显示面板、一种包括该显示面板的显示装置和一种驱动所述显示面板的驱动方法。
背景技术
液晶显示面板包括多条栅线和多条数据线，栅线和数据线互相交叉，将所述液晶显示面板划分为多个像素单元。每个像素单元内都设置有开关晶体管、公共电极和像素电极。在同一行像素单元中，开关晶体管的栅极与同一条栅线电连接。在同一列像素单元中，开关晶体管的源极与同一条数据线电连接。并且，在同一个像素单元中，开关晶体管的漏极与同一像素单元中的像素电极电连接，公共电极和像素电极形成液晶电容。
在驱动液晶显示面板进行显示时，利用栅极驱动器向栅线提供扫描信号。扫描信号包括两种：第一扫描信号和第二扫描信号。其中，第一扫描信号和第二扫描信号中的一者为高电平信号，另一者为低电平信号。开关晶体管的栅极接收到第一扫描信号时打开，并将数据线与像素电极导通，从而为液晶电容充电。当开关晶体管的栅极接收到第二扫描信号时，开关晶体管关闭，所述液晶电容存储所述数据电压，以维持液晶分子的偏转状态。
但是，由于漏电流的存在，导致液晶电容内存储的电荷减少，使得液晶电容两端电压衰减，因此，在显示一帧画面时，需要定时对液晶显示面板进行定时刷新。但是，对液晶显示面板的定时刷新也增加了液晶显示面板的能耗。
因此，如何降低液晶显示面板的能耗成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种像素电路、一种包括该像素电路的显示面板、一种包括该显示面板的显示装置和一种驱动所述显示面板的驱动方法。利用所述像素电路可以降低显示面板的能耗。
为了实现上述目的，作为本发明的一个方面，提供一种像素电路，所述像素电路包括像素电极和公共电极，其中，所述像素电路还包括扫描信号输入端、数据信号输入端、第一参考电压输入端、第二参考电压输入端、锁存模块、锁存控制模块和输出模块，
所述数据信号输入端用于输入数据信号，所述数据信号包括第一数据信号和第二数据信号，所述第一数据信号和所述第二数据信号中的一者为高电平信号，所述第一数据信号和所述第二数据信号中的另一者为低电平信号；
所述扫描信号输入端用于向所述像素电路提供扫描信号，所述控制信号包括第一扫描信号和第二扫描信号，所述第一扫描信号和第二扫描信号中的一者为高电平信号，所述第一扫描信号和所述第二扫描信号中的另一者为低电平信号；
所述锁存模块包括第一反相单元和第二反相单元，所述第一反相单元的输入端用于在所述扫描信号输入端输入第一扫描信号时与所述数据信号输入端导通；
所述输出模块的第一控制端与所述第一反相单元的输出端电连接，所述输出模块的第二控制端用于在所述扫描信号输入端输入第二扫描信号时与所述第一反相单元的输入端导通，所述输出模块的第二控制端还用于在所述扫描信号输入端输入第一扫描信号时接收到与所述第一反相单元的输出信号反相的信号；所述输出模块的第一输入端与所述第一参考电压输入端电连接，所述输出模块的第二输入端与第二参考电压输入端电连接，所述输出模块的输出端与所述像素电极电连接；
所述锁存控制模块的控制端与所述扫描信号输入端电连接，所述锁存控制模块设置为当所述锁存控制模块的控制端接收到第一扫描信号时将所述数据信号输入端与所述第一反相单元的输入端导通，并控制所述锁存模块的所述第二反相单元与所述第一反相单元开路；所述锁存控制模块还设置为当所述锁存控制模块的控制端接收到第二扫描信号时，所述锁存控制模块控制所述第一反相单元的输入端与所述数据信号输入端断开，并控制所述第一反相单元与所述第二反相单元形成锁相环。
优选地，所述锁存控制模块包括第一开关晶体管，所述第一开关晶体管的栅极与所述锁存控制模块的控制端电连接，所述第一开关晶体管的第一极与所述数据信号输入端电连接，所述第一开关晶体管的第二极与所述第一反相单元的输入端电连接，所述第一开关晶体管设置为当所述第一开关晶体管的栅极接收到第一扫描信号时，该第一开关晶体管的第一极和第二极导通。
优选地，所述第一反相单元的输出端与所述第二反相单元的输入端电连接，所述锁存控制模块还包括第二开关晶体管，所述第二开关晶体管的栅极与所述锁存控制模块的控制端电连接，所述第二开关晶体管的第一极与所述第一开关晶体管的第二极电连接，所述第二开关晶体管的第二极与所述第二反相单元的输出端电连接，所述第二开关晶体管设置为当该第二开关晶体管的栅极接收到第二扫描信号时，该第二开关晶体管的第一极和第二极导通。
优选地，所述第二反相单元的输出端与所述第一反相单元的输入端电连接，所述锁存控制模块包括第三开关晶体管，所述第三开关晶体管的栅极与所述锁存控制模块的控制端电连接，所述第三开关晶体管的第一极与所述第一反相单元的输出端电连接，所述第三开关晶体管的第二极与所述第二反相单元的输入端电连接，所述第三开关晶体管设置为当所述第三开关晶体管的栅极接收到第二扫描信号时，该第三开关晶体管的第一极和第二极导通。
优选地，所述锁存控制模块包括第二开关晶体管和第三开关晶体管，所述第二开关晶体管的栅极和所述第三开关晶体管的栅极均与所述锁存控制模块的控制端电连接，所述第二开关晶体管的第一极与所述第一开关晶体管的第二极电连接，所述第二开关晶体管的第二极与所述第二反相单元的输出端电连接，所述第三开关晶体管的第一极与所述第一反相单元的输出端电连接，所述第三开关晶体管的第二极与所述第二反相单元的输入端电连接，所述第二开关晶体管设置为当所述第二开关晶体管的栅极接收到第二扫描信号时，该第二开关晶体管的第一极和第二极导通，所述第三开关晶体管设置为当所述第三开关晶体管的栅极接收到第二扫描信号时，所述第三开关晶体管的第一极和第二极导通。
优选地，所述输出模块包括第一输出晶体管和第二输出晶体管，
所述第一输出晶体管的第一极与所述第一参考电压输入端电连接，所述第一输出晶体管的第二极与所述像素电极电连接，所述第一输出晶体管的栅极与所述第二反相单元的控制端电连接，所述第一输出晶体管设置为当所述第一输出晶体管的栅极接收到第一数据信号时，该第一输出晶体管的第一极和第二极导通；
所述第二输出晶体管的第一极与所述第二参考电压输入端电连接，所述第二输出晶体管的第二极与所述像素电极电连接，所述第二输出晶体管的栅极与所述第一反相单元的控制端电连接，所述第二输出晶体管设置为当所述第二输出晶体管的栅极接收到第一数据信号时，该第二输出晶体管的第一极和第二极导通。
作为本发明的第二个方面，提供一种显示面板，所述显示面板包括多条栅线和多条数据线，多条栅线和多条数据线互相交错，将所述显示面板划分为多个像素单元，其中，每个所述像素单元中都设置有本发明所提供的上述像素电路，所述扫描信号输入端与相应的栅线电连接，所述数据信号输入端与相应的数据线电连接。
作为本发明的第三个方面，提供一种显示装置，所述显示装置包括显示面板，其中，所述显示面板为本发明所提供的上述显示面板。
作为本发明的第四个方面，提供一种显示面板的驱动方法，其中，所述显示面板为本发明所提供的上述显示面板，所述驱动方法包括多个帧周期，每个帧周期包括：
依次向所述显示面板的各栅线提供第一扫描信号，且在一个帧周期中，每条所述栅线接收到的第一扫描信号的次数小于预定次数，且，在一个帧周期内，所述栅线上未接收到第一扫描信号时，向所述栅线提供第二扫描信号；以及
向所述数据线提供数据信号。
优选地，在一个帧周期中，每条栅线接收到一次第一扫描信号。
当利用栅线向像素电路的扫描信号输入端第一扫描信号时，锁相模块中的第一反相器和第二反相器开路，当利用栅线向像素电路的控制端输入第二扫描信号时，锁相模块中的第一反相器和第二反相器首尾相连形成锁相环。因此，利用本发明所提供的像素电路进行显示时，在显示一帧图像的时间内无需对显示面板进行刷新，而且，数据信号输入时，不会出现竞争与冒险，从而可以实现稳定的输出。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明所提供的像素电路的第一种实施方式的电路结构示意图；
图2是本发明所提供的像素电路的第二种实施方式的电路结构示意图；
图3是本发明所提供的像素电路的第三种实施方式的电路结构示意图；
图4是图1中所示的像素电路的输出模拟图；
图5是对比例所提供的像素电路的电路结构示意图；
图6是图5中所提供的像素电路的输出模拟图。
附图标记说明
100：锁相模块 110：第一反相单元
120：第二反相单元 200：锁相控制模块
300：输出模块 400：栅线
500：数据线
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的第一个方面，提供一种像素电路，所述像素电路包括像素电极和公共电极，其中，如图1所示，所述像素电路还包括扫描信号输入端、数据信号输入端、第一参考电压输入端V_FRP、第二参考电压输入端V_XFRP、锁存模块100、锁存控制模块200和输出模块400。
所述数据信号输入端用于输入数据信号，该数据信号包括第一数据信号和第二数据信号，所述第一数据信号和所述第二数据信号中的一者为高电平信号，所述第一数据信号和所述第二数据信号中的另一者为低电平信号。
所述扫描信号输入端用于向所述像素电路提供扫描信号，所述控制信号包括第一扫描信号和第二扫描信号，所述第一扫描信号和第二扫描信号中的一者为高电平信号，所述第一扫描信号和所述第二扫描信号中的另一者为低电平信号。需要指出的是，在显示一帧画面时，第一扫描信号的持续时间小于第二扫描信号的持续时间。并且，在一帧刚开始时提供第一扫描信号，在一帧的其余时间内提供第二扫描信号。
锁存模块100包括第一反相单元110和第二反相单元120，第一反相单元110的输入端用于在所述扫描信号输入端输入第一扫描信号时与所述数据信号输入端导通。
输出模块300的第一控制端与第一反相单元110的输出端电连接，输出模块300的第二控制端用于在扫描信号输入端输入第二扫描信号时与第一反相单元110的输入端导通，且输出模块300的第二控制端还用于在扫描信号输入端输入第一扫描信号时接收到与第一反相单元单元的输出信号反相的信号。输出模块300的第一输入端与第一参考电压输入端V_FRP电连接，输出模块300的第二输入端与第二参考电压输入端V_XFRP电连接，输出模块300的输出端与所述像素电极电连接。
锁存控制模块200的控制端与所述扫描信号输入端电连接，当锁存控制模块200的控制端接收到第一扫描信号时，锁存控制模块200将所述数据信号输入端与第一反相单元110的输入端导通，并控制锁存模块的第二反相单元120与第一反相单元110开路。当锁存控制模块200的控制端接收到第二扫描信号时，锁存控制模块200控制第一反相单元110的输入端与所述数据信号输入端断开，并控制第一反相单元110和第二反相单元120形成锁相环(即，第一反相单元110的输出端与第二反相单元120的输入端电连接，第二反相单元120的输出端与第一反相单元110的输入端电连接)。
所述像素电路应用于显示面板中时，该像素电路的扫描信号输入端与相应的栅线400电连接，像素电路的数据信号输入端与相应的数据线500电连接。
容易理解的是，利用源极驱动电路为数据线500提供数据信号，利用栅极驱动电路为栅线400提供扫描信号。为了便于理解，以第一参考电压与第二数据信号相同、第二参考电压与第一数据信号相同为例对所述像素电路的工作原理进行解释。当然，本发明并不限于此，例如，第一参考电压输入端V_FRP提供的第一参考电压可以与第一电平信号相同，而第二参考电压输入端输入的第二参考电压可以与第一电平信号相同。
本发明并不限于上文中所公开了两种具体情况，可以根据需要显示的具体画面来设置第一参考电压和第二参考电压的值。
当数据信号输入端数据第一数据信号时，所述像素电路的工作原理如下：
当栅线400向扫描信号输入端提供第一扫描信号时，所述数据信号输入端将数据线500提供的第一数据信号写入至第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110向输出模块300的第一控制端输出第二数据信号，从而使得输出模块300的第一输入端与输出模块300的输出端断开。如上文中所述，第一反相单元110输出的是第二数据信号，在此阶段，输出模块300的第二控制端接收到与第二数据信号反相的信号，即，第一数据信号。因此，输出模块300的第二输入端与输出模块300的输出端导通，即，将第二参考电压输入端V_XFRP提供给像素电极。如上文中所述，第二参考电压与第一数据信号相同，因此，像素电极与公共电极之间形成电容，以驱动液晶分子发生偏转。同一帧内，当栅线400向扫描信号输入端提供第二扫描信号时，锁存控制模块200控制第一反相单元110的输入端与所述数据信号输入端断开，并控制第一反相单元110的输出端和第二反相单元120的输入端导通。此时，第一反相单元110和第二反相单元120形成锁相环，此时，第一反相单元110的输出端信号为输出模块300的第一控制端的电压信号，即，第二数据信号，经第二反相单元120反相后，成为第一数据信号，输入至第一反相单元110的输入端。由于输出模块300的第二控制端与第一反相单元110的输入端电连接，因此，输出模块300的第二控制端为第一数据信号，换言之，第一反相单元110和第二反相单元120首尾相连形成了锁相环，因此，可以将第一反相单元110输入端的第一数据信号锁存。由于输出模块300的第二控制端为第一数据信号，因此，输出模块300的第二输入端与输出模块300的输出端导通，从而将第二参考电压输入端V_XFRP提供给像素电极。由此可知，在一帧的时间内不需要扫描信号刷新，从而降低了能耗。
与此同时，在栅线400输入的信号为第一电平信号时，包括第一反相单元110和第二反相单元120的锁存模块100处于开路状态，在输出模块300的第一控制端不会出现竞争与冒险，从而可以确保输出模块300的第一控制端接收到稳定的第一电平信号，并实现输出模块300的第一输入端与输出模块300的输出端稳定导通。
在数据信号为第二电平信号的情况中，所述像素电路的工作原理如下：
当栅线400向扫描信号输入端提供第一电平信号时，所述数据信号输入端将数据线500提供的数据信号写入至第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110向输出模块300的第二控制端输出第一电平信号，从而使得输出模块300的第二输入端与输出模块300的输出端导通，以将第一参考电压输入端V_FRP提供的第一参考电压提供给像素电极。由于输出模块300的第二控制端与第一反相单元110的输入端电连接，且此时数据信号为第二电平信号，因此，输出模块300的第二输入端与该输出模块300的输出端断开。同一帧内，当栅线400向扫描信号输入端提供第二电平信号时，锁存控制模块控制第一反相单元110的输入端与数据信号输入端断开，并控制第一反相单元110的输出端和第二反相单元120的输入端电连接。此时，第一反相单元110和第二反相单元120形成锁相环，此时，第一反相单元110的输入端信号为输出模块300的第一控制端的电压信号，即，第二电平信号。由于第一反相单元110和第二反相单元120首尾相连形成了锁相环，因此，可以将第一反相单元110输入端Q的第二电平信号锁存，第一反相单元110输出第一电平信号，确保第二参考电压输入端V_XFRP导通，将与数据信号相同的第二参考电压提供给像素电极，从而确保在一帧的时间内不需要扫描信号刷新，降低了能耗。
与此同时，在栅线400输入的扫描信号为第一扫描信号时，包括第一反相单元110和第二反相单元120的锁存模块100处于开路状态，在输出模块300的第一控制端不会出现竞争与冒险，从而可以确保输出模块300的第一控制端接收到稳定的第一电平信号，并实现输出模块300的第一输入端与输出模块300的输出端稳定导通。
综上所述，在所述像素电路中，既可以在没有第一扫描信号的情况下对数据信号进行锁存，又可以避免数据出现竞争与冒险，实现稳定输出。
在本发明中，对锁存控制模块300的具体结构并没有特殊的限制。在图1至图3中所示的具体实施方式中，锁存控制模块200包括第一开关晶体管T1，该第一开关晶体管T1的栅极与所述锁存控制模块的控制端电连接，(即，第一开关晶体管T1的栅极与所述扫描信号输入端电连接)，第一开关晶体管T1的第一极与所述数据信号输入端电连接，第一开关晶体管T1的第二极与所述第一反相单元110的输入端电连接。当第一开关晶体管T1的栅极接收到第一扫描信号时，第一开关晶体管T1的第一极和第二极导通。容易理解的是，第一开关晶体管T1的栅极与锁存控制模块300的控制端电连接。
第一开关晶体管T1可以实现上文中所述的“当锁存控制模块200的控制端接收到第一扫描信号时，锁存控制模块200将所述数据信号输入端与第一反相单元110的输入端电连接”以及“当锁存控制模块400的控制端接收到第二扫描信号时，锁存控制模块400控制第一反相单元110的输入端与所述扫描信号输入端断开”这两项功能。
本发明中，对如何实现锁存控制模块200的“当锁存控制模块200的控制端接收到第一扫描信号时，控制锁存模块的第二反相单元120与第一反相单元110开路”、以及“当锁存控制模块200的控制端接收到第二扫描信号时，控制第一反相单元110和第二反相单元120形成锁相环”这两项功能并没有特殊的限制。
在图1中所示的实施方式中，第一反相单元110的输出端与第二反相单元120的输入端电连接，锁存控制模块200包括第二开关晶体管T2，该第二开关晶体管T2的栅极与锁存控制模块200的控制端电连接(即，第二开关晶体管T2的栅极与所述扫描信号输入端电连接)，第二开关晶体管T2的第一极与第一开关晶体管T1的第二极电连接，第二开关晶体管T2的第二极与所述第二反相单元120的输出端电连接。并且，当第二开关晶体管T2的栅极接收到第二扫描信号时，该第二开关晶体管T2的第一极和第二极导通。第二开关晶体管T2的栅极与锁存控制模块200的控制端电连接。
由上述描述可知，第一开关晶体管T1和第二开关晶体管T2中的一者为P型晶体管，另一者为N型晶体管。第一开关晶体管T1和第二开关晶体管T2的具体类型由第一扫描信号的具体类型所决定。当第一扫描信号为高电平信号时，第一开关晶体管T1为N型晶体管，第二开关晶体管T2为P型晶体管；但第一扫描信号为低电平信号时，第一开关晶体管T1为P型晶体管，第二开关晶体管T2为N型晶体管。
下面分别对数据线500提供第一数据信号和第二数据信号两种工作情况对图1中所示的像素电路的工作原理进行详细描述。
当数据线500提供第一数据信号时：
当栅线400提供第一扫描信号时，第一开关晶体管T1导通，第二开关晶体管T2截止。数据线500提供的第一数据信号到达第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110将第二电平信号输送至输出模块300的第一控制端，因此，输出模块300的第一输入端与输出模块300的输出端断开。与此同时，第一反相单元110还将第二数据信号输送至第二反相单元120的输入端，经第二反向单元120反相后输送至输出模块300的第二控制端，并使得输出模块300的第二输入端与该输出模块300的输出端电连接。从而将第二参考电压输出至像素电极，以与公共电极形成电场，并驱动液晶分子的偏转。当栅线提供第二扫描信号时，第一开关晶体管T1截止，第二开关晶体管T2导通，第一反相单元110和第二反相单元首尾相连，形成锁相环。输出模块300的第二控制端的第一数据信号被锁存，从而保持输出模块300的第二输入端与输出模块300的输出端导通，稳定地输出第一数据信号。
当数据线500提供第二数据信号时：
当栅线400提供第一扫描信号时，第一开关晶体管T1导通，第二开关晶体管T2截止。数据线500提供的第二数据信号到达第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110将第一电平信号输送至输出模块300的第一控制端，因此，输出模块300的第一输入端与输出模块300的输出端导通，从而将第一参考电压输出至像素电极，并与公共电极之间形成电场，驱动液晶分子偏转。与此同时，第一反相单元110还将第一数据信号输送至第二反相单元120的输入端，经第二反向单元120反相后输送至输出模块300的第二控制端，并使得输出模块300的第二输入端与该输出模块300的输出端断开。当栅线提供第二扫描信号时，第一开关晶体管T1截止，第二开关晶体管T2导通，第一反相单元110和第二反相单元首尾相连，形成锁相环。输出模块300的第二控制端的第二数据信号被锁存，从而保持输出模块300的第二输入端与输出模块300的输出端导通，稳定第输出第二数据信号。
在图2中所示的具体实施方式中，第二反相单元120的输出端与第一反相单元110的输入端电连接。锁存控制模块200还可以包括第三开关晶体管T3，该第三开关晶体管T3的栅极与所述扫描信号输入端电连接，第三开关晶体管T3的第一极与第一反相单元110的输出端电连接，第三开关晶体管T3的第二极与第二反相单元120的输入端电连接。当第三开关晶体管T3的栅极接收到第二扫描信号时，该第三开关晶体管T3的第一极和第二极导通。容易理解的是，第三开关晶体管T3的栅极与锁存控制模块200的控制端电连接。
在图2中所示的具体实施方式中，锁存控制模块200包括第一开关晶体管T1和第三开关晶体管T3。当栅线400提供第一扫描信号时，第一开关晶体管T1导通，第三开关晶体管T3截止，因此，第一反相器110和第二反相器120不能形成锁相环。当栅线400提供第二扫描信号时，第三开关晶体管T3导通，第一开关晶体管T1截止，第一反相单元110和第二反相单元120串联形成锁相环。
下面分别对数据线500提供第一数据信号和第二数据信号两种工作情况对图2中所示的像素电路的工作原理进行详细描述。
当数据线500提供第一数据信号时：
当栅线400提供第一电平信号时，第一开关晶体管T1导通，第三开关晶体管T3截止。数据线500提供的第一数据信号到达第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110将第二电平信号输送至输出模块300的第一控制端，因此，输出模块300的第一输入端与输出模块300的输出端断开。与此同时，数据线500提供的第一数据信号通过第一开关晶体管T1输送至输出模块300的第二控制端，从而将输出模块300的第二输入端与该输出模块300的输出端导通，从而将第二参考电压输出至像素电极，以与公共电极形成电场，并驱动液晶分子的偏转。当栅线提供第二扫描信号时，第一开关晶体管T1截止，第三开关晶体管T3导通，第一反相单元110和第二反相单元首尾相连，形成锁相环。输出模块300的第二控制端的第一数据信号被锁存，从而保持输出模块300的第二输入端与输出模块300的输出端导通，稳定地输出第一数据信号。
当数据线500提供第二数据信号时：
当栅线400提供第一扫描信号时，第一开关晶体管T1导通，第三开关晶体管T3截止。数据线500提供的第二数据信号到达第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110将第一数据信号输送至输出模块300的第一控制端，因此，输出模块300的第一输入端与输出模块300的输出端导通，从而将第一参考电压输出至像素电极，并与公共电极之间形成电场，驱动液晶分子偏转。与此同时，数据线提供的第二数据信号输送至输出模块300的第二控制端，并使得输出模块300的第二输入端与该输出模块300的输出端断开。当栅线提供第二扫描信号时，第一开关晶体管T1截止，第三开关晶体管T3导通，第一反相单元110和第二反相单元首尾相连，形成锁相环。输出模块300的第二控制端的第二电平信号被锁存，从而保持输出模块300的第二输入端与输出模块300的输出端导通，稳定地输出第二数据信号。
在图3中所示的具体实施方式中，输出模块300的第二控制端与第一开关晶体管T1的第二极电连接，锁存控制模块200还包括第二开关晶体管T2和第三开关晶体管T3，第二开关晶体管T2的栅极和第三开关晶体管T3的栅极均与所述扫描信号输入端电连接。第二开关晶体管T2的第一极与第一开关晶体管T1的第二极电连接，第二开关晶体管T2的第二极与第二反相单元120的输出端电连接。第三开关晶体管T3的第一极与第一反相单元110的输出端电连接，第三开关晶体管T3的第二极与第二反相单元120的输入端电连接。
第二开关晶体管T2和第三开关晶体管T3类型相同，均为P型晶体管或者均为N型晶体管。具体地，当第二开关晶体管T2的栅极接收到第一扫描信号时，第二开关晶体管T2截止，当第二开关晶体管T2的栅极接收到第二电平信号时，第二开关晶体管T2导通；当第三开关晶体管T3的栅极接收到第一扫描信号时，第三开关晶体管T3截止，当第三开关晶体管T3的栅极接收到第二扫描信号时，第三开关晶体管T3导通。
下面分别对数据线500提供第一数据信号和第二数据信号两种工作情况对图2中所示的像素电路的工作原理进行详细描述。
当数据线500提供第一数据信号时：
当栅线400提供第一扫描信号时，第一开关晶体管T1导通，第二开关晶体管T2和第三开关晶体管T3截止。数据线500提供的第一数据信号到达第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110将第二电平信号输送至输出模块300的第一控制端，因此，输出模块300的第一输入端与输出模块300的输出端断开。与此同时，数据线500提供的第一数据信号通过第一开关晶体管T1输送至输出模块300的第二控制端，从而将输出模块300的第二输入端与该输出模块300的输出端导通，从而将第二参考电压输出至像素电极，以与公共电极形成电场，并驱动液晶分子的偏转。当栅线提供第二扫描信号时，第一开关晶体管T1截止，第二开关晶体管T2和第三开关晶体管导通T3导通，第一反相单元110和第二反相单元首尾相连，形成锁相环。输出模块300的第二控制端的第一电平信号被锁存，从而保持输出模块300的第二输入端与输出模块300的输出端导通，稳定地输出第一数据信号。
当数据线500提供第二数据信号时：
当栅线400提供第一扫描信号时，第一开关晶体管T1导通，第二开关晶体管T2和第三开关晶体管T3截止。数据线500提供的第二数据信号到达第一反相单元110的输入端，经第一反相单元110反相后，第一反相单元110将第一电平信号输送至输出模块300的第一控制端，因此，输出模块300的第一输入端与输出模块300的输出端导通，从而将第一参考电压输出至像素电极，并与公共电极之间形成电场，驱动液晶分子偏转。与此同时，数据线提供的第二数据信号输送至输出模块300的第二控制端，并使得输出模块300的第二输入端与该输出模块300的输出端断开。当栅线提供第二扫描信号时，第一开关晶体管T1截止，第二开关晶体管T2和第三开关晶体管T3导通，第一反相单元110和第二反相单元首尾相连，形成锁相环。输出模块300的第二控制端的第二数据信号被锁存，从而保持输出模块300的第二输入端与输出模块300的输出端导通，稳定地输出第二数据信号。
在图1至图3中所提供的实施方式中，当栅线400提供第一电平信号时，锁相环形成开路，因此，不存在竞争与冒险，从而使得锁相模块的输出与第一开关晶体管T1的驱动能力无关。
在本发明中，对输出模块的具体结构也不做限定。为了简化输出模块300的具体结构，在图1至图3中所示的具体实施方式中，输出模块300包括第一输出晶体管T5和第二输出晶体管T4。其中，第一输出晶体管T5的栅极形成为输出模块300的第一控制端，第二输出晶体管T4的栅极形成为输出模块300的第二控制端。
第一输出晶体管T5的第一极与第一参考电压输入端V_FRP电连接，第一输出晶体管T5的第二极与所述像素电极电连接，第一输出晶体管T5的栅极与锁相模块100的第二输出端电连接，当第一输出晶体管T5的栅极接收到第一数据信号时，该第一输出晶体管T5导通。
第二输出晶体管T4的第一极与第二参考电压输入端V_XFRP电连接，第二输出晶体管T4的第二极与所述像素电极电连接，第二输出晶体管T4的栅极与所述第一反相单元的输出端电连接。当第二输出晶体管T4的栅极接收到第一数据信号时，该第二输出晶体管T4导通。
容易理解的是，第一输出晶体管T5以及第二输出晶体管T4的类型与第一开关晶体管T1的类型是相同的。
作为本发明的第二个方面，提供一种显示面板，所述显示面板包括多条栅线400和多条数据线500，多条栅线和多条数据线互相交错，将所述显示面板划分为多个像素电路，其中，每个所述像素电路中都设置有本发明所提供的像素电路，所述扫描信号输入端与相应的栅线电连接，所述数据信号输入端与相应的数据线电连接。
在所述显示面板中，当栅线上的信号为第一扫描信号时，锁相模块可以控制输出模块输出与数据信号相同的信号；当栅线上的信号为第二扫描信号时，锁相模块又形成锁相环，将栅线上信号为第一扫描信号时输入的数据信号锁存，并控制输出模块输出与数据信号相同的信号。因此，在显示一帧图像时，无需对显示面板进行多次刷新，从而可以实现节约能源的目的。
并且，当栅线上信号为第一扫描信号时，锁相模块中不存在封闭的锁相环，从而可以防止竞争与冒险，进而实现稳定的输出。
作为本发明的第三个方面，提供一种显示装置，所述显示装置包括显示面板，其中，所述显示面板为本发明所提供的上述显示面板。
需要解释的是，图1至图3中所示的实施方式中，第一电平信号为高电平信号，第二电平信号为低电平信号。第一开关晶体管T1、第一输出晶体管T5和第二输出晶体管T4均为N型晶体管，第二开关晶体管T2和第三开关晶体管T3均为P型晶体管。
当然，本发明并不限于此。当第一扫描信号为低电平信号、第二扫描信号为高电平信号时，第一开关晶体管T1、第一输出晶体管T5和第二输出晶体管T4均为P型晶体管，第二开关晶体管T2和第三开关晶体管T3均为N型晶体管。
作为本发明的第四个方面，提供一种显示面板的驱动方法，其中，所述显示面板为本发明所提供的显示面板，所述驱动方法包括多个帧周期，每个帧周期包括：
依次向所述显示面板的各栅线提供第一扫描信号，且在一个帧周期中，每条所述栅线接收到的第一扫描信号的次数小于预定次数，且，在一个帧周期内，所述栅线上未接收到第一扫描信号时，向所述栅线提供第二扫描信号；以及
向所述数据线提供数据信号。
如上文中所述，由于所述显示面板中设置有锁存模块，能够在没有第一扫描信号的锁存输入至像素电路的数据信号，从而可以减少一帧对显示面板的扫描次数，从而实现降低能耗的目的。并且，所述像素电路中不会出现竞争与冒险，从而可以实现稳定的输出。
在本发明中，对预定次数的具体次数并不做特殊的限定，例如，预定次数可以为3次。
优选地，在一个帧周期中，每条栅线接收到一次第一扫描信号，从而可以最大限度地降低能耗。
上文中已经详细描述了所述显示面板中像素电路的工作原理以及工作过程，这里不再赘述。
实验例
图4中所示的是图1中的像素电路中，锁相模块的输入端的信号、数据信号以及扫描信号的模拟示意图。在图4中，Data表示的是数据信号，Gate表示的是扫描信号。
通过图4可以看出，无论第一开关晶体管T1驱动力如何，锁相模块的输入端Q电压均是稳定的。
对比例
图5中所示的对比例所提供的像素电路的电路图，与图1中所示的实施方式相比，对比例中的锁相模块仅包括第一反相单元110和第二反相单元120形成的锁相环。
图6中所示的是图5中的像素电路中，锁相模块的输入端的信号、数据信号以及扫描信号的模拟示意图。在图6中，Data表示的是数据信号，Gate表示的是扫描信号。
通过图6可以看出，当第一开关晶体管T1驱动力不同时，由于数据的竞争与冒险，锁相模块的输入端电压不稳定。
需要指出的是，在本申请中，可以通过控制公共电压的大小来实现显示面板的极性反转。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种像素电路，所述像素电路包括像素电极和公共电极，其特征在于，所述像素电路还包括扫描信号输入端、数据信号输入端、第一参考电压输入端、第二参考电压输入端、锁存模块、锁存控制模块和输出模块，
所述数据信号输入端用于输入数据信号，所述数据信号包括第一数据信号和第二数据信号，所述第一数据信号和所述第二数据信号中的一者为高电平信号，所述第一数据信号和所述第二数据信号中的另一者为低电平信号；
所述扫描信号输入端用于向所述像素电路提供扫描信号，所述控制信号包括第一扫描信号和第二扫描信号，所述第一扫描信号和第二扫描信号中的一者为高电平信号，所述第一扫描信号和所述第二扫描信号中的另一者为低电平信号；
所述锁存模块包括第一反相单元和第二反相单元，所述第一反相单元的输入端用于在所述扫描信号输入端输入第一扫描信号时与所述数据信号输入端导通；
所述输出模块的第一控制端与所述第一反相单元的输出端电连接，所述输出模块的第二控制端用于在所述扫描信号输入端输入第二扫描信号时与所述第一反相单元的输入端导通，所述输出模块的第二控制端还用于在所述扫描信号输入端输入第一扫描信号时接收到与所述第一反相单元的输出信号反相的信号；所述输出模块的第一输入端与所述第一参考电压输入端电连接，所述输出模块的第二输入端与第二参考电压输入端电连接，所述输出模块的输出端与所述像素电极电连接；
所述锁存控制模块的控制端与所述扫描信号输入端电连接，所述锁存控制模块设置为当所述锁存控制模块的控制端接收到第一扫描信号时将所述数据信号输入端与所述第一反相单元的输入端导通，并控制所述锁存模块的所述第二反相单元与所述第一反相单元开路；所述锁存控制模块还设置为当所述锁存控制模块的控制端接收到第二扫描信号时，所述锁存控制模块控制所述第一反相单元的输入端与所述数据信号输入端断开，并控制所述第一反相单元与所述第二反相单元形成锁相环。
2.根据权利要求1所述的像素电路，其特征在于，所述锁存控制模块包括第一开关晶体管，所述第一开关晶体管的栅极与所述锁存控制模块的控制端电连接，所述第一开关晶体管的第一极与所述数据信号输入端电连接，所述第一开关晶体管的第二极与所述第一反相单元的输入端电连接，所述第一开关晶体管设置为当所述第一开关晶体管的栅极接收到第一扫描信号时，该第一开关晶体管的第一极和第二极导通。
3.根据权利要求2所述的像素电路，其特征在于，所述第一反相单元的输出端与所述第二反相单元的输入端电连接，所述锁存控制模块还包括第二开关晶体管，所述第二开关晶体管的栅极与所述锁存控制模块的控制端电连接，所述第二开关晶体管的第一极与所述第一开关晶体管的第二极电连接，所述第二开关晶体管的第二极与所述第二反相单元的输出端电连接，所述第二开关晶体管设置为当该第二开关晶体管的栅极接收到第二扫描信号时，该第二开关晶体管的第一极和第二极导通。
4.根据权利要求2所述的像素电路，其特征在于，所述第二反相单元的输出端与所述第一反相单元的输入端电连接，所述锁存控制模块包括第三开关晶体管，所述第三开关晶体管的栅极与所述锁存控制模块的控制端电连接，所述第三开关晶体管的第一极与所述第一反相单元的输出端电连接，所述第三开关晶体管的第二极与所述第二反相单元的输入端电连接，所述第三开关晶体管设置为当所述第三开关晶体管的栅极接收到第二扫描信号时，该第三开关晶体管的第一极和第二极导通。
5.根据权利要求2所述的像素电路，其特征在于，所述锁存控制模块包括第二开关晶体管和第三开关晶体管，所述第二开关晶体管的栅极和所述第三开关晶体管的栅极均与所述锁存控制模块的控制端电连接，所述第二开关晶体管的第一极与所述第一开关晶体管的第二极电连接，所述第二开关晶体管的第二极与所述第二反相单元的输出端电连接，所述第三开关晶体管的第一极与所述第一反相单元的输出端电连接，所述第三开关晶体管的第二极与所述第二反相单元的输入端电连接，所述第二开关晶体管设置为当所述第二开关晶体管的栅极接收到第二扫描信号时，该第二开关晶体管的第一极和第二极导通，所述第三开关晶体管设置为当所述第三开关晶体管的栅极接收到第二扫描信号时，所述第三开关晶体管的第一极和第二极导通。
6.根据权利要求1至5中任意一项所述的像素电路，其特征在于，所述输出模块包括第一输出晶体管和第二输出晶体管，
所述第一输出晶体管的第一极与所述第一参考电压输入端电连接，所述第一输出晶体管的第二极与所述像素电极电连接，所述第一输出晶体管的栅极与所述第二反相单元的控制端电连接，所述第一输出晶体管设置为当所述第一输出晶体管的栅极接收到第一数据信号时，该第一输出晶体管的第一极和第二极导通；
所述第二输出晶体管的第一极与所述第二参考电压输入端电连接，所述第二输出晶体管的第二极与所述像素电极电连接，所述第二输出晶体管的栅极与所述第一反相单元的控制端电连接，所述第二输出晶体管设置为当所述第二输出晶体管的栅极接收到第一数据信号时，该第二输出晶体管的第一极和第二极导通。
7.一种显示面板，所述显示面板包括多条栅线和多条数据线，多条栅线和多条数据线互相交错，将所述显示面板划分为多个像素单元，其特征在于，每个所述像素单元中都设置有权利要求1至6中任意一项所述的像素电路，所述扫描信号输入端与相应的栅线电连接，所述数据信号输入端与相应的数据线电连接。
8.一种显示装置，所述显示装置包括显示面板，其特征在于，所述显示面板为权利要求7所述的显示面板。
9.一种显示面板的驱动方法，其特征在于，所述显示面板为权利要求7所述的显示面板，所述驱动方法包括多个帧周期，每个帧周期包括：
依次向所述显示面板的各栅线提供第一扫描信号，且在一个帧周期中，每条所述栅线接收到的第一扫描信号的次数小于预定次数，且，在一个帧周期内，所述栅线上未接收到第一扫描信号时，向所述栅线提供第二扫描信号；以及
向所述数据线提供数据信号。
10.根据权利要求9所述的驱动方法，其特征在于，在一个帧周期中，每条栅线接收到一次第一扫描信号。
CN201710692677.XA 2017-08-14 2017-08-14 像素电路、显示面板及其驱动方法和显示装置 Pending CN109389954A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710692677.XA CN109389954A (zh) 2017-08-14 2017-08-14 像素电路、显示面板及其驱动方法和显示装置
US16/616,956 US11074883B2 (en) 2017-08-14 2017-12-13 Pixel circuit having latch sub-circuit and latch-control sub-circuits, display panel, driving method thereof, and a display apparatus
PCT/CN2017/115913 WO2019033641A1 (en) 2017-08-14 2017-12-13 PIXEL CIRCUIT, DISPLAY PANEL, ITS ATTACK METHOD, AND DISPLAY APPARATUS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710692677.XA CN109389954A (zh) 2017-08-14 2017-08-14 像素电路、显示面板及其驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN109389954A true CN109389954A (zh) 2019-02-26

Family

ID=65362090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710692677.XA Pending CN109389954A (zh) 2017-08-14 2017-08-14 像素电路、显示面板及其驱动方法和显示装置

Country Status (3)

Country Link
US (1) US11074883B2 (zh)
CN (1) CN109389954A (zh)
WO (1) WO2019033641A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799089A (zh) * 2017-12-13 2018-03-13 京东方科技集团股份有限公司 像素电路和显示装置
CN109545137A (zh) * 2019-01-04 2019-03-29 京东方科技集团股份有限公司 子像素单元、显示面板、显示装置及其驱动方法
CN110930930A (zh) * 2019-12-26 2020-03-27 信利(仁寿)高端显示科技有限公司 一种低功耗的像素锁存电路和显示装置
CN111210787A (zh) * 2020-02-12 2020-05-29 京东方科技集团股份有限公司 像素驱动电路、显示装置及像素驱动方法
WO2020151439A1 (zh) * 2019-01-21 2020-07-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4205300C1 (en) * 1992-02-18 1993-07-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Digital determination of phase and amplitude of periodic signal in phase locked loop - sampling periodic signal using sampling period to give constant whole number of measured value samples and phase estimates per period
JP2004094231A (ja) * 2002-08-09 2004-03-25 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2004109985A (ja) * 1998-07-29 2004-04-08 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP2004354741A (ja) * 2003-05-29 2004-12-16 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置及びその駆動方法
US20080174538A1 (en) * 2007-01-24 2008-07-24 Hitachi Displays, Ltd. Display device
CN101320537A (zh) * 2007-06-05 2008-12-10 株式会社日立显示器 显示装置
CN101393775A (zh) * 2008-10-30 2009-03-25 友达光电股份有限公司 一种移位寄存器
US7541848B1 (en) * 2007-12-25 2009-06-02 Hitachi, Ltd. PLL circuit
CN106856404A (zh) * 2016-12-23 2017-06-16 中国科学技术大学 一种数模双环混合控制结构的锁相环
CN106898315A (zh) * 2015-10-28 2017-06-27 株式会社日本显示器 显示装置
CN207115976U (zh) * 2017-08-14 2018-03-16 京东方科技集团股份有限公司 像素电路、显示面板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228336A (ja) 2002-01-31 2003-08-15 Toshiba Corp 平面表示装置
JP2006285118A (ja) * 2005-04-05 2006-10-19 Hitachi Displays Ltd 表示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4205300C1 (en) * 1992-02-18 1993-07-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt, De Digital determination of phase and amplitude of periodic signal in phase locked loop - sampling periodic signal using sampling period to give constant whole number of measured value samples and phase estimates per period
JP2004109985A (ja) * 1998-07-29 2004-04-08 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP2004094231A (ja) * 2002-08-09 2004-03-25 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2004354741A (ja) * 2003-05-29 2004-12-16 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置及びその駆動方法
US20080174538A1 (en) * 2007-01-24 2008-07-24 Hitachi Displays, Ltd. Display device
CN101320537A (zh) * 2007-06-05 2008-12-10 株式会社日立显示器 显示装置
US7541848B1 (en) * 2007-12-25 2009-06-02 Hitachi, Ltd. PLL circuit
CN101393775A (zh) * 2008-10-30 2009-03-25 友达光电股份有限公司 一种移位寄存器
CN106898315A (zh) * 2015-10-28 2017-06-27 株式会社日本显示器 显示装置
CN106856404A (zh) * 2016-12-23 2017-06-16 中国科学技术大学 一种数模双环混合控制结构的锁相环
CN207115976U (zh) * 2017-08-14 2018-03-16 京东方科技集团股份有限公司 像素电路、显示面板和显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799089A (zh) * 2017-12-13 2018-03-13 京东方科技集团股份有限公司 像素电路和显示装置
US10923057B2 (en) 2017-12-13 2021-02-16 Boe Technology Group Co., Ltd. Pixel circuit and display device
CN109545137A (zh) * 2019-01-04 2019-03-29 京东方科技集团股份有限公司 子像素单元、显示面板、显示装置及其驱动方法
US11183102B2 (en) 2019-01-04 2021-11-23 Beijing Boe Optoelectronics Technology Co., Ltd. Sub-pixel unit, display panel, and display apparatus and drive method therefor
WO2020151439A1 (zh) * 2019-01-21 2020-07-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN110930930A (zh) * 2019-12-26 2020-03-27 信利(仁寿)高端显示科技有限公司 一种低功耗的像素锁存电路和显示装置
CN111210787A (zh) * 2020-02-12 2020-05-29 京东方科技集团股份有限公司 像素驱动电路、显示装置及像素驱动方法
CN111210787B (zh) * 2020-02-12 2022-07-29 京东方科技集团股份有限公司 像素驱动电路、显示装置及像素驱动方法

Also Published As

Publication number Publication date
US20200152152A1 (en) 2020-05-14
US11074883B2 (en) 2021-07-27
WO2019033641A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
CN109389954A (zh) 像素电路、显示面板及其驱动方法和显示装置
CN207115976U (zh) 像素电路、显示面板和显示装置
CN108735151B (zh) 发光控制信号生成电路、显示面板和显示装置
CN106486082B (zh) 移位寄存器及其驱动方法、栅极驱动装置
CN107657918B (zh) 发光控制信号生成电路、其驱动方法及装置
CN106935220B (zh) 移位寄存器及其驱动方法、栅极驱动装置
CN107945762A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107180619B (zh) 锁存器及其驱动方法、源极驱动电路及显示装置
CN107705757B (zh) 移位寄存器及其分时控制方法、显示面板和装置
CN103927965A (zh) 驱动电路及驱动方法、goa单元、goa电路及显示装置
CN105810142B (zh) 移位寄存单元及其驱动方法、移位寄存器电路、显示装置
CN108847176A (zh) 一种阵列基板、显示面板及显示装置
CN105489182B (zh) 显示基板和显示装置
CN107210067B (zh) 移位寄存器电路以及具备其的显示装置
CN110503913B (zh) 一种扫描电路、显示面板和显示面板的驱动方法
CN108564912A (zh) 移位寄存器电路及驱动方法、显示装置
CN111105759B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN109658888A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN111243502B (zh) 一种像素驱动电路和显示装置
CN112309322B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106023901A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106157898B (zh) 一种扫描电路、栅极驱动电路及显示装置
CN109658858A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN111627372B (zh) 一种移位寄存器及其电路、显示面板和电子设备
CN109935218A (zh) 像素电路及其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination