CN108564912A - 移位寄存器电路及驱动方法、显示装置 - Google Patents

Abstract

本公开涉及显示技术领域，尤其涉及一种移位寄存器电路、一种移位寄存器电路的驱动方法、显示装置。该电路可以包括：第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元、第六开关单元、第七开关单元、第八开关单元。本公开可避免在切换扫描方向后，出现某一级移位寄存器单元无法达到足够的开启电压而无输出信号的现象，从而避免出现显示异常的现象；此外，通过第一开关单元至第八开关单元提高了移位寄存器电路的信耐度。

Description

移位寄存器电路及驱动方法、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器电路、一种移位寄存器电路的驱动方法、显示装置。

背景技术

随着光学技术和半导体技术的发展，以液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管显示器(Organic Light Emitting Diode，OLED)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。近些年来显示装置呈现出了高集成度以及低成本的发展趋势。利用移位寄存器单元GOA将栅极驱动电路集成于阵列基板的周边区域，可在实现窄边框设计的同时，有效降低显示装置的制造成本、提升模组工艺产量。

目前，常用的双向扫描移位寄存器电路包括多个级联的移位寄存器单元。以包括两个时钟信号的移位寄存器电路为例进行说明，其中，包括两个时钟信号的移位寄存器电路中的多个移位寄存器单元的连接方式为第N级移位寄存器单元的输出端与第N+1级移位寄存器单元的输入端连接，第N级移位寄存器单元的复位端与第N+1级移位寄存器单元的输出端连接，其中N为大于零的整数。在该移位寄存器电路进行正向扫描时，在一帧显示过程中，从第一级移位寄存器单元开始扫描至最后一级移位寄存器单元，其中，在最后一级移位寄存器单元扫描完成后，最后一级移位寄存器单元需要用下一帧显示的栅极驱动信号进行复位。由于在两帧显示之间的插黑阶段(即Blanking时间段)内，最后一级的移位寄存器单元中的上拉节点一直处于高电平状态，导致最后一级移位寄存器单元中的上拉节点的偏置时间增加，进而致使最后一级移位寄存器单元中的与上拉节点连接的晶体管的阈值电压发生漂移，从而导致最后一级移位寄存器单元的输出信号偏低。若在此情况下，将正向扫描切换为反向扫描，则原来的最后一级移位寄存器单元变为第一级移位寄存器单元，由于当前第一级移位寄存器单元(即正向扫描中的最后一级移位寄存器单元)中的输出信号偏低，再经过多个移位寄存器单元的逐级传递，会出现某一级移位寄存器单元无法达到足够的开启电压而无输出信号的现象，进而导致显示异常的现象。需要说明的是，从反向扫描切换至正向扫描仍然存在相同的问题。

因此，需要提供一种新的可双向扫描的移位寄存器电路，可以避免由于最后一级移位寄存器单元(此处的最后一级的移位寄存器单元为在扫描方向中最后进行扫描的移位寄存器单元)中的上拉节点的偏置时间增加导致的最后一级移位寄存器单元的输出信号偏低的显现，从而避免出现在切换扫描方向后，出现某一级移位寄存器单元无法达到足够的开启电压而无输出信号的现象，进而避免出现显示异常的现象。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种移位寄存器电路、一种移位寄存器电路的驱动方法、显示装置，进而至少在一定程度上克服背景技术中的一个或者多个问题。

根据本公开的一个方面，提供一种移位寄存器电路，包括N个级联的移位寄存器单元，其中，奇数级的所述移位寄存器单元接收第一时钟信号，偶数级的所述移位寄存器单元接收第二时钟信号，N为整数且N≥4，所述移位寄存器电路还包括：

第一开关单元，用于响应栅极驱动信号而导通，将所述栅极驱动信号传输至第二级所述移位寄存器单元的输入端；

第二开关单元，用于响应第一级所述移位寄存器单元的输出信号而导通，将第一级所述移位寄存器单元的输出端与第二级所述移位寄存器单元的输入端连通；

第三开关单元，用于响应第一信号而导通，将第一节点与第二级所述移位寄存器单元的输入端连通；

第四开关单元，用于响应所述栅极驱动信号而导通，将所述第一节点与第一级所述移位寄存器单元的输入端连通；

第五开关单元，用于响应所述栅极驱动信号而导通，将所述栅极驱动信号传输至第N-1级所述移位寄存器单元的复位端；

第六开关单元，用于响应第N级所述移位寄存器单元的输出信号而导通，将第N级所述移位寄存器单元的输出端与第N-1级所述移位寄存器单元的复位端连通；

第七开关单元，用于响应第二信号而导通，将第二节点与第N-1级所述移位寄存器单元的复位端连通；

第八开关单元，用于响应所述栅极驱动信号而导通，将第N级所述移位寄存器单元的复位端与所述第二节点连通。

在本公开的一种示例性实施例中，

所述第一开关单元包括：

第一开关元件，控制端和第一端接收所述栅极驱动信号，第二端连接第二级所述移位寄存器单元的输入端；

所述第二开关单元包括：

第二开关元件，控制端和第二端连接第一级所述移位寄存器单元的输出端，第一端连接第二级所述移位寄存器单元的输入端；

所述第三开关单元包括：

第三开关元件，控制端接收所述第一信号，第一端连接所述第一节点，第二端连接第二级所述移位寄存器单元的输入端；

所述第四开关单元包括：

第四开关元件，控制端接收所述栅极驱动信号，第一端连接第一级所述移位寄存器单元的输入端，第二端连接所述第一节点；

所述第五开关单元包括：

第五开关元件，控制端和第一端接收所述栅极驱动信号，第二端连接第N-1级所述移位寄存器单元的复位端；

所述第六开关单元包括：

第六开关元件，控制端和第二端连接第N级所述移位寄存器单元的输出端，第一端连接第N-1级所述移位寄存器单元的复位端；

所述第七开关单元包括：

第七开关元件，控制端接收所述第二信号，第一端连接所述第二节点，第二端连接第N-1级所述移位寄存器单元的复位端；

所述第八开关单元包括：

第八开关元件，控制端接收所述栅极驱动信号，第一端连接第N级所述移位寄存器单元的复位端，第二端连接所述第二节点。

在本公开的一种示例性实施例中，所述开关元件均为N型晶体管，在对所述移位寄存器电路进行正向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号，在对所述移位寄存器电路进行反向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号。

在本公开的一种示例性实施例中，所述开关元件均为P型晶体管，在对所述移位寄存器电路进行正向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号，在对所述移位寄存器电路进行反向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号。

在本公开的一种示例性实施例中，所述开关元件均为薄膜晶体管。

根据本公开的一个方面，提供一种移位寄存器电路的驱动方法，用于驱动如上述任意一项所述的移位寄存器电路，包括：

在正向扫描时，第一开关单元在栅极驱动信号的作用下导通，将栅极驱动信号传输至第二级移位寄存器单元的输入端，以使所述移位寄存器电路从第二级所述移位寄存器单元开始进行正向扫描，同时，第五开关单元和第八开关单元在所述栅极驱动信号的作用下导通，第七开关单元在第二信号的作用下导通，以将所述栅极驱动信号传输至第N级所述移位寄存器单元和第N-1级所述移位寄存器单元的复位端，在扫描至第N级所述移位寄存器单元时，第六开关单元在第N级所述移位寄存器单元的输出信号的作用下导通，将所述输出信号传输至第N-1级所述移位寄存器单元的复位端；

将所述正向扫描切换为反向扫描时，将第一信号和所述第二信号进行互换，以将各所述移位寄存器单元的复位端与输入端进行互换，将第一时钟信号和第二时钟信号进行切换，所述第五开关单元在所述栅极驱动信号的作用下导通，将栅极驱动信号传输至第N-1级所述移位寄存器单元的输入端，以使所述移位寄存器电路从第N-1级所述移位寄存器单元开始进行反向扫描，同时，所述第一开关单元和第四开关单元在所述栅极驱动信号的作用下导通，第三开关单元在第一信号的作用下导通，将所述栅极驱动信号传输至第一级所述移位寄存器单元和第二级所述移位寄存器单元的复位端，在扫描至第一级所述移位寄存器单元时，通过第一级所述移位寄存器单元的输出信号导通第二开关单元，将所述输出信号传输至第二级所述移位寄存器单元的复位端。

在本公开的一种示例性实施例中，所述第一开关单元至所述第八开关单元分别对应第一开关元件至第八开关元件。

在本公开的一种示例性实施例中，所述开关元件均为N型晶体管，在所述正向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号，在所述反向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号。

在本公开的一种示例性实施例中，所述开关元件均为P型晶体管，在所述正向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号，在所述反向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号。

根据本公开的一个方面，提供一种显示装置，包括上述任意一项所述的移位寄存器电路。

本公开一种示例性实施例提供的一种移位寄存器电路、一种移位寄存器电路的驱动方法、显示装置。该移位寄存器电路包括第一开关单元至第八开关单元。在该移位寄存器电路的正向扫描的过程中，通过栅极驱动信号、第一信号并结合第一开关单元和第三开关单元控制移位寄存器电路从第二级移位寄存器单元开始扫描，并通过第N级移位寄存器单元的输出信号并结合第六开关单元对第N-1级移位寄存器单元中上拉节点进行复位，以保证第N-1级移位寄存器单元中的上拉节点可以正常复位，在移位寄存器电路的反向扫描过程中，通过栅极驱动信号、第二信号并结合第五开关单元和第七开关单元控制移位寄存器电路从第N-1级移位寄存器单元的开始扫描，并通过第一级移位寄存器单元的输出信号并结合第二开关单元对第二级移位寄存器单元中的上拉节点进行复位，以保证第二级移位寄存器单元中的上拉节点可正常复位。一方面，由于上述移位寄存器电路在进行正向扫描时，可避免从第一级移位寄存器单元开始扫描，而是从第二级移位寄存器单元开始扫描，在上述移位寄存器电路进行反向扫描时，同样也避免从第N级移位寄存器单元进行扫描，而是从第N-1级移位寄存器单元开始扫描，又由于正向扫描中第N-1级移位寄存器单元中的上拉结点可以正常复位，反向扫描中第二级移位寄存器单元中的上拉节点也可以正常复位，即可避免与上拉节点连接的晶体管的阈值电压发生漂移，从而避免出现第二级和第N-1级移位寄存器单元的输出信号偏低的现象，因此，不管是从正向扫描切换至反向扫描，还是从反向扫描切换至正向扫描，由于均可保证第二级和第N-1级移位寄存器单元输出信号正常，进而避免在切换扫描方向后，出现某一级移位寄存器单元无法达到足够的开启电压而无输出信号的现象，从而避免出现显示异常的现象；另一方面，通过第一开关单元至第八开关单元提高了移位寄存器电路的信耐度。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

附图说明

通过参照附图来详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为本公开一种移位寄存器电路的结构示意图；

图2为本公开一示例性实施例中提供的移位寄存器单元的结构示意图；

图3为本公开一示例性实施例中提供的正向扫描的时序图；

图4为本公开一示例性实施例中提供的反向扫描的时序图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免模糊本公开的各方面。

此外，附图仅为本公开的示意性图解，并非一定是按照比例绘制。图中相同的附图标记标识相同或相似的部分，因而将省略对它们的重复描述。

本示例实施方式提供了一种移位寄存器电路，如图1所示，该移位寄存器电路可以包括N个级联的移位寄存器单元，其中，奇数级的所述移位寄存器单元接收第一时钟信号CLK1，偶数级的所述移位寄存器单元接收第二时钟信号CLK2，N为整数且N≥4。图2示出了一种可实现双向扫描的移位寄存器单元的结构示意图，该移位寄存器电路包括：第一开关晶体管至第九开关晶体管M1～M9，驱动晶体管DT以及存储电容C。上述元件的连接方式如图2所示，此处不再赘述。需要说明的是，奇数级的移位寄存器单元的第一时钟信号CLK端接收第一时钟信号CLK1，奇数级的移位寄存器单元的第二时钟信号端CLKB接收第二时钟信号CLK2，偶数级的移位寄存器单元的第一时钟信号CLK端接收第二时钟信号CLK2，奇数级的移位寄存器单元的第二时钟信号端CLKB接收第一时钟信号CLK1。

下面以所有开关晶体管均为N型开关晶体管，驱动晶体管DT为N型驱动晶体管为例，对图2中的移位寄存器单元的工作过程包括：

在正向扫描时，第一信号VSD为低电平，第二信号VDS为高电平，第一参考信号GCL为低电平、第二参考信号GCH为高电平。移位寄存器单元的输入端INPUT接收栅极驱动信号STV，且栅极驱动信号STV为高电平，使第一开关晶体管M1在栅极驱动信号STV的作用下导通，第二信号VDS通过第一开关晶体管M1传输至上拉节点PU，将上拉节点PU充电至高电平，此时，由于上拉节点PU为高电平，第五开关晶体管M5和第六开关晶体管M6导通，第一参考信号GCL传输至下拉节点PD，将下拉节点PD拉低，因此，第八开关晶体管M8和第九开关晶体管M9关断，上拉节点PU保持高电平。在第一时钟信号端CLK接收的时钟信号到来时，通过驱动晶体管DK输出输出信号。需要说明的时，该移位寄存器单元的的复位端RESET接收下一级移位寄存器单元的输出信号，使得第二开关晶体管M2在下一级移位寄存器单元的输出信号的作用下导通，将第一信号VSD传输至上拉节点PU，将上拉节点PU下拉至低电平，同时，由于此时第二时钟信号端CLKB接收到的扫描信号的相位与复位端RESET接收到的下一级移位寄存器单元的输出信号的相位相同，因此，第三开关晶体管M3导通，对移位寄存器单元的输出端OUTPUT进行复位。

在反向扫描时，第一信号VSD为高电平，第二信号VDS为低电平，第一参考信号GCL为低电平、第二参考信号GCH为高电平，同时，将第一时钟信号CLK1和第二时钟信号CLK2进行切换，此时，移位寄存器单元的输入端INPUT切换为复位端，移位寄存器单元的复位端RESET切换为输入端。移位寄存器单元的输入端(即图2中的复位端RESET)接收栅极驱动信号STV，且栅极驱动信号STV为高电平，使得第二开关晶体管M2在栅极驱动信号STV的作用下导通，第一信号VSD通过第二开关晶体管M2传输至上拉节点PU，并将上拉节点PU充电至高电平，此时，由于上拉节点PU为高电平，第五开关晶体管M5和第六开关晶体管M6导通，第一参考信号GCL传输至下拉节点PD，将下拉节点PD拉低，因此，第八开关晶体管M8和第九开关晶体管M9关断，上拉节点PU保持高电平。在第一时钟信号端CLK接收的时钟信号到来时，通过驱动晶体管DK输出输出信号。需要说明的时，该移位寄存器单元的的复位端(即图2中的输入端INPUT)接收下一级移位寄存器单元的输出信号，使得第一开关晶体管M1在下一级移位寄存器单元的输出信号的作用下导通，将第二信号VDS传输至上拉节点PU，将上拉节点PU下拉至低电平，同时，由于此时第二时钟信号端CLKB接收到的扫描信号的相位与复位端RESET接收到的下一级移位寄存器单元的输出信号的相位相同，因此，第三开关晶体管M3导通，对移位寄存器单元的输出端OUTPUT进行复位。

需要说明的是，上述图2中可执行双向扫描的移位寄存器单元的结构仅为示例性的，并不用于限定本发明。

该移位寄存器电路还可以包括：

第一开关单元101，用于响应栅极驱动信号STV而导通，将所述栅极驱动信号STV传输至第二级所述移位寄存器单元GOA2的输入端；

第二开关单元102，用于响应第一级所述移位寄存器单元GOA1的输出信号而导通，将第一级所述移位寄存器单元GOA1的输出端OUTPUT与第二级所述移位寄存器单元GOA2的输入端INPUT导通；

第三开关单元103，用于响应第一信号VSD而导通，将第一节点N1与第二级所述移位寄存器单元GOA2的输入端INPUT连通；

第四开关单元104，用于响应所述栅极驱动信号STV而导通，将所述第一节点N1与第一级所述移位寄存器单元GOA1的输入端INPUT连通；

第五开关单元105，用于响应所述栅极驱动信号STV而导通，将所述栅极驱动信号STV传输至第N-1级所述移位寄存器单元GOAN-1的复位端RESET；

第六开关单元106，用于响应第N级所述移位寄存器单元GOAN的输出信号而导通，将第N级所述移位寄存器单元GOAN的输出端OUTPUT与第N-1级所述移位寄存器单元GOAN-1的复位端RESET连通；

第七开关单元107，用于响应第二信号VDS而导通，将第二节点N2与第N-1级所述移位寄存器单元GOAN-1的复位端RESET连通；

第八开关单元108，用于响应所述栅极驱动信号STV而导通，将第N级所述移位寄存器单元GOAN的复位端RESET与所述第二节点N2连通。

需要说明的是，从第二级移位寄存器单元GOA2至第N-1移位寄存器单元GOAN-1的级联方式可以为：前一级移位寄存器单元的输出端与下一级移位寄存器单元的输入端连接，前一级移位寄存器单元的复位端与下一级的移位寄存器单元的输出端连接。

在本示例性实施例中，所述第一开关单元101可以包括第一开关元件T1。其中，第一开关元件T1的控制端和第一端接收所述栅极驱动信号STV，第一开关元件T1的第二端连接第二级所述移位寄存器单元GOA2的输入端。

所述第二开关单元102可以包括第二开关元件T2。其中，第二开关元件T2的控制端和第二端连接第一级所述移位寄存器单元GOA1的输出端OUTPUT，第二开关元件T2的第一端连接第二级所述移位寄存器单元GOA2的输入端INPUT。

所述第三开关单元103可以包括第三开关元件T3。其中，第三开关元件T3的控制端接收所述第一信号VSD，第三开关元件T3的第一端连接所述第一节点N1，第三开关元件T3的第二端连接第二级所述移位寄存器单元GOA2的输入端INPUT。

所述第四开关单元104可以包括第四开关元件T4。其中，第四开关元件T4的控制端接收所述栅极驱动信号STV，第四开关元件T4的第一端连接第一级所述移位寄存器单元GOA1的输入端INPUT，第四开关元件T4的第二端连接所述第一节点N1。

所述第五开关单元105可以包括第五开关元件T5。其中，第五开关元件T5的控制端和第一端接收所述栅极驱动信号STV，第五开关元件T5的第二端连接第N-1级所述移位寄存器单元GOAN-1的复位端RESET；

所述第六开关单元106可以包括第六开关元件T6。其中，第六开关元件T6的控制端和第二端连接第N级所述移位寄存器单元GOAN的输出端OUTPUT，第六开关元件T6的第一端连接第N-1级所述移位寄存器单元GOAN-1的复位端RESET；

所述第七开关单元107可以包括第七开关元件T7。其中，第七开关元件T7的控制端接收所述第二信号VDS，第七开关元件T7的第一端连接所述第二节点N2，第七开关元件T7的第二端连接第N-1级所述移位寄存器单元GOAN-1的复位端RESET；

所述第八开关单元108可以包括第八开关元件T8。其中，第八开关元件T8的控制端接收所述栅极驱动信号STV，第八开关元件T8的第一端连接第N级所述移位寄存器单元GOAN的复位端RESET，第八开关元件T8的第二端连接所述第二节点N2。

上述第一开关元件至第八开关元件(T1～T8)可以分别对应第一开关晶体管至第八开关晶体管，每一个开关晶体管均具有控制端、第一端以及第二端。例如，各开关晶体管的控制端可以为栅极，各开关晶体管的第一端可以为源极，各开关晶体管的第二端可以为漏极。再例如，各开关晶体管的控制端可以为栅极，各开关晶体管的第一端可以为漏极，各开关晶体管的第二端可以为源极。此外，各个开关晶体管可以为增强型晶体管或者耗尽型晶体管，本示例性实施例对此不作特殊限定。所述开关元件可以均为薄膜晶体管。需要说明的是，由于开关晶体管的源极和漏极对称，因此，第一开关晶体管至第八开关晶体管的源极、漏极可以互换。

在此基础上，在所述开关元件均为N型晶体管的前提下，在对所述移位寄存器电路进行正向扫描时，所述第一信号VSD为低电平信号，所述第二信号VDS为高电平信号，在对所述移位寄存器电路进行反向扫描时，所述第一信号VSD为高电平信号，所述第二信号VDS为低电平信号。

在所述开关元件均为P型晶体管的前提下，在对所述移位寄存器电路进行正向扫描时，所述第一信号VSD为高电平信号，所述第二信号VDS为低电平信号，在对所述移位寄存器电路进行反向扫描时，所述第一信号VSD为低电平信号，所述第二信号VDS为高电平信号。

需要说明的是，上述第一开关单元101至第八开关单元108的具体结构仅为示例性的，并不用于限定本发明。例如，所述第一开关单元101可以包括两个串联的第一开关元件T1。再例如，所述第二开关单元102可以包括两个串联的第二开关元件T2等，本示例性实施例对此不作特殊限定。

综上所述，该移位寄存器电路包括第一开关单元至第八开关单元。在该移位寄存器电路的正向扫描的过程中，通过栅极驱动信号、第一信号并结合第一开关单元和第三开关单元控制移位寄存器电路从第二级移位寄存器单元开始扫描，并通过第N级移位寄存器单元的输出信号并结合第六开关单元对第N-1级移位寄存器单元中上拉节点进行复位，以保证第N-1级移位寄存器单元中的上拉节点可以正常复位；在移位寄存器电路的反向扫描过程中，通过栅极驱动信号、第二信号并结合第五开关单元和第七开关单元控制移位寄存器电路从第N-1级移位寄存器单元的开始扫描，并通过第一级移位寄存器单元的输出信号并结合第二开关单元对第二级移位寄存器单元中的上拉节点进行复位，以保证第二级移位寄存器单元中的上拉节点可正常复位。显然，由于上述移位寄存器电路在进行正向扫描时，可避免从第一级移位寄存器单元开始扫描，而是从第二级移位寄存器单元开始扫描，在上述移位寄存器电路进行反向扫描时，同样也避免从第N级移位寄存器单元进行扫描，而是从第N-1级移位寄存器单元开始扫描，又由于正向扫描中第N-1级移位寄存器单元中的上拉结点可以正常复位，反向扫描中第二级移位寄存器单元中的上拉节点也可以正常复位，即可避免与上拉节点连接的晶体管(如图2中所示的驱动晶体管DT、第五开关晶体管M5和第六开关晶体管M6)的阈值电压发生漂移，从而避免出现第二级和第N-1级移位寄存器单元的输出信号偏低的现象，因此，不管是从正向扫描切换至反向扫描，还是从反向扫描切换至正向扫描，由于均可保证第二级和第N-1级移位寄存器单元输出信号正常，进而避免在切换扫描方向后，出现某一级移位寄存器单元无法达到足够的开启电压而无输出信号的现象，从而避免出现显示异常的现象；另外，通过第一开关单元至第八开关单元提高了移位寄存器电路的信耐度。

在本公开的示例性实施例中，还提供了一种移位寄存器电路的驱动方法，用于驱动如图1所述的移位寄存器电路。该移位寄存器电路的驱动方法可以包括：

在正向扫描时，第一开关单元101在栅极驱动信号STV的作用下导通，将栅极驱动信号STV传输至第二级移位寄存器单元GOA2的输入端INPUT，以使所述移位寄存器电路从第二级所述移位寄存器单元GOA2开始进行正向扫描，同时，第五开关单元105和第八开关单元108在所述栅极驱动信号STV的作用下导通，第七开关单元107在第二信号VDS的作用下导通，以将所述栅极驱动信号STV传输至第N级所述移位寄存器单元GOAN的复位端RESET和第N-1级所述移位寄存器单元GOAN-1的复位端RESET，在扫描至第N级所述移位寄存器单元GOAN时，第六开关单元106在第N级所述移位寄存器单元GOAN的输出信号的作用下导通，将所述输出信号传输至第N-1级所述移位寄存器单元GOAN-1的复位端。在本示例性实施例中，通过栅极驱动信号STV导通第一开关单元101、第四开关单元104、第五开关单元105以及第八开关单元108，通过第一信号VSD关断第三开关单元103，通过第二信号VDS导通第七开关单元107，在此情况下，栅极驱动信号STV通过第一开关单元101传输至第二级移位寄存器单元GOA2的输入端INPUT，使移位寄存器电路从第二级移位寄存器单元GOA2开始向第N级移位寄存器单元GOAN扫描，同时栅极驱动信号STV通过第五开关单元105传输至第N-1级移位寄存器单元GOAN-1的复位端RESET，栅极驱动信号STV通过第五开关单元105、第七开关单元107和第八开关单元108传输至第N级移位寄存器单元GOAN的复位端GOA，以对第N-1级移位寄存器单元GOAN-1和第N级移位寄存器单元GOAN中的上拉节点进行复位。在扫描至第N级移位寄存器单元GOAN时，第N级移位寄存器单元GOAN的输出端的输出信号通过导通第六开关单元106对第N-1级移位寄存器单元GOAN-1中的上拉节点进行复位。

将所述正向扫描切换为反向扫描时，将第一信号VSD和所述第二信号VDS进行互换，以将各所述移位寄存器单元的复位端RESET与输入端INPUT进行互换，将第一时钟信号CLK1和第二时钟信号CLK2进行切换，所述第五开关单元105在所述栅极驱动信号STV的作用下导通，将栅极驱动信号STV传输至第N-1级所述移位寄存器单元GOAN-1的输入端(即图1中第N-1级移位寄存器单元GOAN-1的复位端RESET)，以使所述移位寄存器电路从第N-1级所述移位寄存器单元GOAN-1开始进行反向扫描，同时，所述第一开关单元101和第四开关单元104在所述栅极驱动信号STV的作用下导通，第三开关单元103在第一信号VSD的作用下导通，将所述栅极驱动信号STV传输至第一级所述移位寄存器单元GOA1和第二级所述移位寄存器单元GOA2的复位端(即图1中第一级所述移位寄存器单元GOA1和第二级所述移位寄存器单元GOA2的输入端INPUT)，在扫描至第一级所述移位寄存器GOA1时，通过第一级所述移位寄存器单元GOA1的输出信号导通第二开关单元102，将所述输出信号传输至第二级所述移位寄存器单元GOA2的复位端(即图1中第二级所述移位寄存器单元GOA2的输入端INPUT)。在本示例性实施例中，栅极驱动信号STV导通第五开关单元105、第八开关元单元108、第一开关单元101和第四开关单元104，第一信号VSD导通第三开关单元103，第二信号VDS关断第七开关单元107。在此情况下，栅极驱动信号STV通过第五开关单元105传输至第N-1级移位寄存器单元GOAN-1的输入端(即图1中第N-1级移位寄存器单元GOAN-1的复位端RESET)，同时栅极驱动信号STV通过第一开关单元101传输至第二级移位寄存器单元GOA2的复位端(即图1中第二级移位寄存器单元GOA2的输入端INPUT)，栅极驱动信号STV通过第一开关单元101、第三开关单元103以及第四开关单元104传输至第一级移位寄存器单元GOA1的复位端(即图1中第一级移位寄存器单元GOA1的输入端INPUT)。在扫描至第一级移位寄存器单元GOA1时，通过第一级移位寄存器单元GOA1的输出端的输出信号导通第二开关单元102，以对第二级移位寄存器单元GOA2中的上拉节点进行复位。

由上可知，在该移位寄存器电路的正向扫描的过程中，通过栅极驱动信号STV、第一信号VSD并结合第一开关单元101和第三开关单元103控制移位寄存器电路从第二级移位寄存器单元GOA2开始扫描，并通过第N级移位寄存器单元GOAN的输出信号并结合第六开关单元106对第N-1级移位寄存器单元GOAN-1中上拉节点进行复位，以保证第N-1级移位寄存器单元GOAN-1中的上拉节点正常复位，在移位寄存器电路的反向扫描过程中，通过栅极驱动信号STV、第二信号VDS并结合第五开关单元105和第七开关单元107控制移位寄存器电路从第N-1级移位寄存器单元GOAN-1的开始扫描，并通过第一级移位寄存器单元GOA1的输出信号并结合第二开关单元102对第二级移位寄存器单元GOA2中的上拉节点进行复位，以保证第二级移位寄存器单元GOA2中的上拉节点正常复位。显然，由于上述移位寄存器电路在进行正向扫描时，可避免从第一级移位寄存器单元GOA1开始扫描，而是从第二级移位寄存器单元GOA2开始扫描，在上述移位寄存器电路进行反向扫描时，同样也避免从第N级移位寄存器单元GOAN进行扫描，而是从第N-1级移位寄存器单元GOAN-1开始扫描，又由于正向扫描中第N-1级移位寄存器单元GOAN-1中的上拉结点可以正常复位，反向扫描中第二级移位寄存器单元GOA2中的上拉节点也可以正常复位，即可避免与上拉节点连接的晶体管(如图2中所示的驱动晶体管DT、第五开关晶体管M5和第六开关晶体管M6)的阈值电压发生漂移，从而避免出现第二级和第N-1级移位寄存器单元的输出信号偏低的现象，因此，不管是从正向扫描切换至反向扫描，还是从反向扫描切换至正向扫描，均可保证第二级移位寄存器单元GOA2和第N-1级移位寄存器单元GOAN-1输出信号正常，进而避免在切换扫描方向后，出现某一级移位寄存器单元无法达到足够的开启电压而无输出信号的现象，从而避免出现显示异常的现象；另外，通过第一开关单元至第八开关单元提高了移位寄存器电路的信耐度。

进一步的，如图1所示，所述第一开关单元101至所述第八开关单元108分别对应第一开关元件T1至第八开关元件T8。所述第一开关元件T1至第八开关元件T8可以分别对应第一开关晶体管至第八开关晶体管，每一个开关晶体管均具有控制端、第一端以及第二端。例如，各开关晶体管的控制端可以为栅极，各开关晶体管的第一端可以为源极，各开关晶体管的第二端可以为漏极。再例如，各开关晶体管的控制端可以为栅极，各开关晶体管的第一端可以为漏极，各开关晶体管的第二端可以为源极。此外，各个开关晶体管可以为增强型晶体管或者耗尽型晶体管，本示例性实施例对此不作特殊限定。所述开关元件可以均为薄膜晶体管。需要说明的是，由于开关晶体管的源极和漏极对称，因此，第一开关晶体管至第八开关晶体管的源极、漏极可以互换。

下面，在第一开关单元101至第八开关单元108分别对应第一开关元件T1至第八开关元件T8的基础上，结合图3中示出的移位寄存器电路的正向扫描的工作时序图和图4中示出的移位寄存器电路的反向扫描的工作时序图对图1中的移位寄存器电路的工作过程进行说明。以开关元件均为N型晶体管为例。由于开关元件均为N型晶体管，因此，开关元件的导通电平仅为高电平。图3中的工作时序图绘示了正向扫描时的栅极驱动信号STV、第一时钟信号CLK1、第二时钟信号CLK2、第一信号VSD、第二信号VDS、第一参考信号GCL、第二参考信号GCH。图4中的工作时序图绘示了反向扫描时的栅极驱动信号STV、第一时钟信号CLK1、第二时钟信号CLK2、第一信号VSD、第二信号VDS、第一参考信号GCL、第二参考信号GCH。

需要说明的是，图3和图4中高于用虚线表示的基准信号vref的信号为高电平信号，低于用虚线表示的基准信号vref的信号为低电平信号。

如图3所示，在正向扫描时，第一信号VSD为低电平信号，第二信号VDS为高电平信号。在栅极驱动信号STV跳变为高电平时，第一开关元件T1、第四开关元件T4、第五开关元件T5第八开关元件T8导通。由于第一信号VSD为低电平信号，第三开关元件T3关断。由于第二信号VDS为高电平信号，第七开关元件T7导通。栅极驱动信号STV通过第一开关元件T1传输至第二级移位寄存器单元GOA2的输入端INPUT，以使移位寄存器电路从第二级移位寄存器单元GOA2开始进行正向扫描。同时，栅极驱动信号STV通过第五开关元件T5传输至第N-1级移位寄存器单元GOAN-1的复位端RESET，栅极驱动信号STV通过第五开关元件T5、第七开关元件T7和第八开关元件T8传输至第N级移位寄存器单元GOAN的复位端RESET，以对第N-1级移位寄存器单元GOAN-1和第N级移位寄存器单元GOAN中的上拉节点进行复位。

在正向扫描至第N级移位寄存器GOAN单元时，第N级移位寄存器单元GOAN的输出端OUTPUT输出的输出信号导通第六开关元件T6，并通过第六开关元件T6将该出输出信号传输至第N-1级移位寄存器单元GOAN-1的复位端RESET，以对第N-1级移位寄存器单元GOAN-1中的上拉节点进行复位，保证了第N-1级移位寄存器单元GOAN-1中的上拉节点可以正常复位，从而可以避免第N-1级移位寄存器单元GOAN-1中的与上拉节点连接的晶体管的阈值电压发生偏移，进而保证第N-1级移位寄存器单元GOAN-1的输出信号正常。第N级移位寄存器单元GOAN中的上拉节点将由下一帧的栅极驱动信号STV进行复位。

将正向扫描切换为反向扫描时，如图4所示，将第一信号VSD和第二信号VDS进行互换，即第一信号VSD为高电平信号，第二信号VDS为低电平信号，以将各移位寄存器单元的复位端与输入端进行互换，即移位寄存器单元的复位端切换为输入端，移位寄存器单元的输入端切换为复位端。同时，将第一时钟信号CLK1和第二时钟信号CLK2进行切换，即当前第二时钟信号CKL2的时序图与正向扫描时的第一时钟信号CLK1的时序图相同，当前第一时钟信号CLK1的时序图与正向扫描时的第二时钟信号CLK2的时序图相同。

在反向扫描的过程中，在栅极驱动信号STV跳变为高电平时，第一开关元件T1、第四开关元件T4、第五开关元件T5以及第八开关元件T8导通。由于第一信号VSD为高电平信号，因此，第三开关元件T3导通。由于第二信号VDS为低电平信号，因此，第七开关元件T7关闭。栅极驱动信号STV通过第五开关元件T5传输至第N-1级移位寄存器单元GOAN-1的输入端(即图1中的第N-1级移位寄存器单元GOAN-1的复位端RESET)，以使移位寄存器电路从第N-1级移位寄存器单元GOAN-1开始进行反向扫描，同时，栅极驱动信号STV通过第一开关元件T1传输至第二级移位寄存器单元GOA2的复位端(即图1中第二级移位寄存器单元GOA2的输入端INPUT)，栅极驱动信号STV通过第一开关元件T1、第三开关元件T3和第四开关元件T4传输至第一级移位寄存器单元GOA1的复位端(即图1中的第一级移位寄存器单元GOA1的输入端INPUT)，以对第一级移位寄存器单元GOA1和第二级移位寄存器单元GOA2中的上拉节点进行复位。

在反向扫描至第一级移位寄存器单元GOA1时，第一级移位寄存器单元GOA1的输出端输出的输出信号导通第二开关元件T2，并通过第二开关元件T2将该输出信号传输至第二级移位寄存器单元GOA2的复位端(即图1中第二级移位寄存器单元GOA2的输入端INPUT)，以对第二级移位寄存器单元GOA2的上拉节点进行复位，保证了第二级移位寄存器单元GOA2中的上拉节点可以正常复位，从而避免第二级移位寄存器单元GOA2中的与上拉节点连接的晶体管的阈值电压发生偏移，进而保证第二级移位寄存器单元GOA2的输出信号正常。第一级移位寄存器单元GOA1中的上拉节点将由下一帧的栅极驱动信号STV进行复位。

在上述移位寄存器电路的正向扫描的过程中，通过栅极驱动信号STV、第一信号VSD并结合第一开关元件T1和第三开关元件T3控制移位寄存器电路从第二级移位寄存器单元GOA2开始扫描，并通过第N级移位寄存器单元GOAN的输出信号并结合第六开关元件T6对第N-1级移位寄存器单元GOAN-1中上拉节点进行复位，以保证第N-1级移位寄存器单元GOAN-1中的上拉节点正常复位，在移位寄存器电路的反向扫描过程中，通过栅极驱动信号STV、第二信号VDS并结合第五开关元件T5和第七开关元件T7控制移位寄存器电路从第N-1级移位寄存器单元GOAN-1的开始扫描，并通过第一级移位寄存器单元GOA1的输出信号并结合第二开关元件T2对第二级移位寄存器单元GOA2中的上拉节点进行复位，以保证第二级移位寄存器单元GOA2中的上拉节点正常复位。显然，由于上述移位寄存器电路在进行正向扫描时，可避免从第一级移位寄存器单元GOA1开始扫描，而是从第二级移位寄存器单元GOA2开始扫描，在上述移位寄存器电路进行反向扫描时，同样也避免从第N级移位寄存器单元GOAN进行扫描，而是从第N-1级移位寄存器单元GOAN-1开始扫描，又由于正向扫描中第N-1级移位寄存器单元GOAN-1中的上拉结点可以正常复位，反向扫描中第二级移位寄存器单元GOA2也可以正常复位，即可避免与上拉节点连接的晶体管(如图2中所示的驱动晶体管DT、第五开关晶体管M5和第六开关晶体管M6)的阈值电压发生漂移，从而避免出现第二级和第N-1级移位寄存器单元的输出信号偏低的现象，因此，不管是从正向扫描切换至反向扫描，还是从反向扫描切换至正向扫描，均可保证第二级移位寄存器单元GOA2和第N-1级移位寄存器单元GOAN-1输出信号正常，进而避免在切换扫描方向后，出现某一级移位寄存器单元无法达到足够的开启电压而无输出信号的现象，从而避免出现显示异常的现象；另外，通过第一开关单元至第八开关单元提高了移位寄存器电路的信耐度。

需要说明的是，在上述实施例中，所有开关元件均为N型晶体管；但本领域的技术人员容易根据本公开所提供的移位寄存器电路得到所有开关元件为P型晶体管的移位寄存器电路，由于所有开关元件为P型晶体管，因此，所有开关元件的导通信号均为低电平。在开关元件均为P型晶体管的前提下，在正向扫描时，第一信号为高电平信号，第二信号为低电平信号，在反向扫描时，第一信号为低电平信号，第二信号为高电平信号。采用全P型晶体管具有以下优点：例如对噪声抑制力强；例如由于是低电平导通，而充电管理中低电平容易实现；例如P型晶体管制程简单，相对价格较低；例如P型晶体管的稳定性更好等等。

当然，本公开所提供的移位寄存器也可以改为CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)电路等，并不局限于本实施例中所提供的移位寄存器电路，这里不再赘述。

在上述移位寄存器电路中，仅包括两个时钟信号，即第一时钟信号和第二时钟信号。但是在现有的移位寄存器电路中，时钟信号的数量可以为2M个，其中M为大于零的整数，例如时钟信号的数量可以为2个，也可以为4个，还可以为6个等，本示例性实施例对此不作特殊限定。

在包括2M个时钟信号的移位寄存器电路包括N个移位寄存器单元时，该包括2M个时钟信号的移位寄存器电路中的各移位寄存器单元的连接方式为：第N级移位寄存器的输出端与第N+M级移位寄存器单元的输入端连接，第N级移位寄存器的复位端与第N+M级移位寄存器单元的输出端连接。显然，由上述连接关系可得，可将具有2M个时钟信号的移位寄存器电路分为M个包括两个时钟信号的移位寄存器电路。通过分别将该M个包括两个时钟信号的移位寄存器电路设置为如图1所示的移位寄存器电路，即可保证包括2M个时钟信号的移位寄存器电路正常工作。

例如，在M为2，N为10的移位寄存器电路中，即包括4个时钟信号且包括十级移位寄存器单元的移位寄存器电路中，由上述连接方式可知，奇数级的移位寄存器单元(即第一、三、五、七、九级移位寄存器单元)组成的移位寄存器电路为第一个包括两个始终信号的移位寄存器电路，偶数级的移位寄存器单元(第二、四、六、八、十级移位寄存器单元)组成的移位寄存器电路为第二个包括两个始终信号的移位寄存器电路。对于第一个移位寄存器电路将第一级移位寄存器单元和第三级移位寄存器单元的连接方式设置为如图1中所示的第一级移位寄存器单元和第二级移位寄存器单元的连接方式，将第七级移位寄存器单元和第九级移位寄存器单元的连接方式设置为如图1所示的第N-1级移位寄存器单元和第N级移位寄存器单元的连接方式，即可保证第一个移位寄存器电路正常输出。同理，对于第二个移位寄存器电路将第二级移位寄存器单元和第四级移位寄存器单元的连接方式设置为如图1中所示的第一级移位寄存器单元和第二级移位寄存器单元的连接方式，将第八级移位寄存器单元和第十级移位寄存器单元的连接方式设置为如图1所示的第N-1级移位寄存器单元和第N级移位寄存器单元的连接方式，即可保证第二个移位寄存器电路正常输出。从而保证包括4个时钟信号且包括十级移位寄存器单元的移位寄存器电路正常输出。

本示例实施方式还提供了一种显示装置，包括上述的移位寄存器电路。在本示例实施方式中，所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种移位寄存器电路，包括N个级联的移位寄存器单元，其中，奇数级的所述移位寄存器单元接收第一时钟信号，偶数级的所述移位寄存器单元接收第二时钟信号，N为整数且N≥4，其特征在于，所述移位寄存器电路还包括：

第一开关单元，用于响应栅极驱动信号而导通，将所述栅极驱动信号传输至第二级所述移位寄存器单元的输入端；

第二开关单元，用于响应第一级所述移位寄存器单元的输出信号而导通，将第一级所述移位寄存器单元的输出端与第二级所述移位寄存器单元的输入端连通；

第三开关单元，用于响应第一信号而导通，将第一节点与第二级所述移位寄存器单元的输入端连通；

第四开关单元，用于响应所述栅极驱动信号而导通，将所述第一节点与第一级所述移位寄存器单元的输入端连通；

第五开关单元，用于响应所述栅极驱动信号而导通，将所述栅极驱动信号传输至第N-1级所述移位寄存器单元的复位端；

第六开关单元，用于响应第N级所述移位寄存器单元的输出信号而导通，将第N级所述移位寄存器单元的输出端与第N-1级所述移位寄存器单元的复位端连通；

第七开关单元，用于响应第二信号而导通，将第二节点与第N-1级所述移位寄存器单元的复位端连通；

第八开关单元，用于响应所述栅极驱动信号而导通，将第N级所述移位寄存器单元的复位端与所述第二节点连通。

2.根据权利要求1所述的移位寄存器电路，其特征在于，

所述第一开关单元包括：

第一开关元件，控制端和第一端接收所述栅极驱动信号，第二端连接第二级所述移位寄存器单元的输入端；

所述第二开关单元包括：

第二开关元件，控制端和第二端连接第一级所述移位寄存器单元的输出端，第一端连接第二级所述移位寄存器单元的输入端；

所述第三开关单元包括：

第三开关元件，控制端接收所述第一信号，第一端连接所述第一节点，第二端连接第二级所述移位寄存器单元的输入端；

所述第四开关单元包括：

第四开关元件，控制端接收所述栅极驱动信号，第一端连接第一级所述移位寄存器单元的输入端，第二端连接所述第一节点；

所述第五开关单元包括：

第五开关元件，控制端和第一端接收所述栅极驱动信号，第二端连接第N-1级所述移位寄存器单元的复位端；

所述第六开关单元包括：

第六开关元件，控制端和第二端连接第N级所述移位寄存器单元的输出端，第一端连接第N-1级所述移位寄存器单元的复位端；

所述第七开关单元包括：

第七开关元件，控制端接收所述第二信号，第一端连接所述第二节点，第二端连接第N-1级所述移位寄存器单元的复位端；

所述第八开关单元包括：

第八开关元件，控制端接收所述栅极驱动信号，第一端连接第N级所述移位寄存器单元的复位端，第二端连接所述第二节点。

3.根据权利要求2所述的移位寄存器电路，其特征在于，所述开关元件均为N型晶体管，在对所述移位寄存器电路进行正向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号，在对所述移位寄存器电路进行反向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号。

4.根据权利要求2所述的移位寄存器电路，其特征在于，所述开关元件均为P型晶体管，在对所述移位寄存器电路进行正向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号，在对所述移位寄存器电路进行反向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号。

5.根据权利要求2～4中任一项所述的移位寄存器电路，其特征在于，所述开关元件均为薄膜晶体管。

6.一种移位寄存器电路的驱动方法，用于驱动如权利要求1所述的移位寄存器电路，其特征在于，包括：

在正向扫描时，第一开关单元在栅极驱动信号的作用下导通，将栅极驱动信号传输至第二级移位寄存器单元的输入端，以使所述移位寄存器电路从第二级所述移位寄存器单元开始进行正向扫描，同时，第五开关单元和第八开关单元在所述栅极驱动信号的作用下导通，第七开关单元在第二信号的作用下导通，以将所述栅极驱动信号传输至第N级所述移位寄存器单元和第N-1级所述移位寄存器单元的复位端，在扫描至第N级所述移位寄存器单元时，第六开关单元在第N级所述移位寄存器单元的输出信号的作用下导通，将所述输出信号传输至第N-1级所述移位寄存器单元的复位端；

将所述正向扫描切换为反向扫描时，将第一信号和所述第二信号进行互换，以将各所述移位寄存器单元的复位端与输入端进行互换，将第一时钟信号和第二时钟信号进行切换，所述第五开关单元在所述栅极驱动信号的作用下导通，将栅极驱动信号传输至第N-1级所述移位寄存器单元的输入端，以使所述移位寄存器电路从第N-1级所述移位寄存器单元开始进行反向扫描，同时，所述第一开关单元和第四开关单元在所述栅极驱动信号的作用下导通，第三开关单元在第一信号的作用下导通，将所述栅极驱动信号传输至第一级所述移位寄存器单元和第二级所述移位寄存器单元的复位端，在扫描至第一级所述移位寄存器单元时，通过第一级所述移位寄存器单元的输出信号导通第二开关单元，将所述输出信号传输至第二级所述移位寄存器单元的复位端。

7.根据权利要求6所述的移位寄存器电路的驱动方法，其特征在于，所述第一开关单元至所述第八开关单元分别对应第一开关元件至第八开关元件。

8.根据权利要求7所述的移位寄存器电路的驱动方法，其特征在于，所述开关元件均为N型晶体管，在所述正向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号，在所述反向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号。

9.根据权利要求7所述的移位寄存器电路的驱动方法，其特征在于，所述开关元件均为P型晶体管，在所述正向扫描时，所述第一信号为高电平信号，所述第二信号为低电平信号，在所述反向扫描时，所述第一信号为低电平信号，所述第二信号为高电平信号。

10.一种显示装置，其特征在于，包括权利要求1～5中任一项所述的移位寄存器电路。