CN104425034A - 移位寄存器电路及包含其的栅极驱动电路、显示装置 - Google Patents

Abstract

本发明提供一种移位寄存器电路及包含其的栅极驱动电路、显示装置，其中，该移位寄存器电路包括复数个移位寄存器，该复数个移位寄存器以级联方式电性耦接，用于输出复数个扫描信号；第一开关电路，藉由第一触发信号的控制，以正向传递各级移位寄存器输出的扫描信号；第二开关电路，藉由第二触发信号的控制，以逆向传递各级移位寄存器输出的扫描信号；其中，该第一触发信号和该第二触发信号互为反相。利用本发明可简化移位寄存器电路的电路规模，减少晶体管的使用，并降低了移位寄存器电路工作的能耗，且更可以实现双向扫描切换功能，以满足更多的市场需求。

Description

移位寄存器电路及包含其的栅极驱动电路、显示装置

技术领域

本发明涉及显示技术领域，尤其是一种电路结构简单、能耗低且能够实现双向扫描切换功能的移位寄存器电路及包含其的栅极驱动电路、显示装置。

背景技术

在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视、计算机屏幕、笔记本型计算机、移动电话或个人数字助理等。液晶显示器包括源极驱动器(Source Driver)、栅极驱动器(Gate Driver)及液晶显示面板，其中液晶显示面板中具有像素阵列，而栅极驱动器用以依序开启像素阵列中对应的像素列，以将数据驱动器输出的像素数据输入至像素，进而显示出欲显示的图像。

现今的技术多以移位寄存器(Shift Register)电路来实现出可依序开启像素阵列中对应的像素列的栅极驱动器，同时，现在更多的栅极驱动器都可以实现双向扫描即对应的移位寄存器电路可以完成信号的双向传递。例如，如图1所示的，为现有技术中一种移位寄存器电路的部分电路架构图，具体的，该移位寄存器电路是由多个移位寄存器级联而成，而图1中以第n-1级移位寄存器SR(n-1)与第n级移位寄存器SR(n)的连接电路为例，其中，第一开关电路100与第二开关电路110电性连接于移位寄存器SR(n-1)与移位寄存器SR(n)之间，且第一开关电路100包括有两组晶体管：Ta与Tb、Tc与Td，同样的，第二开关电路110也包括有两组晶体管：Te与Tf、Tg与Th，此外，第一组控制信号A1、A2分别控制晶体管Ta与Td，而第二组控制信号B1、B2则分别控制晶体管Te与Th。

下面进一步参考图2A、2B，分别为图1中移位寄存器电路执行正向扫描及逆向扫描时的信号波形时序图，当第二组控制信号B1、B2均处于逻辑低电压时，只要第一组控制信号A1、A2中任意一个控制成逻辑高电平时，就可以使得移位寄存器SR(n-1)输出的信号输入至移位寄存器SR(n)以驱动其工作，从而实现信号的正向传递；而当第一组控制信号A1、A2均处于逻辑低电压时，则只要第二组控制信号B1、B2中任意一个控制成逻辑高电平时，就可以使得移位寄存器SR(n)输出的信号输入至移位寄存器SR(n-1)以驱动其工作，从而实现信号的逆向传递。如此一来，利用四个控制信号来控制八个晶体管的通断即可实现移位寄存器电路的信号正逆向传递。

更重要的是，由于栅极驱动器对液晶显示器的显示画面质量影响甚巨，所以虽然现有技术中的移位寄存器电路可以实现信号正逆向传递，但其电路规模过大、控制信号过多，其直接会导致栅极驱动器能耗偏高、电路所占基板面积偏大，因此，如何设计出电路简单且又能耗低的移位寄存器电路，以提升栅极驱动器的效能并缩减其所占基板面积乃业界所致力的方向之一。

发明内容

为了能够简化移位寄存器电路的电路结构并且降低移位寄存器电路的能耗，同时又希望该移位寄存器电路能应用于栅极驱动电路中实现双向扫描切换功能，故本发明提供了一种电路结构简单、能耗低且能够实现双向扫描切换功能的移位寄存器电路及包含其的栅极驱动电路、显示装置。

本发明提供了一种移位寄存器电路，该移位寄存器电路包括：

复数个移位寄存器，该复数个移位寄存器以级联方式电性耦接，每一移位寄存器具有信号输入端与信号输出端；

第一开关电路，具有第一输入开关单元以及第一输出开关单元，该第一输入开关单元与该信号输入端电性相接，该第一输出开关单元与该信号输出端电性相接，其中，该第一输入开关单元用以响应上一级移位寄存器输出的上一级扫描信号和第一触发信号，以传递该上一级扫描信号至当级移位寄存器，该第一输出开关单元用以响应该当级移位寄存器输出的该当级扫描信号和该第一触发信号，以传递该当级扫描信号至下一级移位寄存器；

第二开关电路，具有第二输入开关单元以及第二输出开关单元，该第二输入开关单元与该信号输入端电性相接，该第二输出开关单元与该信号输出端电性相接，其中，该第二输入开关单元用以响应该下一级移位寄存器输出的下一级扫描信号和第二触发信号，以传递该下一级扫描信号至该当级移位寄存器，该第二输出开关单元用以响应该当级扫描信号和该第二触发信号，以传递该当级扫描信号至上一级移位寄存器；

其中，该第一触发信号和该第二触发信号互为反相。

作为可选的方案，该第一开关输入单元包括：

第一晶体管，该第一晶体管具有控制端、第一端和第二端，该第一晶体管的控制端电性连接该上一级移位寄存器的信号输出端，该第一晶体管的第一端接收该第一触发信号，以及该第一晶体管的第二端电性连接至第一节点；

第二晶体管，该第二晶体管具有控制端、第一端和第二端，该第一晶体管的控制端电性连接至该第一节点，该第二晶体管的第一端电性连接该上一级移位寄存器的信号输出端，以及该第二晶体管的第二端电性连接该当级移位寄存器的信号输入端；以及

第三晶体管，该第三晶体管具有控制端、第一端和第二端，该第三晶体管的控制端接收第一脉冲信号，该第三晶体管的第一端电性连接至该第一节点，以及该第三晶体管的第二端接收第一电压。

作为可选的方案，该第二输出开关单元包括：

第四晶体管，该第四晶体管具有控制端、第一端和第二端，该第四晶体管的控制端电性连接该当级移位寄存器的信号输出端，该第四晶体管的第一端接收该第二触发信号，以及该第四晶体管的第二端电性连接至第二节点；

第五晶体管，该第五晶体管具有控制端、第一端和第二端，该第五晶体管的控制端电性连接至该第二节点，该第五晶体管的第一端电性连接该上一级移位寄存器的信号输入端，该第五晶体管的第二端电性连接该当级移位寄存器的信号输出端；以及

第六晶体管，该第六晶体管具有控制端、第一端和第二端，该第六晶体管的控制端接收第二脉冲信号，该第六晶体管的第一端电性连接至该第二节点，该第六晶体管的第二端接收该第一电压。

作为可选的方案，该第一脉冲信号与该第二脉冲信号互为反相。

作为可选的方案，在所述的移位寄存器电路中该每一移位寄存器包括：

控制电路，用于响应该上一级扫描信号，以输出当级控制信号；

输出电路，该输出电路与该控制电路电性连接至第三节点，用于响应该当级控制信号，以输出该当级扫描信号；

下拉电路，该下拉电路与该控制电路电性连接至该第三节点且该下拉电路与该输出电路电性连接至该当级移位寄存器的信号输出端，用于响应该第一脉冲信号和该第二脉冲信号，以使得该第三节点的电位与该当级移位寄存器的信号输出端的电位下拉至预设电位；以及

复位电路，该复位电路与该控制电路电性连接至该第三节点且该复位电路与该输出电路电性连接至该当级移位寄存器的信号输出端，用于响应该下一级扫描信号和该第一电压，以复位该第三节点的电位与该当级移位寄存器的信号输出端的电位。

作为可选的方案，该控制电路包括：

第七晶体管，该第七晶体管具有控制端、第一端和第二端，该第七晶体管的控制端与第一端均电性连接至该当级移位寄存器的信号输入端，该第七晶体管的第二端电性连接至该第三节点。

作为可选的方案，该输出电路包括：

第八晶体管，该第八晶体管具有控制端、第一端和第二端，该第八晶体管的控制端电性连接至该第三节点，该第八晶体管的第一端接收该第一脉冲信号或者该第二脉冲信号，以及该第八晶体管的第二端电性连接至该当级移位寄存器的信号输出端。

作为可选的方案，该复位电路包括：

第九晶体管，该第九晶体管具有控制端、第一端和第二端，该第九晶体管的控制端电性连接至第四节点，该第九晶体管的第一端电性连接至该第三节点，以及该第九晶体管的第二端接收该第一电压；

第十晶体管，该第十晶体管具有控制端、第一端和第二端，该第十晶体管的控制端电性连接至该第四节点，该第十晶体管的第一端电性连接至该当级移位寄存器的信号输出端，以及该第十晶体管的第二端接收该第一电压；

其中，该第四节点的电位对应于该下一级扫描信号的电位。

本发明还提供了一种栅极驱动电路，该栅极驱动电路包括：

上述的移位寄存器电路，该复数个移位寄存器用以输出复数个扫描信号；

触发信号源，用以提供该第一触发信号和该第二触发信号；以及

起始触发信号源，该起始触发信号源用以提供一个起始触发信号至该移位寄存器电路中的第一级移位寄存器或者最后一级移位寄存器，以启动该第一级移位寄存器或者该最后一级移位寄存器。

本发明还提供了一种显示装置，该显示装置包括：

基板；

像素阵列，图案化形成在该基板上，该像素阵列包含复数个像素单元；

栅极驱动电路，该栅极驱动电路包含上述的移位寄存器电路，该移位寄存器电路连接于该像素阵列，用以提供扫描信号至该复数个像素单元；

数据驱动电路，连接于该像素阵列，用以提供数据信号至该复数个像素单元。

与现有技术相比，利用本发明可以有效的简化移位寄存器电路的电路规模，减少晶体管的使用，同时更进一步的降低了移位寄存器电路工作的能耗，故将本发明提出的移位寄存器电路应用于栅极驱动电路和显示装置，也可以进一步优化栅极驱动电路和显示装置的电路设计。此外，利用本发明更可以实现双向扫描切换功能，以满足更多的市场需求。

附图说明

图1为现有技术中一种移位寄存器电路的部分电路架构图；

图2A、2B为图1中移位寄存器电路执行正向扫描及逆向扫描时的信号波形时序图；

图3为本发明一实施例中显示装置的部分电路架构图；

图4为本发明一实施例移位寄存器电路中第n级移位寄存器的电路架构图；

图5为图4中该第n级移位寄存器与第n-1级移位寄存器、第n+1级移位寄存器相电性连接时开关模块的电路架构图；

图6A、6B为本发明一实施例中栅极驱动电路执行正向扫描及逆向扫描时的信号波形时序图。

具体实施方式

为使对本发明的目的、构造、特征、及其功能有进一步的了解，兹配合实施例详细说明如下。

请参照图3，为本发明一实施例中显示装置的部分电路架构图。在本实施例中，显示装置1包括：基板10；像素阵列12，图案化形成在基板10上，且像素阵列12包含复数个像素单元（图中未示出）；栅极驱动电路11，其包含由复数个移位寄存器SR(1)～SR(n+m)以级联方式耦接形成的移位寄存器电路14、触发信号源、起始触发信号源和第一电压源，其中，触发信号源用以提供第一触发信号A和第二触发信号B至移位寄存器电路14，起始触发信号源用以提供一个起始触发信号ST至该移位寄存器电路中的第1级移位寄存器SR(1)或者最后一级移位寄存器，以启动第一级移位寄存器SR(1)或者最后一级移位寄存器，第一电压源用以提供第一电压VSS至移位寄存器电路14，而移位寄存器电路14则连接于像素阵列12，用以提供复数个扫描信号G(1)～G(n+m)至像素阵列12中的复数个像素单元，其中，n、m均为自然数，此外，更准确的说，在本实施例中，该复数个移位寄存器SR(1)～SR(n+m)中每两个移位寄存器之间都电性连接开关模块，以实现移位寄存器电路14的正逆向扫描；数据驱动电路13，连接于该像素阵列，用以提供复数个数据信号至复数个像素单元。需要说明的是，像素阵列12和数据驱动电路13的结构常见于现有技术中，故不在此赘述，且关于移位寄存器电路14的电路结构会配合具体实施例详细说明。

如图1所示的，本发明中的移位寄存器电路14包括复数个移位寄存器SR(1)～SR(n+m)，每一个移位寄存器用以产生一个扫描信号，故复数个移位寄存器SR(1)～SR(n+m)即可以对应输出复数个扫描信号G(1)～G(n+m)，且更进一步，如上文所述的，任意两个移位寄存器间电性连接一个开关模块，准确的说，请进一步参照图4，其为本发明一实施例移位寄存器电路中第n级移位寄存器的电路架构图，在本实施例中，各个移位寄存器SR(1)～SR(n+m)的电路架构相同，故在此以第n级移位寄存器SR(n)为例，如图4所示的，该第n级移位寄存器SR(n)具有信号输入端Vin(n)和信号输出端Vout(n)，此外，与该第n级移位寄存器SR(n)电性连接的还包括有：

第一开关电路，具有第一输入开关单元SW1以及第一输出开关单元SW1’，且第一输入开关单元SW1与移位寄存器SR(n)的信号输入端Vin(n)电性相接，第一输出开关单元SW1’则与移位寄存器SR(n)的信号输出端Vout(n)电性相接，简单来说，第一输入开关单元SW用以响应第n-1级移位寄存器SR(n-1)输出的第n-1级扫描信号G(n-1)和第一触发信号A，以传递第n-1级扫描信号G(n-1)至第n级移位寄存器SR(n)，而第一输出开关单元SW1’则用以响应移位寄存器SR(n)输出的第n级扫描信号G(n)和第一触发信号A，以传递第n级扫描信号G(n)至第n+1级移位寄存器SR(n+1)，以作为第n+1级移位寄存器SR(n+1)的启动信号；

第二开关电路，具有第二输入开关单元SW2以及第二输出开关单元SW2’，第二输入开关单元SW与移位寄存器SR(n)的信号输入端Vin(n)电性相接，第二输出开关单元SW2’与移位寄存器SR(n)的信号输出端Vout(n)电性相接，与第一开关电路相反的，第二输入开关单元SW用以响应第n+1级移位寄存器SR(n+1)输出的第n+1级扫描信号G(n+1)和第二触发信号B，以传递第n+1级扫描信号G(n+1)至第n级移位寄存器SR(n)，而第二输出开关单元SW2’则用以响应移位寄存器SR(n)输出的第n级扫描信号G(n)和第二触发信号B，以传递第n级扫描信号G(n)至第n-1级移位寄存器SR(n-1)，以作为该第n-1级移位寄存器SR(n-1)的启动信号。

其中，在本实施例中，第一触发信号A与第二触发信号B的波形可以如图6A、6B所示的，图6A、6B分别为本发明一实施例中栅极驱动电路执行正向扫描及逆向扫描时的信号波形时序图，故第一触发信号A与第二触发信号B均可以为逻辑高电压信号或者逻辑低电压信号，但两者互为反相，即引伸而言，第一开关电路与第二开关电路在一个时间段内只有其中一个电路能正常工作，而另一个电路则无法工作。

一般来说，上文所述的设置于任意两移位寄存器间的开关模块一般包含第一输入开关单元SW1以及第二输出开关单元SW2’，或者第二输入开关单元SW2以及第一输出开关单元SW1’，需要说明的是，图1中为了绘图方便，第一输入开关单元以及第一输出开关单元均以SW1表示，而第二输入开关单元以及第二输出开关单元则均以SW2表示。此外，由上文对第一开关电路与第二开关电路的解释可以看出，当只有第一开关电路工作时，藉由第一输入开关单元SW1以及第一输出开关单元SW1’对扫描信号的传递作用，第n-1级移位寄存器SR(n-1)、第n级移位寄存器SR(n)以及第n+1级移位寄存器SR(n+1)可以实现第n-1级扫描信号G(n-1)、第n级扫描信号G(n)、第n+1级扫描信号G(n+1)正向的逐级输出；同样的，当只有第二开关电路工作时，藉由第二输入开关单元SW2以及第二输出开关单元SW2’对扫描信号的传递作用，第n+1级移位寄存器SR(n+1)、第n级移位寄存器SR(n)以及第n-1级移位寄存器SR(n-1)则可以实现第n+1级扫描信号G(n+1)、第n级扫描信号G(n)、第n-1级扫描信号G(n-1)逆向的逐级输出。

下面就本发明移位寄存器电路14的工作原理作进一步详细的说明，还请再次参照图4，首先来看第n级移位寄存器SR(n)的电路结构，在实施例中，该第n级移位寄存器SR(n)包括：控制电路100、输出电路200、复位电路300和下拉电路400。

基于第一开关电路以及第二开关电路的设置，控制电路100可用于响应第n-1级移位寄存器SR(n-1)输出的第n-1级扫描信号G(n-1)，以输出第n级控制信号Q(n)。具体来说，如图4所示的，在本实施例中，控制电路100包括晶体管T11，其中，晶体管T11具有控制端、第一端和第二端，该晶体管T11的控制端电性连接至移位寄存器SR(n)的信号输入端Vin(n)，以接收第n-1级移位寄存器SR(n-1)输出的第n-1级扫描信号G(n-1)，从而控制晶体管T11导通以完成启动第n级移位寄存器SR(n)的动作；该晶体管T11的第一端同样电性连接移位寄存器SR(n)的信号输入端Vin(n)，以接收第n-1级扫描信号G(n-1)灌入的电压；而该晶体管T11的第二端则电性连接至节点Q，以输出第n级控制信号Q(n)，故第n级控制信号Q(n)对应于该节点Q的电位。

输出电路200与控制电路100均电性连接至节点Q，用于响应第n级控制信号Q(n)，以输出第n级扫描信号G(n)。具体来说，输出电路200包括晶体管T21，其中，晶体管T21同样具有控制端、第一端和第二端，且该晶体管T21的控制端电性连接至节点Q，以接受控制电路100输出的第n级扫描信号G(n)，进而响应该第n级控制信号Q(n)以通断第三晶体管T21；该晶体管T21的第一端接收第一脉冲信号CK或者第二脉冲信号XCK，需要说明的是，在本实施例中，该晶体管T21的第一端接收第一脉冲信号CK，但不以此为限，本实施例中的第一脉冲信号CK和第二脉冲信号XCK，均为周期性的时钟信号，且两者互为反相，如图6A或者6B所示，应实际需求而定，只需根据第n级扫描信号G(n)的需求（对应输出时间点需要逻辑高电压或者逻辑低电压），进而选择第一脉冲信号CK或者第二脉冲信号XCK以符合在对应输出时间点的该需求即可；而晶体管T21的第二端则电性连接至移位寄存器SR(n)的信号输出端Vout(n)，以输出第n级扫描信号G(n)。

复位电路300与控制电路100电性连接至节点Q，且与输出电路200电性连接至移位寄存器SR(n)的信号输出端Vout(n)，用于响应第n+1级移位寄存器SR(n+1)输出的第n+1级扫描信号G(n+1)和第一电压VSS，以复位节点Q的电位与移位寄存器SR(n)的信号输出端Vout(n)的电位，在本实施例中，第一电压VSS可以是接地电压。具体的，复位电路300包括晶体管T31和晶体管T32，其中，晶体管T31和晶体管T32均具有控制端、第一端和第二端，且晶体管T31和晶体管T32的控制端均电性连接至节点P，以响应第n+1级扫描信号G(n+1)，进而通断晶体管T31和晶体管T32；而晶体管T31和晶体管T32的第二端则均接收第一电压VSS；不同的是，晶体管T31的第一端电性连接至节点Q，而晶体管T32得第一端则电性连接至移位寄存器SR(n)的信号输出端Vout(n)。故藉由晶体管T31和晶体管T32的导通，节点Q的电位与移位寄存器SR(n)的信号输出端Vout(n)的电位就可以被下拉至一低电位，但由于复位电路300工作时长受限于第n+1级扫描信号G(n+1)，所以复位电路300对节点Q与移位寄存器SR(n)的信号输出端Vout(n)的电位的下拉动作并不能一步到位，故还需要下拉电路400来对这两个电位作进一步的下拉，以使得这两个电位被下拉至预设电位，在本实施例中，该预设电位指的是第一电压VSS对应的电位。

与复位电路300相同的是，下拉电路400也与控制电路100电性连接至节点Q，且与输出电路100电性连接至移位寄存器SR(n)的信号输出端Vout(n)，用于响应第一脉冲信号CK和第二脉冲信号XCK，以使得节点Q的电位与移位寄存器SR(n)的信号输出端Vout(n)的电位下拉至预设电位。需要说明的是，由于下拉电路300不受第n+1级扫描信号G(n+1)的控制，所以其可以在复位电路300结束下拉动作后进一步的去执行还没有完成的下拉动作。此外，因为下拉电路300的内部结构常见于现有技术中，其可以由晶体管电路组成或者其他选择性导通元件组成均可，故不在此赘述。

接着，请结合图4来参照图5，图5为图4中该第n级移位寄存器与第n-1级移位寄存器、第n+1级移位寄存器相电性连接时开关模块的电路架构图。图5为了凸显开关模块的特征，故把移位寄存器均以方框表示，如图5所示，第一开关电路包括第一输入开关单元SW1以及第一输出开关单元SW1’，第一输入开关单元SW1包括晶体管T1a、晶体管T2a和晶体管T3a，其中：

晶体管T1a具有控制端、第一端和第二端，晶体管T1a的控制端电性连接第n-1级移位寄存器SR(n-1)的信号输出端Vout(n-1)，用以响应第n-1级移位寄存器SR(n-1)输出的第n-1级扫描信号G(n-1)，进而启动第一输入开关SW1；晶体管T1a的第一端接收第一触发信号A；而晶体管T1a的第二端则电性连接至节点A1，所以当晶体管T1a导通时，第一触发信号A即可以灌入该节点A1；

晶体管T2a具有控制端、第一端和第二端，晶体管T2a的控制端电性连接至节点A1，用于响应该节点A1的电位变化，当第一触发信号A灌入该节点A1时，晶体管T2a的控制端就会控制晶体管T2a导通；晶体管T2a的第一端电性连接第n-1级移位寄存器SR(n-1)的信号输出端Vout(n-1)；而晶体管T2a的第二端电性连接第n级移位寄存器SR(n)的信号输入端Vin(n)，所以当晶体管T2a导通时，第n-1级扫描信号G(n-1)就可以灌入至第n级移位寄存器SR(n)的信号输入端Vin(n)，进而启动该第n级移位寄存器SR(n)；

晶体管T3a具有控制端、第一端和第二端，晶体管T3a的控制端接收第一脉冲信号CK，用于响应该第一脉冲信号CK，以控制晶体管T3a的通断；晶体管T3a的第一端电性连接至节点A1；而晶体管T3a的第二端接收第一电压VSS，因此，当晶体管T3a导通时，第一电压VSS即可以灌入节点A1，进而拉低节点A1的电位。

另一方面，第一输出开关单元SW1’包括晶体管T1b、晶体管T2b和晶体管T3b，其中：

晶体管T1b具有控制端、第一端和第二端，晶体管T1b的控制端电性连接第n级移位寄存器SR(n)的信号输出端Vout(n)，用以响应第n级移位寄存器SR(n)输出的第n级扫描信号G(n)，进而启动第一输出开关SW1’；晶体管T1b的第一端接收第一触发信号A；而晶体管T1b的第二端则电性连接至节点B1，所以当晶体管T1b导通时，第一触发信号A即可以灌入该节点B1；

晶体管T2b具有控制端、第一端和第二端，晶体管T2b的控制端电性连接至节点B1，用于响应该节点B1的电位变化，当第一触发信号B灌入该节点B1时，晶体管T2b的控制端就会控制晶体管T2b导通；晶体管T2b的第一端电性连接第n级移位寄存器SR(n)的信号输出端Vout(n)；而晶体管T2b的第二端电性连接第n+1级移位寄存器SR(n+1)的信号输入端Vin(n+1)，所以当晶体管T2b导通时，第n级扫描信号G(n)就可以灌入至第n+1级移位寄存器SR(n+1)的信号输入端Vin(n+1)，进而启动该第n+1级移位寄存器SR(n+1)；

晶体管T3b具有控制端、第一端和第二端，晶体管T3b的控制端接收第二脉冲信号XCK，用于响应该第二脉冲信号XCK，以控制晶体管T3b的通断；晶体管T3b的第一端电性连接至节点B1；而晶体管T3b的第二端接收第一电压VSS，因此，当晶体管T3b导通时，第一电压VSS即可以灌入节点B1，进而拉低节点B1的电位。

故综上说明，第一输入开关单元SW1以及第一输出开关单元SW1’的电路架构相同，不同在于对应晶体管电性连接的信号源不同，同样的，本实施例中，第二输入开关单元SW2以及第二输出开关单元SW2’的电路架构与第一输入开关单元SW1以及第一输出开关单元SW1’的电路架构也相同，均是由三个晶体管组成，即第二输入开关单元SW2包括晶体管T4a、晶体管T5a和晶体管T6a，其中：

晶体管T4a具有控制端、第一端和第二端，晶体管T4a的控制端电性连接第n+1级移位寄存器SR(n+1)的信号输出端Vout(n+1)，用以响应第n+1级移位寄存器SR(n+1)输出的第n+1级扫描信号G(n+1)，进而启动第二输入开关SW2；晶体管T4a的第一端接收第二触发信号B；而晶体管T4a的第二端则电性连接至节点A2，所以当晶体管T4a导通时，第二触发信号B即可以灌入该节点A2；

晶体管T5a具有控制端、第一端和第二端，晶体管T5a的控制端电性连接至节点A2，用于响应该节点A2的电位变化，当第二触发信号B灌入该节点A2时，晶体管T5a的控制端就会控制晶体管T5a导通；晶体管T5a的第一端电性连接第n级移位寄存器SR(n)的信号输入端Vin(n)；而晶体管T5a的第二端电性连接第n+1级移位寄存器SR(n+1)的信号输出端Vout(n+1)，所以当晶体管T5a导通时，第n+1级扫描信号G(n+1)就可以灌入至第n级移位寄存器SR(n)的信号输入端Vin(n)，进而启动该第n级移位寄存器SR(n)；

晶体管T6a具有控制端、第一端和第二端，晶体管T6a的控制端接收第二脉冲信号CK，用于响应该第二脉冲信号CK，以控制晶体管T6a的通断；晶体管T6a的第一端电性连接至节点A2；而晶体管T6a的第二端接收第一电压VSS，因此，当晶体管T6a导通时，第一电压VSS即可以灌入节点A2，进而拉低节点A2的电位。

而第二输出开关单元SW2’则包括晶体管T4b、晶体管T5b和晶体管T6b，其中：

晶体管T4b具有控制端、第一端和第二端，晶体管T4b的控制端电性连接第n级移位寄存器SR(n)的信号输出端Vout(n)，用以响应第n级移位寄存器SR(n)输出的第n级扫描信号G(n)，进而启动第二输出开关SW2’；晶体管T4b的第一端接收第二触发信号B；而晶体管T4b的第二端则电性连接至节点B2，所以当晶体管T4b导通时，第二触发信号B即可以灌入该节点B2；

晶体管T5b具有控制端、第一端和第二端，晶体管T5b的控制端电性连接至节点B2，用于响应该节点B2的电位变化，当第二触发信号B灌入该节点B2时，晶体管T5b的控制端就会控制晶体管T5b导通；晶体管T5b的第一端电性连接第n-1级移位寄存器SR(n-1)的信号输入端Vin(n-1)；而晶体管T5b的第二端电性连接第n级移位寄存器SR(n)的信号输出端Vout(n)，所以当晶体管T5b导通时，第n级扫描信号G(n)就可以灌入至第n-1级移位寄存器SR(n-1)的信号输入端Vin(n-1)，进而启动该第n-1级移位寄存器SR(n-1)；

晶体管T6b具有控制端、第一端和第二端，晶体管T6b的控制端接收第二脉冲信号XCK，用于响应该第二脉冲信号XCK，以控制晶体管T6b的通断；晶体管T6b的第一端电性连接至节点B2；而晶体管T6b的第二端接收第一电压VSS，因此，当晶体管T6b导通时，第一电压VSS即可以灌入节点B2，进而拉低节点B2的电位。

下面请一并结合图5、图6A及图6B，来说明本发明的栅极驱动电路11执行正向扫描及逆向扫描的原理。如图6A所示，当第一触发信号A处于逻辑高电压且第二触发信号B处于逻辑低电压时，栅极驱动电路11执行正向扫描即移位寄存器电路14执行信号正向传递，精确的说，在T0至T1时段间，第n-1级移位寄存器SR(n-1)输出第n-1级扫描信号G(n-1)至第一输入开关单元SW1，且第n-1级扫描信号G(n-1)处于逻辑高电压，故晶体管T1a导通，第一触发信号A对应的逻辑高电压即可灌入节点A1，使得晶体管T2a导通，故第n-1级扫描信号G(n-1)即可以输入至第n级移位寄存器SR(n)的信号输入端Vin(n)，进而启动该第n级移位寄存器SR(n)。

而当第n级移位寄存器SR(n)输出第n级扫描信号G(n)时，即在T1至T2时段间，第n级扫描信号G(n)可以使得第n-1级移位寄存器SR(n-1)的复位电路工作以截止第n-1级扫描信号G(n-1)的输出。同时，在这一时段，第一脉冲信号CK处于逻辑高电压，故晶体管T3a导通，第一电压VSS灌入节点A1，进而拉低节点A1的电位，使得晶体管T2a截止，这样一来，第n-1级扫描信号G(n-1)就被限制输入至第n级移位寄存器SR(n)的信号输入端Vin(n)，以不影响后续第n级移位寄存器SR(n)停止输出第n级扫描信号G(n)的动作。

同样的，在T1至T2时段间，第n级扫描信号G(n)输出的同时还会输入至第一输出开关单元SW1’，且第n级扫描信号G(n)处于逻辑高电压，所以晶体管T1b会被导通，第一触发信号A对应的逻辑高电压即可灌入节点B1，使得晶体管T2b导通，进而使得第n级扫描信号G(n)输入至第n+1级移位寄存器SR(n+1)的信号输入端Vin(n+1)，进而启动该第n+1级移位寄存器SR(n+1)。

接着，在T2至T3时段间，第n+1级扫描信号G(n+1)的输出可以使得第n级移位寄存器SR(n)的复位电路工作以截止第n级扫描信号G(n)的输出。此外，在这一时段，第而脉冲信号XCK处于逻辑高电压，故晶体管T3b导通，第一电压VSS灌入节点B1，进而拉低节点B1的电位，使得晶体管T2b截止，如此一来，第n级扫描信号G(n)就被限制输入至第n+1级移位寄存器SR(n+1)的信号输入端Vin(n+1)，以不影响后续第n+1级移位寄存器SR(n+1)停止输出第n+1级扫描信号G(n+1)的动作。

因此，如上述说明，在第一触发信号A的控制下，藉由第一开关电路中第一输入开关单元SW1和第一输出开关单元SW1’对信号传递的作用，移位寄存器电路14中复数个移位寄存器即可以完成各个移位寄存器对应扫描信号的逐级正向输出，所以，换言之，包含移位寄存器电路14的栅极驱动电路11即可以对像素阵列12执行正向扫描动作。

相反的，如图6B所示，当第一触发信号A处于逻辑低电压而第二触发信号B处于逻辑高电压时，栅极驱动电路11执行逆向扫描即移位寄存器电路14执行信号逆向传递，更进一步的，在T0’至T1’时段间，第n+1级移位寄存器SR(n+1)输出第n-1级扫描信号G(n-1)至第二输入开关单元SW2，且第n+1级扫描信号G(n+1)处于逻辑高电压，故晶体管T4a导通，第二触发信号B对应的逻辑高电压即可灌入节点A2，使得晶体管T5a导通，第n+1级扫描信号G(n+1)即可以输入至第n级移位寄存器SR(n)的信号输入端Vin(n)，进而启动该第n级移位寄存器SR(n)。

而当第n级移位寄存器SR(n)输出第n级扫描信号G(n)时，即在T1’至T2’时段间，第n级扫描信号G(n)可以使得第n+1级移位寄存器SR(n+1)的复位电路工作以截止第n+1级扫描信号G(n+1)的输出。同时，在这一时段，第一脉冲信号CK处于逻辑高电压，故晶体管T6a导通，第一电压VSS灌入节点A2，进而拉低节点A2的电位，使得晶体管T5a截止，这样一来，第n+1级扫描信号G(n+1)就被限制输入至第n级移位寄存器SR(n)的信号输入端Vin(n)，以不影响后续第n级移位寄存器SR(n)停止输出第n级扫描信号G(n)的动作。

同样的，在T1’至T2’时段间，第n级扫描信号G(n)输出的同时还会输入至第二输出开关单元SW2’，且第n级扫描信号G(n)处于逻辑高电压，所以晶体管T4b会被导通，第一触发信号B对应的逻辑高电压即可灌入节点B2，使得晶体管T5b导通，进而使得第n级扫描信号G(n)输入至第n-1级移位寄存器SR(n-1)的信号输入端Vin(n-1)，进而启动该第n-1级移位寄存器SR(n-1)。

接着，在T2’至T3’时段间，第n-1级扫描信号G(n-1)的输出可以使得第n级移位寄存器SR(n)的复位电路工作以截止第n级扫描信号G(n)的输出。此外，在这一时段，第而脉冲信号XCK处于逻辑高电压，故晶体管T6b导通，第一电压VSS灌入节点B2，进而拉低节点B2的电位，使得晶体管T5b截止，如此一来，第n级扫描信号G(n)就被限制输入至第n-1级移位寄存器SR(n-1)的信号输入端Vin(n-1)，以不影响后续第n-1级移位寄存器SR(n-1)停止输出第n-1级扫描信号G(n-1)的动作。

因此，与正向扫描相似的，移位寄存器电路14在第二触发信号B的控制下，藉由第二开关电路中第二输入开关单元SW2和第二输出开关单元SW2’对信号传递的作用，复数个移位寄存器即可以完成各个移位寄存器对应扫描信号的逐级逆向输出，所以，换言之，包含移位寄存器电路14的栅极驱动电路11即可以对像素阵列12执行逆向扫描动作。

更值得一提的是，请再次参照图5，在本发明的移位寄存器电路中开关模块一般包含第一输入开关单元SW1以及第二输出开关单元SW2’，或者第二输入开关单元SW2以及第一输出开关单元SW1’，故实质上，为了实现栅极驱动电路的正向逆向扫描切换，开关模块一共只需设置有六个晶体管（例如是晶体管T1a、晶体管T2a、晶体管T3a、晶体管T4b、晶体管T5b以及晶体管T6b），并利用两个触发信号（第一触发信号A及第二触发信号B），即可以达到效果。相比于现有技术中的开关电路，整体的电路规模得到了简化，另一方面，藉由电路元件的减少（主要是晶体管的减少），即可以有效的降低移位寄存器电路工作的能耗，从而进一步达到低能耗的要求。

综上所述，利用本发明可以有效的简化移位寄存器电路的电路规模，减少晶体管的使用，同时更进一步的降低了移位寄存器电路工作的能耗，故将本发明提出的移位寄存器电路应用于栅极驱动电路和显示装置，也可以进一步优化栅极驱动电路和显示装置的电路设计。此外，利用本发明更可以实现双向扫描切换功能，以满足更多的市场需求。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已揭露的实施例并未限制本发明的范围。相反地，在不脱离本发明的精神和范围内所作的更动与润饰，均属本发明的专利保护范围。

Claims (10)

1.一种移位寄存器电路，其特征在于该移位寄存器电路包括：

复数个移位寄存器，该复数个移位寄存器以级联方式电性耦接，每一移位寄存器具有信号输入端与信号输出端；

第一开关电路，具有第一输入开关单元以及第一输出开关单元，该第一输入开关单元与该信号输入端电性相接，该第一输出开关单元与该信号输出端电性相接，其中，该第一输入开关单元用以响应上一级移位寄存器输出的上一级扫描信号和第一触发信号，以传递该上一级扫描信号至当级移位寄存器，该第一输出开关单元用以响应该当级移位寄存器输出的该当级扫描信号和该第一触发信号，以传递该当级扫描信号至下一级移位寄存器；

第二开关电路，具有第二输入开关单元以及第二输出开关单元，该第二输入开关单元与该信号输入端电性相接，该第二输出开关单元与该信号输出端电性相接，其中，该第二输入开关单元用以响应该下一级移位寄存器输出的下一级扫描信号和第二触发信号，以传递该下一级扫描信号至该当级移位寄存器，该第二输出开关单元用以响应该当级扫描信号和该第二触发信号，以传递该当级扫描信号至上一级移位寄存器；

其中，该第一触发信号和该第二触发信号互为反相。

2.如权利要求1所述的移位寄存器电路，其特征在于该第一开关输入单元包括：

第一晶体管，该第一晶体管具有控制端、第一端和第二端，该第一晶体管的控制端电性连接该上一级移位寄存器的信号输出端，该第一晶体管的第一端接收该第一触发信号，以及该第一晶体管的第二端电性连接至第一节点；

第二晶体管，该第二晶体管具有控制端、第一端和第二端，该第一晶体管的控制端电性连接至该第一节点，该第二晶体管的第一端电性连接该上一级移位寄存器的信号输出端，以及该第二晶体管的第二端电性连接该当级移位寄存器的信号输入端；以及

第三晶体管，该第三晶体管具有控制端、第一端和第二端，该第三晶体管的控制端接收第一脉冲信号，该第三晶体管的第一端电性连接至该第一节点，以及该第三晶体管的第二端接收第一电压。

3.如权利要求2所述的移位寄存器电路，其特征在于该第二输出开关单元包括：

第四晶体管，该第四晶体管具有控制端、第一端和第二端，该第四晶体管的控制端电性连接该当级移位寄存器的信号输出端，该第四晶体管的第一端接收该第二触发信号，以及该第四晶体管的第二端电性连接至第二节点；

第五晶体管，该第五晶体管具有控制端、第一端和第二端，该第五晶体管的控制端电性连接至该第二节点，该第五晶体管的第一端电性连接该上一级移位寄存器的信号输入端，该第五晶体管的第二端电性连接该当级移位寄存器的信号输出端；以及

第六晶体管，该第六晶体管具有控制端、第一端和第二端，该第六晶体管的控制端接收第二脉冲信号，该第六晶体管的第一端电性连接至该第二节点，该第六晶体管的第二端接收该第一电压。

4.如权利要求3所述的移位寄存器电路，其特征在于该第一脉冲信号与该第二脉冲信号互为反相。

5.如权利要求4所述的移位寄存器电路，其特征在于该每一移位寄存器包括：

控制电路，用于响应该上一级扫描信号，以输出当级控制信号；

输出电路，该输出电路与该控制电路电性连接至第三节点，用于响应该当级控制信号，以输出该当级扫描信号；

下拉电路，该下拉电路与该控制电路电性连接至该第三节点且该下拉电路与该输出电路电性连接至该当级移位寄存器的信号输出端，用于响应该第一脉冲信号和该第二脉冲信号，以使得该第三节点的电位与该当级移位寄存器的信号输出端的电位下拉至预设电位；以及

复位电路，该复位电路与该控制电路电性连接至该第三节点且该复位电路与该输出电路电性连接至该当级移位寄存器的信号输出端，用于响应该下一级扫描信号和该第一电压，以复位该第三节点的电位与该当级移位寄存器的信号输出端的电位。

6.如权利要求5所述的移位寄存器电路，其特征在于该控制电路包括：

第七晶体管，该第七晶体管具有控制端、第一端和第二端，该第七晶体管的控制端与第一端均电性连接至该当级移位寄存器的信号输入端，该第七晶体管的第二端电性连接至该第三节点。

7.如权利要求5所述的移位寄存器电路，其特征在于该输出电路包括：

第八晶体管，该第八晶体管具有控制端、第一端和第二端，该第八晶体管的控制端电性连接至该第三节点，该第八晶体管的第一端接收该第一脉冲信号或者该第二脉冲信号，以及该第八晶体管的第二端电性连接至该当级移位寄存器的信号输出端。

8.如权利要求5所述的移位寄存器电路，其特征在于该复位电路包括：

第九晶体管，该第九晶体管具有控制端、第一端和第二端，该第九晶体管的控制端电性连接至第四节点，该第九晶体管的第一端电性连接至该第三节点，以及该第九晶体管的第二端接收该第一电压；

第十晶体管，该第十晶体管具有控制端、第一端和第二端，该第十晶体管的控制端电性连接至该第四节点，该第十晶体管的第一端电性连接至该当级移位寄存器的信号输出端，以及该第十晶体管的第二端接收该第一电压；

其中，该第四节点的电位对应于该下一级扫描信号的电位。

9.一种栅极驱动电路，其特征在于该栅极驱动电路包括：

如权利要求1至8中任意一项所述的移位寄存器电路，该复数个移位寄存器用以输出复数个扫描信号；

触发信号源，用以提供该第一触发信号和该第二触发信号；以及

起始触发信号源，该起始触发信号源用以提供一个起始触发信号至该移位寄存器电路中的第一级移位寄存器或者最后一级移位寄存器，以启动该第一级移位寄存器或者该最后一级移位寄存器。

10.一种显示装置，其特征在于该显示装置包括：

基板；

像素阵列，图案化形成在该基板上，该像素阵列包含复数个像素单元；

栅极驱动电路，该栅极驱动电路包含如权利要求1至8中任意一项所述的移位寄存器电路，该移位寄存器电路连接于该像素阵列，用以提供扫描信号至该复数个像素单元；

数据驱动电路，连接于该像素阵列，用以提供数据信号至该复数个像素单元。