JP2019529993A - 平面表示装置及びその走査駆動回路 - Google Patents

平面表示装置及びその走査駆動回路 Download PDF

Info

Publication number
JP2019529993A
JP2019529993A JP2019513963A JP2019513963A JP2019529993A JP 2019529993 A JP2019529993 A JP 2019529993A JP 2019513963 A JP2019513963 A JP 2019513963A JP 2019513963 A JP2019513963 A JP 2019513963A JP 2019529993 A JP2019529993 A JP 2019529993A
Authority
JP
Japan
Prior art keywords
control switch
control
scanning
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019513963A
Other languages
English (en)
Inventor
▲まん▼ 趙
▲まん▼ 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of JP2019529993A publication Critical patent/JP2019529993A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/023—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform by repetitive charge or discharge of a capacitor, analogue generators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit

Abstract

本発明は、平面表示装置及びその走査駆動回路を提供する。走査駆動回路は、カスケード接続された複数の走査駆動ユニットを含み、各走査駆動ユニットは、正逆方向走査回路、出力回路、プルダウン回路及びプルダウン制御回路を含み、正逆方向走査回路は、走査駆動ユニットの正方向走査又は逆方向走査の制御に用いられ、出力回路は、第１走査信号、第２走査信号及び第３走査信号を出力する。そして、第１走査信号、第２走査信号及び第３走査信号を正逆方向走査回路、プルダウン回路及びプルダウン制御回路で出力することにより、走査駆動回路の薄膜トランジスタの数が減少され、スペースが節約され、狭額縁化の設計に寄与することができる。【選択図】 図２

Description

本発明は、表示技術分野に関し、特に平面表示装置及びその走査駆動回路に関する。
既存の平面表示装置には、走査駆動回路が用いられている。つまり、既存の薄膜トランジスタ平面ディスプレイアレイ処理により走査駆動回路をアレイ基板に作製することにより、プログレッシブ走査の駆動方式が図られる。
既存の平面表示装置では、それぞれの走査駆動ユニットは、１本の走査線のみを駆動しているが、それぞれの走査駆動ユニットのいずれも、完全な回路により駆動信号の発生を実現している。通常、平面表示装置に複数の走査線が設けられるため、複数の走査駆動ユニットを設ける必要がある。これにより、共用が図られず、回路設計が複雑となり、スペースが取られてしまい、平面表示装置の狭額縁化の設計に寄与することは困難である。
本発明は、上記問題に鑑みてなされたものであり、平面表示装置及び走査駆動回路を提供することを目的とする。
上記の技術的問題を解決するために、本発明のある一態様によれば、
走査駆動回路であって、
カスケード接続された複数の走査駆動ユニットを含み、
各前記走査駆動ユニットは、
第１走査制御信号、第２走査制御信号、駆動信号及び次のレベルの走査信号を受信し、前記走査駆動ユニットの正方向走査又は逆方向走査の制御に用いられる正逆方向制御信号を出力する正逆方向走査回路と、
前記正逆方向走査回路に接続され、第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号及び前記正逆方向走査回路からの前記正逆方向制御信号を受信し、第１走査信号、第２走査信号及び第３走査信号を出力する出力回路と、
前記出力回路に接続され、第１ノードをプルアップ充電又はプルダウン放電するプルダウン回路と、
前記プルダウン回路に接続され、前記第１クロック信号及び第１基準電圧を受信し、前記第１走査信号、前記第２走査信号及び前記第３走査信号がプルダウン制御されるように前記第１ノードを制御するプルダウン制御回路と、
を含む、走査駆動回路が提供される。
本態様では、前記出力回路は、第１出力回路、第２出力回路及び第３出力回路を含み、前記第１出力回路は、前記正逆方向制御信号、前記第１クロック信号及び前記第２クロック信号に基づいて前記第１走査信号を出力し、前記第２出力回路は、前記第２クロック信号、前記第３クロック信号及び前記第１走査信号に基づいて前記第２走査信号を出力し、前記第３出力回路は、前記第３クロック信号、前記第４のクロック信号及び前記第２走査信号に基づいて前記第３走査信号を出力する。
本態様では、前記正逆方向走査回路は、第１制御スイッチ及び第２制御スイッチを含み、前記第１制御スイッチは、その制御端が前記第１走査制御信号を受信し、その第１端が前記駆動信号を受信し、前記第１制御スイッチの第２端及び前記第２制御スイッチの第２端は、前記出力回路に接続され、前記第２制御スイッチは、その制御端が前記第２走査制御信号を受信し、その第１端が前記次のレベルの走査信号を受信する。
本態様では、前記第１出力回路は、第３制御スイッチ、第４制御スイッチ、第５制御スイッチ及び第１コンデンサを含み、前記第３制御スイッチは、その制御端が前記第１クロック信号を受信し、その第１端が前記第２制御スイッチの第２端及び前記第１制御スイッチの第２端に接続され、その第２端が前記第４制御スイッチの第１端に接続され、前記第４制御スイッチは、その制御端が前記第１基準電圧を受信し、前記第４制御スイッチの第２端が前記第１コンデンサの第１端及び前記第５制御スイッチの制御端に接続され、前記第５制御スイッチは、その第１端が前記第２クロック信号を受信し、その第２端は前記第１コンデンサの第２端に接続され、前記第１走査信号を出力し、前記第２出力回路は、第６制御スイッチ、第７制御スイッチ、第８制御スイッチ及び第２コンデンサを含み、前記第６制御スイッチは、その第１端が前記第１コンデンサの第２端及び前記第５制御スイッチの第２端に接続され、その制御端が前記第２クロック信号を受信し、その第２端が前記第７制御スイッチの第１端に接続され、前記第７制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第２コンデンサの第１端及び前記第８制御スイッチの制御端に接続され、前記第８制御スイッチは、その第１端が前記第３クロック信号を受信し、その第２端が前記第２コンデンサの第２端に接続され、前記第２走査信号を出力し、前記第３出力回路は、第９制御スイッチ、第１０制御スイッチ、第１１制御スイッチ及び第３コンデンサを含み、前記第９制御スイッチは、その第１端が前記第２コンデンサの第２端に接続され、その制御端が前記第３クロック信号を受信し、その第２端が前記第１０制御スイッチの第１端に接続され、前記第１０制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第３コンデンサの第１端及び前記第１１制御スイッチの制御端に接続され、前記第１１制御スイッチは、その第１端が前記第４クロック信号を受信し、その第２端が前記第３コンデンサの第２端に接続され、前記第３走査信号を出力する。
本態様では、前記プルダウン回路は、第１２制御スイッチ、第１３制御スイッチ、第１４制御スイッチ、第１５制御スイッチ、第１６制御スイッチ、第１７制御スイッチ及び第４コンデンサを含み、前記第１２制御スイッチの制御端、前記第１３制御スイッチの制御端、前記第１４制御スイッチの制御端、前記第１５制御スイッチの制御端、前記第１６制御スイッチの制御端、前記第１７制御スイッチの制御端、及び前記第４コンデンサの第１端は、前記プルダウン制御回路に接続され、前記第１２制御スイッチの第２端、前記第１３制御スイッチの第２端、前記第１４制御スイッチの第２端、前記第１５制御スイッチの第２端、前記第１６制御スイッチの第２端、前記第１７制御スイッチの第２端、及び前記第４コンデンサの第２端は、第２基準電圧を受信し、前記第１２制御スイッチの第１端は、前記第３制御スイッチの第２端に接続され、前記第１３制御スイッチの第１端は、前記第１コンデンサの第２端に接続され、前記第１４制御スイッチの第１端は、前記第６制御スイッチの第２端に接続され、前記第１５制御スイッチの第１端は、前記第２コンデンサの第２端に接続され、前記第１６制御スイッチの第１端は、前記第９制御スイッチの第２端に接続され、前記第１７制御スイッチの第１端は、前記第３コンデンサの第２端に接続される。
本態様では、前記プルダウン制御回路は、第１８制御スイッチ、第１９制御スイッチ、第２０制御スイッチ及び第５のコンデンサを含み、前記第１８制御スイッチの制御端及び前記第１９制御スイッチの制御端は前記第３制御スイッチの第２端に接続され、前記第１８制御スイッチの第２端及び前記第１９制御スイッチの第２端は前記第２基準電圧を受信し、前記第１８制御スイッチの第１端は前記第５のコンデンサの第２端及び前記第２０制御スイッチの制御端に接続され、前記第５のコンデンサの第１端は前記第１クロック信号を受信し、前記第２０制御スイッチの第１端は前記第１基準電圧を受信し、前記第２０制御スイッチの第２端及び前記第１９制御スイッチの第１端は前記第１２制御スイッチの制御端に接続される。
本態様では、前記第１基準電圧は、ハイレベルであり、前記第２基準電圧は、ローレベルである。
本態様では、前記第１から第２０制御スイッチは、Ｎ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｎ型薄膜トランジスタのゲート、ソース及びドレインに対応する。
本態様では、前記第１から第２０制御スイッチは、Ｐ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｐ型薄膜トランジスタのゲート、ソース及びドレインに対応する。
上記の技術的問題を解決するために、本発明のある他の態様によれば、
平面表示装置であって、
カスケード接続された複数の走査駆動ユニットを有する走査駆動回路を含み、
各前記走査駆動ユニットは、
第１走査制御信号、第２走査制御信号、駆動信号及び次のレベルの走査信号を受信し、前記走査駆動ユニットの正方向走査又は逆方向走査の制御に用いられる正逆方向制御信号を出力する正逆方向走査回路と、
前記正逆方向走査回路に接続され、第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号及び前記正逆方向走査回路からの前記正逆方向制御信号を受信し、第１走査信号、第２走査信号及び第３走査信号を出力する出力回路と、
前記出力回路に接続され、第１ノードをプルアップ充電又はプルダウン放電するプルダウン回路と、
前記プルダウン回路に接続され、前記第１クロック信号及び第１基準電圧を受信し、前記第１走査信号、前記第２走査信号及び前記第３走査信号がプルダウン制御されるように前記第１ノードを制御するプルダウン制御回路と、
を含む、平面表示装置が提供される。
本態様では、前記出力回路は、第１出力回路、第２出力回路及び第３出力回路を含み、前記第１出力回路は、前記正逆方向制御信号、前記第１クロック信号及び前記第２クロック信号に基づいて前記第１走査信号を出力し、前記第２出力回路は、前記第２クロック信号、前記第３クロック信号及び前記第１走査信号に基づいて前記第２走査信号を出力し、前記第３出力回路は、前記第３クロック信号、前記第４のクロック信号及び前記第２走査信号に基づいて前記第３走査信号を出力する。
本態様では、前記正逆方向走査回路は、第１制御スイッチ及び第２制御スイッチを含み、前記第１制御スイッチは、その制御端が前記第１走査制御信号を受信し、その第１端が前記駆動信号を受信し、前記第１制御スイッチの第２端及び前記第２制御スイッチの第２端は、前記出力回路に接続され、前記第２制御スイッチは、その制御端が前記第２走査制御信号を受信し、その第１端が前記次のレベルの走査信号を受信する。
本態様では、前記第１出力回路は、第３制御スイッチ、第４制御スイッチ、第５制御スイッチ及び第１コンデンサを含み、前記第３制御スイッチは、その制御端が前記第１クロック信号を受信し、その第１端が前記第２制御スイッチの第２端及び前記第１制御スイッチの第２端に接続され、その第２端が前記第４制御スイッチの第１端に接続され、前記第４制御スイッチは、その制御端が前記第１基準電圧を受信し、前記第４制御スイッチの第２端が前記第１コンデンサの第１端及び前記第５制御スイッチの制御端に接続され、前記第５制御スイッチは、その第１端が前記第２クロック信号を受信し、その第２端は前記第１コンデンサの第２端に接続され、前記第１走査信号を出力し、前記第２出力回路は、第６制御スイッチ、第７制御スイッチ、第８制御スイッチ及び第２コンデンサを含み、前記第６制御スイッチは、その第１端が前記第１コンデンサの第２端及び前記第５制御スイッチの第２端に接続され、その制御端が前記第２クロック信号を受信し、その第２端が前記第７制御スイッチの第１端に接続され、前記第７制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第２コンデンサの第１端及び前記第８制御スイッチの制御端に接続され、前記第８制御スイッチは、その第１端が前記第３クロック信号を受信し、その第２端が前記第２コンデンサの第２端に接続され、前記第２走査信号を出力し、前記第３出力回路は、第９制御スイッチ、第１０制御スイッチ、第１１制御スイッチ及び第３コンデンサを含み、前記第９制御スイッチは、その第１端が前記第２コンデンサの第２端に接続され、その制御端が前記第３クロック信号を受信し、その第２端が前記第１０制御スイッチの第１端に接続され、前記第１０制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第３コンデンサの第１端及び前記第１１制御スイッチの制御端に接続され、前記第１１制御スイッチは、その第１端が前記第４クロック信号を受信し、その第２端が前記第３コンデンサの第２端に接続され、前記第３走査信号を出力する。
本態様では、前記プルダウン回路は、第１２制御スイッチ、第１３制御スイッチ、第１４制御スイッチ、第１５制御スイッチ、第１６制御スイッチ、第１７制御スイッチ及び第４コンデンサを含み、前記第１２制御スイッチの制御端、前記第１３制御スイッチの制御端、前記第１４制御スイッチの制御端、前記第１５制御スイッチの制御端、前記第１６制御スイッチの制御端、前記第１７制御スイッチの制御端、及び前記第４コンデンサの第１端は、前記プルダウン制御回路に接続され、前記第１２制御スイッチの第２端、前記第１３制御スイッチの第２端、前記第１４制御スイッチの第２端、前記第１５制御スイッチの第２端、前記第１６制御スイッチの第２端、前記第１７制御スイッチの第２端、及び前記第４コンデンサの第２端は、第２基準電圧を受信し、前記第１２制御スイッチの第１端は、前記第３制御スイッチの第２端に接続され、前記第１３制御スイッチの第１端は、前記第１コンデンサの第２端に接続され、前記第１４制御スイッチの第１端は、前記第６制御スイッチの第２端に接続され、前記第１５制御スイッチの第１端は、前記第２コンデンサの第２端に接続され、前記第１６制御スイッチの第１端は、前記第９制御スイッチの第２端に接続され、前記第１７制御スイッチの第１端は、前記第３コンデンサの第２端に接続される。
本態様では、前記プルダウン制御回路は、第１８制御スイッチ、第１９制御スイッチ、第２０制御スイッチ及び第５のコンデンサを含み、前記第１８制御スイッチの制御端及び前記第１９制御スイッチの制御端は前記第３制御スイッチの第２端に接続され、前記第１８制御スイッチの第２端及び前記第１９制御スイッチの第２端は前記第２基準電圧を受信し、前記第１８制御スイッチの第１端は前記第５のコンデンサの第２端及び前記第２０制御スイッチの制御端に接続され、前記第５のコンデンサの第１端は前記第１クロック信号を受信し、前記第２０制御スイッチの第１端は前記第１基準電圧を受信し、前記第２０制御スイッチの第２端及び前記第１９制御スイッチの第１端は前記第１２制御スイッチの制御端に接続される。
本態様では、前記第１基準電圧は、ハイレベルであり、前記第２基準電圧は、ローレベルである。
本態様では、前記第１から第２０制御スイッチは、Ｎ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｎ型薄膜トランジスタのゲート、ソース及びドレインに対応する。
本態様では、前記第１から第２０制御スイッチは、Ｐ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｐ型薄膜トランジスタのゲート、ソース及びドレインに対応する。
従来技術と異なり、本発明の走査駆動ユニットは、正逆方向走査回路、出力回路、プルダウン回路及びプルダウン制御回路を含み、正逆方向走査回路は、走査駆動ユニットの正方向走査又は逆方向走査の制御に用いられ、出力回路は、第１走査信号、第２走査信号及び第３走査信号を出力する。そして、第１走査信号、第２走査信号及び第３走査信号を正逆方向走査回路、プルダウン回路及びプルダウン制御回路で出力することにより、走査駆動回路の薄膜トランジスタの数が減少され、スペースが節約され、狭額縁化の設計に寄与することができる。
以下、本発明の実施例の技術的手段を更に詳細に説明するために、実施例の説明に必要な図面を簡単に説明する。もちろん、下記の説明における図面は、本発明の幾つかの実施例に過ぎず、当業者は、これらの図面に基づき容易に他の図面を得ることができる。
本発明の第１実施例に係る走査駆動回路の構成概略図である。 図１における走査駆動ユニットの回路図である。 図１における走査駆動回路の正方向走査のタイミング図である。 図１における走査駆動回路の逆方向走査のタイミング図である。 図１における走査駆動回路のシミュレーションタイミング図である。 本発明の第２実施例に係る走査駆動ユニットの回路図である。 本発明の第１実施例に係る平面表示装置の構成概略図である。
以下、本発明の実施例の添付図面を参照しながら、本発明の実施例の技術的解決手段を明確かつ完全に説明する。もちろん、ここで説明する実施例は、本発明の実施例の全部ではなく一部に過ぎない。当業者が本発明の実施例に基づき容易に得られる他の全ての実施例は、本発明の保護範囲に属する。
図１は、本発明の第１実施例に係る走査駆動回路の構成示意図であり、図２は、図１における走査駆動ユニットの回路図である。図１に示すように、本実施例に係る走査駆動回路１０は、カスケード接続された複数の走査駆動ユニット１１を含み、各走査駆動ユニット１１は、３つの走査信号を出力する。例えば、第１走査駆動ユニット１１は、走査信号Ｇａｔｅ１、Ｇａｔｅ２及びＧａｔｅ３を出力する。それぞれの走査駆動ユニット１１のいずれも、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３及び第４クロック信号ＣＫ４に接続される。
図２に示すように、各走査駆動ユニット１１は、正逆方向走査回路１２、出力回路１３、プルダウン回路１４及びプルダウン制御回路１５を含む。
正逆方向走査回路１２は、第１走査制御信号Ｕ２Ｄ（Ｕｐ ｔｏ Ｄｏｗｍ）、第２走査制御信号Ｄ２Ｕ（Ｄｏｗｎ ｔｏ Ｕｐ）、駆動信号ＳＴＶ及び次のレベルの走査信号Ｇａｔｅｎ＋６を受信する。正逆方向走査回路１２は、第１走査制御信号Ｕ２Ｄ、第２走査制御信号Ｄ２Ｕ、駆動信号ＳＴＶ及び次のレベルの走査信号Ｇａｔｅｎ＋６に基づき正逆方向制御信号ＣＬｎを出力し、正逆方向制御信号ＣＬｎは、走査駆動ユニット１１の正方向走査又は逆方向走査の制御に用いられる。
出力回路１３は、正逆方向走査回路１２に接続され、第１クロック信号ＣＫ１、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３、第４クロック信号ＣＫ４及び正逆方向走査回路１２からの正逆方向制御信号ＣＬｎを受信する。出力回路１３は、第１走査信号Ｇａｔｅｎ、第２走査信号Ｇａｔｅｎ＋１及び第３走査信号Ｇａｔｅｎ＋３を出力する。
プルダウン回路１４は、出力回路１３に接続され、第１ノードＰｎをプルアップ充電又はプルダウン放電する。
プルダウン制御回路１５は、プルダウン回路１４に接続され、第１クロック信号ＣＫ１及び第１基準電圧Ｖ１を受信する。プルダウン制御回路１５は、第１クロック信号ＣＫ１及び第１基準電圧Ｖ１に基づき、第１走査信号Ｇａｔｅｎ、第２走査信号Ｇａｔｅｎ＋１及び第３走査信号Ｇａｔｅｎ＋３がプルダウン制御されるように第１ノードＰｎを制御する。
以下、第１レベルの走査駆動ユニット１１を例として走査駆動ユニット１１の回路図を説明する。
出力回路１３は、第１出力回路１３１、第２出力回路１３２及び第３出力回路１３３を含む。第１出力回路１３１は、正逆方向制御信号ＣＬ１、第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２に基づき、第１走査信号Ｇａｔｅ１を出力する。第２出力回路１３２は、第２クロック信号ＣＫ２、第３クロック信号ＣＫ３及び第１走査信号Ｇａｔｅ１に基づき、第２走査信号Ｇａｔｅ２を出力する。第３出力回路１３３は、第３クロック信号ＣＫ３、第４クロック信号及び第２走査信号Ｇａｔｅ２に基づき、第３走査信号Ｇａｔｅ３を出力する。
正逆方向走査回路１２は、第１制御スイッチＴ１及び第２制御スイッチＴ２を含む。第１制御スイッチＴ１の制御端は、第１走査制御信号Ｕ２Ｄを受信する。第１制御スイッチＴ１の第１端は、駆動信号ＳＴＶを受信する。第１制御スイッチＴ１の第２端及び第２制御スイッチＴ２の第２端は、出力回路１３に接続される。第２制御スイッチＴ２の制御端は、第２走査制御信号Ｄ２Ｔを受信する。第２制御スイッチＴ２の第１端は、次のレベルの走査信号Ｇａｔｅ６を受信する。
第１出力回路１３１は、第３制御スイッチＴ３、第４制御スイッチＴ４、第５制御スイッチＴ５及び第１コンデンサＣ１を含む。第３制御スイッチＴ３の制御端は、第１クロック信号ＣＫ１を受信する。第３制御スイッチＴ３の第１端は、第２制御スイッチＴ２の第２端及び第１制御スイッチＴ１の第２端に接続される。第３制御スイッチＴ３の第２端は、第４制御スイッチＴ４の第１端に接続される。第４制御スイッチＴ４の制御端は、第１基準電圧Ｖ１を受信する。第４制御スイッチＴ４の第２端は、第１コンデンサＣ１の第１端及び第５制御スイッチＴ５の制御端に接続される。第５制御スイッチＴ５の第１端は、第２クロック信号ＣＫ２を受信する。第５制御スイッチＴ５の第２端は、第１コンデンサＣ１の第２端に接続され、第１走査信号Ｇａｔｅ１を出力する。第３制御スイッチＴ３の第２端と第４制御スイッチＴ４の第１端とを接続する箇所は、第２ノードＨ１であり、第１コンデンサＣ１の第１端と第５の制御スイッチＴ５の制御端とを接続する箇所は、第３ノードＱ１である。
第２出力回路１３２は、第６制御スイッチＴ６、第７制御スイッチＴ７、第８制御スイッチＴ８及び第２コンデンサＣ２を含む。第６制御スイッチＴ６の第１端は、第１コンデンサＣ１の第２端及び第５制御スイッチＴ５の第２端に接続される。第６制御スイッチＴ６の制御端は、第２クロック信号ＣＫ２を受信する。第６制御スイッチＴ６の第２端は、第７制御スイッチＴ７の第１端に接続される。第７制御スイッチＴ７の制御端は、第１基準電圧Ｖ１を受信する。第７制御スイッチＴ７の第２端は、第２コンデンサＣ２の第１端及び第８制御スイッチＴ８の制御端に接続される。第８制御スイッチＴ８の第１端は、第３クロック信号ＣＫ３を受信する。第８制御スイッチＴ８の第２端は、第２コンデンサＣ２の第２端に接続され、第２走査信号Ｇａｔｅ２を出力する。第２コンデンサＣ２の第１端と第８制御スイッチＴ８の制御端とを接続する箇所は、第４ノードＱ２である。
第３出力回路１３３は、第９制御スイッチＴ９、第１０制御スイッチＴ１０、第１１制御スイッチＴ１１及び第３コンデンサＣ３を含む。第９制御スイッチＴ９の第１端は、第２コンデンサＣ２の第２端に接続される。第９制御スイッチＴ９の制御端は、第３クロック信号ＣＫ３を受信する。第９制御スイッチＴ９の第２端は、第１０制御スイッチＴ１０の第１端に接続される。第１０制御スイッチＴ１０の制御端は、第１基準電圧Ｖ１を受信する。第１０制御スイッチＴ１０の第２端は、第３コンデンサＣ３の第１端及び第１１制御スイッチＴ１１の制御端に接続される。第１１制御スイッチＴ１１の第１端は、第４クロック信号を受信する。第１１制御スイッチＴ１１の第２端は、第３コンデンサＣ３の第２端に接続され、第３走査信号Ｇａｔｅ３を出力する。第３コンデンサＣ３の第１端と第１１制御スイッチＴ１１の制御端とを接続する箇所は、第５ノードＱ３である。
プルダウン回路１４は、第１２制御スイッチＴ１２、第１３制御スイッチＴ１３、第１４制御スイッチＴ１４、第１５制御スイッチＴ１５、第１６制御スイッチＴ１６、第１７制御スイッチＴ１７及び第４コンデンサＣ４を含む。第１２制御スイッチＴ１２の制御端、第１３制御スイッチＴ１３の制御端、第１４制御スイッチＴ１４の制御端、第１５制御スイッチＴ１５の制御端、第１６制御スイッチＴ１６の制御端、第１７制御スイッチＴ１７の制御端、及び第４コンデンサＣ４の第１端は、プルダウン制御回路１５に接続される。第１２制御スイッチＴ１２の第２端、第１３制御スイッチＴ１３の第２端、第１４制御スイッチＴ１４の第２端、第１５制御スイッチＴ１５の第２端、第１６制御スイッチＴ１６の第２端、第１７制御スイッチＴ１７の第２端、及び第４コンデンサＣ４の第２端は、第２基準電圧Ｖ２を受信する。第１２制御スイッチＴ１２の第１端は、第３制御スイッチＴ３の第２端に接続される。第１３制御スイッチＴ１３の第１端は、第１コンデンサＣ１の第２端に接続される。第１４制御スイッチＴ１４の第１端は、第６制御スイッチＴ６の第２端に接続される。第１５制御スイッチＴ１５の第１端は、第２コンデンサＣ２の第２端に接続される。第１６制御スイッチＴ１６の第１端は、第９制御スイッチＴ９の第２端に接続される。第１７制御スイッチＴ１７の第１端は、第３コンデンサＣ３の第２端に接続される。第１２制御スイッチＴ１２の制御端と、第１３制御スイッチＴ１３の制御端と、第４コンデンサＣ４の第１端とを接続する箇所は、第１ノードＰ１である。
プルダウン制御回路１５は、第１８制御スイッチＴ１８、第１９制御スイッチＴ１９、第２０制御スイッチＴ２０及び第５コンデンサＣ５を含む。第１８制御スイッチＴ１８の制御端及び第１９制御スイッチＴ１９の制御端は、第３制御スイッチＴ３の第２端に接続される。第１８制御スイッチＴ１８の第２端及び第１９制御スイッチＴ１９の第２端は、第２基準電圧Ｖ２を受信する。第１８制御スイッチＴ１８の第１端は、第５コンデンサＣ５の第２端及び第２０制御スイッチＴ２０の制御端に接続される。第５コンデンサＣ５の第１端は、第１クロック信号ＣＫ１を受信する。第２０制御スイッチＴ２０の第１端は、第１基準電圧Ｖ１を受信する。第２０制御スイッチＴ２０の第２端及び第１９制御スイッチＴ１９の第１端は、第１２制御スイッチＴ１２の制御端に接続される。第１８制御スイッチＴ１８の第１端と、第５コンデンサＣ５の第２端と、第２０制御スイッチＴ２０の制御端との接続を接続する箇所は、第６ノードＭ１である。
第１基準電圧Ｖ１は、ハイレベルであり、第２基準電圧Ｖ２は、ローレベルであることが好ましい。
第１制御スイッチＴ１から第２０制御スイッチＴ２０は、Ｎ型薄膜トランジスタであり、これらの制御端、第１端及び第２端が、それぞれＮ型薄膜トランジスタのゲート、ソース及びドレインに対応することが好ましい。
以下、図３を参照しながら本実施例に係る走査駆動ユニット１１の正方向走査の動作原理を説明する。
走査駆動ユニット１１が正方向走査するとき、第１走査制御信号Ｕ２Ｄは、ハイレベルであり、第２走査制御信号Ｄ２Ｕは、ローレベルであり、第１制御スイッチＴ１がオンにされ、第２制御スイッチＴ２がオフにされている。駆動信号ＳＴＶのハイレベルパルス信号及び第１クロック信号ＣＫ１のハイレベルパルス信号が発生するとき、第２ノードＨ１及び第３ノードＱ１がハイレベルにプルアップ充電される。このとき、第５制御スイッチＴ５、第１９制御スイッチＴ１９及び第１８制御スイッチＴ１８がオンにされ、第６ノードＭ１及び第１ノードＰ１がローレベルにプルダウン放電される。このとき、第２０制御スイッチＴ２０、第１２制御スイッチＴ１２、第１３制御スイッチＴ１３、第１４制御スイッチＴ１４、第１５制御スイッチＴ１５、第１６制御スイッチＴ１６及び第１７制御スイッチＴ１７がオフにされている。
第２クロック信号ＣＫ２のハイレベルパルス信号が発生するとき、第１走査信号Ｇａｔｅ１は、ハイレベルパルス信号であり、すなわち第１レベルのゲート駆動信号が発生する。このとき、第６制御スイッチＴ６がオンにされ、第４ノードＱ２がハイレベルにプルアップ充電され、第８制御スイッチＴ８がオンにされている。
第３クロック信号ＣＫ３のハイレベルパルス信号が発生するとき、第２走査信号Ｇａｔｅ２は、ハイレベルパルス信号であり、すなわち第２レベルのゲート駆動信号が発生する。このとき、第９制御スイッチＴ９がオンにされ、第５ノードＱ３がハイレベルにプルアップ充電され、第１１制御スイッチＴ１１がオンにされている。
第４クロック信号ＣＫ４のハイレベルパルス信号が発生するとき、第３走査信号Ｇａｔｅ３は、ハイレベルパルス信号であり、すなわち第３レベルのゲート駆動信号が発生する。
第１クロック信号ＣＫ１のハイレベルパルス信号が再び発生するとき、第２ノードＨ１及び第３ノードＱ１がローレベルにプルダウン放電され、第１８制御スイッチＴ１８及び第１９制御スイッチＴ１９がオフにされ、第６ノードＭ１は、フローティング状態（Ｆｌｏａｔｉｎｇａｔｅ）にあり、第１クロック信号ＣＫ１のハイレベルパルス信号により第６ノードＭ１がハイレベルにブートストラップされ、第２０制御スイッチＴ２０がオンにされ、第１ノードＰ１がハイレベルにプルアップ充電され、第１２制御スイッチＴ１２、第１３制御スイッチＴ１３、第１４制御スイッチＴ１４、第１５制御スイッチＴ１５、第１６制御スイッチＴ１６及び第１７制御スイッチＴ１７がオンにされ、第３ノードＱ１、第４ノードＱ２、第５ノードＱ３、第１走査信号Ｇａｔｅ１、第２走査信号Ｇａｔｅ２及び第３走査信号Ｇａｔｅ３は、ローレベルを安定的に出力する。
図４に示すように、本実施に係る走査駆動ユニット１１の逆方向走査の動作原理は、上述した走査駆動ユニット１１の正方向走査の動作原理に類似するため、ここで説明を省略する。
図５に示すように、本発明の走査駆動回路１０の機能は、説明した通りであり、且つ複数のレベル間での伝送も良好に行うことができる。
本実施例は、第１走査信号Ｇａｔｅｎ、第２走査信号Ｇａｔｅｎ＋１及び第３走査信号Ｇａｔｅｎ＋３を正逆方向走査回路１２、プルダウン回路１４及びプルダウン制御回路１５で出力することにより、走査駆動回路１０の薄膜トランジスタの数が減少され、スペースが節約され、狭額縁化の設計に寄与することができる。
図６に示すように、本発明は、第２実施例に係る走査駆動ユニットを更に提供する。第２実施例に係る走査駆動ユニットは、第１実施例に係る走査駆動ユニット１１と異なり、第１から第２０制御スイッチは、Ｐ型薄膜トランジスタであり、これらの制御端、第１端及第２端がそれぞれＰ型薄膜トランジスタのゲート、ソース及びドレインに対応する。他の実施例では、第１から第２０制御スイッチは、本発明の目的を達成できれば、他のタイプのスイッチであってもよい。
図７に示すように、本発明は、第１実施例に係る平面表示装置を更に提供する。図７に示すように、平面表示装置は、上述した走査駆動回路を含み、走査駆動回路は、平面表示装置の両側に設けられる。平面表示装置における他の部材及び機能は、既存の平面表示装置の部材及び機能と同じであるため、ここで説明を省略する。平面表示装置は、ＬＣＤ又はＯＬＥＤである。
上述のとおり、本発明の走査駆動ユニットは、正逆方向走査回路、出力回路、プルダウン回路及びプルダウン制御回路を含み、正逆方向走査回路は、走査駆動ユニットの正方向走査又は逆方向走査の制御に用いられ、出力回路は、第１走査信号、第２走査信号及び第３走査信号を出力する。本発明は、第１走査信号、第２走査信号及び第３走査信号を正逆方向走査回路、プルダウン回路及びプルダウン制御回路で出力することにより、走査駆動回路の薄膜トランジスタの数が減少され、スペースが節約され、狭額縁化の設計に寄与することができる。
以上の説明は、本発明に係る実施形態に過ぎず、本発明の保護範囲を制限するものではない。本発明の明細書及び添付図面によって作成したすべての同等構造又は同等フローの変更を、直接又は間接的に他の関連する技術分野に実施することは、いずれも同じ理由により本発明の保護範囲内に含まれるべきである。

Claims (18)

  1. 走査駆動回路であって、
    カスケード接続された複数の走査駆動ユニットを含み、
    各前記走査駆動ユニットは、
    第１走査制御信号、第２走査制御信号、駆動信号及び次のレベルの走査信号を受信し、前記走査駆動ユニットの正方向走査又は逆方向走査の制御に用いられる正逆方向制御信号を出力する正逆方向走査回路と、
    前記正逆方向走査回路に接続され、第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号及び前記正逆方向走査回路からの前記正逆方向制御信号を受信し、第１走査信号、第２走査信号及び第３走査信号を出力する出力回路と、
    前記出力回路に接続され、第１ノードをプルアップ充電又はプルダウン放電するプルダウン回路と、
    前記プルダウン回路に接続され、前記第１クロック信号及び第１基準電圧を受信し、前記第１走査信号、前記第２走査信号及び前記第３走査信号がプルダウン制御されるように前記第１ノードを制御するプルダウン制御回路と、
    を含む、
    走査駆動回路。
  2. 請求項１に記載の走査駆動回路であって、
    前記出力回路は、第１出力回路、第２出力回路及び第３出力回路を含み、
    前記第１出力回路は、前記正逆方向制御信号、前記第１クロック信号及び前記第２クロック信号に基づいて前記第１走査信号を出力し、
    前記第２出力回路は、前記第２クロック信号、前記第３クロック信号及び前記第１走査信号に基づいて前記第２走査信号を出力し、
    前記第３出力回路は、前記第３クロック信号、前記第４クロック信号及び前記第２走査信号に基づいて前記第３走査信号を出力する、
    走査駆動回路。
  3. 請求項２に記載の走査駆動回路であって、
    前記正逆方向走査回路は、第１制御スイッチ及び第２制御スイッチを含み、
    前記第１制御スイッチは、その制御端が前記第１走査制御信号を受信し、その第１端が前記駆動信号を受信し、
    前記第１制御スイッチの第２端及び前記第２制御スイッチの第２端は、前記出力回路に接続され、
    前記第２制御スイッチは、その制御端が前記第２走査制御信号を受信し、その第１端が前記次のレベルの走査信号を受信する、
    走査駆動回路。
  4. 請求項３に記載の走査駆動回路であって、
    前記第１出力回路は、第３制御スイッチ、第４制御スイッチ、第５制御スイッチ及び第１コンデンサを含み、
    前記第３制御スイッチは、その制御端が前記第１クロック信号を受信し、その第１端が前記第２制御スイッチの第２端及び前記第１制御スイッチの第２端に接続され、その第２端が前記第４制御スイッチの第１端に接続され、
    前記第４制御スイッチは、その制御端が前記第１基準電圧を受信し、前記第４制御スイッチの第２端が前記第１コンデンサの第１端及び前記第５制御スイッチの制御端に接続され、
    前記第５制御スイッチは、その第１端が前記第２クロック信号を受信し、その第２端は前記第１コンデンサの第２端に接続され、前記第１走査信号を出力し、
    前記第２出力回路は、第６制御スイッチ、第７制御スイッチ、第８制御スイッチ及び第２コンデンサを含み、
    前記第６制御スイッチは、その第１端が前記第１コンデンサの第２端及び前記第５制御スイッチの第２端に接続され、その制御端が前記第２クロック信号を受信し、その第２端が前記第７制御スイッチの第１端に接続され、
    前記第７制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第２コンデンサの第１端及び前記第８制御スイッチの制御端に接続され、
    前記第８制御スイッチは、その第１端が前記第３クロック信号を受信し、その第２端が前記第２コンデンサの第２端に接続され、前記第２走査信号を出力し、
    前記第３出力回路は、第９制御スイッチ、第１０制御スイッチ、第１１制御スイッチ及び第３コンデンサを含み、
    前記第９制御スイッチは、その第１端が前記第２コンデンサの第２端に接続され、その制御端が前記第３クロック信号を受信し、その第２端が前記第１０制御スイッチの第１端に接続され、
    前記第１０制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第３コンデンサの第１端及び前記第１１制御スイッチの制御端に接続され、
    前記第１１制御スイッチは、その第１端が前記第４クロック信号を受信し、その第２端が前記第３コンデンサの第２端に接続され、前記第３走査信号を出力する、
    走査駆動回路。
  5. 請求項４に記載の走査駆動回路であって、
    前記プルダウン回路は、第１２制御スイッチ、第１３制御スイッチ、第１４制御スイッチ、第１５制御スイッチ、第１６制御スイッチ、第１７制御スイッチ及び第４コンデンサを含み、
    前記第１２制御スイッチの制御端、前記第１３制御スイッチの制御端、前記第１４制御スイッチの制御端、前記第１５制御スイッチの制御端、前記第１６制御スイッチの制御端、前記第１７制御スイッチの制御端、及び前記第４コンデンサの第１端は、前記プルダウン制御回路に接続され、
    前記第１２制御スイッチの第２端、前記第１３制御スイッチの第２端、前記第１４制御スイッチの第２端、前記第１５制御スイッチの第２端、前記第１６制御スイッチの第２端、前記第１７制御スイッチの第２端、及び前記第４コンデンサの第２端は、第２基準電圧を受信し、
    前記第１２制御スイッチの第１端は、前記第３制御スイッチの第２端に接続され、
    前記第１３制御スイッチの第１端は、前記第１コンデンサの第２端に接続され、
    前記第１４制御スイッチの第１端は、前記第６制御スイッチの第２端に接続され、
    前記第１５制御スイッチの第１端は、前記第２コンデンサの第２端に接続され、
    前記第１６制御スイッチの第１端は、前記第９制御スイッチの第２端に接続され、
    前記第１７制御スイッチの第１端は、前記第３コンデンサの第２端に接続される、
    走査駆動回路。
  6. 請求項５に記載の走査駆動回路であって、
    前記プルダウン制御回路は、第１８制御スイッチ、第１９制御スイッチ、第２０制御スイッチ及び第５コンデンサを含み、
    前記第１８制御スイッチの制御端及び前記第１９制御スイッチの制御端は、前記第３制御スイッチの第２端に接続され、
    前記第１８制御スイッチの第２端及び前記第１９制御スイッチの第２端は、前記第２基準電圧を受信し、
    前記第１８制御スイッチの第１端は、前記第５コンデンサの第２端及び前記第２０制御スイッチの制御端に接続され、
    前記第５コンデンサの第１端は、前記第１クロック信号を受信し、
    前記第２０制御スイッチの第１端は、前記第１基準電圧を受信し、
    前記第２０制御スイッチの第２端及び前記第１９制御スイッチの第１端は、前記第１２制御スイッチの制御端に接続される、
    走査駆動回路。
  7. 請求項６に記載の走査駆動回路であって、
    前記第１基準電圧は、ハイレベルであり、
    前記第２基準電圧は、ローレベルである、
    走査駆動回路。
  8. 請求項６に記載の走査駆動回路であって、
    前記第１から第２０制御スイッチは、Ｎ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｎ型薄膜トランジスタのゲート、ソース及びドレインに対応する、
    走査駆動回路。
  9. 請求項６に記載の走査駆動回路であって、
    前記第１から第２０制御スイッチは、Ｐ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｐ型薄膜トランジスタのゲート、ソース及びドレインに対応する、
    走査駆動回路。
  10. 平面表示装置であって、
    カスケード接続された複数の走査駆動ユニットを有する走査駆動回路を含み、
    各前記走査駆動ユニットは、
    第１走査制御信号、第２走査制御信号、駆動信号及び次のレベルの走査信号を受信し、前記走査駆動ユニットの正方向走査又は逆方向走査の制御に用いられる正逆方向制御信号を出力する正逆方向走査回路と、
    前記正逆方向走査回路に接続され、第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号及び前記正逆方向走査回路からの前記正逆方向制御信号を受信し、第１走査信号、第２走査信号及び第３走査信号を出力する出力回路と、
    前記出力回路に接続され、第１ノードをプルアップ充電又はプルダウン放電するプルダウン回路と、
    前記プルダウン回路に接続され、前記第１クロック信号及び第１基準電圧を受信し、前記第１走査信号、前記第２走査信号及び前記第３走査信号がプルダウン制御されるように前記第１ノードを制御するプルダウン制御回路と、
    を含む、
    平面表示装置。
  11. 請求項１０に記載の平面表示装置であって、
    前記出力回路は、第１出力回路、第２出力回路及び第３出力回路を含み、
    前記第１出力回路は、前記正逆方向制御信号、前記第１クロック信号及び前記第２クロック信号に基づいて前記第１走査信号を出力し、
    前記第２出力回路は、前記第２クロック信号、前記第３クロック信号及び前記第１走査信号に基づいて前記第２走査信号を出力し、
    前記第３出力回路は、前記第３クロック信号、前記第４クロック信号及び前記第２走査信号に基づいて前記第３走査信号を出力する、
    平面表示装置。
  12. 請求項１１に記載の平面表示装置であって、
    前記正逆方向走査回路は、第１制御スイッチ及び第２制御スイッチを含み、
    前記第１制御スイッチは、その制御端が前記第１走査制御信号を受信し、その第１端が前記駆動信号を受信し、
    前記第１制御スイッチの第２端及び前記第２制御スイッチの第２端は、前記出力回路に接続され、
    前記第２制御スイッチは、その制御端が前記第２走査制御信号を受信し、その第１端が前記次のレベルの走査信号を受信する、
    平面表示装置。
  13. 請求項１２に記載の平面表示装置であって、
    前記第１出力回路は、第３制御スイッチ、第４制御スイッチ、第５制御スイッチ及び第１コンデンサを含み、
    前記第３制御スイッチは、その制御端が前記第１クロック信号を受信し、その第１端が前記第２制御スイッチの第２端及び前記第１制御スイッチの第２端に接続され、その第２端が前記第４制御スイッチの第１端に接続され、
    前記第４制御スイッチは、その制御端が前記第１基準電圧を受信し、前記第４制御スイッチの第２端が前記第１コンデンサの第１端及び前記第５制御スイッチの制御端に接続され、
    前記第５制御スイッチは、その第１端が前記第２クロック信号を受信し、その第２端は前記第１コンデンサの第２端に接続され、前記第１走査信号を出力し、
    前記第２出力回路は、第６制御スイッチ、第７制御スイッチ、第８制御スイッチ及び第２コンデンサを含み、
    前記第６制御スイッチは、その第１端が前記第１コンデンサの第２端及び前記第５制御スイッチの第２端に接続され、その制御端が前記第２クロック信号を受信し、その第２端が前記第７制御スイッチの第１端に接続され、
    前記第７制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第２コンデンサの第１端及び前記第８制御スイッチの制御端に接続され、
    前記第８制御スイッチは、その第１端が前記第３クロック信号を受信し、その第２端が前記第２コンデンサの第２端に接続され、前記第２走査信号を出力し、
    前記第３出力回路は、第９制御スイッチ、第１０制御スイッチ、第１１制御スイッチ及び第３コンデンサを含み、
    前記第９制御スイッチは、その第１端が前記第２コンデンサの第２端に接続され、その制御端が前記第３クロック信号を受信し、その第２端が前記第１０制御スイッチの第１端に接続され、
    前記第１０制御スイッチは、その制御端が前記第１基準電圧を受信し、その第２端が前記第３コンデンサの第１端及び前記第１１制御スイッチの制御端に接続され、
    前記第１１制御スイッチは、その第１端が前記第４クロック信号を受信し、その第２端が前記第３コンデンサの第２端に接続され、前記第３走査信号を出力する、
    平面表示装置。
  14. 請求項１３に記載の平面表示装置であって、
    前記プルダウン回路は、第１２制御スイッチ、第１３制御スイッチ、第１４制御スイッチ、第１５制御スイッチ、第１６制御スイッチ、第１７制御スイッチ及び第４コンデンサを含み、
    前記第１２制御スイッチの制御端、前記第１３制御スイッチの制御端、前記第１４制御スイッチの制御端、前記第１５制御スイッチの制御端、前記第１６制御スイッチの制御端、前記第１７制御スイッチの制御端、及び前記第４コンデンサの第１端は、前記プルダウン制御回路に接続され、
    前記第１２制御スイッチの第２端、前記第１３制御スイッチの第２端、前記第１４制御スイッチの第２端、前記第１５制御スイッチの第２端、前記第１６制御スイッチの第２端、前記第１７制御スイッチの第２端、及び前記第４コンデンサの第２端は、第２基準電圧を受信し、
    前記第１２制御スイッチの第１端は、前記第３制御スイッチの第２端に接続され、
    前記第１３制御スイッチの第１端は、前記第１コンデンサの第２端に接続され、
    前記第１４制御スイッチの第１端は、前記第６制御スイッチの第２端に接続され、
    前記第１５制御スイッチの第１端は、前記第２コンデンサの第２端に接続され、
    前記第１６制御スイッチの第１端は、前記第９制御スイッチの第２端に接続され、
    前記第１７制御スイッチの第１端は、前記第３コンデンサの第２端に接続される、
    平面表示装置。
  15. 請求項１４に記載の平面表示装置であって、
    前記プルダウン制御回路は、第１８制御スイッチ、第１９制御スイッチ、第２０制御スイッチ及び第５コンデンサを含み、
    前記第１８制御スイッチの制御端及び前記第１９制御スイッチの制御端は、前記第３制御スイッチの第２端に接続され、
    前記第１８制御スイッチの第２端及び前記第１９制御スイッチの第２端は、前記第２基準電圧を受信し、
    前記第１８制御スイッチの第１端は、前記第５コンデンサの第２端及び前記第２０制御スイッチの制御端に接続され、
    前記第５コンデンサの第１端は、前記第１クロック信号を受信し、
    前記第２０制御スイッチの第１端は、前記第１基準電圧を受信し、
    前記第２０制御スイッチの第２端及び前記第１９制御スイッチの第１端は、前記第１２制御スイッチの制御端に接続される、
    平面表示装置。
  16. 請求項１５に記載の平面表示装置であって、
    前記第１基準電圧は、ハイレベルであり、
    前記第２基準電圧は、ローレベルである、
    平面表示装置。
  17. 請求項１５に記載の平面表示装置であって、
    前記第１から第２０制御スイッチは、Ｎ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｎ型薄膜トランジスタのゲート、ソース及びドレインに対応する、
    平面表示装置。
  18. 請求項１５に記載の平面表示装置であって、
    前記第１から第２０制御スイッチは、Ｐ型薄膜トランジスタであり、これらの制御端、第１端及び第２端がそれぞれ前記Ｐ型薄膜トランジスタのゲート、ソース及びドレインに対応する、
    平面表示装置。
JP2019513963A 2016-09-12 2016-11-04 平面表示装置及びその走査駆動回路 Pending JP2019529993A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610817789.9 2016-09-12
CN201610817789.9A CN106297636B (zh) 2016-09-12 2016-09-12 平面显示装置及其扫描驱动电路
PCT/CN2016/104629 WO2018045625A1 (zh) 2016-09-12 2016-11-04 平面显示装置及其扫描驱动电路

Publications (1)

Publication Number Publication Date
JP2019529993A true JP2019529993A (ja) 2019-10-17

Family

ID=57710120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019513963A Pending JP2019529993A (ja) 2016-09-12 2016-11-04 平面表示装置及びその走査駆動回路

Country Status (7)

Country Link
US (1) US10089916B2 (ja)
EP (1) EP3511925B1 (ja)
JP (1) JP2019529993A (ja)
KR (1) KR102301545B1 (ja)
CN (1) CN106297636B (ja)
PL (1) PL3511925T3 (ja)
WO (1) WO2018045625A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910469B (zh) * 2017-04-19 2019-06-21 京东方科技集团股份有限公司 扫描方向控制电路、驱动方法、点灯测试装置和显示设备
CN107316603B (zh) * 2017-08-31 2021-01-29 京东方科技集团股份有限公司 移位寄存单元和显示装置
CN107978277B (zh) 2018-01-19 2019-03-26 昆山国显光电有限公司 扫描驱动器及其驱动方法、有机发光显示器
CN110875002B (zh) * 2018-08-30 2021-04-13 合肥鑫晟光电科技有限公司 栅极驱动单元及其驱动方法、栅极驱动电路、显示装置
CN112447141B (zh) * 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN111081183B (zh) * 2019-12-19 2023-07-25 武汉华星光电技术有限公司 Goa器件及显示面板
CN111326096A (zh) 2020-04-07 2020-06-23 武汉华星光电技术有限公司 Goa电路及显示面板
CN112382249B (zh) * 2020-11-13 2022-04-26 昆山龙腾光电股份有限公司 栅极驱动单元、栅极驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140665A (ja) * 2011-12-30 2013-07-18 Hydis Technologies Co Ltd ゲート駆動回路及びシフトレジスタ
US20140253424A1 (en) * 2013-03-11 2014-09-11 Hannstar Display Corporation Shift register, bidirectional shift register apparatus, and liquid crystal display panel using the same
JP2015068978A (ja) * 2013-09-27 2015-04-13 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
WO2016101293A1 (zh) * 2014-12-24 2016-06-30 深圳市华星光电技术有限公司 驱动电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184855B1 (en) * 1995-06-09 2001-02-06 International Business Machines Corportion Liquid crystal display panel driving device
TWI349906B (en) * 2006-09-01 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and display apparatus
TW201133440A (en) * 2010-03-19 2011-10-01 Au Optronics Corp Shift register circuit and gate driving circuit
CN101937718B (zh) * 2010-08-04 2013-02-13 友达光电股份有限公司 双向移位寄存器
US9030399B2 (en) * 2012-02-23 2015-05-12 Au Optronics Corporation Gate driver stage outputting multiple, partially overlapping gate-line signals to a liquid crystal display
CN102857207B (zh) * 2012-07-25 2015-02-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN102831867B (zh) * 2012-07-26 2014-04-16 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和一种显示器
TWI490844B (zh) * 2013-01-15 2015-07-01 Giantplus Technology Co Ltd 具單ㄧ共用控制端之驅動模組
CN104766584B (zh) * 2015-04-27 2017-03-01 深圳市华星光电技术有限公司 具有正反向扫描功能的goa电路
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140665A (ja) * 2011-12-30 2013-07-18 Hydis Technologies Co Ltd ゲート駆動回路及びシフトレジスタ
US20140253424A1 (en) * 2013-03-11 2014-09-11 Hannstar Display Corporation Shift register, bidirectional shift register apparatus, and liquid crystal display panel using the same
JP2015068978A (ja) * 2013-09-27 2015-04-13 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
WO2016101293A1 (zh) * 2014-12-24 2016-06-30 深圳市华星光电技术有限公司 驱动电路

Also Published As

Publication number Publication date
CN106297636B (zh) 2018-05-11
EP3511925B1 (en) 2022-03-16
US10089916B2 (en) 2018-10-02
WO2018045625A1 (zh) 2018-03-15
KR102301545B1 (ko) 2021-09-10
CN106297636A (zh) 2017-01-04
KR20190045357A (ko) 2019-05-02
PL3511925T3 (pl) 2022-07-11
EP3511925A1 (en) 2019-07-17
US20180190179A1 (en) 2018-07-05
EP3511925A4 (en) 2020-03-18

Similar Documents

Publication Publication Date Title
JP2019529993A (ja) 平面表示装置及びその走査駆動回路
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
EP3254277B1 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
CN104021769B (zh) 一种移位寄存器、栅线集成驱动电路及显示屏
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
CN105096902B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
TWI433459B (zh) 雙向移位暫存器
JP2019537044A (ja) 走査駆動回路および表示装置
CN110111831B (zh) 移位寄存器、栅极驱动电路及显示装置
WO2017067300A1 (zh) 一种栅极驱动电路及其驱动方法、显示面板
US20190013083A1 (en) Shift register unit and gate scanning circuit
KR102275425B1 (ko) 시프트 레지스터 및 그 구동 방법, 게이트 구동 회로, 및 디스플레이 디바이스
WO2016145691A1 (zh) 栅极驱动电路及显示装置
WO2016192267A1 (zh) 移位寄存器、栅极驱动电路和显示装置
JP2018507433A (ja) 液晶表示装置に用いられるｇｏａ回路
JP2019532358A (ja) Ｇｏａ駆動回路及び液晶表示装置
JP2019537073A (ja) Ｇｏａ駆動回路及び液晶表示装置
US9721513B2 (en) NAND gate latched driving circuit and NAND gate latched shift register
CN104867438A (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104821159A (zh) 一种栅极驱动电路、显示面板及触控显示装置
CN103944553A (zh) 一种输出缓冲器、栅极驱动电路及其控制方法
WO2019007043A1 (zh) 栅极驱动单元电路及其驱动方法、栅极驱动电路和显示装置
JP2018508809A (ja) 液晶ディスプレイとそのゲート駆動装置
JP2018536192A (ja) 液晶表示装置及びｇｏａ回路
WO2022062415A1 (zh) 电荷共享电路、方法、显示驱动模组和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200708