KR20190045357A

KR20190045357A - 평면 디스플레이 장치 및 이의 스캔 구동 회로

Info

Publication number: KR20190045357A
Application number: KR1020197010564A
Authority: KR
Inventors: 망 자오
Original assignee: 우한 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2016-09-12
Filing date: 2016-11-04
Publication date: 2019-05-02
Also published as: KR102301545B1; US20180190179A1; WO2018045625A1; CN106297636A; EP3511925A1; US10089916B2; CN106297636B; EP3511925B1; PL3511925T3; JP2019529993A; EP3511925A4

Abstract

본 발명은 평면 디스플레이 장치 및 이의 스캔 구동 회로를 공개했다. 상기 스캔 구동 회로는 캐스케이드 접속된 다수의 스캔 구동부를 포함하고, 각 스캔 구동부는 정역방향 스캐닝 회로, 출력 회로, 풀다운 회로 및 풀다운 제어 회로를 포함하고, 정역방향 스캐닝 회로는 정방향 스캐닝 또는 역방향 스캐닝을 진행하도록 스캔 구동부를 제어하고, 출력 회로는 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하고, 본 발명은 정역방향 스캐닝 회로, 풀다운 회로 및 풀다운 제어 회로를 공용하여 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하는 것을 통해, 스캔 구동 회로의 박막 트랜지스터의 수를 줄여, 공간을 절약함으로써, 좁은 프레임 설계를 용이하게 한다.

Description

평면 디스플레이 장치 및 이의 스캔 구동 회로

본 발명은 디스플레이 기술분야에 관한 것으로, 특히 평면 디스플레이 장치 및 이의 스캔 구동 회로에 관한 것이다.

현재의 평면 디스플레이 장치는 스캔 구동 회로가 사용되며, 즉 박막 트랜지스터 평면 디스플레이 어레이 공정을 이용하여 어레이 기판 상에 스캔 구동 회로를 제작하여, 순차 주사(progressive scanning)를 위한 구동 방식을 실현한다.

종래의 평면 디스플레이 장치 중 각 스캔 구동부는 하나의 주사선만을 구동하고, 각 스캔 구동부는 구동 신호를 생성하기 위해 모두 완전한 회로가 필요하며, 일반적으로 평면 디스플레이 장치에는 복수의 주사선이 설치되기 때문에, 복수의 스캔 구동부를 설계해야 하므로, 공용화를 실현할 수 없고, 필연적으로 회로 설계가 복잡해지고, 공간을 차지하므로, 평면 디스플레이 장치의 좁은 프레임 설계에 불리하다.

본 발명이 주로 해결할 기술문제는 평면 디스플레이 장치 및 이의 스캔 구동 회로를 제공함으로써 상술한 문제점을 해결하는 것이다.

상술한 기술문제를 해결하기 위해, 본 발명에서 사용한 하나의 기술방법은, 캐스케이드 접속된 다수의 스캔 구동부를 포함하는 스캔 구동 회로를 제공하며, 각 스캔 구동부는,

제1 스캔 제어 신호, 제2 스캔 제어 신호, 구동 신호 및 다음 스테이지의 스캔 신호를 수신하고, 정방향 스캐닝 또는 역방향 스캐닝을 진행하도록 스캔 구동부를 제어하기 위한 정역방향 제어 신호를 출력하는 정역방향 스캐닝 회로;

정역방향 스캐닝 회로와 연결되어, 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호, 제4 클럭 신호를 수신하고, 정역방향 스캐닝 회로로부터 정역방향 제어 신호를 수신하고, 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하는 출력 회로;

출력 회로와 연결되어, 제1 노드에 대해 풀업 충전 또는 풀다운 방전을 진행하는 풀다운 회로;

풀다운 회로와 연결되어, 제1 클럭 신호 및 제1 기준 전압을 수신하고, 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호에 대해 풀다운 제어를 진행하도록 제1 노드를 제어하는 풀다운 제어 회로;를 포함한다.

그 중, 출력 회로는 제1 출력 회로, 제2 출력 회로 및 제3 출력 회로를 포함하고, 제1 출력 회로는 정역방향 제어 신호, 제1 클럭 신호 및 제2 클럭 신호에 따라 제1 스캔 신호를 출력하고, 제2 출력 회로는 제2 클럭 신호, 제3 클럭 신호 및 제1 스캔 신호에 따라 제2 스캔 신호를 출력하고, 제3 출력 회로는 제3 클럭 신호, 제4 클럭 신호 및 제2 스캔 신호에 따라 제3 스캔 신호를 출력한다.

그 중, 정역방향 스캐닝 회로는 제1 제어 가능 스위치 및 제2 제어 가능 스위치를 포함하고, 제1 제어 가능 스위치의 제어단은 제1 스캔 제어 신호를 수신하고, 제1 제어 가능 스위치의 제1 단은 구동 신호를 수신하고, 제1 제어 가능 스위치의 제2 단 및 제2 제어 가능 스위치의 제2 단은 출력 회로와 연결되고, 제2 제어 가능 스위치의 제어단은 제2 스캔 제어 신호를 수신하고, 제2 제어 가능 스위치의 제1 단은 다음 스테이지의 스캔 신호를 수신한다.

그 중, 제1 출력 회로는 제3 제어 가능 스위치, 제4 제어 가능 스위치, 제5 제어 가능 스위치 및 제1 커패시터를 포함하고, 제3 제어 가능 스위치의 제어단은 제1 클럭 신호를 수신하고, 제3 제어 가능 스위치의 제1 단은 제2 제어 가능 스위치의 제2 단 및 제1 제어 가능 스위치의 제2 단과 연결되고, 제3 제어 가능 스위치의 제2 단은 제4 제어 가능 스위치의 제1 단과 연결되고, 제4 제어 가능 스위치의 제어단은 제1 기준 전압을 수신하고, 제4 제어 가능 스위치의 제2 단은 제1 커패시터의 제1 단 및 제5 제어 가능 스위치의 제어단과 연결되고, 제5 제어 가능 스위치의 제1 단은 제2 클럭 신호를 수신하고, 제5 제어 가능 스위치의 제2 단은 제1 커패시터의 제2 단과 연결되고, 제1 스캔 신호를 출력하고,

제2 출력 회로는 제6 제어 가능 스위치, 제7 제어 가능 스위치, 제8 제어 가능 스위치 및 제2 커패시터를 포함하고, 제6 제어 가능 스위치의 제1 단은 제1 커패시터의 제2 단 및 제5 제어 가능 스위치의 제2 단과 연결되고, 제6 제어 가능 스위치의 제어단은 제2 클럭 신호를 수신하고, 제6 제어 가능 스위치의 제2 단은 제7 제어 가능 스위치의 제1 단과 연결되고, 제7 제어 가능 스위치의 제어단은 제1 기준 전압을 수신하고, 제7 제어 가능 스위치의 제2 단은 제2 커패시터의 제1 단 및 제8 제어 가능 스위치의 제어단과 연결되고, 제8 제어 가능 스위치의 제1 단은 제3 클럭 신호를 수신하고, 제8 제어 가능 스위치의 제2 단은 제2 커패시터의 제2 단과 연결되고, 제2 스캔 신호를 출력하고;

제3 출력 회로는 제9 제어 가능 스위치, 제10 제어 가능 스위치, 제11 제어 가능 스위치 및 제3 커패시터를 포함하고, 제9 제어 가능 스위치의 제1 단은 제2 커패시터의 제2 단과 연결되고, 제9 제어 가능 스위치의 제어단은 제3 클럭 신호를 수신하고, 제9 제어 가능 스위치의 제2 단은 제10 제어 가능 스위치의 제1 단과 연결되고, 제10 제어 가능 스위치의 제어단은 제1 기준 전압을 수신하고, 제10 제어 가능 스위치의 제2 단은 제3 커패시터의 제1 단 및 제11 제어 가능 스위치의 제어단과 연결되고, 제11 제어 가능 스위치의 제1 단은 제4 클럭 신호를 수신하고, 제11 제어 가능 스위치의 제2 단은 제3 커패시터의 제2 단과 연결되고, 제3 스캔 신호를 출력한다.

그 중, 풀다운 회로는 제12 제어 가능 스위치, 제13 제어 가능 스위치, 제14 제어 가능 스위치, 제15 제어 가능 스위치, 제16 제어 가능 스위치, 제17 제어 가능 스위치 및 제4 커패시터를 포함하고, 제12 제어 가능 스위치의 제어단, 제13 제어 가능 스위치의 제어단, 제14 제어 가능 스위치의 제어단, 제15 제어 가능 스위치의 제어단, 제16 제어 가능 스위치의 제어단, 제17 제어 가능 스위치의 제어단 및 제4 커패시터의 제1 단은 풀다운 제어 회로와 연결되고, 제12 제어 가능 스위치의 제2 단, 제13 제어 가능 스위치의 제2 단, 제14 제어 가능 스위치의 제2 단, 제15 제어 가능 스위치의 제2 단, 제16 제어 가능 스위치의 제2 단, 제17 제어 가능 스위치의 제2 단 및 제4 커패시터의 제2 단은 제2 기준 전압을 수신하고, 제12 제어 가능 스위치의 제1 단은 제3 제어 가능 스위치의 제2 단과 연결되고, 제13 제어 가능 스위치의 제1 단은 제1 커패시터의 제2 단과 연결되고, 제14 제어 가능 스위치의 제1 단은 제6 제어 가능 스위치의 제2 단과 연결되고, 제15 제어 가능 스위치의 제1 단은 제2 커패시터의 제2 단과 연결되고, 제16 제어 가능 스위치의 제1 단은 제9 제어 가능 스위치의 제2 단과 연결되고, 제17 제어 가능 스위치의 제1 단은 제3 커패시터의 제2 단과 연결된다.

그 중, 풀다운 제어 회로는 제18 제어 가능 스위치, 제19 제어 가능 스위치, 제20 제어 가능 스위치 및 제5 커패시터를 포함하고, 제18 제어 가능 스위치의 제어단 및 제19 제어 가능 스위치의 제어단은 제3 제어 가능 스위치의 제2 단과 연결되고, 제18 제어 가능 스위치의 제2 단 및 제19 제어 가능 스위치의 제2 단은 제2 기준 전압을 수신하고, 제18 제어 가능 스위치의 제1 단은 제5 커패시터의 제2 단 및 제20 제어 가능 스위치의 제어단과 연결되고, 제5 커패시터의 제1 단은 제1 클럭 신호를 수신하고, 제20 제어 가능 스위치의 제1 단은 제1 기준 전압을 수신하고, 제20 제어 가능 스위치의 제2 단 및 제19 제어 가능 스위치의 제1 단은 제12 제어 가능 스위치의 제어단과 연결된다.

그 중, 제1 기준 전압은 하이 레벨이고, 제2 기준 전압은 로우 레벨이다.

그 중, 제1 내지 제20 제어 가능 스위치는 N형 박막 트랜지스터이고, 제1 내지 제20 제어 가능 스위치의 제어단, 제1 단 및 제2 단은 각각 N형 박막 트랜지스터의 게이트, 소스 및 드레인과 각각 대응한다.

그 중, 제1 내지 제20 제어 가능 스위치는 P형 박막 트랜지스터이고, 제1 내지 제20 제어 가능 스위치의 제어단, 제1 단 및 제2 단은 각각 P형 박막 트랜지스터의 게이트, 소스 및 드레인과 대응한다.

상술한 기술문제를 해결하기 위해, 본 발명에서 사용한 다른 기술방안은, 캐스케이드 접속된 다수의 스캔 구동부를 포함하는 스캔 구동 회로를 포함하는 평면 디스플레이 장치를 제공하며, 각 스캔 구동부는,

종래 기술의 경우와 달리, 본 발명의 스캔 구동부는 정역방향 스캐닝 회로, 출력 회로, 풀다운 회로 및 풀다운 제어 회로를 포함하고, 정역방향 스캐닝 회로는 정방향 스캐닝 또는 역방향 스캐닝을 진행하도록 스캔 구동부를 제어하고, 출력 회로는 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하고, 본 발명은 정역방향 스캐닝 회로, 풀다운 회로 및 풀다운 제어 회로를 공용하여 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하는 것을 통해, 스캔 구동 회로의 박막 트랜지스터의 수를 줄여, 공간을 절약함으로써, 좁은 프레임 설계를 용이하게 한다.

본 발명의 실시예 중의 기술방안을 보다 명확하게 설명하기 위해, 이하에서는 실시예의 설명에서 사용해야 할 도면에 대해 간단하게 소개할 것이며, 자명한 것은, 이하의 설명에서 도면은 본 발명의 일부 실시예일 뿐, 당업자는 창조적인 노동이 없이도 이러한 도면에 따라 다른 도면을 얻을 수 있다.
도 1은 본 발명의 실시예 1에 따른 스캔 구동 회로의 구조 개략도이다.
도 2는 도 1의 스캔 구동부의 회로도이다.
도 3은 도 1의 스캔 구동 회로의 정방향 스캔 타이밍도이다.
도 4는 도 1의 스캔 구동 회로의 역방향 스캔 타이밍도이다.
도 5는 도 1의 스캔 구동 회로의 시뮬레이션 타이밍도이다.
도 6은 본 발명의 실시예 2에 따른 스캔 구동부의 회로도이다.
도 7은 본 발명의 실시예 1에 따른 평면 디스플레이 장치의 구조 개략도이다.

이하, 본 발명의 실시예의 도면을 결합하여, 본 발명의 실시예 중의 기술방안에 대해 명확하고 완전하게 설명할 것이며, 분명한 것은, 설명된 실시예는 본 발명의 일부 실시예일 뿐, 모든 실시예가 아니다. 본 발명의 실시예에 기초하여, 당업자가 창조적인 노동이 없이 얻은 모든 기타 실시예는 모두 본 발명의 보호 범위에 속한다.

도 1 내지 도 2를 참고하면, 도 1은 본 발명의 실시예 1의 스캔 구동 회로의 구조 개략도이고, 도 2는 도 1의 스캔 구동부의 회로도이다. 도 1에 도시된 바와 같이, 본 실시예에 개시된 스캔 구동 회로(10)는 캐스케이드 접속된 다수의 스캔 구동부(11)를 포함하고, 각 스캔 구동부(11)는 3개의 스캔 신호를 출력하고, 예를 들면 제1 스캔 구동부(11)는 스캔 신호Gate1, Gate2 및 Gate3를 출력한다. 각 스캔 구동부(11)는 모두 제1 클럭 신호(CK1), 제2 클럭 신호(CK2), 제3 클럭 신호(CK3) 및 제4 클럭 신호(CK4)와 연결된다.

도 2에 도시된 바와 같이, 각 스캔 구동부(11)는 정역방향 스캐닝 회로(12), 출력 회로(13), 풀다운 회로(14) 및 풀다운 제어 회로(15)를 포함한다.

그 중, 정역방향 스캐닝 회로(11)는 제1 스캔 제어 신호(U2D)(Up to Down), 제2 스캔 제어 신호(D2U)(Down to Up), 구동 신호(STV) 및 다음 스테이지의 스캔 신호(Gaten+6)를 수신한다. 정역방향 스캐닝 회로(11)는 제1 스캔 제어 신호(U2D), 제2 스캔 제어 신호(D2U), 구동 신호(STV) 및 다음 스테이지의 스캔 신호(Gaten+6)에 따라 정역방향 제어 신호(CLn)를 출력하고, 정역방향 제어 신호(CLn)는 정방향 스캐닝 또는 역방향 스캐닝을 진행하도록 스캔 구동부(11)를 제어한다.

출력 회로(13)는 정역방향 스캐닝 회로(12)와 연결되고, 출력 회로(13)는 제1 클럭 신호(CK1), 제2 클럭 신호(CK2), 제3 클럭 신호(CK3), 제4 클럭 신호(CK4)를 수신하고 정역방향 스캐닝 회로(12)로부터 정역방향 제어 신호(CLn)를 수신하다. 또한 출력 회로(13)는 제1 스캔 신호(Gaten), 제2 스캔 신호(Gaten+1) 및 제3 스캔 신호(Gaten+3)를 출력하고;

풀다운 회로(14)는 출력 회로(13)와 연결되고, 풀다운 회로(14)는 제1 노드(Pn)에 대해 풀업 충전 또는 풀다운 방전을 진행한다.

풀다운 제어 회로(15)는 풀다운 회로(14)와 연결되고, 풀다운 제어 회로(15)는 제1 클럭 신호(CK1) 및 제1 기준 전압(V1)을 수신하고, 풀다운 제어 회로(15)는 제1 스캔 신호(Gaten), 제2 스캔 신호(Gaten+1) 및 제3 스캔 신호(Gaten+3)에 대해 풀다운 제어를 진행하도록, 제1 클럭 신호(CK1) 및 제1 기준 전압(V1)에 따라 제1 노드(Pn)를 제어한다.

이하에서는 제1 스테이지 스캔 구동부(11)로 스캔 구동부(11)의 회로도를 설명한다.

출력 회로(13)는 제1 출력 회로(131), 제2 출력 회로(132) 및 제3 출력 회로(133)를 포함하고, 제1 출력 회로(131)는 정역방향 제어 신호(CL1), 제1 클럭 신호(CK1) 및 제2 클럭 신호(CK2)에 따라 제1 스캔 신호(Gate1)를 출력하고, 제2 출력 회로(132)는 제2 클럭 신호(CK2), 제3 클럭 신호(CK3) 및 제1 스캔 신호(Gate1)에 따라 제2 스캔 신호(Gate2)를 출력하고, 제3 출력 회로(133)는 제3 클럭 신호(CK3), 제4 클럭 신호 및 제2 스캔 신호(Gate2)에 따라 제3 스캔 신호(Gate3)를 출력한다.

정역방향 스캐닝 회로(12)는 제1 제어 가능 스위치(T1) 및 제2 제어 가능 스위치(T2)를 포함하고, 제1 제어 가능 스위치(T1)의 제어단은 제1 스캔 제어 신호(U2D)를 수신하고, 제1 제어 가능 스위치(T1)의 제1 단은 구동 신호(STV)를 수신하고, 제1 제어 가능 스위치(T1)의 제2 단 및 제2 제어 가능 스위치(T2)의 제2 단은 출력 회로(13)와 연결되고, 제2 제어 가능 스위치(T2)의 제어단은 제2 스캔 제어 신호(D2T)를 수신하고, 제2 제어 가능 스위치(T2)의 제1 단은 다음 스테이지의 스캔 신호(Gate6)를 수신한다.

제1 출력 회로(131)는 제3 제어 가능 스위치(T3), 제4 제어 가능 스위치(T4), 제5 제어 가능 스위치(T5) 및 제1 커패시터(C1)를 포함하고, 제3 제어 가능 스위치(T3)의 제어단은 제1 클럭 신호(CK1)를 수신하고, 제3 제어 가능 스위치(T3)의 제1 단은 제2 제어 가능 스위치(T2)의 제2 단 및 제1 제어 가능 스위치(T1)의 제2 단과 연결되고, 제3 제어 가능 스위치(T3)의 제2 단은 제4 제어 가능 스위치(T4)의 제1 단과 연결되고, 제4 제어 가능 스위치(T4)의 제어단은 제1 기준 전압(V1)을 수신하고, 제4 제어 가능 스위치(T4)의 제2 단은 제1 커패시터(C1)의 제1 단 및 제5 제어 가능 스위치(T5)의 제어단과 연결되고, 제5 제어 가능 스위치(T5)의 제1 단은 제2 클럭 신호(CK2)를 수신하고, 제5 제어 가능 스위치(T5)의 제2 단은 제1 커패시터(C1)의 제2 단과 연결되고, 제1 스캔 신호(Gate1)를 출력한다. 그 중, 제3 제어 가능 스위치(T3)의 제2 단과 제4 제어 가능 스위치(T4)의 제1 단의 연결부분이 제2 노드(H1)이고, 제1 커패시터(C1)의 제1 단과 제5 제어 가능 스위치(T5)의 제어단의 연결부분이 제3 노드(Q1)이다.

제2 출력 회로(132)는 제6 제어 가능 스위치(T6), 제7 제어 가능 스위치(T7), 제8 제어 가능 스위치(T8) 및 제2 커패시터(C2)를 포함하고, 제6 제어 가능 스위치(T6)의 제1 단은 제1 커패시터(C1)의 제2 단 및 제5 제어 가능 스위치(T5)의 제2 단과 연결되고, 제6 제어 가능 스위치(T6)의 제어단은 제2 클럭 신호(CK2)를 수신하고, 제6 제어 가능 스위치(T6)의 제2 단은 제7 제어 가능 스위치(T7)의 제1 단과 연결되고, 제7 제어 가능 스위치(T7)의 제어단은 제1 기준 전압(V1)을 수신하고, 제7 제어 가능 스위치(T7)의 제2 단은 제2 커패시터(C2)의 제1 단 및 제8 제어 가능 스위치(T8)의 제어단과 연결되고, 제8 제어 가능 스위치(T8)의 제1 단은 제3 클럭 신호(CK3)를 수신하고, 제8 제어 가능 스위치(T8)의 제2 단은 제2 커패시터(C2)의 제2 단과 연결되고, 제2 스캔 신호(Gate2)를 출력한다. 그 중, 제2 커패시터(C2)의 제1 단과 제8 제어 가능 스위치(T8)의 제어단의 연결부분이 제4 노드(Q2)이다.

제3 출력 회로(133)는 제9 제어 가능 스위치(T9), 제10 제어 가능 스위치(T10), 제11 제어 가능 스위치(T11) 및 제3 커패시터(C3)를 포함하고, 제9 제어 가능 스위치(T9)의 제1 단은 제2 커패시터(C2)의 제2 단과 연결되고, 제9 제어 가능 스위치(T9)의 제어단은 제3 클럭 신호(CK3)를 수신하고, 제9 제어 가능 스위치(T9)의 제2 단은 제10 제어 가능 스위치(T10)의 제1 단과 연결되고, 제10 제어 가능 스위치(T10)의 제어단은 제1 기준 전압(V1)을 수신하고, 제10 제어 가능 스위치(T10)의 제2 단은 제3 커패시터(C3)의 제1 단 및 제11 제어 가능 스위치(T11)의 제어단과 연결되고, 제11 제어 가능 스위치(T11)의 제1 단은 제4 클럭 신호를 수신하고, 제11 제어 가능 스위치(T11)의 제2 단은 제3 커패시터(C3)의 제2 단과 연결되고, 제3 스캔 신호(Gate3)를 출력한다. 그 중, 제3 커패시터(C3)의 제1 단과 제11 제어 가능 스위치(T11)의 제어단의 연결부분이 제5 노드(Q3)이다.

풀다운 회로는 제12 제어 가능 스위치(T12), 제13 제어 가능 스위치(T13), 제14 제어 가능 스위치(T14), 제15 제어 가능 스위치(T15), 제16 제어 가능 스위치(T16), 제17 제어 가능 스위치(T17) 및 제4 커패시터(C4)를 포함하고, 제12 제어 가능 스위치(T12)의 제어단, 제13 제어 가능 스위치(T13)의 제어단, 제14 제어 가능 스위치(T14)의 제어단, 제15 제어 가능 스위치(T15)의 제어단, 제16 제어 가능 스위치(T16)의 제어단, 제17 제어 가능 스위치(T17)의 제어단 및 제4 커패시터(C4)의 제1 단은 풀다운 제어 회로와 연결되고, 제12 제어 가능 스위치(T12)의 제2 단, 제13 제어 가능 스위치(T13)의 제2 단, 제14 제어 가능 스위치(T14)의 제2 단, 제15 제어 가능 스위치(T15)의 제2 단, 제16 제어 가능 스위치(T16)의 제2 단, 제17 제어 가능 스위치(T17)의 제2 단 및 제4 커패시터(C4)의 제2 단은 제2 기준 전압(V2)을 수신하고, 제12 제어 가능 스위치(T12)의 제1 단은 제3 제어 가능 스위치(T3)의 제2 단과 연결되고, 제13 제어 가능 스위치(T13)의 제1 단은 제1 커패시터(C1)의 제2 단과 연결되고, 제14 제어 가능 스위치(T14)의 제1 단은 제6 제어 가능 스위치(T6)의 제2 단과 연결되고, 제15 제어 가능 스위치(T15)의 제1 단은 제2 커패시터(C2)의 제2 단과 연결되고, 제16 제어 가능 스위치(T16)의 제1 단은 제9 제어 가능 스위치(T9)의 제2 단과 연결되고, 제17 제어 가능 스위치(T17)의 제1 단은 제3 커패시터(C3)의 제2 단과 연결된다. 그 중, 제12 제어 가능 스위치(T12)의 제어단, 제13 제어 가능 스위치(T13)의 제어단 및 제4 커패시터(C4)의 제1 단의 연결부분이 제1 노드(P1)이다.

풀다운 제어 회로는 제18 제어 가능 스위치(T18), 제19 제어 가능 스위치(T19), 제20 제어 가능 스위치(T20) 및 제5 커패시터(C5)를 포함하고, 제18 제어 가능 스위치(T18)의 제어단 및 제19 제어 가능 스위치(T19)의 제어단은 제3 제어 가능 스위치(T3)의 제2 단과 연결되고, 제18 제어 가능 스위치(T18)의 제2 단 및 제19 제어 가능 스위치(T19)의 제2 단은 제2 기준 전압(V2)을 수신하고, 제18 제어 가능 스위치(T18)의 제1 단은 제5 커패시터(C5)의 제2 단 및 제20 제어 가능 스위치(T20)의 제어단과 연결되고, 제5 커패시터(C5)의 제1 단은 제1 클럭 신호(CK1)를 수신하고, 제20 제어 가능 스위치(T20)의 제1 단은 제1 기준 전압(V1)을 수신하고, 제20 제어 가능 스위치(T20)의 제2 단 및 제19 제어 가능 스위치(T19)의 제1 단은 제12 제어 가능 스위치(T12)의 제어단과 연결된다. 그 중, 제18 제어 가능 스위치(T18)의 제1 단, 제5 커패시터(C5)의 제2 단 및 제20 제어 가능 스위치(T20)의 제어단의 연결부분이 제6 노드(M1)이다.

바람직하게는, 제1 기준 전압(V1)은 하이 레벨이고, 제2 기준 전압(V2)은 로우 레벨이다.

바람직하게는, 제1 제어 가능 스위치(T1) 내지 제20 제어 가능 스위치(T20)는 N형 박막 트랜지스터이고, 제1 제어 가능 스위치(T1) 내지 제20 제어 가능 스위치(T20)의 제어단, 제1 단 및 제2 단은 각각 N형 박막 트랜지스터의 게이트, 소스 및 드레인과 대응한다.

이하에서는, 도 3을 결합하여 본 실시예에 개시된 스캔 구동부(11)의 정방향 스캔의 작동 원리를 상세하게 설명한다.

스캔 구동부(11)가 정방향 스캔을 진행할 경우, 제1 스캔 제어 신호(U2D)는 하이 레벨이고, 제2 스캔 제어 신호(D2U)는 로우 레벨이고, 제1 제어 가능 스위치(T1)는 턴온되고, 제2 제어 가능 스위치(T2)는 턴 오프된다. 구동 신호(STV)의 하이 레벨 펄스 신호 및 제1 클럭 신호(CK1)의 하이 레벨펄스 신호가 들어오면, 제2 노드(H1) 및 제3 노드(Q1)는 하이 레벨로 풀업 충전되고, 이때 제5 제어 가능 스위치(T5), 제19 제어 가능 스위치(T19) 및 제18 제어 가능 스위치(T18)는 턴온되고, 제6 노드(M1) 및 제1 노드(P1)는 로우 레벨로 풀다운 방전되고, 제20 제어 가능 스위치(T20), 제12 제어 가능 스위치(T12), 제13 제어 가능 스위치(T13), 제14 제어 가능 스위치(T14), 제15 제어 가능 스위치(T15), 제16 제어 가능 스위치(T16) 및 제17 제어 가능 스위치(T17)는 턴 오프된다.

제2 클럭 신호(CK2)의 하이 레벨 펄스 신호가 들어오면, 제1 스캔 신호(Gate1)는 하이 레벨 펄스 신호이고, 즉 제1 스테이지 게이트 구동 신호를 생성한다. 이때, 제6 제어 가능 스위치(T6)는 턴온되고, 제4 노드(Q2)는 하이 레벨로 충전되고, 제8 제어 가능 스위치(T8)는 턴온된다.

제3 클럭 신호(CK3)의 하이 레벨 펄스 신호가 들어오면, 제2 스캔 신호(Gate2)는 하이 레벨펄스 신호이고, 즉 제2 스테이지 게이트 구동 신호를 생성한다. 이때, 제9 제어 가능 스위치(T9)가 턴온되며, 제5 노드(Q3)는 하이 레벨로 충전되고, 제11 제어 가능 스위치(T11)는 턴온된다.

제4 클럭 신호(CK4)의 하이 레벨 펄스 신호가 들어오면, 제3 스캔 신호(Gate3)는 하이 레벨 펄스 신호이고, 즉 제3 스테이지 게이트 구동 신호를 생성한다.

제1 클럭 신호(CK1)의 하이 레벨 펄스 신호가 다시 들어오면, 제2 노드(H1) 및 제3 노드(Q1)는 로우 레벨로 풀다운 방전되고, 제18 제어 가능 스위치(T18) 및 제19 제어 가능 스위치(T19)는 턴 오프되고, 제6 노드(M1)는 플로팅 상태(Floatingate)가 되고, 제1 클럭 신호(CK1)의 하이 레벨 펄스 신호로 인해 제6 노드(M1)는 하이 레벨로 부트스트랩되고, 제20 제어 가능 스위치(T20)는 턴온되고, 제1 노드(P1)는 하이 레벨로 풀업 충전되고, 제12 제어 가능 스위치(T12), 제13 제어 가능 스위치(T13), 제14 제어 가능 스위치(T14), 제15 제어 가능 스위치(T15), 제16 제어 가능 스위치(T16) 및 제17 제어 가능 스위치(T17)는 턴온되고, 제3 노드(Q1), 제4 노드(Q2), 제5 노드(Q3), 제1 스캔 신호(Gate1), 제2 스캔 신호(Gate2) 및 제3 스캔 신호(Gate3)는 로우 레벨을 안정적으로 출력한다.

도 4에 도시된 바와 같이, 본 실시예에 개시된 스캔 구동부(11)의 역방향 스캔의 작동 원리는 상술한 스캔 구동부(11)의 정방향 스캔의 작동 원리와 유사하므로, 설명을 생략한다.

도 5에 도시된 바와 같이, 본 발명의 스캔 구동 회로(10)의 기능은 설명한 바와 일치하며 멀티 스테이지들 사이에서의 전송도 양호하게 작동할 수 있다.

본 실시예는 정역방향 스캐닝 회로(12), 풀다운 회로(14) 및 풀다운 제어 회로(15)를 공용하여 제1 스캔 신호(Gaten), 제2 스캔 신호(Gaten+1) 및 제3 스캔 신호(Gaten+3)를 출력하는 것을 통해, 스캔 구동 회로(10)의 박막 트랜지스터의 수를 줄여, 공간을 절약함으로써, 좁은 프레임 설계를 용이하게 한다.

도 6에 도시된 바와 같이, 본 발명은 실시예 2에 따른 스캔 구동부를 더 제공하며, 실시예 1에 개시된 스캔 구동부(10)와의 차이점은 제1 내지 제20 제어 가능 스위치는 P형 박막 트랜지스터이고, 제1 내지 제20 제어 가능 스위치의 제어단, 제1 단 및 제2 단은 각각 P형 박막 트랜지스터의 게이트, 소스 및 드레인과 대응하는 것이다. 기타 실시예에서, 제1 내지 제20 제어 가능 스위치는 다른 종류의 스위치일 수도 있고, 본 발명의 목적을 실현할 수 있으면 된다.

도 7에 도시된 바와 같이, 본 발명은 실시예 1에 따른 평면 디스플레이 장치를 더 제공한다. 도 7에 도시된 바와 같이, 평면 디스플레이 장치는 상술한 스캔 구동 회로를 포함하고, 스캔 구동 회로는 평면 디스플레이 장치의 양측에 설치된다. 평면 디스플레이 장치 내의 다른 소자 및 기능은 종래의 평면 디스플레이 장치의 소자 및 기능과 동일하므로 설명을 생략한다. 평면 디스플레이 장치는 LCD 또는 OLED이다.

결론적으로, 본 발명의 스캔 구동부는 정역방향 스캐닝 회로, 출력 회로, 풀다운 회로 및 풀다운 제어 회로를 포함하고, 정역방향 스캐닝 회로는 정방향 스캐닝 또는 역방향 스캐닝을 진행하도록 스캔 구동부를 제어하고, 출력 회로는 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하고, 본 발명은 정역방향 스캐닝 회로, 풀다운 회로 및 풀다운 제어 회로를 공용하여 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하는 것을 통해, 스캔 구동 회로의 박막 트랜지스터의 수를 줄여, 공간을 절약함으로써, 좁은 프레임 설계를 용이하게 한다.

이상은 본 발명의 실시예일 뿐, 본 발명의 특허청구범위를 한정하기 위한 것은 아니며, 본 발명의 설명서 및 도면 내용을 이용하여 진행한 등가 구조 또는 등가적 공정 변경, 또는 기타 관련 기술분야에 직접 또는 간접적으로 적용한 경우, 모두 본 발명의 특허청구범위에 포함된다.

Claims

스캔 구동 회로에 있어서,
상기 스캔 구동 회로는 캐스케이드 접속된 다수의 스캔 구동부를 포함하고, 각 상기 스캔 구동부는,
제1 스캔 제어 신호, 제2 스캔 제어 신호, 구동 신호 및 다음 스테이지의 스캔 신호를 수신하고, 정방향 스캐닝 또는 역방향 스캐닝을 진행하도록 상기 스캔 구동부를 제어하기 위한 정역방향 제어 신호를 출력하는 정역방향 스캐닝 회로;
상기 정역방향 스캐닝 회로와 연결되어, 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호, 제4 클럭 신호를 수신하고 상기 정역방향 스캐닝 회로로부터 상기 정역방향 제어 신호를 수신하고, 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하는 출력 회로;
상기 출력 회로와 연결되어, 제1 노드에 대해 풀업 충전 또는 풀다운 방전을 진행하는 풀다운 회로; 및
상기 풀다운 회로와 연결되어, 상기 제1 클럭 신호 및 제1 기준 전압을 수신하고, 상기 제1 스캔 신호, 상기 제2 스캔 신호 및 상기 제3 스캔 신호에 대해 풀다운 제어를 진행하도록 상기 제1 노드를 제어하는 풀다운 제어 회로;
를 포함하는 스캔 구동 회로.
제1항에 있어서,
상기 출력 회로는 제1 출력 회로, 제2 출력 회로 및 제3 출력 회로를 포함하고, 상기 제1 출력 회로는 상기 정역방향 제어 신호, 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 따라 상기 제1 스캔 신호를 출력하고, 상기 제2 출력 회로는 상기 제2 클럭 신호, 상기 제3 클럭 신호 및 상기 제1 스캔 신호에 따라 상기 제2 스캔 신호를 출력하고, 상기 제3 출력 회로는 상기 제3 클럭 신호, 상기 제4 클럭 신호 및 상기 제2 스캔 신호에 따라 상기 제3 스캔 신호를 출력하는, 스캔 구동 회로.
제2항에 있어서,
상기 정역방향 스캐닝 회로는 제1 제어 가능 스위치 및 제2 제어 가능 스위치를 포함하고, 상기 제1 제어 가능 스위치의 제어단은 상기 제1 스캔 제어 신호를 수신하고, 상기 제1 제어 가능 스위치의 제1 단은 상기 구동 신호를 수신하고, 상기 제1 제어 가능 스위치의 제2 단 및 상기 제2 제어 가능 스위치의 제2 단은 상기 출력 회로와 연결되고, 상기 제2 제어 가능 스위치의 제어단은 상기 제2 스캔 제어 신호를 수신하고, 상기 제2 제어 가능 스위치의 제1 단은 상기 다음 스테이지의 스캔 신호를 수신하는, 스캔 구동 회로.
제3항에 있어서,
상기 제1 출력 회로는 제3 제어 가능 스위치, 제4 제어 가능 스위치, 제5 제어 가능 스위치 및 제1 커패시터를 포함하고, 상기 제3 제어 가능 스위치의 제어단은 상기 제1 클럭 신호를 수신하고, 상기 제3 제어 가능 스위치의 제1 단은 상기 제2 제어 가능 스위치의 제2 단 및 상기 제1 제어 가능 스위치의 제2 단과 연결되고, 상기 제3 제어 가능 스위치의 제2 단은 상기 제4 제어 가능 스위치의 제1 단과 연결되고, 상기 제4 제어 가능 스위치의 제어단은 상기 제1 기준 전압을 수신하고, 상기 제4 제어 가능 스위치의 제2 단은 상기 제1 커패시터의 제1 단 및 상기 제5 제어 가능 스위치의 제어단과 연결되고, 상기 제5 제어 가능 스위치의 제1 단은 상기 제2 클럭 신호를 수신하고, 상기 제5 제어 가능 스위치의 제2 단은 상기 제1 커패시터의 제2 단과 연결되고, 상기 제1 스캔 신호를 출력하고;
상기 제2 출력 회로는 제6 제어 가능 스위치, 제7 제어 가능 스위치, 제8 제어 가능 스위치 및 제2 커패시터를 포함하고, 상기 제6 제어 가능 스위치의 제1 단은 상기 제1 커패시터의 제2 단 및 상기 제5 제어 가능 스위치의 제2 단과 연결되고, 상기 제6 제어 가능 스위치의 제어단은 상기 제2 클럭 신호를 수신하고, 상기 제6 제어 가능 스위치의 제2 단은 상기 제7 제어 가능 스위치의 제1 단과 연결되고, 상기 제7 제어 가능 스위치의 제어단은 상기 제1 기준 전압을 수신하고, 상기 제7 제어 가능 스위치의 제2 단은 상기 제2 커패시터의 제1 단 및 상기 제8 제어 가능 스위치의 제어단과 연결되고, 상기 제8 제어 가능 스위치의 제1 단은 상기 제3 클럭 신호를 수신하고, 상기 제8 제어 가능 스위치의 제2 단은 상기 제2 커패시터의 제2 단과 연결되고, 상기 제2 스캔 신호를 출력하고;
상기 제3 출력 회로는 제9 제어 가능 스위치, 제10 제어 가능 스위치, 제11 제어 가능 스위치 및 제3 커패시터를 포함하고, 상기 제9 제어 가능 스위치의 제1 단은 상기 제2 커패시터의 제2 단과 연결되고, 상기 제9 제어 가능 스위치의 제어단은 상기 제3 클럭 신호를 수신하고, 상기 제9 제어 가능 스위치의 제2 단은 상기 제10 제어 가능 스위치의 제1 단과 연결되고, 상기 제10 제어 가능 스위치의 제어단은 상기 제1 기준 전압을 수신하고, 상기 제10 제어 가능 스위치의 제2 단은 상기 제3 커패시터의 제1 단 및 상기 제11 제어 가능 스위치의 제어단과 연결되고, 상기 제11 제어 가능 스위치의 제1 단은 상기 제4 클럭 신호를 수신하고, 상기 제11 제어 가능 스위치의 제2 단은 상기 제3 커패시터의 제2 단과 연결되고, 상기 제3 스캔 신호를 출력하는, 스캔 구동 회로.
제4항에 있어서,
상기 풀다운 회로는 제12 제어 가능 스위치, 제13 제어 가능 스위치, 제14 제어 가능 스위치, 제15 제어 가능 스위치, 제16 제어 가능 스위치, 제17 제어 가능 스위치 및 제4 커패시터를 포함하고, 상기 제12 제어 가능 스위치의 제어단, 상기 제13 제어 가능 스위치의 제어단, 상기 제14 제어 가능 스위치의 제어단, 상기 제15 제어 가능 스위치의 제어단, 상기 제16 제어 가능 스위치의 제어단, 상기 제17 제어 가능 스위치의 제어단 및 상기 제4 커패시터의 제1 단은 상기 풀다운 제어 회로와 연결되고, 상기 제12 제어 가능 스위치의 제2 단, 상기 제13 제어 가능 스위치의 제2 단, 상기 제14 제어 가능 스위치의 제2 단, 상기 제15 제어 가능 스위치의 제2 단, 상기 제16 제어 가능 스위치의 제2 단, 상기 제17 제어 가능 스위치의 제2 단 및 상기 제4 커패시터의 제2 단은 제2 기준 전압을 수신하고, 상기 제12 제어 가능 스위치의 제1 단은 상기 제3 제어 가능 스위치의 제2 단과 연결되고, 상기 제13 제어 가능 스위치의 제1 단은 상기 제1 커패시터의 제2 단과 연결되고, 상기 제14 제어 가능 스위치의 제1 단은 상기 제6 제어 가능 스위치의 제2 단과 연결되고, 상기 제15 제어 가능 스위치의 제1 단은 상기 제2 커패시터의 제2 단과 연결되고, 상기 제16 제어 가능 스위치의 제1 단은 상기 제9 제어 가능 스위치의 제2 단과 연결되고, 상기 제17 제어 가능 스위치의 제1 단은 상기 제3 커패시터의 제2 단과 연결되는, 스캔 구동 회로.
제5항에 있어서,
상기 풀다운 제어 회로는 제18 제어 가능 스위치, 제19 제어 가능 스위치, 제20 제어 가능 스위치 및 제5 커패시터를 포함하고, 상기 제18 제어 가능 스위치의 제어단 및 상기 제19 제어 가능 스위치의 제어단은 상기 제3 제어 가능 스위치의 제2 단과 연결되고, 상기 제18 제어 가능 스위치의 제2 단 및 상기 제19 제어 가능 스위치의 제2 단은 상기 제2 기준 전압을 수신하고, 상기 제18 제어 가능 스위치의 제1 단은 상기 제5 커패시터의 제2 단 및 상기 제20 제어 가능 스위치의 제어단과 연결되고, 상기 제5 커패시터의 제1 단은 상기 제1 클럭 신호를 수신하고, 상기 제20 제어 가능 스위치의 제1 단은 상기 제1 기준 전압을 수신하고, 상기 제20 제어 가능 스위치의 제2 단 및 상기 제19 제어 가능 스위치의 제1 단은 상기 제12 제어 가능 스위치의 제어단과 연결되는, 스캔 구동 회로.
제6항에 있어서,
상기 제1 기준 전압은 하이 레벨이고, 상기 제2 기준 전압은 로우 레벨인, 스캔 구동 회로.
제6항에 있어서,
상기 제1 내지 제20 제어 가능 스위치는 N형 박막 트랜지스터이고, 상기 제1 내지 제20 제어 가능 스위치의 제어단, 제1 단 및 제2 단은 각각 상기 N형 박막 트랜지스터의 게이트, 소스 및 드레인과 대응하는, 스캔 구동 회로.
제6항에 있어서,
상기 제1 내지 제20 제어 가능 스위치는 P형 박막 트랜지스터이고, 상기 제1 내지 제20 제어 가능 스위치의 제어단, 제1 단 및 제2 단은 각각 상기 P형 박막 트랜지스터의 게이트, 소스 및 드레인과 대응하는 스캔 구동 회로.
평면 디스플레이 장치에 있어서,
상기 평면 디스플레이 장치는 스캔 구동 회로를 포함하고,
상기 스캔 구동 회로는 캐스케이드 접속된 다수의 스캔 구동부를 포함하고, 각 스캔 구동부는,
제1 스캔 제어 신호, 제2 스캔 제어 신호, 구동 신호 및 다음 스테이지의 스캔 신호를 수신하고, 정방향 스캐닝 또는 역방향 스캐닝을 진행하도록 스캔 구동부를 제어하기 위한 정역방향 제어 신호를 출력하는 정역방향 스캐닝 회로;
상기 정역방향 스캐닝 회로와 연결되어, 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호, 제4 클럭 신호를 수신하고, 정역방향 스캐닝 회로로부터 정역방향 제어 신호를 수신하고, 제1 스캔 신호, 제2 스캔 신호 및 제3 스캔 신호를 출력하는 출력 회로;
상기 출력 회로와 연결되어, 제1 노드에 대해 풀업 충전 또는 풀다운 방전을 진행하는 풀다운 회로; 및
상기 풀다운 회로와 연결되어, 상기 제1 클럭 신호 및 제1 기준 전압을 수신하고, 상기 제1 스캔 신호, 상기 제2 스캔 신호 및 상기 제3 스캔 신호에 대해 풀다운 제어를 진행하도록 제1 노드를 제어하는 풀다운 제어 회로;
를 포함하는 평면 디스플레이 장치.
제10항에 있어서,
상기 출력 회로는 제1 출력 회로, 제2 출력 회로 및 제3 출력 회로를 포함하고, 상기 제1 출력 회로는 상기 정역방향 제어 신호, 상기 제1 클럭 신호 및 상기 제2 클럭 신호에 따라 상기 제1 스캔 신호를 출력하고, 상기 제2 출력 회로는 상기 제2 클럭 신호, 상기 제3 클럭 신호 및 상기 제1 스캔 신호에 따라 상기 제2 스캔 신호를 출력하고, 상기 제3 출력 회로는 상기 제3 클럭 신호, 상기 제4 클럭 신호 및 상기 제2 스캔 신호에 따라 상기 제3 스캔 신호를 출력하는, 평면 디스플레이 장치.
제11항에 있어서,
상기 정역방향 스캐닝 회로는 제1 제어 가능 스위치 및 제2 제어 가능 스위치를 포함하고, 상기 제1 제어 가능 스위치의 제어단은 상기 제1 스캔 제어 신호를 수신하고, 상기 제1 제어 가능 스위치의 제1 단은 상기 구동 신호를 수신하고, 상기 제1 제어 가능 스위치의 제2 단 및 상기 제2 제어 가능 스위치의 제2 단은 상기 출력 회로와 연결되고, 상기 제2 제어 가능 스위치의 제어단은 상기 제2 스캔 제어 신호를 수신하고, 상기 제2 제어 가능 스위치의 제1 단은 상기 다음 스테이지의 스캔 신호를 수신하는, 평면 디스플레이 장치.
제12항에 있어서,
상기 제1 출력 회로는 제3 제어 가능 스위치, 제4 제어 가능 스위치, 제5 제어 가능 스위치 및 제1 커패시터를 포함하고, 상기 제3 제어 가능 스위치의 제어단은 상기 제1 클럭 신호를 수신하고, 상기 제3 제어 가능 스위치의 제1 단은 상기 제2 제어 가능 스위치의 제2 단 및 상기 제1 제어 가능 스위치의 제2 단과 연결되고, 상기 제3 제어 가능 스위치의 제2 단은 상기 제4 제어 가능 스위치의 제1 단과 연결되고, 상기 제4 제어 가능 스위치의 제어단은 상기 제1 기준 전압을 수신하고, 상기 제4 제어 가능 스위치의 제2 단은 상기 제1 커패시터의 제1 단 및 상기 제5 제어 가능 스위치의 제어단과 연결되고, 상기 제5 제어 가능 스위치의 제1 단은 상기 제2 클럭 신호를 수신하고, 상기 제5 제어 가능 스위치의 제2 단은 상기 제1 커패시터의 제2 단과 연결되고, 상기 제1 스캔 신호를 출력하고,
상기 제2 출력 회로는 제6 제어 가능 스위치, 제7 제어 가능 스위치, 제8 제어 가능 스위치 및 제2 커패시터를 포함하고, 상기 제6 제어 가능 스위치의 제1 단은 상기 제1 커패시터의 제2 단 및 상기 제5 제어 가능 스위치의 제2 단과 연결되고, 상기 제6 제어 가능 스위치의 제어단은 상기 제2 클럭 신호를 수신하고, 상기 제6 제어 가능 스위치의 제2 단은 상기 제7 제어 가능 스위치의 제1 단과 연결되고, 상기 제7 제어 가능 스위치의 제어단은 상기 제1 기준 전압을 수신하고, 상기 제7 제어 가능 스위치의 제2 단은 상기 제2 커패시터의 제1 단 및 상기 제8 제어 가능 스위치의 제어단과 연결되고, 상기 제8 제어 가능 스위치의 제1 단은 상기 제3 클럭 신호를 수신하고, 상기 제8 제어 가능 스위치의 제2 단은 상기 제2 커패시터의 제2 단과 연결되고, 상기 제2 스캔 신호를 출력하고;
상기 제3 출력 회로는 제9 제어 가능 스위치, 제10 제어 가능 스위치, 제11 제어 가능 스위치 및 제3 커패시터를 포함하고, 상기 제9 제어 가능 스위치의 제1 단은 상기 제2 커패시터의 제2 단과 연결되고, 상기 제9 제어 가능 스위치의 제어단은 상기 제3 클럭 신호를 수신하고, 상기 제9 제어 가능 스위치의 제2 단은 상기 제10 제어 가능 스위치의 제1 단과 연결되고, 상기 제10 제어 가능 스위치의 제어단은 상기 제1 기준 전압을 수신하고, 상기 제10 제어 가능 스위치의 제2 단은 상기 제3 커패시터의 제1 단 및 상기 제11 제어 가능 스위치의 제어단과 연결되고, 상기 제11 제어 가능 스위치의 제1 단은 상기 제4 클럭 신호를 수신하고, 상기 제11 제어 가능 스위치의 제2 단은 상기 제3 커패시터의 제2 단과 연결되고, 상기 제3 스캔 신호를 출력하는, 평면 디스플레이 장치.
제13항에 있어서,
상기 풀다운 회로는 제12 제어 가능 스위치, 제13 제어 가능 스위치, 제14 제어 가능 스위치, 제15 제어 가능 스위치, 제16 제어 가능 스위치, 제17 제어 가능 스위치 및 제4 커패시터를 포함하고, 상기 제12 제어 가능 스위치의 제어단, 상기 제13 제어 가능 스위치의 제어단, 상기 제14 제어 가능 스위치의 제어단, 상기 제15 제어 가능 스위치의 제어단, 상기 제16 제어 가능 스위치의 제어단, 상기 제17 제어 가능 스위치의 제어단 및 상기 제4 커패시터의 제1 단은 상기 풀다운 제어 회로와 연결되고, 상기 제12 제어 가능 스위치의 제2 단, 상기 제13 제어 가능 스위치의 제2 단, 상기 제14 제어 가능 스위치의 제2 단, 상기 제15 제어 가능 스위치의 제2 단, 상기 제16 제어 가능 스위치의 제2 단, 상기 제17 제어 가능 스위치의 제2 단 및 상기 제4 커패시터의 제2 단은 상기 제2 기준 전압을 수신하고, 상기 제12 제어 가능 스위치의 제1 단은 상기 제3 제어 가능 스위치의 제2 단과 연결되고, 상기 제13 제어 가능 스위치의 제1 단은 상기 제1 커패시터의 제2 단과 연결되고, 상기 제14 제어 가능 스위치의 제1 단은 상기 제6 제어 가능 스위치의 제2 단과 연결되고, 상기 제15 제어 가능 스위치의 제1 단은 상기 제2 커패시터의 제2 단과 연결되고, 상기 제16 제어 가능 스위치의 제1 단은 상기 제9 제어 가능 스위치의 제2 단과 연결되고, 상기 제17 제어 가능 스위치의 제1 단은 상기 제3 커패시터의 제2 단과 연결되는, 평면 디스플레이 장치.
제14항에 있어서,
상기 풀다운 제어 회로는 제18 제어 가능 스위치, 제19 제어 가능 스위치, 제20 제어 가능 스위치 및 제5 커패시터를 포함하고, 상기 제18 제어 가능 스위치의 제어단 및 상기 제19 제어 가능 스위치의 제어단은 상기 제3 제어 가능 스위치의 제2 단과 연결되고, 상기 제18 제어 가능 스위치의 제2 단 및 상기 제19 제어 가능 스위치의 제2 단은 상기 제2 기준 전압을 수신하고, 상기 제18 제어 가능 스위치의 제1 단은 상기 제5 커패시터의 제2 단 및 상기 제20 제어 가능 스위치의 제어단과 연결되고, 상기 제5 커패시터의 제1 단은 상기 제1 클럭 신호를 수신하고, 상기 제20 제어 가능 스위치의 제1 단은 상기 제1 기준 전압을 수신하고, 상기 제20 제어 가능 스위치의 제2 단 및 상기 제19 제어 가능 스위치의 제1 단은 상기 제12 제어 가능 스위치의 제어단과 연결되는, 평면 디스플레이 장치.
제15항에 있어서,
상기 제1 기준 전압은 하이 레벨이고, 상기 제2 기준 전압은 로우 레벨인, 평면 디스플레이 장치.
제15항에 있어서,
상기 제1 내지 제20 제어 가능 스위치는 N형 박막 트랜지스터이고, 상기 제1 내지 제20 제어 가능 스위치의 제어단, 제1 단 및 제2 단은 각각 상기 N형 박막 트랜지스터의 게이트, 소스 및 드레인과 대응하는, 평면 디스플레이 장치.
제15항에 있어서,
상기 제1 내지 제20 제어 가능 스위치는 P형 박막 트랜지스터이고, 상기 제1 내지 제20 제어 가능 스위치의 제어단, 제1 단 및 제2 단은 각각 상기 P형 박막 트랜지스터의 게이트, 소스 및 드레인과 대응하는, 평면 디스플레이 장치.