JP2004094231A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】　従来のマルチウィンドウ表示装置は、複数の画面データはディスプレイに入力される事前に、ビデオ信号自体に信号処理が行われ、処理後の映像信号がディスプレイに入力され、表示が行われているに過ぎない。そのため複数の画面分のビデオ信号をメモリに保存するため、信号処理を行う回路、例えばＩＣは複雑になってしまった。
【解決手段】　本発明は、複数の画面分の信号線を配置し、いずれか１つの信号線を選択してビデオ信号を表示素子へ供給する画素構成を特徴とする。例えば、２画面の表示を行うとすると、第１の画面用と第２の画面用のビデオ信号が入力される信号線を２本配置し、どちらか一方の信号線を選択し、選択された信号線からのビデオ信号を表示素子へ供給するマルチウィンドウ表示装置である。
【選択図】　図１

Description

　本発明は、ＥＬ表示装置、液晶表示装置、その他の表示装置であって、１つの表示画面に複数の画面を表示するマルチウィンドウ表示装置及びその駆動方法に関する。

　近年、一つの表示画面に、同時に２つ以上の画像（静止画像及び動画像を含む）を表示するマルチウィンドウ表示装置の研究がなされている。　マルチウィンドウ表示装置は、操作の説明を行う画面と、それを実行する画面とを同時に表示したり、カーナビゲーションシステムにおいては、ナビゲーション画面と、車の後部を表示する画面とを同時に表示したりできるため、非常に便利な表示装置である。

　図１１に、従来のマルチウィンドウ表示装置を示す。このマルチウィンドウ表示装置は、一つの表示画面に複数の画面（例えば２画面）を同時に表示させるため、２つの画像情報に応じた第１のビデオ信号、第２のビデオ信号が入力され、集積回路（ＩＣ：Integral　Circuit）１１で信号処理が行われる。そしてＩＣ１１では、２画面の画像情報（互いの位置や大きさの情報も含む）を合成する信号処理が行われる。このようなＩＣ１１で合成されたビデオ信号は、メモリ１２で一旦保持され、信号線駆動回路１３へ入力される。

　そして、走査線駆動回路１４により、画素部１５が有する画素が順次選択され、信号線駆動回路１３から供給されるビデオ信号に基づいて、第１の画面１６と第２の画面１７とが表示される。

　つまり、表示画面からみると、マルチウィンドウ画面を表示させているか否かとは関係なく、単に入力されるビデオ信号に基づいて画面を表示させているだけである。

　このような動作方法の例として、ＰＣ表示制御手段からの信号と、外部からの信号とが、表示合成手段により合成され、表示手段に入力されている方法がある（特許文献１参照）。

　また、特許文献１には、互いの画面の位置や大きさを任意に表示する方法として、表示読み出し制御手段で、表示位置・大きさ制御手段と共に読み出しにおける行アドレスの増加率を変え、表示用メモリから読み出す行を間引く、垂直方向の大きさの制御を施すことが記載されている。

特開平５−２４２２３２号公報

　以上のような表示方法では、ディスプレイに入力される事前に、ビデオ信号自体に信号処理が行われ、処理後の映像信号がディスプレイに入力され、表示が行われているに過ぎない。そのため複数の画面分のビデオ信号をメモリに保存するため、信号処理を行う回路、例えば集積回路は複雑になってしまった。

　また、第１の画面と第２の画面との位置や大きさに関する情報までもメモリに保存するため、より集積回路に負担がかかってしまった。

　そこで本発明は、信号処理を行う集積回路に負担のかからない、マルチウィンドウ表示装置を提供することを課題とする。また本発明は、第１の画面と第２の画面との位置や大きさの制御方法を提供することを課題とする。

　そこで本発明は、複数の画面分の信号線を配置し、いずれか１つの信号線を選択してビデオ信号を表示素子へ供給する画素構成を特徴とする。例えば、２画面の表示を行うとすると、第１の画面用と第２の画面用のビデオ信号が入力される信号線を２本配置し、どちらか一方の信号線を選択し、選択された信号線からのビデオ信号を表示素子へ供給することを特徴とする画素構成である。なおいずれかの信号線を選択する手段（選択手段）は、ＤＲＡＭやＳＲＡＭといったメモリ、及びスイッチを用いて形成することができる。

　このように複数設けられた信号線のうち、いずれの信号線からのビデオ信号が画素へ入力されるかを切り換えて選択することができる。そのため、ある走査線が選択されていても、その行の全ての画素で、信号が書き換えられるのではなく、選択されたもののみが書き換えられることになる。

　その結果、各種ビデオ信号の書き込み（例えば２画面表示を行う場合、第１の画面用のビデオ信号の書き込みと第２の画面用のビデオ信号の書き込み）が、独立して動作させることができるため、相互間に影響を与えない書き込みを行うことができる。

　本発明のような画素構成により、複数の画面のビデオ信号を合成する信号処理が不要となり、集積回路（ＩＣ：Integrated Circuit）等に負担をかけることなく、マルチウィンドウ表示をすることができる。また本発明の画素構成により、ある同一行の走査線で複数画面分の信号線のいずれか１つの信号線しか選択されないため、複数の信号線からビデオ信号が表示素子へ供給されても、表示素子へ入力されないため、誤動作や誤表示を低減することができる。

　また本発明は、互いの画面の位置や大きさを任意に表示する方法として、画面を任意に圧縮する回路（以下、画面圧縮回路）を有することを特徴とする。画面圧縮回路は、圧縮前の画像データ（画像情報）を保存する第１のメモリと圧縮後の画像データを保存する第２のメモリとを有する。まず、第１のメモリに縮小（圧縮）する画面の１行分の画像データを入力、保存し、その後、圧縮する大きさに合わせて画像データを間引いた画像データを第２のメモリへ入力、保存する。そして第２のメモリから映像データが画素部へ入力され、横方向に圧縮された画像が表示される。またこのとき、表示位置に合わせて、走査線を選択するように走査線駆動回路を制御する。このようにして、位置や大きさを任意に表示することが可能となる。

　以上のような構成により、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。

　本発明において、画素又は駆動回路に設けられるトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板などに配置することができる。

　本発明において、接続されているとは、電気的に接続されていればよく、接続されている間に、別の素子やスイッチなどが配置されていてもよい。

　画素に配置する表示素子の例としては、ＥＬ素子以外にＦＥＤ（フィールドエミッションディスプレイ）で用いる素子やＤＭＤ（デジタルミラーデバイス）で用いる素子などがあげられる。　　　

　以上のような構成により、マルチウィンドウ表示装置において、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、画面圧縮回路をパネル内に設けることにより、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。

　以下の実施の形態では、図面を参照して本発明を具体的に説明する。なお、以下の実施の形態では２つの画面を有するマルチウィンドウ表示装置で説明するが、３以上の画面を有するマルチウィンドウ表示装置に本発明を適応することができる。
　（実施の形態１）

　本実施の形態では、画素部の構成及び画面圧縮回路を、図１（Ａ）を用いて説明する。

　図１（Ａ）に、第１の信号線（第１の画面用信号線）１０１及び第１の走査線（第１の画面用走査線）１０３と、それらの情報に基づいてオンオフを制御される第１のスイッチ１１１と、第２の信号線（第２の画面用信号線）１０２及び第２の走査線（第２の画面用走査線）１０４と、それらの情報に基づいてオンオフを制御される第２のスイッチ１１２と、メモリ１２０によりオンオフを制御され、第１のスイッチ１１１及び第２のスイッチ１１２にそれぞれ接続される第３のスイッチ１１３及び第４のスイッチ１１４と、第３のスイッチ１１３及び第４のスイッチ１１４とに接続される表示素子１２１とを有する画素構成を示す。なお信号線を選択する手段は、メモリ１２０、第３のスイッチ１１３、及び第４のスイッチ１１４に相当する。

　まず、全画素に第１の画面及び第２の画面の位置や大きさの画像データが入力される。そして、画像データに基づいて、メモリ１２０はスイッチ１１３及び１１４のいずれかを選択する。その後、信号線１０１又は１０２のうち選択された信号線から表示素子１２１へビデオ信号が入力され、それに基づき表示が行われる。つまり、選択された一方の情報のみが発光素子へ供給される。そのため、例え複数の走査線や複数の信号線が選択されたとしても、表示素子へ複数のビデオ信号が入力されることがなく、マルチウィンドウ表示が行われる。

　なお本実施の形態において、表示素子１２１は液晶素子又は発光素子から構成することができる。スイッチ機能を有する回路は、例えばトランジスタ、容量、又はそれらを組み合わせたものから構成することができる。さらにトランジスタのゲート容量などを用いることにより、容量を省略することが可能である。

　またメモリは、極性の異なるトランジスタ、容量素子、ＳＲＡＭ(Static Random Access Memory)、又はＤＲＡＭ（Dynamic Random Access Memory）その他の回路を用いて形成すればよい。

　次に、図１（Ｂ）に画面圧縮回路の動作を示す。なお、図１（Ｂ）では、２画面を表示し、縮小する画面を第２の画面とする。まず、画面圧縮回路は、画素部の列数に対応した第１のメモリ及び第２のメモリを備えた回路であって、第１のメモリには圧縮前の１行分の画像データが入力され、保存される。その後、１つおきの第１のメモリから第２のメモリへ画像データが入力され、圧縮された第２の画面が表示される。このとき、第１のメモリと第２のメモリとの間にはそれぞれスイッチが設けられており、第１のメモリは１列目から１つおきに選択され、第２のメモリは２列目から順に選択され、圧縮された画像データが画素部へ入力される。つまり、第２の画面は画素部の２列目から表示され、横方向が１／２へ圧縮された領域に表示される。

　なお、第１のメモリの間隔は１つおきに限定されず、圧縮する第２の画面の大きさに合わせて、適宜設定すればよい。なお、本実施の形態の画面圧縮回路により第１の画面の位置や大きさを決定してもよいし、複数の画面の位置や大きさを決定することも可能である。

　上記構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。

　スイッチは、電気的スイッチ又は機械的なスイッチのいずれでもよい。つまりスイッチは、電流の流れを制御できるものであればよい。例えばトランジスタ、又はダイオードのいずれでもよく、それらを組み合わせた論理回路でもよい。

　スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、ＬＤＤ領域を設けているトランジスタを用いると、オフ電流を少なくすることができ望ましい。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Vss、Vgnd、0Vなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Vddなど）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、トランジスタのゲート・ソース間電圧の絶対値を大きくでき、スイッチとして動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。

　以上のような画面圧縮回路により、第１の画面及び第２の画面の位置や大きさに関する情報をメモリに保存する必要がなく、更には第１の画面の任意の場所に第２の画面を矩形ではなく任意の形状で表示することができる。

　また図２には、同一基板上に画素部２００と、第１画面用の第１の信号線駆動回路２０１と第１の走査線駆動回路２１１と、第２の画面用の第２の信号線駆動回路２０２と第２の走査線駆動回路２１２と、画面圧縮回路２１５とを備えるマルチウィンドウ表示装置を示す。

　信号線駆動回路、走査線駆動回路の数は図２に限定されるものではなく、それぞれ一つとしたり、信号線駆動回路を二つとし走査線駆動回路を一つとすることもできる。信号線駆動回路やその一部（電流源回路や増幅回路など）は、画素と同一基板上に形成せず、例えば、外付けのＩＣチップを用いて形成してもよい。

　そして、上述したような構成により、第１の画面２１６に対して縮小された第２の画面２１７とを表示することができる。

　よって、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。
　（実施の形態２）

　本実施の形態では、３画面のマルチウィンドウ表示を行う画素構成について、図１３を用いて説明する。

　図１３には、第１の信号線（第１の画面用信号線）１３０１及び第１の走査線（第１の画面用走査線）１３０４と、それらの情報に基づいてオンオフを制御される第１のスイッチ１３１１と、第２の信号線（第２の画面用信号線）１３０２及び第２の走査線（第２の画面用走査線）１３０５と、それらの情報に基づいてオンオフを制御される第２のスイッチ１３１２と、第３の信号線（第３の画面用信号線）１３０３及び第３の走査線（第３の画面用走査線）１３０６と、それらの情報に基づいてオンオフを制御される第３のスイッチ１３１３と、メモリ１３２０によりオンオフを制御され、第１のスイッチ１３１１、第２のスイッチ１３１２及び第３のスイッチ１３１３にそれぞれ接続される第４のスイッチ１３１４、第５のスイッチ１３１５及び第６のスイッチ１３１６と、第４のスイッチ１３１４から第６のスイッチ１３１６とに接続される表示素子１３２１とを有する画素構成を示す。

　そして、メモリ１３２０により第４のスイッチ１３１４、第５のスイッチ１３１５及び第６のスイッチ１３１６からいずれか１つを選択し、選択されたスイッチと接続される信号線からのビデオ信号に基づいて表示素子１３２１が表示を行う。

　このように、画面数を増加させる場合には、それに応じて信号線及び走査線を増加するよう適宜設定すればよい。また、画面数を増加するにつれてメモリの数も適宜増加させると好ましい。
　（実施の形態３）

　本実施の形態は、発光素子を用いた場合であって、メモリ用の信号線と走査線を有する画素構成について、図３を用いて説明する。

　図３（Ａ）には、第１の画面用の第１の信号線３０１及び第１の走査線３１１と、第２の画面用の第２の信号線３０２及び第２の走査線３１２と、第１の走査線又は第２の走査線を選択する第１のメモリ３３１と、第１のメモリ用の第３の信号線３０３及び第３の走査線３１３と、第１の信号線と第１の走査線とに接続される第１のトランジスタ３２１と、第２の信号線と第２の走査線とに接続される第２のトランジスタ３２２と、第３の信号線と第３の走査線とに接続される第３のトランジスタ３２３と、第１のメモリと第１のトランジスタ及び第２のトランジスタとそれぞれ接続される第４のトランジスタ３２４及び第５のトランジスタ３２５と、第４のトランジスタ及び第５のトランジスタに接続される第２のメモリ３３２と、第２のメモリに接続される電流源３３３と、電流源へ電流を供給する電源線３３５と、発光素子３３４とを有する画素を示す。

　まず、この画素が第１の画面及び第２の画面のどちらを表示するかの信号が、第３の信号線３０３から第１のメモリ３３１へ入力される。このとき第３の走査線３１３が選択され、第３のトランジスタがオンとなっている。

　そして、入力された信号に基づいて第４のトランジスタ３２４及び第５のトランジスタ３２５のいずれかがオンとなる。すると、第１のトランジスタ３２１及び第２のトランジスタ３２２のうちオンとなったトランジスタに接続されている方から、ビデオ信号が入力される。

　そして、ビデオ信号は第２のメモリに入力され、このビデオ信号に基づいて電源線３３５から電流源３３３へ電流が供給され、発光素子３３４が発光する。

　このとき、第１のトランジスタ及び第２のトランジスタのうち選択されなかった方に、ビデオ信号が入力されたとしても、第２のメモリへは供給されないため、ビデオ信号が誤って入力されたり、書き換えられたりすることはない。

　そして、図１（Ｂ）に示した画像圧縮回路により、第１の画面及び第２の画面のいずれかを圧縮し、マルチウィンドウ表示を行えばよい。

　本実施の形態は、ＷＯ ０３/０２７９９７に開示される画素構成と組み合わせて、図３（Ｂ）に示すような電流源３３３と発光素子３３４との間に、第２のメモリ３３２により制御されるスイッチ３３７が設けられた画素構成とすることができる。電流源３３３に信号電流を設定し、スイッチ３３７のオン・オフに基づき発光素子に設定された信号電流を供給することができ、電流源３３３を構成するトランジスタの互いのしきい値のバラツキの影響を低減することができる。

　本実施の形態の構成により、メモリに複数の画面分のビデオ信号を保存（保持）する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。

　また、発光素子を有するマルチウィンドウ表示装置において、アナログ駆動又はデジタル駆動を適応することが可能である。しかし、ビデオ信号を保持する回路が不要であるアナログ駆動に用いた場合は、新たな信号処理回路を設ける必要がないため、集積回路の負担が低減する。
　（実施の形態４）

　　本実施の形態では、液晶素子を用いた場合であって、メモリ用の信号線と走査線を有する画素構成について、図４を用いて説明する。

　図４には、第１の画面用の第１の信号線４０１及び第１の走査線４１１と、第２の画面用の第２の信号線４０２及び第２の走査線４１２と、第１の走査線又は第２の走査線を選択する第１のメモリ４３１と、第１のメモリ用の第３の信号線４０３及び第３の走査線４１３と、第１の信号線と第１の走査線とに接続される第１のトランジスタ４２１と、第２の信号線と第２の走査線とに接続される第２のトランジスタ４２２と、第３の信号線と第３の走査線とに接続される第３のトランジスタ４２３と、第１のメモリと第１のトランジスタ及び第２のトランジスタとそれぞれ接続される第４のトランジスタ４２４及び第５のトランジスタ４２５と、第４のトランジスタ及び第５のトランジスタに接続される液晶素子４３２及び容量４３３とを有する画素を示す。

　なお、本実施の形態の画素構成は、実施の形態１における発光素子が液晶素子４３２及び容量素子４３３となったものであり、動作方法は実施の形態１と同様であるため、異なる動作のみ説明する。

　まず、実施の形態１と同様に第４のトランジスタ４２４及び第５のトランジスタ４２５のいずれかがオンとなる。すると、第１のトランジスタ４２１及び第２のトランジスタ４２２のうちオンとなったトランジスタに接続されている方から、ビデオ信号が入力され、容量素子４３３に電荷が保持される。この電荷量に基づいて液晶素子の配向が制御され、画素部の表示が行われる。

　そして、図１（Ｂ）に示した画像圧縮回路により、第１の画面及び第２の画面のいずれかを圧縮し、マルチウィンドウ表示を行えばよい。

　本実施の形態の構成により、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。
　（実施の形態５）

　本実施の形態では、具体的なメモリ（図３においては第１のメモリ）を有する画素構成について、図５を用いて説明する。そのため図５では、第２のメモリの記載を省略している。なおメモリとは、データを保持するの機能を奏する最小ユニットのことをいう。

　図５（Ａ）には、極性の異なるトランジスタと、容量とでメモリの機能を奏するユニットを形成している画素構成を示し、図３及び図４と同様に第１の信号線５０１と、第１の走査線５１１と、第２の信号線５０２と、第２の走査線５１２と、第３の信号線５０３と、第３の走査線５１３と、第１のトランジスタ５２１と、第２のトランジスタ５２２と、第３のトランジスタ５２３と、極性の異なる第４のトランジスタ５２４及び第５のトランジスタ５２５と、第４のトランジスタ及び第５のトランジスタのゲート電極と配線５３２とに接続される容量素子５３１と、第４のトランジスタ及び第５のトランジスタに接続される表示素子５３３とを有する画素構成が記載される。

　そして、第３のトランジスタ５２３がオンとなると、第３の信号線５０３からＨｉｇｈ又はＬｏｗの信号が入力される。そして例えば第４のトランジスタ５２４をｎチャネル型トランジスタとし、第５のトランジスタ５２５をｐチャネル型のトランジスタとすると、第３のトランジスタ５２３からＨｉｇｈが出力されるとき、第４のトランジスタ５２４がオンとなる。逆に第３のトランジスタからＬｏｗが出力されるとき、第５のトランジスタ５２５がオンとなる。

　そして第４のトランジスタ５２４又は第５のトランジスタ５２５から電流が供給され、容量素子５３１に保持される。その後、表示素子５３３へビデオ信号が供給される。このとき、容量素子５３１へ保持することにより、一定のデータに基づいてトランジスタ５２４、５２５を制御することができる。

　次に、図５（Ｂ）に示すラッチ回路を有するＳＲＡＭを用いてメモリの機能を奏するユニットを形成している画素構成を示す。

　ＳＲＡＭ５３５の入力側はトランジスタ５２３の一方の電極と、トランジスタ５２４のゲート電極と接続されている。

　ＳＲＡＭ５３５は極性の異なるトランジスタを２つずつ有しており、例えば１つのｐチャネル型のトランジスタと１つのｎチャネル型のトランジスタとが対になり、１つのＳＲＡＭの中にｐチャネル型のトランジスタとｎチャネル型のトランジスタとの対が２組存在することになる。

　一対になった２組のトランジスタは、そのドレイン領域が互いに接続され、そのゲート電極も互いに接続されている。そして互いに一方の対のトランジスタのドレイン領域が、他方の対のトランジスタのゲート電極と同じ電位に保たれている。そして一方の対のトランジスタのドレイン領域は入力の信号（Ｖｉｎ）が入力され、他方の対のトランジスタのドレイン領域は出力の信号（Ｖｏｕｔ）が出力される。すなわち、ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転させた信号であるＶｏｕｔを出力するように設計されている。そして、ＳＲＡＭ５３５の出力側は、トランジスタ５２４及びトランジスタ５２５に接続され、出力されるＶｏｕｔに基づいて、トランジスタ５２４、５２５を制御することができる。

　また以上のような、ＳＲＡＭはリフレッシュ動作を必要とせず、メモリ動作のタイミングが容易である。

　なおメモリは、図５に示す以外にも公知の回路を用いても構わない。

　更に、メモリは複数設けても構わない。特に、画面が３以上になるマルチウィンドウ表示を行うときには、メモリを複数設けるほうが好ましい。

　例えば図１４に示すように、第１の信号線１４０１と、第１の走査線１４０４と、それらに接続されるトランジスタ１４１１と、トランジスタ１４１１に接続されるトランジスタ１４１４と、トランジスタ１４１４のゲート電極に接続される容量素子１４２１及びトランジスタ１４１４のオンオフを制御するトランジスタ１４１７と、トランジスタ１４１７に接続される信号線１４３１及び走査線１４３４と、第２の信号線１４０２と、第２の走査線１４０５と、それらに接続されるトランジスタ１４１２と、トランジスタ１４１２に接続されるトランジスタ１４１５と、トランジスタ１４１５のゲート電極に接続される容量素子１４２２及びトランジスタ１４１５のオンオフを制御するトランジスタ１４１８と、トランジスタ１４１８に接続される信号線１４３２及び走査線１４３５と、第３の信号線１４０３と、第３の走査線１４０６と、それらに接続されるトランジスタ１４１３と、トランジスタ１４１３に接続されるトランジスタ１４１６と、トランジスタ１４１６のゲート電極に接続される容量素子１４２３及びトランジスタ１４１６のオンオフを制御するトランジスタ１４１９と、トランジスタ１４１９に接続される信号線１４３３及び走査線１４３６と、容量素子１４２１、１４２２、１４２３とに接続される電源線１４２４と、トランジスタ１４１４、１４１５、１４１６とに接続される表示素子１４２０とを有する画素構成とすればよい。

　図１４の構成において、メモリの機能を奏するユニットは、トランジスタ１４１７及び容量素子１４２１を有している。すなわち図１４の構成では、メモリを３組有している。

　そして、信号線１４３１〜１４３３及び走査線１４３４〜１４３６からそれぞれ１組が選択され、オンオフを制御するトランジスタ１４１７〜１４１９のうちいずれか１つがオンとなる。

　例えば、信号線１４３１及び走査線１４３４が選択され、トランジスタ１４１７がオンとなると、走査線１４０４により選択されたトランジスタ１４１１を介して信号線１４０１からのビデオ信号がトランジスタ１４１４に供給され、容量素子１４２１に保持される。その後、表示素子１４２０へビデオ信号が供給され、それに基づき表示が行われる。また、その他のオンオフを制御するトランジスタ１４１８、１４１９等も同様に動作し、選択されたトランジスタ、つまり選択された画面のビデオ信号が表示素子へ供給される。

　このように、メモリを複数（奇数個）設ける場合は、図１４の画素構成を応用すればよい。

　また、メモリを複数（偶数個）設ける場合は、図５（Ａ）、（Ｂ）に示す画素構成を応用して形成すればよい。

　以上のように、第１の信号線及び第２の信号線のいずれかを選択する信号が入力されるメモリを用いることにより、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。
　（実施の形態６）

　本実施の形態では、走査線駆動回路及びその駆動方法について、図６に示すタイミングチャートを用いて説明する。

　図６（Ａ）に示すように、画素部のうちＡ列目からＢ列目、Ｇｉ行目からＧｊ行目に第２の画面が設けられている画素構成の場合を説明する。なお、本実施の形態では、第１の画面に対して第２の画面を縮小する画素構成の場合を説明するが、第２の画面に対して第１の画面を縮小してもよく、２つ以上の複数画面を表示するマルチウィンドウ表示に適応することもできうる。

　図６（Ｂ）から（Ｄ）には、図６（Ａ）に示すマルチウィンドウ表示を行った場合のタイミングチャートを示す。

　図６（Ｂ）には、走査線が１行目から最終行目まで選択されているフレーム期間（単位フレーム期間ともいう）Ｆ１と、第１の画面へ信号が入力される第１の書き込み期間６０１と、第２の画面へ信号が入力される第２の書き込み期間６０２ａと、メモリへ信号が入力される第３の書き込み期間６０３と、が記載されている。

　まず、最初のフレーム期間では、第３の走査線のＧ１からＧ（最終行）に書き込みが行われる（第３の書き込み期間６０３）。その後、第１の走査線Ｇ１からＧ（最終行）に書き込みが行われ（第１の書き込み期間６０１）、次いで第２の走査線Ｇ１からＧ（最終行）に書き込みが行われる（第２の書き込み期間６０２ａ）。

　なお、上記第１から第３の書き込み期間の順序は、どれが先であっても構わない。但し、全画素のメモリに第１の画面又は第２の画面を表示させるデータを入力する必要があるため、最初のフレーム期間では、第３の書き込み期間６０３に書き込みが行われた後に、第１又は第２の書き込み期間を設ける必要がある。また、最初のフレーム期間以外では、データをフレーム毎に書き換える必要はないため、全てのフレーム期間に第１から第３の書き込み期間を設けなくともよい。

　以上のように、走査線駆動回路の動作は、各種走査線毎に独立して動作させることができる。従って、ある行を同時に選択することがあってもよいし、別の行を選択していてもよい。

　また図６（Ｃ）には、図６（Ｂ）と第２の書き込み期間が異なるタイミングチャートを示す。

　図６（Ｃ）をみると、第２の書き込み期間６０２ｂは、第２の画面を表示する行（Ｇｉ〜Ｇｊ）のみに書き込まれ、更に１フレーム期間をかけて書き込みを行っている。

　このように、縮小する画面の走査線のみに、時間をかけて書き込むことによりデータを確実に書き込むことができる。

　更に図６（Ｄ）に示すように、第２の画面において第２の走査線のＧｉからＧｊのみを選択し、第１の書き込み期間及び第３の書き込み期間と同様な速度で書き込んでも構わない。

　このように、縮小する画面の走査線駆動回路において、不要な行への書き込みが行われないため、回路の誤動作を低減することができる。
　（実施の形態７）

　本実施の形態では、第１の画面又は第２の画面の横方向（信号線と垂直方向）の圧縮をパネル内で行う画面圧縮回路の具体的な構成及び動作方法を、図７を用いて説明する。

　図７（Ａ）に示す画面圧縮回路７０３は、信号線の数に対応した第１メモリと、それぞれの第１のメモリに接続される第１のスイッチＳＷ１と、それらのＳＷ１を制御する第１の制御回路７０１と、第２のメモリと、それぞれの第２のメモリに接続される第２のスイッチＳＷ２と、それらのＳＷ２を制御する第２の制御回路７０２とを有する。

　まず、第１のメモリに圧縮前の１行分の映像データを保存する。これを、縮小する画面サイズに合わせて圧縮し、第２のメモリに入力する。つまり、第１の制御回路７０１及び第２の制御回路７０２により第１のスイッチＳＷ１と、第２のスイッチＳＷ２とをオンするタイミングを合わせればよい。そして、実施の形態５で示したように、走査線駆動回路により、縮小する画面の表示位置（具体的には行と列）を合わせればよい。

　例として、第２の画面を第２列目から表示させて、画面サイズを１／３に縮小する場合について、図７（Ｂ）に示すタイミングチャートを参照して説明する。

　図７（Ｂ）は、第２の制御回路７０２による、１列目から６列目までの第２のメモリを選択するため、スイッチにＨｉｇｈの信号が入力されるタイミングと、第１の制御回路７０１による１列目から１０列目までの第１のメモリのいずれかにＨｉｇｈの信号が入力されるタイミングとが記載されている。なお、７行目以降の第２のメモリや１１列目以降の第１のメモリも、同様に信号が入力される。

　まず、第２のメモリの選択スイッチを順次選択していく。このとき第２の画面は２列目から表示を行うため、第２のメモリの１列目に同期した第１のメモリにＨｉｇｈの信号は入力されない。すなわち、第２のメモリの１列目には、画像を表示させないので、どのようなデータが入力されていてもよい。

　次に、第２のメモリの２列目に同期して、第１のメモリの１列目にＨｉｇｈの信号が入力される。そして、第１のメモリの１列目のデータが第２のメモリの２列目に転送（入力）される。なおこのとき、１列目から３列目の第１のメモリのうち、いずれか１つのデータを第２のメモリの２列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。

　次に、第２のメモリの３列目に同期して、第１のメモリの４列目にＨｉｇｈの信号が入力される。そして、第１のメモリの４列目のデータが第２のメモリの３列目に転送（入力）される。なおこのとき、４列目から６列目の第１のメモリのうち、いずれか１つのデータを第２のメモリの３列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。

　次に、第２のメモリの４列目に同期して、第１のメモリの７列目にＨｉｇｈの信号が入力される。そして、第１のメモリの７列目のデータが第２のメモリの４列目に転送（入力）される。なおこのとき、７列目から９列目の第１のメモリのうち、いずれか１つのデータを第２のメモリの４列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。

　次に、第２のメモリの５列目に同期して、第１のメモリの１０列目にＨｉｇｈの信号が入力される。そして、第１のメモリの１０列目のデータが第２のメモリの５列目に転送（入力）される。なおこのとき、１０列目から１２列目の第１のメモリのうち、いずれか１つのデータを第２のメモリの５列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。

　以下、同様に全列において、選択された第１のメモリを第２のメモリへ転送する。その後、第２のメモリの映像データを第２の画面用の信号線へ入力すると表示が行われる。

　このように画面圧縮回路を動作させることにより、画像を横方向に圧縮又は間引くことができる。なお、圧縮するとは第１のメモリの平均値を第２のメモリへ入力することであり、間引くとは選択された第１のメモリの１つを第２のメモリへ入力することである。なお、第１の制御回路及び第２の制御回路は、図７（Ｂ）のような波形を出力する回路であればよく、例えばシフトレジスタ回路やデコーダ回路を用いればよい。

　なお、第１のメモリの波形（タイミング）を変えることにより、縮小する画面の表示位置やサイズを自由に設定することができる。そのため、縮小する画面の形状を矩形だけでなく、三角形状や丸形状といった任意の形状とすることができる。

　また、縦方向の画像を圧縮又は間引く場合でも、同様に必要な行のデータのみを画素へ書き込むようにすればよい。

　以上のような画像圧縮回路により、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意にマルチウィンドウ表示を行うことが可能となる。
　（実施の形態８）

　本実施の形態では、２画面表示を行い、表示素子として発光素子を用いた場合の画素構成を、図８を用いて説明する。なお画素構成においてトランジスタのソース電極及びドレイン電極は、電流の流れる向きで決まり、どちらかに限定されるものではないため、本実施の形態では第１の電極及び第２の電極と示す。

　図８（Ａ）の画素は、第１画面用の信号線９０１及び走査線９０４とそれらに接続されたスイッチ９１２と、第２画面用の信号線９０２及び走査線９０５とそれらに接続されたスイッチ９１１と、メモリ９２０と、メモリにそれぞれ接続されたスイッチ９１３、９１４と、電源線９２１と、保持用のトランジスタ９３１と、駆動用のトランジスタ９３２と、変換駆動用のトランジスタ９３３と、容量素子９３４と、発光素子９３５とを有する。

　そして、トランジスタ９３１のゲート電極は、走査線９０６に接続され、第１の電極はスイッチ９１３及び９１４と、トランジスタ９３２の第１の電極と接続され、第２の電極はトランジスタ９３３のゲート電極及びトランジスタ９３２のゲート電極に接続されている。トランジスタ９３２の第２の電極は、電源線９２１に接続され、トランジスタ９３３の第２の電極は、発光素子９３５の一方の電極に接続されている。容量素子９３４は、トランジスタ９３３のゲート電極と第２の電極との間に接続され、トランジスタ９３３のゲート・ソース間電圧を保持する。電源線９２１及び発光素子９３５の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。

　まず、全画素のメモリに第１の画面及び第２の画面のいずれかを表示する信号が入力される。その信号に基づいてスイッチ９１４又は９１３が選択され、選択されたスイッチに接続される信号線からビデオ信号として所定の電流が入力される。そして走査線９０６に接続されるトランジスタ９３１がオンとなると、トランジスタ９３２に電流が流れ始め、容量素子９３４に電荷が蓄積される。その後、一定に保たれた電流がトランジスタ９３３を介して発光素子に供給され、それに基づいてマルチウィンドウ表示が行われる。

　また図８（Ｂ）の画素は、図８（Ａ）と異なる構成のみを説明し、また同一の構成には同一の符号を付す。

　図８（Ｂ）の画素は、第１画面用の信号線９０１及び走査線９０４とそれらに接続されたスイッチ９１２と、第２画面用の信号線９０２及び走査線９０５とそれらに接続されたスイッチ９１１と、メモリ９２０と、メモリにそれぞれ接続されたスイッチ９１３、９１４と、電源線９２１と、保持用のトランジスタ９４１と、駆動用のトランジスタ９４２と、変換駆動用のトランジスタ９４３と、容量素子９４４と、発光素子９４５とを有する。

　トランジスタ９４１ゲート電極は、走査線９０６に接続され、第１の電極はトランジスタ９４３の第１の電極に接続され、第２の電極はトランジスタ９４２のゲート電極とに接続されている。第４トランジスタ９４２の第２の電極は、電源線９２１に接続され、第３トランジスタ９４３の第２の電極は、発光素子９４５の一方の電極に接続されている。容量素子９４４は、第４トランジスタ９４２のゲート電極と第２の電極との間に接続され、第４トランジスタ９４２のゲート・ソース間電圧を保持する。電源線９２１及び発光素子９４５の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。

　まず、全画素のメモリに第１の画面及び第２の画面のいずれかを表示する信号が入力される。その信号に基づいてスイッチ９１４又は９１３が選択され、選択されたスイッチに接続される信号線からビデオ信号が入力される。そして走査線９０６に接続されるトランジスタ９４１がオンとなると、トランジスタ９４２に電流が流れ始め、容量素子９４４に電荷が蓄積される。その後、一定に保持された電流がトランジスタ９４３を介して発光素子に供給され、それに基づいてマルチウィンドウ表示が行われる。

　このような画素構成により、集積回路に搭載されたメモリに複数の画面分のビデオ信号を保存する必要がなく、集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを、信号処理用のメモリに保存することなく、任意に表示することが可能となる。

　また、画素構成は配置された信号線、走査線及びトランジスタによる開口率低下の影響を受けないため、トランジスタが設けられた基板と反対側へ発光する上面出射型の発光表示装置を用いるとよい。

　また、このような画素構成はトランジスタのバラツキを低減することが可能である。その結果、表示ムラがなく、より高精度なマルチウィンドウ表示を行うことができる。

　画素構成は図８（Ａ）、（Ｂ）に示すように、第１画面用の信号線９０１、第２画面用の信号線９０２にビデオ信号として電流で入力する構成に限定されるものではなく、各信号線にビデオ信号として電圧で入力してもよい。

　図１５には各信号線にビデオ信号として電圧が入力される画素構成を示す。図１５は、図３（Ｂ）に示す画素構成と異なり、電流源３３３に相当する電流源を設けず、スイッチ３３７に相当するｐチャネル型のトランジスタ３３８が設けられ、発光素子３３４に接続されている。

　図３（Ｂ）と同様に、この画素が第１の画面及び第２の画面のどちらを表示するかの信号が、メモリ用の信号線３０３から第１のメモリ３３１へ入力される。このとき第３の走査線３１３が選択され、トランジスタ３２３がオンとなっている。

　そして、第１のメモリ３３１に基づき、第１画面用の信号線３０１、又は第２画面用の信号線３０２にはビデオ信号として電圧が入力される。ビデオ信号に基づきトランジスタ３２１、３２２がオン、又はオフとなり、オンとなったトランジスタに接続されているトランジスタ３２４又は３２５から、ビデオ信号が第２のメモリ３３２に入力される。

　第２のメモリ３３２により、トランジスタ３３８がオン、又はオフとなり、オンとなったとき発光素子３３４が発光する。

　さらにトランジスタのしきい値電圧のバラツキを補正する補正回路を備えた画素構成でもよい。

　本実施の形態、及びその他の実施の形態における多階調表示方法としてアナログ階調、及びデジタル階調のいずれかを用いることができる。また時間階調表示や面積階調表示を組み合わせてもよい。

　（実施例１）　　　
　発光素子又は液晶素子を有するマルチウィンドウ表示装置を備えた電子機器として、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されているため、発光素子を有するマルチウィンドウ表示装置を用いることが望ましい。それら電子機器の具体例を図１２に示す。

　図１２（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。マルチウィンドウ表示装置は表示部２００３に用いることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。

　図１２（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。マルチウィンドウ表示装置は表示部２１０２に用いることができる。

　図１２（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。マルチウィンドウ表示装置は表示部２２０３に用いることができる。

　図１２（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。マルチウィンドウ表示装置は表示部２３０２に用いることができる。

　図１２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、マルチウィンドウ表示装置は表示部Ａ、Ｂ２４０３、２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

　図１２（Ｆ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。マルチウィンドウ表示装置は表示部２６０２に用いることができる。

　ここで図１２（Ｇ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。マルチウィンドウ表示装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。

　なお、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターにマルチウィンドウ表示装置用いることも可能となる。

　以上の様に、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施の形態１から７に示したいずれの構成の画素構造や信号線駆動回路を用いることができる。
　（実施例２）

　実施例１において示した発光素子を有する電子機器には、発光素子が封止された状態にあるパネルに、コントローラ、電源回路等を含むＩＣが実装された状態にあるモジュールが搭載されている。モジュールとパネルは、共に表示装置の一形態に相当する。本実施例では、モジュールの具体的な構成について説明する。

　図９（Ａ）に、コントローラ８０１及び電源回路８０２がパネル８００に実装されたモジュールの外観図を示す。パネル８００には、発光素子が各画素に設けられた画素部８０３と、前記画素部８０３が有する表示素子（画素）を選択する走査線駆動回路部と、選択された画素にビデオ信号を供給する信号線駆動回路部とが設けられている。なお、信号線駆動回路部は第１の画面用の第１の信号線駆動回路８０５と、第２の画面用の信号線駆動回路８９２とを有し、走査線駆動回路部は第１の画面用の第１の走査線駆動回路８０４と、第２の画面用の第２の走査線駆動回路８９１とを有する。更に画面を圧縮する画面圧縮用回路８９０が設けられている。

　またプリント基板８０６にはコントローラ８０１、電源回路８０２が設けられており、コントローラ８０１または電源回路８０２から出力された各種信号及び電源電圧は、ＦＰＣ８０７を介してパネル８００の画素部８０３、走査線駆動回路８０４、信号線駆動回路８０５に供給される。

　プリント基板８０６への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（I/F）部８０８を介して供給される。このI/F部はマルチウィンドウ画面数に応じて設ける必要があるが、本実施例では１つのＩ／Ｆ部の動作について説明する。

　なお、本実施例ではパネル８００にプリント基板８０６がＦＰＣを用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、コントローラ８０１、電源回路８０２をパネル８００に直接実装させるようにしても良い。

　また、プリント基板８０６において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板８０６にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。

　図９（Ｂ）に、プリント基板８０６の構成をブロック図で示す。インターフェース８０８に供給された各種信号と電源電圧は、コントローラ８０１と、電源電圧８０２に供給される。

　コントローラ８０１は、Ａ／Ｄコンバータ８０９と、位相ロックドループ（PLL：Phase Locked Loop）８１０と、制御信号生成部８１１と、を有している。また、デジタル駆動を行う場合にはＳＲＡＭ（Static Random Access Memory）を設ける。なお、ＳＲＡＭの代わりに、ＳＤＲＡＭや、高速でデータの書き込みや読み出しが可能であるならばＤＲＡＭ（Dynamic Random Access Memory）も用いることが可能である。

　インターフェース８０８を介して供給されたビデオ信号は、Ａ／Ｄコンバータ８０９においてパラレル−シリアル変換され、Ｒ、Ｇ、Ｂの各色に対応するビデオ信号として制御信号生成部８１１に入力される。また、インターフェース８０８を介して供給された各種信号をもとに、Ａ／Ｄコンバータ８０９においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）が生成され、制御信号生成部８１１に入力される

　位相ロックドループ８１０では、インターフェース８０８を介して供給される各種信号の周波数と、制御信号生成部８１１の動作周波数の位相とを合わせる機能を有している。制御信号生成部８１１の動作周波数は、インターフェース８０８を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部８１１の動作周波数を位相ロックドループ８１０において調整する。

　なお、デジタル駆動を行う場合は、制御信号生成部８１１に入力されたビデオ信号は、一旦ＳＲＡＭに書き込まれ、保持される。制御信号生成部８１１では、ＳＲＡＭに保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を１ビット分づつ読み出し、パネル８００の信号線駆動回路８０５に供給する。

　また制御信号生成部８１１では、各ビットの、発光素子が発光する期間に関する情報を、パネル８００の走査線駆動回路８０４に供給する。

　また電源回路８０２は所定の電源電圧を、パネル８００の信号線駆動回路８０５、走査線駆動回路８０４及び画素部８０３に供給する。

　次に電源回路８０２の詳しい構成について、図１０を用いて説明する。本実施例の電源回路８０２は、４つのスイッチングレギュレータコントロール８６０を用いたスイッチングレギュレータ８５４と、シリーズレギュレータ８５５とからなる。

　一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路８０２では、両者を組み合わせて用いる。

　図１０に示すスイッチングレギュレータ８５４は、スイッチングレギュレータコントロール（ＳＷＲ）８６０と、アテニュエイター（減衰器：ＡＴＴ）８６１と、トランス（Ｔ）８６２と、インダクター（Ｌ）８６３と、基準電源（Ｖｒｅｆ）８６４と、発振回路（ＯＳＣ）８６５、ダイオード８６６と、バイポーラトランジスタ８６７と、可変抵抗８６８と、容量８６９とを有している。

　外部からの電源供給としてＬｉイオン電池（３．６Ｖ）等の電圧が変換されることで、陰極に与えられる電源電圧と、スイッチングレギュレータ８５５に供給される電源電圧が生成される。

　またシリーズレギュレータ８５５は、バンドギャップ回路（ＢＧ）８７０と、アンプ８７１と、オペアンプ８７２と、電流源８７３と、可変抵抗８７４と、バイポーラトランジスタ８７５とを有し、スイッチングレギュレータ８５４において生成された電源電圧が供給されている。

　シリーズレギュレータ８５５では、スイッチングレギュレータ８５４において生成された電源電圧を用い、バンドギャップ回路８７０において生成された一定の電圧に基づいて、各色の発光素子の陽極に電流を供給するための配線（電流供給線）に与える直流の電源電圧を、生成する。

　なお電流源８７３は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる。この場合、電流源８７３において生成された電流は、パネル８００の信号線駆動回路８０５に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、電流源８７３は必ずしも設ける必要はない。

本発明の表示装置の画素構成を示す図。 本発明の表示装置を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の駆動方法を示す図。 本発明の画面圧縮回路を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の全体を示す図。 本発明の電源回路を示す図。 従来の表示装置を示す図。 本発明の表示装置を用いた電子機器を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。

Claims (23)

1. 表示素子と、
   第1のビデオ信号を前記表示素子へ入力する第１の信号線と、
   前記第１の信号線と交差するように設けられた第１の走査線と、
   第2のビデオ信号を前記表示素子へ入力する第２の信号線と、
   前記第２の信号線と交差するように設けられた第２の走査線と、
   前記第1の信号線及び第2の信号線のいずれかを選択する手段と、
   を有することを特徴とする表示装置。
2. 表示素子と、
   第1のビデオ信号を前記表示素子へ入力する第１の信号線と、
   前記第１の信号線と交差するように設けられた第１の走査線と、
   第2のビデオ信号を前記表示素子へ入力する第２の信号線と、
   前記第２の信号線と交差するように設けられた第２の走査線と、
   前記第1の信号線及び第2の信号線のいずれかを選択する手段と、を有し、
   前記選択する手段により選択された信号線からのビデオ信号が前記表示素子へ供給されることを特徴とする表示装置。
3. 表示素子と、
   第1のビデオ信号を前記表示素子へ入力する第１の信号線と、
   前記第１の信号線と交差するように設けられた第１の走査線と、
   第2のビデオ信号を前記表示素子へ入力する第２の信号線と、
   前記第２の信号線と交差するように設けられた第２の走査線と、
   前記第1の信号線及び第2の信号線のいずれかを選択する情報を保持するメモリと、を有し、
   前記メモリにより選択された信号線からのビデオ信号が前記表示素子へ供給されることを特徴とする表示装置。
4. 表示素子と、
   第1のビデオ信号を前記表示素子へ入力する第１の信号線と、
   前記第１の信号線と交差するように設けられた第１の走査線と、
   第2のビデオ信号を前記表示素子へ入力する第２の信号線と、
   前記第２の信号線と交差するように設けられた第２の走査線と、
   前記第1の信号線及び第2の信号線のいずれかを選択する手段と、
   前記第１の走査線及び前記第２の走査線のいずれかを選択する手段と、
   前記第１の走査線及び前記第２の走査線のいずれかを選択する手段へ信号を入力する第３の信号線と、前記第３の信号線と交差するように設けられた第３の走査線と、を有することを特徴とする表示装置。
5. 表示素子と、
   第1のビデオ信号を前記表示素子へ入力する第１の信号線と、
   前記第１の信号線と交差するように設けられた第１の走査線と、
   第2のビデオ信号を前記表示素子へ入力する第２の信号線と、
   前記第２の信号線と交差するように設けられた第２の走査線と、
   前記第1の信号線及び第2の信号線のいずれかを選択する手段と、
   前記第１の走査線及び前記第２の走査線のいずれかを選択する手段と、
   前記第１の走査線及び前記第２の走査線のいずれかを選択する手段を制御するメモリと、
   前記メモリへ信号を入力する第３の信号線と、前記第３の信号線と交差するように設けられた第３の走査線と、を有することを特徴とする表示装置。
6. 表示素子と、
   第1のビデオ信号を前記表示素子へ入力する第１の信号線と、前記第１の信号線と交差するように設けられた第１の走査線と、前記第１の信号線と前記第１の走査線とに接続された第１のトランジスタと、
   第2のビデオ信号を前記表示素子へ入力する第２の信号線と、前記第２の信号線と交差するように設けられた第２の走査線と、前記第２の信号線と前記第２の走査線に接続された第２のトランジスタと、
   前記第１のトランジスタに接続された第３のトランジスタと、
   前記第２のトランジスタに接続され、前記第３のトランジスタと極性の異なる第４のトランジスタと、
   前記第３のトランジスタ及び前記第４のトランジスタのそれぞれのゲート電極に、スイッチを介して接続された第３の信号線と、
   前記スイッチに接続された第３の走査線と、を有することを特徴とする表示装置。
7. 表示素子と、
   第1のビデオ信号を前記表示素子へ入力する第１の信号線と、前記第１の信号線と交差するように設けられた第１の走査線と、前記第１の信号線と前記第１の走査線とに接続された第１のトランジスタと、
   第2のビデオ信号を前記表示素子へ入力する第２の信号線と、前記第２の信号線と交差するように設けられた第２の走査線と、前記第２の信号線と前記第２の走査線に接続された第２のトランジスタと、
   前記第１のトランジスタに接続された第３のトランジスタと、
   前記第２のトランジスタに接続された第４のトランジスタと、
   前記第３のトランジスタ及び前記第４のトランジスタに接続されたラッチ回路と
   前記ラッチ回路及びスイッチとを介して接続された第３の信号線と、
   前記スイッチに接続された第３の走査線と、を有することを特徴とする表示装置。
8. 　請求項１乃至７のいずれか一において、前記表示素子は液晶素子であることを特徴とする表示装置。
9. 　請求項１乃至７のいずれか一において、前記表示素子は発光素子であることを特徴とする表示装置。
10. 発光素子と、
    第1のビデオ信号を前記発光素子へ入力する第１の信号線と、前記第１の信号線と交差するように設けられた第１の走査線と、前記第１の信号線と前記第１の走査線とに接続された第１のトランジスタと、
    第2のビデオ信号を前記発光素子へ入力する第２の信号線と、前記第２の信号線と交差するように設けられた第２の走査線と、前記第２の信号線と前記第２の走査線に接続された第２のトランジスタと、
    前記第１のトランジスタに接続された第３のトランジスタと、
    前記第２のトランジスタに接続された第４のトランジスタと、
    前記第３のトランジスタ及び前記第４のトランジスタのいずれかを選択する手段と、
    前記第３のトランジスタ及び前記第４のトランジスタに第１の電極が接続された第５のトランジスタと、第１の電極が接続された第６のトランジスタと、第１の電極が接続された第７のトランジスタと、
    前記第５のトランジスタのゲート電極に接続された第３の走査線と、
    前記第６のトランジスタの第２の電極に接続された電源線と、
    前記第５のトランジスタの第２の電極、及び前記６のトランジスタのゲート電極に接続された第７のトランジスタのゲート電極と、
    前記第７のトランジスタのゲート電極、及び第２の電極とに接続された容量素子と、を有し、
    前記発光素子は前記第７のトランジスタの第２の電極と接続されることを特徴とする表示装置。
11. 請求項１乃至１０のいずれか一において、
    前記第１のビデオ信号が入力されることにより第１の画面が表示され、
    前記第２のビデオ信号が入力されることにより第２の画面が表示されることを特徴とする表示装置。
12. 請求項１１において、
    前記第１の画面及び前記第２の画面のいずれかの大きさを制御する圧縮回路を有し、
    前記圧縮回路は複数の第１のメモリと、前記第１のメモリを選択する第１の制御回路と、複数の第２のメモリと、前記第２のメモリを選択する第２の制御回路と、を有し、
    前記第１の制御回路により選択された一つの第１のメモリと、前記第２の制御回路から選択された一つの第２のメモリとが導通状態となり、
    前記導通状態となった第２のメモリへ、第１のメモリから信号が転送され、
    前記第２のメモリから画素部へ信号が入力されることを特徴とする表示装置。
13. 請求項１２において、
    前記表示装置は同一基板上に設けられた前記表示素子を有する画素部と、
    前記第１の信号線を制御する第１の信号線駆動回路と、前記第２の信号線を制御する第２の信号線駆動回路と、前記圧縮回路と、を有する信号線駆動回路部と、
    前記第１の走査線を制御する第１の走査線駆動回路と、前記第２の走査線を制御する第２の走査線駆動回路と、を有する走査線駆動回路部と、
    前記基板と接続されたコントローラと、Ｉ／Ｆと、電源回路と、が設けられたプリント基板と、
    を有することを特徴とする表示装置。
14. 第１の信号線及び前記第２の信号線のいずれかを選択する手段へ入力された信号に基づき、第１の信号線、及び第２の信号線のいずれかからのビデオ信号を表示素子へ入力することを特徴とする表示装置の駆動方法。
15. 第１の信号線及び前記第２の信号線のいずれかを選択する手段へ第３の信号線から信号を入力し、前記選択する手段へ入力された信号に基づき、第１の信号線、及び第２の信号線のいずれかからのビデオ信号を表示素子へ入力することを特徴とする表示装置の駆動方法。
16. 請求項１４又は１５において、
    前記第１の信号線からのビデオ信号により第１の画面を表示し、
    前記第２の信号線からのビデオ信号により第２の画面を表示し、
    前記選択する手段により、前記第２の画面は前記第１の画面に対して任意に配置されることを特徴とする表示装置の駆動方法。
17. 第１の画面及び第２の画面を表示する画素部と、前記第１の画面の信号を画素部へ入力する第１の信号線と、前記第１の信号線と交差するように設けられた第１の走査線と、
    第２の画面の信号を画素部へ入力する第２の信号線と、前記第２の信号線と交差するように設けられた第２の走査線と、
    前記第１の走査線及び前記第２の走査線のいずれかを選択する手段と、前記選択する手段に信号を入力する第３の信号線と、前記第３の信号線と交差するように設けられた第３の走査線と、を有する表示装置の駆動方法であって、
    前記第１乃至第３の走査線を選択し、書き込みを行う第１乃至第３の書き込み期間は、１フレーム期間に設けることを特徴とする表示装置の駆動方法。
18. 請求項１７において、前記１フレーム期間に設けられた第１乃至第３の書き込み期間は重ならないように設けられることを特徴とする表示装置の駆動方法。
19. 請求項１７又は１８において、前記第２の画面は前記画素部のｉ行目からｊ行目に表示されるとき、
    前記第２の書き込み期間は、ｉ行目の第２の走査線からｊ行目の第２の走査線を選択する期間のみに設けられることを特徴とする表示装置の駆動方法。
20. 請求項１９において、前記第２の書き込み期間における第２の走査線への書き込み速度は、前記第１の書き込み期間における第１の走査線の書き込み速度と一致することを特徴とする表示装置の駆動方法。
21. 請求項１７乃至２０のいずれか一において、
    前記第２の信号線に接続された複数の第１のメモリと、前記第１のメモリを制御する第１の制御回路と、
    前記画素部に接続された複数の第２のメモリと、前記第２のメモリを制御する第２の制御回路と、
    を有し、
    前記第２の画面は前記画素部のＡ列目からＢ列目に表示されるとき、
    前記第１の制御回路により前記複数の第１のメモリから前記複数の第２のメモリへ前記第２の画面の信号を転送し、
    前記第２の制御回路により前記Ａ列目からＢ列目の第２のメモリを選択することを特徴とする表示装置の駆動方法。
22. 請求項２１において、
    前記第１の制御回路により前記複数の第１のメモリに接続された複数の第１のスイッチを制御し、
    前記第２の制御回路により前記複数の第２のメモリに接続された複数の第２のスイッチを制御し、
    前記複数の第１のスイッチはそれぞれ、前記Ａ列目からＢ列目の第２のスイッチとのいずれかと導通することを特徴とする表示装置の駆動方法。
23. 請求項２１又は２２において、前記第２のメモリには、前記第１のメモリの信号の平均値を転送することを特徴とする表示装置の駆動方法。
    

Images