JP4503250B2 - マルチウィンドウ表示装置 - Google Patents

マルチウィンドウ表示装置 Download PDF

Info

Publication number
JP4503250B2
JP4503250B2 JP2003286317A JP2003286317A JP4503250B2 JP 4503250 B2 JP4503250 B2 JP 4503250B2 JP 2003286317 A JP2003286317 A JP 2003286317A JP 2003286317 A JP2003286317 A JP 2003286317A JP 4503250 B2 JP4503250 B2 JP 4503250B2
Authority
JP
Japan
Prior art keywords
transistor
memory
electrically connected
signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003286317A
Other languages
English (en)
Other versions
JP2004094231A5 (ja
JP2004094231A (ja
Inventor
肇 木村
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003286317A priority Critical patent/JP4503250B2/ja
Publication of JP2004094231A publication Critical patent/JP2004094231A/ja
Publication of JP2004094231A5 publication Critical patent/JP2004094231A5/ja
Application granted granted Critical
Publication of JP4503250B2 publication Critical patent/JP4503250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、EL表示装置、液晶表示装置、その他の表示装置であって、1つの表示画面に複数の画面を表示するマルチウィンドウ表示装置及びその駆動方法に関する。
近年、一つの表示画面に、同時に2つ以上の画像(静止画像及び動画像を含む)を表示するマルチウィンドウ表示装置の研究がなされている。 マルチウィンドウ表示装置は、操作の説明を行う画面と、それを実行する画面とを同時に表示したり、カーナビゲーションシステムにおいては、ナビゲーション画面と、車の後部を表示する画面とを同時に表示したりできるため、非常に便利な表示装置である。
図11に、従来のマルチウィンドウ表示装置を示す。このマルチウィンドウ表示装置は、一つの表示画面に複数の画面(例えば2画面)を同時に表示させるため、2つの画像情報に応じた第1のビデオ信号、第2のビデオ信号が入力され、集積回路(IC:Integral Circuit)11で信号処理が行われる。そしてIC11では、2画面の画像情報(互いの位置や大きさの情報も含む)を合成する信号処理が行われる。このようなIC11で合成されたビデオ信号は、メモリ12で一旦保持され、信号線駆動回路13へ入力される。
そして、走査線駆動回路14により、画素部15が有する画素が順次選択され、信号線駆動回路13から供給されるビデオ信号に基づいて、第1の画面16と第2の画面17とが表示される。
つまり、表示画面からみると、マルチウィンドウ画面を表示させているか否かとは関係なく、単に入力されるビデオ信号に基づいて画面を表示させているだけである。
このような動作方法の例として、PC表示制御手段からの信号と、外部からの信号とが、表示合成手段により合成され、表示手段に入力されている方法がある(特許文献1参照)。
また、特許文献1には、互いの画面の位置や大きさを任意に表示する方法として、表示読み出し制御手段で、表示位置・大きさ制御手段と共に読み出しにおける行アドレスの増加率を変え、表示用メモリから読み出す行を間引く、垂直方向の大きさの制御を施すことが記載されている。
特開平5−242232号公報
以上のような表示方法では、ディスプレイに入力される事前に、ビデオ信号自体に信号処理が行われ、処理後の映像信号がディスプレイに入力され、表示が行われているに過ぎない。そのため複数の画面分のビデオ信号をメモリに保存するため、信号処理を行う回路、例えば集積回路は複雑になってしまった。
また、第1の画面と第2の画面との位置や大きさに関する情報までもメモリに保存するため、より集積回路に負担がかかってしまった。
そこで本発明は、信号処理を行う集積回路に負担のかからない、マルチウィンドウ表示装置を提供することを課題とする。また本発明は、第1の画面と第2の画面との位置や大きさの制御方法を提供することを課題とする。
そこで本発明は、複数の画面分の信号線を配置し、いずれか1つの信号線を選択してビデオ信号を表示素子へ供給する画素構成を特徴とする。例えば、2画面の表示を行うとすると、第1の画面用と第2の画面用のビデオ信号が入力される信号線を2本配置し、どちらか一方の信号線を選択し、選択された信号線からのビデオ信号を表示素子へ供給することを特徴とする画素構成である。なおいずれかの信号線を選択する手段(選択手段)は、DRAMやSRAMといったメモリ、及びスイッチを用いて形成することができる。
このように複数設けられた信号線のうち、いずれの信号線からのビデオ信号が画素へ入力されるかを切り換えて選択することができる。そのため、ある走査線が選択されていても、その行の全ての画素で、信号が書き換えられるのではなく、選択されたもののみが書き換えられることになる。
その結果、各種ビデオ信号の書き込み(例えば2画面表示を行う場合、第1の画面用のビデオ信号の書き込みと第2の画面用のビデオ信号の書き込み)が、独立して動作させることができるため、相互間に影響を与えない書き込みを行うことができる。
本発明のような画素構成により、複数の画面のビデオ信号を合成する信号処理が不要となり、集積回路(IC:Integrated Circuit)等に負担をかけることなく、マルチウィンドウ表示をすることができる。また本発明の画素構成により、ある同一行の走査線で複数画面分の信号線のいずれか1つの信号線しか選択されないため、複数の信号線からビデオ信号が表示素子へ供給されても、表示素子へ入力されないため、誤動作や誤表示を低減することができる。
また本発明は、互いの画面の位置や大きさを任意に表示する方法として、画面を任意に圧縮する回路(以下、画面圧縮回路)を有することを特徴とする。画面圧縮回路は、圧縮前の画像データ(画像情報)を保存する第1のメモリと圧縮後の画像データを保存する第2のメモリとを有する。まず、第1のメモリに縮小(圧縮)する画面の1行分の画像データを入力、保存し、その後、圧縮する大きさに合わせて画像データを間引いた画像データを第2のメモリへ入力、保存する。そして第2のメモリから映像データが画素部へ入力され、横方向に圧縮された画像が表示される。またこのとき、表示位置に合わせて、走査線を選択するように走査線駆動回路を制御する。このようにして、位置や大きさを任意に表示することが可能となる。
以上のような構成により、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。
本発明において、画素又は駆動回路に設けられるトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるMOS型トランジスタ、接合型トランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI基板、ガラス基板などに配置することができる。
本発明において、接続されているとは、電気的に接続されていればよく、接続されている間に、別の素子やスイッチなどが配置されていてもよい。
画素に配置する表示素子の例としては、EL素子以外にFED(フィールドエミッションディスプレイ)で用いる素子やDMD(デジタルミラーデバイス)で用いる素子などがあげられる。
以上のような構成により、マルチウィンドウ表示装置において、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、画面圧縮回路をパネル内に設けることにより、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。
以下の実施の形態では、図面を参照して本発明を具体的に説明する。なお、以下の実施の形態では2つの画面を有するマルチウィンドウ表示装置で説明するが、3以上の画面を有するマルチウィンドウ表示装置に本発明を適応することができる。
(実施の形態1)
本実施の形態では、画素部の構成及び画面圧縮回路を、図1(A)を用いて説明する。
図1(A)に、第1の信号線(第1の画面用信号線)101及び第1の走査線(第1の画面用走査線)103と、それらの情報に基づいてオンオフを制御される第1のスイッチ111と、第2の信号線(第2の画面用信号線)102及び第2の走査線(第2の画面用走査線)104と、それらの情報に基づいてオンオフを制御される第2のスイッチ112と、メモリ120によりオンオフを制御され、第1のスイッチ111及び第2のスイッチ112にそれぞれ接続される第3のスイッチ113及び第4のスイッチ114と、第3のスイッチ113及び第4のスイッチ114とに接続される表示素子121とを有する画素構成を示す。なお信号線を選択する手段は、メモリ120、第3のスイッチ113、及び第4のスイッチ114に相当する。
まず、全画素に第1の画面及び第2の画面の位置や大きさの画像データが入力される。そして、画像データに基づいて、メモリ120はスイッチ113及び114のいずれかを選択する。その後、信号線101又は102のうち選択された信号線から表示素子121へビデオ信号が入力され、それに基づき表示が行われる。つまり、選択された一方の情報のみが発光素子へ供給される。そのため、例え複数の走査線や複数の信号線が選択されたとしても、表示素子へ複数のビデオ信号が入力されることがなく、マルチウィンドウ表示が行われる。
なお本実施の形態において、表示素子121は液晶素子又は発光素子から構成することができる。スイッチ機能を有する回路は、例えばトランジスタ、容量、又はそれらを組み合わせたものから構成することができる。さらにトランジスタのゲート容量などを用いることにより、容量を省略することが可能である。
またメモリは、極性の異なるトランジスタ、容量素子、SRAM(Static Random Access Memory)、又はDRAM(Dynamic Random Access Memory)その他の回路を用いて形成すればよい。
次に、図1(B)に画面圧縮回路の動作を示す。なお、図1(B)では、2画面を表示し、縮小する画面を第2の画面とする。まず、画面圧縮回路は、画素部の列数に対応した第1のメモリ及び第2のメモリを備えた回路であって、第1のメモリには圧縮前の1行分の画像データが入力され、保存される。その後、1つおきの第1のメモリから第2のメモリへ画像データが入力され、圧縮された第2の画面が表示される。このとき、第1のメモリと第2のメモリとの間にはそれぞれスイッチが設けられており、第1のメモリは1列目から1つおきに選択され、第2のメモリは2列目から順に選択され、圧縮された画像データが画素部へ入力される。つまり、第2の画面は画素部の2列目から表示され、横方向が1/2へ圧縮された領域に表示される。
なお、第1のメモリの間隔は1つおきに限定されず、圧縮する第2の画面の大きさに合わせて、適宜設定すればよい。なお、本実施の形態の画面圧縮回路により第1の画面の位置や大きさを決定してもよいし、複数の画面の位置や大きさを決定することも可能である。
上記構成において、スイッチが各部分に配置されているが、その配置場所は、すでに述べた場所に限定されない。正常に動作する場所であれば、任意の場所にスイッチを配置することが可能である。
スイッチは、電気的スイッチ又は機械的なスイッチのいずれでもよい。つまりスイッチは、電流の流れを制御できるものであればよい。例えばトランジスタ、又はダイオードのいずれでもよく、それらを組み合わせた論理回路でもよい。
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、LDD領域を設けているトランジスタを用いると、オフ電流を少なくすることができ望ましい。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど)に近い状態で動作する場合はnチャネル型を、反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はpチャネル型を用いることが望ましい。なぜなら、トランジスタのゲート・ソース間電圧の絶対値を大きくでき、スイッチとして動作しやすいからである。なお、nチャネル型とpチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。
以上のような画面圧縮回路により、第1の画面及び第2の画面の位置や大きさに関する情報をメモリに保存する必要がなく、更には第1の画面の任意の場所に第2の画面を矩形ではなく任意の形状で表示することができる。
また図2には、同一基板上に画素部200と、第1画面用の第1の信号線駆動回路201と第1の走査線駆動回路211と、第2の画面用の第2の信号線駆動回路202と第2の走査線駆動回路212と、画面圧縮回路215とを備えるマルチウィンドウ表示装置を示す。
信号線駆動回路、走査線駆動回路の数は図2に限定されるものではなく、それぞれ一つとしたり、信号線駆動回路を二つとし走査線駆動回路を一つとすることもできる。信号線駆動回路やその一部(電流源回路や増幅回路など)は、画素と同一基板上に形成せず、例えば、外付けのICチップを用いて形成してもよい。
そして、上述したような構成により、第1の画面216に対して縮小された第2の画面217とを表示することができる。
よって、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。
(実施の形態2)
本実施の形態では、3画面のマルチウィンドウ表示を行う画素構成について、図13を用いて説明する。
図13には、第1の信号線(第1の画面用信号線)1301及び第1の走査線(第1の画面用走査線)1304と、それらの情報に基づいてオンオフを制御される第1のスイッチ1311と、第2の信号線(第2の画面用信号線)1302及び第2の走査線(第2の画面用走査線)1305と、それらの情報に基づいてオンオフを制御される第2のスイッチ1312と、第3の信号線(第3の画面用信号線)1303及び第3の走査線(第3の画面用走査線)1306と、それらの情報に基づいてオンオフを制御される第3のスイッチ1313と、メモリ1320によりオンオフを制御され、第1のスイッチ1311、第2のスイッチ1312及び第3のスイッチ1313にそれぞれ接続される第4のスイッチ1314、第5のスイッチ1315及び第6のスイッチ1316と、第4のスイッチ1314から第6のスイッチ1316とに接続される表示素子1321とを有する画素構成を示す。
そして、メモリ1320により第4のスイッチ1314、第5のスイッチ1315及び第6のスイッチ1316からいずれか1つを選択し、選択されたスイッチと接続される信号線からのビデオ信号に基づいて表示素子1321が表示を行う。
このように、画面数を増加させる場合には、それに応じて信号線及び走査線を増加するよう適宜設定すればよい。また、画面数を増加するにつれてメモリの数も適宜増加させると好ましい。
(実施の形態3)
本実施の形態は、発光素子を用いた場合であって、メモリ用の信号線と走査線を有する画素構成について、図3を用いて説明する。
図3(A)には、第1の画面用の第1の信号線301及び第1の走査線311と、第2の画面用の第2の信号線302及び第2の走査線312と、第1の走査線又は第2の走査線を選択する第1のメモリ331と、第1のメモリ用の第3の信号線303及び第3の走査線313と、第1の信号線と第1の走査線とに接続される第1のトランジスタ321と、第2の信号線と第2の走査線とに接続される第2のトランジスタ322と、第3の信号線と第3の走査線とに接続される第3のトランジスタ323と、第1のメモリと第1のトランジスタ及び第2のトランジスタとそれぞれ接続される第4のトランジスタ324及び第5のトランジスタ325と、第4のトランジスタ及び第5のトランジスタに接続される第2のメモリ332と、第2のメモリに接続される電流源333と、電流源へ電流を供給する電源線335と、発光素子334とを有する画素を示す。
まず、この画素が第1の画面及び第2の画面のどちらを表示するかの信号が、第3の信号線303から第1のメモリ331へ入力される。このとき第3の走査線313が選択され、第3のトランジスタがオンとなっている。
そして、入力された信号に基づいて第4のトランジスタ324及び第5のトランジスタ325のいずれかがオンとなる。すると、第1のトランジスタ321及び第2のトランジスタ322のうちオンとなったトランジスタに接続されている方から、ビデオ信号が入力される。
そして、ビデオ信号は第2のメモリに入力され、このビデオ信号に基づいて電源線335から電流源333へ電流が供給され、発光素子334が発光する。
このとき、第1のトランジスタ及び第2のトランジスタのうち選択されなかった方に、ビデオ信号が入力されたとしても、第2のメモリへは供給されないため、ビデオ信号が誤って入力されたり、書き換えられたりすることはない。
そして、図1(B)に示した画像圧縮回路により、第1の画面及び第2の画面のいずれかを圧縮し、マルチウィンドウ表示を行えばよい。
本実施の形態は、WO 03/027997に開示される画素構成と組み合わせて、図3(B)に示すような電流源333と発光素子334との間に、第2のメモリ332により制御されるスイッチ337が設けられた画素構成とすることができる。電流源333に信号電流を設定し、スイッチ337のオン・オフに基づき発光素子に設定された信号電流を供給することができ、電流源333を構成するトランジスタの互いのしきい値のバラツキの影響を低減することができる。
本実施の形態の構成により、メモリに複数の画面分のビデオ信号を保存(保持)する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。
また、発光素子を有するマルチウィンドウ表示装置において、アナログ駆動又はデジタル駆動を適応することが可能である。しかし、ビデオ信号を保持する回路が不要であるアナログ駆動に用いた場合は、新たな信号処理回路を設ける必要がないため、集積回路の負担が低減する。
(実施の形態4)
本実施の形態では、液晶素子を用いた場合であって、メモリ用の信号線と走査線を有する画素構成について、図4を用いて説明する。
図4には、第1の画面用の第1の信号線401及び第1の走査線411と、第2の画面用の第2の信号線402及び第2の走査線412と、第1の走査線又は第2の走査線を選択する第1のメモリ431と、第1のメモリ用の第3の信号線403及び第3の走査線413と、第1の信号線と第1の走査線とに接続される第1のトランジスタ421と、第2の信号線と第2の走査線とに接続される第2のトランジスタ422と、第3の信号線と第3の走査線とに接続される第3のトランジスタ423と、第1のメモリと第1のトランジスタ及び第2のトランジスタとそれぞれ接続される第4のトランジスタ424及び第5のトランジスタ425と、第4のトランジスタ及び第5のトランジスタに接続される液晶素子432及び容量433とを有する画素を示す。
なお、本実施の形態の画素構成は、実施の形態1における発光素子が液晶素子432及び容量素子433となったものであり、動作方法は実施の形態1と同様であるため、異なる動作のみ説明する。
まず、実施の形態1と同様に第4のトランジスタ424及び第5のトランジスタ425のいずれかがオンとなる。すると、第1のトランジスタ421及び第2のトランジスタ422のうちオンとなったトランジスタに接続されている方から、ビデオ信号が入力され、容量素子433に電荷が保持される。この電荷量に基づいて液晶素子の配向が制御され、画素部の表示が行われる。
そして、図1(B)に示した画像圧縮回路により、第1の画面及び第2の画面のいずれかを圧縮し、マルチウィンドウ表示を行えばよい。
本実施の形態の構成により、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意に表示することが可能となる。
(実施の形態5)
本実施の形態では、具体的なメモリ(図3においては第1のメモリ)を有する画素構成について、図5を用いて説明する。そのため図5では、第2のメモリの記載を省略している。なおメモリとは、データを保持するの機能を奏する最小ユニットのことをいう。
図5(A)には、極性の異なるトランジスタと、容量とでメモリの機能を奏するユニットを形成している画素構成を示し、図3及び図4と同様に第1の信号線501と、第1の走査線511と、第2の信号線502と、第2の走査線512と、第3の信号線503と、第3の走査線513と、第1のトランジスタ521と、第2のトランジスタ522と、第3のトランジスタ523と、極性の異なる第4のトランジスタ524及び第5のトランジスタ525と、第4のトランジスタ及び第5のトランジスタのゲート電極と配線532とに接続される容量素子531と、第4のトランジスタ及び第5のトランジスタに接続される表示素子533とを有する画素構成が記載される。
そして、第3のトランジスタ523がオンとなると、第3の信号線503からHigh又はLowの信号が入力される。そして例えば第4のトランジスタ524をnチャネル型トランジスタとし、第5のトランジスタ525をpチャネル型のトランジスタとすると、第3のトランジスタ523からHighが出力されるとき、第4のトランジスタ524がオンとなる。逆に第3のトランジスタからLowが出力されるとき、第5のトランジスタ525がオンとなる。
そして第4のトランジスタ524又は第5のトランジスタ525から電流が供給され、容量素子531に保持される。その後、表示素子533へビデオ信号が供給される。このとき、容量素子531へ保持することにより、一定のデータに基づいてトランジスタ524、525を制御することができる。
次に、図5(B)に示すラッチ回路を有するSRAMを用いてメモリの機能を奏するユニットを形成している画素構成を示す。
SRAM535の入力側はトランジスタ523の一方の電極と、トランジスタ524のゲート電極と接続されている。
SRAM535は極性の異なるトランジスタを2つずつ有しており、例えば1つのpチャネル型のトランジスタと1つのnチャネル型のトランジスタとが対になり、1つのSRAMの中にpチャネル型のトランジスタとnチャネル型のトランジスタとの対が2組存在することになる。
一対になった2組のトランジスタは、そのドレイン領域が互いに接続され、そのゲート電極も互いに接続されている。そして互いに一方の対のトランジスタのドレイン領域が、他方の対のトランジスタのゲート電極と同じ電位に保たれている。そして一方の対のトランジスタのドレイン領域は入力の信号(Vin)が入力され、他方の対のトランジスタのドレイン領域は出力の信号(Vout)が出力される。すなわち、SRAMはVinを保持し、Vinを反転させた信号であるVoutを出力するように設計されている。そして、SRAM535の出力側は、トランジスタ524及びトランジスタ525に接続され、出力されるVoutに基づいて、トランジスタ524、525を制御することができる。
また以上のような、SRAMはリフレッシュ動作を必要とせず、メモリ動作のタイミングが容易である。
なおメモリは、図5に示す以外にも公知の回路を用いても構わない。
更に、メモリは複数設けても構わない。特に、画面が3以上になるマルチウィンドウ表示を行うときには、メモリを複数設けるほうが好ましい。
例えば図14に示すように、第1の信号線1401と、第1の走査線1404と、それらに接続されるトランジスタ1411と、トランジスタ1411に接続されるトランジスタ1414と、トランジスタ1414のゲート電極に接続される容量素子1421及びトランジスタ1414のオンオフを制御するトランジスタ1417と、トランジスタ1417に接続される信号線1431及び走査線1434と、第2の信号線1402と、第2の走査線1405と、それらに接続されるトランジスタ1412と、トランジスタ1412に接続されるトランジスタ1415と、トランジスタ1415のゲート電極に接続される容量素子1422及びトランジスタ1415のオンオフを制御するトランジスタ1418と、トランジスタ1418に接続される信号線1432及び走査線1435と、第3の信号線1403と、第3の走査線1406と、それらに接続されるトランジスタ1413と、トランジスタ1413に接続されるトランジスタ1416と、トランジスタ1416のゲート電極に接続される容量素子1423及びトランジスタ1416のオンオフを制御するトランジスタ1419と、トランジスタ1419に接続される信号線1433及び走査線1436と、容量素子1421、1422、1423とに接続される電源線1424と、トランジスタ1414、1415、1416とに接続される表示素子1420とを有する画素構成とすればよい。
図14の構成において、メモリの機能を奏するユニットは、トランジスタ1417及び容量素子1421を有している。すなわち図14の構成では、メモリを3組有している。
そして、信号線1431〜1433及び走査線1434〜1436からそれぞれ1組が選択され、オンオフを制御するトランジスタ1417〜1419のうちいずれか1つがオンとなる。
例えば、信号線1431及び走査線1434が選択され、トランジスタ1417がオンとなると、走査線1404により選択されたトランジスタ1411を介して信号線1401からのビデオ信号がトランジスタ1414に供給され、容量素子1421に保持される。その後、表示素子1420へビデオ信号が供給され、それに基づき表示が行われる。また、その他のオンオフを制御するトランジスタ1418、1419等も同様に動作し、選択されたトランジスタ、つまり選択された画面のビデオ信号が表示素子へ供給される。
このように、メモリを複数(奇数個)設ける場合は、図14の画素構成を応用すればよい。
また、メモリを複数(偶数個)設ける場合は、図5(A)、(B)に示す画素構成を応用して形成すればよい。
以上のように、第1の信号線及び第2の信号線のいずれかを選択する信号が入力されるメモリを用いることにより、メモリに複数の画面分のビデオ信号を保存する必要がないため集積回路の負担を軽減することができる。
(実施の形態6)
本実施の形態では、走査線駆動回路及びその駆動方法について、図6に示すタイミングチャートを用いて説明する。
図6(A)に示すように、画素部のうちA列目からB列目、Gi行目からGj行目に第2の画面が設けられている画素構成の場合を説明する。なお、本実施の形態では、第1の画面に対して第2の画面を縮小する画素構成の場合を説明するが、第2の画面に対して第1の画面を縮小してもよく、2つ以上の複数画面を表示するマルチウィンドウ表示に適応することもできうる。
図6(B)から(D)には、図6(A)に示すマルチウィンドウ表示を行った場合のタイミングチャートを示す。
図6(B)には、走査線が1行目から最終行目まで選択されているフレーム期間(単位フレーム期間ともいう)F1と、第1の画面へ信号が入力される第1の書き込み期間601と、第2の画面へ信号が入力される第2の書き込み期間602aと、メモリへ信号が入力される第3の書き込み期間603と、が記載されている。
まず、最初のフレーム期間では、第3の走査線のG1からG(最終行)に書き込みが行われる(第3の書き込み期間603)。その後、第1の走査線G1からG(最終行)に書き込みが行われ(第1の書き込み期間601)、次いで第2の走査線G1からG(最終行)に書き込みが行われる(第2の書き込み期間602a)。
なお、上記第1から第3の書き込み期間の順序は、どれが先であっても構わない。但し、全画素のメモリに第1の画面又は第2の画面を表示させるデータを入力する必要があるため、最初のフレーム期間では、第3の書き込み期間603に書き込みが行われた後に、第1又は第2の書き込み期間を設ける必要がある。また、最初のフレーム期間以外では、データをフレーム毎に書き換える必要はないため、全てのフレーム期間に第1から第3の書き込み期間を設けなくともよい。
以上のように、走査線駆動回路の動作は、各種走査線毎に独立して動作させることができる。従って、ある行を同時に選択することがあってもよいし、別の行を選択していてもよい。
また図6(C)には、図6(B)と第2の書き込み期間が異なるタイミングチャートを示す。
図6(C)をみると、第2の書き込み期間602bは、第2の画面を表示する行(Gi〜Gj)のみに書き込まれ、更に1フレーム期間をかけて書き込みを行っている。
このように、縮小する画面の走査線のみに、時間をかけて書き込むことによりデータを確実に書き込むことができる。
更に図6(D)に示すように、第2の画面において第2の走査線のGiからGjのみを選択し、第1の書き込み期間及び第3の書き込み期間と同様な速度で書き込んでも構わない。
このように、縮小する画面の走査線駆動回路において、不要な行への書き込みが行われないため、回路の誤動作を低減することができる。
(実施の形態7)
本実施の形態では、第1の画面又は第2の画面の横方向(信号線と垂直方向)の圧縮をパネル内で行う画面圧縮回路の具体的な構成及び動作方法を、図7を用いて説明する。
図7(A)に示す画面圧縮回路703は、信号線の数に対応した第1メモリと、それぞれの第1のメモリに接続される第1のスイッチSW1と、それらのSW1を制御する第1の制御回路701と、第2のメモリと、それぞれの第2のメモリに接続される第2のスイッチSW2と、それらのSW2を制御する第2の制御回路702とを有する。
まず、第1のメモリに圧縮前の1行分の映像データを保存する。これを、縮小する画面サイズに合わせて圧縮し、第2のメモリに入力する。つまり、第1の制御回路701及び第2の制御回路702により第1のスイッチSW1と、第2のスイッチSW2とをオンするタイミングを合わせればよい。そして、実施の形態5で示したように、走査線駆動回路により、縮小する画面の表示位置(具体的には行と列)を合わせればよい。
例として、第2の画面を第2列目から表示させて、画面サイズを1/3に縮小する場合について、図7(B)に示すタイミングチャートを参照して説明する。
図7(B)は、第2の制御回路702による、1列目から6列目までの第2のメモリを選択するため、スイッチにHighの信号が入力されるタイミングと、第1の制御回路701による1列目から10列目までの第1のメモリのいずれかにHighの信号が入力されるタイミングとが記載されている。なお、7行目以降の第2のメモリや11列目以降の第1のメモリも、同様に信号が入力される。
まず、第2のメモリの選択スイッチを順次選択していく。このとき第2の画面は2列目から表示を行うため、第2のメモリの1列目に同期した第1のメモリにHighの信号は入力されない。すなわち、第2のメモリの1列目には、画像を表示させないので、どのようなデータが入力されていてもよい。
次に、第2のメモリの2列目に同期して、第1のメモリの1列目にHighの信号が入力される。そして、第1のメモリの1列目のデータが第2のメモリの2列目に転送(入力)される。なおこのとき、1列目から3列目の第1のメモリのうち、いずれか1つのデータを第2のメモリの2列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。
次に、第2のメモリの3列目に同期して、第1のメモリの4列目にHighの信号が入力される。そして、第1のメモリの4列目のデータが第2のメモリの3列目に転送(入力)される。なおこのとき、4列目から6列目の第1のメモリのうち、いずれか1つのデータを第2のメモリの3列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。
次に、第2のメモリの4列目に同期して、第1のメモリの7列目にHighの信号が入力される。そして、第1のメモリの7列目のデータが第2のメモリの4列目に転送(入力)される。なおこのとき、7列目から9列目の第1のメモリのうち、いずれか1つのデータを第2のメモリの4列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。
次に、第2のメモリの5列目に同期して、第1のメモリの10列目にHighの信号が入力される。そして、第1のメモリの10列目のデータが第2のメモリの5列目に転送(入力)される。なおこのとき、10列目から12列目の第1のメモリのうち、いずれか1つのデータを第2のメモリの5列目に転送すればよく、更にはそれらの平均値を転送すると好ましい。
以下、同様に全列において、選択された第1のメモリを第2のメモリへ転送する。その後、第2のメモリの映像データを第2の画面用の信号線へ入力すると表示が行われる。
このように画面圧縮回路を動作させることにより、画像を横方向に圧縮又は間引くことができる。なお、圧縮するとは第1のメモリの平均値を第2のメモリへ入力することであり、間引くとは選択された第1のメモリの1つを第2のメモリへ入力することである。なお、第1の制御回路及び第2の制御回路は、図7(B)のような波形を出力する回路であればよく、例えばシフトレジスタ回路やデコーダ回路を用いればよい。
なお、第1のメモリの波形(タイミング)を変えることにより、縮小する画面の表示位置やサイズを自由に設定することができる。そのため、縮小する画面の形状を矩形だけでなく、三角形状や丸形状といった任意の形状とすることができる。
また、縦方向の画像を圧縮又は間引く場合でも、同様に必要な行のデータのみを画素へ書き込むようにすればよい。
以上のような画像圧縮回路により、互いの画面の位置や大きさに関する映像データを信号処理用のメモリに保存することなく、任意にマルチウィンドウ表示を行うことが可能となる。
(実施の形態8)
本実施の形態では、2画面表示を行い、表示素子として発光素子を用いた場合の画素構成を、図8を用いて説明する。なお画素構成においてトランジスタのソース電極及びドレイン電極は、電流の流れる向きで決まり、どちらかに限定されるものではないため、本実施の形態では第1の電極及び第2の電極と示す。
図8(A)の画素は、第1画面用の信号線901及び走査線904とそれらに接続されたスイッチ912と、第2画面用の信号線902及び走査線905とそれらに接続されたスイッチ911と、メモリ920と、メモリにそれぞれ接続されたスイッチ913、914と、電源線921と、保持用のトランジスタ931と、駆動用のトランジスタ932と、変換駆動用のトランジスタ933と、容量素子934と、発光素子935とを有する。
そして、トランジスタ931のゲート電極は、走査線906に接続され、第1の電極はスイッチ913及び914と、トランジスタ932の第1の電極と接続され、第2の電極はトランジスタ933のゲート電極及びトランジスタ932のゲート電極に接続されている。トランジスタ932の第2の電極は、電源線921に接続され、トランジスタ933の第2の電極は、発光素子935の一方の電極に接続されている。容量素子934は、トランジスタ933のゲート電極と第2の電極との間に接続され、トランジスタ933のゲート・ソース間電圧を保持する。電源線921及び発光素子935の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
まず、全画素のメモリに第1の画面及び第2の画面のいずれかを表示する信号が入力される。その信号に基づいてスイッチ914又は913が選択され、選択されたスイッチに接続される信号線からビデオ信号として所定の電流が入力される。そして走査線906に接続されるトランジスタ931がオンとなると、トランジスタ932に電流が流れ始め、容量素子934に電荷が蓄積される。その後、一定に保たれた電流がトランジスタ933を介して発光素子に供給され、それに基づいてマルチウィンドウ表示が行われる。
また図8(B)の画素は、図8(A)と異なる構成のみを説明し、また同一の構成には同一の符号を付す。
図8(B)の画素は、第1画面用の信号線901及び走査線904とそれらに接続されたスイッチ912と、第2画面用の信号線902及び走査線905とそれらに接続されたスイッチ911と、メモリ920と、メモリにそれぞれ接続されたスイッチ913、914と、電源線921と、保持用のトランジスタ941と、駆動用のトランジスタ942と、変換駆動用のトランジスタ943と、容量素子944と、発光素子945とを有する。
トランジスタ941ゲート電極は、走査線906に接続され、第1の電極はトランジスタ943の第1の電極に接続され、第2の電極はトランジスタ942のゲート電極とに接続されている。第4トランジスタ942の第2の電極は、電源線921に接続され、第3トランジスタ943の第2の電極は、発光素子945の一方の電極に接続されている。容量素子944は、第4トランジスタ942のゲート電極と第2の電極との間に接続され、第4トランジスタ942のゲート・ソース間電圧を保持する。電源線921及び発光素子945の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
まず、全画素のメモリに第1の画面及び第2の画面のいずれかを表示する信号が入力される。その信号に基づいてスイッチ914又は913が選択され、選択されたスイッチに接続される信号線からビデオ信号が入力される。そして走査線906に接続されるトランジスタ941がオンとなると、トランジスタ942に電流が流れ始め、容量素子944に電荷が蓄積される。その後、一定に保持された電流がトランジスタ943を介して発光素子に供給され、それに基づいてマルチウィンドウ表示が行われる。
このような画素構成により、集積回路に搭載されたメモリに複数の画面分のビデオ信号を保存する必要がなく、集積回路の負担を軽減することができる。また、互いの画面の位置や大きさに関する映像データを、信号処理用のメモリに保存することなく、任意に表示することが可能となる。
また、画素構成は配置された信号線、走査線及びトランジスタによる開口率低下の影響を受けないため、トランジスタが設けられた基板と反対側へ発光する上面出射型の発光表示装置を用いるとよい。
また、このような画素構成はトランジスタのバラツキを低減することが可能である。その結果、表示ムラがなく、より高精度なマルチウィンドウ表示を行うことができる。
画素構成は図8(A)、(B)に示すように、第1画面用の信号線901、第2画面用の信号線902にビデオ信号として電流で入力する構成に限定されるものではなく、各信号線にビデオ信号として電圧で入力してもよい。
図15には各信号線にビデオ信号として電圧が入力される画素構成を示す。図15は、図3(B)に示す画素構成と異なり、電流源333に相当する電流源を設けず、スイッチ337に相当するpチャネル型のトランジスタ338が設けられ、発光素子334に接続されている。
図3(B)と同様に、この画素が第1の画面及び第2の画面のどちらを表示するかの信号が、メモリ用の信号線303から第1のメモリ331へ入力される。このとき第3の走査線313が選択され、トランジスタ323がオンとなっている。
そして、第1のメモリ331に基づき、第1画面用の信号線301、又は第2画面用の信号線302にはビデオ信号として電圧が入力される。ビデオ信号に基づきトランジスタ321、322がオン、又はオフとなり、オンとなったトランジスタに接続されているトランジスタ324又は325から、ビデオ信号が第2のメモリ332に入力される。
第2のメモリ332により、トランジスタ338がオン、又はオフとなり、オンとなったとき発光素子334が発光する。
さらにトランジスタのしきい値電圧のバラツキを補正する補正回路を備えた画素構成でもよい。
本実施の形態、及びその他の実施の形態における多階調表示方法としてアナログ階調、及びデジタル階調のいずれかを用いることができる。また時間階調表示や面積階調表示を組み合わせてもよい。
(実施例1)
発光素子又は液晶素子を有するマルチウィンドウ表示装置を備えた電子機器として、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されているため、発光素子を有するマルチウィンドウ表示装置を用いることが望ましい。それら電子機器の具体例を図12に示す。
図12(A)は表示装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。マルチウィンドウ表示装置は表示部2003に用いることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
図12(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。マルチウィンドウ表示装置は表示部2102に用いることができる。
図12(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。マルチウィンドウ表示装置は表示部2203に用いることができる。
図12(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。マルチウィンドウ表示装置は表示部2302に用いることができる。
図12(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、マルチウィンドウ表示装置は表示部A、B2403、2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図12(F)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。マルチウィンドウ表示装置は表示部2602に用いることができる。
ここで図12(G)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。マルチウィンドウ表示装置は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
なお、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターにマルチウィンドウ表示装置用いることも可能となる。
以上の様に、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施の形態1から7に示したいずれの構成の画素構造や信号線駆動回路を用いることができる。
(実施例2)
実施例1において示した発光素子を有する電子機器には、発光素子が封止された状態にあるパネルに、コントローラ、電源回路等を含むICが実装された状態にあるモジュールが搭載されている。モジュールとパネルは、共に表示装置の一形態に相当する。本実施例では、モジュールの具体的な構成について説明する。
図9(A)に、コントローラ801及び電源回路802がパネル800に実装されたモジュールの外観図を示す。パネル800には、発光素子が各画素に設けられた画素部803と、前記画素部803が有する表示素子(画素)を選択する走査線駆動回路部と、選択された画素にビデオ信号を供給する信号線駆動回路部とが設けられている。なお、信号線駆動回路部は第1の画面用の第1の信号線駆動回路805と、第2の画面用の信号線駆動回路892とを有し、走査線駆動回路部は第1の画面用の第1の走査線駆動回路804と、第2の画面用の第2の走査線駆動回路891とを有する。更に画面を圧縮する画面圧縮用回路890が設けられている。
またプリント基板806にはコントローラ801、電源回路802が設けられており、コントローラ801または電源回路802から出力された各種信号及び電源電圧は、FPC807を介してパネル800の画素部803、走査線駆動回路804、信号線駆動回路805に供給される。
プリント基板806への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース(I/F)部808を介して供給される。このI/F部はマルチウィンドウ画面数に応じて設ける必要があるが、本実施例では1つのI/F部の動作について説明する。
なお、本実施例ではパネル800にプリント基板806がFPCを用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ801、電源回路802をパネル800に直接実装させるようにしても良い。
また、プリント基板806において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板806にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
図9(B)に、プリント基板806の構成をブロック図で示す。インターフェース808に供給された各種信号と電源電圧は、コントローラ801と、電源電圧802に供給される。
コントローラ801は、A/Dコンバータ809と、位相ロックドループ(PLL:Phase Locked Loop)810と、制御信号生成部811と、を有している。また、デジタル駆動を行う場合にはSRAM(Static Random Access Memory)を設ける。なお、SRAMの代わりに、SDRAMや、高速でデータの書き込みや読み出しが可能であるならばDRAM(Dynamic Random Access Memory)も用いることが可能である。
インターフェース808を介して供給されたビデオ信号は、A/Dコンバータ809においてパラレル−シリアル変換され、R、G、Bの各色に対応するビデオ信号として制御信号生成部811に入力される。また、インターフェース808を介して供給された各種信号をもとに、A/Dコンバータ809においてHsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)が生成され、制御信号生成部811に入力される
位相ロックドループ810では、インターフェース808を介して供給される各種信号の周波数と、制御信号生成部811の動作周波数の位相とを合わせる機能を有している。制御信号生成部811の動作周波数は、インターフェース808を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部811の動作周波数を位相ロックドループ810において調整する。
なお、デジタル駆動を行う場合は、制御信号生成部811に入力されたビデオ信号は、一旦SRAMに書き込まれ、保持される。制御信号生成部811では、SRAMに保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を1ビット分づつ読み出し、パネル800の信号線駆動回路805に供給する。
また制御信号生成部811では、各ビットの、発光素子が発光する期間に関する情報を、パネル800の走査線駆動回路804に供給する。
また電源回路802は所定の電源電圧を、パネル800の信号線駆動回路805、走査線駆動回路804及び画素部803に供給する。
次に電源回路802の詳しい構成について、図10を用いて説明する。本実施例の電源回路802は、4つのスイッチングレギュレータコントロール860を用いたスイッチングレギュレータ854と、シリーズレギュレータ855とからなる。
一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路802では、両者を組み合わせて用いる。
図10に示すスイッチングレギュレータ854は、スイッチングレギュレータコントロール(SWR)860と、アテニュエイター(減衰器:ATT)861と、トランス(T)862と、インダクター(L)863と、基準電源(Vref)864と、発振回路(OSC)865、ダイオード866と、バイポーラトランジスタ867と、可変抵抗868と、容量869とを有している。
外部からの電源供給としてLiイオン電池(3.6V)等の電圧が変換されることで、陰極に与えられる電源電圧と、スイッチングレギュレータ855に供給される電源電圧が生成される。
またシリーズレギュレータ855は、バンドギャップ回路(BG)870と、アンプ871と、オペアンプ872と、電流源873と、可変抵抗874と、バイポーラトランジスタ875とを有し、スイッチングレギュレータ854において生成された電源電圧が供給されている。
シリーズレギュレータ855では、スイッチングレギュレータ854において生成された電源電圧を用い、バンドギャップ回路870において生成された一定の電圧に基づいて、各色の発光素子の陽極に電流を供給するための配線(電流供給線)に与える直流の電源電圧を、生成する。
なお電流源873は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる。この場合、電流源873において生成された電流は、パネル800の信号線駆動回路805に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、電流源873は必ずしも設ける必要はない。
本発明の表示装置の画素構成を示す図。 本発明の表示装置を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の駆動方法を示す図。 本発明の画面圧縮回路を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の全体を示す図。 本発明の電源回路を示す図。 従来の表示装置を示す図。 本発明の表示装置を用いた電子機器を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。 本発明の表示装置の画素構成を示す図。

Claims (8)

  1. 複数の走査線と、複数の信号線の組を複数有し、それぞれの該走査線と該信号線の組とで規定される単位画素を有する表示装置の各単位画素を構成する回路において、第1乃至第5のトランジスタと、メモリと、液晶素子と、第1乃至第3の信号線と、第1乃至第3の走査線と、容量素子と、を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第1の信号線に電気的に接続され、他方は、前記第4のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第1の走査線に電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、前記第2の信号線に電気的に接続され、他方は、前記第5のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第2の走査線に電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第3の信号線に電気的に接続され、他方は、前記メモリに電気的に接続され、ゲートは、前記第3の走査線に電気的に接続され、
    前記第4のトランジスタのソース又はドレインの他方は、前記液晶素子と、前記容量素子と、前記第5のトランジスタのソース又はドレインの他方に電気的に接続され、ゲートは、前記メモリに電気的に接続され、
    前記第5のトランジスタのゲートは、前記メモリに電気的に接続され、
    前記第4のトランジスタと前記第5のトランジスタのオンオフは、前記メモリによって制御され、前記第4のトランジスタと前記第5のトランジスタの選択に基づいて前記第1の信号線に入力される第1のビデオ信号と前記第2の信号線に入力される第2のビデオ信号のいずれか一方が前記容量素子に入力されることを特徴とするマルチウィンドウ表示装置。
  2. 請求項において、
    第1及び第2の画面が表示される画素部の列数に対応した第1及び第2のメモリを有する画面圧縮回路を有し、
    前記第1のメモリには、圧縮前の1行分の画像データが入力され、保持され、
    1つおきの前記第1のメモリから前記第2のメモリへ画像データが入力されることにより、圧縮された前記第2の画面が表示されることを特徴とするマルチウィンドウ表示装置。
  3. 請求項1または2において、前記メモリは容量素子又はラッチ回路を有するSRAMを有することを特徴とするマルチウィンドウ表示装置。
  4. 複数の走査線と、複数の信号線の組を複数有し、それぞれの該走査線と該信号線の組とで規定される単位画素を有する表示装置の各単位画素を構成する回路において、第1乃至第5のトランジスタと、第1及び第2のメモリと、発光素子と、第1乃至第3の信号線と、第1乃至第3の走査線と、電源線と、電流源と、を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第1の信号線に電気的に接続され、他方は、前記第4のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第1の走査線に電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、前記第2の信号線に電気的に接続され、他方は、前記第5のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第2の走査線に電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第3の信号線に電気的に接続され、他方は、前記第1のメモリに電気的に接続され、ゲートは、前記第3の走査線に電気的に接続され、
    前記第4のトランジスタのソース又はドレインの他方は、前記第2のメモリと前記第5のトランジスタのソース又はドレインの他方に電気的に接続され、ゲートは、前記第1のメモリに電気的に接続され、
    前記第5のトランジスタのゲートは、前記第1のメモリに電気的に接続され、
    前記第2のメモリは、前記電流源と電気的に接続され、
    前記電流源は、前記電源線から電流が供給され、前記発光素子を発光させ、
    前記第4のトランジスタと前記第5のトランジスタのオンオフは、前記第1のメモリによって制御され、前記第4のトランジスタと前記第5のトランジスタの選択に基づいて前記第1の信号線に入力される第1のビデオ信号と前記第2の信号線に入力される第2のビデオ信号のいずれか一方が前記第2のメモリに入力されることを特徴とするマルチウィンドウ表示装置。
  5. 複数の走査線と、複数の信号線の組を複数有し、それぞれの該走査線と該信号線の組とで規定される単位画素を有する表示装置の各単位画素を構成する回路において、第1乃至第5のトランジスタと、第1及び第2のメモリと、発光素子と、第1乃至第3の信号線と、第1乃至第3の走査線と、電源線と、電流源と、スイッチと、を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第1の信号線に電気的に接続され、他方は、前記第4のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第1の走査線に電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、前記第2の信号線に電気的に接続され、他方は、前記第5のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第2の走査線に電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第3の信号線に電気的に接続され、他方は、前記第1のメモリに電気的に接続され、ゲートは、前記第3の走査線に電気的に接続され、
    前記第4のトランジスタのソース又はドレインの他方は、前記第2のメモリと前記第5のトランジスタのソース又はドレインの他方に電気的に接続され、ゲートは、前記第1のメモリに電気的に接続され、
    前記第5のトランジスタのゲートは、前記第1のメモリに電気的に接続され、
    前記スイッチの一方の端子は、前記電流源に電気的に接続され、他方の端子は、前記発光素子に電気的に接続され、
    前記電流源は、前記電源線から電流が供給され、
    前記第2のメモリは、前記スイッチのオンオフを制御し、
    前記第4のトランジスタと前記第5のトランジスタのオンオフは、前記第1のメモリによって制御され、前記第4のトランジスタと前記第5のトランジスタの選択に基づいて前記第1の信号線に入力される第1のビデオ信号と前記第2の信号線に入力される第2のビデオ信号のいずれか一方が前記第2のメモリに入力されることを特徴とするマルチウィンドウ表示装置。
  6. 複数の走査線と、複数の信号線の組を複数有し、それぞれの該走査線と該信号線の組とで規定される単位画素を有する表示装置の各単位画素を構成する回路において、第1乃至第6のトランジスタと、第1及び第2のメモリと、発光素子と、第1乃至第3の信号線と、第1乃至第3の走査線と、電源線と、を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第1の信号線に電気的に接続され、他方は、前記第4のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第1の走査線に電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、前記第2の信号線に電気的に接続され、他方は、前記第5のトランジスタのソース又はドレインの一方に電気的に接続され、ゲートは、前記第2の走査線に電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第3の信号線に電気的に接続され、他方は、前記第1のメモリに電気的に接続され、ゲートは、前記第3の走査線に電気的に接続され、
    前記第4のトランジスタのソース又はドレインの他方は、前記第2のメモリと前記第5のトランジスタのソース又はドレインの他方に電気的に接続され、ゲートは、前記第1のメモリに電気的に接続され、
    前記第5のトランジスタのゲートは、前記第1のメモリに電気的に接続され、
    前記第6のトランジスタのソース又はドレインの一方は、前記電源線に電気的に接続され、他方は、前記発光素子に電気的に接続され、ゲートは、前記第2のメモリに電気的に接続され、
    前記第6のトランジスタはpチャネル型のトランジスタであり、
    前記第2のメモリは、前記第6のトランジスタのオンオフを制御し、
    前記第4のトランジスタと前記第5のトランジスタのオンオフは、前記第1のメモリによって制御され、前記第4のトランジスタと前記第5のトランジスタの選択に基づいて前記第1の信号線に入力される第1のビデオ信号と前記第2の信号線に入力される第2のビデオ信号のいずれか一方が前記第2のメモリに入力されることを特徴とするマルチウィンドウ表示装置。
  7. 請求項乃至のいずれか一において、
    前記発光素子に前記第1のビデオ信号が入力されることにより第1の画面が表示され、
    前記発光素子に前記第2のビデオ信号が入力されることにより第2の画面が表示され、
    前記第1の画面及び前記第2の画面のいずれかの大きさを制御する画面圧縮回路を有し、
    前記画面圧縮回路は複数の第3のメモリと、前記第3のメモリを選択する第1の制御回路と、複数の第4のメモリと、前記第4のメモリを選択する第2の制御回路と、を有し、
    前記第1の制御回路により選択された一つの第3のメモリと、前記第2の制御回路から選択された一つの第4のメモリとが導通状態となり、
    前記導通状態となった第4のメモリへ、第3のメモリから信号が転送され、前記第4のメモリから画素部へ信号が入力されることを特徴とするマルチウィンドウ表示装置。
  8. 請求項乃至のいずれか一において、
    第1及び第2の画面が表示される画素部の列数に対応した第3及び第4のメモリを有する画面圧縮回路を有し、
    前記第3のメモリには、圧縮前の1行分の画像データが入力され、保持され、
    1つおきの前記第3のメモリから前記第4のメモリへ画像データが入力されることにより、圧縮された前記第2の画面が表示されることを特徴とするマルチウィンドウ表示装置。

JP2003286317A 2002-08-09 2003-08-04 マルチウィンドウ表示装置 Expired - Fee Related JP4503250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003286317A JP4503250B2 (ja) 2002-08-09 2003-08-04 マルチウィンドウ表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002232775 2002-08-09
JP2003286317A JP4503250B2 (ja) 2002-08-09 2003-08-04 マルチウィンドウ表示装置

Publications (3)

Publication Number Publication Date
JP2004094231A JP2004094231A (ja) 2004-03-25
JP2004094231A5 JP2004094231A5 (ja) 2006-08-17
JP4503250B2 true JP4503250B2 (ja) 2010-07-14

Family

ID=32072361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003286317A Expired - Fee Related JP4503250B2 (ja) 2002-08-09 2003-08-04 マルチウィンドウ表示装置

Country Status (1)

Country Link
JP (1) JP4503250B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
CN103562990B (zh) 2011-05-31 2016-02-03 Nec显示器解决方案株式会社 显示装置和显示方法
JP5674909B2 (ja) * 2013-12-19 2015-02-25 株式会社半導体エネルギー研究所 表示装置
CN109389954B (zh) * 2017-08-14 2024-07-09 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法和显示装置
JP6951237B2 (ja) * 2017-12-25 2021-10-20 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132234A (ja) * 2000-08-18 2002-05-09 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP2002297082A (ja) * 2001-03-29 2002-10-09 Sanyo Electric Co Ltd 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2804477B2 (ja) * 1988-04-28 1998-09-24 三洋電機株式会社 映像信号入力検出装置
JPH0662464A (ja) * 1992-08-10 1994-03-04 Sony Corp リモートコントロールシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002132234A (ja) * 2000-08-18 2002-05-09 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
JP2002297082A (ja) * 2001-03-29 2002-10-09 Sanyo Electric Co Ltd 表示装置

Also Published As

Publication number Publication date
JP2004094231A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
US8242971B2 (en) Display device and method of driving the same
JP6620188B2 (ja) 表示装置
CN112053660B (zh) 显示装置
JP5177957B2 (ja) 表示装置、およびそれを用いた電子機器
US7425937B2 (en) Device and driving method thereof
JP5063769B2 (ja) 表示装置
JP4628447B2 (ja) 半導体装置
JP4823477B2 (ja) 表示装置及びその駆動方法
US20090021299A1 (en) Semiconductor Device and Display Device Utilizing the Same
US11678542B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US8432350B2 (en) Semiconductor device
JP4397811B2 (ja) 半導体装置、el表示装置、及び電子機器
JP2004312478A (ja) ソースフォロワ、ボルテージフォロワ及び半導体装置
JP4503250B2 (ja) マルチウィンドウ表示装置
US20060238221A1 (en) Circuit having source follower and semiconductor device having the circuit
US11107398B2 (en) Selective pixel driver and display device including the same
JP2007256934A (ja) 表示装置及び当該表示装置を具備する電子機器
JP4614708B2 (ja) ソースフォロワを有する回路および半導体装置
JP2004046135A (ja) 発光装置及び発光装置の駆動方法
JP2007094273A (ja) 信号保持回路、駆動回路、電気光学装置および電子機器
JP2007212605A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees