JP4614708B2 - ソースフォロワを有する回路および半導体装置 - Google Patents

Description

本発明はソースフォロワに関し、さらには薄膜トランジスタを用いて形成されるソースフォロワなどの増幅器を駆動回路に備えた半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

図７に、一般的なソースフォロワの回路図を示す。図７に示すソースフォロワは、トランジスタ９０１のゲート（Ｇ）に入力電位Ｖｉｎが与えられ、ドレイン（Ｄ）に電源から電位Ｖｄｄ（Ｖｄｄ＞Ｇｎｄ（グラウンドの電位））が与えられる。またソース（Ｓ）には定電流源９０２が接続されており、ソースの電位が出力電位Ｖｏｕｔとなる。

上記構成を有するソースフォロワの出力電位Ｖｏｕｔは、以下の数式１で表される。なおＶｇｓはゲートの電位からソースの電位を差し引いた電圧（ゲート電圧）に相当する。

このゲート電圧Ｖｇｓの値は、ゲート電圧Ｖｇｓとドレイン電流Ｉｄの関係によって決まってくる。トランジスタ９０１が飽和領域で動作している場合、そのドレイン電流Ｉｄは以下の数式２で表される。なお、μを移動度、Ｃ₀を単位面積あたりのゲート容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、Ｖｔｈを閾値電圧とする。

数式２においてμ、Ｃ₀、Ｗ／Ｌ、Ｖｔｈは全て個々のトランジスタによって決まる固定の値である。そしてトランジスタ９０１のドレイン電流Ｉｄは、定電流源９０２によってほぼ定まる。よって閾値電圧Ｖｔｈが一定の場合は、数式２から、所定の値のゲート電圧Ｖｇｓが得られることがわかる。逆に言うと、閾値電圧がばらつくとゲート電圧Ｖｇｓも連動してばらつくことになり、結果的に出力電位Ｖｏｕｔがばらつくことがわかる。

ソースフォロワの出力を合わせる従来の方法には、出力補正回路を施したものがある（例えば、特許文献１参照。）。
特開平１１−７３１６５号公報

ソースフォロワを複数有する回路を考える。ソースフォロワでは定電流を生じる回路が必要となるが、最も簡単にはトランジスタを１個用いてそのトランジスタのソース端子を電源線に繋ぎ、ゲート端子にある定電位をいれてそのトランジスタを飽和領域で動作させることによって実現される。このときの定電流Ｉｄは上述の数式２で表される。

電源線の電位が、電流が流れることによって変動するとゲート端子とソース端子間の電圧Ｖｇｓも変わってしまい、定電流の値がソースフォロワ毎にばらつく。この結果、ソースフォロワでは、入力電位が同じでも出力がばらつくことになるのは上述の通りである。

この問題を解決するための手段としては、上述の特許文献１に記載されているような出力補正回路を施すという方法がある。しかし、この場合には、信号がいくつか余分に必要である。また、補正に使うことができる時間をとれないような回路ではこの方法を用いることはできない。その他には電源線の電位が変動しないくらい電源線幅を太くしたり、膜厚を厚くして配線の抵抗を下げるという方法もあるが、面積が非常に大きくなるといった欠点がある。

本発明では、定電流源となるトランジスタのゲート端子の電位Ｖｂをそのトランジスタのソース端子に繋がれた電源線と同じように電位変動させることによって定電流のばらつきを無くし、これによってソースフォロワの出力のばらつきを無くす。

本明細書で開示する発明の１つは、
第１のトランジスタ、及び前記第１のトランジスタのソース電極に接続された第２のトランジスタとを有するｎ組のソースフォロワと、
前記ｎ組のソースフォロワの前記第２のトランジスタのそれぞれのゲート電極に電気的に接続された第１の電源線と、
前記ｎ組のソースフォロワの前記第２のトランジスタのそれぞれのソース電極に電気的に接続された第２の電源線と、
第３の電源線と、
前記第１の電源線と前記第３の電源線の間に設けられ、且つ前記第１の電源線と前記第３の電源線に電気的に接続された定電流源と、を有し、
前記定電流源及び前記第３の電源線によって前記第１の電源線の電位を補正することで、前記ｎ組のソースフォロワのそれぞれの出力電位を補正することを特徴とする。

また、本明細書で開示する発明の１つは、
第１のトランジスタ、及び前記第１のトランジスタのソース電極に接続された第２のトランジスタとを有するｎ組のソースフォロワと、
前記ｎ組のソースフォロワの前記第２のトランジスタのそれぞれのゲート電極に電気的に接続された第１の電源線と、
前記ｎ組のソースフォロワの前記第２のトランジスタのそれぞれのソース電極に電気的に接続された第２の電源線と、
第３の電源線と、
前記第１の電源線と前記第３の電源線の間に設けられ、且つ前記第１の電源線と前記第３の電源線に電気的に接続された抵抗と、を有し、
前記抵抗及び前記第３の電源線によって前記第１の電源線の電位を補正することで、前記ｎ組のソースフォロワのそれぞれの出力電位を補正することを特徴とする。

なお、前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、薄膜トランジスタであってもよい。

なお、前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、同じ導電型を有していてもよい。

なお、前記第１の電源線と前記第３の電源線の間に設けられた前記定電流源は、前記ソースフォロワと同数設けられていてもよい。

なお本発明のソースフォロワを有する回路を具備する半導体装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置など、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体装置が含まれる。また本発明の半導体装置は上記半導体装置に限定されず、本発明の複数のソースフォロワを有する回路を用いた半導体集積回路もその範疇に含まれる。

なお、本発明では、薄膜トランジスタ以外のトランジスタを用いることが可能である。本発明において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。

本発明は上記構成によって、ソースフォロワに接続された電源線の変動の影響によりソースフォロワの出力電位がばらつくのを防ぐことができる。この方法は、補正回路を用いる場合の様に新たに信号線を設ける必要が無く簡単である。また補正回路を用いる場合のように補正のための時間は必要ないため、常に出力をしなければいけないような回路にも適用することが可能である。

本発明の実施形態について、以下に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記述内容に限定して解釈されるものではない。

（実施の形態１）
図１の様な回路が本発明の複数のソースフォロワを有する回路の一形態に相当する回路図として挙げられる。

電源線Ｖｂｈを用意し、Ｖｂとの間に適当な定電流源を用意する。定電流源は、抵抗でもかまわない。この定電流源に流れる電流をうまく設定し、Ｖｂの電位変動を電源線のそれに合わせる。

図１では、Ｎチャネル型のトランジスタ１０１、１０２で構成された２個のソースフォロワが並んでいる。

図１に示されるようにｎ番目のソースフォロワに流れる電流をｉｓ（ｎ）、高電位電源線の電位をＶＤＤ（ｎ）、低電位電源線の電位をＶＳＳ（ｎ）、定電流値を規定するための電源線の電位をＶｂ（ｎ）、本発明のために新たに加えられた電源線の電位をＶｂｈ（ｎ）、ｎとｎ＋１番目のソースフォロワ間のＶＤＤの抵抗をＲｕ（ｎ）、ＶＳＳの抵抗をＲｄ（ｎ）、Ｖｂの抵抗をｒｂ（ｎ）、Ｖｂｈの抵抗をｒｈ（ｎ）、Ｖｂ（ｎ）とＶｂｈ（ｎ）の間に設けられた定電流源に流れる電流をｉｍ（ｎ）とする。また、Ｒｕ（ｎ）に流れる電流をｉｕ（ｎ）、Ｒｄ（ｎ）に流れる電流をｉｄ（ｎ）、ｒｂ（ｎ）に流れる電流をｉｂ（ｎ）、ｒｈ（ｎ）に流れる電流をｉｈ（ｎ）とする。

このとき、ｎ番目のソースフォロワに流れる電流は、Ｖｂ（ｎ）がゲート端子に入力されているトランジスタのゲートソース間電圧Ｖｇｓ（ｎ）で決まり、数式３で書ける。

このとき、Ｖｇｓ（ｎ＋１）は、Ｖｇｓ（ｎ＋１）＝Ｖｂ（ｎ＋１）−ＶＳＳ（ｎ＋１）でキルヒホッフの法則を用いてこの式を書きかえると数式４と書ける。

Ｖｇｓ（ｎ＋１）＝Ｖｇｓ（ｎ）であるためには、数式５をみたさなければならない。

数式５を満たすようにｒｂ（ｎ）とｉｂ（ｎ）の値を決めれば、すべてのソースフォロワＶｇｓは一定となる。

本発明は上記構成によって、電源線の電位変動の影響によりソースフォロワの出力電位がばらつくのを防ぐことができる。

そして、該複数のソースフォロワを有する回路を信号線駆動回路の出力側に設けることで、半導体装置の表示部に輝度むらが視認されてしまうのを防ぐことができる。

なお、図１では、Ｎチャネル型のトランジスタを用いたソースフォロワを用いているがＰチャネル型のトランジスタを用いたソースフォロワの場合も同様である。

なお本発明のソースフォロワを有する回路を具備する半導体装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体装置が含まれる。また本発明の半導体装置は上記半導体装置に限定されず、本発明の複数のソースフォロワを有する回路を用いた半導体集積回路もその範疇に含まれる。

（実施の形態２）
図２では、Ｎチャネル型のトランジスタ２０１、２０２で構成された２ｎ個のソースフォロワが並んでいてソースフォロワの電源線は両端のみから入力されている。

すべてのトランジスタのサイズを同じだとし、ソースフォロワ間を結ぶ電源線などの抵抗値も同じであるとする。

図２に示されるように高電位電源線の電位をＶＤＤ、低電位電源線の電位をＶＳＳ、定電流値を規定するための電源線をＶｂ、本発明のために新たに加えられた電源線をＶｂｈ、ソースフォロワ間のＶＤＤの抵抗をＲｕ、ＶＳＳの抵抗をＲｄ、Ｖｂの抵抗をｒｂ、Ｖｂｈの抵抗をｒｈ、各ソースフォロワ毎にＶｂとＶｂｈの間に設けられた抵抗をｒｍとする。ｒｍは定電流源であるのが理想的であるが、抵抗を用いることとする。

このとき、１個のソースフォロワに流れる電流は、Ｖｂがゲート端子に入力されているトランジスタのゲートソース間電圧Ｖｇｓで決まり、これをｉｃとすると中央付近では、ＶＤＤは、ｎ（ｎ−１）×Ｒｕ×ｉｃ／２だけ電圧降下し、ＶＳＳはｎ（ｎ−１）×Ｒｄ×ｉｃ／２だけ電圧が上昇する。

ソースフォロワはＶＤＤの電位が変動しても出力は、ソースフォロワを構成するトランジスタが飽和領域で動作していればほとんど変わらないのでＶＤＤの変動は無視できる。

Ｖｂがすべての位置で一定であるとすると中央と両端とでＶｇｓが異なることになるので例えば、入力ＶＩＮｋ（ｋ＝１，２，，，ｎ）がすべて同じであったとしても出力は中央と両端で変わってしまう。

この様子を図３に示す。ＶＳＳが電圧上昇することにより、入力ＶＩＮｋ（ｋ＝１，２，，，ｎ）がすべて同じであったとしても中央の方が両端よりも出力電位が高くなる。

ｎ番目の抵抗ｒｍに流れる電流をｉｍｎとする。抵抗ｒｍの代わりに定電流源を配置するとｉｍｎはｎによらず一定となる。またＶｂｈとＶｂとの電位差をＶｂ及びＶｂｈの電位変動よりも十分大きくとればｉｍｎも一定とみなして構わない。この一定値をｉｍとする。

このとき中央付近では、Ｖｂはｎ（ｎー１）×ｒｂ×ｉｍ／２だけ電位上昇し、Ｖｂｈはｎ（ｎー１）×ｒｈ×ｉｍ／２だけ電位降下する。ｒｈを十分小さくしておけばＶｂｈの電位降下は無視することができる。

ここで ｒｂ×ｉｍ＝ Ｒｄ×ｉｃとなるようにｒｂとｉｍを調節する。

このようにすると図３の一点鎖線で表されたようにＶｂがＶＳＳと同じ様な電位分布をするためにそれぞれのソースフォロワのＶｇｓが一定になるので結果として入力ＶＩＮｋ（ｋ＝１，２，，，ｎ）がすべて同じであった場合には出力は一定となる。

なお図２の例では、電源線は複数のソースフォロワの両端から入力されていたが、そうでなくともＶＳＳとＶｂの電位変動を合わせることは可能である。

なお図２の例では、ソースフォロワ間の電源線の抵抗及びソースフォロワに流れる電流は同じとしていたが、そうでなくともＶＳＳとＶｂの電位変動を合わせることは可能である。

なお図２の例では、補正のための電流源または抵抗をソースフォロワと同じ数だけ入れていたが、違う数でも構わない。その場合でもＶＳＳとＶｂの電位変動を近似的に合わせることは可能である。

なお、図２の例では、Ｎチャネル型のトランジスタを用いたソースフォロワを用いているがＰチャネル型のトランジスタを用いたソースフォロワの場合も同様である。

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

本実施例では、図２に示した複数の本発明のソースフォロワを駆動回路に備えた半導体装置の構成について説明する。図４に本実施例の半導体装置のブロック図を示す。図４に示す半導体装置は、表示素子を備えた画素を複数有する画素部４１１と、各画素を選択する走査線駆動回路４１２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路４１３とを有する。図４に示す半導体装置の信号線駆動回路４１３は、本発明のソースフォロワ回路を有する構成とすることによって、ソースフォロワのばらつきをなくし、画素部４１１の輝度むらが視認されてしまうのを防ぐことができる。

図４において信号線駆動回路４１３は、シフトレジスタ４１４、アナログラッチＡ４１５、アナログラッチＢ４１６、ソースフォロワ４１７を有している。

シフトレジスタ４１４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ４１４においてタイミング信号が生成され、一段目のアナログラッチＡ４１５に順に入力される。アナログラッチＡ４１５にタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号が順にアナログラッチＡ４１５に書き込まれ、保持される。なお、本実施例ではアナログラッチＡ４１５に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。複数のステージのアナログラッチＡ４１５をいくつかのグループに分け、各グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。

アナログラッチＡ４１５の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

１ライン期間が終了すると、２段目のアナログラッチＢ４１６にラッチ信号（Ｌａｔｃｈ Ｓｉｇｎａｌ）が供給され、該ラッチ信号に同期してアナログラッチＡ４１５に保持されているビデオ信号が、アナログラッチＢ４１６に一斉に書き込まれ、保持される。ビデオ信号をアナログラッチＢ４１６に送出し終えたアナログラッチＡ４１５には、再びシフトレジスタ４１４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、アナログラッチＢ４１６に書き込まれ、保持されているビデオ信号が、ソースフォロワ４１７に入力電位Ｖｉｎとして入力される。

ソースフォロワ４１７は、図１に示したものと同じ構成を有しており、容量素子４２２に保持されているビデオ信号の電位が、入力電位Ｖｉｎとしてソースフォロワ４１７に与えられ、ソースフォロワ４１７の出力電位がばらつくのを防ぐことができる。なおソースフォロワ４１７と信号線との間にスイッチング素子を設け、出力期間以外の書き込み期間や保持期間において、出力電位が信号線に与えられるのを防ぐようにしても良い。

図４に示した信号線駆動回路を有する半導体装置の場合、例えば、画素が表示を行う期間と出力期間を重ね、水平帰線期間または垂直帰線期間内に書き込み期間または保持期間を設けることができる。また、信号線に接続された画素へのビデオ信号の入力を行なう期間以外であるならば、必要に応じて帰線期間以外の期間に書き込み期間と保持期間を設けることも可能である。

なお、シフトレジスタ４１４、４１６の代わりに、例えばデコーダ回路のような信号線の選択ができる別の回路を用いても良い。

図５に、本発明のソースフォロワを駆動回路に備えた半導体装置の１つである発光装置の外観図を示す。半導体装置は、表示素子の駆動を制御するトランジスタが各画素に形成され、なおかつ表示素子を形成する前の一形態に相当する素子基板と、素子基板に表示素子が形成された形態に相当するパネルと、該パネルにコントローラ、電源回路等を含むＩＣが実装された形態にあるモジュールなど、本発明を用いたことが立証可能なあらゆる形態が含まれる。本実施例ではモジュールの状態にある発光装置の、具体的な構成の一例について説明する。

図５に、コントローラ８０１及び電源回路８０２がパネル８００に実装されたモジュールの外観図を示す。パネル８００には、発光素子が各画素に設けられた画素部８０３と、前記画素部８０３が有する画素を選択する走査線駆動回路８０４と、選択された画素にビデオ信号を供給する信号線駆動回路８０５とが設けられている。この信号線駆動回路８０５は、実施例１と同様に本発明のソースフォロワ回路を有しており、ソースフォロワのばらつきをなくし、輝度むらが視認されてしまうのを防ぐことができる。

またプリント基板８０６にはコントローラ８０１、電源回路８０２が設けられており、コントローラ８０１または電源回路８０２から出力された各種信号及び電源電圧は、ＦＰＣ８０７を介してパネル８００の画素部８０３、走査線駆動回路８０４、信号線駆動回路８０５に供給される。複数のソースフォロワの駆動を制御する信号やビデオ信号も、コントローラ８０１から信号線駆動回路８０５に供給される。プリント基板８０６への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（Ｉ／Ｆ）部８０８を介して供給される。

なお、本実施例ではパネル８００にプリント基板８０６がＦＰＣを用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ８０１、電源回路８０２をパネル８００に直接実装させるようにしても良い。コントローラ８０１や電源回路８０２を、パネル８００内に一体形成しても良い。また、プリント基板８０６において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板８０６にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。

本発明のソースフォロワを有する回路を具備する半導体装置は、様々な電子機器に用いることができる。本発明のソースフォロワを有する回路を具備する半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それら電子機器の具体例を図６に示す。

図６（Ａ）は表示装置であり、筐体２００１、表示部２００２等を含む。本発明のソースフォロワを有する回路を具備する半導体装置を表示部２００２またはその他信号処理回路に用いることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部２００２の輝度むらが視認されてしまうのを防ぐことができる。

図６（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明のソースフォロワを有する回路を具備する半導体装置を表示部２１０２またはその他信号処理回路に用いることができる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部２１０２の輝度むらが視認されてしまうのを防ぐことができる。

図６（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明のソースフォロワを有する回路を具備する半導体装置を表示部２２０３またはその他信号処理回路に用いることができる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部２２０３の輝度むらが視認されてしまうのを防ぐことができる。

図６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明のソースフォロワを有する回路を具備する半導体装置を表示部２３０２またはその他信号処理回路に用いることができる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部２３０２の輝度むらが視認されてしまうのを防ぐことができる。

図６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明のソースフォロワを有する回路を具備する半導体装置を表示部Ａ２４０３、Ｂ２４０４またはその他信号処理回路に用いることができる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部Ａ２４０３、Ｂ２４０４の輝度むらが視認されてしまうのを防ぐことができる。

図６（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明のソースフォロワを有する回路を具備する半導体装置を表示部２５０２またはその他信号処理回路に用いることができる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部２５０２の輝度むらが視認されてしまうのを防ぐことができる。

図６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明のソースフォロワを有する回路を具備する半導体装置を表示部２６０２またはその他信号処理回路に用いることができる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部２６０２の輝度むらが視認されてしまうのを防ぐことができる。

ここで図６（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明のソースフォロワを有する回路を具備する半導体装置を表示部２７０３またはその他信号処理回路に用いることができる。よって、ソースフォロワの出力のばらつきを無くすことができ、表示部２７０３の輝度むらが視認されてしまうのを防ぐことができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

電源線幅を縮小することができ、ドライバのサイズを小さくすることができるため、高集積化した高性能な半導体装置を実現することができる。また、本発明のソースフォロワを有する回路を具備する半導体装置は、定電流源となるトランジスタの定電流のばらつきを無くし、これによってソースフォロワの出力のばらつきを無くすことができ、輝度むらが視認されてしまうのを防ぐことができる。

本発明の複数のソースフォロワを有する回路図である。 本発明の複数のソースフォロワを有する回路の一例を示す図である。 複数のソースフォロワを有する回路の例において各電源の電位の分布を示す図である。 本発明のソースフォロワを用いた半導体装置のブロック図を示す図である。 本発明の半導体装置の外観を示す図である。 本発明を用いた電子機器を示す図である。 一般的なソースフォロワの回路図である。

符号の説明

１０１ トランジスタ
１０２ トランジスタ
２０１ トランジスタ
２０２ トランジスタ
４１１ 画素部
４１２ 走査線駆動回路
４１３ 信号線駆動回路
４１４ シフトレジスタ
４１５ アナログラッチＡ
４１６ アナログラッチＢ
４１７ ソースフォロワ
８００ パネル
８０１ コントローラ
８０２ 電源回路
８０３ 画素部
８０４ 走査線駆動回路
８０５ 信号線駆動回路
８０６ プリント基板
８０７ ＦＰＣ
８０８ Ｉ／Ｆ
２００１ 筐体
２００２ 表示部
２１０１ 本体
２１０２ 表示部
２１０３ 受像部
２１０４ 操作キー
２１０５ 外部接続ポート
２１０６ シャッター
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングマウス
２３０１ 本体
２３０２ 表示部
２３０３ スイッチ
２３０４ 操作キー
２３０５ 赤外線ポート
２４０１ 本体
２４０２ 筐体
２４０３ 表示部Ａ
２４０４ 表示部Ｂ
２４０５ 記録媒体読み込み部
２４０６ 操作キー
２４０７ スピーカー部
２４０４ 表示部Ｂ
２５０１ 本体
２５０２ 表示部
２５０３ アーム部
２６０１ 本体
２６０２ 表示部
２６０３ 筐体
２６０４ 外部接続ポート
２６０５ リモコン受信部
２６０６ 受像部
２６０７ バッテリー
２６０８ 音声入力部
２６０９ 操作キー
２７０１ 本体
２７０２ 筐体
２７０３ 表示部
２７０４ 音声入力部
２７０５ 音声出力部
２７０６ 操作キー
２７０７ 外部接続ポート
２７０８ アンテナ
９０１ トランジスタ
９０２ 定電流源

Claims (5)

1. 第１のトランジスタ及び第２のトランジスタを有するソースフォロワを複数有する回路であって、
   前記第１のトランジスタのソース電極は前記第２のトランジスタのドレイン電極に電気的に接続され、
   前記第２のトランジスタのゲート電極に電気的に接続された第１の電源線と、
   前記第２のトランジスタのソース電極に電気的に接続された第２の電源線と、
   定電流源を介して前記第１の電源線と電気的に接続された第３の電源線と、を有し、
   前記複数のソースフォロワのうち、ｎ（ｎは自然数）番目とｎ＋１番目のソースフォロワ間の前記第２の電源線の抵抗をＲｄ（ｎ）、ｎ番目とｎ＋１番目のソースフォロワ間の前記第１の電源線の抵抗をｒｂ（ｎ）、前記抵抗Ｒｄ（ｎ）に流れる電流をｉｄ（ｎ）、前記抵抗ｒｂ（ｎ）に流れる電流をｉｂ（ｎ）としたとき、
   Ｒｄ（ｎ）×ｉｄ（ｎ）＝ｒｂ（ｎ）×ｉｂ（ｎ）を満たし、
   前記第１の電源線と前記第３の電源線の間に設けられた前記定電流源は、前記複数のソースフォロワにおいて各ソースフォロワに一つずつ設けられていることを特徴とするソースフォロワを有する回路。
2. 第１のトランジスタ及び第２のトランジスタを有するソースフォロワを複数有する回路であって、
   前記第１のトランジスタのソース電極は前記第２のトランジスタのドレイン電極に電気的に接続され、
   前記第２のトランジスタのゲート電極に電気的に接続された第１の電源線と、
   前記第２のトランジスタのソース電極に電気的に接続された第２の電源線と、
   抵抗を介して前記第１の電源線と電気的に接続された第３の電源線と、を有し、
   前記複数のソースフォロワのうち、ｎ（ｎは自然数）番目とｎ＋１番目のソースフォロワ間の前記第２の電源線の抵抗をＲｄ、ｎ番目とｎ＋１番目のソースフォロワ間の前記第１の電源線の抵抗をｒｂ、ｎ番目のソースフォロワに流れる電流をｉｃ、前記第１の電源線と前記第３の電源線の間に設けられた前記抵抗に流れる電流をｉｍとしたとき、
   ｒｂ×ｉｍ＝Ｒｄ×ｉｃを満たし、
   前記第１の電源線と前記第３の電源線の間に設けられた前記抵抗は、前記複数のソースフォロワにおいて各ソースフォロワに一つずつ設けられていることを特徴とするソースフォロワを有する回路。
3. 請求項１または請求項２において、
   前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、薄膜トランジスタであることを特徴とするソースフォロワを有する回路。
4. 請求項１乃至請求項３のいずれか一において、
   前記第１のトランジスタ及び前記第２のトランジスタのそれぞれの導電型は同じであることを特徴とするソースフォロワを有する回路。
5. 画素部と、信号線駆動回路と、走査線駆動回路と、を有し、
   前記信号線駆動回路は、請求項１乃至請求項４のいずれか一の前記ソースフォロワを有する回路を具備することを特徴とする半導体装置。
   

Images