JP6007215B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6007215B2 JP6007215B2 JP2014166618A JP2014166618A JP6007215B2 JP 6007215 B2 JP6007215 B2 JP 6007215B2 JP 2014166618 A JP2014166618 A JP 2014166618A JP 2014166618 A JP2014166618 A JP 2014166618A JP 6007215 B2 JP6007215 B2 JP 6007215B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch
- circuit
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45628—Indexing scheme relating to differential amplifiers the LC comprising bias stabilisation means, e.g. DC level stabilisation means, and temperature coefficient dependent control, e.g. DC level shifting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、電気回路の技術に関する。より詳しくは、トランジスタを具備する電気回路
の技術に関する。
の技術に関する。
近年、携帯電話や携帯端末などに幅広く使用されている集積回路（ＩＣ）は、５mm四方
程度のシリコン基板上に、数十万〜数百万ものトランジスタや抵抗などを形成したもので
、装置の小型化及び高信頼化、装置の大量生産に重要な役割を果たしている。
程度のシリコン基板上に、数十万〜数百万ものトランジスタや抵抗などを形成したもので
、装置の小型化及び高信頼化、装置の大量生産に重要な役割を果たしている。
そして、集積回路（IC）等に用いられる電気回路を設計するときには、多くの場合にお
いて、振幅が小さい信号の電圧や電流を増幅する機能を有する増幅回路が設計される。増
幅回路は、ひずみの発生をなくし、電気回路を安定に働かせるためには不可欠な回路であ
るため、幅広く用いられている。
いて、振幅が小さい信号の電圧や電流を増幅する機能を有する増幅回路が設計される。増
幅回路は、ひずみの発生をなくし、電気回路を安定に働かせるためには不可欠な回路であ
るため、幅広く用いられている。
ここで、増幅回路の一例として、ソースフォロワ回路の構成とその動作について説明す
る。最初に図５（Ａ）にソースフォロワ回路の構成例を示し、定常状態における動作につ
いて説明する。次いで、図５（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点につい
て説明する。最後に、図６に図５（Ａ）とは異なる構成のソースフォロワ回路の例を示し
、過渡状態における動作について説明する。
る。最初に図５（Ａ）にソースフォロワ回路の構成例を示し、定常状態における動作につ
いて説明する。次いで、図５（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点につい
て説明する。最後に、図６に図５（Ａ）とは異なる構成のソースフォロワ回路の例を示し
、過渡状態における動作について説明する。
まず図５（Ａ）にソースフォロワ回路を用いて、定常状態における動作について説明す
る。
る。
図５（Ａ）において、１１はｎチャネル型の増幅用トランジスタ、１２はｎチャネル型
のバイアス用トランジスタである。なお図５（Ａ）に示す増幅用トランジスタ１１及びバ
イアス用トランジスタ１２はｎチャネル型とするが、ｐチャネル型トランジスタを用いて
構成してもよい。またここでは簡単のため、増幅用トランジスタ１１及びバイアス用トラ
ンジスタ１２は、その特性及びサイズが同一であるとし、さらに電流特性も理想的なもの
であるとする。つまり、増幅用トランジスタ１１及びバイアス用トランジスタ１２のソー
ス・ドレイン間電圧が変化しても、飽和領域における電流値は変化しないと仮定する。
のバイアス用トランジスタである。なお図５（Ａ）に示す増幅用トランジスタ１１及びバ
イアス用トランジスタ１２はｎチャネル型とするが、ｐチャネル型トランジスタを用いて
構成してもよい。またここでは簡単のため、増幅用トランジスタ１１及びバイアス用トラ
ンジスタ１２は、その特性及びサイズが同一であるとし、さらに電流特性も理想的なもの
であるとする。つまり、増幅用トランジスタ１１及びバイアス用トランジスタ１２のソー
ス・ドレイン間電圧が変化しても、飽和領域における電流値は変化しないと仮定する。
また、増幅用トランジスタ１１のドレイン領域は電源線１３に接続され、ソース領域は
バイアス用トランジスタ１２のドレイン領域に接続している。バイアス用トランジスタ１
２のソース領域は、電源線１４に接続されている。
バイアス用トランジスタ１２のドレイン領域に接続している。バイアス用トランジスタ１
２のソース領域は、電源線１４に接続されている。
バイアス用トランジスタ１２のゲート電極には、バイアス電位Vbが印加される。そして
電源線１３には電源電位Vddが印加され、電源線１４には、接地電位Vss（＝０Ｖ）が印加
される。
電源線１３には電源電位Vddが印加され、電源線１４には、接地電位Vss（＝０Ｖ）が印加
される。
図５（Ａ）に示すソースフォロワ回路において、増幅用トランジスタ１１のゲート電極
は、入力端子となっており、増幅用トランジスタ１１のゲート電極には、入力電位Vinが
入力される。また増幅用トランジスタ１１のソース領域が出力端子となっており、増幅用
トランジスタ１１のソース領域の電位が、出力電位Voutとなる。バイアス用トランジスタ
１２のゲート電極にはバイアス電位Vbが印加されており、該バイアス用トランジスタ１２
が飽和領域で動作するときには、Ｉｂで示す電流が流れるとする。このとき、増幅用トラ
ンジスタ１１及びバイアス用トランジスタ１２は直列に接続されているため、両トランジ
スタには同量の電流が流れる。つまり、バイアス用トランジスタ１２に電流Ibが流れると
きには、増幅用トランジスタ１１にも電流Ibが流れる。
は、入力端子となっており、増幅用トランジスタ１１のゲート電極には、入力電位Vinが
入力される。また増幅用トランジスタ１１のソース領域が出力端子となっており、増幅用
トランジスタ１１のソース領域の電位が、出力電位Voutとなる。バイアス用トランジスタ
１２のゲート電極にはバイアス電位Vbが印加されており、該バイアス用トランジスタ１２
が飽和領域で動作するときには、Ｉｂで示す電流が流れるとする。このとき、増幅用トラ
ンジスタ１１及びバイアス用トランジスタ１２は直列に接続されているため、両トランジ
スタには同量の電流が流れる。つまり、バイアス用トランジスタ１２に電流Ibが流れると
きには、増幅用トランジスタ１１にも電流Ibが流れる。
ここで、ソースフォロワ回路における出力電位Voutを求めてみる。出力電位Voutは、入
力電位Vinよりも増幅用トランジスタ１１のゲート・ソース間電圧Vgs1の分だけ低い値と
なる。このとき、入力電位Vin、出力電位Vout及びゲート・ソース間電圧Vgs1の関係は、
以下の式（１）を満たす。
力電位Vinよりも増幅用トランジスタ１１のゲート・ソース間電圧Vgs1の分だけ低い値と
なる。このとき、入力電位Vin、出力電位Vout及びゲート・ソース間電圧Vgs1の関係は、
以下の式（１）を満たす。
Vout=Vin-Vgs1・・・（１）
そして、増幅用トランジスタ１１が飽和領域で動作している場合は、増幅用トランジス
タ１１に電流Ibが流れるためには、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1
がバイアス電位Vbと等しいということが必要である。そうすると、以下の式（２）の式が
成立する。但し式（２）は、増幅用トランジスタ１１及びバイアス用トランジスタ１２が
飽和領域で動作するときにのみにおいて成立する。
タ１１に電流Ibが流れるためには、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1
がバイアス電位Vbと等しいということが必要である。そうすると、以下の式（２）の式が
成立する。但し式（２）は、増幅用トランジスタ１１及びバイアス用トランジスタ１２が
飽和領域で動作するときにのみにおいて成立する。
Vout=Vin-Vb・・・（２）
次いで、増幅用トランジスタ１１及びバイアス用トランジスタ１２の電圧と電流の関係
を示した図５（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点について説明する。さ
らに詳しくは、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1と、バイアス用トラ
ンジスタ１２のゲート・ソース間電圧Vgs2が同じ値の場合について、図５（Ｂ）を用いて
説明する。次いで、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1と、バイアス用
トランジスタ１２のゲート・ソース間電圧Vgs2とが異なる値の場合であって、例えばバイ
アス用トランジスタ１２が線形領域で動作している場合について、図５（Ｃ）を用いて説
明する。
を示した図５（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点について説明する。さ
らに詳しくは、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1と、バイアス用トラ
ンジスタ１２のゲート・ソース間電圧Vgs2が同じ値の場合について、図５（Ｂ）を用いて
説明する。次いで、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1と、バイアス用
トランジスタ１２のゲート・ソース間電圧Vgs2とが異なる値の場合であって、例えばバイ
アス用トランジスタ１２が線形領域で動作している場合について、図５（Ｃ）を用いて説
明する。
図５（Ｂ）において、点線２１は増幅用トランジスタ１１のゲート・ソース間電圧Vgs1
がVbであるときの電圧と電流の関係を示し、実線２２はバイアス用トランジスタ１２のゲ
ート・ソース間電圧Vgs2がVbであるときの電圧と電流の関係を示す。また図５（Ｃ）にお
いて、点線２１は増幅用トランジスタ１１のゲート・ソース間電圧Vgs1がVb’であるとき
の電圧と電流の関係を示し、実線２２はバイアス用トランジスタ１２のゲート・ソース間
電圧Vgs2がVbであるときの電圧と電流の関係を示す。
がVbであるときの電圧と電流の関係を示し、実線２２はバイアス用トランジスタ１２のゲ
ート・ソース間電圧Vgs2がVbであるときの電圧と電流の関係を示す。また図５（Ｃ）にお
いて、点線２１は増幅用トランジスタ１１のゲート・ソース間電圧Vgs1がVb’であるとき
の電圧と電流の関係を示し、実線２２はバイアス用トランジスタ１２のゲート・ソース間
電圧Vgs2がVbであるときの電圧と電流の関係を示す。
図５（Ｂ）において、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1と、バイア
ス用トランジスタ１２のゲート・ソース間電圧Vgs2が同じ値であり、さらにバイアス電位
Vbと、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2は同じ値であるため、増
幅用トランジスタ１１のゲート・ソース間電圧Vgs1は、バイアス電位Vbと同じ値である。
つまり、Vgs1＝Vgs2＝Vbとなり、図５（Ｂ）
に示すように、増幅用トランジスタ１１及びバイアス用トランジスタ１２は飽和領域で動
作している。このとき、入力電位Vinと出力電位Voutの関係は線形となる。
ス用トランジスタ１２のゲート・ソース間電圧Vgs2が同じ値であり、さらにバイアス電位
Vbと、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2は同じ値であるため、増
幅用トランジスタ１１のゲート・ソース間電圧Vgs1は、バイアス電位Vbと同じ値である。
つまり、Vgs1＝Vgs2＝Vbとなり、図５（Ｂ）
に示すように、増幅用トランジスタ１１及びバイアス用トランジスタ１２は飽和領域で動
作している。このとき、入力電位Vinと出力電位Voutの関係は線形となる。
一方、図５（Ｃ）において、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1は、
バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2とは異なる値である。そして、
バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2はバイアス電位Vbと同じ値であ
る。また、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1は、バイアス電位Vb'で
あるとする。つまり、Vgs2＝Vb、Vgs1＝Vb’となり、図５（Ｃ）で示すように、増幅用ト
ランジスタ１１は飽和領域で動作しており、バイアス用トランジスタ１２が線形領域で動
作している。このとき、入力電位Vin、出力電位Vout及びバイアス電位Vb'の関係は以下の
式（３）を満たす。
バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2とは異なる値である。そして、
バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2はバイアス電位Vbと同じ値であ
る。また、増幅用トランジスタ１１のゲート・ソース間電圧Vgs1は、バイアス電位Vb'で
あるとする。つまり、Vgs2＝Vb、Vgs1＝Vb’となり、図５（Ｃ）で示すように、増幅用ト
ランジスタ１１は飽和領域で動作しており、バイアス用トランジスタ１２が線形領域で動
作している。このとき、入力電位Vin、出力電位Vout及びバイアス電位Vb'の関係は以下の
式（３）を満たす。
Vout=Vin-Vb'・・・（３）
バイアス用トランジスタ１２が線形領域で動作するときに流れる電流をIb'とすると、I
b'<Ibとなる。つまり、Vb'<Vbとなって、入力電位Vinと電流Ib'の両者の値は小さくなる
。そうすると、バイアス電位Vb'も小さくなる。このとき入力電位Vinと出力電位Voutの関
係は、非線形となる。
b'<Ibとなる。つまり、Vb'<Vbとなって、入力電位Vinと電流Ib'の両者の値は小さくなる
。そうすると、バイアス電位Vb'も小さくなる。このとき入力電位Vinと出力電位Voutの関
係は、非線形となる。
以上をまとめると、定常状態におけるソースフォロワ回路において、出力電位Voutの振
幅を大きくするためには、バイアス電位Vbを小さくすることが好ましい。これは以下の２
つの理由による。
幅を大きくするためには、バイアス電位Vbを小さくすることが好ましい。これは以下の２
つの理由による。
１つ目の理由は、式（２）に示すように、バイアス電位Vbが小さいと、出力電位Voutを
大きくすることが出来るからである。２つ目の理由は、バイアス電位Vbの値が大きい場合
には、入力電位Vinを小さくすると、バイアス用トランジスタ１２が線形領域で動作しや
すくなってしまうからである。バイアス用トランジスタ１２が線形領域で動作すると、入
力電位Vinと出力電位Voutの関係は、非線形となりやすい。
大きくすることが出来るからである。２つ目の理由は、バイアス電位Vbの値が大きい場合
には、入力電位Vinを小さくすると、バイアス用トランジスタ１２が線形領域で動作しや
すくなってしまうからである。バイアス用トランジスタ１２が線形領域で動作すると、入
力電位Vinと出力電位Voutの関係は、非線形となりやすい。
なおバイアス用トランジスタ１２は、導通状態であることが必要であるため、バイアス
電位Vbの値は、バイアス用トランジスタ１２のしきい値電圧よりも大きい値にする必要が
ある。
電位Vbの値は、バイアス用トランジスタ１２のしきい値電圧よりも大きい値にする必要が
ある。
これまでは、ソースフォロワ回路の定常状態での動作について説明してきたが、続いて
、ソースフォロワ回路の過渡状態での動作について、図６を用いて説明する。
、ソースフォロワ回路の過渡状態での動作について、図６を用いて説明する。
図６に示すソースフォロワ回路は、図５（Ａ）の回路に容量素子１５が追加して設計さ
れた構成である。容量素子１５の一方の端子は増幅用トランジスタ１１のソース領域に接
続され、他方の端子は電源線１６に接続されている。電源線１６には、接地電位Vssが印
加されている。
れた構成である。容量素子１５の一方の端子は増幅用トランジスタ１１のソース領域に接
続され、他方の端子は電源線１６に接続されている。電源線１６には、接地電位Vssが印
加されている。
容量素子１５の両電極間の電位差は、ソースフォロワ回路の出力電位Voutと同一となる
。ここでは、図６（Ａ）を用いてVout<Vin-Vbの場合の動作について説明し、次いで図６
（Ｂ）を用いてVout>Vin-Vbの場合の動作について説明する。
。ここでは、図６（Ａ）を用いてVout<Vin-Vbの場合の動作について説明し、次いで図６
（Ｂ）を用いてVout>Vin-Vbの場合の動作について説明する。
まず、図６（Ａ）を用いてVout<Vin-Vbの場合のソースフォロワ回路の過渡状態におけ
る動作について説明する。
る動作について説明する。
図６（Ａ）において、t=0のときには、増幅用トランジスタ１１のゲート・ソース間電
圧Vgs1の値は、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2の値よりも大き
い。そのため、増幅用トランジスタ１１には、大きな電流が流れて、容量素子１５には急
速に電荷が保持される。そうすると、出力電位Voutは大きくなり、増幅用トランジスタ１
１のゲート・ソース間電圧Vgs1の値は減少する。
圧Vgs1の値は、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2の値よりも大き
い。そのため、増幅用トランジスタ１１には、大きな電流が流れて、容量素子１５には急
速に電荷が保持される。そうすると、出力電位Voutは大きくなり、増幅用トランジスタ１
１のゲート・ソース間電圧Vgs1の値は減少する。
そして時間の経過に伴い（t=t1、t1>0）、増幅用トランジスタ１１のゲート・ソース間
電圧Vgs1がバイアス電位Vbに等しくなると定常状態になる。このとき、出力電位Vout、入
力電位Vin及びバイアス電位Vbの関係は、上記の式（２）を満たす。
電圧Vgs1がバイアス電位Vbに等しくなると定常状態になる。このとき、出力電位Vout、入
力電位Vin及びバイアス電位Vbの関係は、上記の式（２）を満たす。
以上をまとめると、Vout<Vin-Vbの場合には、増幅用トランジスタ１１のゲート・ソー
ス間電圧Vgs1の値が、バイアス電位Ｖbよりも大きいため、増幅用トランジスタ１１には
大きな電流が流れて、容量素子１５に急速に電荷が保持される。そのため、容量素子１５
が所定の電荷の保持を行う時間、言い換えると容量素子１５に対する信号の書き込みに要
する時間は短くてすむ。
ス間電圧Vgs1の値が、バイアス電位Ｖbよりも大きいため、増幅用トランジスタ１１には
大きな電流が流れて、容量素子１５に急速に電荷が保持される。そのため、容量素子１５
が所定の電荷の保持を行う時間、言い換えると容量素子１５に対する信号の書き込みに要
する時間は短くてすむ。
次いで、図６（Ｂ）を用いてVout>Vin-Vbの場合のソースフォロワ回路の過渡状態にお
ける動作について説明する。
ける動作について説明する。
図６（Ｂ）において、t=0のときには、増幅用トランジスタ１１のゲート・ソース間電
圧Vgs1は、該増幅用トランジスタ１１のしきい値電圧よりも小さい値である。そのため、
増幅用トランジスタ１１は非導通状態にある。そして容量素子１５に蓄積されていた電荷
は、バイアス用トランジスタ１２を介して接地電位Vssの方向に流れていき、最終的には
放電される。このとき、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2は、バ
イアス電位Vbと同じ値であるので、バイアス用トランジスタ１２を流れる電流はIbとなる
。
圧Vgs1は、該増幅用トランジスタ１１のしきい値電圧よりも小さい値である。そのため、
増幅用トランジスタ１１は非導通状態にある。そして容量素子１５に蓄積されていた電荷
は、バイアス用トランジスタ１２を介して接地電位Vssの方向に流れていき、最終的には
放電される。このとき、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2は、バ
イアス電位Vbと同じ値であるので、バイアス用トランジスタ１２を流れる電流はIbとなる
。
そして時間の経過に伴い（t=t1、t1>0）、出力電位Voutが小さくなり、増幅用トランジ
スタ１１のゲート・ソース間電圧Vgs1が大きくなる。そして増幅用トランジスタ１１のゲ
ート・ソース間電圧Vgs1がバイアス電位Vbに等しくなると、定常状態となる。このとき、
出力電位Vout、入力電位Vin及びバイアス電位Vbの関係は、上記の式（２）を満たす。な
お定常状態では、出力電位Voutは一定の値を保っており、容量素子１５に電荷は流れない
。そして、増幅用トランジスタ１１及びバイアス用トランジスタ１２には、電流Ibが流れ
る。
スタ１１のゲート・ソース間電圧Vgs1が大きくなる。そして増幅用トランジスタ１１のゲ
ート・ソース間電圧Vgs1がバイアス電位Vbに等しくなると、定常状態となる。このとき、
出力電位Vout、入力電位Vin及びバイアス電位Vbの関係は、上記の式（２）を満たす。な
お定常状態では、出力電位Voutは一定の値を保っており、容量素子１５に電荷は流れない
。そして、増幅用トランジスタ１１及びバイアス用トランジスタ１２には、電流Ibが流れ
る。
以上をまとめると、Vout>Vin-Vbの場合には、容量素子１５が所定の電荷の保持を行う
時間、言い換えると容量素子１５に対する信号の書き込み時間は、バイアス用トランジス
タ１２を流れる電流Ibに依存する。そして、電流Ibはバイアス電位Vbの大きさに依存する
。従って、電流Ibを大きくして、容量素子１５に対する信号の書き込み時間を短くするた
めには、バイアス電位Vbを大きくする必要が生ずる。
時間、言い換えると容量素子１５に対する信号の書き込み時間は、バイアス用トランジス
タ１２を流れる電流Ibに依存する。そして、電流Ibはバイアス電位Vbの大きさに依存する
。従って、電流Ibを大きくして、容量素子１５に対する信号の書き込み時間を短くするた
めには、バイアス電位Vbを大きくする必要が生ずる。
なおトランジスタのしきい値電圧のバラツキを補正する方法として、信号が入力された
回路の出力によりバラツキをみて、その後、そのバラツキを入力するフィードバックさせ
て補正するという方法がある（例えば、非特許文献１参照。）。
回路の出力によりバラツキをみて、その後、そのバラツキを入力するフィードバックさせ
て補正するという方法がある（例えば、非特許文献１参照。）。
H.Sekine et al,「Amplifier Compensation Method for a Poly-Si TFT LCLV with an Integrated Data-Driver」,IDRC'97,p．45-48
上述したソースフォロワ回路の動作は、増幅用トランジスタ１１及びバイアス用トラン
ジスタ１２の特性が同じであると仮定した上で行われるものである。しかし、両トランジ
スタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネ
ル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが
生じてしまう。
ジスタ１２の特性が同じであると仮定した上で行われるものである。しかし、両トランジ
スタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネ
ル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが
生じてしまう。
例えば図５（Ａ）において、増幅用トランジスタ１１のしきい値電圧が３Ｖであり、バ
イアス用トランジスタ１２のしきい値電圧が４Ｖとして、１Ｖのバラツキが生じていたと
する。そうすると、電流Ｉｂを流すためには、増幅用トランジスタ１１のゲート・ソース
間電圧Vgs1には、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2よりも１Ｖ低
い電圧を加える必要が生ずる。つまりVgs1=Vb-1となる。そうすると、Vout=Vin-Vgs1=Vin
-Vb+1となってしまう。つまり、増幅用トランジスタ１１及びバイアス用トランジスタ１
２のしきい値電圧に１Ｖでもバラツキが生じていると、出力電位Voutにもバラツキが生じ
てしまう。
イアス用トランジスタ１２のしきい値電圧が４Ｖとして、１Ｖのバラツキが生じていたと
する。そうすると、電流Ｉｂを流すためには、増幅用トランジスタ１１のゲート・ソース
間電圧Vgs1には、バイアス用トランジスタ１２のゲート・ソース間電圧Vgs2よりも１Ｖ低
い電圧を加える必要が生ずる。つまりVgs1=Vb-1となる。そうすると、Vout=Vin-Vgs1=Vin
-Vb+1となってしまう。つまり、増幅用トランジスタ１１及びバイアス用トランジスタ１
２のしきい値電圧に１Ｖでもバラツキが生じていると、出力電位Voutにもバラツキが生じ
てしまう。
本発明は上記の問題点を鑑みてなされたものであり、トランジスタの特性バラツキの影
響を抑制した電気回路を提供することを課題とする。さらに詳しくは、電流を増幅する機
能を有する電気回路において、トランジスタのしきい値電圧のバラツキの影響を抑制して
、所望の電圧を供給することができる電気回路を提供することを課題とする。
響を抑制した電気回路を提供することを課題とする。さらに詳しくは、電流を増幅する機
能を有する電気回路において、トランジスタのしきい値電圧のバラツキの影響を抑制して
、所望の電圧を供給することができる電気回路を提供することを課題とする。
本発明は、上記の問題点を解決するために、以下に示す構成の電気回路を用いる。
図３（Ａ）に示す電気回路は、スイッチング機能を有するスイッチング素子３１、３２
（以下、ｓｗ３１、ｓｗ３２と表記）、ｎチャネル型のトランジスタ３３、容量素子３４
により構成される。トランジスタ３３のソース領域は電源線３６に接続され、ドレイン領
域はｓｗ３１を介して電源線３５に接続されている。
トランジスタ３３のゲート電極は容量素子３４の一方の端子に接続されている。
また、容量素子３４の他方の端子は電源線３７に接続されている。容量素子３４は、トラ
ンジスタ３３のゲート・ソース間電圧Vgsを保持する役目を担う。また、電源線３５には
電源電位Vddが印加され、電源線３６、３７には接地電位Vssが印加される。
（以下、ｓｗ３１、ｓｗ３２と表記）、ｎチャネル型のトランジスタ３３、容量素子３４
により構成される。トランジスタ３３のソース領域は電源線３６に接続され、ドレイン領
域はｓｗ３１を介して電源線３５に接続されている。
トランジスタ３３のゲート電極は容量素子３４の一方の端子に接続されている。
また、容量素子３４の他方の端子は電源線３７に接続されている。容量素子３４は、トラ
ンジスタ３３のゲート・ソース間電圧Vgsを保持する役目を担う。また、電源線３５には
電源電位Vddが印加され、電源線３６、３７には接地電位Vssが印加される。
図３（Ａ）〜図３（Ｃ）においては、トランジスタ３３はｎチャネル型とするが、これ
に限定されず、ｐチャネル型で構成することも可能である。また図３（Ｃ）には、図３（
Ａ）と同じ回路素子を有し、且つ接続構成が異なる電気回路を示す。図３（Ｃ）に示す電
気回路の動作は、後述する図３（Ａ）に示す回路の動作に準ずるので、ここでは省略する
。
に限定されず、ｐチャネル型で構成することも可能である。また図３（Ｃ）には、図３（
Ａ）と同じ回路素子を有し、且つ接続構成が異なる電気回路を示す。図３（Ｃ）に示す電
気回路の動作は、後述する図３（Ａ）に示す回路の動作に準ずるので、ここでは省略する
。
そして図３（Ａ）に示す電気回路では、容量素子３４の両電極間の電位差が、トランジ
スタ３３のしきい値電圧と同じ値となるように、該容量素子３４に電荷が保持される。こ
の動作について、以下に説明する。
スタ３３のしきい値電圧と同じ値となるように、該容量素子３４に電荷が保持される。こ
の動作について、以下に説明する。
図３（Ａ）において、ｓｗ３１及びｓｗ３２はオンである。この状態において、電源線
３５には電源電位Vddが印加され、電源線３６、３７には接地電位Vssが印加されているた
め、電源線３５と、電源線３６及び電源線３７との間には電位差が生じる。その結果、電
源線３５から、ｓｗ３１及びｓｗ３２を介して、トランジスタ３３及び容量素子３４の方
向に向かって、電流Idsが流れる。このとき、電流Idsは、I1とＩ2に分かれて流れる。な
お電流Idsは、Ids=I1+Ｉ2を満たす。
３５には電源電位Vddが印加され、電源線３６、３７には接地電位Vssが印加されているた
め、電源線３５と、電源線３６及び電源線３７との間には電位差が生じる。その結果、電
源線３５から、ｓｗ３１及びｓｗ３２を介して、トランジスタ３３及び容量素子３４の方
向に向かって、電流Idsが流れる。このとき、電流Idsは、I1とＩ2に分かれて流れる。な
お電流Idsは、Ids=I1+Ｉ2を満たす。
電源線３５から、電源線３６及び電源線３７の方向に電流が流れ始めた瞬間には、容量
素子３４には電荷は保持されていない。そのため、トランジスタ３３はオフである。よっ
て、Ｉ2=0であり、Ids=I1となる。
素子３４には電荷は保持されていない。そのため、トランジスタ３３はオフである。よっ
て、Ｉ2=0であり、Ids=I1となる。
そして徐々に容量素子３４に電荷が蓄積されて、容量素子３４の両電極間に電位差が生
じ始める。両電極間の電位差がＶthになると、トランジスタ３３がオンして、Ｉ2>0とな
る、上述したようにIds=I1+Ｉ2となるので、I1は次第に減少するが、依然電流は流れてい
る。
じ始める。両電極間の電位差がＶthになると、トランジスタ３３がオンして、Ｉ2>0とな
る、上述したようにIds=I1+Ｉ2となるので、I1は次第に減少するが、依然電流は流れてい
る。
そして容量素子３４では、該容量素子３４の両電極間の電位差がVddになるまで、電荷
の蓄積が続けられる。容量素子３４において、電荷の蓄積が終了すると（図３（Ｄ）（Ｅ
）、Ａ点）、電流I2は流れなくなり、さらにトランジスタ３３はオンであるので、Ids=Ｉ
1となる。
の蓄積が続けられる。容量素子３４において、電荷の蓄積が終了すると（図３（Ｄ）（Ｅ
）、Ａ点）、電流I2は流れなくなり、さらにトランジスタ３３はオンであるので、Ids=Ｉ
1となる。
続いて、図３（Ｂ）に示すように、ｓｗ３１をオフにする。ｓｗ３２は引き続きオンで
ある。そうすると、容量素子３４に保持された電荷は、ｓｗ３２を介して、トランジスタ
３３の方向に流れていく。より詳しくは、容量素子３４に保持された電荷は、トランジス
タ３３のドレイン領域からソース領域を介して、電源線３６の方向に流れていって放電す
る。この動作は、トランジスタ３３がオフになるまで行われる。つまり、容量素子３４に
保持されている電荷が、トランジスタ３３のしきい値電圧と同じ値になるまで続けられる
（図３（D）（E）、Ｂ点）。
ある。そうすると、容量素子３４に保持された電荷は、ｓｗ３２を介して、トランジスタ
３３の方向に流れていく。より詳しくは、容量素子３４に保持された電荷は、トランジス
タ３３のドレイン領域からソース領域を介して、電源線３６の方向に流れていって放電す
る。この動作は、トランジスタ３３がオフになるまで行われる。つまり、容量素子３４に
保持されている電荷が、トランジスタ３３のしきい値電圧と同じ値になるまで続けられる
（図３（D）（E）、Ｂ点）。
このようにすると、容量素子３４の両電極間の電位差が、トランジスタ３３のしきい値
電圧と同じ値となるように電荷が保持される。
電圧と同じ値となるように電荷が保持される。
上述したように、本発明は、容量素子の両電極がある特定のトランジスタのゲート・ソ
ース間電圧を保持できるように配置した電気回路を提供する。そして本発明は、容量素子
の両電極間の電位差が、ある特定のトランジスタのしきい値電圧となるように設定できる
機能を有する電気回路を提供する。
ース間電圧を保持できるように配置した電気回路を提供する。そして本発明は、容量素子
の両電極間の電位差が、ある特定のトランジスタのしきい値電圧となるように設定できる
機能を有する電気回路を提供する。
さらに本発明では、容量素子に保持されているある特定のトランジスタのゲート・ソー
ス間電圧をそのまま保存して、且つ該トランジスタのゲート電極に信号電圧（ビデオ信号
の電圧など）を入力する。そうすると、前記トランジスタのゲート電極には、容量素子に
保持されているゲート・ソース間電圧に加えて、前記信号電圧を上乗せした電圧が入力さ
れる。その結果、トランジスタのゲート電極には、該トランジスタのしきい値電圧と信号
電圧とを足した値が入力される。つまり本発明では、トランジスタ間にしきい値電圧にバ
ラツキが生じていても、信号電圧が入力されるトランジスタでは、常に該トランジスタの
しきい値電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間
のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る。
ス間電圧をそのまま保存して、且つ該トランジスタのゲート電極に信号電圧（ビデオ信号
の電圧など）を入力する。そうすると、前記トランジスタのゲート電極には、容量素子に
保持されているゲート・ソース間電圧に加えて、前記信号電圧を上乗せした電圧が入力さ
れる。その結果、トランジスタのゲート電極には、該トランジスタのしきい値電圧と信号
電圧とを足した値が入力される。つまり本発明では、トランジスタ間にしきい値電圧にバ
ラツキが生じていても、信号電圧が入力されるトランジスタでは、常に該トランジスタの
しきい値電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間
のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る。
なお容量素子に保持されているゲート・ソース間電圧に加えて、信号電圧が上乗せされ
る仕組みは電荷保存則により説明される。電荷保存則とは、正電気量と負電気量の代数的
な和の全電気量は一定であるという事実を示す。ここで電荷保存則について、図４を用い
て説明する。
る仕組みは電荷保存則により説明される。電荷保存則とは、正電気量と負電気量の代数的
な和の全電気量は一定であるという事実を示す。ここで電荷保存則について、図４を用い
て説明する。
図４において、２６は電源（定電圧源）であり、２７は容量素子である。電源２６と容
量素子２７はｓｗ２８を介して接続されている。電源２６は電源線２９に接続され、容量
素子２７は電源線３０に接続されている。
量素子２７はｓｗ２８を介して接続されている。電源２６は電源線２９に接続され、容量
素子２７は電源線３０に接続されている。
図４（Ａ）において、ｓｗ２８がオンであり、電源線２９及び電源線３０には０Ｖが印
加されている。そして電源２６には電圧Ｖxが印加されており、この状態において、ｓｗ
２８は導通状態である。その結果、容量素子２７の両電極間の電位差がＶxとなるように
、該容量素子２７に電荷が保持される。
加されている。そして電源２６には電圧Ｖxが印加されており、この状態において、ｓｗ
２８は導通状態である。その結果、容量素子２７の両電極間の電位差がＶxとなるように
、該容量素子２７に電荷が保持される。
次いで、図４（Ｂ）において、ｓｗ２８をオフにする。このとき、容量素子２７に保持
されている電荷は、電荷保存則によって引き続き保持される。
されている電荷は、電荷保存則によって引き続き保持される。
そして、図４（Ｃ）において、容量素子２７の一方の端子に接続された電源線３０に電
圧Ｖyを印加する。ｓｗ２８はオフであり、また電源線２９には０Ｖが印加されている。
このとき、容量素子２７に保持されている電荷は保存されて、電源線３０に印加される電
圧Ｖyが上乗せされる。つまり、図４（Ｃ）に示すように、容量素子２７の一方の端子の
電位は（Ｖy＋Ｖx）となる。
圧Ｖyを印加する。ｓｗ２８はオフであり、また電源線２９には０Ｖが印加されている。
このとき、容量素子２７に保持されている電荷は保存されて、電源線３０に印加される電
圧Ｖyが上乗せされる。つまり、図４（Ｃ）に示すように、容量素子２７の一方の端子の
電位は（Ｖy＋Ｖx）となる。
このように、容量素子２７では、保持されている電荷はそのまま保存されて、該容量素
子２７の一方の端子の電位が上昇すると、それに合わせて、他方の端子の電位が上昇する
。
子２７の一方の端子の電位が上昇すると、それに合わせて、他方の端子の電位が上昇する
。
なお本発明では、どのような材料を用いたトランジスタ、どのような手段、製造方法を
経たトランジスタを用いてもよく、またどのようなタイプのトランジスタを用いてもよい
。例えば、薄膜トランジスタ（ＴＦＴ）を用いてもよい。ＴＦＴとしては、半導体層が非
晶質（アモルファス）、多結晶（ポリクリスタル、ポリシリコン）、単結晶のいずれを用
いてもよい。その他のトランジスタとして、単結晶基板において作られたトランジスタで
もよいし、ＳＯＩ基板において作られたトランジスタでもよい。また、有機物やカーボン
ナノチューブで形成されたトランジスタでもよい。さらに、ＭＯＳ型トランジスタでもよ
いし、バイポーラ型トランジスタでもよい。
経たトランジスタを用いてもよく、またどのようなタイプのトランジスタを用いてもよい
。例えば、薄膜トランジスタ（ＴＦＴ）を用いてもよい。ＴＦＴとしては、半導体層が非
晶質（アモルファス）、多結晶（ポリクリスタル、ポリシリコン）、単結晶のいずれを用
いてもよい。その他のトランジスタとして、単結晶基板において作られたトランジスタで
もよいし、ＳＯＩ基板において作られたトランジスタでもよい。また、有機物やカーボン
ナノチューブで形成されたトランジスタでもよい。さらに、ＭＯＳ型トランジスタでもよ
いし、バイポーラ型トランジスタでもよい。
本発明は、容量素子の両電極がある特定のトランジスタのゲート・ソース間電圧を保持
できるように配置した電気回路を提供する。そして本発明は、容量素子の両電極間の電位
差が、ある特定のトランジスタのしきい値電圧となるように設定できる機能を有する電気
回路を提供する。
できるように配置した電気回路を提供する。そして本発明は、容量素子の両電極間の電位
差が、ある特定のトランジスタのしきい値電圧となるように設定できる機能を有する電気
回路を提供する。
さらに本発明では、容量素子に保持されているある特定のトランジスタのゲート・ソー
ス間電圧をそのまま保存して、且つ該トランジスタのゲート電極に信号電圧（ビデオ信号
の電圧など）を入力する。そうすると、前記トランジスタのゲート電極には、容量素子に
保持されているゲート・ソース間電圧に加えて、前記信号電圧を上乗せした電圧が入力さ
れる。その結果、トランジスタのゲート電極には、該トランジスタのしきい値電圧と信号
電圧とを足した値が入力される。つまり本発明では、トランジスタ間にしきい値電圧にバ
ラツキが生じていても、信号電圧が入力されるトランジスタでは、常に該トランジスタの
しきい値電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間
のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る。
ス間電圧をそのまま保存して、且つ該トランジスタのゲート電極に信号電圧（ビデオ信号
の電圧など）を入力する。そうすると、前記トランジスタのゲート電極には、容量素子に
保持されているゲート・ソース間電圧に加えて、前記信号電圧を上乗せした電圧が入力さ
れる。その結果、トランジスタのゲート電極には、該トランジスタのしきい値電圧と信号
電圧とを足した値が入力される。つまり本発明では、トランジスタ間にしきい値電圧にバ
ラツキが生じていても、信号電圧が入力されるトランジスタでは、常に該トランジスタの
しきい値電圧と信号電圧を足した値が入力されることになる。そのため、トランジスタ間
のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る。
（実施の形態１）
本実施の形態では、本発明の電気回路の一例として、ソースフォロワ回路を示し、その
構成と動作について図１、２を用いて説明する。
本実施の形態では、本発明の電気回路の一例として、ソースフォロワ回路を示し、その
構成と動作について図１、２を用いて説明する。
図１、２において、２１１はｎチャネル型の増幅用トランジスタであり、２１２はｎチ
ャネル型のバイアス用トランジスタである。２１３及び２１４は容量素子である。また、
２１５〜２２２はスイッチング機能を有する素子であり、好ましくはトランジスタやアナ
ログスイッチなどの半導体素子が用いられる。２２３及び２２４は電源線であり、電源線
２２３には電源電位Vddが印加され、電源線２２４には接地電位Vssが印加される。
ャネル型のバイアス用トランジスタである。２１３及び２１４は容量素子である。また、
２１５〜２２２はスイッチング機能を有する素子であり、好ましくはトランジスタやアナ
ログスイッチなどの半導体素子が用いられる。２２３及び２２４は電源線であり、電源線
２２３には電源電位Vddが印加され、電源線２２４には接地電位Vssが印加される。
なお本実施の形態では、増幅用トランジスタ２１１及びバイアス用トランジスタ２１２
がｎチャネル型の場合を示すが、本発明はこれに限定されず、両トランジスタがｐチャネ
ル型であってもよい。また、両トランジスタの極性が異なっていてもよい。
がｎチャネル型の場合を示すが、本発明はこれに限定されず、両トランジスタがｐチャネ
ル型であってもよい。また、両トランジスタの極性が異なっていてもよい。
両トランジスタの極性が異なっている場合は、プッシュプル回路を構成していることに
なるので、両トランジスタとも、増幅用トランジスタとして機能する。
よって、両トランジスタに、信号が入力される。
なるので、両トランジスタとも、増幅用トランジスタとして機能する。
よって、両トランジスタに、信号が入力される。
増幅用トランジスタ２１１のドレイン領域は電源線２２３に接続され、ソース領域はス
イッチ２１７〜スイッチ２１９に接続されている。増幅用トランジスタ２１１のゲート電
極は容量素子２１３の一方の端子に接続されている。容量素子２１３の他方の端子は、ス
イッチ２１７を介してトランジスタ２１１のソース領域に接続されている。容量素子２１
３は、増幅用トランジスタ２１１のゲート・ソース間電圧（しきい値電圧）を保持する役
目を担う。なお以下には増幅用トランジスタ２１１は、トランジスタ２１１と表記する。
イッチ２１７〜スイッチ２１９に接続されている。増幅用トランジスタ２１１のゲート電
極は容量素子２１３の一方の端子に接続されている。容量素子２１３の他方の端子は、ス
イッチ２１７を介してトランジスタ２１１のソース領域に接続されている。容量素子２１
３は、増幅用トランジスタ２１１のゲート・ソース間電圧（しきい値電圧）を保持する役
目を担う。なお以下には増幅用トランジスタ２１１は、トランジスタ２１１と表記する。
バイアス用トランジスタ２１２のソース領域は電源線２２４に接続され、ドレイン領域
はスイッチ２１９、２２０に接続されている。バイアス用トランジスタ２１２のゲート電
極は容量素子２１４の一方の端子に接続されている。容量素子２１４の他方の端子は、ス
イッチ２２２を介してバイアス用トランジスタ２１２のソース領域に接続されている。容
量素子２１４は、バイアス用トランジスタ２１２のゲート・ソース間電圧（しきい値電圧
）を保持する役目を担う。なお以下にはバイアス用トランジスタ２１２は、トランジスタ
２１２と表記する。
はスイッチ２１９、２２０に接続されている。バイアス用トランジスタ２１２のゲート電
極は容量素子２１４の一方の端子に接続されている。容量素子２１４の他方の端子は、ス
イッチ２２２を介してバイアス用トランジスタ２１２のソース領域に接続されている。容
量素子２１４は、バイアス用トランジスタ２１２のゲート・ソース間電圧（しきい値電圧
）を保持する役目を担う。なお以下にはバイアス用トランジスタ２１２は、トランジスタ
２１２と表記する。
スイッチ２１５〜スイッチ２２２は、入力される信号によって、導通又は非導通（オン
又はオフ）が制御される。しかし、図１、２においては、説明を簡単にするために、スイ
ッチ２１５〜スイッチ２２２に信号を入力する信号線等の図示は省略する。
又はオフ）が制御される。しかし、図１、２においては、説明を簡単にするために、スイ
ッチ２１５〜スイッチ２２２に信号を入力する信号線等の図示は省略する。
図１、２に示すソースフォロワ回路において、スイッチ２１６の一方の端子が入力端子
となる。前記入力端子を介して、入力電位Vin（信号電圧）は、スイッチ２１６及び容量
素子２１３を介して、トランジスタ２１１のゲート電極に入力される。またスイッチ２２
１の一方の端子からはバイアス電位Vbが入力される。
バイアス電位Vbは、スイッチ２２１及び容量素子２１４を介して、トランジスタ２１２の
ゲート電極に入力される。また、スイッチ２１８の一方の端子が出力端子となっており、
トランジスタ２１１のソース領域の電位が出力電位Voutとなる。
となる。前記入力端子を介して、入力電位Vin（信号電圧）は、スイッチ２１６及び容量
素子２１３を介して、トランジスタ２１１のゲート電極に入力される。またスイッチ２２
１の一方の端子からはバイアス電位Vbが入力される。
バイアス電位Vbは、スイッチ２２１及び容量素子２１４を介して、トランジスタ２１２の
ゲート電極に入力される。また、スイッチ２１８の一方の端子が出力端子となっており、
トランジスタ２１１のソース領域の電位が出力電位Voutとなる。
なおスイッチ２１８は、トランジスタ２１１のソース領域と接続され、且つスイッチ２
１９を介してトランジスタ２１２のドレイン領域とに接続されているが、本発明はこれに
限定されない。スイッチ２１８は、トランジスタ２１２のドレイン領域と接続され、且つ
スイッチ２１９を介してトランジスタ２１１のソース領域とに接続されていてもよい。
１９を介してトランジスタ２１２のドレイン領域とに接続されているが、本発明はこれに
限定されない。スイッチ２１８は、トランジスタ２１２のドレイン領域と接続され、且つ
スイッチ２１９を介してトランジスタ２１１のソース領域とに接続されていてもよい。
但しスイッチ２１８は、トランジスタ２１１のソース領域と接続され、且つスイッチ２
１９を介してトランジスタ２１２のドレイン領域とに接続されている方が好ましい。これ
は、スイッチ２１８が、トランジスタ２１２のドレイン領域と接続され、且つスイッチ２
１９を介してトランジスタ２１１のソース領域とに接続されている場合には、スイッチ２
１９にオン抵抗があると、出力電位Voutがその影響を受けてしまうために、出力電位Vout
が低下してしまうからである。
１９を介してトランジスタ２１２のドレイン領域とに接続されている方が好ましい。これ
は、スイッチ２１８が、トランジスタ２１２のドレイン領域と接続され、且つスイッチ２
１９を介してトランジスタ２１１のソース領域とに接続されている場合には、スイッチ２
１９にオン抵抗があると、出力電位Voutがその影響を受けてしまうために、出力電位Vout
が低下してしまうからである。
次いで、図１、２に示したソースフォロワ回路の動作について説明する。
図１（Ａ）において、スイッチ２１５、スイッチ２１７、スイッチ２１９、スイッチ２
２０及びスイッチ２２２をオンにする。そして上記以外のスイッチはオフにする。この状
態において、電源線２２３にはVddが印加され、電源線２２４にはVssが印加されているた
め、電源線２２３と電源線２２４の間には電位差が生じる。その結果、電源線２２３から
電源線２２４の方向に向かって電流が流れる。
２０及びスイッチ２２２をオンにする。そして上記以外のスイッチはオフにする。この状
態において、電源線２２３にはVddが印加され、電源線２２４にはVssが印加されているた
め、電源線２２３と電源線２２４の間には電位差が生じる。その結果、電源線２２３から
電源線２２４の方向に向かって電流が流れる。
電源線２２３から、電源線２２４の方向に電流が流れ始めた瞬間には、容量素子２１３
及び容量素子２１４には電荷は保持されていない。そのため、トランジスタ２１１及びト
ランジスタ２１２はオフである。電流は、電源線２２３からスイッチ２１５、スイッチ２
１７を介し、次いでスイッチ２１９を介し、さらにスイッチ２２０、スイッチ２２２を介
して、電源線２２４の方向に流れていく。
及び容量素子２１４には電荷は保持されていない。そのため、トランジスタ２１１及びト
ランジスタ２１２はオフである。電流は、電源線２２３からスイッチ２１５、スイッチ２
１７を介し、次いでスイッチ２１９を介し、さらにスイッチ２２０、スイッチ２２２を介
して、電源線２２４の方向に流れていく。
そして徐々に容量素子２１３、２１４に電荷が蓄積されて、該容量素子２１３、２１４
の両電極間に電位差が生じ始める。容量素子２１３の両電極間の電位差がトランジスタ２
１１のしきい値電圧Vth1になると、トランジスタ２１１はオンする。同様に、容量素子２
１４の両電極間の電位差がトランジスタ２１２のしきい値電圧Vth2になると、トランジス
タ２１２はオンする。
の両電極間に電位差が生じ始める。容量素子２１３の両電極間の電位差がトランジスタ２
１１のしきい値電圧Vth1になると、トランジスタ２１１はオンする。同様に、容量素子２
１４の両電極間の電位差がトランジスタ２１２のしきい値電圧Vth2になると、トランジス
タ２１２はオンする。
容量素子２１３、２１４では、定常状態になるまで、電荷の蓄積が続けられる。
続いて、図１（Ｂ）に示すように、容量素子２１３、２１４において電荷の蓄積が終了
して定常状態になると、スイッチ２１９をオンからオフにして、それ以外のスイッチは図
１（Ａ）の状態を維持する。
して定常状態になると、スイッチ２１９をオンからオフにして、それ以外のスイッチは図
１（Ａ）の状態を維持する。
そうすると、容量素子２１３に保持された正の電荷は、スイッチ２１５を介して、トラ
ンジスタ２１１の方向に流れていく。より詳しくは、容量素子２１３に保持された正の電
荷は、スイッチ２１５を介してトランジスタ２１１のドレイン領域からソース領域を介し
て、さらにスイッチ２１７を介して容量素子２１３の方向に流れていく。その結果、容量
素子２１３の両電極間の電位差は減少していく。この動作は、トランジスタ２１１がオフ
になるまで行われる。つまり、容量素子２１３に保持されている電荷が、トランジスタ２
１１のしきい値電圧Vth1と同じ値になるまで続けられる。
ンジスタ２１１の方向に流れていく。より詳しくは、容量素子２１３に保持された正の電
荷は、スイッチ２１５を介してトランジスタ２１１のドレイン領域からソース領域を介し
て、さらにスイッチ２１７を介して容量素子２１３の方向に流れていく。その結果、容量
素子２１３の両電極間の電位差は減少していく。この動作は、トランジスタ２１１がオフ
になるまで行われる。つまり、容量素子２１３に保持されている電荷が、トランジスタ２
１１のしきい値電圧Vth1と同じ値になるまで続けられる。
また、容量素子２１４に保持された正の電荷は、スイッチ２２０を介して、トランジス
タ２１２の方向に流れていく。より詳しくは、容量素子２１４に保持された正の電荷は、
スイッチ２２０を介してトランジスタ２１２のドレイン領域からソース領域を介して、電
源線２２４の方向に流れていく。この動作は、トランジスタ２１２がオフになるまで行わ
れる。つまり、容量素子２１４に保持されている電荷が、トランジスタ２１２のしきい値
電圧Vth2と同じ値になるまで続けられる。
タ２１２の方向に流れていく。より詳しくは、容量素子２１４に保持された正の電荷は、
スイッチ２２０を介してトランジスタ２１２のドレイン領域からソース領域を介して、電
源線２２４の方向に流れていく。この動作は、トランジスタ２１２がオフになるまで行わ
れる。つまり、容量素子２１４に保持されている電荷が、トランジスタ２１２のしきい値
電圧Vth2と同じ値になるまで続けられる。
このようにすると、容量素子２１３の両電極間の電位差がトランジスタ２１１のしきい
値電圧Vth1と同じ値になる。また、容量素子２１４の両電極間の電位差がトランジスタ２
１２のしきい値電圧Vth2と同じ値になる。
値電圧Vth1と同じ値になる。また、容量素子２１４の両電極間の電位差がトランジスタ２
１２のしきい値電圧Vth2と同じ値になる。
このように、容量素子２１３の両電極間の電位差がトランジスタ２１１のしきい値電圧
Vth1と同じ値になり、且つ容量素子２１４の両電極間の電位差がトランジスタ２１２のし
きい値電圧Vth2と同じ値になったら、スイッチ２１５、スイッチ２１７、スイッチ２２０
及びスイッチ２２２をオフにする（図２（Ａ））。つまりこのときには、全てのスイッチ
２１５〜スイッチ２２２はオフである。
Vth1と同じ値になり、且つ容量素子２１４の両電極間の電位差がトランジスタ２１２のし
きい値電圧Vth2と同じ値になったら、スイッチ２１５、スイッチ２１７、スイッチ２２０
及びスイッチ２２２をオフにする（図２（Ａ））。つまりこのときには、全てのスイッチ
２１５〜スイッチ２２２はオフである。
なおスイッチ２１５、スイッチ２１７、スイッチ２２０及びスイッチ２２２は、容量素
子２１３、２１４の両電極間の電位差がトランジスタ２１１、２１２のしきい値電圧Vth1
、Vth2と同じ値になってからオフにすることが望ましい。しかし、本発明はこれに限定さ
れない。トランジスタ２１１、２１２のバラツキが小さい場合は、電気回路の動作では特
に問題とはならないため、容量素子２１３、２１４の両電極間の電位差がトランジスタ２
１１、２１２のしきい値電圧Vth1、Vth2と近い値のときに、スイッチ２１５、スイッチ２
１７、スイッチ２２０及びスイッチ２２２をオフにしてもよく、そのタイミングは特に限
定されない。
子２１３、２１４の両電極間の電位差がトランジスタ２１１、２１２のしきい値電圧Vth1
、Vth2と同じ値になってからオフにすることが望ましい。しかし、本発明はこれに限定さ
れない。トランジスタ２１１、２１２のバラツキが小さい場合は、電気回路の動作では特
に問題とはならないため、容量素子２１３、２１４の両電極間の電位差がトランジスタ２
１１、２１２のしきい値電圧Vth1、Vth2と近い値のときに、スイッチ２１５、スイッチ２
１７、スイッチ２２０及びスイッチ２２２をオフにしてもよく、そのタイミングは特に限
定されない。
続いて、スイッチ２１６、スイッチ２１８、スイッチ２１９及びスイッチ２２１をオン
にする（図２（Ｂ））。上記以外のスイッチはオフが維持される。このとき入力端子から
スイッチ２１６及び容量素子２１３を介して、入力電位Vinがトランジスタ２１１のゲー
ト電極に加わる。このとき、電荷保存則により、トランジスタ２１１のゲート電極には、
該トランジスタ２１１のしきい値電圧Vth1に加えて、入力電位Vinが上乗せされた値（Vth
1+Vin）が加えられる。また、トランジスタ２１２のゲート電極には、該トランジスタ２
１２のしきい値電圧Vth2に加えて、入力電位Vbが上乗せされた値（Vth2+Vb）が加えられ
る。
にする（図２（Ｂ））。上記以外のスイッチはオフが維持される。このとき入力端子から
スイッチ２１６及び容量素子２１３を介して、入力電位Vinがトランジスタ２１１のゲー
ト電極に加わる。このとき、電荷保存則により、トランジスタ２１１のゲート電極には、
該トランジスタ２１１のしきい値電圧Vth1に加えて、入力電位Vinが上乗せされた値（Vth
1+Vin）が加えられる。また、トランジスタ２１２のゲート電極には、該トランジスタ２
１２のしきい値電圧Vth2に加えて、入力電位Vbが上乗せされた値（Vth2+Vb）が加えられ
る。
なおトランジスタが、飽和領域で動作するときには、以下の式（４）が成立する。Ids
はトランジスタのチャネル形成領域を流れる電流量であり、Ｖgsはトランジスタのゲート
・ソース間電圧である。またVthはトランジスタのしきい値電圧である。
はトランジスタのチャネル形成領域を流れる電流量であり、Ｖgsはトランジスタのゲート
・ソース間電圧である。またVthはトランジスタのしきい値電圧である。
Ｉds∝（Ｖgs−Ｖth）2・・（４）
上記の式（４）において、Vk=Vgs-Vthとすると、以下の式（５）が成立する。
Ｉds∝Vk 2・・（５）
式（５）より、Ｉdsは、VgsからVthの値を引いた値であるVkの２乗に比例していること
がわかる。
がわかる。
ここで、トランジスタ２１１、２１２に上記の式（４）（５）を適用して、出力電位Vo
utを求める。なお本実施の形態では、トランジスタ２１１、２１２のゲート幅（W）、ゲ
ート長（L）にはバラツキが生じておらず、同一であるとする。
一方、トランジスタ２１１、２１２のしきい値電圧Vth1、Vth2にはバラツキが生じている
とする。
utを求める。なお本実施の形態では、トランジスタ２１１、２１２のゲート幅（W）、ゲ
ート長（L）にはバラツキが生じておらず、同一であるとする。
一方、トランジスタ２１１、２１２のしきい値電圧Vth1、Vth2にはバラツキが生じている
とする。
トランジスタ２１２のゲート電極に加えられた電圧をVa2とすると、Va2=Vb+Vth2が成立
する。さらに、トランジスタ２１２のゲート電極に加えられた電圧Va2からしきい値電圧V
th2を引いた値をVk2とすると、以下の式（６）が成立する。
する。さらに、トランジスタ２１２のゲート電極に加えられた電圧Va2からしきい値電圧V
th2を引いた値をVk2とすると、以下の式（６）が成立する。
Vk2＝Va2-Vth2=(Vb+Vth2)-Vth2=Vb・・（６）
そして、トランジスタ２１１のゲート電極に加えられた電圧をVa1とすると、以下の式
（７）が成立する。
（７）が成立する。
Va1=Vin+Vth1・・（７）
さらに、トランジスタ２１１のゲート・ソース間電圧Vgs1からしきい値電圧Vth1を引い
た値をVk1とすると、以下の式（８）が成立する。
た値をVk1とすると、以下の式（８）が成立する。
Vk1＝Vgs1-Vth1・・（８）
ここで、トランジスタ２１１、２１２には同量の電流が流れるため、以下の式（９）が
成立する。
成立する。
Vk1＝Vk2＝Vb・・（９）
そして、出力電位Voutは、トランジスタ２１１のソース領域の電位であることから、以
下の式（１０）が成立する。
下の式（１０）が成立する。
Vout＝Va1-Vgs1=(Vin+Vth1)-(Vb+Vth1)=Vin-Vb・・・（１０）
式（１０）に示すように、出力電位Voutは、入力電位Vinからバイアス電位Vbを引いた
値になっており、しきい値電圧には依存していない。そのため、トランジスタ２１１、２
１２のしきい値電圧にバラツキが生じていても、出力電位Voutに対する影響を抑制するこ
とが出来る。
値になっており、しきい値電圧には依存していない。そのため、トランジスタ２１１、２
１２のしきい値電圧にバラツキが生じていても、出力電位Voutに対する影響を抑制するこ
とが出来る。
なお上記の説明では、トランジスタ２１１、２１２のゲート幅（W）、ゲート長（L）は
バラツキが生じておらず、同一であるとしたが、両トランジスタのゲート幅（W）、ゲー
ト長（L）の大きさは特に限定されない。
バラツキが生じておらず、同一であるとしたが、両トランジスタのゲート幅（W）、ゲー
ト長（L）の大きさは特に限定されない。
また図７（C）には、バイアス用トランジスタ２１２を配置していない場合のソースフ
ォロワ回路を示す。図７（C）に示すソースフォロワ回路の動作は、スイッチ２１９が出
力動作のときにオフになる以外は、上述した図１、２の動作と同じであるので、本実施の
形態では説明を省略する。
ォロワ回路を示す。図７（C）に示すソースフォロワ回路の動作は、スイッチ２１９が出
力動作のときにオフになる以外は、上述した図１、２の動作と同じであるので、本実施の
形態では説明を省略する。
なお本明細書では、容量素子に所定の電荷の保持を行う動作を設定動作と呼ぶ。本実施
の形態では、図１（Ａ）（Ｂ）及び図２（Ａ）の動作が設定動作に相当する。また、入力
電位Vin及びバイアス電位Vbを入力して、出力電位Voutを取り出す動作を出力動作とよぶ
。本実施の形態では、図２（Ｂ）の動作が出力動作に相当する。
の形態では、図１（Ａ）（Ｂ）及び図２（Ａ）の動作が設定動作に相当する。また、入力
電位Vin及びバイアス電位Vbを入力して、出力電位Voutを取り出す動作を出力動作とよぶ
。本実施の形態では、図２（Ｂ）の動作が出力動作に相当する。
このように本発明では、トランジスタ間にしきい値電圧にバラツキが生じていても、入
力電位Vinやバイアス電位Vbなどの信号電圧が入力されるトランジスタでは、常に該トラ
ンジスタのしきい値電圧と信号電圧を足した値が入力されることになる。そのため、トラ
ンジスタ間のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る
。
力電位Vinやバイアス電位Vbなどの信号電圧が入力されるトランジスタでは、常に該トラ
ンジスタのしきい値電圧と信号電圧を足した値が入力されることになる。そのため、トラ
ンジスタ間のしきい値電圧のバラツキの影響を抑制した電気回路を提供することが出来る
。
（実施の形態２）
図１、２に示したソースフォロワ回路では、ｎチャネル型の増幅用トランジスタ２１１
と、ｎチャネル型のバイアス用トランジスタ２１２により構成した場合を示した。次いで
本実施の形態では、ｐチャネル型の増幅用トランジスタ２１１と、ｐチャネル型のバイア
ス用トランジスタ２１２により構成されたソースフォロワ回路を図７に示し、その構成に
ついて説明する。なお図７に示したソースフォロワ回路の動作は、実施の形態１の動作に
準ずるので、本実施の形態では説明は省略する。
図１、２に示したソースフォロワ回路では、ｎチャネル型の増幅用トランジスタ２１１
と、ｎチャネル型のバイアス用トランジスタ２１２により構成した場合を示した。次いで
本実施の形態では、ｐチャネル型の増幅用トランジスタ２１１と、ｐチャネル型のバイア
ス用トランジスタ２１２により構成されたソースフォロワ回路を図７に示し、その構成に
ついて説明する。なお図７に示したソースフォロワ回路の動作は、実施の形態１の動作に
準ずるので、本実施の形態では説明は省略する。
図７において、２３１はｐチャネル型のバイアス用トランジスタであり、２３２はｐチ
ャネル型の増幅用トランジスタである。２３３及び２３４は容量素子である。また、２３
５〜２４２はスイッチング機能を有する素子であり、好ましくはトランジスタやアナログ
スイッチなどの半導体素子が用いられる。２４３及び２４４は電源線であり、電源線２４
３には電源電位Vddが印加され、電源線２４４には接地電位Vssが印加される。
ャネル型の増幅用トランジスタである。２３３及び２３４は容量素子である。また、２３
５〜２４２はスイッチング機能を有する素子であり、好ましくはトランジスタやアナログ
スイッチなどの半導体素子が用いられる。２４３及び２４４は電源線であり、電源線２４
３には電源電位Vddが印加され、電源線２４４には接地電位Vssが印加される。
なお本実施の形態では、増幅用トランジスタ２３２及びバイアス用トランジスタ２３
１がｐチャネル型の場合を示すが、両トランジスタの極性が異なっていて、プッシュプル
回路のようになっていてもよい。
１がｐチャネル型の場合を示すが、両トランジスタの極性が異なっていて、プッシュプル
回路のようになっていてもよい。
バイアス用トランジスタ２３１のソース領域は電源線２４３に接続され、ドレイン領域
はスイッチ２３５、２３９に接続されている。バイアス用トランジスタ２３１のゲート電
極は容量素子２３３の一方の端子に接続されている。容量素子２３３の他方の端子は、ス
イッチ２３７を介して電源線２４３に接続されている。容量素子２３３は、バイアス用ト
ランジスタ２３１のゲート・ソース間電圧（しきい値電圧）を保持する役目を担う。
はスイッチ２３５、２３９に接続されている。バイアス用トランジスタ２３１のゲート電
極は容量素子２３３の一方の端子に接続されている。容量素子２３３の他方の端子は、ス
イッチ２３７を介して電源線２４３に接続されている。容量素子２３３は、バイアス用ト
ランジスタ２３１のゲート・ソース間電圧（しきい値電圧）を保持する役目を担う。
増幅用トランジスタ２３２のドレイン領域は電源線２４４に接続され、ソース領域はス
イッチ２３８、２３９、２４２に接続されている。増幅用トランジスタ２３２のゲート電
極は容量素子２３４の一方の端子に接続されている。容量素子２３４の他方の端子は、ス
イッチ２４２を介して増幅用トランジスタ２３２のソース領域に接続されている。容量素
子２３４は、増幅用トランジスタ２３２のゲート・ソース間電圧（しきい値電圧）を保持
する役目を担う。
イッチ２３８、２３９、２４２に接続されている。増幅用トランジスタ２３２のゲート電
極は容量素子２３４の一方の端子に接続されている。容量素子２３４の他方の端子は、ス
イッチ２４２を介して増幅用トランジスタ２３２のソース領域に接続されている。容量素
子２３４は、増幅用トランジスタ２３２のゲート・ソース間電圧（しきい値電圧）を保持
する役目を担う。
スイッチ２３５〜スイッチ２４２は、入力される信号によって、導通又は非導通（オン
又はオフ）が制御される。しかし、図７においては、説明を簡単にするために、スイッチ
２３５〜スイッチ２４２に信号を入力する信号線等の図示は省略する。
又はオフ）が制御される。しかし、図７においては、説明を簡単にするために、スイッチ
２３５〜スイッチ２４２に信号を入力する信号線等の図示は省略する。
なおスイッチ２３８は、増幅用トランジスタ２３２のソース領域と接続され、且つスイ
ッチ２３９を介してバイアス用トランジスタ２３１のドレイン領域とに接続されているが
、本発明はこれに限定されない。スイッチ２３８は、バイアス用トランジスタ２３１のド
レイン領域と接続され、且つスイッチ２３９を介して増幅用トランジスタ２３２のソース
領域とに接続されていてもよい。
ッチ２３９を介してバイアス用トランジスタ２３１のドレイン領域とに接続されているが
、本発明はこれに限定されない。スイッチ２３８は、バイアス用トランジスタ２３１のド
レイン領域と接続され、且つスイッチ２３９を介して増幅用トランジスタ２３２のソース
領域とに接続されていてもよい。
但しスイッチ２３８は、増幅用トランジスタ２３２のソース領域と接続され、且つスイ
ッチ２３９を介してバイアス用トランジスタ２３１のドレイン領域とに接続されている方
が好ましい。これは、スイッチ２３８が、バイアス用トランジスタ２３１のドレイン領域
と接続され、且つスイッチ２３９を介して増幅用トランジスタ２３２のソース領域とに接
続されている場合には、スイッチ２３９にオン抵抗があると、出力電位Voutがその影響を
受けてしまうために、出力電位Voutが低下してしまうからである。
ッチ２３９を介してバイアス用トランジスタ２３１のドレイン領域とに接続されている方
が好ましい。これは、スイッチ２３８が、バイアス用トランジスタ２３１のドレイン領域
と接続され、且つスイッチ２３９を介して増幅用トランジスタ２３２のソース領域とに接
続されている場合には、スイッチ２３９にオン抵抗があると、出力電位Voutがその影響を
受けてしまうために、出力電位Voutが低下してしまうからである。
図７に示すソースフォロワ回路において、スイッチ２４１の一方の端子が入力端子とな
る。前記入力端子から入力される入力電位Vin（信号電圧）は、スイッチ２４１及び容量
素子２３４を介して、増幅用トランジスタ２３２のゲート電極に入力される。またスイッ
チ２３６の一方の端子からはバイアス電位Vbが入力される。バイアス電位Vbは、スイッチ
２３６及び容量素子２３３を介して、トランジスタ２３１のゲート電極に入力される。ま
た、スイッチ２３８の一方の端子が出力端子となっており、増幅用トランジスタ２３２の
ソース領域の電位が出力電位Voutとなる。
る。前記入力端子から入力される入力電位Vin（信号電圧）は、スイッチ２４１及び容量
素子２３４を介して、増幅用トランジスタ２３２のゲート電極に入力される。またスイッ
チ２３６の一方の端子からはバイアス電位Vbが入力される。バイアス電位Vbは、スイッチ
２３６及び容量素子２３３を介して、トランジスタ２３１のゲート電極に入力される。ま
た、スイッチ２３８の一方の端子が出力端子となっており、増幅用トランジスタ２３２の
ソース領域の電位が出力電位Voutとなる。
なお、バイアス用トランジスタ２３１、増幅用トランジスタ２３２のゲート幅（W）、
ゲート長（L）の大きさは特に限定されない。
ゲート長（L）の大きさは特に限定されない。
また図７（B）には、バイアス用トランジスタ２３１を配置していない場合のソースフ
ォロワ回路を示す。図７（B）に示すソースフォロワ回路の動作は、スイッチ２３９が出
力動作のときにオフになる以外は、上述した図１、２の動作に準ずるので、本実施の形態
では説明を省略する。
ォロワ回路を示す。図７（B）に示すソースフォロワ回路の動作は、スイッチ２３９が出
力動作のときにオフになる以外は、上述した図１、２の動作に準ずるので、本実施の形態
では説明を省略する。
本実施の形態は、実施の形態１と任意に組み合わせることが可能である。
（実施の形態３）
前述した実施の形態１、２では、本発明を適用したソースフォロワ回路について説明し
た。しかし本発明は、差動増幅回路、センスアンプ、オペアンプなどに代表される演算回
路など、さまざまな回路にも適用することが出来る。本実施の形態では、本発明を適用し
た演算回路について図８〜図１０を用いて説明する。
前述した実施の形態１、２では、本発明を適用したソースフォロワ回路について説明し
た。しかし本発明は、差動増幅回路、センスアンプ、オペアンプなどに代表される演算回
路など、さまざまな回路にも適用することが出来る。本実施の形態では、本発明を適用し
た演算回路について図８〜図１０を用いて説明する。
まず、本発明を適用した差動増幅回路について、図８を用いて説明する。差動増幅回路
では、入力電位Vin1及び入力電位Vin2の差の演算を行って出力電位Voutを出力する。
では、入力電位Vin1及び入力電位Vin2の差の演算を行って出力電位Voutを出力する。
図８に示す差動増幅回路において、２７２、２７３はｐチャネル型のトランジスタであ
り、２７４、２７５及び２８６はｎチャネル型のトランジスタである。
２７６、２７７及び２８７は容量素子である。また、スイッチ２７８〜スイッチ２８５、
スイッチ３５１、スイッチ２８８〜スイッチ２９０は、スイッチング機能を有する素子で
あり、好ましくはトランジスタなどの半導体素子が用いられる。また電源線２７１には電
源電位Vddが印加され、電源線２９１には接地電位Vssが印加される。
り、２７４、２７５及び２８６はｎチャネル型のトランジスタである。
２７６、２７７及び２８７は容量素子である。また、スイッチ２７８〜スイッチ２８５、
スイッチ３５１、スイッチ２８８〜スイッチ２９０は、スイッチング機能を有する素子で
あり、好ましくはトランジスタなどの半導体素子が用いられる。また電源線２７１には電
源電位Vddが印加され、電源線２９１には接地電位Vssが印加される。
図８に示す差動増幅回路において、トランジスタ２７４のゲート電極が入力端子となっ
ており、トランジスタ２７４のゲート電極には入力電位Vin1が入力される。またトランジ
スタ２７５のゲート電極も入力端子となっており、トランジスタ２７５のゲート電極には
入力電位Vin2が入力される。またトランジスタ２７５のドレイン領域が出力端子となって
おり、トランジスタ２７５のドレイン領域の電位が出力電位Voutとなる。
ており、トランジスタ２７４のゲート電極には入力電位Vin1が入力される。またトランジ
スタ２７５のゲート電極も入力端子となっており、トランジスタ２７５のゲート電極には
入力電位Vin2が入力される。またトランジスタ２７５のドレイン領域が出力端子となって
おり、トランジスタ２７５のドレイン領域の電位が出力電位Voutとなる。
トランジスタ２７２のドレイン領域は電源線２７１に接続され、ソース領域はトランジ
スタ２７４のドレイン領域に接続されている。トランジスタ２７３のドレイン領域は電源
線２７１に接続され、ソース領域はトランジスタ２７５のドレイン領域に接続されている
。トランジスタ２７２のゲート電極とトランジスタ２７３のゲート電極は接続されている
。なおトランジスタ２７２及びトランジスタ２７３の代わりに、抵抗を配置してもよい。
スタ２７４のドレイン領域に接続されている。トランジスタ２７３のドレイン領域は電源
線２７１に接続され、ソース領域はトランジスタ２７５のドレイン領域に接続されている
。トランジスタ２７２のゲート電極とトランジスタ２７３のゲート電極は接続されている
。なおトランジスタ２７２及びトランジスタ２７３の代わりに、抵抗を配置してもよい。
トランジスタ２７４のドレイン領域は、トランジスタ２７２を介して電源線２７１に接
続され、ソース領域はスイッチ２８２を介して、容量素子２７６の一方の端子に接続され
ている。トランジスタ２７４のゲート電極は、容量素子２７６の他方の端子に接続されて
いる。容量素子２７６は、トランジスタ２７４のゲート・ソース間電圧（しきい値電圧）
を保持する役目を担う。
続され、ソース領域はスイッチ２８２を介して、容量素子２７６の一方の端子に接続され
ている。トランジスタ２７４のゲート電極は、容量素子２７６の他方の端子に接続されて
いる。容量素子２７６は、トランジスタ２７４のゲート・ソース間電圧（しきい値電圧）
を保持する役目を担う。
トランジスタ２７５のドレイン領域は、トランジスタ２７３を介して電源線２７１に接
続され、ソース領域はスイッチ２８３を介して、容量素子２７７の一方の端子に接続され
ている。トランジスタ２７５のゲート電極は、容量素子２７７の他方の端子に接続されて
いる。容量素子２７７は、トランジスタ２７５のゲート・ソース間電圧（しきい値電圧）
を保持する役目を担う。
続され、ソース領域はスイッチ２８３を介して、容量素子２７７の一方の端子に接続され
ている。トランジスタ２７５のゲート電極は、容量素子２７７の他方の端子に接続されて
いる。容量素子２７７は、トランジスタ２７５のゲート・ソース間電圧（しきい値電圧）
を保持する役目を担う。
トランジスタ２８６のドレイン領域は、スイッチ２８５やスイッチ３５１を介してトラ
ンジスタ２７４のソース領域及びトランジスタ２７５のソース領域に接続され、トランジ
スタ２８６のソース領域はスイッチ２９０を介して、容量素子２８７の一方の端子に接続
されている。トランジスタ２８６のゲート電極は、容量素子２８７の他方の端子に接続さ
れている。容量素子２８７は、トランジスタ２８６のゲート・ソース間電圧（しきい値電
圧）を保持する役目を担う。
ンジスタ２７４のソース領域及びトランジスタ２７５のソース領域に接続され、トランジ
スタ２８６のソース領域はスイッチ２９０を介して、容量素子２８７の一方の端子に接続
されている。トランジスタ２８６のゲート電極は、容量素子２８７の他方の端子に接続さ
れている。容量素子２８７は、トランジスタ２８６のゲート・ソース間電圧（しきい値電
圧）を保持する役目を担う。
そして、容量素子２７６に所定の電荷の保持を行う動作、容量素子２７７に所定の電荷
の保持を行う動作、容量素子２８７に所定の電荷の保持を行う動作の説明は、実施の形態
１に準ずるので、簡単に説明する。
の保持を行う動作、容量素子２８７に所定の電荷の保持を行う動作の説明は、実施の形態
１に準ずるので、簡単に説明する。
まず、図１８に示すように、初期化を行う。初期化を行うためには、トランジスタ２７
４、２７５、２８６がオンになるような状態にすればよい。そして、図１９に示すように
、トランジスタ２７４、２７５、２８６のゲート・ソース間電圧がしきい値電圧に収束す
るように動作させる。
４、２７５、２８６がオンになるような状態にすればよい。そして、図１９に示すように
、トランジスタ２７４、２７５、２８６のゲート・ソース間電圧がしきい値電圧に収束す
るように動作させる。
そして、容量素子２７６に所定の電荷の保持が終了したら、図２２に示すように、トラ
ンジスタ２７４のゲート電極に入力電位Vin1が入力され、また容量素子２７７に所定の電
荷の保持が終了したら、トランジスタ２７５のゲート電極に入力電位Vin2が入力される。
また容量素子２８７に所定の電荷の保持が終了したら、トランジスタ２８６のゲート電極
にバイアス電位Vbが入力されて、出力動作を行う。このときの動作の説明は、実施の形態
１に準ずるので本実施の形態では省略する。
ンジスタ２７４のゲート電極に入力電位Vin1が入力され、また容量素子２７７に所定の電
荷の保持が終了したら、トランジスタ２７５のゲート電極に入力電位Vin2が入力される。
また容量素子２８７に所定の電荷の保持が終了したら、トランジスタ２８６のゲート電極
にバイアス電位Vbが入力されて、出力動作を行う。このときの動作の説明は、実施の形態
１に準ずるので本実施の形態では省略する。
なお、図８の回路は、図１７に示す回路のように改良してもよい。図１７では、トラン
ジスタ２７２、２７３と並列に、スイッチ３５２、３５３を追加して配置している。スイ
ッチ３５２、３５３は、設定動作を行っている時（しきい値電圧を取得している時）には
オンにしておき、出力動作を行っている時（通常の差動回路として動作させている時）に
はオフにしておく。上記スイッチの追加により、設定動作を行っている時にはトランジス
タ２７４、２７５に電流を供給しやすくしたり、トランジスタ２７４、２７５のドレイン
の電位を固定しやすくしたりすることが出来る。
ジスタ２７２、２７３と並列に、スイッチ３５２、３５３を追加して配置している。スイ
ッチ３５２、３５３は、設定動作を行っている時（しきい値電圧を取得している時）には
オンにしておき、出力動作を行っている時（通常の差動回路として動作させている時）に
はオフにしておく。上記スイッチの追加により、設定動作を行っている時にはトランジス
タ２７４、２７５に電流を供給しやすくしたり、トランジスタ２７４、２７５のドレイン
の電位を固定しやすくしたりすることが出来る。
また、図８と図１７の回路では、スイッチ２８５、３５１の位置が異なる。しかし、し
きい値電圧を取得する動作の時に、トランジスタ２７４、２７５、２８６を電気的に接続
されない状態にすればよいので、それを満たすならば、スイッチ２８５、３５１は、どこ
に配置してもよい。
きい値電圧を取得する動作の時に、トランジスタ２７４、２７５、２８６を電気的に接続
されない状態にすればよいので、それを満たすならば、スイッチ２８５、３５１は、どこ
に配置してもよい。
続いて、図８に示す差動増幅回路を構成するトランジスタが逆の導電型を有する場合に
ついて、図９、図２３を用いて説明する。
ついて、図９、図２３を用いて説明する。
図９、図２３に示す差動増幅回路において、２７２、２７３がｎチャネル型のトランジ
スタであり、２７４、２７５及び２８６がｐチャネル型のトランジスタである。トランジ
スタ２７４のゲート電極が入力端子となっており、トランジスタ２７４のゲート電極には
入力電位Vin1が入力される。またトランジスタ２７５のゲート電極も入力端子となってお
り、トランジスタ２７５のゲート電極には入力電位Vin2が入力される。また、トランジス
タ２７５のソース領域の電位が出力電位Voutとなる。さらに、トランジスタ２８６のゲー
ト電極にはバイアス電位Vbが入力される。
スタであり、２７４、２７５及び２８６がｐチャネル型のトランジスタである。トランジ
スタ２７４のゲート電極が入力端子となっており、トランジスタ２７４のゲート電極には
入力電位Vin1が入力される。またトランジスタ２７５のゲート電極も入力端子となってお
り、トランジスタ２７５のゲート電極には入力電位Vin2が入力される。また、トランジス
タ２７５のソース領域の電位が出力電位Voutとなる。さらに、トランジスタ２８６のゲー
ト電極にはバイアス電位Vbが入力される。
なお図９、図２３に示す差動増幅回路においては、電源線２９１に電源電位Vddが印加
され、電源線２７１に接地電位Vssが印加されている点以外は、図８、図１７に示す差動
増幅回路の構成、及びその動作と同じであるので、ここでは説明を省略する。
され、電源線２７１に接地電位Vssが印加されている点以外は、図８、図１７に示す差動
増幅回路の構成、及びその動作と同じであるので、ここでは説明を省略する。
また本実施の形態では、図８、９に示す電気回路を差動増幅回路として示したが、本発
明はこれに限定されず、入力電位Vin1と入力電位Vin2として入力する電圧を適宜変更して
、センスアンプなどの他の演算回路として用いることも出来る。
明はこれに限定されず、入力電位Vin1と入力電位Vin2として入力する電圧を適宜変更して
、センスアンプなどの他の演算回路として用いることも出来る。
次いで、本発明を適用したオペアンプについて、図１０を用いて説明する。図１０（Ａ
）にはオペアンプの回路記号を示し、図１０（Ｂ）には該オペアンプの回路構成を示す。
）にはオペアンプの回路記号を示し、図１０（Ｂ）には該オペアンプの回路構成を示す。
なお、オペアンプの回路構成としては、さまざまなものがある。そこで、図１０では、
もっとも簡単な場合として、差動増幅回路にソースフォロワ回路を組み合わせた場合につ
いて述べる。よって、回路構成は、図１０に限定されない。
もっとも簡単な場合として、差動増幅回路にソースフォロワ回路を組み合わせた場合につ
いて述べる。よって、回路構成は、図１０に限定されない。
図１０（Ａ）に示すオペアンプでは、入力電位Vin1及び入力電位Vin2と、出力電位Vout
との関係によって特性が定義される。より詳しくは、オペアンプは、入力電位Vin1及び入
力電位Vin2との差の電圧に対し、増幅度Ａを掛けて出力電位Voutを出力する機能を有する
。
との関係によって特性が定義される。より詳しくは、オペアンプは、入力電位Vin1及び入
力電位Vin2との差の電圧に対し、増幅度Ａを掛けて出力電位Voutを出力する機能を有する
。
図１０（Ｂ）に示すオペアンプにおいて、トランジスタ２７４のゲート電極は、入力端
子となっており、該トランジスタ２７４のゲート電極には、入力電位Vin1が入力される。
またトランジスタ２７５のゲート電極も入力端子となっており、該トランジスタ２７５の
ゲート電極には入力電位Vin2が入力される。また、トランジスタ２９２のソース領域の電
位が出力電位Voutとなる。またトランジスタ２８６のゲート電極には、バイアス電位が入
力される。
子となっており、該トランジスタ２７４のゲート電極には、入力電位Vin1が入力される。
またトランジスタ２７５のゲート電極も入力端子となっており、該トランジスタ２７５の
ゲート電極には入力電位Vin2が入力される。また、トランジスタ２９２のソース領域の電
位が出力電位Voutとなる。またトランジスタ２８６のゲート電極には、バイアス電位が入
力される。
図１０（B）に示す回路において、３０５で示す点線で囲んだ部分は、図８に示す差動
増幅回路と同じ構成である。そして、３０６で示す点線で囲んだ部分は、図１、２に示し
たソースフォロワ回路と同じであるので、図１０（Ｂ）に示したオペアンプの詳しい構成
の説明は省略する。
増幅回路と同じ構成である。そして、３０６で示す点線で囲んだ部分は、図１、２に示し
たソースフォロワ回路と同じであるので、図１０（Ｂ）に示したオペアンプの詳しい構成
の説明は省略する。
また図２１には、トランジスタ２９９がｐチャネル型である場合のオペアンプを示す。
図２１（Ｂ）において、容量素子３００の一方の端子は、スイッチ３０２、スイッチ２７
８を介して、トランジスタ２７５のドレイン領域と接続されている。
図２１（Ｂ）において、容量素子３００の一方の端子は、スイッチ３０２、スイッチ２７
８を介して、トランジスタ２７５のドレイン領域と接続されている。
なお本実施の形態は、実施の形態１、２と任意に組み合わせることが可能である。
（実施の形態４）
本実施の形態では、本発明を適用した光電変換素子を有する半導体装置（電気回路）に
おける画素及び駆動回路（バイアス回路）の構成とその動作について、図１１、１２を用
いて説明する。
本実施の形態では、本発明を適用した光電変換素子を有する半導体装置（電気回路）に
おける画素及び駆動回路（バイアス回路）の構成とその動作について、図１１、１２を用
いて説明する。
図１１（Ａ）に示す半導体装置（電気回路）は、基板７０１上に、複数の画素がマトリ
クス上に配置された画素部７０２を有し、画素部７０２の周辺には、信号線駆動回路７０
３、第１〜第４の走査線駆動回路７０４〜７０７を有する。図１１（Ａ）に示す半導体装
置は、信号線駆動回路７０３と、４組の走査線駆動回路７０４〜７０７を有しているが、
本発明はこれに限定されず、信号線駆動回路と走査線駆動回路の数は画素の構成に応じて
任意に配置することが出来る。また、信号線駆動回路７０３と、第１〜第４の走査線駆動
回路７０４〜７０７には、FPC７０８を介して外部より信号が供給されている。しかし本
発明はこれに限定されず、画素部以外の電気回路は、ＩＣなどを用いて外部から供給する
ようにしてもよい。
クス上に配置された画素部７０２を有し、画素部７０２の周辺には、信号線駆動回路７０
３、第１〜第４の走査線駆動回路７０４〜７０７を有する。図１１（Ａ）に示す半導体装
置は、信号線駆動回路７０３と、４組の走査線駆動回路７０４〜７０７を有しているが、
本発明はこれに限定されず、信号線駆動回路と走査線駆動回路の数は画素の構成に応じて
任意に配置することが出来る。また、信号線駆動回路７０３と、第１〜第４の走査線駆動
回路７０４〜７０７には、FPC７０８を介して外部より信号が供給されている。しかし本
発明はこれに限定されず、画素部以外の電気回路は、ＩＣなどを用いて外部から供給する
ようにしてもよい。
最初に、第１の走査線駆動回路７０４及び第２の走査線駆動回路７０５の構成について
、図１１（Ｂ）を用いて説明する。第３の走査線駆動回路７０６及び第４の走査線駆動回
路７０７は、図１１（Ｂ）の図に準ずるので、図示は省略する。
、図１１（Ｂ）を用いて説明する。第３の走査線駆動回路７０６及び第４の走査線駆動回
路７０７は、図１１（Ｂ）の図に準ずるので、図示は省略する。
第１の走査線駆動回路７０４は、シフトレジスタ７０９、バッファ７１０を有する。第
２の走査線駆動回路７０５は、シフトレジスタ７１１、バッファ７１２を有する。動作を
簡単に説明すると、シフトレジスタ７０９、７１１は、クロック信号（G-CLK）、スター
トパルス（S-SP）及びクロック反転信号（G-CLKb）に従って、順次サンプリングパルスを
出力する。その後バッファ７１０、７１２で増幅されたサンプリングパルスは、走査線に
入力されて、１行ずつ選択状態にしていく。
２の走査線駆動回路７０５は、シフトレジスタ７１１、バッファ７１２を有する。動作を
簡単に説明すると、シフトレジスタ７０９、７１１は、クロック信号（G-CLK）、スター
トパルス（S-SP）及びクロック反転信号（G-CLKb）に従って、順次サンプリングパルスを
出力する。その後バッファ７１０、７１２で増幅されたサンプリングパルスは、走査線に
入力されて、１行ずつ選択状態にしていく。
なおシフトレジスタ（７０９、７１１）とバッファ（７１０、７１２）との間にはレベ
ルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、
電圧振幅を大きくすることが出来る。
ルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、
電圧振幅を大きくすることが出来る。
次いで、信号線駆動回路７０３の構成について、図１１（C）を用いて説明する。
信号線駆動回路７０３は、信号出力線用駆動回路７１５、サンプルホールド回路７１６
、バイアス回路７１４及び増幅回路７１７を有する。それぞれの回路が有する機能を簡単
に説明すると、バイアス回路７１４は、各画素の増幅用トランジスタと対になって、ソー
スフォロワ回路を形成する。サンプルホールド回路７１６は、信号を一時的に保存したり
、アナログ・デジタル変換を行ったり、雑音を低減したりする機能を有する。信号出力用
駆動回路７１５は、一時的に保存されていた信号を、順に出力していくための信号を出力
する機能を有する。そして、増幅回路７１７は、サンプルホールド回路７１６と信号出力
用駆動回路７１５により出力された信号を増幅する回路を有している。なお、増幅回路７
１７は、信号を増幅する必要のない場合には配置しなくてもよい。
、バイアス回路７１４及び増幅回路７１７を有する。それぞれの回路が有する機能を簡単
に説明すると、バイアス回路７１４は、各画素の増幅用トランジスタと対になって、ソー
スフォロワ回路を形成する。サンプルホールド回路７１６は、信号を一時的に保存したり
、アナログ・デジタル変換を行ったり、雑音を低減したりする機能を有する。信号出力用
駆動回路７１５は、一時的に保存されていた信号を、順に出力していくための信号を出力
する機能を有する。そして、増幅回路７１７は、サンプルホールド回路７１６と信号出力
用駆動回路７１５により出力された信号を増幅する回路を有している。なお、増幅回路７
１７は、信号を増幅する必要のない場合には配置しなくてもよい。
そして、画素部７０２においてｉ列目ｊ行目に配置される画素７１３の回路と、ｉ列目
の周辺のバイアス回路７１４の構成とその動作について、図１２を用いて説明する。
の周辺のバイアス回路７１４の構成とその動作について、図１２を用いて説明する。
最初に、ｉ列目ｊ行目に配置される画素７１３の回路と、ｉ列目の周辺のバイアス回路
７１４の構成について説明する。
７１４の構成について説明する。
図１２に示す画素は、第１〜第４の走査線Ｇａ（ｊ）〜Ｇｄ（ｊ）、信号線Ｓ（ｉ）、
電源線Ｖ（ｉ）を有する。また、ｎチャネル型のトランジスタ２５５、光電変換素子２５
７、スイッチ２５０〜スイッチ２５４を有する。
電源線Ｖ（ｉ）を有する。また、ｎチャネル型のトランジスタ２５５、光電変換素子２５
７、スイッチ２５０〜スイッチ２５４を有する。
本実施の形態においては、トランジスタ２５５はｎチャネル型としたが、本発明はこれ
に限定されず、ｐチャネル型でもよい。但し、トランジスタ２５５とトランジスタ２６０
により、ソースフォロワ回路を形成するので、両トランジスタは同じ極性であることが好
ましい。
に限定されず、ｐチャネル型でもよい。但し、トランジスタ２５５とトランジスタ２６０
により、ソースフォロワ回路を形成するので、両トランジスタは同じ極性であることが好
ましい。
スイッチ２５０〜スイッチ２５４は、スイッチング機能を有する半導体素子であり、好
ましくはトランジスタが用いられる。スイッチ２５１及びスイッチ２５２は、第１の走査
線Ｇａ（ｊ）から入力される信号により、オン又はオフが制御される。スイッチ２５０は
、第２の走査線Ｇｂ（ｊ）から入力される信号により、オン又はオフが制御される。スイ
ッチ２５３は、第３の走査線Ｇｃ（ｊ）から入力される信号により、オン又はオフが制御
される。スイッチ２５４は、第４の走査線Ｇｄ（ｊ）から入力される信号により、オン又
はオフが制御される。
ましくはトランジスタが用いられる。スイッチ２５１及びスイッチ２５２は、第１の走査
線Ｇａ（ｊ）から入力される信号により、オン又はオフが制御される。スイッチ２５０は
、第２の走査線Ｇｂ（ｊ）から入力される信号により、オン又はオフが制御される。スイ
ッチ２５３は、第３の走査線Ｇｃ（ｊ）から入力される信号により、オン又はオフが制御
される。スイッチ２５４は、第４の走査線Ｇｄ（ｊ）から入力される信号により、オン又
はオフが制御される。
トランジスタ２５５のソース領域とドレイン領域は、一方は電源線Ｖ（ｉ）に接続され
、他方はスイッチ２５０を介して信号線Ｓ（ｉ）に接続されている。トランジスタ２５５
のゲート電極は、容量素子２５６の一方の端子に接続されている。また容量素子２５６の
他方の端子はスイッチ２５３を介して光電変換素子２５７の一方の端子に接続されている
。光電変換素子２５７の他方の端子は電源線２５８に接続されている。電源線２５８には
、接地電位Ｖssが印加される。容量素子２５６は、トランジスタ２５５のゲート・ソース
間電圧（しきい値電圧）を保持する役目を担う。
、他方はスイッチ２５０を介して信号線Ｓ（ｉ）に接続されている。トランジスタ２５５
のゲート電極は、容量素子２５６の一方の端子に接続されている。また容量素子２５６の
他方の端子はスイッチ２５３を介して光電変換素子２５７の一方の端子に接続されている
。光電変換素子２５７の他方の端子は電源線２５８に接続されている。電源線２５８には
、接地電位Ｖssが印加される。容量素子２５６は、トランジスタ２５５のゲート・ソース
間電圧（しきい値電圧）を保持する役目を担う。
バイアス回路７１４は、トランジスタ２６０、容量素子２６１、スイッチ２５９、スイ
ッチ２６２及びスイッチ２６３を有する。トランジスタ２６０のソース領域は電源線２６
４に接続され、ドレイン領域は信号線Ｓ（ｉ）に接続されている。電源線２６４には、接
地電位Ｖssが印加される。トランジスタ２６０のゲート電極は、容量素子２６１の一方の
端子に接続されている。容量素子２６１の他方の端子はスイッチ２６２を介して電源線２
６４に接続されている。容量素子２６１は、トランジスタ２６０のゲート・ソース間電圧
（しきい値電圧）を保持する役目を担う。
ッチ２６２及びスイッチ２６３を有する。トランジスタ２６０のソース領域は電源線２６
４に接続され、ドレイン領域は信号線Ｓ（ｉ）に接続されている。電源線２６４には、接
地電位Ｖssが印加される。トランジスタ２６０のゲート電極は、容量素子２６１の一方の
端子に接続されている。容量素子２６１の他方の端子はスイッチ２６２を介して電源線２
６４に接続されている。容量素子２６１は、トランジスタ２６０のゲート・ソース間電圧
（しきい値電圧）を保持する役目を担う。
そして、図１２において、７１９で示す点線で囲んだ部分と７１４で示す点線で囲んだ
部分とがソースフォロワ回路に相当する。
部分とがソースフォロワ回路に相当する。
次いで、ｉ列目ｊ行目に配置される画素７１３の回路と、ｉ列目の周辺のバイアス回路
７１４の動作を簡単に説明する。
７１４の動作を簡単に説明する。
まず、画素７１３においてスイッチ２５０〜スイッチ２５２、バイアス回路７１４にお
いてスイッチ２５９、２６２をオン状態にする。そして、それ以外のスイッチはオフにす
る。そうすると、電源線Ｖ（ｉ）と、電源線２６４との間に電位差が生じる。その結果、
電源線Ｖ（ｉ）から、スイッチ２５２、スイッチ２５１を介して、次いでスイッチ２５０
、スイッチ２５９を介して、さらにスイッチ２６２を介して電源線２６４の方向に流れる
。
いてスイッチ２５９、２６２をオン状態にする。そして、それ以外のスイッチはオフにす
る。そうすると、電源線Ｖ（ｉ）と、電源線２６４との間に電位差が生じる。その結果、
電源線Ｖ（ｉ）から、スイッチ２５２、スイッチ２５１を介して、次いでスイッチ２５０
、スイッチ２５９を介して、さらにスイッチ２６２を介して電源線２６４の方向に流れる
。
電流が流れ始めた瞬間には、容量素子２５６、２６１には電荷は保持されていない。そ
のため、トランジスタ２５５、２６０はオフである。
のため、トランジスタ２５５、２６０はオフである。
そして徐々に容量素子２５６、２６１に電荷が蓄積されて、該容量素子２５６、２６１
の両電極間に電位差が生じ始める。容量素子２５６、２６１の両電極間の電位差が、トラ
ンジスタ２５５、２６０のしきい値電圧になると、該トランジスタ２５５、２６０はオン
となる。
の両電極間に電位差が生じ始める。容量素子２５６、２６１の両電極間の電位差が、トラ
ンジスタ２５５、２６０のしきい値電圧になると、該トランジスタ２５５、２６０はオン
となる。
そして容量素子２５６、２６１では、定常状態になるまで、電荷の蓄積が続けられる。
続いて、容量素子２５６、２６１において、電荷の蓄積が終了して定常状態になった後
、スイッチ２５０をオフにする。スイッチ２５１、２５２は引き続きオンである。またス
イッチ２５９、２６２も引き続きオンである。そして上記以外のスイッチは全てオフであ
る。
、スイッチ２５０をオフにする。スイッチ２５１、２５２は引き続きオンである。またス
イッチ２５９、２６２も引き続きオンである。そして上記以外のスイッチは全てオフであ
る。
そうすると、容量素子２５６に保持された正の電荷は、スイッチ２５２、トランジスタ
２５５、さらにスイッチ２５１を介して容量素子２５６の方向に流れていく。より詳しく
は、容量素子２５６に保持された正の電荷は、スイッチ２５２、トランジスタ２５５のソ
ース領域からドレイン領域を介して、さらにスイッチ２５１を介して容量素子２５６の方
向に流れていく。その結果、容量素子２５６の両電極間の電位差は減少していく。この動
作は、トランジスタ２５５がオフになるまで行われる。つまり、容量素子２５６に保持さ
れている電荷が、トランジスタ２５５のしきい値電圧と同じ値になるまで続けられる。
２５５、さらにスイッチ２５１を介して容量素子２５６の方向に流れていく。より詳しく
は、容量素子２５６に保持された正の電荷は、スイッチ２５２、トランジスタ２５５のソ
ース領域からドレイン領域を介して、さらにスイッチ２５１を介して容量素子２５６の方
向に流れていく。その結果、容量素子２５６の両電極間の電位差は減少していく。この動
作は、トランジスタ２５５がオフになるまで行われる。つまり、容量素子２５６に保持さ
れている電荷が、トランジスタ２５５のしきい値電圧と同じ値になるまで続けられる。
また、容量素子２６１に保持された正の電荷は、スイッチ２５９、トランジスタ２６０
を介して電源線２６４の方向に流れていく。より詳しくは、容量素子２６１に保持された
正の電荷は、スイッチ２５９、トランジスタ２６０のソース領域からドレイン領域を介し
て、電源線２６４の方向に流れていく。この動作は、トランジスタ２６０がオフになるま
で行われる。つまり、容量素子２６１に保持されている電荷が、トランジスタ２６０のし
きい値電圧と同じ値になるまで続けられる。
を介して電源線２６４の方向に流れていく。より詳しくは、容量素子２６１に保持された
正の電荷は、スイッチ２５９、トランジスタ２６０のソース領域からドレイン領域を介し
て、電源線２６４の方向に流れていく。この動作は、トランジスタ２６０がオフになるま
で行われる。つまり、容量素子２６１に保持されている電荷が、トランジスタ２６０のし
きい値電圧と同じ値になるまで続けられる。
このとき、容量素子２５６にはトランジスタ２５５のしきい値電圧が保持された状態で
あり、また、容量素子２６１にはトランジスタ２６０のしきい値電圧が保持された状態で
ある。この状態において、画素７１３においては、スイッチ２５０、スイッチ２５３をオ
ンにして、それ以外のスイッチはオフとする。またバイアス回路７１４においては、スイ
ッチ２６３をオンとして、それ以外のスイッチはオフとする。
あり、また、容量素子２６１にはトランジスタ２６０のしきい値電圧が保持された状態で
ある。この状態において、画素７１３においては、スイッチ２５０、スイッチ２５３をオ
ンにして、それ以外のスイッチはオフとする。またバイアス回路７１４においては、スイ
ッチ２６３をオンとして、それ以外のスイッチはオフとする。
そうすると、トランジスタ２５５のゲート電極には、容量素子２５６を介して、光電変
換素子２５７から信号が入力される。また同時に、トランジスタ２６０のゲート電極には
、容量素子２６１を介してバイアス電位Vbが入力される。
換素子２５７から信号が入力される。また同時に、トランジスタ２６０のゲート電極には
、容量素子２６１を介してバイアス電位Vbが入力される。
このとき、トランジスタ２５５のゲート電極には、該トランジスタのしきい値電圧に加
えて、光電変換素子２５７からの信号が上乗せされた値が入力される。
また、トランジスタ２６０のゲート電極には、該トランジスタのしきい値電圧に加えて、
バイアス電位が上乗せされた値が入力される。つまり、トランジスタ２５５、２６０のゲ
ート電極に入力される信号は、該トランジスタ２５５、２６０のしきい値電圧に加えて、
該トランジスタのゲート電極に入力される信号となる。そのため、両トランジスタのしき
い値電圧のバラツキの影響を抑制することができる。
えて、光電変換素子２５７からの信号が上乗せされた値が入力される。
また、トランジスタ２６０のゲート電極には、該トランジスタのしきい値電圧に加えて、
バイアス電位が上乗せされた値が入力される。つまり、トランジスタ２５５、２６０のゲ
ート電極に入力される信号は、該トランジスタ２５５、２６０のしきい値電圧に加えて、
該トランジスタのゲート電極に入力される信号となる。そのため、両トランジスタのしき
い値電圧のバラツキの影響を抑制することができる。
そしてトランジスタ２５５のソース領域の電位が出力電位Voutとなり、該出力電位Vout
は、光電変換素子２５７により読み取られた信号として、スイッチ２５０を介して信号線
Ｓ（ｉ）に出力される。
は、光電変換素子２５７により読み取られた信号として、スイッチ２５０を介して信号線
Ｓ（ｉ）に出力される。
次いで、スイッチ２５４をオンにして、それ以外のスイッチは全てオフにして、光電変
換素子２５７を初期化する。より詳しくは、光電変換素子２５７のｎチャネル側端子の電
位が電源線２５８の電位と同じになるように、光電変換素子２５７が保持している電荷を
スイッチ２５４を介して、電源線Ｖ（ｉ）の方向に流れるようにする。以後、上記の動作
を繰り返す。
換素子２５７を初期化する。より詳しくは、光電変換素子２５７のｎチャネル側端子の電
位が電源線２５８の電位と同じになるように、光電変換素子２５７が保持している電荷を
スイッチ２５４を介して、電源線Ｖ（ｉ）の方向に流れるようにする。以後、上記の動作
を繰り返す。
上記のような構成を有する本発明の半導体装置は、トランジスタのしきい値電圧のバラ
ツキの影響を抑制することができる。
ツキの影響を抑制することができる。
本発明は、実施の形態１〜実施の形態３と任意に組み合わせることが可能である。
（実施の形態５）
本実施の形態では、本発明を適用した電気回路において、実施の形態２〜実施の形態４
とは異なる例について、図１３〜図１６を用いて説明する。
本実施の形態では、本発明を適用した電気回路において、実施の形態２〜実施の形態４
とは異なる例について、図１３〜図１６を用いて説明する。
図１３（Ａ）において、３１０は図１、２で示したソースフォロワ回路である。ソース
フォロワ回路３１０の回路構成と動作は、図１、２と同じであるので、本実施の形態では
説明は省略する。
フォロワ回路３１０の回路構成と動作は、図１、２と同じであるので、本実施の形態では
説明は省略する。
ソースフォロワ回路３１０の動作は、大別して設定動作と出力動作に分別できることは
上述した。なお設定動作とは、容量素子に所定の電荷の保持を行う動作であり、図１（Ａ
）（Ｂ）及び図２（Ａ）の動作に相当する。また出力動作とは、入力電位Vin及びバイア
ス電位Vbを入力して、出力電位Voutを取り出す動作のことであり、図２（Ｂ）の動作に相
当する。
上述した。なお設定動作とは、容量素子に所定の電荷の保持を行う動作であり、図１（Ａ
）（Ｂ）及び図２（Ａ）の動作に相当する。また出力動作とは、入力電位Vin及びバイア
ス電位Vbを入力して、出力電位Voutを取り出す動作のことであり、図２（Ｂ）の動作に相
当する。
ソースフォロワ回路３１０において、端子ａが入力端子に相当し、端子ｂが出力端子に
相当する。そして、スイッチ２１６、２１８、２２１は端子ｃから入力される信号により
制御される。スイッチ２１５、２１７、２２０及び２２２は端子ｄから入力される信号に
より制御される。スイッチ２１９は端子ｅから入力される信号により制御される。
相当する。そして、スイッチ２１６、２１８、２２１は端子ｃから入力される信号により
制御される。スイッチ２１５、２１７、２２０及び２２２は端子ｄから入力される信号に
より制御される。スイッチ２１９は端子ｅから入力される信号により制御される。
そして、ソースフォロワ回路３１０を有する電気回路を設計するときには、図１３（Ｂ
）に示すように、少なくとも２つのソースフォロワ回路３１５、３１６を配置するとよい
。そしてソースフォロワ回路３１５、３１６のうち、一方は設定動作を行って、他方は出
力動作を行うようにするとよい。そうすると、同時に２つのことができ、動作に無駄がな
く、無駄な時間が必要なくなるので、電気回路の動作をより高速で行うことができる。
）に示すように、少なくとも２つのソースフォロワ回路３１５、３１６を配置するとよい
。そしてソースフォロワ回路３１５、３１６のうち、一方は設定動作を行って、他方は出
力動作を行うようにするとよい。そうすると、同時に２つのことができ、動作に無駄がな
く、無駄な時間が必要なくなるので、電気回路の動作をより高速で行うことができる。
例えば、信号線駆動回路にソースフォロワ回路を用いて設計するときには、信号線ごと
に少なくとも２個のソースフォロワ回路を配置するとよい。また走査線駆動回路にソース
フォロワ回路を用いて設計するときには、走査線ごとに少なくとも２個のソースフォロワ
回路を配置するとよい。また画素にソースフォロワ回路を用いて設計するときには、画素
ごとに少なくとも２つのソースフォロワ回路を配置するとよい。
に少なくとも２個のソースフォロワ回路を配置するとよい。また走査線駆動回路にソース
フォロワ回路を用いて設計するときには、走査線ごとに少なくとも２個のソースフォロワ
回路を配置するとよい。また画素にソースフォロワ回路を用いて設計するときには、画素
ごとに少なくとも２つのソースフォロワ回路を配置するとよい。
図１３（Ｂ）において、３１１〜３１４はスイッチ機能を有する素子であり、好ましく
はトランジスタなどが用いられる。そして、スイッチ３１１、３１２がオンのときは、ス
イッチ３１３、３１４はオフとなる。またスイッチ３１１、３１２がオフのときには、ス
イッチ３１３、３１４はオンとなる。このようにして、２つのソースフォロワ回路３１５
、３１６のうち、一方は設定動作を行って、他方は出力動作を行うようにする。なお、ス
イッチ３１１〜スイッチ３１４を配置せずに、ソースフォロワ回路３１０が有するスイッ
チ２１６、２１８を制御することによって、２つのソースフォロワ回路３１５、３１６を
制御するようにしてもよい。
はトランジスタなどが用いられる。そして、スイッチ３１１、３１２がオンのときは、ス
イッチ３１３、３１４はオフとなる。またスイッチ３１１、３１２がオフのときには、ス
イッチ３１３、３１４はオンとなる。このようにして、２つのソースフォロワ回路３１５
、３１６のうち、一方は設定動作を行って、他方は出力動作を行うようにする。なお、ス
イッチ３１１〜スイッチ３１４を配置せずに、ソースフォロワ回路３１０が有するスイッ
チ２１６、２１８を制御することによって、２つのソースフォロワ回路３１５、３１６を
制御するようにしてもよい。
また本実施の形態では、点線で囲んだ部分３１５、３１６は、ソースフォロワ回路に相
当するとしたが、本発明はこれに限定されず、図７〜図１０などに示した差動増幅回路、
オペアンプなどを適用してもよい。
当するとしたが、本発明はこれに限定されず、図７〜図１０などに示した差動増幅回路、
オペアンプなどを適用してもよい。
そして本実施の形態では、信号線ごとに少なくとも２個のソースフォロワ回路を配置し
た信号線駆動回路の構成とその動作について、図１４〜図１６を用いて説明する。
た信号線駆動回路の構成とその動作について、図１４〜図１６を用いて説明する。
図１４には信号線駆動回路を示しており、該信号線駆動回路は、シフトレジスタ３２１
、第１のラッチ回路３２２、第２のラッチ回路３２３、Ｄ/Ａ変換回路３２４及び信号増
幅回路３２５を有する。
、第１のラッチ回路３２２、第２のラッチ回路３２３、Ｄ/Ａ変換回路３２４及び信号増
幅回路３２５を有する。
なお、第１のラッチ回路３２２や第２のラッチ回路３２３が、アナログデータを保存で
きる回路である場合は、Ｄ/Ａ変換回路３２４は省略できる場合が多い。また、信号線に
出力するデータが２値、つまり、デジタル量である場合は、Ｄ/Ａ変換回路３２４は省略
できる場合が多い。また、Ｄ/Ａ変換回路３２４には、ガンマ補正回路が内蔵されている
場合もある。このように、信号線駆動回路は、図１７に限定されない。
きる回路である場合は、Ｄ/Ａ変換回路３２４は省略できる場合が多い。また、信号線に
出力するデータが２値、つまり、デジタル量である場合は、Ｄ/Ａ変換回路３２４は省略
できる場合が多い。また、Ｄ/Ａ変換回路３２４には、ガンマ補正回路が内蔵されている
場合もある。このように、信号線駆動回路は、図１７に限定されない。
動作を簡単に説明すると、シフトレジスタ３２１は、フリップフロップ回路（ＦＦ）等
を複数列用いて構成され、クロック信号（Ｓ-ＣＬＫ）、スタートパルス(Ｓ-ＳＰ)、クロ
ック反転信号(Ｓ-ＣＬＫｂ)が入力される、これらの信号のタイミングに従って、順次サ
ンプリングパルスが出力される。
を複数列用いて構成され、クロック信号（Ｓ-ＣＬＫ）、スタートパルス(Ｓ-ＳＰ)、クロ
ック反転信号(Ｓ-ＣＬＫｂ)が入力される、これらの信号のタイミングに従って、順次サ
ンプリングパルスが出力される。
シフトレジスタ３２１より出力されたサンプリングパルスは、第１のラッチ回路３２２
に入力される。第１のラッチ回路３２２には、ビデオ信号が入力されており、サンプリン
グパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
に入力される。第１のラッチ回路３２２には、ビデオ信号が入力されており、サンプリン
グパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
第１のラッチ回路３２２において、最終列までビデオ信号の保持が完了すると、水平帰
線期間中に、第２のラッチ回路３２３にラッチパルス（Latch Pulse）
が入力され、第１のラッチ回路３２２に保持されていたビデオ信号は、一斉に第２のラッ
チ回路３２３に転送される。その後、第２のラッチ回路３２３に保持されたビデオ信号は
、１行分が同時に、Ｄ／Ａ変換回路３２４へと入力される。そして、Ｄ／Ａ変換回路３２
４から入力される信号は信号増幅回路３２５へ入力される。
線期間中に、第２のラッチ回路３２３にラッチパルス（Latch Pulse）
が入力され、第１のラッチ回路３２２に保持されていたビデオ信号は、一斉に第２のラッ
チ回路３２３に転送される。その後、第２のラッチ回路３２３に保持されたビデオ信号は
、１行分が同時に、Ｄ／Ａ変換回路３２４へと入力される。そして、Ｄ／Ａ変換回路３２
４から入力される信号は信号増幅回路３２５へ入力される。
第２のラッチ回路３２３に保持されたビデオ信号がＤ／Ａ変換回路３２４に入力されて
いる間、シフトレジスタ３２１においては再びサンプリングパルスが出力される。以後、
この動作を繰り返す。
いる間、シフトレジスタ３２１においては再びサンプリングパルスが出力される。以後、
この動作を繰り返す。
そして、ｉ列目から（ｉ＋２）列目の３本信号線の周辺の信号増幅回路３２５の構成を
図１５を用いて説明する。
図１５を用いて説明する。
信号増幅回路３２５は、列ごとに２つのソースフォロワ回路３１５、３１６を有する。
ソースフォロワ回路３１５、３１６は、それぞれ端子ａ〜端子ｅまでの５つの端子を有す
る。端子ａはソースフォロワ回路３１５、３１６における入力端子に相当し、端子ｂはソ
ースフォロワ回路３１５、３１６における出力端子に相当する。また、端子ｃから入力さ
れる信号によりスイッチ２１６、２１８及び２２１が制御され、端子ｄから入力される信
号によりスイッチ２１５、２１７、２２０及び２２２が制御される。さらに端子ｅから入
力される信号によりスイッチ２１９が制御される。
ソースフォロワ回路３１５、３１６は、それぞれ端子ａ〜端子ｅまでの５つの端子を有す
る。端子ａはソースフォロワ回路３１５、３１６における入力端子に相当し、端子ｂはソ
ースフォロワ回路３１５、３１６における出力端子に相当する。また、端子ｃから入力さ
れる信号によりスイッチ２１６、２１８及び２２１が制御され、端子ｄから入力される信
号によりスイッチ２１５、２１７、２２０及び２２２が制御される。さらに端子ｅから入
力される信号によりスイッチ２１９が制御される。
また図１５に示す信号増幅回路３２５において、初期化用信号線３２６、設定用信号線
３２７及びしきい値用信号線３２８の３本の信号線と、ソースフォロワ回路３１５、３１
６との間には、論理演算子が配置されている。３２９はインバータ、３３０はＡＮＤ、３
３１はＯＲ、３３２はインバータ、３３３はＡＮＤ、３３４はインバータ、３３５はＯＲ
である。そして、端子ｃ〜端子ｅには、設定用信号線３２７から出力される信号、又は上
記の論理演算子の出力端子から出力される信号のどちらかが入力される。
３２７及びしきい値用信号線３２８の３本の信号線と、ソースフォロワ回路３１５、３１
６との間には、論理演算子が配置されている。３２９はインバータ、３３０はＡＮＤ、３
３１はＯＲ、３３２はインバータ、３３３はＡＮＤ、３３４はインバータ、３３５はＯＲ
である。そして、端子ｃ〜端子ｅには、設定用信号線３２７から出力される信号、又は上
記の論理演算子の出力端子から出力される信号のどちらかが入力される。
次いで、初期化用信号線３２６、設定用信号線３２７及びしきい値用信号線３２８の３
本の信号線から出力される信号と、ソースフォロワ回路３１５における端子ｃ〜端子ｅを
介して各スイッチに入力される信号を図１６を用いて説明する。
本の信号線から出力される信号と、ソースフォロワ回路３１５における端子ｃ〜端子ｅを
介して各スイッチに入力される信号を図１６を用いて説明する。
なお、端子ｃ〜端子ｅを介して信号が入力されるスイッチは、Highの信号が入力される
とオンになり、Lowの信号が入力されるとオフになるとする。
とオンになり、Lowの信号が入力されるとオフになるとする。
そして、初期化用信号線３２６、設定用信号線３２７及びしきい値用信号線３２８の３
本の信号線からは、図１６に示すような信号が入力される。さらに、ソースフォロワ回路
３１５における端子ｃには、設定用信号線３２７から入力される信号がそのまま入力され
る。端子ｄにはＡＮＤ３３3の出力端子から出力される信号が入力され、端子ｅにはＯＲ
３３１の出力端子から出力される信号が入力される。そうすると、ソースフォロワ回路３
１５では、設定動作と出力動作のどちらか一方の動作を行うように制御することが出来る
。
本の信号線からは、図１６に示すような信号が入力される。さらに、ソースフォロワ回路
３１５における端子ｃには、設定用信号線３２７から入力される信号がそのまま入力され
る。端子ｄにはＡＮＤ３３3の出力端子から出力される信号が入力され、端子ｅにはＯＲ
３３１の出力端子から出力される信号が入力される。そうすると、ソースフォロワ回路３
１５では、設定動作と出力動作のどちらか一方の動作を行うように制御することが出来る
。
またソースフォロワ回路３１６における端子ｃには、インバータ３３２の出力端子から
出力される信号が入力される。端子ｄには、ＡＮＤ３３０の出力端子から出力される信号
が入力され、端子ｅにはＯＲ３３５の出力端子から出力される信号が入力される。そうす
ると、ソースフォロワ回路３１６では、設定動作と出力動作のどちらか一方の動作を行う
ように制御することが出来る。
出力される信号が入力される。端子ｄには、ＡＮＤ３３０の出力端子から出力される信号
が入力され、端子ｅにはＯＲ３３５の出力端子から出力される信号が入力される。そうす
ると、ソースフォロワ回路３１６では、設定動作と出力動作のどちらか一方の動作を行う
ように制御することが出来る。
なお、信号線駆動回路の各信号線の先には、複数の画素が接続されている場合が多い。
当該画素は、信号線から入力される電圧によって、状態を変化させるものであることが多
い。例としては、液晶素子を有する画素や有機ＥＬに代表される発光素子を有する画素な
どがあげられる。その他にも、さまざまな構成の画素を接続することが可能である。
当該画素は、信号線から入力される電圧によって、状態を変化させるものであることが多
い。例としては、液晶素子を有する画素や有機ＥＬに代表される発光素子を有する画素な
どがあげられる。その他にも、さまざまな構成の画素を接続することが可能である。
なお、本実施の形態は、実施の形態１〜実施の形態４と任意に組み合わせることが可能
である。
である。
（実施の形態６）
本発明の電気回路を用いて完成される電子機器として、ビデオカメラ、デジタルカメラ
、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、
音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュー
タ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機また
は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（
ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）など
が挙げられる。それらの電子機器の具体例を図２０に示す。
本発明の電気回路を用いて完成される電子機器として、ビデオカメラ、デジタルカメラ
、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、
音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュー
タ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機また
は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（
ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）など
が挙げられる。それらの電子機器の具体例を図２０に示す。
図２０（Ａ）はディスプレイ（発光装置）であり、筐体3001、支持台3002、表示部3003
、スピーカー部3004、ビデオ入力端子3005等を含む。本発明は表示部3003を構成する電気
回路に用いることができる。また本発明により、図２０（Ａ）
に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、
液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用
、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
、スピーカー部3004、ビデオ入力端子3005等を含む。本発明は表示部3003を構成する電気
回路に用いることができる。また本発明により、図２０（Ａ）
に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、
液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用
、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図２０（Ｂ）はデジタルスチルカメラであり、本体3101、表示部3102、受像部3103、操
作キー3104、外部接続ポート3105、シャッター3106等を含む。本発明は、表示部3102を構
成する電気回路に用いることができる。また本発明により、図２０（Ｂ）に示すデジタル
スチルカメラが完成される。
作キー3104、外部接続ポート3105、シャッター3106等を含む。本発明は、表示部3102を構
成する電気回路に用いることができる。また本発明により、図２０（Ｂ）に示すデジタル
スチルカメラが完成される。
図２０（Ｃ）はノート型パーソナルコンピュータであり、本体3201、筐体3202、表示部
3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。本発
明は、表示部3203を構成する電気回路に用いることができる。
また本発明により、図２０（Ｃ）に示すノート型コンピュータが完成される。
3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。本発
明は、表示部3203を構成する電気回路に用いることができる。
また本発明により、図２０（Ｃ）に示すノート型コンピュータが完成される。
図２０（Ｄ）はモバイルコンピュータであり、本体3301、表示部3302、スイッチ3303、
操作キー3304、赤外線ポート3305等を含む。本発明は、表示部3302を構成する電気回路に
用いることができる。また本発明により、図２０（Ｄ）に示すモバイルコンピュータが完
成される。
操作キー3304、赤外線ポート3305等を含む。本発明は、表示部3302を構成する電気回路に
用いることができる。また本発明により、図２０（Ｄ）に示すモバイルコンピュータが完
成される。
図２０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体3401、筐体3402、表示部Ａ3403、表示部Ｂ3404、記録媒体（ＤＶＤ等）読み
込み部3405、操作キー3406、スピーカー部3407等を含む。表示部Ａ3403は主として画像情
報を表示し、表示部Ｂ3404は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ34
03、3404を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装
置には家庭用ゲーム機器なども含まれる。また本発明により、図２０（Ｅ）に示すＤＶＤ
再生装置が完成される。
であり、本体3401、筐体3402、表示部Ａ3403、表示部Ｂ3404、記録媒体（ＤＶＤ等）読み
込み部3405、操作キー3406、スピーカー部3407等を含む。表示部Ａ3403は主として画像情
報を表示し、表示部Ｂ3404は主として文字情報を表示するが、本発明は、表示部Ａ、Ｂ34
03、3404を構成する電気回路に用いることができる。なお、記録媒体を備えた画像再生装
置には家庭用ゲーム機器なども含まれる。また本発明により、図２０（Ｅ）に示すＤＶＤ
再生装置が完成される。
図２０（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
3501、表示部3502、アーム部3503を含む。本発明は、表示部3502を構成する電気回路に用
いることができる。また本発明により、図２０（Ｆ）に示すゴーグル型ディスプレイが完
成される。
3501、表示部3502、アーム部3503を含む。本発明は、表示部3502を構成する電気回路に用
いることができる。また本発明により、図２０（Ｆ）に示すゴーグル型ディスプレイが完
成される。
図２０（Ｇ）はビデオカメラであり、本体3601、表示部3602、筐体3603、外部接続ポー
ト3604、リモコン受信部3605、受像部3606、バッテリー3607、音声入力部3608、操作キー
3609等を含む。本発明は、表示部3602を構成する電気回路に用いることができる。また本
発明により、図２０（Ｇ）に示すビデオカメラが完成される。
ト3604、リモコン受信部3605、受像部3606、バッテリー3607、音声入力部3608、操作キー
3609等を含む。本発明は、表示部3602を構成する電気回路に用いることができる。また本
発明により、図２０（Ｇ）に示すビデオカメラが完成される。
図２０（Ｈ）は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声
入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、ア
ンテナ３７０８等を含む。本発明は、表示部３７０３を構成する電気回路に用いることが
できる。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消
費電流を抑えることができる。また本発明により、図２０（Ｈ）に示す携帯電話が完成さ
れる。
入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、ア
ンテナ３７０８等を含む。本発明は、表示部３７０３を構成する電気回路に用いることが
できる。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消
費電流を抑えることができる。また本発明により、図２０（Ｈ）に示す携帯電話が完成さ
れる。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施の形態の電子機器は、実施の形態１〜実施の形態５に示したいず
れの構成の電気回路を用いても良い。
可能である。また本実施の形態の電子機器は、実施の形態１〜実施の形態５に示したいず
れの構成の電気回路を用いても良い。
なお、ＴＦＴの特性バラツキの影響を抑制する効果を実現する本発明は、多結晶半導体
（ポリシリコン）を用いて画素及び駆動回路を同一基板上に形成する技術に大きく貢献し
、上記電子機器のうち、本技術を採用する携帯端末には特に優れた効果をもたらす。
（ポリシリコン）を用いて画素及び駆動回路を同一基板上に形成する技術に大きく貢献し
、上記電子機器のうち、本技術を採用する携帯端末には特に優れた効果をもたらす。
Claims (1)
- 第１及び第２のトランジスタと、第１乃至第８のスイッチと、第１及び第２の容量素子と、を有し、
前記第１及び第２のトランジスタは、ｎチャネル型のトランジスタであり、
前記第１及び第２のトランジスタは、薄膜トランジスタであり、
前記第１のスイッチの第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記第１のスイッチの第２の端子は、前記第１のトランジスタのドレインと電気的に接続され、
前記第１の容量素子の第１の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のスイッチの第１の端子は、入力端子と接続され、
前記第２のスイッチの第２の端子は、前記第１の容量素子の第２の端子と電気的に接続され、
前記第３のスイッチの第１の端子は、前記第１の容量素子の第２の端子と電気的に接続され、
前記第３のスイッチの第２の端子は、前記第１のトランジスタのソースと電気的に接続され、
前記第４のスイッチの第１の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第４のスイッチの第２の端子は、前記第２のトランジスタのドレインと電気的に接続され、
前記第２の容量素子の第１の端子は、前記第２のトランジスタのゲートと電気的に接続され、
前記第７のスイッチの第１の端子には、バイアス電位が入力され、
前記第７のスイッチの第２の端子は、前記第２の容量素子の第２の端子と電気的に接続され、
前記第８のスイッチの第１の端子は、前記第２の容量素子の第２の端子と電気的に接続され、
前記第８のスイッチの第２の端子は、前記第２のトランジスタのソースと電気的に接続され、
前記第１のトランジスタと前記第５のスイッチと前記第２のトランジスタとは、第１の配線と第２の配線との間に電気的に直列接続され、
前記第５のスイッチの第１の端子は、前記第１のトランジスタのソースと電気的に接続され、
前記第５のスイッチの第２の端子は、前記第２のトランジスタのドレインと電気的に接続され、
前記第６のスイッチの第１の端子は、前記第１のトランジスタのソースと電気的に接続され、
前記第６のスイッチの第２の端子は、出力端子と電気的に接続されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014166618A JP6007215B2 (ja) | 2001-11-28 | 2014-08-19 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001363484 | 2001-11-28 | ||
| JP2001363484 | 2001-11-28 | ||
| JP2014166618A JP6007215B2 (ja) | 2001-11-28 | 2014-08-19 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013251749A Division JP5703364B2 (ja) | 2001-11-28 | 2013-12-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014239530A JP2014239530A (ja) | 2014-12-18 |
| JP6007215B2 true JP6007215B2 (ja) | 2016-10-12 |
Family
ID=28034746
Family Applications (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008148751A Expired - Fee Related JP4927036B2 (ja) | 2001-11-28 | 2008-06-06 | 半導体装置 |
| JP2011160007A Expired - Lifetime JP5393738B2 (ja) | 2001-11-28 | 2011-07-21 | 半導体装置及び電子機器 |
| JP2012278195A Expired - Lifetime JP5453513B2 (ja) | 2001-11-28 | 2012-12-20 | 半導体装置 |
| JP2013101850A Expired - Lifetime JP5493034B2 (ja) | 2001-11-28 | 2013-05-14 | 半導体装置 |
| JP2013251749A Expired - Fee Related JP5703364B2 (ja) | 2001-11-28 | 2013-12-05 | 半導体装置 |
| JP2014166618A Expired - Fee Related JP6007215B2 (ja) | 2001-11-28 | 2014-08-19 | 半導体装置 |
Family Applications Before (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008148751A Expired - Fee Related JP4927036B2 (ja) | 2001-11-28 | 2008-06-06 | 半導体装置 |
| JP2011160007A Expired - Lifetime JP5393738B2 (ja) | 2001-11-28 | 2011-07-21 | 半導体装置及び電子機器 |
| JP2012278195A Expired - Lifetime JP5453513B2 (ja) | 2001-11-28 | 2012-12-20 | 半導体装置 |
| JP2013101850A Expired - Lifetime JP5493034B2 (ja) | 2001-11-28 | 2013-05-14 | 半導体装置 |
| JP2013251749A Expired - Fee Related JP5703364B2 (ja) | 2001-11-28 | 2013-12-05 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (8) | US6927618B2 (ja) |
| JP (6) | JP4927036B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4869516B2 (ja) | 2001-08-10 | 2012-02-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7365713B2 (en) * | 2001-10-24 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US7456810B2 (en) | 2001-10-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and driving method thereof |
| JP2003283271A (ja) * | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
| TWI277290B (en) * | 2002-01-17 | 2007-03-21 | Semiconductor Energy Lab | Electric circuit |
| US7327168B2 (en) * | 2002-11-20 | 2008-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| AU2003292565A1 (en) | 2002-12-25 | 2004-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correction circuit and electronic instrument having same |
| US7528643B2 (en) * | 2003-02-12 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device having the same, and driving method of the same |
| JP4574127B2 (ja) * | 2003-03-26 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 素子基板及び発光装置 |
| WO2004109638A1 (ja) * | 2003-06-06 | 2004-12-16 | Semiconductor Energy Laboratory Co., Ltd. | 半導体装置 |
| US7081774B2 (en) * | 2003-07-30 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Circuit having source follower and semiconductor device having the circuit |
| KR100515300B1 (ko) * | 2003-10-07 | 2005-09-15 | 삼성에스디아이 주식회사 | 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치 |
| US8355015B2 (en) | 2004-05-21 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device including a diode electrically connected to a signal line |
| US7898623B2 (en) * | 2005-07-04 | 2011-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device, electronic device and method of driving display device |
| EP1777691A3 (en) * | 2005-10-21 | 2010-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| JP2008009277A (ja) * | 2006-06-30 | 2008-01-17 | Canon Inc | 電圧電流変換方法、電圧電流変換回路、及びアクティブマトリクス型表示装置 |
| TWI442368B (zh) * | 2006-10-26 | 2014-06-21 | Semiconductor Energy Lab | 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法 |
| US7858918B2 (en) * | 2007-02-05 | 2010-12-28 | Ludwig Lester F | Molecular transistor circuits compatible with carbon nanotube sensors and transducers |
| US7838809B2 (en) * | 2007-02-17 | 2010-11-23 | Ludwig Lester F | Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials |
| KR100860243B1 (ko) * | 2007-03-09 | 2008-09-25 | 주식회사 유니디스플레이 | 액정표시장치 |
| US8552948B2 (en) | 2007-04-05 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising threshold control circuit |
| JP5042077B2 (ja) * | 2007-04-06 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7804328B2 (en) * | 2008-06-23 | 2010-09-28 | Texas Instruments Incorporated | Source/emitter follower buffer driving a switching load and having improved linearity |
| JP5616762B2 (ja) * | 2010-11-24 | 2014-10-29 | ルネサスエレクトロニクス株式会社 | 出力回路及びデータドライバ及び表示装置 |
| JP6050054B2 (ja) | 2011-09-09 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10043794B2 (en) | 2012-03-22 | 2018-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP6460592B2 (ja) * | 2013-07-31 | 2019-01-30 | 株式会社半導体エネルギー研究所 | Ｄｃｄｃコンバータ、及び半導体装置 |
| US9584707B2 (en) * | 2014-11-10 | 2017-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
| DE102015002501B3 (de) * | 2015-02-27 | 2016-07-07 | Dialog Semiconductor (Uk) Limited | Anstiegsraten- und Einschaltstrom-Controller |
| KR20230044327A (ko) * | 2015-04-22 | 2023-04-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 장치 및 전자 기기 |
| US10033361B2 (en) * | 2015-12-28 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Level-shift circuit, driver IC, and electronic device |
| US10142886B2 (en) | 2016-09-30 | 2018-11-27 | Cisco Technology, Inc. | System and method to facilitate group reporting of user equipment congestion information in a network environment |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131171A (ja) | 1984-11-30 | 1986-06-18 | Toshiba Corp | 図形エレメント選択装置 |
| DE3685501T2 (de) * | 1985-02-04 | 1993-01-28 | Sony Corp | Abtast- und halteschaltung. |
| JPH0617280Y2 (ja) | 1985-02-04 | 1994-05-02 | ソニー株式会社 | サンプルホ−ルド回路 |
| US4577162A (en) * | 1985-04-29 | 1986-03-18 | Motorola, Inc. | Clocked gain stage having differential inputs and outputs |
| JPS62151223A (ja) | 1985-12-26 | 1987-07-06 | Furukawa Alum Co Ltd | メモリ−デイスク用アルミ基板の製造方法 |
| JPS62151223U (ja) * | 1986-03-14 | 1987-09-25 | ||
| JPS64808A (en) * | 1987-06-23 | 1989-01-05 | Sumitomo Electric Ind Ltd | Semiconductor circuit |
| JPH03139908A (ja) * | 1989-10-25 | 1991-06-14 | Olympus Optical Co Ltd | ソースフォロワ回路 |
| GB9500648D0 (en) * | 1995-01-13 | 1995-03-08 | Philips Electronics Uk Ltd | Switched current differentiator |
| US6114872A (en) * | 1996-05-31 | 2000-09-05 | Nippon Steel Corporation | Differential input circuit |
| JPH09321553A (ja) * | 1996-05-31 | 1997-12-12 | Nippon Steel Corp | 差動入力回路 |
| JPH1065461A (ja) * | 1996-08-23 | 1998-03-06 | Toshiba Corp | 差動増幅回路 |
| US5783952A (en) * | 1996-09-16 | 1998-07-21 | Atmel Corporation | Clock feedthrough reduction system for switched current memory cells |
| US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
| JP3613940B2 (ja) * | 1997-08-29 | 2005-01-26 | ソニー株式会社 | ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路 |
| JPH11330874A (ja) | 1998-05-18 | 1999-11-30 | Hitachi Ltd | 半導体集積回路装置 |
| JPH11340751A (ja) * | 1998-05-28 | 1999-12-10 | Fuji Film Microdevices Co Ltd | 演算増幅器 |
| JP2000013153A (ja) | 1998-06-22 | 2000-01-14 | Citizen Watch Co Ltd | 半導体装置 |
| TW461180B (en) * | 1998-12-21 | 2001-10-21 | Sony Corp | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same |
| JP2000347159A (ja) | 1999-06-09 | 2000-12-15 | Hitachi Ltd | 液晶表示装置 |
| KR100344186B1 (ko) * | 1999-08-05 | 2002-07-19 | 주식회사 네오텍리서치 | 액정표시장치의 소오스 구동회로 및 그 구동방법 |
| JP2001083924A (ja) | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路および駆動方法 |
| JP2001085989A (ja) | 1999-09-16 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 |
| JP3595483B2 (ja) * | 2000-01-27 | 2004-12-02 | Ｎｅｃエレクトロニクス株式会社 | 電荷検出信号処理回路 |
| JP5051942B2 (ja) * | 2000-02-01 | 2012-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US6856307B2 (en) | 2000-02-01 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of driving the same |
| GB0008019D0 (en) * | 2000-03-31 | 2000-05-17 | Koninkl Philips Electronics Nv | Display device having current-addressed pixels |
| KR100696266B1 (ko) * | 2000-08-11 | 2007-03-19 | 엘지.필립스 엘시디 주식회사 | 아날로그 버퍼 및 그의 구동방법 |
| JP4383852B2 (ja) * | 2001-06-22 | 2009-12-16 | 統寶光電股▲ふん▼有限公司 | Ｏｌｅｄ画素回路の駆動方法 |
| JP4650601B2 (ja) * | 2001-09-05 | 2011-03-16 | 日本電気株式会社 | 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置 |
| US6768348B2 (en) * | 2001-11-30 | 2004-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| JP2003283271A (ja) * | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
-
2002
- 2002-11-26 US US10/304,061 patent/US6927618B2/en not_active Expired - Lifetime
-
2005
- 2005-08-05 US US11/197,427 patent/US7348825B2/en not_active Expired - Fee Related
-
2008
- 2008-03-03 US US12/041,042 patent/US7746157B2/en not_active Expired - Fee Related
- 2008-06-06 JP JP2008148751A patent/JP4927036B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-24 US US12/822,247 patent/US8400191B2/en not_active Expired - Lifetime
-
2011
- 2011-07-21 JP JP2011160007A patent/JP5393738B2/ja not_active Expired - Lifetime
-
2012
- 2012-12-20 JP JP2012278195A patent/JP5453513B2/ja not_active Expired - Lifetime
-
2013
- 2013-03-05 US US13/784,876 patent/US8536937B2/en not_active Expired - Lifetime
- 2013-05-14 JP JP2013101850A patent/JP5493034B2/ja not_active Expired - Lifetime
- 2013-09-11 US US14/023,516 patent/US8841941B2/en not_active Expired - Fee Related
- 2013-12-05 JP JP2013251749A patent/JP5703364B2/ja not_active Expired - Fee Related
-
2014
- 2014-08-19 JP JP2014166618A patent/JP6007215B2/ja not_active Expired - Fee Related
- 2014-09-03 US US14/475,611 patent/US9419570B2/en not_active Expired - Lifetime
-
2016
- 2016-08-09 US US15/231,834 patent/US10089923B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7348825B2 (en) | 2008-03-25 |
| JP5393738B2 (ja) | 2014-01-22 |
| US8841941B2 (en) | 2014-09-23 |
| US20030174009A1 (en) | 2003-09-18 |
| JP5493034B2 (ja) | 2014-05-14 |
| JP2014096806A (ja) | 2014-05-22 |
| US8400191B2 (en) | 2013-03-19 |
| JP5453513B2 (ja) | 2014-03-26 |
| US20100321088A1 (en) | 2010-12-23 |
| JP2014239530A (ja) | 2014-12-18 |
| JP5703364B2 (ja) | 2015-04-15 |
| US9419570B2 (en) | 2016-08-16 |
| US6927618B2 (en) | 2005-08-09 |
| JP2011250462A (ja) | 2011-12-08 |
| JP4927036B2 (ja) | 2012-05-09 |
| US20160351117A1 (en) | 2016-12-01 |
| US10089923B2 (en) | 2018-10-02 |
| US7746157B2 (en) | 2010-06-29 |
| JP2013102465A (ja) | 2013-05-23 |
| US20080170169A1 (en) | 2008-07-17 |
| US20140368273A1 (en) | 2014-12-18 |
| US8536937B2 (en) | 2013-09-17 |
| US20060044044A1 (en) | 2006-03-02 |
| US20140015606A1 (en) | 2014-01-16 |
| US20130181223A1 (en) | 2013-07-18 |
| JP2013232898A (ja) | 2013-11-14 |
| JP2008271591A (ja) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6007215B2 (ja) | 半導体装置 | |
| KR101021576B1 (ko) | 전기회로 | |
| JP5796119B2 (ja) | 半導体装置及び電子機器 | |
| JP4316859B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
| JP4141851B2 (ja) | 半導体装置及びそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6007215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |