JPH03139908A - ソースフォロワ回路 - Google Patents
ソースフォロワ回路Info
- Publication number
- JPH03139908A JPH03139908A JP27609789A JP27609789A JPH03139908A JP H03139908 A JPH03139908 A JP H03139908A JP 27609789 A JP27609789 A JP 27609789A JP 27609789 A JP27609789 A JP 27609789A JP H03139908 A JPH03139908 A JP H03139908A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source follower
- source
- transistor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 18
- 239000006185 dispersion Substances 0.000 abstract 3
- 238000009825 accumulation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、トランジスタによるソースフォロワ回路に
関し、特にトランジスタの闇値のばらつきに起因するソ
ースフォロワ出力のオフセットのばらつきを除去するよ
うにしたソースフォロワ回路に関する。
関し、特にトランジスタの闇値のばらつきに起因するソ
ースフォロワ出力のオフセットのばらつきを除去するよ
うにしたソースフォロワ回路に関する。
ソースフォロワ回路は、ドレインを交流的に接地し、ゲ
ートに入力を加え、ソースから出力を取り出すＭＯＳト
ランジスタの使用方法であり、電圧利得は１以下である
が、出力インピーダンスが非常に小さいので、バッファ
としてよく使用されている。
ートに入力を加え、ソースから出力を取り出すＭＯＳト
ランジスタの使用方法であり、電圧利得は１以下である
が、出力インピーダンスが非常に小さいので、バッファ
としてよく使用されている。
第７図は、従来のソースフォロワ回路の一例を示す概略
的な回路構成図である。同図において、１０１はＮチャ
ネルＭＯ３Ｉ−ランジスタで、富亥トランジスタ１０１
のゲートには信号電圧１０２が接続され、ドレインは電
源１０３に接続され、ソースは定電流源１０４に接続さ
れている。そして信号電圧１０２に対応する電圧はトラ
ンジスタ１０１のソースに接続された出力端子１０５か
ら取り出されるようになっている。同様に信号電圧１０
６はＮチャネルＭＯＳトランジスタ１０７のゲーＩ・に
接続され、該トランジスタ１０７のドｌツインは電源１
０３に接続され、ソースは定電流源１０８に接続されて
いる。そして信号電圧１０６に対応する電圧はトランジ
スタ１０７のソースに接続された出力端子１０９から取
り出されるように構成されている。
的な回路構成図である。同図において、１０１はＮチャ
ネルＭＯ３Ｉ−ランジスタで、富亥トランジスタ１０１
のゲートには信号電圧１０２が接続され、ドレインは電
源１０３に接続され、ソースは定電流源１０４に接続さ
れている。そして信号電圧１０２に対応する電圧はトラ
ンジスタ１０１のソースに接続された出力端子１０５か
ら取り出されるようになっている。同様に信号電圧１０
６はＮチャネルＭＯＳトランジスタ１０７のゲーＩ・に
接続され、該トランジスタ１０７のドｌツインは電源１
０３に接続され、ソースは定電流源１０８に接続されて
いる。そして信号電圧１０６に対応する電圧はトランジ
スタ１０７のソースに接続された出力端子１０９から取
り出されるように構成されている。
〔発明が解決しようとする課題］
上記のように構成されたソースフォロワ回路において、
信号電圧１０２の電圧を■９、出力端子１０５の出力電
圧をＶ。ｔｌ□、定電流源１０４の電流値１．、トラン
ジスタ１０１の闇値と変換コンダクタンスを、それぞれ
ＶＴ＋とβ、／２ とすると、電流（ａ ｌ ｌ は、
１１−（β１／２）・（Ｖ、−Ｖ。。ア＋ Ｖｙ＋）
”・・・・・・（１） と表され、したがって出力電圧■。ＩＩＴ＋は、Ｖｏｕ
ｔ＋＝Ｖ＋ ＶＴ＋ （２１＋／β、）！／！・・
・・・・（２） と表される。一方、信号電圧１０６の電圧を■２、出力
端子１０９の出力電圧を■。、Ｊ７１、定電流１ｘｏｓ
の電流値Ｉｔ、）’ランジスタ１０７の闇値と変換コン
ダクタンスを、それぞれ■Ｔ！とβ□／２ とすると、
電流値■２は、 ｌ２＝（β２／２）・（Ｖ、−Ｖ。。アＺ ＶＴり”
・・・・・・（３） と表され、したが、って出力電圧Ｖ。ＵＴｔは、Ｖｏｕ
ｖｔ＝Ｖｚ Ｖｔｚ （２１ｔ／β２）し１・・・
・・・（４） と表される。よって出力電圧■。１１７１及び■。ｕｔ
ｔには、それぞれのソースフォロワ用トランジスタ１０
１．。
信号電圧１０２の電圧を■９、出力端子１０５の出力電
圧をＶ。ｔｌ□、定電流源１０４の電流値１．、トラン
ジスタ１０１の闇値と変換コンダクタンスを、それぞれ
ＶＴ＋とβ、／２ とすると、電流（ａ ｌ ｌ は、
１１−（β１／２）・（Ｖ、−Ｖ。。ア＋ Ｖｙ＋）
”・・・・・・（１） と表され、したがって出力電圧■。ＩＩＴ＋は、Ｖｏｕ
ｔ＋＝Ｖ＋ ＶＴ＋ （２１＋／β、）！／！・・
・・・・（２） と表される。一方、信号電圧１０６の電圧を■２、出力
端子１０９の出力電圧を■。、Ｊ７１、定電流１ｘｏｓ
の電流値Ｉｔ、）’ランジスタ１０７の闇値と変換コン
ダクタンスを、それぞれ■Ｔ！とβ□／２ とすると、
電流値■２は、 ｌ２＝（β２／２）・（Ｖ、−Ｖ。。アＺ ＶＴり”
・・・・・・（３） と表され、したが、って出力電圧Ｖ。ＵＴｔは、Ｖｏｕ
ｖｔ＝Ｖｚ Ｖｔｚ （２１ｔ／β２）し１・・・
・・・（４） と表される。よって出力電圧■。１１７１及び■。ｕｔ
ｔには、それぞれのソースフォロワ用トランジスタ１０
１．。
１０７の閾値及び変換コンダクタンスの影響が現れ、出
力電圧■。ＬＩＴ＋、■。ｕ７□は闇値及び変換コンダ
クタンスのそれぞれの値がばらつくと、それに対応して
ばらつくという問題点を有していた。
力電圧■。ＬＩＴ＋、■。ｕ７□は闇値及び変換コンダ
クタンスのそれぞれの値がばらつくと、それに対応して
ばらつくという問題点を有していた。
本発明は、従来のソースフォロワ回路の上記問題点を解
決するためになされたものであり、複数のソースフォロ
ワ回路が共存する回路構成においても、それぞれのソー
スフォロワ用トランジスタの特性のばらつきが、出力の
ばらつきとなって現れないようにしたソースフォロワ回
路を提供することを目的とする。
決するためになされたものであり、複数のソースフォロ
ワ回路が共存する回路構成においても、それぞれのソー
スフォロワ用トランジスタの特性のばらつきが、出力の
ばらつきとなって現れないようにしたソースフォロワ回
路を提供することを目的とする。
〔課題を解決するための手段及び作用〕上記問題点を解
決４″るため、本発明は、ソースフォロワ回路を構成す
るソースフォロワ用トランジスタと、該トランジスタの
特性のばらつき情報を予め保持するだめの蓄積手段と、
該蓄積手段に前記ばらつき情報を保持させるための参照
電圧源と、該参照電圧源を前記ソースフォロワ用トラン
ジスタのゲート端子に印加して前記蓄積手段にばらつき
情報を保持し、且つ該蓄積手段に保持したばらつき情報
を被検出信号電圧に重畳して前記ソースフォロワ用トラ
ンジスタのゲート端子に印加するためのスイッチ群とで
ソースフォロワ回路を構成するものである。
決４″るため、本発明は、ソースフォロワ回路を構成す
るソースフォロワ用トランジスタと、該トランジスタの
特性のばらつき情報を予め保持するだめの蓄積手段と、
該蓄積手段に前記ばらつき情報を保持させるための参照
電圧源と、該参照電圧源を前記ソースフォロワ用トラン
ジスタのゲート端子に印加して前記蓄積手段にばらつき
情報を保持し、且つ該蓄積手段に保持したばらつき情報
を被検出信号電圧に重畳して前記ソースフォロワ用トラ
ンジスタのゲート端子に印加するためのスイッチ群とで
ソースフォロワ回路を構成するものである。
このように構成したソースフォロワ回路においては、ス
イッチ群の操作により、まずソースフォロワ回路に用い
るトランジスタのソースフォロワ回路動作における特性
のばらつき情報を予め別途設けた蓄積手段に保持し、次
いで該蓄積手段に保持したばらづき情報を被検出信号電
圧に重畳し２て、該ソースフォロワ用トランジスタのゲ
ート端子に印加する。これにより、該ソースフォロワ用
トランジスタのソース端子には、該ソースフォロワ用ト
ランジスタの特性に依存せず被検出信号電圧に対応した
出力電圧が得られる。
イッチ群の操作により、まずソースフォロワ回路に用い
るトランジスタのソースフォロワ回路動作における特性
のばらつき情報を予め別途設けた蓄積手段に保持し、次
いで該蓄積手段に保持したばらづき情報を被検出信号電
圧に重畳し２て、該ソースフォロワ用トランジスタのゲ
ート端子に印加する。これにより、該ソースフォロワ用
トランジスタのソース端子には、該ソースフォロワ用ト
ランジスタの特性に依存せず被検出信号電圧に対応した
出力電圧が得られる。
以下、実施例について説明する。第１図は、本発明によ
るソースフォロワ回路の第１実施例を示す回路構成図で
ある。第１図において、１はソースフォロワ用トランジ
スタで、該トランジスタ１のドレインは電源（Ｖｏ）２
に接続され、そのゲートはトランジスタ特性保持用の容
量３の一端と、第３のスイッチ（ＳＷ３）９を介して基
準（参照）電圧ｆｉ（Ｖ＋１ｉｙ） ４にそれぞれ接続
されている。またソースフォロワ用トランジスタ１のソ
ースは、ソースフォロワの負荷となる定電流源５と接続
されて出力端子６として取り出され、且つ第１のスイッ
チ（ＳＷＩ）７を介して前記トランジスタ特性保持用容
Ｍ３の他端に接続され、更に第２のスイッチ（ＳＷ２）
８を介して被検出信号電圧（Ｖｓ＋Ｇ） １０と接続さ
れている。
るソースフォロワ回路の第１実施例を示す回路構成図で
ある。第１図において、１はソースフォロワ用トランジ
スタで、該トランジスタ１のドレインは電源（Ｖｏ）２
に接続され、そのゲートはトランジスタ特性保持用の容
量３の一端と、第３のスイッチ（ＳＷ３）９を介して基
準（参照）電圧ｆｉ（Ｖ＋１ｉｙ） ４にそれぞれ接続
されている。またソースフォロワ用トランジスタ１のソ
ースは、ソースフォロワの負荷となる定電流源５と接続
されて出力端子６として取り出され、且つ第１のスイッ
チ（ＳＷＩ）７を介して前記トランジスタ特性保持用容
Ｍ３の他端に接続され、更に第２のスイッチ（ＳＷ２）
８を介して被検出信号電圧（Ｖｓ＋Ｇ） １０と接続さ
れている。
次にこのように構成されたソースフォロワ回路の動作に
ついて説明する。第２図は、第１図に示したソースフォ
ロワ回路の動作を説明するためのタイミングチャートで
ある。まず１．の時点において第１のスイッチ（ＳＷＬ
）７がＯＮ、第２のスイッチ（ＳＷ２）８がＯＦＦ、第
３のスイッチ（ＳＷ３）９がＯＮとなると、ソースフォ
ロワ用トランジスタｌは基準電圧源（Ｖ＊ｚｒ） ４の
電圧■え、Ｆをゲート電圧とするソースフォロワ動作と
なり、出力端子６の電圧を■。ｕｔ−□２、定電流源５
の電流（ｔＩを１、ソースフォロワ用トランジスタ１の
閾値と変換コンダクタンスをそれぞれ■７とβ／２とす
ると、ソースフォロワ用トランジスタ１の特性は、 １＝（β／２）・（Ｖ□、−Ｖ。１．ア−ａｉｒ Ｖ
ｔ）”・・・・・・（５） と表されるので、トランジスタ特性保持用容量３の両端
には、 ΔＶ＝Ｖ、、、−Ｖ。ＬＩＴ−ＩＥＦ＝ Ｖｔ＋ （２
Ｉ ／β）１″・・・・・・（６） の充電電圧が現れる。
ついて説明する。第２図は、第１図に示したソースフォ
ロワ回路の動作を説明するためのタイミングチャートで
ある。まず１．の時点において第１のスイッチ（ＳＷＬ
）７がＯＮ、第２のスイッチ（ＳＷ２）８がＯＦＦ、第
３のスイッチ（ＳＷ３）９がＯＮとなると、ソースフォ
ロワ用トランジスタｌは基準電圧源（Ｖ＊ｚｒ） ４の
電圧■え、Ｆをゲート電圧とするソースフォロワ動作と
なり、出力端子６の電圧を■。ｕｔ−□２、定電流源５
の電流（ｔＩを１、ソースフォロワ用トランジスタ１の
閾値と変換コンダクタンスをそれぞれ■７とβ／２とす
ると、ソースフォロワ用トランジスタ１の特性は、 １＝（β／２）・（Ｖ□、−Ｖ。１．ア−ａｉｒ Ｖ
ｔ）”・・・・・・（５） と表されるので、トランジスタ特性保持用容量３の両端
には、 ΔＶ＝Ｖ、、、−Ｖ。ＬＩＴ−ＩＥＦ＝ Ｖｔ＋ （２
Ｉ ／β）１″・・・・・・（６） の充電電圧が現れる。
次にＬ２の時点において、第１のスイッチ（ＳＷｌ）７
がＯＦＦ、第２のスイッチ（ＳＷ２）８がＯＮ、第３の
スイッチ（ＳＷ３）９がＯＦＦとなると、ソースフォロ
ワ用トランジスタ１は、被検出信号電圧（ＶｓＩｃ、）
１０にトランジスタ特性保持用容量３に蓄積された電
圧Δ■が重畳された電圧をゲート電圧とするソースフォ
ロワ動作となる。その際の出力端子６の電圧をＶＯＩＩ
Ｔとすると、１−（β／２）・（Ｖ ｓｌａ＋ΔＶ−Ｖ
。、ア〜Ｖｔ）ｔ・・・・・・（７） と表されるから、出力電圧■。ｕｔは、Ｖｏｕｙ−Ｖｓ
＋ｓ＋ＡＶ−Ｖｔ （２Ｉ／β）１″−Ｖ、Ｉｃ
・・・・・・（８）となる、すなわち
出力端子６に現れる出力電圧Ｖ。ＩＩＴはソースフォロ
ワ用トランジスタ１の特性に依存せず、被検出信号電圧
（Ｖｓ＋Ｇ） ｉｏと同一の電圧となる。またこの場合
、（８）式から明らかなようにソースフォロワの負荷と
なる定電流源５の電流値Ｉがばらついても出力信号には
影響を与えない。
がＯＦＦ、第２のスイッチ（ＳＷ２）８がＯＮ、第３の
スイッチ（ＳＷ３）９がＯＦＦとなると、ソースフォロ
ワ用トランジスタ１は、被検出信号電圧（ＶｓＩｃ、）
１０にトランジスタ特性保持用容量３に蓄積された電
圧Δ■が重畳された電圧をゲート電圧とするソースフォ
ロワ動作となる。その際の出力端子６の電圧をＶＯＩＩ
Ｔとすると、１−（β／２）・（Ｖ ｓｌａ＋ΔＶ−Ｖ
。、ア〜Ｖｔ）ｔ・・・・・・（７） と表されるから、出力電圧■。ｕｔは、Ｖｏｕｙ−Ｖｓ
＋ｓ＋ＡＶ−Ｖｔ （２Ｉ／β）１″−Ｖ、Ｉｃ
・・・・・・（８）となる、すなわち
出力端子６に現れる出力電圧Ｖ。ＩＩＴはソースフォロ
ワ用トランジスタ１の特性に依存せず、被検出信号電圧
（Ｖｓ＋Ｇ） ｉｏと同一の電圧となる。またこの場合
、（８）式から明らかなようにソースフォロワの負荷と
なる定電流源５の電流値Ｉがばらついても出力信号には
影響を与えない。
次に、本発明の第２の実施例について説明する。
第３図は、第２実施例の回路構成図である。第３図にお
いて、１１はソースフォロワ用トランジスタで、該トラ
ンジスタ１１のドレインは電ｆｉ（ＶＤ） １２に接続
され、そのゲートはトランジスタ特性保持用の容１１３
の一端と、第３のスイッチ（ＳＷ３Ｈ９を介して被検出
信号電圧（ＶｓＩｃ）１４にそれぞれ接続され、またソ
ースフォロワ用トランジスタ１１のソースは、ソースフ
ォロワの負荷となる定電流源１５と接続されて出力端子
１６として取り出され、且つ第１のスイッチ（ＳＷＩ）
１７を介して前記トランジスタ特性保持用容量１３の他
端、及び更に第２のスイッチ（ＳＷ２０８を介して前記
被検出信号電圧（Ｖｓ盲Ｇ）１４と接続されている。
いて、１１はソースフォロワ用トランジスタで、該トラ
ンジスタ１１のドレインは電ｆｉ（ＶＤ） １２に接続
され、そのゲートはトランジスタ特性保持用の容１１３
の一端と、第３のスイッチ（ＳＷ３Ｈ９を介して被検出
信号電圧（ＶｓＩｃ）１４にそれぞれ接続され、またソ
ースフォロワ用トランジスタ１１のソースは、ソースフ
ォロワの負荷となる定電流源１５と接続されて出力端子
１６として取り出され、且つ第１のスイッチ（ＳＷＩ）
１７を介して前記トランジスタ特性保持用容量１３の他
端、及び更に第２のスイッチ（ＳＷ２０８を介して前記
被検出信号電圧（Ｖｓ盲Ｇ）１４と接続されている。
次に第２実施例の動作について説明する。第４図は、第
３図に示した第２実施例のソースフォロワ回路の動作を
説明するためのタイミングチャートである。まず１．の
時点において第１のスイッチ（ＳＷＩ）１７がＯＮ、第
２のスイッチ（ＳＷ２ＮＢがＯＦＦ、第３のスイッチ（
ＳＷ３）１９がＯＮとなると、ソースフォロワ用トラン
ジスタ１１は被検出信号電圧（ＶｓＩｃ） １４をゲー
ト電圧とするソースフォロワ動作となり、出力端子１６
の電圧をＶｏｔ＋ｙ−ｓ＋ｃ、定電流源１５の電流値を
■、ソースフォロワ用トランジスタ１１の闇値と変換コ
ンダクタンスをそれぞれｖＴとβ／２とすると、ソース
フォロワ用トランジスタ１１の特性は、 １＝（β／ ２） ・（Ｖｓ＋ＧＶｏｕｙ−ｓ＋ｃ
Ｖｔ）！・・・・・・（９） と表されるので、トランジスタ特性保持用容量１３の両
端には、 ΔＶ”’Ｖ３１Ｇ ＶＯｔｌアー３１０＝Ｖア＋（２
Ｉ／β）１′ｔ・・・・・・ＱＯ） の充電電圧が現れる。
３図に示した第２実施例のソースフォロワ回路の動作を
説明するためのタイミングチャートである。まず１．の
時点において第１のスイッチ（ＳＷＩ）１７がＯＮ、第
２のスイッチ（ＳＷ２ＮＢがＯＦＦ、第３のスイッチ（
ＳＷ３）１９がＯＮとなると、ソースフォロワ用トラン
ジスタ１１は被検出信号電圧（ＶｓＩｃ） １４をゲー
ト電圧とするソースフォロワ動作となり、出力端子１６
の電圧をＶｏｔ＋ｙ−ｓ＋ｃ、定電流源１５の電流値を
■、ソースフォロワ用トランジスタ１１の闇値と変換コ
ンダクタンスをそれぞれｖＴとβ／２とすると、ソース
フォロワ用トランジスタ１１の特性は、 １＝（β／ ２） ・（Ｖｓ＋ＧＶｏｕｙ−ｓ＋ｃ
Ｖｔ）！・・・・・・（９） と表されるので、トランジスタ特性保持用容量１３の両
端には、 ΔＶ”’Ｖ３１Ｇ ＶＯｔｌアー３１０＝Ｖア＋（２
Ｉ／β）１′ｔ・・・・・・ＱＯ） の充電電圧が現れる。
次にり、の時点において、第１のスイッチ（ＳＷ １
”） １７がＯＦＦ、第２のスイッチ（ＳＷ２）１Ｂが
ＯＮ、第３のスイッチ（ＳＷ３Ｈ９がＯＦＦとなると、
ソースフォロワ用トランジスタ１１は、被検出信号電圧
（Ｖｓ＋ｃ） １４にトランジスタ特性保持用容１ｔ１
３に蓄積された電圧ΔＶが重畳された電圧をゲート電圧
とするソースフォロワ動作となる。その際の出力端子１
６の出力電圧を■。Ｕアとすると、１＝（β／２）’（
Ｖ３１０＋ΔＶ Ｖｏｏｔ ＶＴ）”・・・・・・
００ と表されるから、出力電圧■。ＬＩＴは、ＶＯＬＩＴ”
Ｖ３１Ｇ＋Δ” ＶＴ （２１／β）＋７＝ＶＳＩ
Ｇ ・・・・・・０りとなる。す
なわち出力端子１６に現れる出力電圧■。ＵＴはソース
フォロワ用トランジスタ１１の特性に依存せず、被検出
信号電圧（Ｖ３１Ｇ） １４と同一の電圧となる。また
この場合、ＱＴＪ式から明らかなようにソースフォロワ
の負荷となる定電流源１５の電流値■がばらついても出
力信号には影響を与えない。
”） １７がＯＦＦ、第２のスイッチ（ＳＷ２）１Ｂが
ＯＮ、第３のスイッチ（ＳＷ３Ｈ９がＯＦＦとなると、
ソースフォロワ用トランジスタ１１は、被検出信号電圧
（Ｖｓ＋ｃ） １４にトランジスタ特性保持用容１ｔ１
３に蓄積された電圧ΔＶが重畳された電圧をゲート電圧
とするソースフォロワ動作となる。その際の出力端子１
６の出力電圧を■。Ｕアとすると、１＝（β／２）’（
Ｖ３１０＋ΔＶ Ｖｏｏｔ ＶＴ）”・・・・・・
００ と表されるから、出力電圧■。ＬＩＴは、ＶＯＬＩＴ”
Ｖ３１Ｇ＋Δ” ＶＴ （２１／β）＋７＝ＶＳＩ
Ｇ ・・・・・・０りとなる。す
なわち出力端子１６に現れる出力電圧■。ＵＴはソース
フォロワ用トランジスタ１１の特性に依存せず、被検出
信号電圧（Ｖ３１Ｇ） １４と同一の電圧となる。また
この場合、ＱＴＪ式から明らかなようにソースフォロワ
の負荷となる定電流源１５の電流値■がばらついても出
力信号には影響を与えない。
この第２実施例では、第１実施例に比べＭＯＳトランジ
スタの闇値電圧■、に対する基板電圧効果の影響を受け
にくいという特徴を存する。ＭＯＳトランジスタの基板
電圧効果は、［−ランジスタの基板電位を基準電圧とす
れば、トランジスタのソース電位がｖ３のときトランジ
スタの闇値電圧が、 ΔＶ ｒ ＝ Ａ・（Ｖ３）””
・・・・・・０３）だけ上昇する現象である。ここでＡ
は比例定数である。したがって第１実施例の場合は、基
！ｐ！電圧源（Ｖｗｔｒ） ４を用いてトランジスタ１
の闇値ばらつきをトランジスタ特性保持用容量３に保持
した際のソース電位と、実際の被検出信号電圧（Ｖｓ＋
Ｇ）１０に対応する電位を出力する際のソース電位の差
により、トランジスタの闇値が基板効果により変動する
ため、 ＶＥＩＲＯ１ｌ＝Ａ ’ （Ｖ３１Ｇ＋ ＶＴ Ｖｘ
ｚｒ）””・・・・・・θ４ で表される被検出信号電圧■３９．と基準電圧Ｖ ＲＥ
Ｆの差の１／２乗に比例した誤差電圧■□や。１を生じ
る。
スタの闇値電圧■、に対する基板電圧効果の影響を受け
にくいという特徴を存する。ＭＯＳトランジスタの基板
電圧効果は、［−ランジスタの基板電位を基準電圧とす
れば、トランジスタのソース電位がｖ３のときトランジ
スタの闇値電圧が、 ΔＶ ｒ ＝ Ａ・（Ｖ３）””
・・・・・・０３）だけ上昇する現象である。ここでＡ
は比例定数である。したがって第１実施例の場合は、基
！ｐ！電圧源（Ｖｗｔｒ） ４を用いてトランジスタ１
の闇値ばらつきをトランジスタ特性保持用容量３に保持
した際のソース電位と、実際の被検出信号電圧（Ｖｓ＋
Ｇ）１０に対応する電位を出力する際のソース電位の差
により、トランジスタの闇値が基板効果により変動する
ため、 ＶＥＩＲＯ１ｌ＝Ａ ’ （Ｖ３１Ｇ＋ ＶＴ Ｖｘ
ｚｒ）””・・・・・・θ４ で表される被検出信号電圧■３９．と基準電圧Ｖ ＲＥ
Ｆの差の１／２乗に比例した誤差電圧■□や。１を生じ
る。
これに対して第２実施例の構成の場合は、基板効果によ
るトランジスタの闇値変動によって生じる誤差電圧Ｖ□
え。えは、 ＶＥｌｌｌＩＯＩＩ＝Ａ・（ＶＴ）”” ・
・・・・・０９となり、被検出信号電圧Ｖ ｓＩＧの大
きさに依存しなくなる。すなわち第２実施例の場合の方
が第１実施例の場合に比べ、入出力間の線形性が海かに
良好に保たれることになる。また更に第２実施例の場合
は、トランジスタの闇値ばらつきをトランジスタ特性保
持用容量への保持のための基準（参照）電圧源が不要と
なり、回路構成が容易になるという特徴も併せて有して
いる。
るトランジスタの闇値変動によって生じる誤差電圧Ｖ□
え。えは、 ＶＥｌｌｌＩＯＩＩ＝Ａ・（ＶＴ）”” ・
・・・・・０９となり、被検出信号電圧Ｖ ｓＩＧの大
きさに依存しなくなる。すなわち第２実施例の場合の方
が第１実施例の場合に比べ、入出力間の線形性が海かに
良好に保たれることになる。また更に第２実施例の場合
は、トランジスタの闇値ばらつきをトランジスタ特性保
持用容量への保持のための基準（参照）電圧源が不要と
なり、回路構成が容易になるという特徴も併せて有して
いる。
次に本発明の第３実施例について説明する。第５図は、
本発明によるソースフォロワ回路の第３実施例の回路構
成を示す図である。第５図において、２１はソースフォ
ロワ用トランジスタで、該トランジスタ２１のドレイン
には電源（■ｌ１ｌ）２２が接続され、そのゲートには
第５のスイッチ（ＳＷ５）３１を介して基準電圧源（■
□Ｆ）２３が接続され、且つ該トランジスタ２１のゲー
トには第３のスイッチ（ＳＷ３）２９を介し７てｌ・ラ
ンジスタ特性保持用容量２４の一端が接続されている。
本発明によるソースフォロワ回路の第３実施例の回路構
成を示す図である。第５図において、２１はソースフォ
ロワ用トランジスタで、該トランジスタ２１のドレイン
には電源（■ｌ１ｌ）２２が接続され、そのゲートには
第５のスイッチ（ＳＷ５）３１を介して基準電圧源（■
□Ｆ）２３が接続され、且つ該トランジスタ２１のゲー
トには第３のスイッチ（ＳＷ３）２９を介し７てｌ・ラ
ンジスタ特性保持用容量２４の一端が接続されている。
またソースフォロワ用トランジスタ２１のソースには、
ソースフォロワの負荷となる定電流源２５が接続されて
、その接続点が出力端子２６として取り出され、且つ第
１のスイッチ（ＳＷＩ）２７を介して前記トランジスタ
特性保持用容量２４の他端に接続されている。またトラ
ンジスタ特性保持用容量２４の前記第３のス・インチ（
ＳＷ３）２９に接続されている端子は、更に第４のスイ
ッチ（ＳＷ４）３０を介して接地され、一方トランジス
タ特性保持用容量２４の第１のスイッチ（ＳＷｌ）２７
に接続されている端子は、第２のスイッチ（ＳＷ２）２
８を介して被検出信号電圧（Ｖｉ＋Ｊ ３２に接続され
ている。
ソースフォロワの負荷となる定電流源２５が接続されて
、その接続点が出力端子２６として取り出され、且つ第
１のスイッチ（ＳＷＩ）２７を介して前記トランジスタ
特性保持用容量２４の他端に接続されている。またトラ
ンジスタ特性保持用容量２４の前記第３のス・インチ（
ＳＷ３）２９に接続されている端子は、更に第４のスイ
ッチ（ＳＷ４）３０を介して接地され、一方トランジス
タ特性保持用容量２４の第１のスイッチ（ＳＷｌ）２７
に接続されている端子は、第２のスイッチ（ＳＷ２）２
８を介して被検出信号電圧（Ｖｉ＋Ｊ ３２に接続され
ている。
次にこのように構成された第３実施例のソースフォロワ
回路の動作について説明する。第６回は、第５図に示し
たソースフォロワ回路の動作を説明するためのタイミン
グチャートである。まずｔｌの時点において第１のスイ
ッチ（ＳＷＩ）２７がＯＮ、第２のスイッチ（ＳＷ２）
２８がＯＦＦ、第３のスイッチ（ＳＷ３）２９がＯＦＦ
、第４のスイッチ（ＳＷ４）３０がＯＮ、第５のスイッ
チ（ＳＷ５）３１がＯＮとなると、ソースフォロワ用ト
ランジスタ２１は基準電圧′ａ、（Ｖｘｔｙ） ２３の
電圧■随ＥＦをゲート電圧とするソースフォロワ動作と
なり、出力端子２６の電圧を■。０７′ 、定電流源２
５の電流値をＩ、ソースフォロワ用トランジスタ２１の
闇値と変換コンダクタンスを、それぞれ■、とβ／２と
すると、ソースフォロワ用トランジスタ２１の特性は、
１＝（β／ ２＞ ・（Ｖｉｙｙ−Ｖ＋ｙｕｒ’ Ｖ
ｙ）’・・・・・・ｑつ と表されるので、トランジスタ特性保持用容量２４の両
端には、 Ｖ（ＩＬＩ？’ ＝ Ｖ＋＋ｔＦＶｔ （２１／β
）１″・・・・・・０４） の充電電圧が現れる。
回路の動作について説明する。第６回は、第５図に示し
たソースフォロワ回路の動作を説明するためのタイミン
グチャートである。まずｔｌの時点において第１のスイ
ッチ（ＳＷＩ）２７がＯＮ、第２のスイッチ（ＳＷ２）
２８がＯＦＦ、第３のスイッチ（ＳＷ３）２９がＯＦＦ
、第４のスイッチ（ＳＷ４）３０がＯＮ、第５のスイッ
チ（ＳＷ５）３１がＯＮとなると、ソースフォロワ用ト
ランジスタ２１は基準電圧′ａ、（Ｖｘｔｙ） ２３の
電圧■随ＥＦをゲート電圧とするソースフォロワ動作と
なり、出力端子２６の電圧を■。０７′ 、定電流源２
５の電流値をＩ、ソースフォロワ用トランジスタ２１の
闇値と変換コンダクタンスを、それぞれ■、とβ／２と
すると、ソースフォロワ用トランジスタ２１の特性は、
１＝（β／ ２＞ ・（Ｖｉｙｙ−Ｖ＋ｙｕｒ’ Ｖ
ｙ）’・・・・・・ｑつ と表されるので、トランジスタ特性保持用容量２４の両
端には、 Ｖ（ＩＬＩ？’ ＝ Ｖ＋＋ｔＦＶｔ （２１／β
）１″・・・・・・０４） の充電電圧が現れる。
次に１ｔの時点において、第１のスイッチ（ＳＷ １
） ２７がＯＦＦ、第２のスイッチ（ＳＷ２）２ＢがＯ
Ｎ、第３のスイッチ（ＳＷ３）２９がＯＮ、第４のスイ
ッチ（ＳＷ４）３０がＯＦＦ、第５のスイッチ（ＳＷ５
）３１がＯＦＦとなると、ソースフォロワ用トランジス
タ２１は、被検出信号電圧（Ｖｓ＋ｃ） ３２にトラン
ジスタ特性保持用容量２４に蓄積された電圧が逆に重畳
された電圧を、ゲート電圧とするソースフォロワ動作と
なる。この際の出力端子２６の電圧を■。１．とすると
、 １＝（β／２）・（■８．。−■。０アーｖｏｕｔ’
Ｖア）ｔ・・・・・・０５） と表されるから、出力電圧■。Ｕ、は、ＶＯＬＩＴ＝Ｖ
３１１１ Ｖｏｕｙ’ −ＶＴ−（２１／β）１
″＝Ｖｓ＋ｅ ｖ＊ｇｒ ・・・・・・
０６）となる。すなわち出力端子２６に現れる出力電圧
■。ｕｔはソースフォロワ用トランジスタ２１の特性に
依存せず、被検出信号電圧（Ｖｓ＋＊）３２と基準電圧
源（Ｖ ｘｚｙ） ２３の電圧■１．との差電圧となる
。またこの場合、０６）弐から明らかなようにソースフ
ォロワの負荷となる定電流源２５の電流値■がばらつい
ても出力信号には影響を与えない。
） ２７がＯＦＦ、第２のスイッチ（ＳＷ２）２ＢがＯ
Ｎ、第３のスイッチ（ＳＷ３）２９がＯＮ、第４のスイ
ッチ（ＳＷ４）３０がＯＦＦ、第５のスイッチ（ＳＷ５
）３１がＯＦＦとなると、ソースフォロワ用トランジス
タ２１は、被検出信号電圧（Ｖｓ＋ｃ） ３２にトラン
ジスタ特性保持用容量２４に蓄積された電圧が逆に重畳
された電圧を、ゲート電圧とするソースフォロワ動作と
なる。この際の出力端子２６の電圧を■。１．とすると
、 １＝（β／２）・（■８．。−■。０アーｖｏｕｔ’
Ｖア）ｔ・・・・・・０５） と表されるから、出力電圧■。Ｕ、は、ＶＯＬＩＴ＝Ｖ
３１１１ Ｖｏｕｙ’ −ＶＴ−（２１／β）１
″＝Ｖｓ＋ｅ ｖ＊ｇｒ ・・・・・・
０６）となる。すなわち出力端子２６に現れる出力電圧
■。ｕｔはソースフォロワ用トランジスタ２１の特性に
依存せず、被検出信号電圧（Ｖｓ＋＊）３２と基準電圧
源（Ｖ ｘｚｙ） ２３の電圧■１．との差電圧となる
。またこの場合、０６）弐から明らかなようにソースフ
ォロワの負荷となる定電流源２５の電流値■がばらつい
ても出力信号には影響を与えない。
この第３実施例においては、出力電圧が０６）式で表さ
れるように被検出信号電圧（Ｖ３１Ｇ） ３２と基準電
圧■□、の差電圧となるので、被検出信号電圧（Ｖ３１
Ｇ） ３２にＤＣ的なオフセット成分があり、真の信号
電圧成分が被検出信号電圧（Ｖｓ＋ｅ） ３２に比べて
小さい場合でも、基準電圧源（Ｖｉｙｙ） ２３の電圧
■。１を適宜設定することにより、ソースフォロワ用ト
ランジスタ２１の動作点を好適なバイアスに設定するこ
とが可能となる。このため不必要に電源２２の電圧■、
を高く設定する必要がなくなり、駆動の容易化、回路動
作の低消費電力化が可能となる。
れるように被検出信号電圧（Ｖ３１Ｇ） ３２と基準電
圧■□、の差電圧となるので、被検出信号電圧（Ｖ３１
Ｇ） ３２にＤＣ的なオフセット成分があり、真の信号
電圧成分が被検出信号電圧（Ｖｓ＋ｅ） ３２に比べて
小さい場合でも、基準電圧源（Ｖｉｙｙ） ２３の電圧
■。１を適宜設定することにより、ソースフォロワ用ト
ランジスタ２１の動作点を好適なバイアスに設定するこ
とが可能となる。このため不必要に電源２２の電圧■、
を高く設定する必要がなくなり、駆動の容易化、回路動
作の低消費電力化が可能となる。
以上、各実施例においては、ソースフォロワ用トランジ
スタとしてＮチャネルのＭＯ３型電界効果トランジスタ
を用いて説明したが、電源などの接続を変更すればＰチ
ャネルのＭＯ３型電界効果トランジスタを用いた回路構
成でも、同様な作用効果が得られることは勿論、接合型
電界効果トランジスタあるいは高い電流増幅率を有する
バイポーラトランジスタ等の５橿管特性を示すデバイス
も利用可能であることは明らかである。
スタとしてＮチャネルのＭＯ３型電界効果トランジスタ
を用いて説明したが、電源などの接続を変更すればＰチ
ャネルのＭＯ３型電界効果トランジスタを用いた回路構
成でも、同様な作用効果が得られることは勿論、接合型
電界効果トランジスタあるいは高い電流増幅率を有する
バイポーラトランジスタ等の５橿管特性を示すデバイス
も利用可能であることは明らかである。
以上実施例に基づいて説明したように、本発明によれば
、ソースフォロワ回路に用いるトランジスタのソースフ
ォロワ回路動作における特性ばらつきを予め別途設けた
蓄積手段に保持し、該蓄積手段に保持したばらつき情報
を被検出信号電圧に重畳して、該ソースフォロワ用トラ
ンジスタのゲート端子に印加するように構成したので、
該ソースフォロワ用トランジスタのソース端子に該ソー
スフォロワ用トランジスタの特性に依存せず、被検出信
号電圧に対応した電圧を得ることが可能となる。
、ソースフォロワ回路に用いるトランジスタのソースフ
ォロワ回路動作における特性ばらつきを予め別途設けた
蓄積手段に保持し、該蓄積手段に保持したばらつき情報
を被検出信号電圧に重畳して、該ソースフォロワ用トラ
ンジスタのゲート端子に印加するように構成したので、
該ソースフォロワ用トランジスタのソース端子に該ソー
スフォロワ用トランジスタの特性に依存せず、被検出信
号電圧に対応した電圧を得ることが可能となる。
第１図は、本発明に係るソースフォロワ回路の第１実施
例を示す回路構成図、第２図は、第１実施例の動作を説
明するためのタイミングチャート、第３図は、第２実施
例を示す回路構成図、第４図は、第２実施例の動作を説
明するためのタイミングチャート、第５図は、第３実施
例を示す回路構成図、第６図は、第３実施例の動作を説
明するためのタイミングチャート、第７図は、従来のソ
ースフォロワ回路の構成例を示す回路構成図である。 図において、 ｌはソースフォロワ用ＭＯＳトラ ンジスタ、 ２はｔ源、 ３はトランジスタ特性保持 用容量、 ４は基準電圧源、 ５は定電流源、 ６は出 力端子、 ７は第１のスイッチ、 ８は第２のスイン ９は第３のスイッチ、 １０は被検出信号電圧を 示す。
例を示す回路構成図、第２図は、第１実施例の動作を説
明するためのタイミングチャート、第３図は、第２実施
例を示す回路構成図、第４図は、第２実施例の動作を説
明するためのタイミングチャート、第５図は、第３実施
例を示す回路構成図、第６図は、第３実施例の動作を説
明するためのタイミングチャート、第７図は、従来のソ
ースフォロワ回路の構成例を示す回路構成図である。 図において、 ｌはソースフォロワ用ＭＯＳトラ ンジスタ、 ２はｔ源、 ３はトランジスタ特性保持 用容量、 ４は基準電圧源、 ５は定電流源、 ６は出 力端子、 ７は第１のスイッチ、 ８は第２のスイン ９は第３のスイッチ、 １０は被検出信号電圧を 示す。
Claims (1)
- 【特許請求の範囲】 １、被検出信号電圧に対応する電圧をバッファ出力する
ソースフォロワ回路において、前記ソースフォロワ回路
を構成するソースフォロワ用トランジスタと、該トラン
ジスタの特性のばらつき情報を予め保持するための蓄積
手段と、該蓄積手段に前記ばらつき情報を保持させるた
めの参照電圧源と、該参照電圧源を前記ソースフォロワ
用トランジスタのゲート端子に印加して前記蓄積手段に
前記ばらつき情報を保持し、且つ該蓄積手段に保持した
ばらつき情報を被検出信号電圧に重畳して前記ソースフ
ォロワ用トランジスタのゲート端子に印加するためのス
イッチ群を備えていることを特徴とするソースフォロワ
回路。 ２、前記トランジスタ特性のばらつき情報を予め蓄積手
段に保持させる際に用いる参照電圧源として、被検出信
号電圧を用いることを特徴とする請求項１記載のソース
フォロワ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27609789A JPH03139908A (ja) | 1989-10-25 | 1989-10-25 | ソースフォロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27609789A JPH03139908A (ja) | 1989-10-25 | 1989-10-25 | ソースフォロワ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03139908A true JPH03139908A (ja) | 1991-06-14 |
Family
ID=17564759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27609789A Pending JPH03139908A (ja) | 1989-10-25 | 1989-10-25 | ソースフォロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03139908A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001083924A (ja) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路および駆動方法 |
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| WO2002075709A1 (fr) * | 2001-03-21 | 2002-09-26 | Canon Kabushiki Kaisha | Circuit permettant d'actionner un element electroluminescent a matrice active |
| EP1330022A2 (en) | 2002-01-17 | 2003-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| WO2004049562A1 (ja) * | 2002-11-26 | 2004-06-10 | Mitsubishi Denki Kabushiki Kaisha | 駆動回路 |
| JP2004201297A (ja) * | 2002-12-03 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | アナログ回路及びそれを用いた表示装置並びに電子機器 |
| US6930529B2 (en) | 2003-03-25 | 2005-08-16 | Mitsubishi Denki Kabushiki Kaisha | Offset compensation circuit compensating for offset voltage of drive circuit as well as drive circuit with offset-compensation capability and liquid-crystal display device using the offset compensation circuit |
| US7158105B2 (en) | 2002-08-30 | 2007-01-02 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus |
| JP2008206195A (ja) * | 2002-01-17 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2009296643A (ja) * | 2002-12-03 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
| US8254865B2 (en) | 2006-04-07 | 2012-08-28 | Belair Networks | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8280337B2 (en) | 2006-04-07 | 2012-10-02 | Belair Networks Inc. | System and method for zero intermediate frequency filtering of information communicated in wireless networks |
| JP2013102465A (ja) * | 2001-11-28 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1989
- 1989-10-25 JP JP27609789A patent/JPH03139908A/ja active Pending
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
| JP2001083924A (ja) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 電流制御型発光素子の駆動回路および駆動方法 |
| WO2002075709A1 (fr) * | 2001-03-21 | 2002-09-26 | Canon Kabushiki Kaisha | Circuit permettant d'actionner un element electroluminescent a matrice active |
| US6777888B2 (en) | 2001-03-21 | 2004-08-17 | Canon Kabushiki Kaisha | Drive circuit to be used in active matrix type light-emitting element array |
| JP2013102465A (ja) * | 2001-11-28 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US10089923B2 (en) | 2001-11-28 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| US9419570B2 (en) | 2001-11-28 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| JP2014239530A (ja) * | 2001-11-28 | 2014-12-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8841941B2 (en) | 2001-11-28 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| JP2014096806A (ja) * | 2001-11-28 | 2014-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013232898A (ja) * | 2001-11-28 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8669791B2 (en) | 2002-01-17 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| JP2013176143A (ja) * | 2002-01-17 | 2013-09-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US7710166B2 (en) | 2002-01-17 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and electronic apparatus using the same |
| EP1330022A2 (en) | 2002-01-17 | 2003-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| US8928362B2 (en) | 2002-01-17 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| US8149043B2 (en) | 2002-01-17 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| EP1330022B1 (en) * | 2002-01-17 | 2014-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| US8253446B2 (en) | 2002-01-17 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| JP2014060816A (ja) * | 2002-01-17 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| JP2012253828A (ja) * | 2002-01-17 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008206195A (ja) * | 2002-01-17 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7158105B2 (en) | 2002-08-30 | 2007-01-02 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus |
| US7880690B2 (en) | 2002-08-30 | 2011-02-01 | Seiko Epson Corporation | Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus |
| WO2004049562A1 (ja) * | 2002-11-26 | 2004-06-10 | Mitsubishi Denki Kabushiki Kaisha | 駆動回路 |
| US6975168B2 (en) | 2002-11-26 | 2005-12-13 | Mitsubishi Denki Kabushiki Kaisha | Drive circuit |
| KR100768876B1 (ko) * | 2002-11-26 | 2007-10-22 | 미쓰비시덴키 가부시키가이샤 | 구동회로 |
| US8680917B2 (en) | 2002-12-03 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device and electronic device |
| JP2004201297A (ja) * | 2002-12-03 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | アナログ回路及びそれを用いた表示装置並びに電子機器 |
| JP2009296643A (ja) * | 2002-12-03 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
| US7773058B2 (en) | 2002-12-03 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device and electronic device |
| US6930529B2 (en) | 2003-03-25 | 2005-08-16 | Mitsubishi Denki Kabushiki Kaisha | Offset compensation circuit compensating for offset voltage of drive circuit as well as drive circuit with offset-compensation capability and liquid-crystal display device using the offset compensation circuit |
| US8447232B2 (en) | 2006-04-07 | 2013-05-21 | Belair Networks Inc. | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8280337B2 (en) | 2006-04-07 | 2012-10-02 | Belair Networks Inc. | System and method for zero intermediate frequency filtering of information communicated in wireless networks |
| US8254865B2 (en) | 2006-04-07 | 2012-08-28 | Belair Networks | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8583066B2 (en) | 2006-04-07 | 2013-11-12 | Belair Networks Inc. | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
| US8433254B2 (en) | 2006-04-07 | 2013-04-30 | Belair Networks Inc. | System and method for frequency offsetting of information communicated in MIMO-based wireless networks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358946B2 (en) | Offset cancel circuit of voltage follower equipped with operational amplifier | |
| JPH03139908A (ja) | ソースフォロワ回路 | |
| US6762643B2 (en) | High duty cycle offset compensation for operational amplifiers | |
| JP3216604B2 (ja) | スイッチトキャパシタ型ｄ／ａ変換器及びディスプレイ駆動回路 | |
| JP2762868B2 (ja) | 電圧比較回路 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| JPH0634359B2 (ja) | サンプルホ−ルド回路装置 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JP2003163843A (ja) | 画像読取信号処理装置 | |
| JPH08307167A (ja) | 補償オフセット電圧を必要としない電圧コンパレータ | |
| JPH06232706A (ja) | 比較器 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| US8736642B2 (en) | Output circuit for reducing offset for use in source driver adapted to drive liquid crystal device | |
| JP2002185292A (ja) | 半導体集積回路装置 | |
| JP2001074820A (ja) | 基板電圧検出回路及びこれを用いた基板雑音検出回路 | |
| JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 | |
| JP3033346B2 (ja) | サンプルホールド回路 | |
| JP3916274B2 (ja) | サンプルホールド回路 | |
| JPH07115334A (ja) | ボルテージフォロア回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| JPH11298329A (ja) | ディジタル／アナログ変換回路 | |
| JPH07134899A (ja) | センスアンプ | |
| JPS61288608A (ja) | 差動増幅器 | |
| JPH02303000A (ja) | Ｃｃｄ出力レベルシフト回路 |