JPH0634359B2 - サンプルホ−ルド回路装置 - Google Patents
サンプルホ−ルド回路装置Info
- Publication number
- JPH0634359B2 JPH0634359B2 JP61118439A JP11843986A JPH0634359B2 JP H0634359 B2 JPH0634359 B2 JP H0634359B2 JP 61118439 A JP61118439 A JP 61118439A JP 11843986 A JP11843986 A JP 11843986A JP H0634359 B2 JPH0634359 B2 JP H0634359B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- switch
- input terminal
- circuit device
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 本発明は、入力端子と、第１スイッチと、第２スイッチ
と、第１コンデンサと、差動増幅器と、反転型第２増幅
器との具えるサンプルホールド回路装置であって、前記
第２増幅器は、その入力端子を差動増幅器の出力端子に
接続し、前記サンプルホールド回路装置の入力端子を第
１スイッチを経て差動増幅器の入力端子に接続し、第２
増幅器の出力端子を第２スイッチを経て差動増幅器の入
力端子に接続して成るサンプルホールド回路装置に関す
るものである。
と、第１コンデンサと、差動増幅器と、反転型第２増幅
器との具えるサンプルホールド回路装置であって、前記
第２増幅器は、その入力端子を差動増幅器の出力端子に
接続し、前記サンプルホールド回路装置の入力端子を第
１スイッチを経て差動増幅器の入力端子に接続し、第２
増幅器の出力端子を第２スイッチを経て差動増幅器の入
力端子に接続して成るサンプルホールド回路装置に関す
るものである。
斯るサンプルホールド回路装置は、米国特許第3,696,30
5 号明細書から既知である。この回路装置の出力電圧
は、ホールド期間中差動増幅器のオフセット電圧にほと
んど影響されない。
5 号明細書から既知である。この回路装置の出力電圧
は、ホールド期間中差動増幅器のオフセット電圧にほと
んど影響されない。
ここに、差動増幅器のオフセット電圧とは、差動増幅器
の出力端子に零信号を生じるような入力端子間の電圧を
意味するものである。
の出力端子に零信号を生じるような入力端子間の電圧を
意味するものである。
しかし、既知の回路装置には、標本化期間中、その出力
端子がほぼ零ボルトにまで減少するという欠点がある。
ところが、斯る回路装置を例えばデータ処理装置のメモ
リと組合せて用いる場合には、特定の標本化期間中、回
路装置の出力電圧がその直前のホールド期間におけるも
のとほぼ同一に維持されるようにすることが望まれてい
る。
端子がほぼ零ボルトにまで減少するという欠点がある。
ところが、斯る回路装置を例えばデータ処理装置のメモ
リと組合せて用いる場合には、特定の標本化期間中、回
路装置の出力電圧がその直前のホールド期間におけるも
のとほぼ同一に維持されるようにすることが望まれてい
る。
本発明の目的は、ホールド期間中、出力電圧が差動増幅
器のオフセット電圧に影響されず、標本化期間中の出力
電圧を直前のホールド期間中の出力電圧にほぼ等しくな
るようにした前記サンプルホールド回路装置を提供せん
とするにある。
器のオフセット電圧に影響されず、標本化期間中の出力
電圧を直前のホールド期間中の出力電圧にほぼ等しくな
るようにした前記サンプルホールド回路装置を提供せん
とするにある。
本発明は、入力端子と、第１スイッチ、第２スイッチ
と、第１コンデンサ、差動増幅器と、反転型第２増幅器
とを具えるサンプルホールド回路装置であって、前記第
２増幅器は、その入力端子を差動増幅器の出力端子に接
続し、前記サンプルホールド回路装置の入力端子を第１
スイッチを経て差動増幅器の入力端子に接続し、第２増
幅器の出力端子を第２スイッチを経て差動増幅器の入力
端子に接続して成るサンプルホールド回路装置におい
て、第１コンデンサを第１スイッチと差動増幅器の入力
端子との間に直列に接続し、差動増幅器の第２入力端子
を基準電圧源に接続し、さらに、前記サンプルホールド
回路装置は、第３増幅器を具え、その入力端子を第３ス
イッチを経て、差動増幅器の出力端子に接続し、その出
力端子を第４スイッチを経て、第１コンデンサと第１ス
イッチとの接続点に接続し、第３増幅器の入力端子と第
３増幅器の出力端子とを第２コンデンサを含む分路を経
て相互接続し、さらに前記サンプルホールド回路装置
は、第２増幅器の入力端子を差動増幅器の出力端子に接
続する第５スイッチを具え、 標本化期間中は、第１スイッチ、第２スイッチおよび第
５スイッチを閉成し、第３スイッチおよび第４スイッチ
を開成し、ホールド期間中は、第１スイッチ、第２スイ
ッチおよび第５スイッチを開成し、第３スイッチおよび
第４スイッチを閉成するようにしたことを特徴とする。
と、第１コンデンサ、差動増幅器と、反転型第２増幅器
とを具えるサンプルホールド回路装置であって、前記第
２増幅器は、その入力端子を差動増幅器の出力端子に接
続し、前記サンプルホールド回路装置の入力端子を第１
スイッチを経て差動増幅器の入力端子に接続し、第２増
幅器の出力端子を第２スイッチを経て差動増幅器の入力
端子に接続して成るサンプルホールド回路装置におい
て、第１コンデンサを第１スイッチと差動増幅器の入力
端子との間に直列に接続し、差動増幅器の第２入力端子
を基準電圧源に接続し、さらに、前記サンプルホールド
回路装置は、第３増幅器を具え、その入力端子を第３ス
イッチを経て、差動増幅器の出力端子に接続し、その出
力端子を第４スイッチを経て、第１コンデンサと第１ス
イッチとの接続点に接続し、第３増幅器の入力端子と第
３増幅器の出力端子とを第２コンデンサを含む分路を経
て相互接続し、さらに前記サンプルホールド回路装置
は、第２増幅器の入力端子を差動増幅器の出力端子に接
続する第５スイッチを具え、 標本化期間中は、第１スイッチ、第２スイッチおよび第
５スイッチを閉成し、第３スイッチおよび第４スイッチ
を開成し、ホールド期間中は、第１スイッチ、第２スイ
ッチおよび第５スイッチを開成し、第３スイッチおよび
第４スイッチを閉成するようにしたことを特徴とする。
本発明回路装置によれば、ホールド期間中、第３増幅器
の出力端子の電圧であるこの回路装置の出力電圧が、差
動増幅器のオフセット電圧の影響を殆んど受けず、標本
化期間中、この回路装置の出力電圧が直前のホールド期
間における出力電圧とほぼ等しくなるという利点があ
る。
の出力端子の電圧であるこの回路装置の出力電圧が、差
動増幅器のオフセット電圧の影響を殆んど受けず、標本
化期間中、この回路装置の出力電圧が直前のホールド期
間における出力電圧とほぼ等しくなるという利点があ
る。
本発明では、差動増幅器のオフセット電圧を除去するた
めのみに第２増幅器を使用するという着想に基づいてい
る。また、第２コンデンサを含む分路がその両端に接続
された第３増幅器は、次の標本化期間中、出力電圧を維
持するために使用する。
めのみに第２増幅器を使用するという着想に基づいてい
る。また、第２コンデンサを含む分路がその両端に接続
された第３増幅器は、次の標本化期間中、出力電圧を維
持するために使用する。
本発明の実施例において、前記第２増幅器および第３増
幅器を、これらの伝達特性がほぼ同一となるように構成
するようにしたことを特徴とする。
幅器を、これらの伝達特性がほぼ同一となるように構成
するようにしたことを特徴とする。
この改良には、標本化期間およびホールド期間のそれぞ
れと一致させて第２増幅器および第３増幅器を交互に用
いる場合に、これら両期間において差動増幅器のオフセ
ット電圧をほぼ等しくするという利点がある。又、これ
は標本化期間中、第３増幅器の出力端子における電圧が
このオフセット電圧に実際に影響を受けないことも意味
する。
れと一致させて第２増幅器および第３増幅器を交互に用
いる場合に、これら両期間において差動増幅器のオフセ
ット電圧をほぼ等しくするという利点がある。又、これ
は標本化期間中、第３増幅器の出力端子における電圧が
このオフセット電圧に実際に影響を受けないことも意味
する。
図面につき本発明の実施例を説明する。
第１図に示す本発明のサンプルホールド回路装置は入力
端子１を具え、この端子１をコンデンサ３の端子Ａにス
イッチ２を経て接続し、このコンデンサの他方の端子Ｂ
を差動増幅器５の非反転入力端子４に接続する。この差
動増幅器の反転入力端子６を基準電圧ＶＲの点に接続す
る。差動増幅器の出力端子を反転型第２増幅器８の入力
端子にスイッチ７を経て接続し、前記増幅器８の出力端
子をコンデンサ９によりその入力端子に接続する。この
出力端子を、さらに差動増幅器の非反転入力端子４にス
イッチ10を経て接続する。
端子１を具え、この端子１をコンデンサ３の端子Ａにス
イッチ２を経て接続し、このコンデンサの他方の端子Ｂ
を差動増幅器５の非反転入力端子４に接続する。この差
動増幅器の反転入力端子６を基準電圧ＶＲの点に接続す
る。差動増幅器の出力端子を反転型第２増幅器８の入力
端子にスイッチ７を経て接続し、前記増幅器８の出力端
子をコンデンサ９によりその入力端子に接続する。この
出力端子を、さらに差動増幅器の非反転入力端子４にス
イッチ10を経て接続する。
次に、差動増幅器５の出力端子を反転型第３増幅器12の
入力端子にスイッチ11経て接続し、この増幅器12はその
出力端子13をその入力端子にコンデンサ14を経て接続す
る。前記出力端子を、さらにコンデンサ３の端子Ａにス
イッチ15を経て接続する。出力端子13に接続される出力
端子16は、本回路装置の出力端子である。
入力端子にスイッチ11経て接続し、この増幅器12はその
出力端子13をその入力端子にコンデンサ14を経て接続す
る。前記出力端子を、さらにコンデンサ３の端子Ａにス
イッチ15を経て接続する。出力端子13に接続される出力
端子16は、本回路装置の出力端子である。
以下に本発明の回路装置の動作を説明する。アナログ電
圧ＶINを入力端子１に印加する。標本化期間中、スイッ
チ２，７および10を閉成し、他のスイッチを開放する、
ホールド期間中、スイッチ11および15を閉成し、他のス
イッチを開放させる。
圧ＶINを入力端子１に印加する。標本化期間中、スイッ
チ２，７および10を閉成し、他のスイッチを開放する、
ホールド期間中、スイッチ11および15を閉成し、他のス
イッチを開放させる。
標本化期間では、増幅器５は増幅器８に接続されて、電
圧フォロワを形成する。したがってコンデンサ３の端子
Ｂの電位がＶＢ＝ＶＲ＋Ｖoffsetとなり、このＶoffset
は差動増幅器５のオフセット電圧である。また、コンデ
ンサ３の端子Ａの電位ＶＡはＶINであるため、コンデン
サ３の両端における電圧はＶＣ＝ＶIN−（ＶＲ＋Ｖ
offset）となる。
圧フォロワを形成する。したがってコンデンサ３の端子
Ｂの電位がＶＢ＝ＶＲ＋Ｖoffsetとなり、このＶoffset
は差動増幅器５のオフセット電圧である。また、コンデ
ンサ３の端子Ａの電位ＶＡはＶINであるため、コンデン
サ３の両端における電圧はＶＣ＝ＶIN−（ＶＲ＋Ｖ
offset）となる。
続くホールド期間では、増幅器８を増幅５から断路し、
増幅器12を増幅器５に接続する。したがって、コンデン
サ３の端子Ａ（第１図参照）が第３増幅器12の出力端子
13に接続されるため、差動増幅器５への入力電圧が変化
する。しかし、コンデンサ３の電荷は同一に維持させ
る。それ故、コンデンサ３の端子電圧ＶＣも同一に維持
させる。
増幅器12を増幅器５に接続する。したがって、コンデン
サ３の端子Ａ（第１図参照）が第３増幅器12の出力端子
13に接続されるため、差動増幅器５への入力電圧が変化
する。しかし、コンデンサ３の電荷は同一に維持させ
る。それ故、コンデンサ３の端子電圧ＶＣも同一に維持
させる。
出力端子13の電位即ち出力端子16の電位Ｖout は、端子
Ｂの電位ＶＢが標本化期間中の値ＶＲ＋Ｖoffsetに回復
するまで変化する。これは、コンデンサ３の端子Ａの電
位即ち出力端子16の電位が前のホールド期間中の電圧値
ＶINに回復することをも意味している。
Ｂの電位ＶＢが標本化期間中の値ＶＲ＋Ｖoffsetに回復
するまで変化する。これは、コンデンサ３の端子Ａの電
位即ち出力端子16の電位が前のホールド期間中の電圧値
ＶINに回復することをも意味している。
何故ならば、 ＶＡ＝Ｖout＝ＶＢ＋ＶＣ ＝ＶＲＶoffset＋Ｖin−（ＶＲ＋Ｖoffset） ＝Ｖin である。
標本化期間中のオフセツトは、ホールド期間中の等オフ
セツト電圧によってキャンセルされる。このキャンセル
は、第２増幅器(8) と第３増幅器(12)が実質的に等しい
構成を具えていれば、最適値に達することになる。
セツト電圧によってキャンセルされる。このキャンセル
は、第２増幅器(8) と第３増幅器(12)が実質的に等しい
構成を具えていれば、最適値に達することになる。
コンデンサ14を設けることにより、出力端子16の電圧Ｖ
INが次の標本化期間中維持される。この動作を第２図に
つき説明する。
INが次の標本化期間中維持される。この動作を第２図に
つき説明する。
この第２図は、本発明の実施例を示し、第１図の素子と
対応する回路素子には同一符号を付して示す。コンデン
サを含む３個の増幅器を個々のブロックで示す。
対応する回路素子には同一符号を付して示す。コンデン
サを含む３個の増幅器を個々のブロックで示す。
差動増幅器５は差動対として配設された２個のＮチャン
ネル MOSトランジスタ34，35を具え、これらのソース共
通端子を電流発生源36を経て負の給電端子31に接続す
る。トランジスタ34のゲートをコンデンサ３に接続し、
トランジスタ35のゲートを基準電圧ＶＲの点に接続す
る。トランジスタ34のドレインを差動増幅器５の出力端
子に、Ｐチャンネル MOSトランジスタ32，33を具えるカ
レント・ミラー回路を経て接続し、トランジスタ35のド
レインを前記出力端子に直接接続する。スイッチ７によ
り前記出力端子を、電流発生源41が負荷されたＰチャン
ネル MOSトランジスタ40を具える増幅器８の入力端子に
接続することができる。この増幅器の出力端子を直列配
置の抵抗37およびコンデンサ９を経て入力端子に帰還す
る。抵抗37は増幅器の安定性を改善するために使用す
る。
ネル MOSトランジスタ34，35を具え、これらのソース共
通端子を電流発生源36を経て負の給電端子31に接続す
る。トランジスタ34のゲートをコンデンサ３に接続し、
トランジスタ35のゲートを基準電圧ＶＲの点に接続す
る。トランジスタ34のドレインを差動増幅器５の出力端
子に、Ｐチャンネル MOSトランジスタ32，33を具えるカ
レント・ミラー回路を経て接続し、トランジスタ35のド
レインを前記出力端子に直接接続する。スイッチ７によ
り前記出力端子を、電流発生源41が負荷されたＰチャン
ネル MOSトランジスタ40を具える増幅器８の入力端子に
接続することができる。この増幅器の出力端子を直列配
置の抵抗37およびコンデンサ９を経て入力端子に帰還す
る。抵抗37は増幅器の安定性を改善するために使用す
る。
増幅器12は、Ｐチャンネル MOSトランジスタ53を具え、
このトランジスタは、スイッチ11が閉成している場合
に、増幅器５の出力端子により直接駆動される。Ｎチャ
ンネル MOSトランジスタ55を、トランジスタ53と直列に
配置し、トランジスタ53と逆位相で駆動する。この目的
のため、増幅器12は、Ｐチャンネル MOSトランジスタ51
および52を有する第１カレント・ミラー回路を具える。
この第１カレント・ミラー回路の電流利得は、例えば２
とする。このカレント・ミラー回路の入力端子を電流発
生源56と、トランジスタ53に並列に配設されたＰチャン
ネル MOSトランジスタ50のドレインとに接続する。この
トランジスタ50の面積は、例えば、トランジスタ53の面
積の 1/5とする。第１カレント・ミラー回路の出力端子
を、トランジスタ54，55を有する第２カレント・ミラー
回路の入力端子に接続する。この第２カレント・ミラー
回路の電流利得は、例えば10とする。増幅器12の出力端
子13を増幅器12の入力端子に、直列配置の抵抗57および
コンデンサ14を経て接続する。抵抗57増幅器の安定性を
改善するために使用する。
このトランジスタは、スイッチ11が閉成している場合
に、増幅器５の出力端子により直接駆動される。Ｎチャ
ンネル MOSトランジスタ55を、トランジスタ53と直列に
配置し、トランジスタ53と逆位相で駆動する。この目的
のため、増幅器12は、Ｐチャンネル MOSトランジスタ51
および52を有する第１カレント・ミラー回路を具える。
この第１カレント・ミラー回路の電流利得は、例えば２
とする。このカレント・ミラー回路の入力端子を電流発
生源56と、トランジスタ53に並列に配設されたＰチャン
ネル MOSトランジスタ50のドレインとに接続する。この
トランジスタ50の面積は、例えば、トランジスタ53の面
積の 1/5とする。第１カレント・ミラー回路の出力端子
を、トランジスタ54，55を有する第２カレント・ミラー
回路の入力端子に接続する。この第２カレント・ミラー
回路の電流利得は、例えば10とする。増幅器12の出力端
子13を増幅器12の入力端子に、直列配置の抵抗57および
コンデンサ14を経て接続する。抵抗57増幅器の安定性を
改善するために使用する。
電流発生源56からの電流を、25μＡとする場合には、抵
抗57およびコンデンサ14を経て負帰還することにより、
入力端子の電圧は、トランジスタ53および55を入れる零
入力電流がほぼ100 μＡとなるような電圧となる。電流
発生源56からの電流をトランジスタ50および51の間で適
宜分配して、トランジスタ50に流れる電流が50μＡとな
るようにする。増幅器12の入力端子に印加される電圧
は、トランジスタ50が遮断され且つトランジスタ51に電
流発生源56からの全電流が流れるようになるまで増大さ
せることができる。したがって、最大出力電流は 500μ
Ａとなり、この電流は、零入力電流と比べて大きなもの
となる。
抗57およびコンデンサ14を経て負帰還することにより、
入力端子の電圧は、トランジスタ53および55を入れる零
入力電流がほぼ100 μＡとなるような電圧となる。電流
発生源56からの電流をトランジスタ50および51の間で適
宜分配して、トランジスタ50に流れる電流が50μＡとな
るようにする。増幅器12の入力端子に印加される電圧
は、トランジスタ50が遮断され且つトランジスタ51に電
流発生源56からの全電流が流れるようになるまで増大さ
せることができる。したがって、最大出力電流は 500μ
Ａとなり、この電流は、零入力電流と比べて大きなもの
となる。
すでに第１図につき説明したように、スイッチ７および
11を交互に適宜閉成して、電圧がコンデンサ９およびコ
ンデンサ14に交互に供給されるようにする。
11を交互に適宜閉成して、電圧がコンデンサ９およびコ
ンデンサ14に交互に供給されるようにする。
コンデンサ14に印加される電圧は、標本化帰還中、その
値に保持される。したがって、出力端子13における電位
は標本化帰還中に保持される。
値に保持される。したがって、出力端子13における電位
は標本化帰還中に保持される。
本例において、基準電圧ＶＲをほぼ5Vとした場合の回路
構成部品の数値例を以下に示す。
構成部品の数値例を以下に示す。
コンデンサ３……………………約１０pF コンデンサ９……………………約１０pF コンデンサ14……………約１０pF 抵 抗 37……………約２０KΩ 抵 抗 56……………約２０KΩ 電流発生源36および41……約２０μＡ スイッチ２，７，10および15は、例えば固体スイッチン
グ装置とすることもできる。スイッチ２および15を組合
せて切換スイッチを形成することもできる。
グ装置とすることもできる。スイッチ２および15を組合
せて切換スイッチを形成することもできる。
第２図の例において、反転増幅器８のスイッチオン状態
において、差動増幅器のオフセット電圧を、増幅器12の
スイッチオン状態におけるものにほぼ等しくする。これ
は、増幅器８および12の伝達特性がほぼ同一であるため
である。
において、差動増幅器のオフセット電圧を、増幅器12の
スイッチオン状態におけるものにほぼ等しくする。これ
は、増幅器８および12の伝達特性がほぼ同一であるため
である。
図に示す回路装置により、（端子１での）アナログ電圧
は、（端子16での）標本化電圧に変換し、この電圧変換
は、差動増幅器５のオフセット電圧を極めて影響され易
く、一方では、標本化期間中、標本換電圧が直前のホー
ルド期間における電圧値に維持される。
は、（端子16での）標本化電圧に変換し、この電圧変換
は、差動増幅器５のオフセット電圧を極めて影響され易
く、一方では、標本化期間中、標本換電圧が直前のホー
ルド期間における電圧値に維持される。
第１図は本発明のサンプルホールド回路の基本回路図、 第２図は第１図に示すサンプルホールド回路装置の実施
例を示す詳細回路図である。 １……入力端子、2,7,10,11,15……スイッチ 3,9,14……コンデンサ、５……差動増幅器 8,12……反転型増幅器、16……出力端子
例を示す詳細回路図である。 １……入力端子、2,7,10,11,15……スイッチ 3,9,14……コンデンサ、５……差動増幅器 8,12……反転型増幅器、16……出力端子
Claims (2)
- 【請求項１】入力端子(1) と、第１スイッチ(2) と、第
２スイッチ(10)と、第１コンデンサ(3) と、差動増幅器
(5) と、反転型第２増幅器(8) とを具えるサンプルホー
ルド回路装置であって、 前記第２増幅器(8) は、その入力端子を差動増幅器(5)
の出力端子に接続し、前記サンプルホールド回路装置の
入力端子を第１スイッチ(2) を経て差動増幅器(5) の入
力端子(4)に接続し、 第２増幅器(8) の出力端子を第２スイッチ(10)を経て差
動増幅器(5) の入力端子(4) に接続して成るサンプルホ
ールド回路装置において、 第１コンデンサ(3) を第１スイッチ(2) と差動増幅器
(5) の入力端子(4) との間に直列に接続し、差動増幅器
(5) の第２入力端子(6)を基準電圧源に接続し、さら
に、前記サンプルホールド回路装置は、第３増幅器(12)
を具え、その入力端子を第３スイッチ(11)を経て、差動
増幅器(5) の出力端子に接続し、その出力端子(13)を第
４スイッチ(15)を経て、第１コンデンサ(3) と第１スイ
ッチ(2) との接続点に接続し、第３増幅器(12)の入力端
子と第３増幅器(12)の出力端子(13)とを第２コンデンサ
(14)を含む分路を経て相互接続し、さらに前記サンプル
ホールド回路装置は、第２増幅器(8) の入力端子を差動
増幅器(5) の出力端子に接続する第５スイッチ(7) を具
え、 標本化期間中は、第１スイッチ(2) 、第２スイッチ(10)
および第５スイッチ(7) を閉成し、第３スイッチ(11)お
よび第４スイッチ(15)を開成し、 ホールド期間通は、第１スイッチ(2) 、第２スイッチ(1
0)および第５スイッチ(7) を開成し、第３スイッチ(11)
および第４スイッチ(15)を閉成するようにしたことを特
徴とするサンプルホールド回路装置。 - 【請求項２】前記第２増幅器および第３増幅器を、これ
らの伝達特性がほぼ同一となるように構成するようにし
たことを特徴とする特許請求の範囲第１項記載のサンプ
ルホールド回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501492A NL8501492A (nl) | 1985-05-24 | 1985-05-24 | Bemonster- en houd-schakelinrichting. |
| NL8501492 | 1985-05-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61273796A JPS61273796A (ja) | 1986-12-04 |
| JPH0634359B2 true JPH0634359B2 (ja) | 1994-05-02 |
Family
ID=19846036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61118439A Expired - Lifetime JPH0634359B2 (ja) | 1985-05-24 | 1986-05-24 | サンプルホ−ルド回路装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US4672239A (ja) |
| EP (1) | EP0205201B1 (ja) |
| JP (1) | JPH0634359B2 (ja) |
| KR (1) | KR940010421B1 (ja) |
| CA (1) | CA1246158A (ja) |
| DE (1) | DE3667350D1 (ja) |
| NL (1) | NL8501492A (ja) |
| SG (1) | SG87390G (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962325A (en) * | 1988-09-09 | 1990-10-09 | Analog Devices, Inc. | Sample-hold amplifier circuit |
| EP0400725B1 (en) * | 1989-05-29 | 1994-11-30 | Koninklijke Philips Electronics N.V. | Sample-and-hold device |
| WO1991005350A1 (en) * | 1989-09-26 | 1991-04-18 | Analog Devices, Inc. | Current mode sample-and-hold amplifier |
| US5495192A (en) * | 1992-02-10 | 1996-02-27 | Yozan Inc. | Sample hold circuit |
| JP2944302B2 (ja) * | 1992-05-27 | 1999-09-06 | 株式会社沖エル・エス・アイ・テクノロジ関西 | サンプリング回路 |
| JP2945805B2 (ja) * | 1992-10-01 | 1999-09-06 | 松下電器産業株式会社 | Ａ／ｄ変換器 |
| EP0632466B1 (en) * | 1993-06-02 | 1999-09-15 | Canon Kabushiki Kaisha | Signal processing apparatus |
| US5532624A (en) * | 1995-01-31 | 1996-07-02 | At&T Corp. | High-speed and accurate sample and hold circuits |
| US6262610B1 (en) * | 1999-08-25 | 2001-07-17 | National Semiconductor Corporation | Voltage sample and hold circuit for low leakage charge pump |
| KR100436127B1 (ko) * | 2000-06-28 | 2004-06-14 | 주식회사 하이닉스반도체 | 센스앰프를 포함하는 반도체 메모리 장치 및 센스앰프구동 방법 |
| EP1689075B1 (en) * | 2005-02-03 | 2018-07-11 | Texas Instruments Inc. | Multi-stage amplifier to reduce pop noise |
| JP2006216205A (ja) * | 2005-02-07 | 2006-08-17 | Denso Corp | サンプルホールド回路 |
| JP5191214B2 (ja) * | 2006-12-21 | 2013-05-08 | セイコーインスツル株式会社 | コンパレータ回路 |
| JP2010010921A (ja) * | 2008-06-25 | 2010-01-14 | Fujitsu Ltd | Ａｄ変換装置及びａｄ変換方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3516002A (en) * | 1967-05-02 | 1970-06-02 | Hughes Aircraft Co | Gain and drift compensated amplifier |
| US4119960A (en) * | 1977-02-11 | 1978-10-10 | Siliconix Incorporated | Method and apparatus for sampling and holding an analog input voltage which eliminates offset voltage error |
| US4209717A (en) * | 1977-11-07 | 1980-06-24 | Litton Industrial Products, Inc. | Sample and hold circuit |
| DE3049671A1 (en) * | 1979-09-27 | 1982-02-25 | American Micro Syst | Sample and hold circuit with offset cancellation |
| JPS58187015A (ja) * | 1982-04-26 | 1983-11-01 | Nippon Telegr & Teleph Corp <Ntt> | スイツチト・キヤパシタ回路 |
| US4546324A (en) * | 1982-12-27 | 1985-10-08 | Intersil, Inc. | Digitally switched analog signal conditioner |
-
1985
- 1985-05-24 NL NL8501492A patent/NL8501492A/nl not_active Application Discontinuation
-
1986
- 1986-05-09 US US06/861,161 patent/US4672239A/en not_active Expired - Fee Related
- 1986-05-21 CA CA000509659A patent/CA1246158A/en not_active Expired
- 1986-05-21 EP EP86200877A patent/EP0205201B1/en not_active Expired
- 1986-05-21 DE DE8686200877T patent/DE3667350D1/de not_active Expired - Lifetime
- 1986-05-22 KR KR1019860003989A patent/KR940010421B1/ko not_active IP Right Cessation
- 1986-05-24 JP JP61118439A patent/JPH0634359B2/ja not_active Expired - Lifetime
-
1987
- 1987-05-22 US US07/053,770 patent/US4764689A/en not_active Expired - Fee Related
-
1990
- 1990-10-25 SG SG873/90A patent/SG87390G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| NL8501492A (nl) | 1986-12-16 |
| KR860009428A (ko) | 1986-12-22 |
| SG87390G (en) | 1990-12-21 |
| JPS61273796A (ja) | 1986-12-04 |
| DE3667350D1 (de) | 1990-01-11 |
| US4672239A (en) | 1987-06-09 |
| EP0205201A1 (en) | 1986-12-17 |
| CA1246158A (en) | 1988-12-06 |
| EP0205201B1 (en) | 1989-12-06 |
| US4764689A (en) | 1988-08-16 |
| KR940010421B1 (ko) | 1994-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841310A (en) | Current-to-voltage integrator for analog-to-digital converter, and method | |
| EP0916181B1 (en) | Voltage to current converter for high frequency applications | |
| JPH0634359B2 (ja) | サンプルホ−ルド回路装置 | |
| EP0030824A1 (en) | An integrator with a switched capacitor and its use in a filter | |
| EP0028932A1 (en) | Folded-cascode amplifier arrangement with cascode load means | |
| US5847601A (en) | Switched capacitor common mode feedback circuit for differential operational amplifier and method | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| JP3204132B2 (ja) | 駆動回路 | |
| US4068182A (en) | Direct-coupled cascade amplifier with automatically adjusted quiescent output signal level | |
| JP3082090B2 (ja) | 積分器回路 | |
| US4249095A (en) | Comparator, sense amplifier | |
| JPS6161298A (ja) | サンプルホールド回路 | |
| JPH0434239B2 (ja) | ||
| US4371844A (en) | Differential load circuit equipped with field-effect transistors | |
| JP2707471B2 (ja) | 集積回路用のサンプルホールド増幅器 | |
| US6049247A (en) | Low-voltage common source switched-capacitor amplifier | |
| JPH06232706A (ja) | 比較器 | |
| JPH11513168A (ja) | 電流メモリ | |
| JP3396580B2 (ja) | Ｍｏｓスイッチング回路 | |
| JPS60213108A (ja) | 増幅回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JPH0422479Y2 (ja) | ||
| US4099251A (en) | Analog accumulator memory device | |
| JP3033346B2 (ja) | サンプルホールド回路 | |
| JPH0340300A (ja) | サンプルホールド回路 |