DE3049671A1 - Sample and hold circuit with offset cancellation - Google Patents
Sample and hold circuit with offset cancellationInfo
- Publication number
- DE3049671A1 DE3049671A1 DE19803049671 DE3049671A DE3049671A1 DE 3049671 A1 DE3049671 A1 DE 3049671A1 DE 19803049671 DE19803049671 DE 19803049671 DE 3049671 A DE3049671 A DE 3049671A DE 3049671 A1 DE3049671 A1 DE 3049671A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- line
- capacitor
- transistors
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
AMERICAN MICROSYSTEMSAMERICAN MICROSYSTEMS
(PCT/US 80/01130)(PCT / US 80/01130)
Momentanwertspeicher ohne OffsetspannungInstantaneous value memory without offset voltage
Die Erfindung bezieht sich auf Operationsverstärker und ;-. spezieller auf einen verbesserten Operationsverstärkerspannungsgesteuerten Momentanwertspeicher, der als integrierter monolithischer Schaltkreis ohne externe Bau- ^ teile aufgebaut werden kann.The invention relates to operational amplifiers and; more specifically to an improved operational amplifier voltage controlled instantaneous value memory, which as integrated monolithic circuit can be constructed without external components.
Operationsverstärker nach Art eines Momentanwertspeichers (sample and hold) werden in Systemen der Datenacquisition und der Datenumwandlung (digital in analog oder analog in digital) verwendet, nämlich wo die Notwendigkeit besteht, eine Signalspannung abzufragen und diese Spannung für eine gewisse Zeitdauer zu speichern. Ein Problem, das mit solchen Schaltungen entstanden ist, betraf die damit verbundene Offsetspannung des konventionellen Momentänwertspeichers und deren Temperaturabhängigkeit. Die Offsetspannung ist definiert als der Wert der Ausgangsspannung der bei gegebener Temperatur beim Abfragen einer Eingangsspannung des Wertes Null auftritt.Operational amplifier in the manner of an instantaneous value memory (sample and hold) are used in data acquisition and data conversion systems (digital to analog or analog to digital), namely where there is a need to query a signal voltage and store this voltage for a certain period of time. A problem with such Circuits was created, concerned the associated offset voltage of the conventional instantaneous value memory and their temperature dependence. The offset voltage is defined as the value of the output voltage at the given Temperature occurs when querying an input voltage of the value zero.
Bei Momentanwertspeicher-Operationsverstärkern ist es erwünscht, diese Offsetspannung zu beseitigen, weil sie Fehler in das abzufragende Signal bringt. Außerdem ist diese Temperaturabhängigkeit der Offsetspannung ein temperaturabhängiger Fehler und daher zum Zeitpunkt der Herstellung nicht absolut vorauszubestimmen.In instantaneous memory operational amplifiers, it is desirable to eliminate this offset voltage because it Brings errors in the signal to be queried. In addition, this temperature dependency of the offset voltage is a temperature-dependent error and therefore cannot be absolutely determined in advance at the time of manufacture.
In früheren Momentanwertspeichern hat man die Beseitigung der Offsetspannung dadurch erreicht, daß man ein externes Trimmen unter Verwendung externer Widerstände vorgesehen hat.In earlier instantaneous value memories, the offset voltage was eliminated by using an external Trimming using external resistors.
230608/0025230608/0025
Jedoch eine solche Trimmeinrichtung für die Offsetspannung war nur gut für die Temperatur, bei der dieses Trimmen vorgenommen worden war und dementsprechend waren Temperaturänderungen der Offsetspannung nicht zu berichtigen.However, such a trimming device for the offset voltage was only good for the temperature at which this trimming was carried out had been made and, accordingly, were temperature changes the offset voltage not to be corrected.
Es ist ein genereller Gesichtspunkt der vorliegenden Erf in- ".'. : dung, einen verbesserten Momentanwertspeicher (sample and ."". hold), der auf einem Operationsverstärker beruht, anzugeben."!**It is a general aspect of the present Erf domestic "'..-Making, (sample and. An improved instantaneous value memory""hold.), Based on an operational amplifier to provide" **.!
Es ist ein anderer Gesichtspunkt der vorliegenden Erfindung,, einen Momentanwertspeicher-Operationsverstärker zu schaffen," bei dem .".'.It is another aspect of the present invention, to create a instantaneous value storage operational amplifier "at the.". '.
(1) die normalerweise mit solcher Schaltung verbundene Offsetspannung beseitigt ist, ohne daß äußere Schalt- :**··- kreise erforderlich sind;(1) those normally associated with such circuit Offset voltage is eliminated without external switching: ** ·· - circles are required;
(2) der Effekt der Temperaturabhängigkeit der Offsetspannung beseitigt ist; und(2) the effect of the temperature dependence of the offset voltage is eliminated; and
(3) die Effekte langzeitiger Drift der Offsetspannung beseitigt sind.(3) eliminates the effects of long term offset voltage drift are.
Ein anderer Gesichtspunkt der vorliegenden Erfindung ist, einen Operationsverstärker-Momentanwertspeicher anzugeben, der mit einer Gleichtakt-Eingangsspannung des Wertes Null (zero common mode input voltage) arbeiten kann, wodurch dessen Designerfordernisse vereinfacht sind.Another aspect of the present invention is specify an operational amplifier instantaneous value memory, which can work with a common mode input voltage of the value zero (zero common mode input voltage), whereby whose design requirements are simplified.
Ein noch anderer Gesichtspunkt der vorliegenden Erfindung ist, einen Operationsverstärker-Momentanwertspeicher zu schaffen, der speziell für die Realisierung als integrierte MOS-Halbleiterschaltung ohne äußere Bauteile angepaßt ist.Yet another aspect of the present invention is to create an operational amplifier instantaneous value memory that is specially designed for implementation as an integrated MOS semiconductor circuit is adapted without external components.
Kurz gefaßt besteht, die vorliegende Erfindung in einem Momentanwertspeicher-Operationsverstärker, der zusammengesetzt ist aus einem Verstärker mit Vorspannungsteil,In short, the present invention consists in one Instantaneous value storage operational amplifier that is composed consists of an amplifier with a bias part,
230608/0025230608/0025
einer Konstantstromquelle für einen Differentialverstärker-Schaltungsteil und einer Ausgangsstufe, die alle zwischen gemeinsamen Versorgungsleitungen liegen/ die wiederum die V^^- und V0„-Spannungsversorgung liefern.a constant current source for a differential amplifier circuit part and an output stage, all of which are between common supply lines / which in turn supply the V ^^ - and V 0 "voltage supply.
JJlJ DOJJlJ THU
Die Eingangsleitung zum negativen Anschluß des Operationsverstärkers ist als erstes über einen ersten Transistor angeschlossen, dessen Gate mit einer "Abfrage"-Taktquelle ("sample" clock source) verbunden ist. Zwischen diesem · Schalttransistor und dem negativen Eingangsanschluß ist ; ein Kondensator angeschlossen. Vom Ausgang des Operationsverstärkers kommt eine Rückkopplungsleitung, die parallel ': an einen zweiten und einen dritten Transistor angeschlossen ■ ist. Dieser zweite Transistor ist zwischen dem Kondensator und dem negativen Eingangsanschluß des Operationsverstärkers mit der Eingangsleitung verbunden. Sein Gate-Anschluß ist ebenfalls mit der "Abfrage"-Taktquelle verbunden. Der dritte Transistor ist zwischen dem ersten Transistor und dem Kondensator mit der Eingangsleitung verbunden und dessen Gate-Anschluß ist mit der "Speicher"-Taktquelle ("hold" clock source) verbunden. Wenn der "Abfrage"-Takt zugeführt wird, bzw. eingeht, um den ersten Transistor und den zweiten Transistor zu öffnen bzw. auf Durchgang zu bringen, wird die Offsetspannung über die Ausgangsrückkopplung des Operationsverstärkers am Schaltungspunkt zwischen dem Kondensator und dessen negativem Eingangsanschluß gespeichert. Gleichzeitig lfegt das Eingangssignal V._ am äußersten Schaltungspunkt zwischen dem Kondensator und dem ersten Transistor vor. Nachfolgend wenn das Abfragesignal endet und die Transistoren eins und zwei gesperrt werden, geht das gespeicherte Signal an den Gate-Anschluß des dritten Transistors und am äußeren Schaltungspunkt wird die Ausgangsspannung auf den Wert von V. gezwungen. Auf diese Weise wird V._ abgefragt und gespeichert und die Offsetspannung des Operationsverstärkers ist beseitigt. Wenn der zweite Transistor relativ kleine Geometrie hat bzw. klein ist und die Kapazität einen relativ großen Wert hat, kann die Offsetspannung die durch SchalterübersprechenThe input lead to the negative terminal of the operational amplifier is first connected via a first transistor, the gate of which is connected to a "query" clock source ("sample" clock source) is connected. Between this · switching transistor and the negative input terminal is; a capacitor connected. From the output of the operational amplifier comes a feedback line that runs in parallel ': connected to a second and a third transistor ■ is. This second transistor is between the capacitor and the negative input terminal of the operational amplifier connected to the input line. Its gate is also connected to the "polling" clock source. The third The transistor is connected between the first transistor and the capacitor to the input line and its gate connection is connected to the "memory" clock source ("hold" clock source). When the "query" clock is supplied, or is received to open the first transistor and the second transistor or to bring them through the offset voltage across the output feedback of the operational amplifier stored at the node between the capacitor and its negative input terminal. At the same time, the input signal V._ is at its extreme Junction point between the capacitor and the first transistor. Subsequent when the interrogation signal ends and transistors one and two are blocked, the stored signal goes to the gate terminal of the third Transistor and at the outer circuit point the output voltage is forced to the value of V. To this V._ is queried and stored and the offset voltage of the operational amplifier is eliminated. If the second transistor has a relatively small geometry or is small and the capacitance has a relatively large value, the offset voltage can crosstalk through the switch
2 30608/00252 30608/0025
-S--S-
(d. h. wenn der zweite Transistor gesperrt wird) verursacht wird, genügend klein gehalten werden. Ein solcher Verstärker der dazu gezwungen ist, mit Gleichtaktspannung des Wertes Null zu arbeiten, hat wesentliche Vorteile, wenn er als integrierter MOS-Operationsverstärker realisiert wird, und zwar durch Vereinfachung der Designerfordernisse am Ope- "" rationsverstärker. Der erste, zweite und dritte Transistor -" können durch komplementäre Einrichtungen ersetzt werden, d.h. ein jeder Transistor kann ersetzt werden durch einen :"(i.e. when the second transistor is turned off) will be kept sufficiently small. Such an amplifier that is forced to use common mode voltage of the value Working zero has significant advantages when implemented as an integrated MOS operational amplifier, and by simplifying the design requirements on the ope- "" ration booster. The first, second and third transistor - " can be replaced by complementary facilities, i.e. each transistor can be replaced by one: "
11 ψψ
P-Kanal- und einen N-Kanal-Transistor, die parallel mitein-, ander verbunden sind. Dies gibt der Einrichtung weitere Möglichkeiten der Signalverarbeitung, weil komplementäre Ein- *' richtungen in der Lage sind, bipolare Signale zu verarbeiten. P-channel and one N-channel transistor, which are connected in parallel with one another. This gives the device further possibilities for signal processing because complementary inputs * 'devices are able to handle bipolar signals.
Andere Gesichtspunkte, Vorteile und Merkmale der Erfindung werden aus der nachfolgenden detaillierten Beschreibung eines bevorzugten Ausführungsbeispiels ersichtlich, das anhand der beigefügten Figuren erläutert wird.Other aspects, advantages, and features of the invention will become apparent from the detailed description below of a preferred embodiment, which is explained with reference to the accompanying figures.
Fig. 1 zeigt ein Schematisches Blockschaltbild eines erfindungsgemäßen Momentanwertspeichers, der auf einem Operationsverstärker beruht.1 shows a schematic block diagram of an instantaneous value memory according to the invention, which is based on an operational amplifier is based.
Fig. 2 zeigt ein Spannungs-Zeit-Diagramm mit den Wellenformen bzw. Signalformen für die drei Steuertransistoren der Schaltung nach Fig. 1A undFig. 2 shows a voltage-time diagram with the waveforms and waveforms for the three control transistors of the circuit of FIGS. 1A and
Fig. 3 zeigt ein ins Detail gehendes Schaltbild einer Schaltung nach Fig. 1.Fig. 3 shows a detailed circuit diagram of a Circuit according to FIG. 1.
2 30608/00252 30608/0025
Fig. 1 zeigt einen Momentanwertspeicher 10, der auf einem Operationsverstärker beruht und das Prinzip der vorliegenden Erfindung verkörpert. Allgemein gesehen umfaßt dieser einen Operationsverstärker 11. Dieser hat einen positiven ;' Eingang, der über die Leitung 12 mit Masse verbunden ist, ■;" er hat einen negativen Eingang, der mit einer Leitung 14 verbunden ist und er hat einen Ausgangsanschluß 16. Ein : Eingangsanschluß 15, der eine Signalspannung von einer spannungsgesteuerten Signalquelle V. liefert, ist mit dem Source-Anschluß eines ersten Transistors 18 verbunden. -' Dessen Drain-Anschluß ist mit der einen Seite eines Kondensators 20 verbunden. Die andere Seite dieses Kondensators* ist mit dem negativen Eingang des Operationsverstärkers verbunden.1 shows an instantaneous value memory 10 which is based on an operational amplifier and which embodies the principle of the present invention. Generally speaking, this comprises an operational amplifier 11. This has a positive; Input, which is connected to ground via line 12, has a negative input, which is connected to a line 14 and has an output connection 16. A: input connection 15, which supplies a signal voltage from a voltage-controlled signal source V. is connected to the source terminal of a first transistor 18 is connected -.. 'whose drain terminal is connected to one side of a capacitor 20. the other side of this capacitor * is connected to the negative input of the operational amplifier.
Eine Rückkopplungsleitung 22 geht von dem Ausgangsanschluß 16 an den Drain-Anschluß eines zweiten Transistors 24 und parallel dazu auch an den Drain-Anschluß eines dritten Transistors 26. Der andere Source-Anschluß des Transistors 24 ist mit einem zwischen dem Kondensator und dem negativen Eingang gelegenen Schaltungspunkt 28 der Leitung 14 verbunden. Der Source-Anschluß des dritten Transistors 26 ist mit einem zwischen dem ersten Transistor und dem Kondensator gelegenen Schaltungspunkt 30 verbunden.A feedback line 22 goes from the output terminal 16 to the drain terminal of a second transistor 24 and parallel to this also to the drain connection of a third transistor 26. The other source connection of the transistor 24 is connected to a node 28 of the line 14 located between the capacitor and the negative input. The source of the third transistor 26 is connected to one between the first transistor and the capacitor located node 30 connected.
Die generelle Betriebsweise des Schaltkreises 10 wird anhand des Diagramms der Fig. 2 erläutert. Wie dargestellt, gehen in der Abfragephase die Spannungswerte V_ und V1 zunächst an die Gate-Anschlüsse der Transistoren 24 und 18, um diese Transistoren zu öffnen. Hinzuweisen ist darauf, daß der Spannungswert V3 zeitlich dem Spannungswert V1 etwas vorangeht. Dies deshalb, weil der Transistor 26 gesperrt sein muß bevor der Transistor 24 öffnet, so daß die Offsetspannung gespeichert und am Schaltungspunkt 28 beibehalten wird, bevor der Transistor 24 gesperrt wird.The general mode of operation of the circuit 10 is explained with the aid of the diagram in FIG. 2. As shown, in the query phase the voltage values V_ and V 1 are first applied to the gate connections of the transistors 24 and 18 in order to open these transistors. It should be pointed out that the voltage value V 3 precedes the voltage value V 1 somewhat in time. This is because transistor 26 must be blocked before transistor 24 opens, so that the offset voltage is stored and maintained at node 28 before transistor 24 is blocked.
230608/0025230608/0025
Mit geöffnetem Transistor wird die Offsetspannung des Operationsverstärkers 10 am Schaltungspunkt 28 zwischen dem Kondensator 20 und dem negativen Eingang gespeichert. Das Signal V. wird am Schaltungspunkt 30 zwischen dem Kondensator und dem ersten Transistor 18 gespeichert. Nunmehr fällt die Spannung V, weg, gefolgt von der Spannung :*. V1. Eine an den dritten Transistor 26 angelegte Spannung V2 öffnet wenn V1 abgeschaltet ist und dies verbindet den "' Ausgang mit dem Schaltungspunkt 30. Damit wird die Ausgangs-^" spannung auf den Wert von V. am Schaltungspunkt 30 gebracht (bevor V1 weggefallen ist). Auf diese Weise wird der Span- ' nungswert V. abgefragt und gespeichert und die Off set- ■ .·'· spannung des Operationsverstärkers ist beseitigt. Eine gewisse restliche Offsetspannung verbleibt, woran eine -"" kapazitive Einspeisung von V3 über die parasitäre Gate-Uberlappungs-Kapazität des Transistors 24 schuld ist. Dieser Wert kann jedoch minimalisiert werden, indem man einen P-Kanal- und einen N-Kanal-Transistor mit komplementärer Taktsteuerung verwendet und dadurch daß man relativ große Kapazität des Kondensators 20 vorsieht.With the transistor open, the offset voltage of the operational amplifier 10 is stored at the node 28 between the capacitor 20 and the negative input. The signal V. is stored at the node 30 between the capacitor and the first transistor 18. The voltage V, now drops, followed by the voltage: *. V 1 . A voltage V 2 applied to the third transistor 26 opens when V 1 is switched off and this connects the "'output to the node 30. This brings the output voltage to the value of V. at the node 30 (before V 1 has been dropped). In this way, the voltage value V. is queried and stored and the offset voltage of the operational amplifier is eliminated. A certain residual offset voltage remains, which is due to a - "" capacitive supply of V 3 via the parasitic gate overlap capacitance of the transistor 24. However, this value can be minimized by using a P-channel and an N-channel transistor with complementary timing control and by providing a relatively large capacitance of the capacitor 20.
Fig. 3 zeigt eine gesamtes Schältbild für den Momentanwertspeicher 10, und zwar mehr ins Einzelne gehend. Eingeschlossen sind alle Elemente eines speziellen Operationsverstärkers 10, der aus komplementären MOS-Bauelementen zusammengesetzt ist.Fig. 3 shows an entire circuit diagram for the instantaneous value memory 10, going into more detail. All elements of a special operational amplifier are included 10, which is composed of complementary MOS components.
Generell hat der Operationsverstärker 10 einen Differentialverstärker 32, der an eine Quelle 34 für Vorspannung angeschlossen ist. Er umfaßt weiter eine Zwischen-Pegel-Verschiebestufe (intermediate level shift stage) 36, die mit einer Ausgangsstufe 38 verbunden ist. Der Differentialverstärker hat üblicherweise eine Eingangsstufe 40 und eine Konstantstromquelle 42. ■ In general, operational amplifier 10 has a differential amplifier 32 connected to a source 34 of bias voltage. It further comprises an intermediate level shift stage 36 which is connected to an output stage 38. The differential amplifier usually has an input stage 40 and a constant current source 42. ■
Bis auf eines sind alle Transistorelemente der verschiedenen Komponenten des Operationsverstärkers 10MOS-Feldeffekt-All but one of the transistor elements are different Components of the operational amplifier 10MOS field effect
230608/0025230608/0025
transistoren. Außerdem arbeiten die meisten von ihnen im Sättigungsbereich, im Gegensatz zum linearen Bereich. Der Schaltkreis 34 für die Vorspannung, der sicherstellt, daß die passenden bzw. entsprechenden MOS-Feldeffekttransistoren des Schaltkreises im geeigneten Sättigungsbereich arbeiten, umfaßt zwei MOS-Feldeffekttransistoren 44 und Ein jeder dieser hat Source-, Drain- und Gate-Elektroden. Die Source-Elektrode des Transistors 44 ist mit einer positiven Versorgungsspannung VDD über eine Versorgungsleitung 48 angeschlossen. Die Source-Elektrode des Transistors 46 ist über die Leitung 50 mit einer negativen Versorgungsspannung VgS verbunden. Die Drain- und Gate-Elektroden des Transistors 44 sind mit einem Schaltungspunkt 52 verbunden und die Drain- und Gate-Elektroden des Transistors 46 sind mit einem Schaltungspunkt 54 verbunden. Diese Verbindungs-Schaltungspunkte 52 und 54 sind miteinander über die Leitung 56 verbunden und eine Leitung 58 liefert vom Schaltungspunkt 54 die Vorspannung für den Schaltkreis.transistors. Also, most of them work in the saturation region as opposed to the linear region. The circuit 34 for the bias voltage, which ensures that the appropriate MOS field effect transistors of the circuit operate in the appropriate saturation range, comprises two MOS field effect transistors 44 and each of these has source, drain and gate electrodes. The source electrode of the transistor 44 is connected to a positive supply voltage V DD via a supply line 48. The source electrode of transistor 46 is connected to a negative supply voltage Vg S via line 50. The drain and gate electrodes of transistor 44 are connected to node 52 and the drain and gate electrodes of transistor 46 are connected to node 54. These connection nodes 52 and 54 are connected to one another via line 56 and a line 58 provides the bias voltage for the circuit from node 54.
Die Konstantstromquelle 42 hat einen MOS-Feldeffekttransistor 60, dessen Gate-Anschluß mit der Vorspannungsleitung 58 verbunden ist. Der Source-Anschluß des Transistors 60 ist mit der Negativ-Spannungsleitung 50 verbunden und sein Drain-Anschluß ist mit der Eingangsstufe 40 des Differentialverstärkers verbunden.The constant current source 42 has a MOS field effect transistor 60, whose gate is connected to the bias line 58 is connected. The source of transistor 60 is connected to the negative voltage line 50 and its drain connection is to the input stage 40 of the Differential amplifier connected.
Diese Eingangsstufe hat ein Paar MOS-Feldeffekttransistoren 62 und 64. Deren jeweilige Source-Elektroden sind mit einer gemeinsamen Leitung 66 verbunden, die außerdem mit dem Drain-Anschluß des Transistors 60 verbunden ist. Eine Drain-Elektrode des Transistors 62 ist mit einem Schaltungspunkt 68 des Differentialverstärkers verbunden und die Drain-Elektrode des Transistors 64 ist mit einem Schaltungspunkt 70 des Differentialverstärkers verbunden.This input stage has a pair of MOS field effect transistors 62 and 64. Their respective source electrodes are with a common line 66, which is also connected to the drain terminal of transistor 60. One The drain electrode of the transistor 62 is connected to a node 68 of the differential amplifier and the The drain electrode of the transistor 64 is connected to a node 70 of the differential amplifier.
230 608/00 2 5230 608/00 2 5
Der Gate^-Anschluß der Eingangsschaltung 62 ist verbunden mit einem negativen Eingangsanschluß des Operationsverstärkers und der Gate-Anschluß vom Transistor 64 ist mit Masse verbunden.The gate terminal of the input circuit 62 is connected to a negative input terminal of the operational amplifier and the gate of transistor 64 is connected to ground.
Der Lastteil (load section) des DifferentialVerstärkers 32 \' hat ein Paar MOS-Feldeffekttransistoren 72 und 74, deren ;" Source-Anschlüsse beide mit der positiven Versorgungsspannungsleitung 48 verbunden sind. Die Gate-Anschlüsse dieser ; Transistoren sind über die Leitung 76 miteinander verbunden,. die außerdem mit der Leitung 78 mit dem Schaltungspunkt 68 verbunden ist.The load section of the differential amplifier 32 \ ' has a pair of MOS field effect transistors 72 and 74, whose ; "Source connections are both connected to the positive supply voltage line 48. The gate connections of these transistors are connected to one another via line 76, which is also connected to line 78 to node 68.
Die Zwischenpegel-Versehiebestufe 36 des Operationsver- ~ stärkers 11 hat ein Paar MOS-Feldeffekttransistoren 80 und 82, die in Reihe geschaltet zwischen die positive und die negative Versorgungsspannungsleitung eingefügt sind. Der Drain-Anschluß des Transistors 80 ist mit der positiven Versorgungsspannungsleitung 48 und der Source-Anschluß des Transistors 82 mit der negativen Versorgungsspannungsleitung 50 verbunden.The intermediate level verses chops step 36 of Operationsver- ~ stärkers 11 has a pair of MOS field effect transistors 80 and 82 which are inserted in series between the positive and the negative supply voltage line. The drain connection of the transistor 80 is connected to the positive supply voltage line 48 and the source connection of the transistor 82 is connected to the negative supply voltage line 50.
Der Source-Anschluß des Transistors 80 ist über die Leitung 84 mit dem Drain-Anschluß des Transistors 82 verbunden. Der Gate-Anschluß des Transistors 80 ist mittels einer Leitung 86 mit dem Schaltungspunkt 70 verbunden. Ein erster Schaltungspunkt in der Leitung 86 ist über eine Leitung 90 mit dem Gate-Anschluß des MOS-Feldeffekttransistors 92 in der Ausgangsstufe 38 des Operationsverstärkers 11 verbunden. Ein zweiter Schaltungspunkt 94 in der Leitung 86 ist über eine Leitung 96 mit der einen Seite des Kondensators 98 verbunden, dessen andere Seite mit der Leitung 84 verbunden ist. Die Ausgangsstufe 38 umfaßt den Feldeffekttransistor 92, dessen Source-Anschluß mit der positiven Versorgungsspannungsleitung 48 verbunden ist, und einen zweiten Feldeffekttransistor 100, dessen Source-An-The source connection of the transistor 80 is connected to the drain connection of the transistor 82 via the line 84. The gate connection of the transistor 80 is connected to the circuit point 70 by means of a line 86. A first The switching point in the line 86 is via a line 90 connected to the gate terminal of the MOS field effect transistor 92 in the output stage 38 of the operational amplifier 11. A second node 94 in line 86 is connected to one side of the capacitor via line 96 98 connected, the other side of which is connected to the line 84. The output stage 38 comprises the field effect transistor 92, the source terminal of which is connected to the positive supply voltage line 48, and a second field effect transistor 100, the source of which
230608/0025230608/0025
Schluß mit der negativen Versorgungsspannungsleitung 50 verbunden ist. Die Drain-Elektroden dieser beiden Transistoren sind mittels der gemeinsamen Leitung 102 miteinander verbunden. Der Gate-Anschluß des MOS-Feldeffekttransistors iOO ist mit einer. Leitung 104 mit dem Schaltungspunkt verbunden, der sich zwischen den Transistoren 80 und 82 in der Leitung 84 befindet. Ein zweiter Anteil der Ausgangsstufe ist vorzugsweise in der Form eines. NPN-Transistors 108 ausgeführt, dessen Emitteranschluß über eine :. Leitung 110 mit einem N-Kanal-MOS-Transistor 112 verbunden ;, ist. Der Kollektor des Transistors 108 ist mit der V _- Leitung 48 und der Source-rAnschluß des Transistors 112 :■ ist mit der Vod-Leitung 50 verbunden. Die Basis des Transistors 108 ist mittels einer Leitung 114 mit der Verbindungsleitung 102 verbunden und der Gate-Anschluß des Transistors 112 ist mit der Leitung 104 vom Pegelverschiebeteil verbunden.Finally connected to the negative supply voltage line 50. The drain electrodes of these two transistors are connected to one another by means of the common line 102. The gate terminal of the MOS field effect transistor 100 is with a. Line 104 is connected to the node located between transistors 80 and 82 on line 84. A second portion of the output stage is preferably in the form of a. NPN transistor 108 executed, the emitter connection of which has a :. Line 110 is connected to an N-channel MOS transistor 112; The collector of the transistor 108 is connected to the V _ line 48 and the source r connection of the transistor 112: ■ is connected to the V od line 50. The base of the transistor 108 is connected to the connecting line 102 by means of a line 114 and the gate terminal of the transistor 112 is connected to the line 104 from the level shifting part.
Eine Vorrichtung zur Frequenzkompensation, vorgesehen für den Operationsverstärker, ist vorzugsweise zwischen dem Differentialverstärkerteil 32 und der Ausgangsstufe 3.8 eingefügt. Sie hat einen Kondensator 116 (C-), der mit einer Seite mit einem Schaltungspunkt 118 in der Ausgangsseite des Differentialverstärkers 32 verbunden ist. Die andere Seite des Kondensators ist mit einer Leitung 120 mit einer Verbindungsleitung 122 verbunden, die sich zwischen den Drain-Elektroden der zwei MOS-Feldeffekttransistoren 124 und 126 erstreckt. Deren Source-Anschlüsse sind beide mit einem Ende einer Leitung 128 verbunden, deren anderes Ende an einem Ausgangsschaltungspunkt 130 des Operationsverstärkers 11 in der Leitung 110 endet. Der Gate-Anschluß des MOS-Feldef fekttransistors 124 ist '■■' mit der Versorgungsleitung 48 und der Gate-Anschluß des MOS-Feldeffekttransistors 126 ist mit der Leitung 50 verbunden. In einer Leitung 127 zwischen den Leitung und 104 befindet sich ein Kondensator 129, der zur.A device for frequency compensation intended for the operational amplifier, is preferably between the differential amplifier part 32 and the output stage 3.8 inserted. It has a capacitor 116 (C-), which with a side with a node 118 in the output side of the differential amplifier 32 is connected. The other side of the capacitor is connected to a line 120 connected to a connecting line 122, which extends between the drain electrodes of the two MOS field effect transistors 124 and 126 extends. Their source connections are both connected to one end of a line 128, the other end of which ends at an output node 130 of the operational amplifier 11 in the line 110. The gate terminal of the MOS field effect transistor 124 is '■■' to the supply line 48 and the gate terminal of the MOS field effect transistor 126 is connected to line 50 connected. In a line 127 between the lines and 104 is a capacitor 129 which is used for.
230608/00 2 5230608/00 2 5
Frequenzkompensation der Ausgangsstufe verwendet wird.Frequency compensation of the output stage is used.
Der Operationsverstärker 11 arbeitet in üblicher Weise, hat jedoch eine Klasse-A-B-Steuerung, die für unüblich niedrigen Leistungsverbrauch vorgesehen ist. Eine mehr ins Einzelne gehende Beschreibung dieses Operationsver- ;" stärkers 11 findet man in meiner anhängigen Parallelan- ;" meldung, amtliches Aktenzeichen , die einge-The operational amplifier 11 works in the usual way, however has a class A-B control which is unusual for low power consumption is provided. One more Detailed description of this operational amplifier; "amplifier 11 can be found in my pending parallel-;" notification, official file number, the entered
reicht ist am .Es können jedoch auch andere : Operationsverstärker mit dem Momentanwertspeicher der :_ vorliegenden Erfindung verwendet werden. Das Beispiel der Fig. 3 zeigt, wie die gesamte Schaltung 10 zufrieden- ;" stellend und effizient mit GMOS-Transistoren (und kompatiblen NPN-Transistoren) aufgebaut werden kann, um die notwendige Funktion der Beseitigung der Offsetspannung zu erreichen. Die Schaltung 10 kann als ein Bestandteil von mehreren Bestandteilen bzw. Blocks viel weitergehender integrierter Schaltungen eingefügt sein, die spannungsgesteuerte Momentanwertspeicher-(sample and hold)-Funktionen erfordern.is enough. However, other: Operational amplifiers with the instantaneous value memory of the : _ present invention can also be used. The example of Fig. 3 shows how the entire circuit 10 can be satisfactorily and efficiently constructed with GMOS transistors (and compatible NPN transistors) to achieve the necessary function of eliminating the offset voltage be inserted as part of several components or blocks of much more extensive integrated circuits that require voltage-controlled instantaneous value storage (sample and hold) functions.
Obgleich die dargestellte Ausführungsform Einzelgate-MOS-Transistoren 18, 24 und 26 hat, ist ersichtlich, daß die Erfindung auch unter Verwendung von komplementären Dual-Gate-Transistoren bezüglich der Transistoren 18, 24 und ausgeführt sein kann, um an bipolare Signaleingänge eingepaßt zu sein. Für den einschlägigen Fachmann ergeben sich viele Konstruktionsvariaten und weit abweichende Ausführungsformen und Anwendungen der Erfindung, die ihm ohne aus dem Rahmen der Erfindung zu gelangen, nahegelegt sind. Die vorliegende Offenbarung und Beschreibung ist lediglich illustrativ und stellt keine Beschränkung dar.Although the illustrated embodiment has single gate MOS transistors 18, 24 and 26 it can be seen that the invention can also be carried out using complementary dual gate transistors with respect to the transistors 18, 24 and can be designed to be fitted to bipolar signal inputs to be. For the relevant person skilled in the art, there are many construction variants and widely differing embodiments and applications of the invention, which can be obtained from the To reach the scope of the invention, are suggested. The present disclosure and description is only illustrative and not restrictive.
230608/0025230608/0025
Claims (4)
einem Operationsverstärker, der einen positiven Eingangs— anschluß hat, der mit Masse verbunden ist; einem negativen Eingangsanschluß, der mit einem Eingangsleiter und mit einem Ausgang mit Rückkopplungsleiter zu diesem Ausgang verbunden ist;
einem Kondensator;J Instantaneous value memory with
an operational amplifier having a positive input terminal connected to ground; a negative input terminal connected to an input conductor and an output with a feedback conductor to that output;
a capacitor;
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7933979A | 1979-09-27 | 1979-09-27 | |
| PCT/US1980/001130 WO1981000928A1 (en) | 1979-09-27 | 1980-09-02 | Sample and hold circuit with offset cancellation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3049671A1 true DE3049671A1 (en) | 1982-02-25 |
Family
ID=22149901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803049671 Pending DE3049671A1 (en) | 1979-09-27 | 1980-09-02 | Sample and hold circuit with offset cancellation |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS56501223A (en) |
| DE (1) | DE3049671A1 (en) |
| FR (1) | FR2466838A1 (en) |
| GB (1) | GB2075781A (en) |
| NL (1) | NL8020352A (en) |
| SE (1) | SE8103279L (en) |
| WO (1) | WO1981000928A1 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2534415A1 (en) * | 1982-10-07 | 1984-04-13 | Cii Honeywell Bull | METHOD FOR MANUFACTURING ELECTRICAL RESISTORS IN POLYCRYSTALLINE SEMICONDUCTOR MATERIAL AND RESULTING INTEGRATED CIRCUIT ARRANGEMENT |
| NL8501492A (en) * | 1985-05-24 | 1986-12-16 | Philips Nv | SAMPLING AND HOLD SWITCHING DEVICE. |
| US4691125A (en) * | 1986-10-03 | 1987-09-01 | Motorola, Inc. | One hundred percent duty cycle sample-and-hold circuit |
| GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
| US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
| JP2777302B2 (en) * | 1992-01-16 | 1998-07-16 | 株式会社東芝 | Offset detection circuit, output circuit, and semiconductor integrated circuit |
| KR100557501B1 (en) * | 2003-06-30 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | Analog buffer and method for driving the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3441913A (en) * | 1966-04-12 | 1969-04-29 | James J Pastoriza | Multiple signal sampling and storage elements sequentially discharged through an operational amplifier |
| FR96064E (en) * | 1968-10-31 | 1972-05-19 | Ferrieu Gilbert | Sampling device with memory of analog signals. |
| US4066919A (en) * | 1976-04-01 | 1978-01-03 | Motorola, Inc. | Sample and hold circuit |
-
1980
- 1980-09-02 JP JP50220380A patent/JPS56501223A/ja active Pending
- 1980-09-02 GB GB8104207A patent/GB2075781A/en not_active Withdrawn
- 1980-09-02 DE DE19803049671 patent/DE3049671A1/en active Pending
- 1980-09-02 WO PCT/US1980/001130 patent/WO1981000928A1/en active Application Filing
- 1980-09-02 NL NL8020352A patent/NL8020352A/en not_active Application Discontinuation
- 1980-09-25 FR FR8020592A patent/FR2466838A1/en active Pending
-
1981
- 1981-05-25 SE SE8103279A patent/SE8103279L/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1981000928A1 (en) | 1981-04-02 |
| SE8103279L (en) | 1981-05-25 |
| NL8020352A (en) | 1981-07-01 |
| JPS56501223A (en) | 1981-08-27 |
| FR2466838A1 (en) | 1981-04-10 |
| GB2075781A (en) | 1981-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2109936C3 (en) | Circuitry for generating double and single width multiphase clock signals | |
| DE69323818T2 (en) | Device for generating a MOS temperature-compensated reference voltage for low voltages and large operating voltage ranges | |
| DE2821418A1 (en) | CLOCK CONTROLLED DC VOLTAGE CONVERTER | |
| DE2323858C3 (en) | Monolithically integrable crystal oscillator circuit | |
| DE2430126A1 (en) | HYBRID TRANSISTOR CIRCUIT | |
| EP0794619A2 (en) | Circuit for controlling a field-effect transistor having a load connected to its source | |
| DE2343128B2 (en) | R-S flip-flop circuit with complementary insulated gate field effect transistors | |
| DE2129108B2 (en) | AMPLIFIER WITH AN INPUT STAGE CONTAINING AT LEAST ONE BIPOLAR TRANSISTOR | |
| EP0130587B1 (en) | Input level converter for a digital mos circuit | |
| DE69517706T2 (en) | AMPLIFIER | |
| DE3237778A1 (en) | DYNAMIC SLIDE REGISTER | |
| DE3049671A1 (en) | Sample and hold circuit with offset cancellation | |
| DE68923334T2 (en) | Power switch logic circuit with controlled output signal levels. | |
| DE69411312T2 (en) | BiCMOS output driver circuit | |
| DE3343700C2 (en) | ||
| DE2250625A1 (en) | CURRENT REGULATOR | |
| DE69413793T2 (en) | Power source | |
| DE69131532T2 (en) | Circuit for driving a floating circuit with a digital signal | |
| DE3402319C2 (en) | Arrangement for the selective coupling of two signals via field effect transistors of the opposite conduction type | |
| DE3024014A1 (en) | AC TO DC CONVERTER IN THE FORM OF AN INTEGRATED CIRCUIT | |
| DE60032210T2 (en) | LEVEL CALCULATOR WITH RISE TIMING DEVICE | |
| DE3213916C2 (en) | Semiconductor circuit with buffer circuit | |
| DE3127889C2 (en) | Circuit arrangement made up of at least two amplifiers | |
| DE3002894B1 (en) | Monolithically integrated semiconductor circuit with transistors | |
| EP0588111B1 (en) | Memory element |