JP2707471B2 - 集積回路用のサンプルホールド増幅器 - Google Patents
集積回路用のサンプルホールド増幅器Info
- Publication number
- JP2707471B2 JP2707471B2 JP1502481A JP50248189A JP2707471B2 JP 2707471 B2 JP2707471 B2 JP 2707471B2 JP 1502481 A JP1502481 A JP 1502481A JP 50248189 A JP50248189 A JP 50248189A JP 2707471 B2 JP2707471 B2 JP 2707471B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- hold
- switch means
- gain stage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 発明の背景 1.発明の分野 この発明は、サンプルモードの間は入力信号に追従
し、ホールドモードに切換えた時に入力信号の最後の値
を保持するサンプルホールド増幅器に関する。特に、こ
の発明は自動ゼロ補正してホールドモードに保持された
信号レベルにおける誤差を実際上減少させるサンプルホ
ールド増幅器に関する。
し、ホールドモードに切換えた時に入力信号の最後の値
を保持するサンプルホールド増幅器に関する。特に、こ
の発明は自動ゼロ補正してホールドモードに保持された
信号レベルにおける誤差を実際上減少させるサンプルホ
ールド増幅器に関する。
2.従来技術の説明 サンプルホールド増幅器は、永年に亘り、特にデータ
収集装置とともに、例えば変換時間中にAD変換器への入
力信号を一定に保持するのに使用されている。多くの形
式のサンプルホールド増幅器が提案され、該増幅器の回
路におけるオフセット電圧などによる誤差を回避するた
めの技術に特別な関心が向けられた。かかる従来技術の
最近の一例が米国特許第4,587,443号であり、一対の増
幅器がカスケード型に配設され、サンプルからホールド
にモード変換する時に、増幅器間の相互接続が、相互交
叉式に切換えられるものである。
収集装置とともに、例えば変換時間中にAD変換器への入
力信号を一定に保持するのに使用されている。多くの形
式のサンプルホールド増幅器が提案され、該増幅器の回
路におけるオフセット電圧などによる誤差を回避するた
めの技術に特別な関心が向けられた。かかる従来技術の
最近の一例が米国特許第4,587,443号であり、一対の増
幅器がカスケード型に配設され、サンプルからホールド
にモード変換する時に、増幅器間の相互接続が、相互交
叉式に切換えられるものである。
一般的に、従来のサンプルホールド装置は、高性能装
置とともに使用する場合に、誤差が非常に大きくかつ／
または非常に複雑なために製造費が高いなどの重大な欠
陥を持つ。本発明は高性能にして回路が簡単な改良され
たサンプルホールド増幅器を供するものである。
置とともに使用する場合に、誤差が非常に大きくかつ／
または非常に複雑なために製造費が高いなどの重大な欠
陥を持つ。本発明は高性能にして回路が簡単な改良され
たサンプルホールド増幅器を供するものである。
発明の概要 以下に詳細に説明する本発明の好ましい実施例におい
て、サンプルホールド増幅器は、反対極性の入力をも
ち、該入力が直列に相互接続された１対の整合した相互
コンダクタンスステージを含有する。サンプルモードに
おいては、入力信号は第一の相互コンダクタンスステー
ジの非反転入力端子に送られ、該ステージの出力はこれ
に対応して増幅器の出力回路を作動させる。第二の相互
コンダクタンスステージは単位利得フォロワとして接続
され、ホールドコンデンサがその非反転入力端子に接続
されている。増幅器の出力のフィードバック回路はこの
コンデンサにその電圧が入力信号に従うように作用す
る。
て、サンプルホールド増幅器は、反対極性の入力をも
ち、該入力が直列に相互接続された１対の整合した相互
コンダクタンスステージを含有する。サンプルモードに
おいては、入力信号は第一の相互コンダクタンスステー
ジの非反転入力端子に送られ、該ステージの出力はこれ
に対応して増幅器の出力回路を作動させる。第二の相互
コンダクタンスステージは単位利得フォロワとして接続
され、ホールドコンデンサがその非反転入力端子に接続
されている。増幅器の出力のフィードバック回路はこの
コンデンサにその電圧が入力信号に従うように作用す
る。
ホールドコンデンサは、入力信号に追従するのに加え
て、二つの相互コンダクタンスステージのオフセット電
圧による誤差電圧成分を搬送する。二つの相互コンダク
タンスステージの入力が極性を反対方向にして直列接続
されるので、前記二つのステージの合計の正味オフセッ
ト電圧はそれぞれのステージの両オフセット電圧の差に
等しくなる。ICの製造工程では素子間の整合を良好にす
ることが容易なので二つの相互コンダクタンスステージ
はほぼ等しくすることができ、従って、正味のオフセッ
ト電圧が非常に小さくなる。
て、二つの相互コンダクタンスステージのオフセット電
圧による誤差電圧成分を搬送する。二つの相互コンダク
タンスステージの入力が極性を反対方向にして直列接続
されるので、前記二つのステージの合計の正味オフセッ
ト電圧はそれぞれのステージの両オフセット電圧の差に
等しくなる。ICの製造工程では素子間の整合を良好にす
ることが容易なので二つの相互コンダクタンスステージ
はほぼ等しくすることができ、従って、正味のオフセッ
ト電圧が非常に小さくなる。
ホールドモードに切換えると、二つの相互コンダクタ
ンスステージの役割は入れ替って、（１）第二の相互コ
ンダクタンスステージが該ステージの入力にホールドコ
ンデンサによって与えられる電圧に従って増幅器出力信
号を発生させ、（２）第一の相互コンダクタンスステー
ジが第二コンダクタンスステージに代って単位利得フォ
ロワとして接続され、（３）フィードバック回路が増幅
器出力を第二相互コンダクタンスステージではなく第一
相互コンダクタンスステージの非反転入力端子に結合さ
せる。第二相互コンダクタンスステージの役割は、増幅
器がサンプルモードからホールドモードへ切換えられる
時に入れ替わるので、（サンプルモード中に）ホールド
コンデンサに最初に生じた小さな正味オフセット電圧
が、ホールドモードに切換えられた時に、切り換えられ
た回路によって生じるほぼ等しいが反対極性のオフセッ
ト電圧によって相殺される。
ンスステージの役割は入れ替って、（１）第二の相互コ
ンダクタンスステージが該ステージの入力にホールドコ
ンデンサによって与えられる電圧に従って増幅器出力信
号を発生させ、（２）第一の相互コンダクタンスステー
ジが第二コンダクタンスステージに代って単位利得フォ
ロワとして接続され、（３）フィードバック回路が増幅
器出力を第二相互コンダクタンスステージではなく第一
相互コンダクタンスステージの非反転入力端子に結合さ
せる。第二相互コンダクタンスステージの役割は、増幅
器がサンプルモードからホールドモードへ切換えられる
時に入れ替わるので、（サンプルモード中に）ホールド
コンデンサに最初に生じた小さな正味オフセット電圧
が、ホールドモードに切換えられた時に、切り換えられ
た回路によって生じるほぼ等しいが反対極性のオフセッ
ト電圧によって相殺される。
従って、本発明の目的はすぐれた能力および特性を有
するサンプルホールド増幅器を供することである。本発
明の特定の目的は出力信号に非常に小さいオフセット電
圧誤差成分しか生じないサンプルホールド増幅器を提供
することである。本発明の他の特定の目的は出力信号に
非常に小さいスイッチペデスタル電圧誤差成分を有する
サンプルホールド増幅器を提供することである。本発明
の他の目的、特性、および利点は、添付図面を参照した
次の好ましい実施例に一部が指摘されかつ一部が明瞭と
なろう。
するサンプルホールド増幅器を供することである。本発
明の特定の目的は出力信号に非常に小さいオフセット電
圧誤差成分しか生じないサンプルホールド増幅器を提供
することである。本発明の他の特定の目的は出力信号に
非常に小さいスイッチペデスタル電圧誤差成分を有する
サンプルホールド増幅器を提供することである。本発明
の他の目的、特性、および利点は、添付図面を参照した
次の好ましい実施例に一部が指摘されかつ一部が明瞭と
なろう。
図面の簡単な説明 第１図は本発明によるサンプルホールド増幅器をサン
プルモードで示した線図であり、第２図は第１図と同様
であるがホールドモードに切り換った時の前記増幅器の
線図である。
プルモードで示した線図であり、第２図は第１図と同様
であるがホールドモードに切り換った時の前記増幅器の
線図である。
好ましい実施例の詳細な説明 次に、第１図において、モノリシックチップ上にICフ
ォーマットに製作されるサンプルホールド増幅器（SH
A）が示あれる。典型的には、この回路は、アナログ−
ディジタル変換器のような、他の組合せ回路とともに前
記チップ上に形成される入力端子からなる。
ォーマットに製作されるサンプルホールド増幅器（SH
A）が示あれる。典型的には、この回路は、アナログ−
ディジタル変換器のような、他の組合せ回路とともに前
記チップ上に形成される入力端子からなる。
第１図のSHAは反転、非反転の入力端子からなるFET入
力を有する一対の整合した利得ステージ（以後相互コン
ダクタンスステージとも称す）10、12を含有し、接続線
14によってそれぞれの反転入力端子間を接続し、該FET
入力を直列に接続された形にしている。すなわち前記一
対の利得ステージの入力は反対極性入力で相互に直列に
接続されている。このSHAの入力信号Vinは入力スイッチ
16を通って上方のステージ10の非反転入力に接続され
る。ホールドコンデンサ18は下方のステージ12の非反転
入力端子に接続されかつ接地される。
力を有する一対の整合した利得ステージ（以後相互コン
ダクタンスステージとも称す）10、12を含有し、接続線
14によってそれぞれの反転入力端子間を接続し、該FET
入力を直列に接続された形にしている。すなわち前記一
対の利得ステージの入力は反対極性入力で相互に直列に
接続されている。このSHAの入力信号Vinは入力スイッチ
16を通って上方のステージ10の非反転入力に接続され
る。ホールドコンデンサ18は下方のステージ12の非反転
入力端子に接続されかつ接地される。
相互コンダクタンスステージ10、12の利得は例えば約
1000である。両ステージの増幅された出力は以下に説明
する機能を持つ二極スイッチ20の各端子に接続される。
1000である。両ステージの増幅された出力は以下に説明
する機能を持つ二極スイッチ20の各端子に接続される。
SHAが、第１図に示されるように、サンプルモードに
ある時には、第一の相互コンダクタンスステージ10の出
力はスイッチ20および単位利得バッファ22を経てSHAの
出力端子24に接続される。第二の相互コンダクタンスス
テージ12の出力はスイッチ20および第二の単位利得バッ
ファ26を経てステージ10、12の反転入力間の共通の接続
線14に接続され、かくして第二ステージ12は単位利得フ
ォロワとして接続される。端子24におけるSHAの出力はF
ETスイッチ30（サンプルモードでは閉じられている）を
含む負のフィードバック回路28を経て下方相互コンダク
タンスステージ12の非反転入力端子に接続される。この
入力端子はホールドコンデンサ18にも接続されていて、
該コンデンサは増幅器出力回路からのフィードバックに
よって励振される。
ある時には、第一の相互コンダクタンスステージ10の出
力はスイッチ20および単位利得バッファ22を経てSHAの
出力端子24に接続される。第二の相互コンダクタンスス
テージ12の出力はスイッチ20および第二の単位利得バッ
ファ26を経てステージ10、12の反転入力間の共通の接続
線14に接続され、かくして第二ステージ12は単位利得フ
ォロワとして接続される。端子24におけるSHAの出力はF
ETスイッチ30（サンプルモードでは閉じられている）を
含む負のフィードバック回路28を経て下方相互コンダク
タンスステージ12の非反転入力端子に接続される。この
入力端子はホールドコンデンサ18にも接続されていて、
該コンデンサは増幅器出力回路からのフィードバックに
よって励振される。
SHAが前述したようにサンプルモードにある時、ホー
ルドコンデンサ18に生ずる電圧は入力電圧Vinと、二つ
の相互コンダクタンスステージ10、12のオフセット電圧
（VOS1およびVOS2で示される）による誤差電圧成分との
合計に等しい。これらの二つのステージの入力は反対の
極性で直列に接続されるので、ホールドコンデンサにお
ける正味オフセット電圧成分（VOS）は個々のオフセッ
ト電圧の差、すなわちVOS1−VOS2に等しくなる。ICの製
造工程では、整合した素子は非常に近似させることがで
きるので、ステージ10、12の各オフセット電圧に非常に
近似し、従ってオフセット電圧（VOS）の差は絶対値が
非常に小さくなる。
ルドコンデンサ18に生ずる電圧は入力電圧Vinと、二つ
の相互コンダクタンスステージ10、12のオフセット電圧
（VOS1およびVOS2で示される）による誤差電圧成分との
合計に等しい。これらの二つのステージの入力は反対の
極性で直列に接続されるので、ホールドコンデンサにお
ける正味オフセット電圧成分（VOS）は個々のオフセッ
ト電圧の差、すなわちVOS1−VOS2に等しくなる。ICの製
造工程では、整合した素子は非常に近似させることがで
きるので、ステージ10、12の各オフセット電圧に非常に
近似し、従ってオフセット電圧（VOS）の差は絶対値が
非常に小さくなる。
SHAをサンプルモードからホールドモード（または
逆）に切換えることはスイッチ制御32によって行なわ
れ、これはサンプルホールド増幅器のすべてのスイッチ
を制御する通常の方法である。サンプルからホールドへ
転換する時、増幅器回路は一連のスイッチが順次に動作
することによって第２図に示す状態に替わる。この切換
えに当って、第一の段階はFETスイッチ30（ホールドス
イッチと呼ばれる）を、ゲート電圧Vqを負電圧から零電
圧に変更することによって開く。このスイッチを開く
と、ホールドコンデンサ18の電圧はもはや増幅器電圧に
影響されなくなる。この状態では、下方の相互コンダク
タンスステージ12は、ホールドコンデンサ18の電圧をそ
のステージの非反転入力端子の入力信号として受取る。
逆）に切換えることはスイッチ制御32によって行なわ
れ、これはサンプルホールド増幅器のすべてのスイッチ
を制御する通常の方法である。サンプルからホールドへ
転換する時、増幅器回路は一連のスイッチが順次に動作
することによって第２図に示す状態に替わる。この切換
えに当って、第一の段階はFETスイッチ30（ホールドス
イッチと呼ばれる）を、ゲート電圧Vqを負電圧から零電
圧に変更することによって開く。このスイッチを開く
と、ホールドコンデンサ18の電圧はもはや増幅器電圧に
影響されなくなる。この状態では、下方の相互コンダク
タンスステージ12は、ホールドコンデンサ18の電圧をそ
のステージの非反転入力端子の入力信号として受取る。
引続いて、入力スイッチ16が動作し、SHAを入力信号V
inから切り離し、上方の相互コンダクタンスステージ10
の非反転入力端子が、負フィードバック回路36（と最初
から閉じられているFETスイッチ38と）を経てSHAの出力
端子24に接続される。次に、スイッチ20がホールド状態
（第２図）に切換えられて、下方の相互コンダクタンス
ステージ12の出力はSHA出力端子24に、上方の相互イン
ダクタンスステージ10の出力は二つのステージの入力回
路間の共通接続線14に接続される。
inから切り離し、上方の相互コンダクタンスステージ10
の非反転入力端子が、負フィードバック回路36（と最初
から閉じられているFETスイッチ38と）を経てSHAの出力
端子24に接続される。次に、スイッチ20がホールド状態
（第２図）に切換えられて、下方の相互コンダクタンス
ステージ12の出力はSHA出力端子24に、上方の相互イン
ダクタンスステージ10の出力は二つのステージの入力回
路間の共通接続線14に接続される。
SHA回路が、上述したように、ホールドモードに切換
えられると、相互コンダクタンスステージ10、12の役割
は事実上交替することが理解できよう。すなわち、下方
の相互コンダクタンスステージは（ホールドコンデンサ
18から）信号を受けてSHA出力で復元し、上方の相互コ
ンダクタンスステージ（下方のステージではなく）は単
位利得フォロワとして接続されてフィードバック構成の
一部として作用して出力と入力とを整合させる。この役
割交替のために、ホールドコンデンサ中に生じていた小
さなオフセット電圧（VOS）は反対極性の対応オフセッ
ト電圧（−VOS）によって相殺され、オフセット電圧は
出力端子24の最終出力電圧Voutから消去される。
えられると、相互コンダクタンスステージ10、12の役割
は事実上交替することが理解できよう。すなわち、下方
の相互コンダクタンスステージは（ホールドコンデンサ
18から）信号を受けてSHA出力で復元し、上方の相互コ
ンダクタンスステージ（下方のステージではなく）は単
位利得フォロワとして接続されてフィードバック構成の
一部として作用して出力と入力とを整合させる。この役
割交替のために、ホールドコンデンサ中に生じていた小
さなオフセット電圧（VOS）は反対極性の対応オフセッ
ト電圧（−VOS）によって相殺され、オフセット電圧は
出力端子24の最終出力電圧Voutから消去される。
第２図の回路における一つの付加的電位誤差はホール
ドモードへの切換え中に該ホールドコンデンサ18を増幅
器出力端子24から切断するためにFETスイッチ30を開く
ことによって生じる。このスイッチが開いた時に、電荷
はFETのソースおよびドレインと関連する寄生キャパシ
ティに入ってホールドコンデンサ中にペデスタル電圧
（Vped）と呼ばれる付加的誤差電圧成分を発生させる。
このペデスタル電圧による誤差が最終出力信号に現れる
のを避けるために、第１図および第２図のサンプルホー
ルド増幅器はFETホールドスイッチ30と整合する付加的
なFETスイッチ38を含有する。コンデンサ42は付加的FET
スイッチ38の両端子間に接続される。
ドモードへの切換え中に該ホールドコンデンサ18を増幅
器出力端子24から切断するためにFETスイッチ30を開く
ことによって生じる。このスイッチが開いた時に、電荷
はFETのソースおよびドレインと関連する寄生キャパシ
ティに入ってホールドコンデンサ中にペデスタル電圧
（Vped）と呼ばれる付加的誤差電圧成分を発生させる。
このペデスタル電圧による誤差が最終出力信号に現れる
のを避けるために、第１図および第２図のサンプルホー
ルド増幅器はFETホールドスイッチ30と整合する付加的
なFETスイッチ38を含有する。コンデンサ42は付加的FET
スイッチ38の両端子間に接続される。
ホールドモードへと切換え時には、最初にFETスイッ
チ38を閉じる。他のすべてのスイッチをホールドモード
にし、かつ回路系の電圧および電流を確定させるに充分
な短かい時間後に、スイッチ38はスイッチ制御32によっ
て開く。これによって、コンデンサ42がフィードバック
回路36と直列に挿入される。（FETスイッチ30と同様
に）FETスイッチ38のソースおよびドレインと関連する
寄生キャパシティへの電荷の流れによって、このコンデ
ンサ42は、ホールドコンデンサ18に既に生じているペデ
スタル電圧Vpedに対応する相殺電圧を生じる。この相殺
電圧は増幅器の負フィードバック回路36内にあるので、
出力端子24における出力信号Voutへのペデスタル電圧の
影響をなくし（或いは少なくとも実質的になくし）、そ
の結果、VoutはほぼVinと等しくなる。
チ38を閉じる。他のすべてのスイッチをホールドモード
にし、かつ回路系の電圧および電流を確定させるに充分
な短かい時間後に、スイッチ38はスイッチ制御32によっ
て開く。これによって、コンデンサ42がフィードバック
回路36と直列に挿入される。（FETスイッチ30と同様
に）FETスイッチ38のソースおよびドレインと関連する
寄生キャパシティへの電荷の流れによって、このコンデ
ンサ42は、ホールドコンデンサ18に既に生じているペデ
スタル電圧Vpedに対応する相殺電圧を生じる。この相殺
電圧は増幅器の負フィードバック回路36内にあるので、
出力端子24における出力信号Voutへのペデスタル電圧の
影響をなくし（或いは少なくとも実質的になくし）、そ
の結果、VoutはほぼVinと等しくなる。
本発明のもう１つの特徴は、FETスイッチ30、38のバ
ックゲート（BG）が、相互コンダクタンスステージ10、
12への入力間の共通接続線14に結合された回路46によっ
て励振されることである。この回路は約600ミリボルト
の正バイアスを含むバッテリー48として示したが、実際
にはバイアスダイオードのような通常の構成のものでよ
い。バックゲート回路46を反転入力端子に接続すること
によって、バックゲートには与えられた入力信号ととも
に変化する電位が与えられ、バックゲート電圧が固定さ
れるとき起こり易いような、入力信号レベルについての
しきい値電圧の変化を最小にする。このような回路を付
加することによってバックゲート電圧に対して適正な緩
衝が得られ、余分な緩衝回路を必要としない。
ックゲート（BG）が、相互コンダクタンスステージ10、
12への入力間の共通接続線14に結合された回路46によっ
て励振されることである。この回路は約600ミリボルト
の正バイアスを含むバッテリー48として示したが、実際
にはバイアスダイオードのような通常の構成のものでよ
い。バックゲート回路46を反転入力端子に接続すること
によって、バックゲートには与えられた入力信号ととも
に変化する電位が与えられ、バックゲート電圧が固定さ
れるとき起こり易いような、入力信号レベルについての
しきい値電圧の変化を最小にする。このような回路を付
加することによってバックゲート電圧に対して適正な緩
衝が得られ、余分な緩衝回路を必要としない。
本発明の特に好ましい実施例を詳細に説明したが、以
上は本発明を例示する目的のものであって、必ずしも限
定的なものではなく、当業者には、本発明の範囲から逸
脱することなく特定の応用のために必要に応じて多くの
修正が可能であることは理解できよう。
上は本発明を例示する目的のものであって、必ずしも限
定的なものではなく、当業者には、本発明の範囲から逸
脱することなく特定の応用のために必要に応じて多くの
修正が可能であることは理解できよう。
Claims (10)
- 【請求項１】入力処理回路手段および出力信号を発生さ
せる出力回路手段とを有するICサンプルホールド増幅器
（SHA）にして、 各々が１対の入力端子（＋，−）を有する第一および第
二の利得ステージ（10,12）と、 前記第一の利得ステージ（10）の一方の入力端子（＋）
に接続されていて、該入力端子（＋）を、（１）入力回
路側に接続して入力信号（Vin）を供給するか、または
（２）該増幅器（SHA）のフィードバック回路（36）に
接続して該増幅器（SHA）の出力信号（Vout）に対応す
る信号を該入力端子（＋）に与えるか何れかの状態を選
択する第一のスイッチ手段（16）と、 前記第一の利得ステージ（10）の他方の入力端子（−）
と前記第二の利得ステージ（12）の一方の入力端子
（−）との共通の接続線（14）を形成する手段と、 （１）前記第一利得ステージ（10）の出力を該増幅器
（SHA）の前記出力回路手段に接続し、前記第二の利得
ステージ（12）の出力を前記共通の接続線（14）に接続
するか、（２）該第二利得ステージの出力を該増幅器の
該出力回路手段に接続し、該第一利得ステージの出力を
該共通の接続線（14）に接続するか、何れかの状態を選
択する第二のスイッチ手段（20）と、 前記第二の利得ステージ（12）の前記他方の入力端子
（＋）に接続されたホールドコンデンサ（18）と、 （１）前記第二の利得ステージの前記他方の入力端子
（＋）を該増幅器（SHA）の前記出力回路手段に接続す
るか、（２）該第二の利得ステージの該他方の入力端子
を該増幅器の該出力回路から切離すか何れかの状態を選
択するようになっている第三のスイッチ手段（30）と、 前記すべてのスイッチ手段（16,20,30）を操作して該増
幅器をサンプルモードとホールドモードとの間に変換さ
せるための制御手段（32）とを含有するICサンプルホー
ルド増幅器。 - 【請求項２】前記利得ステージが相互コンダクタンスス
テージである請求項１に記載のサンプルホールド増幅
器。 - 【請求項３】前記利得ステージの入力端子がそれぞれ非
反転性および反転性であり、前記共通接続線が第一と第
二の利得ステージの同様な性質の入力端子間にある請求
項１に記載のサンプルホールド増幅器。 - 【請求項４】前記共通接続線が前記第一および第二の利
得ステージの反転端子間を接続する請求項３に記載のサ
ンプルホールド増幅器。 - 【請求項５】サンプルモードにおいては、すべての前記
スイッチ手段が請求項１に記載する状態（１）にあり、
ホールドモードにおいては、すべての前記スイッチ手段
が状態（２）にある請求項１に記載のサンプルホールド
増幅器。 - 【請求項６】サンプルモードからホールドモードに変換
する際に、前記制御手段が前記スイッチ手段を、（ａ）
前記第三スイッチ手段（30）、（ｂ）前記第一スイッチ
手段（16）、（ｃ）前記第二スイッチ手段（20）の予定
順序で動作させる請求項５に記載のサンプルホールド増
幅器。 - 【請求項７】両方の前記利得ステージの入力回路がFET
デバイスを含有する請求項１に記載のサンプルホールド
増幅器。 - 【請求項８】前記第三スイッチ手段（30）がFETデバイ
スを含有する請求項１に記載のサンプルホールド増幅
器。 - 【請求項９】当該増幅器（SHA）の前記フィードバック
回路（36）と直列にして、前記第三（30）、第一（16）
および第二（20）のスイッチ手段を請求項１に記載の状
態（２）に作動させた後に、前記制御手段（32）によっ
て閉状態から開状態に切り替わる第四FETスイッチ手段
（38）と、 該第四スイッチ手段に接続されて電圧（Vped）を発生し
もって前記第三スイッチ手段の作動によって生じたペデ
スタル電圧（Vped）を相殺するようになっているコンデ
ンサ（42）とを有する請求項８に記載のサンプルホール
ド増幅器。 - 【請求項１０】前記FETデバイス用のバックゲート励振
回路を有し、該励振回路が、前記入力信号と共に変動す
る電圧をバックゲートに供給する手段を有する請求項８
に記載のサンプルホールド増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US151,914 | 1988-02-03 | ||
| US07/151,914 US4833345A (en) | 1988-02-03 | 1988-02-03 | Sample/hold amplifier for integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505941A JPH03505941A (ja) | 1991-12-19 |
| JP2707471B2 true JP2707471B2 (ja) | 1998-01-28 |
Family
ID=22540783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1502481A Expired - Lifetime JP2707471B2 (ja) | 1988-02-03 | 1989-01-23 | 集積回路用のサンプルホールド増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4833345A (ja) |
| EP (1) | EP0406255B1 (ja) |
| JP (1) | JP2707471B2 (ja) |
| CA (1) | CA1287128C (ja) |
| DE (1) | DE68914832T2 (ja) |
| WO (1) | WO1989007320A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893088A (en) * | 1988-11-16 | 1990-01-09 | Harris Corporation | Transimpedance focal plane processor |
| EP0418753B1 (de) * | 1989-09-20 | 1994-12-07 | Deutsche ITT Industries GmbH | Offsetspannungsabgleichender Operationsverstärker |
| EP0494262B1 (en) * | 1989-09-26 | 1993-12-15 | Analog Devices, Inc. | Current mode sample-and-hold amplifier |
| US5180932A (en) * | 1990-03-15 | 1993-01-19 | Bengel David W | Current mode multiplexed sample and hold circuit |
| US5258664A (en) * | 1991-07-05 | 1993-11-02 | Silicon Systems, Inc. | Operational amplifier with self contained sample and hold and auto zero |
| EP0579974B1 (en) * | 1992-06-29 | 1996-09-04 | Murata Manufacturing Co., Ltd. | Drift suppressing circuit of gyroscope |
| US5438288A (en) * | 1993-05-28 | 1995-08-01 | National Semiconductor Corporation | High differential output impedance setter |
| CN103916106A (zh) * | 2014-04-14 | 2014-07-09 | 中国电子科技集团公司第二十四研究所 | 跟踪保持电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3516002A (en) * | 1967-05-02 | 1970-06-02 | Hughes Aircraft Co | Gain and drift compensated amplifier |
| US3988689A (en) * | 1975-02-07 | 1976-10-26 | National Semiconductor Corporation | Offset corrected amplifier |
| FR2453471A1 (fr) * | 1979-04-06 | 1980-10-31 | Inst Francais Du Petrole | Echantillonneur-bloqueur perfectionne |
| US4302689A (en) * | 1979-08-02 | 1981-11-24 | John Fluke Mfg. Co., Inc. | Sample and hold circuit |
| US4672269A (en) * | 1984-06-14 | 1987-06-09 | Kabushiki Kaisha Toshiba | Built-in resistor for a cathode ray tube |
| US4587443A (en) * | 1984-08-27 | 1986-05-06 | Signetics Corporation | Auto-zero sample and hold circuit |
-
1988
- 1988-02-03 US US07/151,914 patent/US4833345A/en not_active Expired - Lifetime
-
1989
- 1989-01-23 EP EP89902669A patent/EP0406255B1/en not_active Expired - Lifetime
- 1989-01-23 DE DE68914832T patent/DE68914832T2/de not_active Expired - Fee Related
- 1989-01-23 JP JP1502481A patent/JP2707471B2/ja not_active Expired - Lifetime
- 1989-01-23 WO PCT/US1989/000256 patent/WO1989007320A1/en active IP Right Grant
- 1989-01-30 CA CA000589538A patent/CA1287128C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0406255A4 (en) | 1992-01-02 |
| EP0406255A1 (en) | 1991-01-09 |
| EP0406255B1 (en) | 1994-04-20 |
| DE68914832T2 (de) | 1994-08-04 |
| US4833345A (en) | 1989-05-23 |
| DE68914832D1 (de) | 1994-05-26 |
| CA1287128C (en) | 1991-07-30 |
| JPH03505941A (ja) | 1991-12-19 |
| WO1989007320A1 (en) | 1989-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169427B1 (en) | Sample and hold circuit having single-ended input and differential output and method | |
| US5914638A (en) | Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier | |
| US4933642A (en) | CMOS chopper-stabilized operational amplifier using two differential amplifier pairs as input stages | |
| US5838200A (en) | Differential amplifier with switched capacitor common mode feedback | |
| JP2934488B2 (ja) | 電圧比較器 | |
| US6380806B1 (en) | Differential telescopic operational amplifier having switched capacitor common mode feedback circuit portion | |
| US4710724A (en) | Differential CMOS comparator for switched capacitor applications | |
| US6636084B2 (en) | Sample and hold circuit | |
| JP2916505B2 (ja) | 比較回路 | |
| US6031480A (en) | Method and apparatus for implementing a pipelined A/D converter with inter-stage amplifiers having no common mode feedback circuitry | |
| US5847601A (en) | Switched capacitor common mode feedback circuit for differential operational amplifier and method | |
| JPH11103422A (ja) | 低ノイズ低パワーｃｍｏｓ相関型ダブルサンプラー | |
| US5963158A (en) | Current amplifier and current mode analog/digital converter using the same | |
| JP3222276B2 (ja) | コンパレータ回路およびコンパレータ回路の制御方法 | |
| JP2707471B2 (ja) | 集積回路用のサンプルホールド増幅器 | |
| WO1983003932A1 (en) | A switched capacitor comparator | |
| USRE44410E1 (en) | Charge comparator with low input offset | |
| US6400220B1 (en) | Autotracking feedback circuit and high speed A/D converter using same | |
| JPH0691380B2 (ja) | 増幅器 | |
| US6778010B1 (en) | Amplifier slew-rate enhancement systems for use with switched-capacitor structures | |
| US6259316B1 (en) | Low voltage buffer amplifier for high speed sample and hold applications | |
| US5625304A (en) | Voltage comparator requiring no compensating offset voltage | |
| US7279986B2 (en) | Buffer amplifiers with enhanced efficiency | |
| EP0730158A1 (en) | Low offset comparator with time-shared input and current memory cell | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 12 |