JP2001085989A - 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 - Google Patents
信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置Info
- Publication number
- JP2001085989A JP2001085989A JP26264099A JP26264099A JP2001085989A JP 2001085989 A JP2001085989 A JP 2001085989A JP 26264099 A JP26264099 A JP 26264099A JP 26264099 A JP26264099 A JP 26264099A JP 2001085989 A JP2001085989 A JP 2001085989A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- input transistor
- signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 入力トランジスタのしきい値が経時変化等に
より変化して、ＭＯＳＦＥＴ集積回路からの低振幅信号
入力が該しきい値よりも小さくなっても正常に高振幅信
号にレベル変換動作を行い、第１回路よりも電源電圧の
高いＴＦＴ集積回路に出力できる信号レベル変換回路を
提供する。 【解決手段】 低振幅信号を入力して高振幅信号に変換
して出力する信号レベル変換回路１３は、入力トランジ
スタＱ１，Ｑ２を含み、低振幅信号を高振幅信号に変換
するレベル変換部と、一定周期ごとに入力トランジスタ
Ｑ１，Ｑ２のしきい値を検出するしきい値検出回路２
０，２１とを備える。しきい値検出回路２０により検出
されたしきい値を前記低振幅信号に加えて入力トランジ
スタＱ１のゲートに供給し、しきい値検出回路２１によ
り検出されたしきい値をバイアス電圧ＶＢに加えて入力
トランジスタＱ２のゲートに印加する。
より変化して、ＭＯＳＦＥＴ集積回路からの低振幅信号
入力が該しきい値よりも小さくなっても正常に高振幅信
号にレベル変換動作を行い、第１回路よりも電源電圧の
高いＴＦＴ集積回路に出力できる信号レベル変換回路を
提供する。 【解決手段】 低振幅信号を入力して高振幅信号に変換
して出力する信号レベル変換回路１３は、入力トランジ
スタＱ１，Ｑ２を含み、低振幅信号を高振幅信号に変換
するレベル変換部と、一定周期ごとに入力トランジスタ
Ｑ１，Ｑ２のしきい値を検出するしきい値検出回路２
０，２１とを備える。しきい値検出回路２０により検出
されたしきい値を前記低振幅信号に加えて入力トランジ
スタＱ１のゲートに供給し、しきい値検出回路２１によ
り検出されたしきい値をバイアス電圧ＶＢに加えて入力
トランジスタＱ２のゲートに印加する。
Description
【０００１】
【発明の属する技術分野】本発明は、第１回路と第１回
路よりも電源電圧が大きい第２回路との間に設けられ、
第１回路からの低振幅信号を入力して高振幅信号に変換
し、この高振幅信号を前記第２回路に出力する信号レベ
ル変換回路および信号レベル変換回路を備えたアクティ
ブマトリクス型液晶表示装置に関し、より詳しくは多結
晶シリコンのＴＦＴ（薄膜トランジスタ）により構成さ
れる内蔵駆動回路を備えた液晶表示装置の前記内蔵駆動
回路に設けられ、外部回路からの低振幅（例えば０〜３
Ｖ程度）の制御信号を、前記内蔵駆動回路で使用可能な
高振幅（例えば０〜１２Ｖ程度）の制御信号に変換する
レベル変換回路等に好適に実施することができる信号レ
ベル変換回路および信号レベル変換回路を備えたアクテ
ィブマトリクス型液晶表示装置に関するものである。
路よりも電源電圧が大きい第２回路との間に設けられ、
第１回路からの低振幅信号を入力して高振幅信号に変換
し、この高振幅信号を前記第２回路に出力する信号レベ
ル変換回路および信号レベル変換回路を備えたアクティ
ブマトリクス型液晶表示装置に関し、より詳しくは多結
晶シリコンのＴＦＴ（薄膜トランジスタ）により構成さ
れる内蔵駆動回路を備えた液晶表示装置の前記内蔵駆動
回路に設けられ、外部回路からの低振幅（例えば０〜３
Ｖ程度）の制御信号を、前記内蔵駆動回路で使用可能な
高振幅（例えば０〜１２Ｖ程度）の制御信号に変換する
レベル変換回路等に好適に実施することができる信号レ
ベル変換回路および信号レベル変換回路を備えたアクテ
ィブマトリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】一般に、アモルファスシリコンや多結晶
シリコン等を用いたＴＦＴ（薄膜トランジスタ）集積回
路では、薄膜トランジスタの特性が単結晶シリコンと比
べて非常に悪いので、電源電圧を単結晶シリコンを用い
たＭＯＳＦＥＴ集積回路より高く設定しなければならな
い。
シリコン等を用いたＴＦＴ（薄膜トランジスタ）集積回
路では、薄膜トランジスタの特性が単結晶シリコンと比
べて非常に悪いので、電源電圧を単結晶シリコンを用い
たＭＯＳＦＥＴ集積回路より高く設定しなければならな
い。
【０００３】従って、ＴＦＴ集積回路に、単結晶シリコ
ンによるＭＯＳＦＥＴ集積回路の出力（ディジタル信
号）を入力するには、ＴＦＴ集積回路側に電源電圧の差
に相当する信号レベル変換回路が必要となる。図１３に
従来の単相信号レベル変換回路の一例を、図１４に従来
の両相信号レベル変換回路の一例を示す。これらの信号
レベル変換回路は、ＴＦＴ集積回路で構成され、例えば
アクティブマトリクス型液晶表示装置などのＴＦＴ集積
回路と、その制御信号を発生する単結晶シリコンを用い
たＭＯＳＦＥＴ集積回路とのインターフェイス回路とし
て用いられる。単相信号レベル変換回路では、ＭＯＳＦ
ＥＴ集積回路からの入力信号は１つでよいが、動作がや
や不確実である。それに対して、両相信号レベル変換回
路は、ＭＯＳＦＥＴ集積回路からの入力信号として正転
信号と反転信号の２つが必要であるが、動作が確実であ
る。
ンによるＭＯＳＦＥＴ集積回路の出力（ディジタル信
号）を入力するには、ＴＦＴ集積回路側に電源電圧の差
に相当する信号レベル変換回路が必要となる。図１３に
従来の単相信号レベル変換回路の一例を、図１４に従来
の両相信号レベル変換回路の一例を示す。これらの信号
レベル変換回路は、ＴＦＴ集積回路で構成され、例えば
アクティブマトリクス型液晶表示装置などのＴＦＴ集積
回路と、その制御信号を発生する単結晶シリコンを用い
たＭＯＳＦＥＴ集積回路とのインターフェイス回路とし
て用いられる。単相信号レベル変換回路では、ＭＯＳＦ
ＥＴ集積回路からの入力信号は１つでよいが、動作がや
や不確実である。それに対して、両相信号レベル変換回
路は、ＭＯＳＦＥＴ集積回路からの入力信号として正転
信号と反転信号の２つが必要であるが、動作が確実であ
る。
【０００４】図１３の単相信号レベル変換回路５０１
は、２個のＮチャンネル型薄膜トランジスタ５０５，５
０６とカレントミラー回路を構成するＰチャンネル型薄
膜トランジスタのアクティブロード５０７，５０８から
成る。入力トランジスタ５０５のゲートには、ロジック
信号を発生する単結晶シリコンのＭＯＳＦＥＴ集積回路
５０２が接続され、低振幅信号の入力信号が印加され
る。もう一方の入力トランジスタ５０６のゲートには、
一定のバイアス電圧が印加され常にオン状態にある。
は、２個のＮチャンネル型薄膜トランジスタ５０５，５
０６とカレントミラー回路を構成するＰチャンネル型薄
膜トランジスタのアクティブロード５０７，５０８から
成る。入力トランジスタ５０５のゲートには、ロジック
信号を発生する単結晶シリコンのＭＯＳＦＥＴ集積回路
５０２が接続され、低振幅信号の入力信号が印加され
る。もう一方の入力トランジスタ５０６のゲートには、
一定のバイアス電圧が印加され常にオン状態にある。
【０００５】薄膜トランジスタは、およそ３Ｖ程度のし
きい値電圧を有しているので、このＴＦＴ集積回路５０
１の電源電圧はおよそ１０〜１５Ｖ程度となっている。
一方、単結晶シリコンのＭＯＳＦＥＴ集積回路５０２の
電源電圧は、一般に３〜５Ｖ程度であり、従ってその出
力信号５０３はハイレベルでも３〜５Ｖ程度で、ＴＦＴ
集積回路の電源電圧に比べて小さく、ＴＦＴ集積回路内
ではローレベルと認識されていまう。そこで、ＭＯＳＦ
ＥＴ集積回路５０２のハイレベル出力信号を、ＴＦＴ集
積回路の電源電圧に近い値に信号レベル変換するインタ
ーフェイス回路が必要となる。
きい値電圧を有しているので、このＴＦＴ集積回路５０
１の電源電圧はおよそ１０〜１５Ｖ程度となっている。
一方、単結晶シリコンのＭＯＳＦＥＴ集積回路５０２の
電源電圧は、一般に３〜５Ｖ程度であり、従ってその出
力信号５０３はハイレベルでも３〜５Ｖ程度で、ＴＦＴ
集積回路の電源電圧に比べて小さく、ＴＦＴ集積回路内
ではローレベルと認識されていまう。そこで、ＭＯＳＦ
ＥＴ集積回路５０２のハイレベル出力信号を、ＴＦＴ集
積回路の電源電圧に近い値に信号レベル変換するインタ
ーフェイス回路が必要となる。
【０００６】図１３の単相信号レベル変換回路５０１
は、従来のレベル変換回路の一例で、入力信号５０３が
ハイレベルの場合には、入力トランジスタ５０５はオン
し、負荷トランジスタ５０７にドレイン電流を流してト
ランジスタ５０８をオンさせる。このとき他方の入力ト
ランジスタ５０６には一定のゲート電圧が印加されてい
るので常にオン状態であるが、トランジスタ５０８のチ
ャンネル幅／チャンネル長をトランジスタ５０６のそれ
よりも十分大きく設定して、トランジスタ５０８が強Ｏ
Ｎ、トランジスタ５０６が弱ＯＮになるようにすると、
出力信号５０９は信号レベル変換回路の電源電圧に近い
値が出力される。
は、従来のレベル変換回路の一例で、入力信号５０３が
ハイレベルの場合には、入力トランジスタ５０５はオン
し、負荷トランジスタ５０７にドレイン電流を流してト
ランジスタ５０８をオンさせる。このとき他方の入力ト
ランジスタ５０６には一定のゲート電圧が印加されてい
るので常にオン状態であるが、トランジスタ５０８のチ
ャンネル幅／チャンネル長をトランジスタ５０６のそれ
よりも十分大きく設定して、トランジスタ５０８が強Ｏ
Ｎ、トランジスタ５０６が弱ＯＮになるようにすると、
出力信号５０９は信号レベル変換回路の電源電圧に近い
値が出力される。
【０００７】また、入力信号５０３がローレベルの場合
には、入力トランジスタ５０５はオフし、負荷トランジ
スタ５０７にはドレイン電流が流れず、トランジスタ５
０８はオフになる。このとき他方の入力トランジスタ５
０６には一定のゲート電圧が印加されているので常にオ
ン状態であるので、出力信号５０９は信号レベル変換回
路のグランド電圧に近い値が出力される。
には、入力トランジスタ５０５はオフし、負荷トランジ
スタ５０７にはドレイン電流が流れず、トランジスタ５
０８はオフになる。このとき他方の入力トランジスタ５
０６には一定のゲート電圧が印加されているので常にオ
ン状態であるので、出力信号５０９は信号レベル変換回
路のグランド電圧に近い値が出力される。
【０００８】以上のようにして、信号レベル変換回路５
０１は、ＭＯＳＦＥＴ集積回路５０２からの低振幅信号
の入力信号５０３をＴＦＴ集積回路の電源電圧に近い高
振幅信号の出力信号５０９に変換する。出力信号５０９
は、他のＴＦＴ集積回路の入力として用いられる。
０１は、ＭＯＳＦＥＴ集積回路５０２からの低振幅信号
の入力信号５０３をＴＦＴ集積回路の電源電圧に近い高
振幅信号の出力信号５０９に変換する。出力信号５０９
は、他のＴＦＴ集積回路の入力として用いられる。
【０００９】同様に、図１４の両相信号レベル変換回路
６０１は、従来のレベル変換回路の一例で、図１３と同
様の機能を示すものには、同じ番号を付してある。図１
４の両相信号レベル変換回路６０１では、他方の入力ト
ランジスタ５０６のゲートには、ロジック信号を発生す
る単結晶シリコンのＭＯＳＦＥＴ集積回路５０２からの
低振幅信号の入力信号５０３の反転信号５０４が印加さ
れる。それ以外の構成は、図１３の単相信号レベル変換
回路５０１と一緒である。
６０１は、従来のレベル変換回路の一例で、図１３と同
様の機能を示すものには、同じ番号を付してある。図１
４の両相信号レベル変換回路６０１では、他方の入力ト
ランジスタ５０６のゲートには、ロジック信号を発生す
る単結晶シリコンのＭＯＳＦＥＴ集積回路５０２からの
低振幅信号の入力信号５０３の反転信号５０４が印加さ
れる。それ以外の構成は、図１３の単相信号レベル変換
回路５０１と一緒である。
【００１０】図１４における両相信号レベル変換回路６
０１は、入力信号５０３がハイレベルの場合には、入力
トランジスタ５０５はオンし、負荷トランジスタ５０７
にドレイン電流を流してトランジスタ５０８をオンさせ
る。このとき他方の入力トランジスタ５０６には、入力
信号５０３の反転信号であるローレベルが与えられ、入
力トランジスタ５０６をオフさせることによって、出力
信号５０９は信号レベル変換回路の電源電圧が出力され
る。
０１は、入力信号５０３がハイレベルの場合には、入力
トランジスタ５０５はオンし、負荷トランジスタ５０７
にドレイン電流を流してトランジスタ５０８をオンさせ
る。このとき他方の入力トランジスタ５０６には、入力
信号５０３の反転信号であるローレベルが与えられ、入
力トランジスタ５０６をオフさせることによって、出力
信号５０９は信号レベル変換回路の電源電圧が出力され
る。
【００１１】また、入力信号５０３がローレベルの場合
には、入力トランジスタ５０５はオフし、負荷トランジ
スタ５０７にはドレイン電流が流れず、トランジスタ５
０８はオフになる。このとき他方の入力トランジスタ５
０６には、入力信号５０３の反転信号であるハイレベル
が与えられ、入力トランジスタ５０６をオンさせること
によって、出力信号５０９は信号レベル変換回路のグラ
ンド電圧が出力される。
には、入力トランジスタ５０５はオフし、負荷トランジ
スタ５０７にはドレイン電流が流れず、トランジスタ５
０８はオフになる。このとき他方の入力トランジスタ５
０６には、入力信号５０３の反転信号であるハイレベル
が与えられ、入力トランジスタ５０６をオンさせること
によって、出力信号５０９は信号レベル変換回路のグラ
ンド電圧が出力される。
【００１２】以上のようにして、図１４においても、図
１３と同等に、信号レベル変換回路６０１は、ＭＯＳＦ
ＥＴ集積回路５０２からの低振幅信号の入力信号５０３
をＴＦＴ集積回路の電源電圧に近い高振幅信号の出力信
号５０９に変換する。
１３と同等に、信号レベル変換回路６０１は、ＭＯＳＦ
ＥＴ集積回路５０２からの低振幅信号の入力信号５０３
をＴＦＴ集積回路の電源電圧に近い高振幅信号の出力信
号５０９に変換する。
【００１３】しかしながら、従来技術である図１３また
は図１４を低振幅信号入力→高振幅信号出力の信号レベ
ル変換回路として、単結晶シリコン等のＭＯＳＦＥＴ集
積回路と多結晶シリコン等のＴＦＴ集積回路のインター
フェイスに用いた場合、入力部の薄膜トランジスタ５０
５，５０６のしきい値が入力信号振幅に対して同程度と
なり、入力信号の振幅が入力トランジスタのしきい値よ
り小さくなると入力トランジスタをオンさせることがで
きず、信号変換回路として機能しない。また例えば、こ
の信号レベル変換回路を、アクティブマトリクス型液晶
表示装置などのインターフェイス回路として用いた場
合、大画面全体にわたって薄膜トランジスタのしきい値
を一定値に制御するのは非常に困難であり、しきい値が
ばらついて、信号変換回路が動作しないことが十分予想
される。
は図１４を低振幅信号入力→高振幅信号出力の信号レベ
ル変換回路として、単結晶シリコン等のＭＯＳＦＥＴ集
積回路と多結晶シリコン等のＴＦＴ集積回路のインター
フェイスに用いた場合、入力部の薄膜トランジスタ５０
５，５０６のしきい値が入力信号振幅に対して同程度と
なり、入力信号の振幅が入力トランジスタのしきい値よ
り小さくなると入力トランジスタをオンさせることがで
きず、信号変換回路として機能しない。また例えば、こ
の信号レベル変換回路を、アクティブマトリクス型液晶
表示装置などのインターフェイス回路として用いた場
合、大画面全体にわたって薄膜トランジスタのしきい値
を一定値に制御するのは非常に困難であり、しきい値が
ばらついて、信号変換回路が動作しないことが十分予想
される。
【００１４】こうした課題を解決するために、特開平６
−２１６７５３号公報に記載の信号レベル変換回路で
は、トランジスタを用いてそのソース端子に入力信号を
与え、入力信号にトランジスタのしきい値電圧に応じた
オフセット電圧を加えて、信号レベル変換回路の入力ト
ランジスタに印加することにより、入力信号の振幅が入
力トランジスタのしきい値より小さくても、信号レベル
変換動作が正常に機能するように改良されている。
−２１６７５３号公報に記載の信号レベル変換回路で
は、トランジスタを用いてそのソース端子に入力信号を
与え、入力信号にトランジスタのしきい値電圧に応じた
オフセット電圧を加えて、信号レベル変換回路の入力ト
ランジスタに印加することにより、入力信号の振幅が入
力トランジスタのしきい値より小さくても、信号レベル
変換動作が正常に機能するように改良されている。
【００１５】図１５は特開平６−２１６７５３号公報に
記載の信号レベル変換回路を簡単に示したもので、図１
３及び図１４に示すレベル変換回路と同様の機能を示す
ものには、同じ番号を付してある。以下、その動作につ
いて簡単に説明する。
記載の信号レベル変換回路を簡単に示したもので、図１
３及び図１４に示すレベル変換回路と同様の機能を示す
ものには、同じ番号を付してある。以下、その動作につ
いて簡単に説明する。
【００１６】図１５の７０１は両相信号レベル変換回路
全体を示し、５０２は単結晶シリコンのＭＯＳＦＥＴ集
積回路を示す。信号レベル変換回路７０１とＭＯＳＦＥ
Ｔ集積回路５０２は、入力信号５０３とその反転信号５
０４で接続される。入力信号５０３は、Ｎチャンネルト
ランジスタ７０２のソースに接続され、反転信号５０４
は同じくＮチャンネルトランジスタ７０４のソースに接
続されている。トランジスタ７０２，７０４のゲートと
ドレインは、それぞれ定電流源７０３，７０５により接
続され、その接続部は従来の両相信号レベル変換回路６
０１の入力トランジスタ５０５，５０６のゲートに接続
されている。
全体を示し、５０２は単結晶シリコンのＭＯＳＦＥＴ集
積回路を示す。信号レベル変換回路７０１とＭＯＳＦＥ
Ｔ集積回路５０２は、入力信号５０３とその反転信号５
０４で接続される。入力信号５０３は、Ｎチャンネルト
ランジスタ７０２のソースに接続され、反転信号５０４
は同じくＮチャンネルトランジスタ７０４のソースに接
続されている。トランジスタ７０２，７０４のゲートと
ドレインは、それぞれ定電流源７０３，７０５により接
続され、その接続部は従来の両相信号レベル変換回路６
０１の入力トランジスタ５０５，５０６のゲートに接続
されている。
【００１７】トランジスタ７０２，７０４のソース−ド
レイン間には、トランジスタのしきい値電圧が発生し、
入力信号にしきい値電圧を加算して、入力トランジスタ
５０５，５０６のゲート印加することにより、低振幅信
号入力の場合においても入力トランジスタ５０５，５０
６をＯＮすることができ、信号レベル変換動作は正常に
動作する。
レイン間には、トランジスタのしきい値電圧が発生し、
入力信号にしきい値電圧を加算して、入力トランジスタ
５０５，５０６のゲート印加することにより、低振幅信
号入力の場合においても入力トランジスタ５０５，５０
６をＯＮすることができ、信号レベル変換動作は正常に
動作する。
【００１８】
【発明が解決しようとする課題】しかしながら、例えば
薄膜トランジスタとして低温ポリシリコンを用いた場
合、経時変化等により、トランジスタのしきい値が変化
することがある。トランジスタのしきい値が別個に変化
した場合、特開平６−２１６７５３号公報に記載のレベ
ル変換回路では、信号レベル変換動作が正常に動作しな
い恐れがある。その理由としては、特開平６−２１６７
５３号公報では、あくまで、しきい値検出用のトランジ
スタ７０２，７０４のしきい値が、それぞれ入力トラン
ジスタ５０５，５０６のしきい値とほぼ同じであること
を前提としている。経時変化等により、両者のしきい値
にずれが生じると、オフセットとして加えるしきい値の
値が小さすぎたりあるいは大きすぎたりして、適正な値
からずれてしまい、回路動作が正常に動作しなくなるこ
とが十分予想される。
薄膜トランジスタとして低温ポリシリコンを用いた場
合、経時変化等により、トランジスタのしきい値が変化
することがある。トランジスタのしきい値が別個に変化
した場合、特開平６−２１６７５３号公報に記載のレベ
ル変換回路では、信号レベル変換動作が正常に動作しな
い恐れがある。その理由としては、特開平６−２１６７
５３号公報では、あくまで、しきい値検出用のトランジ
スタ７０２，７０４のしきい値が、それぞれ入力トラン
ジスタ５０５，５０６のしきい値とほぼ同じであること
を前提としている。経時変化等により、両者のしきい値
にずれが生じると、オフセットとして加えるしきい値の
値が小さすぎたりあるいは大きすぎたりして、適正な値
からずれてしまい、回路動作が正常に動作しなくなるこ
とが十分予想される。
【００１９】本発明は、上記課題に鑑み、入力トランジ
スタのしきい値が経時変化等により変化して、第１回路
からの低振幅信号入力が該しきい値よりも小さくなって
も正常にレベル変換動作を行うことができる信号レベル
変換回路を提供することを目的とする。
スタのしきい値が経時変化等により変化して、第１回路
からの低振幅信号入力が該しきい値よりも小さくなって
も正常にレベル変換動作を行うことができる信号レベル
変換回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のうち請求項１記載の発明は、第１回路
と、第１回路よりも電源電圧が大きい第２回路との間に
設けられ、第１回路からの低振幅信号を入力して高振幅
信号に変換し、この高振幅信号を前記第２回路に出力す
る信号レベル変換回路において、入力トランジスタを含
み、低振幅信号を高振幅信号に変換するレベル変換部
と、一定周期ごとに前記入力トランジスタのしきい値を
検出するしきい値検出回路と、を備え、前記しきい値検
出回路により検出されたしきい値を前記低振幅信号に加
えて前記入力トランジスタのゲートに供給することを特
徴とする。
めに、本発明のうち請求項１記載の発明は、第１回路
と、第１回路よりも電源電圧が大きい第２回路との間に
設けられ、第１回路からの低振幅信号を入力して高振幅
信号に変換し、この高振幅信号を前記第２回路に出力す
る信号レベル変換回路において、入力トランジスタを含
み、低振幅信号を高振幅信号に変換するレベル変換部
と、一定周期ごとに前記入力トランジスタのしきい値を
検出するしきい値検出回路と、を備え、前記しきい値検
出回路により検出されたしきい値を前記低振幅信号に加
えて前記入力トランジスタのゲートに供給することを特
徴とする。
【００２１】上記構成によれば、第１回路からの入力信
号に信号レベル変換回路の入力トランジスタのしきい値
を加算して、入力トランジスタのゲートに印加するの
で、第１回路からの入力信号が、入力トランジスタのし
きい値より小さな値であっても、入力トランジスタはＯ
Ｎし、正常に信号レベル変換動作が行われる。さらに一
定周期毎に入力トランジスタのしきい値を検出するの
で、経時変化等により入力トランジスタのしきい値が変
化しても、常に最新のしきい値が入力信号に加算される
ので、前記入力トランジスタのしきい値の経時変化によ
る影響がキャンセルされ、信号レベル変換動作が誤動作
することはない。
号に信号レベル変換回路の入力トランジスタのしきい値
を加算して、入力トランジスタのゲートに印加するの
で、第１回路からの入力信号が、入力トランジスタのし
きい値より小さな値であっても、入力トランジスタはＯ
Ｎし、正常に信号レベル変換動作が行われる。さらに一
定周期毎に入力トランジスタのしきい値を検出するの
で、経時変化等により入力トランジスタのしきい値が変
化しても、常に最新のしきい値が入力信号に加算される
ので、前記入力トランジスタのしきい値の経時変化によ
る影響がキャンセルされ、信号レベル変換動作が誤動作
することはない。
【００２２】請求項２記載の発明は、第１回路と、第１
回路よりも電源電圧が大きい第２回路との間に設けら
れ、第１回路からの低振幅信号を入力して高振幅信号に
変換し、この高振幅信号を前記第２回路に出力する信号
レベル変換回路において、低振幅信号が入力されるゲー
トを有する第１入力トランジスタと、バイアス電圧が印
加されるゲートを有する第２入力トランジスタとを含
み、低振幅信号を高振幅信号に変換するレベル変換部
と、一定周期毎に、前記第１入力トランジスタのしきい
値を検出する第１しきい値検出回路と、前記一定周期と
同一周期毎に、前記第２入力トランジスタのしきい値を
検出する第２しきい値検出回路と、を備え、前記第１し
きい値検出回路により検出されたしきい値電圧を前記低
振幅信号に加えて前記第１入力トランジスタのゲートに
供給し、かつ、前記第２しきい値検出回路により検出さ
れたしきい値電圧を前記バイアス電圧に加えた電圧を前
記第２入力トランジスタのゲートに印加することを特徴
とする。
回路よりも電源電圧が大きい第２回路との間に設けら
れ、第１回路からの低振幅信号を入力して高振幅信号に
変換し、この高振幅信号を前記第２回路に出力する信号
レベル変換回路において、低振幅信号が入力されるゲー
トを有する第１入力トランジスタと、バイアス電圧が印
加されるゲートを有する第２入力トランジスタとを含
み、低振幅信号を高振幅信号に変換するレベル変換部
と、一定周期毎に、前記第１入力トランジスタのしきい
値を検出する第１しきい値検出回路と、前記一定周期と
同一周期毎に、前記第２入力トランジスタのしきい値を
検出する第２しきい値検出回路と、を備え、前記第１し
きい値検出回路により検出されたしきい値電圧を前記低
振幅信号に加えて前記第１入力トランジスタのゲートに
供給し、かつ、前記第２しきい値検出回路により検出さ
れたしきい値電圧を前記バイアス電圧に加えた電圧を前
記第２入力トランジスタのゲートに印加することを特徴
とする。
【００２３】上記構成により、入力トランジスタのしき
い値が経時変化等しても、確実なレベル変換動作を行う
ことのできる単相レベル変換回路を実現することができ
る。
い値が経時変化等しても、確実なレベル変換動作を行う
ことのできる単相レベル変換回路を実現することができ
る。
【００２４】請求項３記載の発明は、請求項２記載の信
号レベル変換回路において、前記第１及び第２入力トラ
ンジスタが、Ｎチャネル型トランジスタであり、前記第
１しきい値検出回路は、第１入力トランジスタのゲート
に接続された第１しきい値検出用容量素子と、第１しき
い値検出用容量素子と入力端子との間に介在する第１ス
イッチと、第１しきい値検出用容量素子の入力側と第１
入力トランジスタのソースとの間に介在する第２スイッ
チと、第１入力トランジスタのゲートとドレイン間に介
在する第３スイッチと、第１入力トランジスタのソース
と接地間に介在する第４スイッチと、を含み、前記第２
しきい値検出回路は、第２入力トランジスタのゲートに
接続された第２しきい値検出用容量素子と、第２しきい
値検出用容量素子の入力側と第１入力トランジスタのソ
ースとの間に介在する第５スイッチと、第２入力トラン
ジスタのゲートとドレイン間に介在する第６スイッチ
と、第２入力トランジスタのソースと接地間に介在する
第７スイッチと、を含み、一定周期毎に、第１スイッチ
をＯＦＦにし且つ第２〜第７スイッチをＯＮにして一旦
第１及び第２入力トランジスタをＯＮ状態にした後、第
４及び第７スイッチをＯＦＦにすることにより第１及び
第２入力トランジスタのしきい値を検出し、次いで、第
２スイッチ、第３スイッチ、第５スイッチ及び第６スイ
ッチをＯＦＦにし且つ第１スイッチ、第４スイッチ及び
第７スイッチをＯＮにすることにより、第１入力トラン
ジスタのしきい値を加えた入力信号を第１入力トランジ
スタのゲートに入力し、かつ、第２入力トランジスタの
しきい値を加えたバイアス電圧を第２入力トランジスタ
のベースに印加することを特徴とする。
号レベル変換回路において、前記第１及び第２入力トラ
ンジスタが、Ｎチャネル型トランジスタであり、前記第
１しきい値検出回路は、第１入力トランジスタのゲート
に接続された第１しきい値検出用容量素子と、第１しき
い値検出用容量素子と入力端子との間に介在する第１ス
イッチと、第１しきい値検出用容量素子の入力側と第１
入力トランジスタのソースとの間に介在する第２スイッ
チと、第１入力トランジスタのゲートとドレイン間に介
在する第３スイッチと、第１入力トランジスタのソース
と接地間に介在する第４スイッチと、を含み、前記第２
しきい値検出回路は、第２入力トランジスタのゲートに
接続された第２しきい値検出用容量素子と、第２しきい
値検出用容量素子の入力側と第１入力トランジスタのソ
ースとの間に介在する第５スイッチと、第２入力トラン
ジスタのゲートとドレイン間に介在する第６スイッチ
と、第２入力トランジスタのソースと接地間に介在する
第７スイッチと、を含み、一定周期毎に、第１スイッチ
をＯＦＦにし且つ第２〜第７スイッチをＯＮにして一旦
第１及び第２入力トランジスタをＯＮ状態にした後、第
４及び第７スイッチをＯＦＦにすることにより第１及び
第２入力トランジスタのしきい値を検出し、次いで、第
２スイッチ、第３スイッチ、第５スイッチ及び第６スイ
ッチをＯＦＦにし且つ第１スイッチ、第４スイッチ及び
第７スイッチをＯＮにすることにより、第１入力トラン
ジスタのしきい値を加えた入力信号を第１入力トランジ
スタのゲートに入力し、かつ、第２入力トランジスタの
しきい値を加えたバイアス電圧を第２入力トランジスタ
のベースに印加することを特徴とする。
【００２５】上記構成により、入力トランジスタがＮチ
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる単相レベル変換回路を実現すること
ができる。なお 、信号レベル変換回路の入力トランジ
スタのしきい値電圧を容量に保持することができ、更に
入力信号を容量を通すだけで、容易に入力信号に検出し
たしきい値を加算して入力トランジスタのゲートに印加
することができる。また、容量とスイッチ制御のみで信
号レベル変換回路の入力トランジスタのしきい値を検出
でき、かつ入力信号に検出したしきい値を加算して入力
トランジスタのゲートに印加することができる。
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる単相レベル変換回路を実現すること
ができる。なお 、信号レベル変換回路の入力トランジ
スタのしきい値電圧を容量に保持することができ、更に
入力信号を容量を通すだけで、容易に入力信号に検出し
たしきい値を加算して入力トランジスタのゲートに印加
することができる。また、容量とスイッチ制御のみで信
号レベル変換回路の入力トランジスタのしきい値を検出
でき、かつ入力信号に検出したしきい値を加算して入力
トランジスタのゲートに印加することができる。
【００２６】請求項４記載の発明は、請求項３記載の信
号レベル変換回路において、前記前記第１及び第２入力
トランジスタを、Ｎチャネル型トランジスタに代えて、
Ｐチャネル型トランジスタとし、前記第４スイッチを、
第１入力トランジスタのソースと接地間に介在させるの
に代えて、第１入力トランジスタのソースと電源間に介
在させ、前記第７スイッチを、第２入力トランジスタの
ソースと接地間に介在させるのに代えて、第２入力トラ
ンジスタのソースと電源間に介在させるようにしたこと
を特徴とする。
号レベル変換回路において、前記前記第１及び第２入力
トランジスタを、Ｎチャネル型トランジスタに代えて、
Ｐチャネル型トランジスタとし、前記第４スイッチを、
第１入力トランジスタのソースと接地間に介在させるの
に代えて、第１入力トランジスタのソースと電源間に介
在させ、前記第７スイッチを、第２入力トランジスタの
ソースと接地間に介在させるのに代えて、第２入力トラ
ンジスタのソースと電源間に介在させるようにしたこと
を特徴とする。
【００２７】上記構成により、入力トランジスタがＰチ
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる単相レベル変換回路を実現すること
ができる。
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる単相レベル変換回路を実現すること
ができる。
【００２８】請求項５記載の発明は、第１回路と、第１
回路よりも電源電圧が大きい第２回路との間に設けら
れ、第１回路からの低振幅信号を入力して高振幅信号に
変換し、この高振幅信号を前記第２回路に出力する信号
レベル変換回路において、第１入力端子を介して入力さ
れる低振幅信号が供給されるゲートを有する第３入力ト
ランジスタと、第２入力端子を介して入力される低振幅
信号の反転した反転信号が供給されるゲートを有する第
４入力トランジスタとを含み、低振幅信号を高振幅信号
に変換するレベル変換部と、一定周期毎に、前記第３入
力トランジスタのしきい値を検出する第３しきい値検出
回路と、前記一定周期と同一周期毎に、前記第４入力ト
ランジスタのしきい値を検出する第４しきい値検出回路
と、を備え、前記第３しきい値検出回路により検出され
たしきい値電圧を前記低振幅信号に加えて前記第３入力
トランジスタのゲートに供給し、かつ、前記第４しきい
値検出回路により検出されたしきい値電圧を前記第４入
力トランジスタのゲートに供給することを特徴とする。
回路よりも電源電圧が大きい第２回路との間に設けら
れ、第１回路からの低振幅信号を入力して高振幅信号に
変換し、この高振幅信号を前記第２回路に出力する信号
レベル変換回路において、第１入力端子を介して入力さ
れる低振幅信号が供給されるゲートを有する第３入力ト
ランジスタと、第２入力端子を介して入力される低振幅
信号の反転した反転信号が供給されるゲートを有する第
４入力トランジスタとを含み、低振幅信号を高振幅信号
に変換するレベル変換部と、一定周期毎に、前記第３入
力トランジスタのしきい値を検出する第３しきい値検出
回路と、前記一定周期と同一周期毎に、前記第４入力ト
ランジスタのしきい値を検出する第４しきい値検出回路
と、を備え、前記第３しきい値検出回路により検出され
たしきい値電圧を前記低振幅信号に加えて前記第３入力
トランジスタのゲートに供給し、かつ、前記第４しきい
値検出回路により検出されたしきい値電圧を前記第４入
力トランジスタのゲートに供給することを特徴とする。
【００２９】上記構成により、入力トランジスタのしき
い値が経時変化等しても、確実なレベル変換動作を行う
ことのできる両相レベル変換回路を実現することができ
る。なお、両相レベル変換回路は正相逆相の２本の入力
信号線が必要であり、単相レベル変換回路は１本の入力
信号線でよい。従って、配線数の観点からは、両相レベ
ル変換回路は単相レベル変換回路に比べて劣る。しかし
ながら、両相レベル変換回路は、単相レベル変換回路に
比べて入力信号の周波数を大きくすることができる。従
って、例えばクロック信号等の周波数の高い信号につい
てのレベル変換回路に適用することができる。
い値が経時変化等しても、確実なレベル変換動作を行う
ことのできる両相レベル変換回路を実現することができ
る。なお、両相レベル変換回路は正相逆相の２本の入力
信号線が必要であり、単相レベル変換回路は１本の入力
信号線でよい。従って、配線数の観点からは、両相レベ
ル変換回路は単相レベル変換回路に比べて劣る。しかし
ながら、両相レベル変換回路は、単相レベル変換回路に
比べて入力信号の周波数を大きくすることができる。従
って、例えばクロック信号等の周波数の高い信号につい
てのレベル変換回路に適用することができる。
【００３０】請求項６記載の発明は、請求項５記載の信
号レベル変換回路において、前記第３及び第４入力トラ
ンジスタが、Ｎチャネル型トランジスタであり、前記第
３しきい値検出回路は、第３入力トランジスタのゲート
に接続された第３しきい値検出用容量素子と、第３しき
い値検出用容量素子と第１入力端子との間に介在する第
８スイッチと、第３しきい値検出用容量素子の入力側と
第３入力トランジスタのソースとの間に介在する第９ス
イッチと、第３入力トランジスタのゲートとドレイン間
に介在する第１０スイッチと、第３入力トランジスタの
ソースと接地間に介在する第１１スイッチと、を含み、
前記第４しきい値検出回路は、第４入力トランジスタの
ゲートに接続された第４しきい値検出用容量素子と、第
４しきい値検出用容量素子と第２入力端子との間に介在
する第１２スイッチと、第４しきい値検出用容量素子の
入力側と第４入力トランジスタのソースとの間に介在す
る第１３スイッチと、第４入力トランジスタのゲートと
ドレイン間に介在する第１４スイッチと、第４入力トラ
ンジスタのソースと接地間に介在する第１５スイッチ
と、を含み、一定周期毎に、第８及び第１２スイッチを
ＯＦＦにし且つ第９〜第１１スイッチ及び第１３〜第１
５スイッチをＯＮにして一旦第３及び第４入力トランジ
スタをＯＮ状態にした後、第１１及び第１５スイッチを
ＯＦＦにすることにより第３及び第４入力トランジスタ
のしきい値を検出し、次いで、第９スイッチ、第１０ス
イッチ、第１３スイッチ及び第１４スイッチをＯＦＦに
し且つ第８スイッチ、第１１スイッチ、第１２スイッチ
及び第１５スイッチをＯＮにすることにより、第３入力
トランジスタのしきい値を加えた入力信号を第３入力ト
ランジスタのゲートに供給し、かつ、第４入力トランジ
スタのしきい値を加えた反転入力信号を第４入力トラン
ジスタのゲートに供給することを特徴とする。
号レベル変換回路において、前記第３及び第４入力トラ
ンジスタが、Ｎチャネル型トランジスタであり、前記第
３しきい値検出回路は、第３入力トランジスタのゲート
に接続された第３しきい値検出用容量素子と、第３しき
い値検出用容量素子と第１入力端子との間に介在する第
８スイッチと、第３しきい値検出用容量素子の入力側と
第３入力トランジスタのソースとの間に介在する第９ス
イッチと、第３入力トランジスタのゲートとドレイン間
に介在する第１０スイッチと、第３入力トランジスタの
ソースと接地間に介在する第１１スイッチと、を含み、
前記第４しきい値検出回路は、第４入力トランジスタの
ゲートに接続された第４しきい値検出用容量素子と、第
４しきい値検出用容量素子と第２入力端子との間に介在
する第１２スイッチと、第４しきい値検出用容量素子の
入力側と第４入力トランジスタのソースとの間に介在す
る第１３スイッチと、第４入力トランジスタのゲートと
ドレイン間に介在する第１４スイッチと、第４入力トラ
ンジスタのソースと接地間に介在する第１５スイッチ
と、を含み、一定周期毎に、第８及び第１２スイッチを
ＯＦＦにし且つ第９〜第１１スイッチ及び第１３〜第１
５スイッチをＯＮにして一旦第３及び第４入力トランジ
スタをＯＮ状態にした後、第１１及び第１５スイッチを
ＯＦＦにすることにより第３及び第４入力トランジスタ
のしきい値を検出し、次いで、第９スイッチ、第１０ス
イッチ、第１３スイッチ及び第１４スイッチをＯＦＦに
し且つ第８スイッチ、第１１スイッチ、第１２スイッチ
及び第１５スイッチをＯＮにすることにより、第３入力
トランジスタのしきい値を加えた入力信号を第３入力ト
ランジスタのゲートに供給し、かつ、第４入力トランジ
スタのしきい値を加えた反転入力信号を第４入力トラン
ジスタのゲートに供給することを特徴とする。
【００３１】上記構成により、入力トランジスタがＮチ
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる両相レベル変換回路を実現すること
ができる。
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる両相レベル変換回路を実現すること
ができる。
【００３２】請求項７記載の発明は、請求項６記載の信
号レベル変換回路において、前記第３及び第４入力トラ
ンジスタを、Ｎチャネル型トランジスタに代えて、Ｐチ
ャネル型トランジスタとし、前記第１１スイッチを、第
３入力トランジスタのソースと接地間に介在させるのに
代えて、第３入力トランジスタのソースと電源間に介在
させ、前記第１５スイッチを、第４入力トランジスタの
ソースと接地間に介在させるのに代えて、第４入力トラ
ンジスタのソースと電源間に介在させるようにしたこと
を特徴とする。
号レベル変換回路において、前記第３及び第４入力トラ
ンジスタを、Ｎチャネル型トランジスタに代えて、Ｐチ
ャネル型トランジスタとし、前記第１１スイッチを、第
３入力トランジスタのソースと接地間に介在させるのに
代えて、第３入力トランジスタのソースと電源間に介在
させ、前記第１５スイッチを、第４入力トランジスタの
ソースと接地間に介在させるのに代えて、第４入力トラ
ンジスタのソースと電源間に介在させるようにしたこと
を特徴とする。
【００３３】上記構成により、入力トランジスタがＰチ
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる両相レベル変換回路を実現すること
ができる。
ャネル型トランジスタであって、この入力トランジスタ
のしきい値が経時変化等しても、確実なレベル変換動作
を行うことのできる両相レベル変換回路を実現すること
ができる。
【００３４】請求項８記載の発明は、請求項１乃至７の
何れかに記載の信号レベル変換回路において、前記第１
〜第４しきい値検出用容量素子の容量値が、１〜９ｐＦ
以下とされていることを特徴とする。上記構成によれ
ば、しきい値検出用容量は数ｐＦ程度以下なので、例え
ば多結晶シリコンを用いたプロセスでも十分パネル内に
内蔵することができる。
何れかに記載の信号レベル変換回路において、前記第１
〜第４しきい値検出用容量素子の容量値が、１〜９ｐＦ
以下とされていることを特徴とする。上記構成によれ
ば、しきい値検出用容量は数ｐＦ程度以下なので、例え
ば多結晶シリコンを用いたプロセスでも十分パネル内に
内蔵することができる。
【００３５】請求項９記載の発明は、請求項１乃至７の
何れかに記載の信号レベル変換回路において、前記レベ
ル変換部が、カレントミラー回路で構成されていること
を特徴とする。
何れかに記載の信号レベル変換回路において、前記レベ
ル変換部が、カレントミラー回路で構成されていること
を特徴とする。
【００３６】上記構成により、消費電力は多少大きいけ
れども、高速に信号レベルを変換することができる。
れども、高速に信号レベルを変換することができる。
【００３７】請求項１０記載の発明は、請求項１乃至７
の何れかに記載の信号レベル変換回路において、前記レ
ベル変換部が、フリップフロップ回路で構成されている
ことを特徴とする。
の何れかに記載の信号レベル変換回路において、前記レ
ベル変換部が、フリップフロップ回路で構成されている
ことを特徴とする。
【００３８】上記構成により、動作速度は多少遅いけれ
ども、低消費電力で信号レベルを変換することができ
る。
ども、低消費電力で信号レベルを変換することができ
る。
【００３９】請求項１１記載の発明は、請求項１乃至１
０の何れかに記載の信号レベル変換回路において、前記
第１回路は単結晶シリコンによるＭＯＳＦＥＴ集積回路
であり、前記第２回路は多結晶シリコンによるＴＦＴ
（薄膜トランジスタ）集積回路であり、前記第１〜第４
入力トランジスタ及び第１〜第１５スイッチは多結晶シ
リコンによるＴＦＴ（薄膜トランジスタ）で構成されて
いることを特徴とする。
０の何れかに記載の信号レベル変換回路において、前記
第１回路は単結晶シリコンによるＭＯＳＦＥＴ集積回路
であり、前記第２回路は多結晶シリコンによるＴＦＴ
（薄膜トランジスタ）集積回路であり、前記第１〜第４
入力トランジスタ及び第１〜第１５スイッチは多結晶シ
リコンによるＴＦＴ（薄膜トランジスタ）で構成されて
いることを特徴とする。
【００４０】上記構成により、電源電圧の異なる単結晶
シリコンによるＭＯＳＦＥＴ集積回路（一般に電源電圧
３〜５Ｖ程度）と多結晶シリコンによるＴＦＴ集積回路
（一般に電源電圧１０〜１５Ｖ程度）のインターフェイ
ス回路に用いることができる。
シリコンによるＭＯＳＦＥＴ集積回路（一般に電源電圧
３〜５Ｖ程度）と多結晶シリコンによるＴＦＴ集積回路
（一般に電源電圧１０〜１５Ｖ程度）のインターフェイ
ス回路に用いることができる。
【００４１】請求項１２記載の発明は、 請求項１１記
載の信号レベル変換回路を備えたことを特徴とするアク
ティブマトリクス型液晶表示装置である。
載の信号レベル変換回路を備えたことを特徴とするアク
ティブマトリクス型液晶表示装置である。
【００４２】上記構成により、薄膜トランジスタを用い
た液晶表示装置において、ＴＦＴ集積回路では扱えない
比較的高周波（数１０ＭＨｚ）のディジタル信号をＭＯ
ＳＦＥＴ集積回路で処理し分周して比較的低周波（数Ｍ
Ｈｚ）のディジタル信号に変換したのち、ＴＦＴ集積回
路で処理する際に、薄膜トランジスタを用いた液晶表示
素子と前記信号レベル変換回路を同一の製造プロセスで
作ることができ、かつ、特別なインターフェイス素子を
用いず、一般的な低電源電圧のＭＯＳＦＥＴ集積回路と
の直接インターフェイスを可能にする作用を有する。
た液晶表示装置において、ＴＦＴ集積回路では扱えない
比較的高周波（数１０ＭＨｚ）のディジタル信号をＭＯ
ＳＦＥＴ集積回路で処理し分周して比較的低周波（数Ｍ
Ｈｚ）のディジタル信号に変換したのち、ＴＦＴ集積回
路で処理する際に、薄膜トランジスタを用いた液晶表示
素子と前記信号レベル変換回路を同一の製造プロセスで
作ることができ、かつ、特別なインターフェイス素子を
用いず、一般的な低電源電圧のＭＯＳＦＥＴ集積回路と
の直接インターフェイスを可能にする作用を有する。
【００４３】
【発明の実施の形態】（実施の形態１）図１は本発明の
実施の形態１に係る信号レベル変換回路の構成を示す回
路図である。本実施の形態１では、１つの入力信号のみ
を使用する単相信号のレベル変換回路の例が示されてい
る。図１において、１１は第１回路としての単結晶シリ
コンによるＭＯＳＦＥＴ集積回路を示し、１２は第２回
路としての多結晶シリコンによるＴＦＴ集積回路を示
す。また、信号レベル変換回路１３、信号レベル変換回
路１３内のスイッチのＯＮ／ＯＦＦを制御するスイッチ
制御回路１４及びＴＦＴ集積回路１２は、ＴＦＴ集積回
路１５内に内蔵されている。従って、信号レベル変換回
路１３、スイッチ制御回路１４及びＴＦＴ集積回路１２
の各電源電圧は、ＴＦＴ集積回路１５の電源電圧と同一
である。なお、ＴＦＴ集積回路１５は、例えば液晶表示
装置の内蔵駆動回路等である。
実施の形態１に係る信号レベル変換回路の構成を示す回
路図である。本実施の形態１では、１つの入力信号のみ
を使用する単相信号のレベル変換回路の例が示されてい
る。図１において、１１は第１回路としての単結晶シリ
コンによるＭＯＳＦＥＴ集積回路を示し、１２は第２回
路としての多結晶シリコンによるＴＦＴ集積回路を示
す。また、信号レベル変換回路１３、信号レベル変換回
路１３内のスイッチのＯＮ／ＯＦＦを制御するスイッチ
制御回路１４及びＴＦＴ集積回路１２は、ＴＦＴ集積回
路１５内に内蔵されている。従って、信号レベル変換回
路１３、スイッチ制御回路１４及びＴＦＴ集積回路１２
の各電源電圧は、ＴＦＴ集積回路１５の電源電圧と同一
である。なお、ＴＦＴ集積回路１５は、例えば液晶表示
装置の内蔵駆動回路等である。
【００４４】前記信号レベル変換回路１３は、Ｎチャン
ネル型薄膜トランジスタ（ＴＦＴ）である第１入力トラ
ンジスタＱ１とＮチャンネル型ＴＦＴである第２入力ト
ランジスタＱ２とからなる差動入力部と、カレントミラ
ー回路を構成するＰチャンネル型薄膜トランジスタのア
クティブロードＮ１，Ｎ２で構成された従来型の信号レ
ベル変換回路に、第１及び第２しきい値検出回路２０，
２１を付加した回路で構成されている。
ネル型薄膜トランジスタ（ＴＦＴ）である第１入力トラ
ンジスタＱ１とＮチャンネル型ＴＦＴである第２入力ト
ランジスタＱ２とからなる差動入力部と、カレントミラ
ー回路を構成するＰチャンネル型薄膜トランジスタのア
クティブロードＮ１，Ｎ２で構成された従来型の信号レ
ベル変換回路に、第１及び第２しきい値検出回路２０，
２１を付加した回路で構成されている。
【００４５】第１しきい値検出回路２０は一定周期毎に
第１入力トランジスタＱ１のしきい値を検出する働きを
なし、第２しきい値検出回路２１は一定周期毎に第２入
力トランジスタＱ２のしきい値を検出する働きをなす。
第１入力トランジスタＱ１のしきい値を検出する働きを
なし、第２しきい値検出回路２１は一定周期毎に第２入
力トランジスタＱ２のしきい値を検出する働きをなす。
【００４６】第１しきい値検出回路２０は、第１入力ト
ランジスタＱ１のゲートに接続された第１しきい値検出
用容量素子Ｃ１と、第１しきい値検出用容量素子Ｃ１と
入力端子２２との間に介在する第１スイッチＳＷ１と、
第１しきい値検出用容量素子Ｃ１の入力側と第１入力ト
ランジスタＱ１のソースとの間に介在する第２スイッチ
ＳＷ２と、第１入力トランジスタＱ１のゲートとドレイ
ン間に介在する第３スイッチＳＷ３と、第１入力トラン
ジスタＱ１のソースと接地間に介在する第４スイッチＳ
Ｗ４とから構成されている。
ランジスタＱ１のゲートに接続された第１しきい値検出
用容量素子Ｃ１と、第１しきい値検出用容量素子Ｃ１と
入力端子２２との間に介在する第１スイッチＳＷ１と、
第１しきい値検出用容量素子Ｃ１の入力側と第１入力ト
ランジスタＱ１のソースとの間に介在する第２スイッチ
ＳＷ２と、第１入力トランジスタＱ１のゲートとドレイ
ン間に介在する第３スイッチＳＷ３と、第１入力トラン
ジスタＱ１のソースと接地間に介在する第４スイッチＳ
Ｗ４とから構成されている。
【００４７】第２しきい値検出回路２１は、第２入力ト
ランジスタＱ２のゲートに接続された第２しきい値検出
用容量素子Ｃ２と、第２しきい値検出用容量素子Ｃ２の
入力側と第２入力トランジスタＱ２のソースとの間に介
在する第５スイッチＳＷ５と、第２入力トランジスタＱ
２のゲートとドレイン間に介在する第６スイッチＳＷ６
と、第２入力トランジスタＱ２のソースと接地間に介在
する第７スイッチＳＷ７とから構成されている。
ランジスタＱ２のゲートに接続された第２しきい値検出
用容量素子Ｃ２と、第２しきい値検出用容量素子Ｃ２の
入力側と第２入力トランジスタＱ２のソースとの間に介
在する第５スイッチＳＷ５と、第２入力トランジスタＱ
２のゲートとドレイン間に介在する第６スイッチＳＷ６
と、第２入力トランジスタＱ２のソースと接地間に介在
する第７スイッチＳＷ７とから構成されている。
【００４８】なお、第１入力トランジスタＱ１のゲート
には、低振幅信号が入力され、第２入力トランジスタＱ
２のゲートには、バイアス電圧が印加されている。ま
た、スイッチＳＷ１〜ＳＷ７は、スイッチ制御回路１４
によりスイッチング態様が制御されている。これらスイ
ッチＳＷ１〜ＳＷ７は、具体的にはＴＦＴにより構成さ
れている。なお、スイッチＳＷ１〜ＳＷ７は、ＴＦＴに
より構成されされていても、スイッチング素子としての
使用のため、ＴＦＴのしきい値のばらつきに影響を受け
ることなく正常に動作することができる。
には、低振幅信号が入力され、第２入力トランジスタＱ
２のゲートには、バイアス電圧が印加されている。ま
た、スイッチＳＷ１〜ＳＷ７は、スイッチ制御回路１４
によりスイッチング態様が制御されている。これらスイ
ッチＳＷ１〜ＳＷ７は、具体的にはＴＦＴにより構成さ
れている。なお、スイッチＳＷ１〜ＳＷ７は、ＴＦＴに
より構成されされていても、スイッチング素子としての
使用のため、ＴＦＴのしきい値のばらつきに影響を受け
ることなく正常に動作することができる。
【００４９】本発明の実施の形態においても、従来例と
同様に、薄膜トランジスタは、およそ３Ｖ程度のしきい
値電圧を有し、ＴＦＴ集積回路１５の電源電圧はおよそ
１０〜１５Ｖ程度となっている（従って、信号レベル変
換回路１３、スイッチ制御回路１４及びＴＦＴ集積回路
１２も同様の電源電圧である）。一方、単結晶シリコン
のＭＯＳＦＥＴ集積回路１１の電源電圧は、一般に３〜
５Ｖ程度であり、従って、ＭＯＳＦＥＴ集積回路１１か
らの出力信号の振幅レベルは、ＴＦＴ集積回路１５の電
源電圧に比べて小さい。
同様に、薄膜トランジスタは、およそ３Ｖ程度のしきい
値電圧を有し、ＴＦＴ集積回路１５の電源電圧はおよそ
１０〜１５Ｖ程度となっている（従って、信号レベル変
換回路１３、スイッチ制御回路１４及びＴＦＴ集積回路
１２も同様の電源電圧である）。一方、単結晶シリコン
のＭＯＳＦＥＴ集積回路１１の電源電圧は、一般に３〜
５Ｖ程度であり、従って、ＭＯＳＦＥＴ集積回路１１か
らの出力信号の振幅レベルは、ＴＦＴ集積回路１５の電
源電圧に比べて小さい。
【００５０】図２はスイッチンＳＷ１〜ＳＷ７のスイッ
チング態様を示す波形図である。以下、図２を参照し
て、本実施の形態１に係る信号レベル変換回路のレベル
変換動作、特に入力トランジスタのしきい値の経時変化
の影響をキャンセルする動作について説明する。
チング態様を示す波形図である。以下、図２を参照し
て、本実施の形態１に係る信号レベル変換回路のレベル
変換動作、特に入力トランジスタのしきい値の経時変化
の影響をキャンセルする動作について説明する。
【００５１】本実施の形態に係る単相信号レベル変換回
路の動作は、入力トランジスタのしきい値を検出する第
１ステップと、検出したしきい値を入力信号に加算して
入力トランジスタのゲートに印加し、低振幅信号の入力
信号を高振幅信号に変換する第２ステップの２つのステ
ップから成る。即ち、図２（１）に示すように第１スイ
ッチＳＷ１がＯＦＦである時刻ｔ１から時刻ｔ２までの
しきい値検出期間Ｗ１において、しきい値を検出する。
そして、第１スイッチＳＷ１がＯＮである時刻ｔ２から
時刻ｔ３までの信号レベル変換動作期間Ｗ２において、
検出したしきい値を入力信号に加算して入力トランジス
タのゲートに印加し、低振幅信号の入力信号を高振幅信
号に変換する。なお、例えば信号レベル変換回路が液晶
表示装置の駆動回路に内蔵された場合等には、ブランキ
ング期間をしきい値検出期間Ｗ１として使用するように
すればよい。
路の動作は、入力トランジスタのしきい値を検出する第
１ステップと、検出したしきい値を入力信号に加算して
入力トランジスタのゲートに印加し、低振幅信号の入力
信号を高振幅信号に変換する第２ステップの２つのステ
ップから成る。即ち、図２（１）に示すように第１スイ
ッチＳＷ１がＯＦＦである時刻ｔ１から時刻ｔ２までの
しきい値検出期間Ｗ１において、しきい値を検出する。
そして、第１スイッチＳＷ１がＯＮである時刻ｔ２から
時刻ｔ３までの信号レベル変換動作期間Ｗ２において、
検出したしきい値を入力信号に加算して入力トランジス
タのゲートに印加し、低振幅信号の入力信号を高振幅信
号に変換する。なお、例えば信号レベル変換回路が液晶
表示装置の駆動回路に内蔵された場合等には、ブランキ
ング期間をしきい値検出期間Ｗ１として使用するように
すればよい。
【００５２】以下、しきい値検出の動作を具体的に説明
する。先ず、時刻ｔ１で第１スイッチＳＷ１をＯＦＦに
する。次いで、図２（２）に示すように、時刻ｔ４で第
２スイッチＳＷ２、第３スイッチＳＷ３、第５スイッチ
ＳＷ５及び第６スイッチＳＷ６をＯＮにする。なお、こ
のとき、図２（３）に示すように、第４スイッチＳＷ４
及び第７スイッチＳＷ７は、ＯＮ状態である。従って、
第１入力トランジスタＱ１及び第２入力トランジスタＱ
２はＯＮ状態となる。次いで、図２（３）に示すよう
に、時刻ｔ５で第４スイッチＳＷ４及び第７スイッチＳ
Ｗ７をＯＦＦにする。これにより、第１入力トランジス
タＱ１のしきい値電圧が第１しきい値検出用容量素子Ｃ
１に保持され、第２入力トランジスタＱ２のしきい値電
圧が第２しきい値検出用容量素子Ｃ２に保持される。
する。先ず、時刻ｔ１で第１スイッチＳＷ１をＯＦＦに
する。次いで、図２（２）に示すように、時刻ｔ４で第
２スイッチＳＷ２、第３スイッチＳＷ３、第５スイッチ
ＳＷ５及び第６スイッチＳＷ６をＯＮにする。なお、こ
のとき、図２（３）に示すように、第４スイッチＳＷ４
及び第７スイッチＳＷ７は、ＯＮ状態である。従って、
第１入力トランジスタＱ１及び第２入力トランジスタＱ
２はＯＮ状態となる。次いで、図２（３）に示すよう
に、時刻ｔ５で第４スイッチＳＷ４及び第７スイッチＳ
Ｗ７をＯＦＦにする。これにより、第１入力トランジス
タＱ１のしきい値電圧が第１しきい値検出用容量素子Ｃ
１に保持され、第２入力トランジスタＱ２のしきい値電
圧が第２しきい値検出用容量素子Ｃ２に保持される。
【００５３】次いで、時刻ｔ２で、第１スイッチＳＷ１
をＯＮとし、第２スイッチＳＷ２、第３スイッチＳＷ
３、第５スイッチＳＷ５及び第６スイッチＳＷ６をＯＦ
Ｆとし、更に第４スイッチＳＷ４及び第７スイッチＳＷ
７をＯＮとする。これにより、第１入力トランジスタＱ
１のゲートには、低振幅信号の入力信号に第１入力トラ
ンジスタＱ１のしきい値を加えたレベルの入力信号が供
給され、また、第２入力トランジスタＱ２のゲートに
は、バイアス電圧に第２入力トランジスタＱ１のしきい
値を加えた電圧レベルが印加されることになる。
をＯＮとし、第２スイッチＳＷ２、第３スイッチＳＷ
３、第５スイッチＳＷ５及び第６スイッチＳＷ６をＯＦ
Ｆとし、更に第４スイッチＳＷ４及び第７スイッチＳＷ
７をＯＮとする。これにより、第１入力トランジスタＱ
１のゲートには、低振幅信号の入力信号に第１入力トラ
ンジスタＱ１のしきい値を加えたレベルの入力信号が供
給され、また、第２入力トランジスタＱ２のゲートに
は、バイアス電圧に第２入力トランジスタＱ１のしきい
値を加えた電圧レベルが印加されることになる。
【００５４】なお、信号レベル変換動作期間Ｗ２におけ
るレベル変換回路の動作は、従来例のレベル変換回路と
基本的には同様である。
るレベル変換回路の動作は、従来例のレベル変換回路と
基本的には同様である。
【００５５】以上のようにして、本実施の形態に係る単
相信号レベル変換回路は、しきい値検出用容量を入力ト
ランジスタのゲートに接続することにより、ＭＯＳＦＥ
Ｔ集積回路からの入力信号に信号レベル変換回路の入力
トランジスタのしきい値を加算して、入力トランジスタ
のゲートに印加するので、ＭＯＳＦＥＴ集積回路からの
入力信号が、入力トランジスタのしきい値より小さな値
であっても、入力トランジスタはＯＮし、正常に信号レ
ベル変換動作が行われる。
相信号レベル変換回路は、しきい値検出用容量を入力ト
ランジスタのゲートに接続することにより、ＭＯＳＦＥ
Ｔ集積回路からの入力信号に信号レベル変換回路の入力
トランジスタのしきい値を加算して、入力トランジスタ
のゲートに印加するので、ＭＯＳＦＥＴ集積回路からの
入力信号が、入力トランジスタのしきい値より小さな値
であっても、入力トランジスタはＯＮし、正常に信号レ
ベル変換動作が行われる。
【００５６】さらに一定周期毎に入力トランジスタのし
きい値を検出するので、経時変化等により入力トランジ
スタのしきい値が変化しても、常に最新のしきい値が入
力信号に加算されるので、信号レベル変換動作が誤動作
することはない。
きい値を検出するので、経時変化等により入力トランジ
スタのしきい値が変化しても、常に最新のしきい値が入
力信号に加算されるので、信号レベル変換動作が誤動作
することはない。
【００５７】次に、本発明者等が上記の図１のレベル変
換回路について行ったシミュレーションによる結果を図
３に示す。シミュレーションの条件は、以下のとおりで
ある。
換回路について行ったシミュレーションによる結果を図
３に示す。シミュレーションの条件は、以下のとおりで
ある。
【００５８】入力信号Ｖｉｎの最大振幅レベル： ５Ｖ 入力信号Ｖｉｎの半周期パルス幅： ６２．５ｍｓ 電源電圧ＶDD： １２Ｖ 薄膜トランジスタのしきい値： １Ｖ、２．５Ｖ、４
Ｖ、５．５Ｖ 図３（ａ）は薄膜トランジスタのしきい値が１Ｖの場合
の波形図であり、図３（ｂ）は薄膜トランジスタのしき
い値が２．５Ｖの場合の波形図であり、図３（ｃ）は薄
膜トランジスタのしきい値が４Ｖの場合の波形図であ
り、図３（ｄ）は薄膜トランジスタのしきい値が５．５
Ｖの場合の波形図である。これら図３（ａ）〜図３
（ｄ）より明らかなように、ハイレベルとローレベルの
明確な高振幅信号の出力信号Ｖｏｕｔが得られ、このこ
とより、薄膜トランジスタのしきい値がばらついていて
も、正常に動作していることが認められる。
Ｖ、５．５Ｖ 図３（ａ）は薄膜トランジスタのしきい値が１Ｖの場合
の波形図であり、図３（ｂ）は薄膜トランジスタのしき
い値が２．５Ｖの場合の波形図であり、図３（ｃ）は薄
膜トランジスタのしきい値が４Ｖの場合の波形図であ
り、図３（ｄ）は薄膜トランジスタのしきい値が５．５
Ｖの場合の波形図である。これら図３（ａ）〜図３
（ｄ）より明らかなように、ハイレベルとローレベルの
明確な高振幅信号の出力信号Ｖｏｕｔが得られ、このこ
とより、薄膜トランジスタのしきい値がばらついていて
も、正常に動作していることが認められる。
【００５９】なお、上記の単相信号レベル変換回路にお
けるＮチャンネル型薄膜トランジスタに代えて、Ｐチャ
ンネル型薄膜トランジスタを用いるようにしてもよい。
なお、図４において、図１に対応する部分には同一の参
照符号に添え字ａを付して示す（例えば、第１スイッチ
ＳＷ１であれば、第１スイッチＳＷ１ａと表す。）この
ような構成によってもまた、図５に示すスイッチング動
作により上記と同様の結果が得られる。
けるＮチャンネル型薄膜トランジスタに代えて、Ｐチャ
ンネル型薄膜トランジスタを用いるようにしてもよい。
なお、図４において、図１に対応する部分には同一の参
照符号に添え字ａを付して示す（例えば、第１スイッチ
ＳＷ１であれば、第１スイッチＳＷ１ａと表す。）この
ような構成によってもまた、図５に示すスイッチング動
作により上記と同様の結果が得られる。
【００６０】（実施の形態２）図６は本発明の実施の形
態２に係る信号レベル変換回路の構成を示す回路図であ
る。本実施の形態２では、正相と逆相の２つの入力信号
を使用する両相信号のレベル変換回路の例が示されてい
る。なお、実施の形態１に対応する部分には、同一の参
照符号を付す。
態２に係る信号レベル変換回路の構成を示す回路図であ
る。本実施の形態２では、正相と逆相の２つの入力信号
を使用する両相信号のレベル変換回路の例が示されてい
る。なお、実施の形態１に対応する部分には、同一の参
照符号を付す。
【００６１】図６において、３０は両相信号レベル変換
回路を示し、３１は両相信号レベル変換回路３０内のス
イッチのＯＮ／ＯＦＦを制御するスイッチ制御回路を示
す。両相信号レベル変換回路３０、スイッチ制御回路３
１及びＴＦＴ集積回路１２は、ＴＦＴ集積回路１５内に
内蔵されている。
回路を示し、３１は両相信号レベル変換回路３０内のス
イッチのＯＮ／ＯＦＦを制御するスイッチ制御回路を示
す。両相信号レベル変換回路３０、スイッチ制御回路３
１及びＴＦＴ集積回路１２は、ＴＦＴ集積回路１５内に
内蔵されている。
【００６２】前記両相信号レベル変換回路３０は、Ｎチ
ャンネル型薄膜トランジスタ（ＴＦＴ）である第３入力
トランジスタＱ３とＮチャンネル型ＴＦＴである第４入
力トランジスタＱ４とからなる差動入力部と、カレント
ミラー回路を構成するＰチャンネル型薄膜トランジスタ
のアクティブロードＮ３，Ｎ４で構成された従来型の信
号レベル変換回路に、第３及び第４しきい値検出回路３
２，３３を付加した回路で構成されている。
ャンネル型薄膜トランジスタ（ＴＦＴ）である第３入力
トランジスタＱ３とＮチャンネル型ＴＦＴである第４入
力トランジスタＱ４とからなる差動入力部と、カレント
ミラー回路を構成するＰチャンネル型薄膜トランジスタ
のアクティブロードＮ３，Ｎ４で構成された従来型の信
号レベル変換回路に、第３及び第４しきい値検出回路３
２，３３を付加した回路で構成されている。
【００６３】第３しきい値検出回路３２は一定周期毎に
第３入力トランジスタＱ３のしきい値を検出する働きを
なし、第４しきい値検出回路３３は一定周期毎に第４入
力トランジスタＱ４のしきい値を検出する働きをなす。
第３入力トランジスタＱ３のしきい値を検出する働きを
なし、第４しきい値検出回路３３は一定周期毎に第４入
力トランジスタＱ４のしきい値を検出する働きをなす。
【００６４】第３しきい値検出回路３２は、第３入力ト
ランジスタＱ３のゲートに接続された第３しきい値検出
用容量素子Ｃ３と、第３しきい値検出用容量素子Ｃ３と
低振幅信号が入力される入力端子２２ａとの間に介在す
る第８スイッチＳＷ８と、第３しきい値検出用容量素子
Ｃ３の入力側と第３入力トランジスタＱ３のソースとの
間に介在する第９スイッチＳＷ９と、第３入力トランジ
スタＱ３のゲートとドレイン間に介在する第１０スイッ
チＳＷ１０と、第３入力トランジスタＱ３のソースと接
地間に介在する第１１スイッチＳＷ１１とから構成され
ている。
ランジスタＱ３のゲートに接続された第３しきい値検出
用容量素子Ｃ３と、第３しきい値検出用容量素子Ｃ３と
低振幅信号が入力される入力端子２２ａとの間に介在す
る第８スイッチＳＷ８と、第３しきい値検出用容量素子
Ｃ３の入力側と第３入力トランジスタＱ３のソースとの
間に介在する第９スイッチＳＷ９と、第３入力トランジ
スタＱ３のゲートとドレイン間に介在する第１０スイッ
チＳＷ１０と、第３入力トランジスタＱ３のソースと接
地間に介在する第１１スイッチＳＷ１１とから構成され
ている。
【００６５】第４しきい値検出回路３３は、第４入力ト
ランジスタＱ４のゲートに接続された第４しきい値検出
用容量素子Ｃ４と、第４しきい値検出用容量素子Ｃ３と
低振幅信号の反転信号が入力される入力端子２２ｂとの
間に介在する第１２スイッチＳＷ１２と、第４しきい値
検出用容量素子Ｃ４の入力側と第４入力トランジスタＱ
４のソースとの間に介在する第１３スイッチＳＷ１３
と、第４入力トランジスタＱ４のゲートとドレイン間に
介在する第１４スイッチＳＷ１４と、第４入力トランジ
スタＱ４のソースと接地間に介在する第１５スイッチＳ
Ｗ１５とから構成されている。
ランジスタＱ４のゲートに接続された第４しきい値検出
用容量素子Ｃ４と、第４しきい値検出用容量素子Ｃ３と
低振幅信号の反転信号が入力される入力端子２２ｂとの
間に介在する第１２スイッチＳＷ１２と、第４しきい値
検出用容量素子Ｃ４の入力側と第４入力トランジスタＱ
４のソースとの間に介在する第１３スイッチＳＷ１３
と、第４入力トランジスタＱ４のゲートとドレイン間に
介在する第１４スイッチＳＷ１４と、第４入力トランジ
スタＱ４のソースと接地間に介在する第１５スイッチＳ
Ｗ１５とから構成されている。
【００６６】なお、スイッチＳＷ８〜ＳＷ１５は、スイ
ッチ制御回路３１によりスイッチング態様が制御されて
いる。これらスイッチＳＷ８〜ＳＷ１５は、具体的には
ＴＦＴにより構成されている。なお、スイッチＳＷ８〜
ＳＷ１５は、、ＴＦＴにより構成されされていても、ス
イッチング素子としてしの使用のため、ＴＦＴのしきい
値のばらつきに影響を受けることなく正常に動作するこ
とができる。
ッチ制御回路３１によりスイッチング態様が制御されて
いる。これらスイッチＳＷ８〜ＳＷ１５は、具体的には
ＴＦＴにより構成されている。なお、スイッチＳＷ８〜
ＳＷ１５は、、ＴＦＴにより構成されされていても、ス
イッチング素子としてしの使用のため、ＴＦＴのしきい
値のばらつきに影響を受けることなく正常に動作するこ
とができる。
【００６７】図７はスイッチンＳＷ８〜ＳＷ１５のスイ
ッチング態様を示す波形図である。以下、図６を参照し
て、本実施の形態２に係る両相信号レベル変換回路のレ
ベル変換動作、特に入力トランジスタのしきい値の経時
変化の影響をキャンセルする動作について説明する。な
お、基本的には実施の形態１における動作と同様であ
る。即ち、図７（１）に示すように第８スイッチＳＷ８
及び第１２スイッチＳＷ１２がＯＦＦである時刻ｔ１か
ら時刻ｔ２までのしきい値検出期間Ｗ１において、しき
い値を検出する。そして、第８スイッチＳＷ８及び第１
２スイッチＳＷ１２がＯＮである時刻ｔ２から時刻ｔ３
までの信号レベル変換動作期間Ｗ２において、検出した
しきい値を入力信号に加算して入力トランジスタのゲー
トに印加し、低振幅信号の入力信号を高振幅信号に変換
する。
ッチング態様を示す波形図である。以下、図６を参照し
て、本実施の形態２に係る両相信号レベル変換回路のレ
ベル変換動作、特に入力トランジスタのしきい値の経時
変化の影響をキャンセルする動作について説明する。な
お、基本的には実施の形態１における動作と同様であ
る。即ち、図７（１）に示すように第８スイッチＳＷ８
及び第１２スイッチＳＷ１２がＯＦＦである時刻ｔ１か
ら時刻ｔ２までのしきい値検出期間Ｗ１において、しき
い値を検出する。そして、第８スイッチＳＷ８及び第１
２スイッチＳＷ１２がＯＮである時刻ｔ２から時刻ｔ３
までの信号レベル変換動作期間Ｗ２において、検出した
しきい値を入力信号に加算して入力トランジスタのゲー
トに印加し、低振幅信号の入力信号を高振幅信号に変換
する。
【００６８】以下、しきい値検出の動作を具体的に説明
する。先ず、時刻ｔ１で第８スイッチＳＷ８及び第１２
スイッチＳＷ１２をＯＦＦにする。次いで、図７（２）
に示すように、時刻ｔ４で第９スイッチＳＷ９、第１０
スイッチＳＷ１０、第１３スイッチＳＷ１３及び第１４
スイッチＳＷ１４をＯＮにする。なお、このとき、図７
（３）に示すように、第１１スイッチＳＷ１１及び第１
５スイッチＳＷ１５は、ＯＮ状態である。従って、第３
入力トランジスタＱ３及び第４入力トランジスタＱ４は
ＯＮ状態となる。次いで、図７（３）に示すように、時
刻ｔ５で第１１スイッチＳＷ１１及び第１５スイッチＳ
Ｗ１５をＯＦＦにする。これにより、第３入力トランジ
スタＱ３のしきい値電圧が第３しきい値検出用容量素子
Ｃ３に保持され、第４入力トランジスタＱ４のしきい値
電圧が第４しきい値検出用容量素子Ｃ４に保持される。
する。先ず、時刻ｔ１で第８スイッチＳＷ８及び第１２
スイッチＳＷ１２をＯＦＦにする。次いで、図７（２）
に示すように、時刻ｔ４で第９スイッチＳＷ９、第１０
スイッチＳＷ１０、第１３スイッチＳＷ１３及び第１４
スイッチＳＷ１４をＯＮにする。なお、このとき、図７
（３）に示すように、第１１スイッチＳＷ１１及び第１
５スイッチＳＷ１５は、ＯＮ状態である。従って、第３
入力トランジスタＱ３及び第４入力トランジスタＱ４は
ＯＮ状態となる。次いで、図７（３）に示すように、時
刻ｔ５で第１１スイッチＳＷ１１及び第１５スイッチＳ
Ｗ１５をＯＦＦにする。これにより、第３入力トランジ
スタＱ３のしきい値電圧が第３しきい値検出用容量素子
Ｃ３に保持され、第４入力トランジスタＱ４のしきい値
電圧が第４しきい値検出用容量素子Ｃ４に保持される。
【００６９】次いで、時刻ｔ２で、第８スイッチＳＷ８
及び第１２スイッチＳＷ１２をＯＮとし、第９スイッチ
ＳＷ９、第１０スイッチＳＷ１０、第１３スイッチＳＷ
１３及び第１４スイッチＳＷ１４をＯＦＦとし、更に第
１１スイッチＳＷ１１及び第１５スイッチＳＷ１５をＯ
Ｎとする。これにより、第３入力トランジスタＱ３のゲ
ートには、低振幅信号の正相入力信号に第３入力トラン
ジスタＱ３のしきい値を加えたレベルの入力信号が供給
され、また、第４入力トランジスタＱ４のゲートには、
低振幅信号の反転した逆相入力信号に第４入力トランジ
スタＱ４のしきい値を加えたレベルの入力信号が供給さ
れることになる。
及び第１２スイッチＳＷ１２をＯＮとし、第９スイッチ
ＳＷ９、第１０スイッチＳＷ１０、第１３スイッチＳＷ
１３及び第１４スイッチＳＷ１４をＯＦＦとし、更に第
１１スイッチＳＷ１１及び第１５スイッチＳＷ１５をＯ
Ｎとする。これにより、第３入力トランジスタＱ３のゲ
ートには、低振幅信号の正相入力信号に第３入力トラン
ジスタＱ３のしきい値を加えたレベルの入力信号が供給
され、また、第４入力トランジスタＱ４のゲートには、
低振幅信号の反転した逆相入力信号に第４入力トランジ
スタＱ４のしきい値を加えたレベルの入力信号が供給さ
れることになる。
【００７０】なお、信号レベル変換動作期間Ｗ２におけ
るレベル変換回路の動作は、従来例のレベル変換回路と
基本的には同様である。
るレベル変換回路の動作は、従来例のレベル変換回路と
基本的には同様である。
【００７１】以上のようにして、本実施の形態に係る両
相信号レベル変換回路は、しきい値検出用容量を入力ト
ランジスタのゲートに接続することにより、ＭＯＳＦＥ
Ｔ集積回路からの入力信号に信号レベル変換回路の入力
トランジスタのしきい値を加算して、入力トランジスタ
のゲートに印加するので、ＭＯＳＦＥＴ集積回路からの
入力信号が、入力トランジスタのしきい値より小さな値
であっても、入力トランジスタはＯＮし、正常に信号レ
ベル変換動作が行われる。
相信号レベル変換回路は、しきい値検出用容量を入力ト
ランジスタのゲートに接続することにより、ＭＯＳＦＥ
Ｔ集積回路からの入力信号に信号レベル変換回路の入力
トランジスタのしきい値を加算して、入力トランジスタ
のゲートに印加するので、ＭＯＳＦＥＴ集積回路からの
入力信号が、入力トランジスタのしきい値より小さな値
であっても、入力トランジスタはＯＮし、正常に信号レ
ベル変換動作が行われる。
【００７２】さらに一定周期毎に入力トランジスタのし
きい値を検出するので、経時変化等により入力トランジ
スタのしきい値が変化しても、常に最新のしきい値が入
力信号に加算されるので、信号レベル変換動作が誤動作
することはない。
きい値を検出するので、経時変化等により入力トランジ
スタのしきい値が変化しても、常に最新のしきい値が入
力信号に加算されるので、信号レベル変換動作が誤動作
することはない。
【００７３】次に、本発明者等が上記の図５の両相信号
レベル変換回路について行ったシミュレーションによる
結果を図８に示す。シミュレーションの条件は、以下の
とおりである。
レベル変換回路について行ったシミュレーションによる
結果を図８に示す。シミュレーションの条件は、以下の
とおりである。
【００７４】正相入力信号Ｖ１ｉｎ及び逆相入力信号Ｖ
２ｉｎの最大振幅レベル： ５Ｖ 正相入力信号Ｖ１ｉｎ及び逆相入力信号Ｖ２ｉｎの半周
期パルス幅： ６２．５ｍｓ 電源電圧ＶDD： １２Ｖ 薄膜トランジスタのしきい値： １Ｖ、２．５Ｖ、４
Ｖ、５．５Ｖ 図８（ａ）は薄膜トランジスタのしきい値が１Ｖの場合
の波形図であり、図８（ｂ）は薄膜トランジスタのしき
い値が２．５Ｖの場合の波形図であり、図８（ｃ）は薄
膜トランジスタのしきい値が４Ｖの場合の波形図であ
り、図８（ｄ）は薄膜トランジスタのしきい値が５．５
Ｖの場合の波形図である。これら図８（ａ）〜図８
（ｄ）より明らかなように、ハイレベルとローレベルの
明確な高振幅信号の出力信号Ｖｏｕｔが得られ、このこ
とより、薄膜トランジスタのしきい値がばらついていて
も、正常に動作していることが認められる。
２ｉｎの最大振幅レベル： ５Ｖ 正相入力信号Ｖ１ｉｎ及び逆相入力信号Ｖ２ｉｎの半周
期パルス幅： ６２．５ｍｓ 電源電圧ＶDD： １２Ｖ 薄膜トランジスタのしきい値： １Ｖ、２．５Ｖ、４
Ｖ、５．５Ｖ 図８（ａ）は薄膜トランジスタのしきい値が１Ｖの場合
の波形図であり、図８（ｂ）は薄膜トランジスタのしき
い値が２．５Ｖの場合の波形図であり、図８（ｃ）は薄
膜トランジスタのしきい値が４Ｖの場合の波形図であ
り、図８（ｄ）は薄膜トランジスタのしきい値が５．５
Ｖの場合の波形図である。これら図８（ａ）〜図８
（ｄ）より明らかなように、ハイレベルとローレベルの
明確な高振幅信号の出力信号Ｖｏｕｔが得られ、このこ
とより、薄膜トランジスタのしきい値がばらついていて
も、正常に動作していることが認められる。
【００７５】なお、図９に示すように、上記の両相信号
レベル変換回路におけるＮチャンネル型薄膜トランジス
タに代えて、Ｐチャンネル型薄膜トランジスタを用いる
ようにしてもよい。なお、図９において、図６に対応す
る部分には同一の参照符号に添え字ａを付して示す（例
えば、第８スイッチＳＷ８であれば、第８スイッチＳＷ
８ａと表す。）このような構成によってもまた、図１０
に示すスイッチング動作により上記と同様の結果が得ら
れる。
レベル変換回路におけるＮチャンネル型薄膜トランジス
タに代えて、Ｐチャンネル型薄膜トランジスタを用いる
ようにしてもよい。なお、図９において、図６に対応す
る部分には同一の参照符号に添え字ａを付して示す（例
えば、第８スイッチＳＷ８であれば、第８スイッチＳＷ
８ａと表す。）このような構成によってもまた、図１０
に示すスイッチング動作により上記と同様の結果が得ら
れる。
【００７６】（実施の形態３）図１１は実施の形態３に
係る信号レベル変換回路の構成を示す回路図である。こ
の実施の形態３は、実施の形態１に類似し対応する部分
には同一の参照符号を付す。上記実施の形態１では差動
アンプ部をカレントミラー回路で構成したけれども、本
実施の形態３では差動アンプ部をＰチャネル型薄膜トラ
ンジスタ（ＴＦＴ）Ｎ５，Ｎ６からなるフリップフロッ
プで構成したことを特徴とするものである。このような
構成によってもまた、入力トランジスタのしきい値の経
時変化があっても、正常にレベル変換を行うことができ
る。なお、本実施の形態３では、単相信号レベル変換回
路での差動アンプ部をフリップフロップで構成したけれ
ども、実施の形態２の両相信号レベル変換回路における
差動アンプ部をフリップフロップで構成するようにして
もよい。
係る信号レベル変換回路の構成を示す回路図である。こ
の実施の形態３は、実施の形態１に類似し対応する部分
には同一の参照符号を付す。上記実施の形態１では差動
アンプ部をカレントミラー回路で構成したけれども、本
実施の形態３では差動アンプ部をＰチャネル型薄膜トラ
ンジスタ（ＴＦＴ）Ｎ５，Ｎ６からなるフリップフロッ
プで構成したことを特徴とするものである。このような
構成によってもまた、入力トランジスタのしきい値の経
時変化があっても、正常にレベル変換を行うことができ
る。なお、本実施の形態３では、単相信号レベル変換回
路での差動アンプ部をフリップフロップで構成したけれ
ども、実施の形態２の両相信号レベル変換回路における
差動アンプ部をフリップフロップで構成するようにして
もよい。
【００７７】（実施の形態１〜３の補足説明） 上記実施の形態１〜３では、信号レベル変換回路はＴ
ＦＴ集積回路１５内に内蔵され、第２回路としてのＴＦ
Ｔ集積回路１２と同一の電源電圧で駆動されたけれど
も、本発明はこれに限定されるものではなく、ＴＦＴ集
積回路１５の外部回路であって、第１回路としてのＭＯ
ＳＦＥＴ集積回路１１とＴＦＴ集積回路１２との間のイ
ンターフェイス回路であって、しかも、ＴＦＴ集積回路
１２とは別の電源で且つその電源電圧が少なくともＭＯ
ＳＦＥＴ集積回路１１の電源電圧よりもかなり大きく設
定された信号レベル変換向回路にも好適に実施すること
ができる。
ＦＴ集積回路１５内に内蔵され、第２回路としてのＴＦ
Ｔ集積回路１２と同一の電源電圧で駆動されたけれど
も、本発明はこれに限定されるものではなく、ＴＦＴ集
積回路１５の外部回路であって、第１回路としてのＭＯ
ＳＦＥＴ集積回路１１とＴＦＴ集積回路１２との間のイ
ンターフェイス回路であって、しかも、ＴＦＴ集積回路
１２とは別の電源で且つその電源電圧が少なくともＭＯ
ＳＦＥＴ集積回路１１の電源電圧よりもかなり大きく設
定された信号レベル変換向回路にも好適に実施すること
ができる。
【００７８】上記実施の形態１〜３では、第１回路が
ＭＯＳＦＥＴ集積回路であり、第２回路がＴＦＴ集積回
路であったけれども、本発明はこれに限定されるもので
はなく、その他の構成の第１回路と第２回路と間の信号
レベル変換回路にも適用することができる。
ＭＯＳＦＥＴ集積回路であり、第２回路がＴＦＴ集積回
路であったけれども、本発明はこれに限定されるもので
はなく、その他の構成の第１回路と第２回路と間の信号
レベル変換回路にも適用することができる。
【００７９】（実施の形態４）図１２は実施の形態１〜
３の何れかのレベル変換回路を内蔵した液晶表示装置の
構成を示す図である。図１２において、６０はＴＦＴを
用いた集積回路により構成した液晶表示装置であり、６
１はＭＯＳＦＥＴからなる液晶表示装置のコントローラ
であり、このコントローラ６１は液晶表示装置６０に外
付けされている。コントローラ６１からの低振幅信号で
ある制御信号６２は、液晶表示装置６０に与えられる。
また、６３は液晶表示装置６０の画素を駆動するＴＦＴ
で構成される画素トランジスタで、６４は画素の蓄積容
量、６５は液晶容量を示す。６６は画素トランジスタ６
３のソースに接続するソースラインで、６７は画素トラ
ンジスタ６３のゲートに接続するゲートラインで、６８
は蓄積容量及び液晶の対向電極につながる共通電極を示
している。また、６９はソース駆動回路で、７０はゲー
ト駆動回路であり、７１は上記実施の形態１〜３のいず
れかに係る信号レベル変換回路である。これら、画素ト
ランジスタ６３、ソース駆動回路６９、ゲート駆動回路
７０及び信号レベル変換回路７１は、薄膜トランジスタ
からなる集積回路として、同一ガラス基板上に、同一製
造プロセスによって形成される。なお、本実施の形態で
は、レベル変換回路７１内の各スイッチ（実施の形態１
〜３におけるスイッチＳＷ１〜ＳＷ１５，ＳＷ１ａ〜Ｓ
Ｗ１５ａに相当するスイッチ）のＯＮ／ＯＦＦ制御のた
めのスイッチ制御回路１４は、コントローラ６１が兼用
している。勿論、スイッチ制御回路１４を別途液晶表示
パネル内に内蔵回路として設けるようにしてもよい。
３の何れかのレベル変換回路を内蔵した液晶表示装置の
構成を示す図である。図１２において、６０はＴＦＴを
用いた集積回路により構成した液晶表示装置であり、６
１はＭＯＳＦＥＴからなる液晶表示装置のコントローラ
であり、このコントローラ６１は液晶表示装置６０に外
付けされている。コントローラ６１からの低振幅信号で
ある制御信号６２は、液晶表示装置６０に与えられる。
また、６３は液晶表示装置６０の画素を駆動するＴＦＴ
で構成される画素トランジスタで、６４は画素の蓄積容
量、６５は液晶容量を示す。６６は画素トランジスタ６
３のソースに接続するソースラインで、６７は画素トラ
ンジスタ６３のゲートに接続するゲートラインで、６８
は蓄積容量及び液晶の対向電極につながる共通電極を示
している。また、６９はソース駆動回路で、７０はゲー
ト駆動回路であり、７１は上記実施の形態１〜３のいず
れかに係る信号レベル変換回路である。これら、画素ト
ランジスタ６３、ソース駆動回路６９、ゲート駆動回路
７０及び信号レベル変換回路７１は、薄膜トランジスタ
からなる集積回路として、同一ガラス基板上に、同一製
造プロセスによって形成される。なお、本実施の形態で
は、レベル変換回路７１内の各スイッチ（実施の形態１
〜３におけるスイッチＳＷ１〜ＳＷ１５，ＳＷ１ａ〜Ｓ
Ｗ１５ａに相当するスイッチ）のＯＮ／ＯＦＦ制御のた
めのスイッチ制御回路１４は、コントローラ６１が兼用
している。勿論、スイッチ制御回路１４を別途液晶表示
パネル内に内蔵回路として設けるようにしてもよい。
【００８０】これら、ＴＦＴ集積回路は、およそ１０〜
１５Ｖ程度の電源電圧と信号振幅を持つ回路として動作
し、信号レベル変換回路７１は、ＭＯＳＦＥＴ集積回路
のコントローラ６１からの３〜５Ｖ程度の振幅の低振幅
信号からなる制御信号６２を、ＴＦＴ集積回路内部で使
用する１０〜１５Ｖ程度の高振幅信号からなる制御信号
７５に変換し、ソース駆動回路６９及びゲート駆動回路
７０に制御信号を与えるものである。
１５Ｖ程度の電源電圧と信号振幅を持つ回路として動作
し、信号レベル変換回路７１は、ＭＯＳＦＥＴ集積回路
のコントローラ６１からの３〜５Ｖ程度の振幅の低振幅
信号からなる制御信号６２を、ＴＦＴ集積回路内部で使
用する１０〜１５Ｖ程度の高振幅信号からなる制御信号
７５に変換し、ソース駆動回路６９及びゲート駆動回路
７０に制御信号を与えるものである。
【００８１】このようにして、薄膜トランジスタを用い
たアクティブマトリクス型液晶表示装置に、本発明（実
施の形態１〜３）の信号レベル変換回路を内蔵すること
で、内部回路で直接制御することが可能となり、インタ
ーフェイスの簡略化を実現することができる。
たアクティブマトリクス型液晶表示装置に、本発明（実
施の形態１〜３）の信号レベル変換回路を内蔵すること
で、内部回路で直接制御することが可能となり、インタ
ーフェイスの簡略化を実現することができる。
【００８２】
【発明の効果】以上のように本発明の信号レベル変換回
路によれば、入力トランジスタのしきい値を検出して入
力信号に検出したしきい値を加算して入力トランジスタ
のゲートに印加するようにしたので、第１回路からの入
力信号が、入力トランジスタのしきい値より小さな値で
あっても、入力トランジスタはＯＮする。これにより、
第１回路からの低振幅信号を高振幅信号に変換し、この
高振幅信号を第２回路に出力することができる。
路によれば、入力トランジスタのしきい値を検出して入
力信号に検出したしきい値を加算して入力トランジスタ
のゲートに印加するようにしたので、第１回路からの入
力信号が、入力トランジスタのしきい値より小さな値で
あっても、入力トランジスタはＯＮする。これにより、
第１回路からの低振幅信号を高振幅信号に変換し、この
高振幅信号を第２回路に出力することができる。
【００８３】また一定周期毎に入力トランジスタのしき
い値を検出するので、経時変化等により入力トランジス
タのしきい値が変化しても、常に最新のしきい値が入力
信号に加算されるので、信号レベル変換動作が誤動作す
ることはなく、その実用的効果は非常に大きい。
い値を検出するので、経時変化等により入力トランジス
タのしきい値が変化しても、常に最新のしきい値が入力
信号に加算されるので、信号レベル変換動作が誤動作す
ることはなく、その実用的効果は非常に大きい。
【００８４】さらには、しきい値を大画面全体にわたっ
て一定値に制御するのが困難である薄膜トランジスタを
用いたアクティブマトリクス型液晶表示装置に、本発明
の信号レベル変換回路を用いることで、しきい値がばら
ついてもＭＯＳＦＥＴ集積回路からの低振幅信号をＴＦ
Ｔ集積回路の高振幅信号に変換することが可能となり、
その実用的効果は大きい。
て一定値に制御するのが困難である薄膜トランジスタを
用いたアクティブマトリクス型液晶表示装置に、本発明
の信号レベル変換回路を用いることで、しきい値がばら
ついてもＭＯＳＦＥＴ集積回路からの低振幅信号をＴＦ
Ｔ集積回路の高振幅信号に変換することが可能となり、
その実用的効果は大きい。
【図１】本発明の実施の形態１に係る単相信号レベル変
換回路の構成を示す回路図である。
換回路の構成を示す回路図である。
【図２】本発明の実施の形態１に係る単相信号レベル変
換回路内のスイッチンＳＷ１〜ＳＷ７のスイッチング態
様を示す波形図である。
換回路内のスイッチンＳＷ１〜ＳＷ７のスイッチング態
様を示す波形図である。
【図３】本発明者等のシミュレーションにより得られた
実施の形態１に係る単相信号レベル変換回路の波形図で
ある。
実施の形態１に係る単相信号レベル変換回路の波形図で
ある。
【図４】実施の形態１に係る単相信号レベル変換回路の
変形例の構成を示す回路図である。
変形例の構成を示す回路図である。
【図５】図４に示す単相信号レベル変換回路内のスイッ
チンＳＷ１〜ＳＷ７のスイッチング態様を示す波形図で
ある。
チンＳＷ１〜ＳＷ７のスイッチング態様を示す波形図で
ある。
【図６】本発明の実施の形態２に係る両相信号レベル変
換回路の構成を示す回路図である。
換回路の構成を示す回路図である。
【図７】本発明の実施の形態２に係る両相信号レベル変
換回路内のスイッチンＳＷ８〜ＳＷ１５のスイッチング
態様を示す波形図である。
換回路内のスイッチンＳＷ８〜ＳＷ１５のスイッチング
態様を示す波形図である。
【図８】本発明者等のシミュレーションにより得られた
実施の形態２に係る両相信号レベル変換回路の波形図で
ある。
実施の形態２に係る両相信号レベル変換回路の波形図で
ある。
【図９】実施の形態２に係る両相信号レベル変換回路の
変形例の構成を示す回路図である。
変形例の構成を示す回路図である。
【図１０】図９に示す両相信号レベル変換回路内のスイ
ッチンＳＷ８〜ＳＷ１５のスイッチング態様を示す波形
図である。
ッチンＳＷ８〜ＳＷ１５のスイッチング態様を示す波形
図である。
【図１１】実施の形態３に係る信号レベル変換回路の構
成を示す回路図である。
成を示す回路図である。
【図１２】実施の形態１〜３の何れかのレベル変換回路
を内蔵した液晶表示装置の構成を示す図である。
を内蔵した液晶表示装置の構成を示す図である。
【図１３】従来の単相信号レベル変換回路の構成図であ
る。
る。
【図１４】従来の両相信号レベル変換回路の構成図であ
る。
る。
【図１５】従来の信号レベル変換回路（特開平６−２１
６７５３号公報に記載の信号レベル変換回路）の構成図
である。
６７５３号公報に記載の信号レベル変換回路）の構成図
である。
１１ ：ＭＯＳＦＥＴ集積回路（第１回路） １２ ：ＴＦＴ集積回路（第２回路） １３，１３ａ，３０，３０ａ ：信号レベル変換回路 １４，３１ ：スイッチ制御回路 ２０ ：第１しきい値検出回路 ２１ ：第２しきい値検出回路 ３２ ：第３しきい値検出回路 ３３ ：第４しきい値検出回路 Ｑ１，Ｑ１ａ ：第１入力トランジスタ Ｑ２，Ｑ２ａ ：第２入力トランジスタ Ｑ３，Ｑ３ａ ：第３入力トランジスタ Ｑ４，Ｑ４ａ ：第４入力トランジスタ Ｃ１，Ｃ１ａ ：第１しきい値検出用容量素子 Ｃ２，Ｃ２ａ ：第２しきい値検出用容量素子 Ｃ３，Ｃ３ａ ：第３しきい値検出用容量素子 Ｃ４，Ｃ４ａ ：第４しきい値検出用容量素子 ＳＷ１，ＳＷ１ａ ：第１スイッチ ＳＷ２，ＳＷ２ａ ：第２スイッチ ＳＷ３，ＳＷ３ａ ：第３スイッチ ＳＷ４，ＳＷ４ａ ：第４スイッチ ＳＷ５，ＳＷ５ａ ：第５スイッチ ＳＷ６，ＳＷ６ａ ：第６スイッチ ＳＷ７，ＳＷ７ａ ：第７スイッチ ＳＷ８，ＳＷ８ａ ：第８スイッチ ＳＷ９，ＳＷ９ａ ：第９スイッチ ＳＷ１０，ＳＷ１０ａ ：第１０スイッチ ＳＷ１１，ＳＷ１１ａ ：第１１スイッチ ＳＷ１２，ＳＷ１２ａ ：第１２スイッチ ＳＷ１３，ＳＷ１３ａ ：第１３スイッチ ＳＷ１４，ＳＷ１４ａ ：第１４スイッチ ＳＷ１５，ＳＷ１５ａ ：第１５スイッチ Ｎ１，Ｎ２，Ｎ３，Ｎ４ ：カレントミラー回路を構成
するアクティブロード Ｎ５，Ｎ６ ：フリップフロップを構成するアクティブ
ロード ６０ ：液晶表示装置 ６１ ：コントローラ ６２ ：低振幅信号からなる制御信号 ６９ ：ソース駆動回路 ７０ ：ゲート駆動回路 ７１ ：信号レベル変換回路 ７５ ：高振幅信号からなる制御信号
するアクティブロード Ｎ５，Ｎ６ ：フリップフロップを構成するアクティブ
ロード ６０ ：液晶表示装置 ６１ ：コントローラ ６２ ：低振幅信号からなる制御信号 ６９ ：ソース駆動回路 ７０ ：ゲート駆動回路 ７１ ：信号レベル変換回路 ７５ ：高振幅信号からなる制御信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 19/00 １０１Ｅ Ｆターム(参考） 2H093 NA16 NC13 NC21 NC34 ND37 ND48 ND49 5C006 BB16 BC03 BC12 BC16 BC20 BF32 BF34 BF46 EB05 FA18 FA33 5C080 AA10 BB05 DD25 DD29 FF11 JJ02 JJ03 JJ04 5F110 AA08 BB01 BB04 BB20 GG02 GG13 5J056 AA00 AA32 BB37 CC00 CC02 DD13 DD28 DD51 FF06 FF08 KK01
Claims (12)
- 【請求項１】 第１回路と、第１回路よりも電源電圧が
大きい第２回路との間に設けられ、第１回路からの低振
幅信号を入力して高振幅信号に変換し、この高振幅信号
を前記第２回路に出力する信号レベル変換回路におい
て、 入力トランジスタを含み、低振幅信号を高振幅信号に変
換するレベル変換部と、 一定周期ごとに前記入力トランジスタのしきい値を検出
するしきい値検出回路と、 を備え、 前記しきい値検出回路により検出されたしきい値を前記
低振幅信号に加えて前記入力トランジスタのゲートに供
給することを特徴とする信号レベル変換回路。 - 【請求項２】 第１回路と、第１回路よりも電源電圧が
大きい第２回路との間に設けられ、第１回路からの低振
幅信号を入力して高振幅信号に変換し、この高振幅信号
を前記第２回路に出力する信号レベル変換回路におい
て、 低振幅信号が入力されるゲートを有する第１入力トラン
ジスタと、バイアス電圧が印加されるゲートを有する第
２入力トランジスタとを含み、低振幅信号を高振幅信号
に変換するレベル変換部と、 一定周期毎に、前記第１入力トランジスタのしきい値を
検出する第１しきい値検出回路と、 前記一定周期と同一周期毎に、前記第２入力トランジス
タのしきい値を検出する第２しきい値検出回路と、 を備え、 前記第１しきい値検出回路により検出されたしきい値電
圧を前記低振幅信号に加えて前記第１入力トランジスタ
のゲートに供給し、かつ、前記第２しきい値検出回路に
より検出されたしきい値電圧を前記バイアス電圧に加え
た電圧を前記第２入力トランジスタのゲートに印加する
ことを特徴とする信号レベル変換回路。 - 【請求項３】 前記第１及び第２入力トランジスタが、
Ｎチャネル型トランジスタであり、 前記第１しきい値検出回路は、 第１入力トランジスタのゲートに接続された第１しきい
値検出用容量素子と、 第１しきい値検出用容量素子と入力端子との間に介在す
る第１スイッチと、 第１しきい値検出用容量素子の入力側と第１入力トラン
ジスタのソースとの間に介在 する第２スイッチと、 第１入力トランジスタのゲートとドレイン間に介在する
第３スイッチと、 第１入力トランジスタのソースと接地間に介在する第４
スイッチと、 を含み、 前記第２しきい値検出回路は、 第２入力トランジスタのゲートに接続された第２しきい
値検出用容量素子と、 第２しきい値検出用容量素子の入力側と第１入力トラン
ジスタのソースとの間に介在 する第５スイッチと、 第２入力トランジスタのゲートとドレイン間に介在する
第６スイッチと、 第２入力トランジスタのソースと接地間に介在する第７
スイッチと、 を含み、 一定周期毎に、第１スイッチをＯＦＦにし且つ第２〜第
７スイッチをＯＮにして一旦第１及び第２入力トランジ
スタをＯＮ状態にした後、第４及び第７スイッチをＯＦ
Ｆにすることにより第１及び第２入力トランジスタのし
きい値を検出し、次いで、第２スイッチ、第３スイッ
チ、第５スイッチ及び第６スイッチをＯＦＦにし且つ第
１スイッチ、第４スイッチ及び第７スイッチをＯＮにす
ることにより、第１入力トランジスタのしきい値を加え
た入力信号を第１入力トランジスタのゲートに入力し、
かつ、第２入力トランジスタのしきい値を加えたバイア
ス電圧を第２入力トランジスタのベースに印加すること
を特徴とする請求項２記載の信号レベル変換回路。 - 【請求項４】 前記前記第１及び第２入力トランジスタ
を、Ｎチャネル型トランジスタに代えて、Ｐチャネル型
トランジスタとし、 前記第４スイッチを、第１入力トランジスタのソースと
接地間に介在させるのに代えて、第１入力トランジスタ
のソースと電源間に介在させ、 前記第７スイッチを、第２入力トランジスタのソースと
接地間に介在させるのに代えて、第２入力トランジスタ
のソースと電源間に介在させるようにしたことを特徴と
する請求項３記載の信号レベル変換回路。 - 【請求項５】 第１回路と、第１回路よりも電源電圧が
大きい第２回路との間に設けられ、第１回路からの低振
幅信号を入力して高振幅信号に変換し、この高振幅信号
を前記第２回路に出力する信号レベル変換回路におい
て、 第１入力端子を介して入力される低振幅信号が供給され
るゲートを有する第３入力トランジスタと、第２入力端
子を介して入力される低振幅信号の反転した反転信号が
供給されるゲートを有する第４入力トランジスタとを含
み、低振幅信号を高振幅信号に変換するレベル変換部
と、 一定周期毎に、前記第３入力トランジスタのしきい値を
検出する第３しきい値検出回路と、 前記一定周期と同一周期毎に、前記第４入力トランジス
タのしきい値を検出する第４しきい値検出回路と、 を備え、 前記第３しきい値検出回路により検出されたしきい値電
圧を前記低振幅信号に加えて前記第３入力トランジスタ
のゲートに供給し、かつ、前記第４しきい値検出回路に
より検出されたしきい値電圧を前記第４入力トランジス
タのゲートに供給することを特徴とする信号レベル変換
回路。 - 【請求項６】 前記第３及び第４入力トランジスタが、
Ｎチャネル型トランジスタであり、 前記第３しきい値検出回路は、 第３入力トランジスタのゲートに接続された第３しきい
値検出用容量素子と、 第３しきい値検出用容量素子と第１入力端子との間に介
在する第８スイッチと、 第３しきい値検出用容量素子の入力側と第３入力トラン
ジスタのソースとの間に介在 する第９スイッチと、 第３入力トランジスタのゲートとドレイン間に介在する
第１０スイッチと、 第３入力トランジスタのソースと接地間に介在する第１
１スイッチと、 を含み、 前記第４しきい値検出回路は、 第４入力トランジスタのゲートに接続された第４しきい
値検出用容量素子と、 第４しきい値検出用容量素子と第２入力端子との間に介
在する第１２スイッチと、 第４しきい値検出用容量素子の入力側と第４入力トラン
ジスタのソースとの間 に介 在する第１３スイッチと、 第４入力トランジスタのゲートとドレイン間に介在する
第１４スイッチと、 第４入力トランジスタのソースと接地間に介在する第１
５スイッチと、 を含み、 一定周期毎に、第８及び第１２スイッチをＯＦＦにし且
つ第９〜第１１スイッチ及び第１３〜第１５スイッチを
ＯＮにして一旦第３及び第４入力トランジスタをＯＮ状
態にした後、第１１及び第１５スイッチをＯＦＦにする
ことにより第３及び第４入力トランジスタのしきい値を
検出し、次いで、第９スイッチ、第１０スイッチ、第１
３スイッチ及び第１４スイッチをＯＦＦにし且つ第８ス
イッチ、第１１スイッチ、第１２スイッチ及び第１５ス
イッチをＯＮにすることにより、第３入力トランジスタ
のしきい値を加えた入力信号を第３入力トランジスタの
ゲートに供給し、かつ、第４入力トランジスタのしきい
値を加えた反転入力信号を第４入力トランジスタのゲー
トに供給することを特徴とする請求項５記載の信号レベ
ル変換回路。 - 【請求項７】 前記第３及び第４入力トランジスタを、
Ｎチャネル型トランジスタに代えて、Ｐチャネル型トラ
ンジスタとし、 前記第１１スイッチを、第３入力トランジスタのソース
と接地間に介在させるのに代えて、第３入力トランジス
タのソースと電源間に介在させ、 前記第１５スイッチを、第４入力トランジスタのソース
と接地間に介在させるのに代えて、第４入力トランジス
タのソースと電源間に介在させるようにしたことを特徴
とする請求項６記載の信号レベル変換回路。 - 【請求項８】 前記第１〜第４しきい値検出用容量素子
の容量値が、１〜９ｐＦ以下とされていることを特徴と
する請求項１乃至７の何れかに記載の信号レベル変換回
路。 - 【請求項９】 前記レベル変換部が、カレントミラー回
路で構成されていることを特徴とする請求項１乃至７の
何れかに記載の信号レベル変換回路。 - 【請求項１０】 前記レベル変換部が、フリップフロッ
プ回路で構成されていることを特徴とする請求項１乃至
７の何れかに記載の信号レベル変換回路。 - 【請求項１１】 前記第１回路は単結晶シリコンによる
ＭＯＳＦＥＴ集積回路であり、前記第２回路は多結晶シ
リコンによるＴＦＴ（薄膜トランジスタ）集積回路であ
り、前記第１〜第４入力トランジスタ及び第１〜第１５
スイッチは多結晶シリコンによるＴＦＴ（薄膜トランジ
スタ）で構成されていることを特徴とする請求項１乃至
１０の何れかに記載の信号レベル変換回路。 - 【請求項１２】 請求項１１記載の信号レベル変換回路
を備えたことを特徴とするアクティブマトリクス型液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26264099A JP2001085989A (ja) | 1999-09-16 | 1999-09-16 | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26264099A JP2001085989A (ja) | 1999-09-16 | 1999-09-16 | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085989A true JP2001085989A (ja) | 2001-03-30 |
Family
ID=17378602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26264099A Pending JP2001085989A (ja) | 1999-09-16 | 1999-09-16 | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085989A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003073617A1 (fr) * | 2002-02-26 | 2003-09-04 | Mitsubishi Denki Kabushiki Kaisha | Circuit de conversion d'amplitude |
| JP2004201297A (ja) * | 2002-12-03 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | アナログ回路及びそれを用いた表示装置並びに電子機器 |
| KR100516093B1 (ko) * | 2002-03-11 | 2005-09-22 | 미쓰비시덴키 가부시키가이샤 | 신호의 진폭을 변환하기 위한 진폭 변환 회로 |
| US7184015B2 (en) | 2001-06-15 | 2007-02-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| JPWO2005010629A1 (ja) * | 2003-07-28 | 2007-09-27 | ティーピーオー、ホンコン、ホールディング、リミテッドＴｐｏ Ｈｏｎｇ Ｋｏｎｇ Ｈｏｌｄｉｎｇ Ｌｉｍｉｔｅｄ | 電圧変換装置 |
| US7379045B2 (en) | 2001-06-15 | 2008-05-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| JP2008206195A (ja) * | 2002-01-17 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008271591A (ja) * | 2001-11-28 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7456625B2 (en) | 2002-01-17 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| US7564271B2 (en) | 2001-11-30 | 2009-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| JP2009296643A (ja) * | 2002-12-03 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
| US7710166B2 (en) | 2002-01-17 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and electronic apparatus using the same |
| JP2011244478A (ja) * | 2011-07-22 | 2011-12-01 | Renesas Electronics Corp | 半導体集積回路装置 |
| US8314514B2 (en) | 2002-12-25 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| WO2018198291A1 (ja) * | 2017-04-27 | 2018-11-01 | 堺ディスプレイプロダクト株式会社 | 表示装置、駆動電圧設定方法及びコンピュータプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04242317A (ja) * | 1991-01-16 | 1992-08-31 | Sony Corp | レベル変換回路 |
| JP2000231089A (ja) * | 1999-02-09 | 2000-08-22 | Toshiba Corp | 信号増幅回路、及び、これを用いた液晶表示装置 |
-
1999
- 1999-09-16 JP JP26264099A patent/JP2001085989A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04242317A (ja) * | 1991-01-16 | 1992-08-31 | Sony Corp | レベル変換回路 |
| JP2000231089A (ja) * | 1999-02-09 | 2000-08-22 | Toshiba Corp | 信号増幅回路、及び、これを用いた液晶表示装置 |
Cited By (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7184015B2 (en) | 2001-06-15 | 2007-02-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| US7379045B2 (en) | 2001-06-15 | 2008-05-27 | Seiko Epson Corporation | Line drive circuit, electro-optic device, and display device |
| US8841941B2 (en) | 2001-11-28 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| JP2013232898A (ja) * | 2001-11-28 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2013102465A (ja) * | 2001-11-28 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9419570B2 (en) | 2001-11-28 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| US10089923B2 (en) | 2001-11-28 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| US8400191B2 (en) | 2001-11-28 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| JP2011250462A (ja) * | 2001-11-28 | 2011-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US8536937B2 (en) | 2001-11-28 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| US7746157B2 (en) | 2001-11-28 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| JP2008271591A (ja) * | 2001-11-28 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8581631B2 (en) | 2001-11-30 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| US7564271B2 (en) | 2001-11-30 | 2009-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| US8149018B2 (en) | 2001-11-30 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| US8854084B2 (en) | 2001-11-30 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| US8330498B2 (en) | 2001-11-30 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| US7847598B2 (en) | 2001-11-30 | 2010-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Sense amplifier and electronic apparatus using the same |
| EP2259268A3 (en) * | 2002-01-17 | 2013-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7710166B2 (en) | 2002-01-17 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and electronic apparatus using the same |
| US8669791B2 (en) | 2002-01-17 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| JP2008206195A (ja) * | 2002-01-17 | 2008-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8085028B2 (en) | 2002-01-17 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving a semiconductor device |
| US7764058B2 (en) | 2002-01-17 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Source follower circuit |
| US8149043B2 (en) | 2002-01-17 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| KR101021576B1 (ko) * | 2002-01-17 | 2011-03-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기회로 |
| US8253446B2 (en) | 2002-01-17 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| KR100975826B1 (ko) * | 2002-01-17 | 2010-08-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기회로 |
| US8928362B2 (en) | 2002-01-17 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
| US8314601B2 (en) | 2002-01-17 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device |
| US7456625B2 (en) | 2002-01-17 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit |
| WO2003073617A1 (fr) * | 2002-02-26 | 2003-09-04 | Mitsubishi Denki Kabushiki Kaisha | Circuit de conversion d'amplitude |
| US6861889B2 (en) | 2002-02-26 | 2005-03-01 | Mitsubishi Denki Kabushiki Kaisha | Amplitude converting circuit |
| KR100516093B1 (ko) * | 2002-03-11 | 2005-09-22 | 미쓰비시덴키 가부시키가이샤 | 신호의 진폭을 변환하기 위한 진폭 변환 회로 |
| US8305138B2 (en) | 2002-12-03 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device and electronic device |
| JP4515082B2 (ja) * | 2002-12-03 | 2010-07-28 | 株式会社半導体エネルギー研究所 | アナログ回路並びにアナログ回路を用いた表示装置及び電子機器 |
| JP2004201297A (ja) * | 2002-12-03 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | アナログ回路及びそれを用いた表示装置並びに電子機器 |
| JP2009296643A (ja) * | 2002-12-03 | 2009-12-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置、及び電子機器 |
| US8441315B2 (en) | 2002-12-03 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device and electronic device |
| US8680917B2 (en) | 2002-12-03 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device and electronic device |
| US7773058B2 (en) | 2002-12-03 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device and electronic device |
| US8836420B2 (en) | 2002-12-03 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device and electronic device |
| US8698356B2 (en) | 2002-12-25 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| US9368526B2 (en) | 2002-12-25 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| US9741749B2 (en) | 2002-12-25 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| US8314514B2 (en) | 2002-12-25 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| US10535684B2 (en) | 2002-12-25 | 2020-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| US11139323B2 (en) | 2002-12-25 | 2021-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| JP4920253B2 (ja) * | 2003-07-28 | 2012-04-18 | ティーピーオー、ホンコン、ホールディング、リミテッド | 電圧変換装置 |
| JPWO2005010629A1 (ja) * | 2003-07-28 | 2007-09-27 | ティーピーオー、ホンコン、ホールディング、リミテッドＴｐｏ Ｈｏｎｇ Ｋｏｎｇ Ｈｏｌｄｉｎｇ Ｌｉｍｉｔｅｄ | 電圧変換装置 |
| JP2011244478A (ja) * | 2011-07-22 | 2011-12-01 | Renesas Electronics Corp | 半導体集積回路装置 |
| WO2018198291A1 (ja) * | 2017-04-27 | 2018-11-01 | 堺ディスプレイプロダクト株式会社 | 表示装置、駆動電圧設定方法及びコンピュータプログラム |
| CN110574098A (zh) * | 2017-04-27 | 2019-12-13 | 堺显示器制品株式会社 | 显示装置、驱动电压设定方法和计算机程序 |
| CN110574098B (zh) * | 2017-04-27 | 2021-11-05 | 堺显示器制品株式会社 | 显示装置、驱动电压设定方法和存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001085989A (ja) | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 | |
| US5748026A (en) | Circuit for converting level of low-amplitude input | |
| JP4576652B2 (ja) | 液晶表示装置 | |
| US20070279404A1 (en) | Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system | |
| EP0675601B1 (en) | Circuit for enhancing logic transitions appearing on a line | |
| JP4326215B2 (ja) | 表示装置 | |
| JP2001195031A (ja) | ガンマ補正用基準電位発生回路 | |
| JP3356580B2 (ja) | 画像表示装置 | |
| US20050012542A1 (en) | Power supply | |
| JP4145988B2 (ja) | アナログバッファおよび表示装置 | |
| US20060119399A1 (en) | Differential circuits | |
| JP3238377B2 (ja) | レベル変換回路 | |
| JP4185198B2 (ja) | 信号レベル変換回路 | |
| JP2001085988A (ja) | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 | |
| JP2005010697A (ja) | 表示装置 | |
| JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
| US6842163B2 (en) | Semiconductor device and display comprising the same | |
| JPH11220380A (ja) | レベルシフト回路 | |
| JPH0546113A (ja) | 半導体集積回路 | |
| JPH11184432A (ja) | 液晶表示装置の駆動回路 | |
| JP2000347635A (ja) | 表示体駆動装置、表示装置、携帯電子機器及び表示体駆動方法 | |
| US10515708B2 (en) | Apparatus for sampling electrical signals with improved hold time and associated methods | |
| JP2002189439A (ja) | データラッチ回路および液晶表示装置 | |
| JP2007148428A (ja) | 液晶駆動装置および液晶表示システム | |
| JP2002314400A (ja) | 信号レベル変換回路、信号レベル変換装置、および画像表示応用機器 |