KR100975826B1 - 전기회로 - Google Patents

전기회로 Download PDF

Info

Publication number
KR100975826B1
KR100975826B1 KR1020030002609A KR20030002609A KR100975826B1 KR 100975826 B1 KR100975826 B1 KR 100975826B1 KR 1020030002609 A KR1020030002609 A KR 1020030002609A KR 20030002609 A KR20030002609 A KR 20030002609A KR 100975826 B1 KR100975826 B1 KR 100975826B1
Authority
KR
South Korea
Prior art keywords
transistor
switch
source
terminal
circuit
Prior art date
Application number
KR1020030002609A
Other languages
English (en)
Other versions
KR20030063141A (ko
Inventor
키무라하지메
와타나베야스코
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030063141A publication Critical patent/KR20030063141A/ko
Application granted granted Critical
Publication of KR100975826B1 publication Critical patent/KR100975826B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Abstract

트랜지스터는 제작공정이나 사용하는 기판의 차이에 의해서 생기는 게이트절연막의 변화나, 채널형성영역의 결정상태의 변화의 요인이 겹쳐, 임계전압이나 이동도에 변화가 생긴다. 본 발명은, 용량소자의 양전극이 있는 특정한 트랜지스터의 게이트-소스간 전압을 유지할 수 있도록 배치한 전기회로를 제공한다. 그리고, 본 발명은, 용량소자의 양전극간의 전위차를 정전류원을 사용하여 설정할 수 있는 기능을 갖는 전기회로를 제공한다.
반도체장치, 전기회로, 소스 폴로어 회로, 용량소자, 트랜지스터

Description

전기회로{ELECTRIC CIRCUIT}
도 1은 본 발명의 소스 폴로어 회로의 동작을 설명하는 도면,
도 2는 본 발명의 소스 폴로어 회로의 동작을 설명하는 도면,
도 3은 본 발명의 전기회로의 구성과 그 동작을 설명하는 도면,
도 4는 본 발명이 적용되는 전기기기의 도면,
도 5는 소스 폴로어 회로의 동작을 설명하는 도면,
도 6은 소스 폴로어 회로의 동작을 설명하는 도면,
도 7은 본 발명의 소스 폴로어 회로도,
도 8은 본 발명의 소스 폴로어 회로도,
도 9는 본 발명의 소스 폴로어 회로도,
도 10은 본 발명의 차동증폭 회로도,
도 11은 본 발명의 차동증폭 회로도,
도 12는 본 발명의 OP앰프를 도시한 도면,
도 13은 본 발명의 OP앰프를 도시한 도면,
도 14는 본 발명의 반도체장치를 도시한 도면,
도 15는 본 발명의 반도체장치의 화소와 바이어스 회로를 도시한 도면,
도 16은 본 발명의 전기회로의 구성을 설명하는 도면,
도 17은 본 발명의 신호선 구동회로도,
도 18은 본 발명의 신호선 구동회로도,
도 19는 본 발명의 신호선 구동회로의 동작을 설명하는 도면,
도 20은 기준용 정전류원을 도시한 도면,
도 21은 기준용 정전류원을 도시한 도면,
도 22는 기준용 정전류원을 도시한 도면,
도 23은 기준용 정전류원을 도시한 도면,
도 24는 본 발명의 소스 폴로어 회로도,
도 25는 본 발명의 소스 폴로어 회로도,
도 26은 본 발명의 소스 폴로어 회로도,
도 27은 본 발명의 소스 폴로어 회로도,
도 28은 본 발명의 소스 폴로어 회로도,
도 29는 본 발명의 소스 폴로어 회로도,
도 30은 본 발명의 차동증폭 회로도,
도 31은 본 발명의 차동증폭 회로도,
도 32는 본 발명의 차동증폭 회로도,
도 33은 본 발명의 차동증폭 회로도,
도 34는 본 발명의 차동증폭 회로도,
도 35는 본 발명의 차동증폭 회로도,
도 36은 본 발명의 차동증폭 회로도,
도 37은 본 발명의 차동증폭 회로도,
도 38은 본 발명의 OP앰프를 도시한 도면,
도 39는 본 발명의 OP앰프를 도시한 도면,
도 40은 본 발명의 신호선 구동회로도,
도 41은 본 발명의 신호선 구동회로도,
도 42는 본 발명의 신호선 구동회로의 동작을 설명하는 도면.
*도면의 주요 부분에 대한 부호의 설명*
111 : n 채널형의 증폭용 트랜지스터
112 : n 채널형의 바이어스용 트랜지스터
113, 114 : 용량소자
115∼118, 120, 127, 128 : 스위치
126 : 기준용 정전류원
본 발명은, 전기회로의 기술에 관한 것이다. 또한, 본 발명은, 소스 폴로어(follower) 회로, 차동증폭회로, 센스앰프, OP앰프 등으로 대표되는 전기회 로, 신호선 구동회로, 광전변환소자를 갖는 반도체장치의 기술분야에 속한다.
최근, 휴대전화나 휴대단말 등에 폭넓게 사용되고 있는 집적회로(IC)는, 5mm 제곱 정도 크기의 실리콘 기판 상에, 수십만∼수백만쯤의 트랜지스터나 저항 등을 형성한 것이다. 이것은, 장치의 소형화 및 고신뢰화, 장치의 대량생산에 중요한 역할을 한다.
그리고, 집적회로(IC)등에 사용되는 전기회로를 설계할 때에는, 많은 경우에 있어서, 진폭이 작은 신호의 전압이나 전류를 증폭하는 기능을 갖는 증폭회로가 설계된다. 이 증폭회로는, 스트레인의 발생을 제거하여, 전기회로를 안정되게 동작시키기 위해 불가결한 회로이기 때문에, 폭넓게 사용되고 있다.
여기서, 증폭회로의 일례로서, 소스 폴로어 회로의 구성과 그 동작에 관해서 설명한다. 먼저, 도 5a에 소스 폴로어 회로의 구성예를 도시하여, 정상상태에서의 동작에 관해서 설명한다. 이어서, 도 5b 및 5c를 사용하여, 소스 폴로어 회로의 동작점에 관해서 설명한다. 마지막으로, 도 6a 및 6b에 도 5a와는 다른 구성의 소스 폴로어 회로의 예를 도시하여, 과도상태에서의 동작에 관해서 설명한다.
먼저, 도 5a의 소스 폴로어 회로를 사용하여, 정상상태에서의 동작에 관해서 설명한다.
도 5a에서, 도면부호 11은 n 채널형의 증폭용 트랜지스터, 12는 n 채널형의 바이어스용 트랜지스터이다. 이때, 도 5a에 나타낸 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)는 n 채널형으로 하지만, p 채널형 트랜지스터를 사용하여 구성하여도 된다. 또한, 여기서는 간단함을 위해, 증폭용 트랜지스터(11) 및 바이 어스용 트랜지스터(12)는, 그 특성 및 사이즈가 동일하다고 가정한다. 또한, 전류특성도 이상적인 것이라고 가정한다. 요컨대, 증폭용 트랜지스터(11) 또는 바이어스용 트랜지스터(12)의 소스-드레인간 전압이 변화하여도, 포화영역에서의 전류값은 변화하지 않는다고 가정한다.
또한, 증폭용 트랜지스터(11)의 드레인영역은 전원선(13)에 접속되고, 소스영역은 바이어스용 트랜지스터(12)의 드레인영역에 접속되어 있다. 바이어스용 트랜지스터(12)의 소스영역은, 전원선(14)에 접속되어 있다.
바이어스용 트랜지스터(12)의 게이트전극에는, 바이어스전위 Vb가 인가된다. 그리고, 전원선 13에는 전원전위(고전위 전원) Vdd가 인가되고, 전원선 14에는 접지전위(저전위 전원) Vss(=0V)가 인가된다.
도 5a에 나타낸 소스 폴로어 회로에서, 증폭용 트랜지스터(11)의 게이트전극은, 입력단자로서 되어, 증폭용 트랜지스터(11)의 게이트전극에는, 입력전위 Vin이 입력된다. 또한, 증폭용 트랜지스터(11)의 소스영역이 출력단자로서 되어, 증폭용 트랜지스터(11)의 소스영역의 전위가 출력전위 Vout가 된다. 바이어스용 트랜지스터(12)의 게이트전극에는 바이어스전압 Vb가 인가된다. 그 바이어스용 트랜지스터(12)가 포화영역에서 동작할 때에는, Ib로 나타낸 전류가 흐른다고 가정한다. 이때, 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)는 직렬로 접속되어 있기 때문에, 양 트랜지스터에는 같은 양의 전류가 흐른다. 즉, 바이어스용 트 랜지스터(12)에 전류 Ib가 흐를 때에는, 증폭용 트랜지스터(11)에도 전류 Ib가 흐른다.
여기서, 소스 폴로어 회로에서의 출력전위 Vout를 구한다. 출력전위 Vout는, 입력전위 Vin보다도 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1 양만큼 낮은 값이 된다. 이때, 입력전위 Vin, 출력전위 Vout 및 게이트-소스간 전압 Vgs1의 관계는, 이하의 수학식 1을 만족한다.
[수학식 1]
Vout=Vin-Vgs1···(1)
그리고, 증폭용 트랜지스터(11)가 포화영역에서 동작할 경우, 증폭용 트랜지스터(11)에 전류 Ib가 흐르기 위해서는, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1이 바이어스전위 Vb(바이어스용 트랜지스터(12)의 게이트-소스간 전압)과 같다는 것이 필요하다. 그렇다면, 이하의 수학식 2가 성립한다. 하지만, 수학식 2는, 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)가 포화영역에서 동작할 때에만 성립한다.
[수학식 2]
Vout=Vin­Vb···(2)
이어서, 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)의 전압과 전류의 관계를 나타낸 도 5b 및 5c를 사용하여, 소스 폴로어 회로의 동작점에 관해서 설명한다. 특히, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1과, 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2가 같은 값일 경우에 관해서, 도 5b를 사용하여 설명한다. 이어서, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1와, 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2가 다른 값일 경우에, 예를 들면 바이어스용 트랜지스터(12)가 선형영역에서 동작하고 있는 경우에 관해서, 도 5c를 사용하여 설명한다.
도 5b에서, 점선(21)은 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1이 Vb일 때의 전압과 전류의 관계를 나타내고, 실선(22)은 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2가 Vb일 때의 전압과 전류의 관계를 나타낸다. 또한, 도 5c에 있어서, 점선(21)은 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1이 Vb일 때의 전압과 전류의 관계를 나타내고, 실선(22)은 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2가 Vb'일 때의 전압과 전류의 관계를 나타낸다.
도 5b에 있어서, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1과, 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2가 같은 값이고, 또한, 바이어스전위 Vb와, 바이어스용 트랜지스터(11)의 게이트-소스간 전압 Vgs2는 같은 값이다. 이 때문에, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1은, 바이어스전위 Vb와 같 은 값이다. 요컨대, Vgs1=Vgs2=Vb가 된다. 도 5b에 나타낸 것처럼, 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)는 포화영역에서 동작한다. 이때, 입력전위 Vin과 출력전위 Vout의 관계는 선형이 된다.
한편, 도 5c에서, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1은, 바이어스용 트랜지스터(11)의 게이트-소스간 전압 Vgs2과는 다른 값이다. 그리고, 바이어스용 트랜지스터(11)의 게이트-소스간 전압 Vgs2는 바이어스전위 Vb와 같은 값이다. 또한, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1은, 바이어스전위 Vb'이라고 가정한다. 요컨대, Vgs2=Vb, Vgs1=Vb'가 된다. 도 5c에 나타낸 것처럼, 증폭용 트랜지스터(11)는, 포화영역에서 동작하고, 바이어스용 트랜지스터(12)는 선형영역에서 동작한다. 이때, 입력전위 Vin, 출력전위 Vout 및 바이어스 전위 Vb'의 관계는 이하의 수학식 3을 만족한다.
[수학식 3]
Vout=Vin­Vb'···(3)
바이어스용 트랜지스터(12)가 선형영역에서 동작할 때에 흐르는 전류를 Ib'로 하면, Ib'<Ib가 된다. 즉, Vb'<Vb로 되어, 입력전위 Vin과 전류 Ib'의 양자의 값은 작아진다. 그에 따라, 바이어스전위 Vb'도 작아진다. 이때, 입력전위 Vin과 출력전위 Vout의 관계는, 비선형이 된다.
이상을 정리하면, 정상상태에서의 소스 폴로어 회로에서, 출력전위 Vout의 진폭을 크게 하기 위해서는, 바이어스전위 Vb를 작게 하는 것이 바람직하다. 이것은, 이하의 2개의 이유 때문이다.
첫 번째 이유는, 수학식 2에 나타낸 것처럼, 바이어스전위 Vb가 작으면, 출력전위 Vout이 증가할 수 있기 때문이다. 두 번째 이유는, 바이어스전위 Vb의 값이 큰 경우에는, 입력전위 Vin을 작게 하면, 바이어스용 트랜지스터(12)가 선형영역에서 동작하기 쉽게 되어 버리기 때문이다. 바이어스용 트랜지스터(12)가 선형영역에서 동작하면, 입력전위 Vin과 출력전위 Vout의 관계는, 비선형이 되기 쉽다.
이때, 바이어스용 트랜지스터(12)는, 도통상태인 것이 필요하기 때문에, 바이어스전위 Vb의 값은, 바이어스용 트랜지스터(12)의 임계치전압보다도 큰 값으로 할 필요가 있다.
지금까지는, 소스 폴로어 회로의 정상상태에서의 동작에 관해서 설명하였다. 계속해서, 소스 폴로어 회로의 과도상태에서의 동작에 관해서, 도 6a 및 6b를 사용하여 설명한다.
도 6a 및 6b에 나타낸 소스 폴로어 회로는, 도 5a의 회로에 용량소자(15)가 추가되어 설계된 구성이다. 용량소자(15)의 한쪽의 단자는 증폭용 트랜지스터(11)의 소스영역에 접속되고, 다른쪽의 단자는 전원선(16)에 접속되어 있다. 전원선(16)에는, 접지전위 Vss가 인가되어 있다.
용량소자(15)의 양전극간의 전위차는, 소스 폴로어 회로의 출력전위 Vout와 동일한 전위차를 갖는다. 여기서는, 도 6a를 사용하여 Vout<Vin-Vb일 경우의 동작에 관해서 설명하고, 이어서 도 6b를 사용하여 Vout>Vin-Vb일 경우의 동작에 관해서 설명한다.
먼저, 도 6a를 사용하여 Vout<Vin-Vb일 경우의 소스 폴로어 회로의 과도상태에서의 동작에 관해서 설명한다.
도 6a에서, t=0일 때에는, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1의 값은, 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2의 값보다도 크다. 그 때문에, 증폭용 트랜지스터(11)에는, 큰 전류가 흘러, 용량소자(15)에는 급속히 전하가 보유된다. 그에 따라, 출력전위 Vout는 커져, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1의 값은 감소한다.
그리고, 시간 경과에 따라(t=t1, t1>0), 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1이 바이어스전위 Vb와 같아질 때 정상상태가 된다. 이때, 출력전위 Vout, 입력전위 Vin 및 바이어스전위 Vb의 관계는, 상기한 수학식 2를 만족한다.
이상을 정리하면, Vout<Vin­Vb일 경우에는, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1의 값이, 바이어스전위 Vb보다도 크므로, 증폭용 트랜지스터(11)에는 큰 전류가 흘러, 용량소자(15)에 급속히 전하가 보유된다. 그 때문에, 용량소자(15)가 소정의 전하를 보유하는 시간, 바꿔 말하면 용량소자(15)에 대한 신호의 기록에 필요한 시간은 짧아도 된다.
이어서, 도 6b를 사용하여 Vout>Vin-Vb일 경우의 소스 폴로어 회로의 과도상태에서의 동작에 관해서 설명한다.
도 6b에 있어서, t=0일 때에는, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1은, 그 증폭용 트랜지스터(11)의 임계전압보다도 작은 값이다. 그 때문에, 증폭용 트랜지스터(11)는 비도통상태에 있다. 그리고, 용량소자(15)에 축적된 전하는, 바이어스용 트랜지스터(12)를 통해 접지전위 Vss의 방향으로 흘러, 최종적으로는 방전된다. 이때, 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2은, 바이어스전위 Vb와 같은 값이기 때문에, 바이어스용 트랜지스터(12)를 흐르는 전류는 Ib가 된다.
그리고, 시간 경과에 따라(t=t1,t1>0), 출력전위 Vout가 작아져, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1이 커진다. 그리고, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1이 바이어스전위 Vb와 같아질 때 정상상태가 된다. 이때, 출력전위 Vout, 입력전위 Vin 및 바이어스전위 Vb의 관계는, 상기한 수학식 2를 만족한다. 이때, 정상상태에서는, 출력전위 Vout는 일정한 값을 유지하고, 용량소자(15)에 전하는 흐르지 않는다. 그래서, 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)에는, 전류 Ib가 흐른다.
이상을 정리하면, Vout>Vin­Vb일 경우에는, 용량소자(15)가 소정의 전하 유지를 하는 시간, 바꿔 말하면 용량소자(15)에 대한 신호의 기록 시간은, 바이어스용 트랜지스터(12)를 흐르는 전류 Ib에 의존한다. 그리고, 전류 Ib는 바이어스전위 Vb의 크기에 의존한다. 따라서, 전류 Ib를 크게 하여, 용량소자(15)에 대한 신호의 기록 시간을 짧게 하기 위해서는, 바이어스전위 Vb를 크게 할 필요가 생긴다.
이때, 트랜지스터의 임계전압의 변화를 보정하는 방법으로서, 신호가 입력된 회로의 출력에 의해 변화를 보고, 그 후, 그 변화를 입력하고 피드백시켜 보정하는 방법이 있다(예를 들면, 비특허 문헌1 참조)
그 [비특허 문헌] H.Sekinee et al, "Amplifier Compensation Method for a Poly-Si TFT LCLV with an Integrated Data-Driver", IDRC'97,p.45-48.
상술한 소스 폴로어 회로의 동작은, 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)의 특성이 동일하다고 가정한 뒤에 행해진 것이다. 그러나, 양 트랜지스터는 제작공정이나 사용하는 기판의 차이에 의해서 생기는 게이트 길이(L), 게이트폭(W) 및 게이트절연막의 막두께의 변화나, 채널형성영역의 결정상태의 변화 등의 요인이 겹쳐, 임계전압이나 이동도에 변화가 생겨 버린다.
예를 들면, 도 5a에 있어서, 증폭용 트랜지스터(11)의 임계전압이 3V이고, 바이어스용 트랜지스터(12)의 임계전압이 4V로서, 1V의 변화가 생겼다고 한다. 그렇다면, 전류 Ib를 흘리기 위해서는, 증폭용 트랜지스터(11)의 게이트-소스간 전압 Vgs1에는, 바이어스용 트랜지스터(12)의 게이트-소스간 전압 Vgs2보다도 1V 낮은 전압을 가할 필요가 생긴다. 즉, Vgs1= Vb-1이 된다. 그렇다면, Vout=Vin ­Vgs1=Vin­Vb+1가 되어 버린다. 즉, 증폭용 트랜지스터(11) 및 바이어스용 트랜지스터(12)의 임계전압에 1V라도 변화가 생기면, 출력전위 Vout에도 변화가 생겨 버린다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 트랜지스터의 특성 변화의 영향을 억제한 전기회로를 제공하는 것을 과제로 한다. 구체적으로는, 전류를 증폭하는 기능을 갖는 전기회로에서, 트랜지스터의 특성 변화의 영향을 억제하여, 원하는 전압을 공급할 수 있는 전기회로를 제공하는 것을 과제로 한다.
본 발명은, 상기한 문제점을 해결하기 위해서, 이하에 나타낸 구성의 전기회로를 사용한다.
도 3a에 나타낸 전기회로는, 기준용 정전류원(21), 스위칭기능을 갖는 스위칭소자(22)(이하, SW 22로서 표기), n 채널형의 트랜지스터(23), 용량소자(24)로 구성된다. 트랜지스터(23)의 소스 영역은 전원선(25)에 접속되고, 드레인영역은 기준용 정전류원(21)에 접속되어 있다. 트랜지스터(23)의 게이트전극은, 용량소자(24)의 한쪽의 단자에 접속되어 있다. 또한, 용량소자(24)의 다른쪽의 단 자는 전원선(25)에 접속되어 있다. 용량소자(24)는, 트랜지스터(23)의 게이트-소스간 전압 Vgs를 유지하는 역할을 한다. 또한, 전원선(25)에는 접지전위 Vss가 인가된다.
도 3a∼도 3c에서는, 트랜지스터(23)는 n 채널형으로 하지만, 이것으로 한정되지 않고, p 채널형으로 구성하는 것도 가능하다.
그리고, 도 3a에 나타낸 전기회로에서는, 트랜지스터의 소스-드레인간을 흐르는 전류가 기준용 정전류원이 흘리는 신호전류 Idata(기준전류라고도 부른다)와 같아지도록, 용량소자의 양전극간의 전위차, 즉 해당 트랜지스터의 게이트-소스간 전압이 설정된다.
도 3a에서, SW(22)는 온이다. 이때, 기준용 정전류원(21)에서 설정된 신호전류 Idata가, 전원선(25) 방향으로 흐른다. 이때, 전류 Idata는, I1과 I 2로 분기되어 흐른다. 이때, 전류 Idata는, Idata=I1+I2을 만족한다.
기준용 정전류원(21)으로부터 전류가 흐르기 시작한 순간에는, 용량소자(24)에는 전하는 유지되어 있지 않다. 그 때문에, 트랜지스터(23)는 오프이다. 따라서, I2=0이고, Idata=I1이 된다.
그리고, 서서히 용량소자(24)에 전하가 축적되어, 용량소자(24)의 양전극사이에 전위차가 생기기 시작한다. 양전극간의 전위차가 트랜지스터(23)의 임계전압이 되면, 트랜지스터(23)가 온되어, I2>0이 된다. 상술한 것처럼, Idata=I1 +I2가 되기 때문에, I1은 점차로 감소하지만, 여전히 전류는 흐른다(도 3c 및 3d에서, A 점).
용량소자(24)의 양전극간의 전위차는, 트랜지스터(23)의 게이트-소스간 전압이 된다. 그 때문에, 트랜지스터(23)가 원하는 전류인 신호전류를 흘릴 수 있는 만큼의 전압(VGS)이 될 때까지, 용량소자(24)에서의 전하의 축적을 계속할 수 있다. 그리고, 전하의 축적이 종료하면(도 3c 및 3d에서, B점), 전류 I1은 흐르지 않는다. 또한, 트랜지스터(23)는 온이기 때문에, Idata=I1가 된다.
계속해서, 도 3b에 나타낸 것처럼, SW(22)를 오프로 한다. 용량소자(24)에는 전술한 동작에서 기록된 VGS가 유지되어 있기 때문에, 트랜지스터(23)는 온되어 있고, 트랜지스터(23)의 드레인영역에는, 신호전류 Idata와 같은 전류가 흐른다. 이때, 트랜지스터(23)를 포화영역에서 동작하도록 해 두면, 트랜지스터(23)의 소스-드레인간 전압이 변화되었다고 해도, 트랜지스터(23)의 드레인전류는 변함없이 흐를 수 있다.
상술한 것처럼, 어떤 특정한 트랜지스터에, 기준용 정전류원에서 설정된 신호전류와 같은 전류를 흘리기 위해서는, 해당 트랜지스터의 게이트-소스간 전압을 설정하면 된다. 그리고, 본 발명에서는, 트랜지스터에 접속된 용량소자가, 해당 트랜지스터의 게이트-소스간 전압을 유지함으로써 설정할 수 있다. 그리고, 상기 용량소자에 유지된 전압을 이용함으로써, 트랜지스터의 특성변화의 영향을 억제할 수 있다.
또한, 용량소자에 유지된 전압을 이용하는 방법으로서는, 이하에 나타낸 방 법을 사용할 수 있다. 용량소자에 유지되어 있는 전압을 그대로 유지하고, 또한 용량소자의 한쪽의 단자에 신호전압(비디오신호의 전압 등)을 입력한다. 그렇게 하면, 상기 트랜지스터의 게이트전극에는, 상기 신호전압에 추가하여, 용량소자에 유지되어 있는 전압을 추가한 전압이 입력된다. 그 결과, 트랜지스터의 게이트전극에는, 용량소자에 유지되어 있던 전압과 신호전압을 더한 값이 입력된다. 즉, 본 발명에서는, 트랜지스터사이에 특성변화가 생기더라도, 신호전압이 입력되는 트랜지스터에서는, 항상 각 트랜지스터가 접속하고 있는 각 용량소자에 유지되어 있던 전압과 신호전압을 더한 값이 입력되게 된다. 그 때문에, 트랜지스터간의 특성변화의 영향을 억제한 전기회로를 제공할 수 있다.
이때, 용량소자에 유지되어 있는 전압이, 신호전압에 추가되는 메카니즘은, 전하보존법칙에 의해 설명된다. 전하보존법칙이란, 정 전기량과 부 전기량의 대수적인 합의 전체 전기량은 일정하다고 하는 사실을 나타낸다.
본 발명에서는, 임의의 재료를 사용한 트랜지스터, 임의의 수단, 제조방법을 거친 트랜지스터를 사용하여도 되고, 또한 임의의 타입의 트랜지스터를 사용하여도 된다. 예를 들면, 박막트랜지스터(TFT)를 사용하여도 된다. TFT로서는, 비정질, 다결정 및 단결정 중 어떤 것으로 형성된 반도체층을 사용하여도 된다. 그 밖의 트랜지스터로서, 단결정 기판에서 제조된 트랜지스터이어도 되고, SOI 기판에서 만들어진 트랜지스터이어도 된다. 또한, 유기물이나 카본 나노 튜브로 형성된 트랜지스터이어도 된다. 또한, MOS형 트랜지스터이어도 되고, 바이폴라형 트랜지스터이어도 된다.
[발명의 실시예]
(실시예 1)
본 실시예에서는, 본 발명의 전기회로의 일례로서, 소스 폴로어 회로를 나타낸 것으로, 그 구성과 동작에 관해서 도 1 및 도 2a, 2b를 사용하여 설명한다.
먼저, 본 발명의 소스 폴로어 회로의 구성을 도 1 및 도 2a, 2b를 사용하여 설명한다.
도 1 및 도 2a, 2b에서, 도면부호 111은 n 채널형의 증폭용 트랜지스터이고, 112는 n 채널형의 바이어스용 트랜지스터이다. 113 및 114는 용량소자이다. 또한, 115∼118, 120, 127, 128은 스위칭기능을 갖는 소자이고, 바람직하게는 트랜지스터로 구성되는 아날로그 스위치 등의 반도체소자가 사용된다. 이때, 상기 반도체소자는 단순한 스위치이기 때문에, 그 극성은 특별히 한정되지 않는다.
도면부호 126은 기준용 정전류원으로, 일정한 전류를 흘리는 능력을 갖는다. 또한, 기준용 정전류원(126)은, 트랜지스터 등의 반도체소자로 구성된다. 본 명세서에서는, 트랜지스터로 구성되는 기준용 정전류원(126)의 일례를 실시예 6에서 설명하겠다. 이 실시예 6을 참조하면 된다.
도면부호 123∼125는 전원선으로, 전원선 123에는 전원전위 Vdd1가 인가되고, 전원선 124에는 접지전위 Vss가 인가된다. 또한, 전원선 125에는, 전원전위 Vdd2가 인가된다. 이 전원선 123에 인가되는 전원전위 Vdd1와, 전원선 125에 인가되는 전원 전위 Vdd2는 같은 값이어도 되고, 다른 값이어도 된다. 하지만, 전원선 125에 인가하는 전원전위 Vdd2는, 기준용 정전류원(126)이 정전류원으로서 정상으로 동작할 수 있는 값으로 설정해야 한다. 예를 들면, 기준용 정전류원(126)이 트랜지스터의 포화영역을 이용하여 해당 전류원을 구성할 때에는, 해당 트랜지스터가 포화영역에서 동작할 수 있는 범위의 값으로 설정할 필요가 있다.
본 실시예에서는, 증폭용 트랜지스터(111) 및 바이어스용 트랜지스터(112)가 n 채널형일 경우를 나타내지만, 본 발명은 이것으로 한정되지 않고, 양 트랜지스터가 p 채널형이어도 된다. 또한, 양 트랜지스터의 극성이 다르고, 푸시풀 회로를 구성하여도 된다. 단지, 푸시풀 회로를 구성하고 있는 경우는, 도 24에 나타낸 것처럼, 양 트랜지스터도, 증폭용 트랜지스터로서 기능한다. 따라서, 양 트랜지스터에, 신호가 입력되게 된다.
증폭용 트랜지스터(111)의 드레인영역은 스위치(127)를 통해 전원선(123)에 접속되고, 소스영역은 스위치 117, 스위치 118 및 트랜지스터(112)의 드레인영역에 접속되어 있다. 증폭용 트랜지스터(111)의 게이트전극은, 용량소자(113)의 한쪽의 단자에 접속되어 있다. 용량소자(113)의 다른쪽의 단자는, 스위치 117을 통해 트랜지스터(111)의 소스영역에 접속되어 있다. 용량소자(113)는, 증폭용 트랜지스터(111)의 게이트-소스간 전압을 유지하는 역할을 한다. 이때, 이하에는 증폭용 트랜지스터(111)는, 트랜지스터(111)로서 표기한다.
바이어스용 트랜지스터(112)의 소스영역은 전원선(124)에 접속되고, 드레인 영역은 스위치 117, 스위치 118 및 스위치 120에 접속되어 있는 바이어스용 트랜지스터(112)의 게이트전극은, 용량소자(114)의 한쪽의 단자에 접속되어 있다. 용량소자(114)의 다른쪽의 단자는, 바이어스용 트랜지스터(112)의 소스영역에 접속되어 있다. 용량소자(114)는, 바이어스용 트랜지스터(112)의 게이트-소스간 전압을 유지하는 역할을 한다. 이때, 이하에는 바이어스용 트랜지스터(112)는, 트랜지스터(112)로서 표기한다.
스위치(115∼118, 120, 127, 128)는, 입력되는 신호에 의해서, 도통 또는 비도통(온 또는 오프)이 제어된다. 그러나, 도 1 및 도 2a, 2b에서는, 설명을 간단히 하기 위해서, 스위치(115∼118, 120, 127, 128)에 신호를 입력하는 신호선 등의 도시는 생략한다.
도 1 및 도 2a, 2b에 나타낸 소스 폴로어 회로에서, 스위치(116)의 한쪽의 단자가 입력단자로 된다. 상기 입력단자를 통해, 입력전위 Vin(신호전압)이, 용량소자(113)의 한쪽의 단자에 입력된다. 또한, 스위치(118)의 한쪽의 단자가 출력단자로 되고, 트랜지스터(111)의 소스영역의 전위가 출력전위 Vout로 된다.
이어서, 도 1 및 도 2a, 2b에 나타낸 소스 폴로어 회로의 동작에 관해서 설명한다.
도 1에서, 스위치 115, 스위치 117, 스위치 120 및 스위치 128을 온으로 한다. 그리고, 상기 이외의 스위치는 오프로 한다. 이 상태에서, 기준용 정전류원(126)에서 설정된 신호전류 Idata가, 용량소자 113과 용량소자 114를 통해 전원선(124) 방향으로 흐른다.
기준용 정전류원(126)으로부터 전류가 흐르기 시작한 순간에는, 용량소자 113 및 용량소자 114에는 전하가 유지되어 있지 않다. 그 때문에, 트랜지스터 111 및 트랜지스터 112는 오프이다. 전류는, 기준용 정전류원(126)으로부터 스위치 128, 115, 117과 스위치 120을 통해 전원선(124) 방향으로 흘러간다.
그리고, 서서히 용량소자 113 및 용량소자 114에 전하가 축적되어, 해당 용량소자 113 및 용량소자 114의 양전극간에 전위차가 생기기 시작한다. 용량소자(113)의 양전극간의 전위차가 트랜지스터(111)의 임계전압 Vth1이 되면, 트랜지스터(111)는 온된다. 마찬가지로, 용량소자(114)의 양전극간의 전위차가 트랜지스터(112)의 임계전압 Vth2가 되면, 트랜지스터(112)는 온한다.
이어서, 트랜지스터(111)의 게이트-소스간 전압이 소정의 신호전류 Idata를 흘릴 수 있는 전압이 되도록, 용량소자(113)에서 전하를 계속 축적할 수 있다. 또한, 트랜지스터(112)의 게이트-소스간 전압이 소정의 신호전류 Idata를 흘릴 수 있는 전압이 되도록, 용량소자(114)에서 전하를 계속 축적할 수 있다.
그리고, 도 2a에 나타낸 것처럼, 용량소자 113 및 용량소자 114에서 전하의 축적이 종료하여 정상상태가 되면, 스위치(115, 117, 120)를 온으로부터 오프로 하고, 그 이외의 스위치는 도 1의 상태를 유지한다. 이때, 기준용 정전류원(126)에 의해 설정된 신호전류 Idata가, 트랜지스터(111)의 드레인영역에서 소스영역을 통해, 또한, 트랜지스터(112)의 드레인영역에서 소스영역을 통해 흘러간다. 이때, 이때의 용량소자 113의 양전극간의 전위차를 Va로 하고, 용량소자 114의 양전극간의 전위차를 Vc로 한다.
다음으로, 도 2b에 나타낸 것처럼, 스위치(116, 118, 127)를 온으로 한다. 그리고, 상기 이외의 스위치를 모두 오프로 한다. 이때, 입력단자로부터 스위치(116)를 통해, 용량소자(113)의 한쪽의 단자에 입력전위 Vin가 입력된다. 그리고, 전하보존법칙에 의해, 트랜지스터(111)의 게이트전극에는, 해당 트랜지스터(111)의 게이트-소스간 전압 Va에 추가하여, 입력전위 Vin이 추가된 값(Va+ Vin)이 된다.
그리고, 출력전위 Vout는, 트랜지스터(111)의 소스영역의 전위이다. 즉, 트랜지스터(111)의 게이트전위(Vin+Va)로부터 게이트-소스간 전압 Vgs(=Va )를 뺀 값에 해당한다.
이때, 스위치 128을 오프로 하고, 스위치 127을 온으로 한 뒤에도, 트랜지스터(111)에는 신호전류 Idata가 흐른다. 이것은, 트랜지스터(112)의 게이트-소스간 전압 Vgs(=Vc)에는, 신호전류 Idata가 흐르는 데 필요한 전압이 더해지기 때문이다. 따라서, 트랜지스터(111)의 게이트-소스간 전압 Vgs에도, 트랜지스터(111)가 신호전류 Idata를 흘리는 데 필요한 전압이 더해진다. 이때의 필요한 전압이란, Va로 표시된 전압이다. 따라서, 트랜지스터(111)의 게이트-소스간 전압 Vgs는, Va와 같은 값인 것 을 알 수 있다. 이상을 정리하면, 이하의 수학식 4가 성립한다.
[수학식 4]
Vout=(Vin+Va)-Va=Vin···(4)
수학식 4에 나타낸 것처럼, 출력전위 Vout는, 입력전위 Vin과 같은 값이고, 트랜지스터의 특성에는 의존하지는 않는다. 그 때문에, 트랜지스터 111 및 트랜지스터 112에 특성변화가 생기더라도, 출력전위 Vout에 대한 영향을 억제할 수 있다.
도 1 및 도 2a, 2b에 나타낸 전기회로는, 소스 폴로어 회로이지만, 바이어스전위를 입력하는 입력단자가 설치되어 있지 않다. 이것은, 트랜지스터(112)의 게이트-소스간 전압에는, 기준용 정전류원(126)에 의해 설정된 신호전류 Idata가 흐르도록, 이미 용량소자(114)에 소정의 전하가 유지되어 있기 때문이다.
본 발명에 의해서, 트랜지스터 111 및 트랜지스터 112의 특성 변화의 영향을 억제할 수 있기 때문에, 트랜지스터 111 및 트랜지스터 112의 게이트길이(L) 및 게이트폭(W)을 같은 값으로 설계할 필요는 없다. 변화가 생길 경우 아무런 문제가 없다.
또한, 본 명세서에서는, 용량소자에 소정의 전하를 유지하는 동작을 설정동작이라고 부른다. 본 실시예에서는, 도 1 및 도 2a의 동작이 설정동작에 해당한다. 또한, 입력전위 Vin을 입력하고, 출력전위 Vout를 추출하는 동작을 출력동작이라고 부른다. 본 실시예에서는, 도 2b의 동작이 출력동작에 해당한다.
이때, 도 1 및 도 2a, 2b에 나타낸 전기회로는, 전원선(125), 기준용 정전류 원(126), 스위치(128)의 순차로 접속되어 있지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 기준용 정전류원(126)과 스위치(128)를 반대로 하고, 전원선(125), 스위치(128), 기준용 정전류원(126)의 순차로 접속되어도 된다.
또한, 기준용 정전류원(126)은, 도 7a 또는 도 7b에 나타낸 것처럼 배치하여도 된다. 이하, 도 7a 및 도 7b에 나타낸 전기회로의 구성을 설명한다. 도 7a 또는 도 7b에 나타낸 전기회로는, 전원선(125)이 배치되어 있지 않은 점 이외는, 도 1 및 도 2a, 2b에 나타낸 전기회로와 같은 회로소자를 갖는다. 전원선 123에는 전원전위 Vdd가 인가되고, 전원선 124에는 접지전위 Vss가 인가된다. 또한, 도 7a 또는 도 7b에 나타낸 소스 폴로어 회로의 동작은, 도 1 및 도 2a, 2b로 나타낸 소스 폴로어 회로의 동작과 유사하기 때문에, 본 실시예에서는 생략한다.
도 7a에서는, 스위치(127)를, 트랜지스터(112)의 드레인영역과 전원선(124)의 사이에 배치한다. 그리고, 스위치 127과 병렬로 되도록, 스위치 128을 트랜지스터 112의 드레인영역과 전원선(124)의 사이에 배치한다. 최후에, 기준용 정전류원(126)을, 트랜지스터(112)의 드레인영역과 스위치(128)의 사이, 또는 스위치(128)와 전원선(124)의 사이에 배치한다. 도 7a에는, 트랜지스터(112)의 드레인영역과 스위치(128)의 사이에 배치된 경우를 보이고 있다.
또한, 도 7a에서는, 스위치 127과 스위치 128이, 양쪽 모두 접지전위 Vss에 접속되어 있다. 그러나, 본 발명은 이것에 한정되지 않는다. 도 1에 있어서, 스위치 127이 전원전위 Vdd1에 접속되고, 스위치 128이 전원전위 Vdd2에 접속되도록, 서로 다른 전원선에 접속되어도 된다. 예를 들면, 스위치 127은 도 7a와 같이, 접지전위 Vss에 접속되고, 스위치 128은 새롭게 배치한 접지전위 Vss2에 접속되어도 된다. 접지전위 Vss와 접지전위 Vss2는, 같은 값이어도 되고, 다른 값이어도 된다.
도 7b에서는, 스위치 127을 트랜지스터(111)의 소스영역과, 트랜지스터(112)의 드레인영역의 사이에 배치한다. 그리고, 스위치 127과 병렬로 되도록, 스위치 128을 배치한다. 최후에, 기준용 정전류원(126)을 트랜지스터 111의 소스영역과 스위치(128)의 사이, 또는 스위치(128)와 트랜지스터 112의 드레인영역의 사이에 배치한다. 도 7b에는, 트랜지스터(111)의 소스영역과 스위치(128)의 사이에 배치된 경우를 보이고 있다.
도 7b에서, 스위치 118은, 트랜지스터 111의 소스영역과 접속되고, 또한 스위치 127을 통해 트랜지스터 112의 드레인영역과 접속되어 있지만, 본 발명은 이것에 한정되지 않는다. 스위치 118은, 트랜지스터 112의 드레인영역과 접속되고, 또한 스위치 127을 통해 트랜지스터 111의 소스영역과 접속되어도 된다.
그러나, 스위치 118은, 트랜지스터 111의 소스영역과 접속되고, 또한 스위치 127을 통해 트랜지스터 112의 드레인영역과 접속되어 있는 쪽이 바람직하다. 이것은, 스위치 118이, 트랜지스터 112의 드레인영역과 접속되고, 또한 스위치 127을 통해 트랜지스터 111의 소스영역과 접속되어 있는 경우에는, 스위치 127에 온 저항이 있으면, 출력전위 Vout가 그 영향을 받아, 출력전위 Vout가 저하하기 때문이다.
또한, 도 8a에는, 도 1 및 도 2a, 2b에 나타낸 전기회로에서, 스위치 119를 트랜지스터 111의 드레인영역과 전원선(124)과의 사이에 배치하고, 또한 트랜지스터 112, 용량소자(114), 스위치 120을 배치하지 않고 있는 경우의 소스 폴로어 회로를 나타낸다. 도 8a에 나타낸 소스 폴로어 회로의 동작은, 스위치 119가 설정동작시에 온이고, 출력동작시에 오프인 것 이외는, 상술한 도 1 및 도 2a, 2b의 동작과 동일하기 때문에, 본 실시예에서는 설명을 생략한다.
도 8a에서는, 도 1과 마찬가지로, 스위치(127, 128)과 전류원(126)은, 전원전위 Vdd에 접속되어 있다. 그러나, 도 7a 및 도 7b에 도시된 것처럼, 스위치 127, 스위치 128, 전류원(126)은, 접지전위 Vss 등의 별도의 소자에 접속되어도 된다. 예로서, 도 25a에는, 스위치(127, 128) 및 전류원(126)이, 접지전위 Vss에 접속되어 있는 경우에 관해서 나타낸다.
여기서, 도 25a는, 트랜지스터(112)를 배치하지 않고 있는 경우의 소스 폴로어 회로를 보이고 있다. 그러나, 트랜지스터(112)는, 원래, 소스 폴로어 회로에서의 바이어스를 주는 전류원으로서 동작되는 회로이다. 따라서, 도 25a에서의 전류원(126)은, 트랜지스터(112) 대신에, 바이어스를 주는 전류원으로서 동작시켜도 된다. 즉, 전류원(126)은, 설정동작시에 사용하고, 출력동작시에는 사용하지 않는다는 것은 아니고, 설정동작시에는 트랜지스터(111)를 설정하기 위한 전류원으로서 사용하고, 출력동작시에는, 소스 폴로어 회로에서의 바이어스를 주는 전류원으로서 사용하여도 된다. 그 경우는, 설정동작시와 출력동작시로, 전환할 필요가 없기 때문에, 스위치(127, 128)는, 불필요하게 된다. 이때의 회로도를 도 26a에 나타낸다.
또한, 도 26a에서의 전류원(126)을 트랜지스터로 실현한 경우의 회로도를, 도 27에 나타낸다. 다음에, 그 동작을 나타낸다.
도 27에서, 스위치(115, 117)를 온으로 한다. 그리고, 상기 이외의 스위치는 오프로 한다. 이 상태에서, 트랜지스터(112)에서 설정된 신호전류 Idata가, 용량소자(113)를 통해 전원선(124) 방향으로 흐른다. 신호전류 Idata의 크기는, 트랜지스터(112)의 게이트에 가해지는 바이어스전압 Vb와, 트랜지스터(112)의 특성에 따라 결정된다. 따라서, 가령 도 27의 회로가 복수로 존재하는 경우에는, 복수의 회로에서, 트랜지스터(112)의 특성이 변동할 가능성이 있다. 그 경우는, 각각의 트랜지스터(112)의 게이트에 같은 전압 Vb가 인가되었다고 하여도, 신호전류 Idata의 크기는, 각각의 회로에서 서로 다르다.
트랜지스터(112)로부터 전류가 흐르는 순간에는, 용량소자(113)에는 전하가 보유되어 있지 않다. 그 때문에, 트랜지스터(111)는 오프이다. 전류는, 트랜지스터(112)로부터, 스위치(115, 117)를 통해 전원선(124) 방향으로 흐른다.
그리고, 서서히 용량소자(113)에 전하가 축적되어, 해당 용량소자(113)의 양전극간에 전위차가 생기기 시작한다. 용량소자(113)의 양전극간의 전위차가 트랜지스터(111)의 임계전압 Vth1이 되면, 트랜지스터(111)는 온된다.
이어서, 트랜지스터(111)의 게이트-소스간 전압이 소정의 신호전류 Idata를 흐르게 할 수 있는 전압이 되도록, 용량소자(113)에서 전하의 축적이 계속된다.
그리고, 도 28a에 나타낸 것처럼, 용량소자(113)가 전하의 축적이 종료하여 정상상태가 되면, 스위치(115, 117)를 온으로부터 오프로 하고, 그 이외의 스위치는 도 27의 상태를 유지한다. 이때, 트랜지스터(112)로부터 흐른 신호전류 Idata가, 트랜지스터(111)의 드레인영역에서 소스영역을 통해 흘러간다. 이때의 용량소자(113)의 양전극간의 전위차를 Va로 한다.
만약 도 27의 회로가 복수로 존재하는 경우, 복수의 회로에서, 트랜지스터 111나 트랜지스터 112의 특성이 변동할 가능성이 있다. 그 경우는, 신호전류 Idata의 크기는, 각각의 회로에서 다르다. 마찬가지로, 용량소자(113)의 양전극간의 전위차 Va도, 각각의 회로에서 다르다.
계속해서, 도 28b에 나타낸 것처럼, 스위치(116, 118)를 온으로 한다. 그리고, 상기 이외의 스위치를 모두 오프로 한다. 이때에, 입력단자로부터 스위치(116)를 통해, 용량소자(113)의 한쪽의 단자에 입력전위 Vin이 입력된다. 그리고, 전하보존법칙에 의해, 트랜지스터(111)의 게이트전극에는, 해당 트랜지스터(111)의 게이트-소스간 전압 Va에 입력전위 Vin이 더해진 값(Va+Vin)이 인가된다.
그리고, 출력전위 Vout는, 트랜지스터(111)의 소스영역의 전위이다. 즉, 출력전위 Vout는, 트랜지스터(111)의 게이트전위(Vin+Va)로부터 게이트-소스간 전압 Vgs(=Va)을 뺀 값에 해당한다.
트랜지스터(111)에는 신호전류 Idata가 계속 흐른다. 이것은, 트랜지스터(112)의 게이트전압 Vb가, 같은 값으로 유지하고 있기 때문이다. 따라서, 트랜지스터(111)의 게이트-소스간 전압 Vgs에도, 트랜지스터(111)가 신호전류 Idata를 흘리는데 필요한 전압이 가해진다. 이때의 필요한 전압이란, Va로 표시되는 전압이다. 따라서, 트랜지스터(111)의 게이트-소스간 전압 Vgs는, Va와 같은 값인 것을 알 수 있다. 이상을 정리하면, 여기서도, 수학식 4가 성립한다.
수학식 4에 나타낸 것처럼, 출력전위 Vout는, 입력전위 Vin과 같은 값이고, 트랜지스터의 특성에는 의존하지 않고 있다. 그 때문에, 트랜지스터 111 및 트랜지스터 112에 특성변동이 생기더라도, 출력전위 Vout에 대한 특성변화의 영향을 억제할 수 있다.
가령, 도 27의 회로가 복수로 존재하는 경우, 복수의 회로에서, 트랜지스터 112나 트랜지스터 111의 특성이 변동할 가능성이 있다. 그 경우는, 신호전류 Idata의 크기, 용량소자(113)의 양전극간의 전위차 Va는, 각각의 회로에서 서로 다르다. 그러나, 수학식 4에 나타낸 것처럼, 출력전위 Vout는, 입력전위 Vin과 같은 값이 되어, 신호전류 Idata의 크기나 용량소자(113)의 양전극간의 전위차 Va에는, 의존하지 않는다. 즉, 도 27의 회로가 복수로 존재하는 경우, 복수의 회로에서, 트랜지스터 112나 트랜지스터 111의 특성이 변동하더라도, 그 영향은 받지 않는다.
본 발명에 의해서, 트랜지스터 111 및 트랜지스터 112의 특성변화의 영향을 억제할 수 있기 때문에, 트랜지스터 111 및 트랜지스터 112의 게이트길이(L), 게이트폭(W)은 같은 값으로 설계할 필요는 없다. 변화가 생겨도 된다.
다음에, 도 1에 도시된 것처럼, 소스 폴로어 회로의 외부에서 전류를 공급하는 경우와, 도 26a, 26b에 도시된 것처럼, 소스 폴로어 회로의 바이어스용 전류원을 사용하여, 설정동작을 하는 경우를 비교한다.
우선, 회로구성으로 생각하면, 도 26a 및 도 26b이 간단하고, 유리하다. 특히, 소스 폴로어 회로를 복수로 배치하는 경우에는, 보다 유리하다. 그렇지만, 도 26a 및 도 26b에서는, 소스 폴로어 회로가 복수로 존재하는 경우, 전류원의 특성 변화 등에 의해, 각각에 흐르는 전류값이 다른 경우가 있다. 그 결과, 정상상태가 되었을 때에는, 모든 소스 폴로어 회로에서, 입력전압과 출력전압이 같게 되지만, 과도특성은, 소스 폴로어 회로마다 다른 경우가 생긴다.
한편, 도 1의 경우는, 소스 폴로어 회로의 외부로부터 전류를 공급해야 하기 때문에, 회로구성이 복잡하게 된다. 특히, 소스 폴로어 회로를 복수로 배치하는 경우, 그 회로구성은 보다 복잡하게 된다. 가령, 도 1의 전류원(126)이 1개만 배치되고, 소스 폴로어 회로가 복수로 배치되는 경우는, 설정동작을 모든 소스 폴로어 회로에서 동시에 행할 수 없다. 그 때문에, 동작의 타이밍은 복잡하게 된다. 혹은, 도 1의 전류원(126)이 소스 폴로어 회로와 같은 수로 있는 경우는, 각각의 전류원(126)이 변동이 없는 것이 바람직하다.
그러나, 소스 폴로어 회로가 복수로 존재하는 경우, 소스 폴로어 회로의 특 성이 변동하더라도, 해당 소스 폴로어 회로를 흐르는 전류값은 변동하지 않는다. 이것은, 상기 전류값이 소스 폴로어 회로 외부에 설치된 전류원(126)에 의해서 결정되기 때문이다. 따라서, 정상상태 특성시뿐만 아니라, 과도특성도, 소스 폴로어 회로마다 변동하는 경우가 없다.
이와 같이 본 발명에서는, 트랜지스터간에 특성변화가 생기더라도, 입력전위 Vin 등의 신호전압이 입력된 트랜지스터에는, 항상 해당 트랜지스터의 게이트-소스간 전압과 신호전압을 더한 값이 입력되게 된다. 그 때문에, 트랜지스터간의 특성변화의 영향을 억제한 전기회로를 제공할 수 있다.
(실시예 2)
도 1 및 도 2a, 2b에 나타낸 소스 폴로어 회로에서는, n 채널형의 증폭용 트랜지스터(111)와, n 채널형의 바이어스용 트랜지스터(112)로 구성한 경우를 나타내었다. 이어서, 본 실시예에서는, p 채널형의 증폭용 트랜지스터(132)와, p 채널형의 바이어스용 트랜지스터(131)로 구성된 소스 폴로어 회로를 도 9에 나타내고, 그 구성에 관해서 설명한다. 이때, 도 9에 나타낸 소스 폴로어 회로의 동작은, 실시예1에서 설명한 도 1 및 도 2a, 2b에 나타낸 소스 폴로어 회로의 동작과 유사하기 때문에, 본 실시예에서는 설명은 생략한다.
도 9에서, 도면부호 131은 p 채널형의 바이어스용 트랜지스터이고, 132는 p 채널형의 증폭용 트랜지스터이다. 133 및 134는 용량소자이다. 또한, 135, 136, 138∼142는, 스위칭기능을 갖는 소자이고, 바람직하게는 트랜지스터로 구성된 아날로그 스위치 등의 반도체소자가 사용된다.
도면부호 146은 기준용 정전류원으로, 일정한 전류를 흘리는 능력을 갖는다. 또한, 이 기준용 정전류원(146)은, 트랜지스터 등의 반도체소자로 구성되어 있다. 본 명세서에서는, 트랜지스터로 구성된 기준용 정전류원(146)의 일례를 실시예 6에서 설명할 것이다. 이를 참조하면 된다.
도면부호 143∼145는 전원선으로, 전원선 143에는 전원전위 Vdd1이 인가되고, 전원선 144에는 접지전위 Vss가 인가된다. 또한, 전원선 145에는, 전원전위 Vdd2가 인가된다. 이때, 전원선 143에 인가되는 전원전위 Vdd1과, 전원선 145에 인가되는 전원전위 Vdd2는 같은 값이어도 되고, 다른 값이어도 된다. 그러나, 전원선 145에 인가하는 전원전위 Vdd2는, 기준용 정전류원(146)이 정전류원으로서 정상으로 동작할 수 있는 값으로 설정되어야 한다. 예를 들면, 기준용 정전류원(146)이 트랜지스터의 포화영역을 이용하여 해당 전류원을 구성할 때에는, 해당 트랜지스터가 포화영역에서 동작할 수 있는 범위의 값으로 설정해야 한다.
본 실시예에서는, 증폭용 트랜지스터(132) 및 바이어스용 트랜지스터(131)가 p 채널형일 경우를 나타내지만, 양 트랜지스터의 극성이 다르고, 푸시풀 회로를 구성하여도 된다.
바이어스용 트랜지스터(131)의 소스영역은 스위치(136)를 통해 전원선(143)에 접속되고, 드레인영역은 스위치135,138,142에 접속되어 있다. 바이어스용 트랜지스터(131)의 게이트전극은 용량소자(133)의 한쪽의 단자에 접속되어 있다. 용량소자(133)의 다른쪽의 단자는, 스위치(136)를 통해 전원선(143)에 접속되어 있다. 용량소자(133)는, 바이어스용 트랜지스터(131)의 게이트-소스간 전압을 유지하는 역할을 한다.
증폭용 트랜지스터(132)의 드레인영역은 전원선(144)에 접속되고, 소스영역은 스위치(138, 142)에 접속되어 있다. 증폭용 트랜지스터(132)의 게이트전극은 용량소자(134)의 한쪽의 단자에 접속되어 있다. 용량소자(134)의 다른쪽의 단자는, 스위치(142)를 통해 증폭용 트랜지스터(132)의 소스영역에 접속되어 있다. 용량소자(134)는, 증폭용 트랜지스터(132)의 게이트-소스간 전압을 유지하는 역할을 한다.
스위치(135, 136, 138∼142)는, 입력되는 신호에 의해서, 도통 또는 비도통(온 또는 오프)이 제어된다. 그러나, 도 9에서는, 설명을 간단히 하기 위해서, 스위치(135, 136, 138∼142)에 신호를 입력하는 신호선 등의 도시는 생략한다.
도 9에 나타낸 소스 폴로어 회로에서, 스위치(141)의 한쪽의 단자가 입력단자로 된다. 상기 입력단자로부터 입력되는 입력전위 Vin(신호전압)은, 용량소자(134)의 한쪽의 단자에 입력된다. 또한, 스위치(138)의 한쪽의 단자가 출력단자로 되어 있다. 그 증폭용 트랜지스터(132)의 소스영역의 전위는, 출력전위 Vout가 된다.
도 1, 도 2a, 2b로 나타낸 전기회로는, 소스 폴로어 회로이지만, 바이어스전위를 입력하는 입력단자를 설치하고 있지 않다. 이것은, 트랜지스터(131)의 게이트-소스간 전압에는, 기준용 정전류원(126)에 의해 설정된 신호전류 Idata가 흐 르도록, 이미 용량소자(114)에 소정의 전하가 유지되어 있기 때문이다.
또한, 본 발명에 의해서, 바이어스용 트랜지스터(131) 및 증폭용 트랜지스터 (132)의 특성변화의 영향을 억제할 수 있기 때문에, 바이어스용 트랜지스터(131) 및 증폭용 트랜지스터(132)의 게이트길이(L) 및 게이트폭(W)은 같은 값으로 설정할 필요는 없다. 변화가 생겨도 된다.
도 9에서는, 전원선(145), 기준용 정전류원(146), 스위치(139)의 순서로 접속되어 있지만, 본 발명은 이것에 한정되지 않는다. 기준용 정전류원(146)과 스위치(139)를 반대로 하고, 전원선(145), 스위치(139), 기준용 정전류원(146)의 순서로 접속하여도 된다.
또한, 상술한 실시예 1과 도 7a, 7b를 참고로 하여, 기준용 정전류원(146)을 스위치(140)와 전원선(144)의 사이에 배치하여도 된다. 또한, 기준용 정전류원(146)을 스위치 138과 스위치 142의 사이에 배치하여도 된다.
또한, 도 8b에는, 바이어스용 트랜지스터(131), 용량소자(133) 및 스위치(135)를 배치하지 않고 있는 경우의 소스 폴로어 회로를 나타낸다. 도 8b에 나타낸 소스 폴로어 회로의 동작은, 실시예 1에 있어서 상술한 도 1 및 도 2a, 2b의 동작과 유사하기 때문에, 본 실시예에서는 설명을 생략한다.
도 8b에서는, 도 1과 마찬가지로 스위치 136, 스위치 139 및 전류원(146)은, 전원전위 Vdd에 접속되어 있다. 그러나, 도 7a 및 도 7b와 같이, 스위치 136, 스위치 139 및 전류원(146)이, 접지전위 Vss 등과 같은 별도의 전원선 또는 소자에 접속 되어도 된다. 예로서, 도 25b에는, 스위치 136, 스위치 139 및 전류원(146)이 접지전위 Vss에 접속되어 있는 경우에 관해서 나타낸다.
여기서, 도 8b는, 트랜지스터(131)를 배치하지 않고 있는 경우의 소스 폴로어 회로를 보이고 있다. 그러나, 트랜지스터(131)는, 원래, 소스 폴로어 회로에서의 바이어스를 주는 전류원으로서 동작시키는 회로이다. 따라서, 도 8b에서의 전류원(146)은, 트랜지스터(131) 대신에, 바이어스를 주는 전류원으로서 동작시켜도 된다. 즉, 전류원(146)은, 설정동작시에 사용하고, 출력동작시에 사용하지 않는다고 하는 것은 아니고, 설정동작시에는, 트랜지스터(132)를 설정하기 위한 전류원으로서 사용하고, 출력동작시에는, 소스 폴로어 회로에서의 바이어스를 주는 전류원으로서 사용하여도 된다. 그 경우는, 설정동작시와 출력동작시로 바꿀 필요가 없기 때문에, 스위치(136, 139)는 불필요하게 된다. 이때의 회로도를, 도 26b에 나타낸다.
도 26b에서의 전류원(146)을, 트랜지스터로 실현한 경우의 회로도를 도 29에 나타낸다. 도 29에 나타낸 소스 폴로어 회로의 동작은, 실시예 1에서 상술한 도 27 또는 도 28의 동작과 유사하기 때문에, 본 실시예에서는 설명을 생략한다.
본 실시예는, 실시예 1과 임의로 조합하는 것이 가능하다.
(실시예 3)
상술한 실시예 1, 2에서는, 본 발명을 적용한 소스 폴로어 회로에 관해서 설명하였다. 그러나, 본 발명은, 차동증폭회로, 센스앰프, OP앰프 등으로 대표되는 연산회로 등 여러 가지의 회로에도 적용할 수 있다. 본 실시예에서는, 본 발명을 적용한 연산회로에 관해서 도 10∼도 13을 사용하여 설명한다.
우선, 본 발명을 적용한 차동증폭회로에 관해서 도 10을 사용하여 설명한다. 도 10은, 도 1과 마찬가지로 종래의 회로의 외에, 기준용 정전류원(268)을 배치한 경우에 해당한다. 차동증폭회로에서는, 입력전위 Vin1 및 입력전위 Vin2의 차에 관한 연산을 하여 출력전위 Vout를 출력한다.
도 10에 나타낸 차동증폭회로에 있어서, 도면부호 272, 273은, p 채널형의 트랜지스터이고, 274, 275 및 286은 n 채널형의 트랜지스터이다. 또한, 도면부호 276, 277 및 287은 용량소자이다. 또한, 스위치(265, 266, 278∼284, 288, 502, 503)는 스위칭기능을 갖는 소자로, 트랜지스터 등의 반도체소자가 사용된다. 상기 반도체소자의 극성은 특별히 한정되지 않는다.
도면부호 268은, 기준용 정전류원으로, 일정한 전류를 흘리는 능력을 갖는다. 또한, 기준용 정전류원(268)은, 트랜지스터 등의 반도체소자로 구성된다. 본 명세서에서는, 트랜지스터로 구성된 기준용 정전류원(268)의 일례를 실시예 6에서 설명하기 때문에 이를 참조하면 된다.
도면부호 267, 271 및 291은 전원선이다. 전원선 271에는 전원전위 Vdd1이 인가되고, 전원선 291에는 접지전위 Vss가 인가된다. 또한, 전원선 267에는, 전원전위 Vdd2가 인가된다. 또한, 전원선 271에 인가되는 전원전위 Vdd1와, 전원선 267에 인가되는 전원전위 Vdd2는 같은 값이어도 되고, 다른 값이어도 된다. 그러나, 전원선 267에 인가된 전원전위 Vdd2는, 기준용 정전류원(268)이 정전류원으로서 정상으로 동작할 수 있는 값으로 설정해야 한다. 예를 들면, 기준용 정전류원(268)이 트랜지스터의 포화영역을 이용하여 해당 전류원을 구성할 때에는, 해당 트랜지스터가 포화영역에서 동작할 수 있는 범위의 값으로 설정해야 한다.
도 10에 나타낸 차동증폭회로에 있어서, 스위치 281의 한쪽의 단자가 입력단자로 된다. 용량소자(276)의 한쪽의 단자에 입력전위 Vin1이 입력된다. 또한, 스위치284의 한쪽의 단자도 입력단자로 된다. 용량소자(277)의 한쪽의 단자에는 입력전위 Vin2가 입력된다. 또한, 트랜지스터(275)의 드레인영역이 출력단자가 되어, 트랜지스터(275)의 드레인영역의 전위가 출력전위 Vout가 된다.
트랜지스터 272의 드레인영역은 전원선(271)에 접속되고, 소스영역은 트랜지스터 274의 드레인영역에 접속되어 있다. 트랜지스터 273의 드레인영역은 전원선 271에 접속되고, 소스영역은 트랜지스터 275의 드레인영역에 접속되어 있다. 트랜지스터 272의 게이트전극과 트랜지스터 273의 게이트전극은 접속되어 있다. 이때, 트랜지스터(272, 273) 대신에, 저항을 배치하여도 된다. 왜냐하면, 도 10과 같은 차동증폭회로에 있어서, 272, 273은, 능동부하라고 불리는 부분으로, 저항으로서 동작되기 때문이다. 따라서, 도 10의 능동부하의 부분을, 도 30과 같이, 통상의 저항소자로 구성하여도 된다.
트랜지스터 274의 드레인영역은, 스위치 502, 트랜지스터 272를 통해 전원선 271에 접속되고, 소스영역은 스위치 282를 통해, 용량소자 276의 한쪽의 단자에 접 속되어 있다. 트랜지스터 274의 게이트전극은, 용량소자 276의 다른쪽의 단자에 접속되어 있다. 용량소자 276은, 설정동작을 할 때의 트랜지스터 274의 게이트-소스간 전압을 유지하는 역할을 한다.
트랜지스터 275의 드레인영역은, 스위치 503 및 트랜지스터 273을 통해, 전원선 271에 접속되고, 소스영역은 스위치 283을 통해, 용량소자(277)의 한쪽의 단자에 접속되어 있다. 트랜지스터 275의 게이트전극은, 용량소자 277의 다른쪽의 단자에 접속되어 있다. 용량소자(277)는, 설정동작을 할 때의 트랜지스터 275의 게이트-소스간 전압을 유지하는 역할을 한다.
트랜지스터 286의 드레인영역은, 트랜지스터 274의 소스영역 및 트랜지스터 275의 소스영역에 접속된다. 트랜지스터 286의 소스영역은, 용량소자(287)의 한쪽의 단자에 접속되어 있다. 트랜지스터 286의 게이트전극은, 용량소자(287)의 다른쪽의 단자에 접속되어 있다. 용량소자(287)는, 트랜지스터 286의 게이트-소스간 전압을 유지하는 역할을 한다.
그리고, 용량소자(276, 277, 287)에는, 기준용 정전류원(268)을 사용하여 소정의 전하가 유지된다. 그러나, 용량소자(276, 277, 287)의 3개의 용량소자에 대한 소정의 전하 유지는, 한번에 할 수 없다. 그 때문에, 스위치(265, 266)의 어느 한쪽이 온이 되도록 제어하여 행해진다. 예를 들면, 스위치 265를 온으로 하였을 때에는, 스위치 266을 오프로 한다. 그리고, 용량소자(277, 287)에 소정의 전하를 유지한다. 마찬가지로, 스위치 265를 오프로 하고, 스위치 266을 오프로 한다. 그리고, 용량소자(276, 287)에 소정의 전하를 유지한다.
이때, 용량소자(276, 277 및 287)에, 기준용 정전류원(268)을 사용하여 소정의 전하를 유지할 때의 동작 설명은, 실시예 1과 유사하기 때문에, 본 실시예에서는 생략한다.
그리고, 용량소자 276에 소정의 전하 유지가 종료되면, 용량소자 276의 한쪽의 단자에 입력전위 Vin1이 입력되고, 또한 용량소자 277에 소정의 전하의 유지가 종료되면, 용량소자 277의 한쪽의 단자에 입력전위 Vin2가 입력되어, 출력동작이 행해진다. 이때의 동작 설명은, 실시예 1과 동일하기 때문에, 본 실시예에서는 생략한다.
다음에, 도 26 및 도 27에서처럼, 원래의 회로가 갖는 전류원을 이용하여, 설정동작을 행하는 경우의 회로를 적용한 차동증폭회로에 관해서, 도 31을 사용하여 설명한다.
도 10은, 설정동작시의 전류로서, 전류원(268)으로부터 공급되는 전류를 사용하고 있다. 도 31에서는, 트랜지스터 286을 사용하여 설정동작을 한다. 트랜지스터 286은, 전류원으로서 동작하여, 그 게이트에 가하는 바이어스전압 Vb에 따라 전류의 크기를 결정한다.
다음에, 동작에 관해서 서술한다. 우선, 도 32에 나타낸 것처럼, 스위치(504, 279, 282)를 온으로 하고, 그 이외의 스위치는 오프로 한다. 그에 따라, 전류가 트랜지스터 274를 향해 흐르고, 트랜지스터 274의 설정동작을 할 수 있다. 다음에, 도 33에 나타낸 것처럼, 스위치(505, 280, 283)를 온으로 하고, 그 이 외의 스위치는 오프로 한다. 그에 따라, 전류는 트랜지스터(275)를 향해 흐르고, 트랜지스터(275)의 설정동작을 행할 수 있다. 이것으로, 설정동작이 종료된다. 그래서, 도 34에 나타낸 것처럼, 스위치(502, 503, 281, 284)를 온으로 하고, 그 이외의 스위치는 오프로 한다. 그리고, 통상의 동작을 행한다.
이때, 트랜지스터(274)의 설정동작시, 스위치 502를 온함으로써 스위치 504를 생략하는 것이 가능하다.
또한, 트랜지스터 286의 게이트에 가하는 전압은, 설정동작시와, 통상동작(출력동작)시로 바꾸어도 된다. 통상, 차동증폭회로에서, 트랜지스터 274와 트랜지스터 275는, 같은 양의 전류가 흐르는 경우가 많다. 따라서, 설정동작을 행하는 경우에도, 통상동작(출력동작)을 행할 때와 가까운 조건으로, 설정동작을 행하는 것이 바람직하다. 이로 인해, 정밀도가 보다 높아진다. 따라서, 트랜지스터 286의 게이트에 가하는 전압을 조정함으로써, 설정동작시에는, 통상동작(출력동작)시의 반의 전류를 흘리도록 하는 것이 바람직하다.
그래서, 동일한 효과를 얻기 위한 별도의 방법으로서, 트랜지스터 286과 병렬로, 트랜지스터 506을 배치한 경우의 도면을, 도 35에 나타낸다. 트랜지스터 506은, 사이즈를 트랜지스터 286과 같게 해두는 것이 바람직하다. 그리고, 통상동작시에, 트랜지스터 506의 게이트에, 트랜지스터 286과 같은 전압을 가한다. 설정동작시에는, 트랜지스터 506에 전류가 흐르지 않도록 한다.
도 36은, 도 35와 마찬가지의 회로로서, 스위치(507)에 의해서, 통상동작시와 설정동작시의 전류의 크기를 바꾼 경우의 회로도이다. 설정동작시에는, 스위치(507)를 오프로 함으로써, 전류값을 반으로 하고, 통상동작시에는, 스위치(507)를 온으로 한다. 이에 따라, 실제로 동작시킬 때의 상태에 가까운 상태로, 설정동작을 행할 수 있으므로, 설정동작의 효과가 향상된다.
계속해서, 도 10에 나타낸 차동증폭회로를 구성하는 트랜지스터가 반대의 도전형을 갖는 경우에 관해서, 도 11을 사용하여 설명한다.
도 11에 나타낸 차동증폭회로에서, 도면부호 272, 273은, n 채널형의 트랜지스터이고, 274, 275 및 286은 p 채널형의 트랜지스터이다. 스위치(281)의 한쪽의 단자가 입력단자로 되고, 용량소자(276)의 한쪽의 단자에는 입력전위 Vin1이 입력된다. 또한, 스위치(284)의 한쪽의 단자도 입력단자로 되고, 용량소자(277)의 한쪽의 단자에는 입력전위 Vin2가 입력된다. 또한, 트랜지스터(275)의 소스영역의 전위가 출력전위 Vout가 된다.
이때, 도 11에 나타낸 차동증폭회로에서는, 전원선 291에 전원전위 Vdd1이 인가되고, 전원선 267에 전원전위 Vdd2이 인가되며, 전원선 271에 접지전위 Vss가 인가된 점 이외는, 도 10에 나타낸 차동증폭회로의 구성 및 그 동작과 동일하기 때문에, 여기서는 설명을 생략한다.
이때, 도 10 또는 도 11에 나타낸 차동증폭회로는, 기준용 정전류원(268)이 배치되는 위치가 다르다. 본 발명에서는, 기준용 정전류원(268)이 배치되는 위치는 특별히 한정되지 않지만, 이하의 조건을 만족하는 것이 필요해진다.
기준용 정전류원(268)을 사용하여, 용량소자(276, 277, 287)에 소정의 전하 를 유지할 때에는, 스위치(265, 266)의 제어하에 이루어지는 것을 상술하였다. 즉, 스위치(265, 266)를 제어함으로써, 용량소자 276이 소정의 전하의 유지를 행할 때에는, 용량소자 277 및 트랜지스터 275에는 전류가 흐르지 않도록 해야 한다. 마찬가지로, 용량소자 277이 소정의 전하의 유지를 행할 때에는, 용량소자 276 및 트랜지스터 274에는 전류가 흐르지 않도록 해야 한다.
즉, 용량소자(276, 277)의 2개의 용량소자가, 동시에 소정의 전하를 유지하지 않도록, 기준용 정전류원(268)과, 스위치(265, 266)를 배치해야 한다. 또한, 필요에 따라서, 스위치를 추가하여 배치해야 한다.
이상을 고려하여, 기준용 정전류원(268) 및 스위치(265, 266)를 배치하는 위치는, 도 10 및 도 11에 나타낸 위치로 한정되지 않는다. 예를 들면, 도 11에서, 스위치 265를 전원선 271과 트랜지스터 272의 소스영역의 사이에 배치하고, 스위치 266을 전원선 271과 트랜지스터 273의 소스영역의 사이에 배치하여도 된다. 또한, 스위치 265를 트랜지스터 272의 드레인영역과 스위치 279의 사이에 배치하고, 스위치 266을 트랜지스터 273의 드레인영역과 스위치 280의 사이에 배치하여도 된다.
다음에, 도 31에 나타낸 차동증폭회로를 구성하는 트랜지스터가 반대의 도전형을 갖는 경우에 관해서, 도 37에 나타낸다. 이것도, 도 31에 나타낸 차동증폭회로의 구성 및 그 동작과 동일하기 때문에, 여기서는 설명을 생략한다.
이때, 도 37에서, 도 35 또는 도 36에서와 같은 전류원 부분의 전류값을 제어하는 것이 가능하다.
또한, 본 실시예에서는, 도 10 또는 도 11에 나타낸 전기회로를 차동증폭회 로로서 나타내었지만, 본 발명은 이것으로 한정되지 않고, 입력전위 Vin1와 입력전위 Vin2로서 입력하는 전압을 적절히 변경하여, 센스앰프 등의 다른 연산회로로서 사용할 수도 있다.
이어서, 본 발명을 적용한 OP앰프에 관해서, 도 12a, 12b 및 도 13a, 13b를 사용하여 설명한다. 도 12a에는 OP앰프의 회로기호를 나타내고, 도 12b에는 해당 OP앰프의 회로구성을 나타낸다.
이때, OP앰프의 회로구성으로서는, 여러 가지의 구성이 있다. 그래서, 도 12a 및 도 12b에서는, 가장 간단한 경우로서, 차동증폭회로와 소스 폴로어 회로를 조합한 경우에 관해서 서술한다. 따라서, OP앰프의 회로구성은, 도 12a 및 도 12b로 한정되지 않는다.
OP앰프는, 입력전위 Vin1 및 입력전위 Vin2와, 출력전위 Vout와의 관계에 의해서 특성이 정의된다. 보다 자세하게는, OP앰프는, 입력전위 Vin1 및 입력전위 Vin2와의 차에 대하여, 증폭도 A를 곱하여 출력전위 Vout를 출력하는 기능을 갖는다.
도 12b에 나타낸 OP앰프에 있어서, 스위치 281의 한쪽의 단자는 입력단자로 되고 있고, 용량소자 276의 한쪽의 단자에는 입력전위 Vin1이 입력된다. 또한, 스위치 284의 한쪽의 단자도 입력단자로 되어 있고, 용량소자 277의 한쪽의 단자에는 입력전위 Vin2가 입력된다. 또한, 트랜지스터 292의 소스영역의 전위는 출력전위 Vout로 된다.
도 12b에 나타낸 회로에서, 도면부호 305로 나타낸 점선으로 둘러싼 부분은, 도 10에 나타낸 차동증폭회로와 같은 구성이다. 그리고, 도면부호 306으로 나타낸 점선으로 둘러싼 부분은, 도 1 및 도 2a, 2b에 나타낸 소스 폴로어 회로와 동일하기 때문에, 도 12b에 나타낸 OP앰프의 자세한 구성의 설명은 생략한다.
도 12b에서는, 전류원(268)을, 차동증폭회로(305)와, 소스 폴로어 회로(306)에서 공용하고 있다.
따라서, 도 38a, 38b는, 도면부호 305로 나타낸 점선으로 둘러싼 부분에는, 도 31에 나타낸 차동증폭회로와 같은 구성을 사용하고, 306으로 나타낸 점선으로 둘러싼 부분에는, 도 27에 나타낸 소스 폴로어 회로와 같은 구성을 사용한 경우의 OP앰프를 나타낸다.
또한, 도 13a 및 도 13b에는, 트랜지스터(299)가 p 채널형인 경우의 OP앰프를 나타낸다. 즉, 푸시풀 회로를 사용한 경우에 해당한다. 도 13b에서, 용량소자(300)의 한쪽의 단자는, 스위치(302, 278)를 통해, 트랜지스터(275)의 드레인영역과 접속되어 있는 점 이외는, 도 12b에 나타낸 OP앰프의 구성과 동일하다. 이 때문에, 본 실시예에서는, 자세한 구성의 설명은 생략한다.
도 39a 및 도 39b에는, 도 13에 대하여, 도면부호 305로 나타낸 점선으로 둘러싼 부분에, 도 31에 나타낸 차동증폭회로와 같은 구성을 사용한 경우의 OP앰프를 나타낸다. 도 39a 및 도 39b에서는, 소스 폴로어 회로의 부분이, 푸시풀회로로 되어 있어, 바이어스용 전류원이 존재하지 않는다. 그래서, 차동증폭회로에서의 전류원의 전류를, 소스 폴로어 회로(푸시풀회로)의 설정동작시에 사용하는 전류로서 이 용하고 있다. 즉, 트랜지스터(286)를 푸시풀 회로에 접속할 수 있도록 한다.
이때, 본 실시예는, 실시예 1 또는 2와 임의로 조합하는 것이 가능하다.
(실시예 4)
본 실시예에서는, 본 발명을 적용한 광전변환소자를 갖는 반도체장치의 구성과 그 동작에 관해서, 도 14a-14c 및 도 15를 사용하여 설명한다.
도 14a에 나타낸 반도체장치는, 기판(701)상에, 복수의 화소가 매트릭스형으로 배치된 화소부(702)를 갖는다. 이 화소부(702)의 주변에는, 신호선 구동회로(703), 제 1∼제 4 주사선구동회로(704∼707)를 갖는다. 도 14a에 나타낸 반도체장치는, 신호선 구동회로(703)와, 제 1∼제 4 주사선구동회로(704∼707)를 갖지만, 본 발명은 이것에 한정되지 않고, 신호선 구동회로와 주사선구동회로의 수는 화소의 구성에 따라서 임의로 배치할 수 있다. 또한, 신호선 구동회로(703)와, 제 1∼제 4 주사선구동회로(704∼707)에는, FPC(708)을 통해 외부로부터 신호가 공급된다. 그러나, 본 발명은 이것에 한정되지 않고, 화소부 이외의 전기회로는, IC 등을 사용하여 외부에서 공급하도록 하여도 된다.
먼저, 제 1 주사선구동회로(704) 및 제 2 주사선구동회로(705)의 구성을 도 14b를 사용하여 설명한다. 제 3 주사선구동회로(706) 및 제 4 주사선구동회로(707)는, 도 14b에 준하기 때문에, 도시는 생략한다.
제 1 주사선구동회로(704)는, 시프트 레지스터(709) 및 버퍼(710)를 갖는다. 제 2 주사선구동회로(705)는, 시프트 레지스터(711) 및 버퍼(712)를 갖는다. 동작을 간단히 설명하면, 시프트 레지스터(709, 711)는, 클록신호(G-CLK), 스타트펄스(SP) 및 클록반전신호(G-CLKb)에 따라서 순차로 샘플링 펄스를 출력한다. 그 후, 버퍼(710, 712)로 증폭된 샘플링펄스는, 주사선에 입력되어, 한줄씩 선택상태로 된다.
이때, 시프트 레지스터 709와 버퍼 710의 사이, 또는 시프트 레지스터 711과 버퍼 712의 사이에는 레벨 시프터회로를 배치하도록 구성하여도 된다. 레벨 시프터 회로를 배치함으로써, 전압진폭을 크게 할 수 있다.
이어서, 신호선 구동회로(703)의 구성에 관해서, 도 14c를 사용하여 설명한다.
신호선 구동회로(703)는, 신호출력선용 구동회로(715), 샘플 홀드회로(716), 바이어스회로(714) 및 증폭회로(717)를 갖는다. 바이어스회로(714)는, 각 화소의 증폭용 트랜지스터와 쌍으로 되어, 소스 폴로어 회로를 형성한다. 샘플 홀드회로(716)는, 신호를 일시적으로 저장하고, 아날로그 디지털 변환을 행하고, 잡음을 감소하는 기능을 갖는다. 신호출력선용 구동회로(715)는, 일시적으로 저장되어 있던 신호를, 순차로 출력하기 위한 신호를 출력하는 기능을 갖는다. 그리고, 증폭회로(717)는, 샘플 홀드회로(716)와 신호출력선용 구동회로(715)에 의해 출력된 신호를 증폭하는 회로를 갖는다. 이때, 증폭회로(717)는, 신호를 증폭할 필요가 없는 경우에는 배치하지 않아도 된다.
그리고, 화소부(702)에 있어서, i 번째 열 j 번째 행에 배치되는 화소(713)의 회로와, i 번째 열 주변의 바이어스회로(714)의 구성과 그 동작에 관해서, 도 15를 사용하여 설명한다.
먼저, i 번째 열 j 번째 행에 배치되는 화소(713)의 회로와, i 번째 열의 주변의 바이어스회로(714)의 구성에 관해서 설명한다.
도 15에 나타낸 화소는, 제 1∼제 4 주사선 Ga(j)∼Gd(j), 신호선 S(i), 전원선 V(i)를 갖는다. 또한, n 채널형의 트랜지스터(255), 광전변환소자(257), 스위치(250∼254)를 갖는다.
본 실시예에서는, 트랜지스터 255는 n 채널형으로 하였지만, 본 발명은 이것에 한정되지 않고, p 채널형이어도 된다. 그러나, 트랜지스터 255와 트랜지스터 260에 의해, 소스 폴로어 회로를 형성하기 때문에, 양 트랜지스터는 같은 극성인 것이 바람직하다.
스위치(250∼254)는, 스위칭기능을 갖는 반도체소자이고, 바람직하게는 트랜지스터가 사용된다. 스위치(251, 252)는, 제 1 주사선 Ga(j)로부터 입력되는 신호에 의해, 온 또는 오프가 제어된다. 스위치 250은, 제 2 주사선 Gb(j)로부터 입력되는 신호에 의해, 온 또는 오프가 제어된다. 스위치 253은, 제 3 주사선 Gc(j)로부터 입력되는 신호에 의해, 온 또는 오프가 제어된다. 스위치 254는, 제 4 주사선 Gd(j)로부터 입력되는 신호에 의해, 온 또는 오프가 제어된다
트랜지스터 255의 소스영역과 드레인영역은, 한쪽은 전원선 V(i)에 접속되고, 다른쪽은 스위치 250을 통해 신호선 S(i)에 접속되어 있다. 트랜지스터 255의 게이트전극은, 용량소자 256의 한쪽의 단자에 접속되어 있다. 또한, 용량소자 256의 다른쪽의 단자는 스위치 253을 통해 광전변환소자(257)의 한쪽의 단자에 접속되어 있다. 광전변환소자(257)의 다른쪽의 단자는, 전원선(258)에 접속되어 있다. 전 원선(258)에는, 접지전위 Vss가 인가된다. 용량소자 256은, 설정동작을 행하였을 때의 트랜지스터(255)의 게이트-소스간 전압을 유지하는 역할을 한다.
바이어스회로(714)는, 트랜지스터(260), 용량소자(261) 및 스위치(259)를 갖는다. 트랜지스터(260)의 소스영역은 전원선(264)에 접속되고, 드레인영역은 신호선 S(i)에 접속되어 있다. 전원선(264)에는, 접지전위 Vss가 인가된다. 트랜지스터 260의 게이트전극은, 용량소자 261의 한쪽의 단자에 접속되어 있다. 용량소자 261의 다른쪽의 단자는 전원선 264에 접속되어 있다. 용량소자 261은, 설정동작을 할 때의 트랜지스터 260의 게이트-소스간 전압을 유지하는 역할을 한다.
도면부호 247은 기준용 정전류원으로, 일정한 전류를 흘리는 능력을 갖는다. 또한, 기준용 정전류원(247)은, 트랜지스터 등의 반도체소자로 구성된다. 본 명세서에서는, 트랜지스터로 구성된 기준용 정전류원(247)의 일례를 실시예 6에서 후술하기 때문에, 이를 참조하면 된다.
전원선 V(i)에는, 스위치 248을 통해 전원선 245가 접속된다. 또한, 스위치 249를 통해 기준용 정전류원(247)이 접속된다. 그리고, 전원선 245에는 전원전위 Vdd1이 인가되고, 전원선 246에는 전원전위 Vdd2가 인가된다. 전원선 245에 인가되는 전원전위 Vdd1와, 전원선 246에 인가되는 전원전위 Vdd2는 같은 값이어도 되고, 다른 값이어도 된다. 그러나, 전원선 246에 인가된 전원전위 Vdd2는, 기준용 정전류원(247)이 정전류원으로서 정상으로 동작할 수 있는 값으로 설정해야 한다. 예를 들면, 기준용 정전류원(247)이 트랜지스터의 포화영역을 이용하여 해당 전류 원을 구성할 때에는, 해당 트랜지스터가 포화영역에서 동작할 수 있는 범위의 값으로 설정해야 한다.
또한, 기준용 정전류원(247)은, 기판상에 신호선 구동회로와 일체로 형성하여도 된다. 또는, 기준전류로서, 기판의 외부에서 IC 등을 사용하여 일정한 전류를 입력하여도 된다.
또한, 스위치(248, 249)와, 기준용 정전류원(247)이 배치되는 위치는, 도 15에 나타낸 위치로 한정되지 않는다. 상술한 실시예 1∼3을 참고로 하여, 다른 위치에 배치하여도 되고, 예를 들면, 화소(713)에 포함되어도 된다.
그리고, 도 15에서, 도면부호 719로 나타낸 점선으로 둘러싼 부분과 714로 나타낸 점선으로 둘러싼 부분이 소스 폴로어 회로에 해당한다.
이어서, i 번째 열 j 번째 행에 배치되는 화소(713)의 회로와, i 번째 열 주변의 바이어스회로(714)의 동작을 간단히 설명한다.
우선, 화소(713)에서의 스위치 249∼252, 바이어스회로(714)에서의 스위치259를 온상태로 한다. 그리고, 그 이외의 스위치는 오프로 한다. 그에 따라, 기준용 정전류원(247)에서 설정된 신호전류 Idata가, 스위치 249, 252, 251을 통하고, 이어서 스위치 250을 통하며, 또한, 스위치 259를 통해 전원선 264 방향으로 흐른다.
전류가 흐르기 시작한 순간에는, 용량소자(256, 261)에는 전하는 유지되어 있다. 그 때문에, 트랜지스터(255, 260)는 오프이다.
그리고, 서서히 용량소자(256, 261)에 전하가 축적되어, 해당 용량소자(256, 261)의 양전극사이에 전위차가 생기기 시작한다. 용량소자(256, 261)의 양전극 사이의 전위차가, 트랜지스터(255, 260)의 임계전압이 되면, 해당 트랜지스터(255, 260)는 온이 된다.
이어서, 트랜지스터 255의 게이트-소스간 전압이 소정의 신호전류 Idata를 흘릴 수 있는 전압이 되도록, 용량소자 256에 전하의 축적이 계속될 수 있다. 또한, 트랜지스터 260의 게이트-소스간 전압이 소정의 신호전류 Idata를 흘릴 수 있는 전압이 되도록, 용량소자 261에서 전하의 축적이 계속될 수 있다.
그리고, 용량소자(256, 261)가 전하의 축적이 종료하여 정상상태로 된 후, 스위치 251, 252, 259를 오프로 한다. 스위치 249, 250은 온이 유지된다. 그리고, 상기 이외의 스위치는 모두 오프이다. 이때, 기준용 정전류원(247)에 의해 설정된 신호전류 Idata가, 트랜지스터 255의 드레인영역에서 소스영역을 통해, 트랜지스터 260의 드레인영역에서 소스영역을 통해 흘러간다.
계속해서, 이 상태에서, 화소(713)의 스위치(248, 250, 253)를 온으로 하고, 그 이외의 스위치는 오프로 한다.
그에 따라, 트랜지스터(255)의 게이트전극에는, 용량소자(256)를 통해, 광전변환소자(257)로부터 신호가 입력된다.
이때, 트랜지스터(255)의 게이트전극에는, 용량소자 256에 유지되어 있는 전압에 더해진 광전변환소자(257)로부터의 신호가 더해진 값이 입력된다. 즉, 트랜지스터(255)의 게이트전극에 입력되는 신호는, 용량소자(256)에 유지되어 있는 전압 에 추가하여, 해당 트랜지스터의 게이트전극에 입력되는 신호가 된다. 그 때문에, 트랜지스터의 특성변화의 영향을 억제할 수 있다.
그리고, 트랜지스터(255)의 소스영역의 전위가 출력전위 Vout로 되고, 해당 출력전위 Vout는, 광전변환소자(257)에 의해 판독된 신호로서, 스위치(250)를 통해 신호선 S(i)에 출력된다.
다음으로, 스위치(254)를 온으로 하고, 그 이외의 스위치는 모두 오프로 하여, 광전변환소자(257)를 초기화한다. 보다 자세하게는, 광전변환소자(257)의 n 채널측 단자의 전위가 전원선(258)의 전위와 같게 되도록, 광전변환소자(257)가 유지하고 있는 전하를 스위치(254)를 통해, 전원선 V(i)의 방향으로 흐르도록 한다. 이후, 상기한 동작을 반복한다.
상기와 같은 구성을 갖는 본 발명의 반도체장치는, 트랜지스터 특성변화의 영향을 억제할 수 있다.
본 발명은, 실시예 1∼실시예 3과 임의로 조합하는 것이 가능하다.
(실시예 5)
본 실시예에서는, 본 발명을 적용한 전기회로에서, 실시예 3 및 실시예 4와는 다른 예에 관해서, 도 16∼도 19를 사용하여 설명한다.
도 16a에서, 도면부호 310은 도 1 및 도 2a, 2b로 나타낸 소스 폴로어 회로이다. 소스 폴로어 회로(310)의 회로구성과 동작은, 도 1 및 도 2a, 2b와 동일하기 때문에, 본 실시예에서는 설명은 생략한다.
소스 폴로어 회로(310)의 동작은, 상술한 것처럼, 크게 설정동작과 출력동작으로 구별된다. 이때, 설정동작이란, 용량소자에 소정의 전하를 유지하는 동작이고, 도 1 및 도 2a에 나타낸 동작에 해당한다. 또한, 출력동작이란, 입력전위 Vin을 입력하고, 출력전위 Vout를 추출하는 동작으로, 도 2b에 나타낸 동작에 해당한다.
소스 폴로어 회로(310)에서, 단자 a가 입력단자에 해당하고, 단자 b가 출력단자에 해당한다. 그리고, 스위치 127, 116, 118은 단자 c로부터 입력된 신호에 의해 제어된다. 스위치 115, 117, 120은 단자 d로부터 입력된 신호에 의해 제어된다. 스위치 128은, 단자 e로부터 입력된 신호에 의해 제어된다.
그리고, 소스 폴로어 회로(310)를 갖는 전기회로를 설계할 때에는, 도 16b에 나타낸 것처럼, 적어도 2개의 소스 폴로어 회로(315, 316)를 배치하면 된다. 그리고, 소스 폴로어 회로(315, 316)중 한쪽은 설정동작을 하고, 다른쪽은 출력동작을 하도록 하여도 된다. 동시에, 2개의 동작을 행할 수 있기 때문에, 동작에 낭비가 없고, 쓸데없는 시간이 필요없어지기 때문에, 전기회로의 동작을 보다 고속으로 할 수 있다.
만약에 소스 폴로어 회로가 하나밖에 배치하지 않고 있는 경우는, 설정동작시에, 출력동작을 행할 수 없다. 그 때문에, 쓸데없는 시간이 생긴다.
이때, 소스 폴로어 회로(315, 316)에서, 설정동작과 출력동작을 동시에 하는 일은 없다. 따라서, 소스 폴로어 회로(315, 316)에는, 전류원(126)을 각각 하나씩 배치해 둘 필요는 없다. 즉, 하나의 전류원(126)은, 소스 폴로어 회로(315, 316)에 서 공용할 수 있다.
예를 들면, 신호선 구동회로에 소스 폴로어 회로를 사용하여 설계할 때에는, 신호선마다 적어도 2개의 소스 폴로어 회로를 배치하면 된다. 또한, 주사선 구동회로에 소스 폴로어 회로를 사용하여 설계할 때에는, 주사선마다 적어도 2개의 소스 폴로어 회로를 배치하면 된다. 또한, 화소에 소스 폴로어 회로를 사용하여 설계할 때에는, 화소마다 적어도 2개의 소스 폴로어 회로를 배치하면 된다.
도 16b에서, 도면부호 311∼314는 스위치이다. 스위치 311, 312가 온일 때는, 스위치 313, 314는 오프가 된다. 또한, 스위치 311, 312가 오프일 때에는, 스위치 313, 314는 온이 된다. 이와 같이 하여, 2개의 소스 폴로어 회로(315, 316)중, 한쪽은 설정동작을 행하고, 다른쪽은 출력동작을 행하도록 한다. 이때, 스위치(311∼314)를 배치하지 않고서, 소스 폴로어 회로(310)가 갖는 스위치(116, 118)를 제어하여서, 2개의 소스 폴로어 회로(315, 316)를 제어하도록 하여도 된다.
또한, 본 실시예에서는, 점선으로 둘러싼 부분(315, 316)은, 소스 폴로어 회로에 해당한다고 하였지만, 본 발명은 이것으로 한정되지 않고, 도 10∼도 13 등에 나타낸 차동증폭회로, OP앰프 등을 적용하여도 된다.
그리고, 본 실시예에서는, 신호선마다 적어도 2개의 소스 폴로어 회로를 배치한 신호선 구동회로의 구성과 그 동작에 관해서, 도 17∼도 19를 사용하여 설명한다.
도 17에는 신호선 구동회로를 나타내고 있고, 해당 신호선 구동회로는, 시프 트 레지스터(321), 제 1 래치회로(322), 제 2 래치회로(323), D/A 변환회로(324) 및 신호증폭회로(325)를 갖는다.
이때, 제 1 래치회로(322) 또는 제 2 래치회로(323)가, 아날로그 데이터를 저장할 수 있는 회로인 경우는, D/A 변환회로(324)는 생략할 수 있는 경우가 많다. 또한, 신호선에 출력하는 데이터가 2진수, 즉, 디지털 양인 경우, D/A 변환회로(324)는 생략할 수 있는 경우가 많다. 또한, D/A 변환회로(324)에는, 감마(gamma) 보정회로가 내장되어 있는 경우도 있다. 이와 같이, 신호선 구동회로는, 도 17에 나타낸 구성으로 한정되지 않는다.
그 동작을 간단히 설명하면, 시프트 레지스터(321)는, 복수열의 플립플롭회로(FF) 등을 사용하여 클록신호(S-CLK), 스타트펄스(SP), 클록반전신호(S-CLKb)가 입력되도록 구성된다. 이 신호들의 타이밍에 따라서, 순차로 샘플링펄스가 출력된다.
시프트 레지스터(321)로부터 출력된 샘플링 펄스는, 제 1 래치회로(322)에 입력된다. 제 1 래치회로(322)에는, 비디오신호가 입력되어 있고, 샘플링펄스가 입력되는 타이밍에 따라서, 각 열에서 비디오신호를 유지한다.
제 1 래치회로(322)에서, 최종열까지 비디오신호의 유지가 완료하면, 수평귀선기간 동안에, 제 2 래치회로(323)에 래치펄스가 입력된다. 그리고, 제 1 래치회로(322)에 유지되어 있던 비디오신호는, 일제히 제 2 래치회로(323)에 전송된다. 그 후, 제 2 래치회로(323)에 유지된 비디오신호는, 한줄분이 동시에, D/A 변환회로(324)로 입력된다. 그리고, D/A 변환회로(324)로부터 입력된 신호는 신호증폭회 로(325)에 입력된다.
제 2 래치회로(323)에 유지된 비디오신호가 D/A 변환회로(324)에 입력되고 있는 동안, 시프트 레지스터(321)에서는 다시 샘플링 펄스가 출력된다. 이후, 이 동작을 반복한다.
그리고, i 번째 열로부터 (i+2) 번째 열의 세 개의 신호선의 주변 신호증폭회로(325)의 구성을 도 18을 사용하여 설명한다.
신호증폭회로(325)는, 열마다 2개의 소스 폴로어 회로(315, 316)를 갖는다. 소스 폴로어 회로(315, 316)는, 각각 단자 a∼단자 e까지의 5개의 단자를 갖는다. 단자 a는 소스 폴로어 회로(315, 316)의 입력단자에 해당하고, 단자 b는 소스 폴로어 회로(315, 316)의 출력단자에 해당한다. 또한, 단자 c를 통해 입력된 신호에 의해 스위치 127, 116, 118이 제어되고, 단자 d를 통해 입력된 신호에 의해 스위치 115, 117, 120이 제어된다. 또한, 단자 e를 통해 입력된 신호에 의해 스위치 128이 제어된다.
또한, 도 18에 나타낸 신호증폭회로(325)에 있어서, 설정용 신호선(326) 및 임계용 신호선(327)의 2개의 신호선과, 소스 폴로어 회로(315, 316)의 사이에는, 논리연산자가 배치되어 있다. 도면부호 329는 인버터, 330은 AND, 331 및 332는 인버터, 333은 AND 이다. 그리고, 단자 c∼단자 e에는, 설정용 신호선(327)으로부터 출력되는 신호, 또는 상기한 논리연산자의 출력단자로부터 출력되는 신호 중 어느 하나가 입력된다.
이어서, 설정용 신호선 326과 설정용 신호선 327의 2개의 신호선으로부터 출 력되는 신호와, 소스 폴로어 회로(315, 316)의 단자 c∼단자 e를 통해 각 스위치에 입력되는 신호를 도 19를 사용하여 설명한다.
이때, 단자 c∼단자 e를 통해 신호가 입력되는 스위치는, 하이(High) 신호가 입력되면 온이 되고, 로우(Low) 신호가 입력되면 오프가 된다.
그리고, 설정용 신호선(326) 및 임계용 신호선(328)의 2개의 신호선으로부터는, 도 19에 나타낸 것 같은 신호가 입력된다. 또한, 소스 폴로어 회로(315)의 단자 c에는, 설정용 신호선(326)으로부터 출력된 신호가 그대로 입력된다. 단자 d에는 AND(330)의 출력단자로부터 출력된 신호가 입력되고, 단자 e에는 인버터(331)의 출력단자로부터 출력된 신호가 입력된다. 그렇게 함으로써, 소스 폴로어 회로(315)는, 설정동작과 출력동작 중 어느 한쪽의 동작을 제어할 수 있다.
또한, 소스 폴로어 회로(316)의 단자 c에는, 인버터(332)의 출력단자로부터 출력된 신호가 입력된다. 단자 d에는, AND(333)의 출력단자로부터 출력된 신호가 입력되고, 단자 e에는 설정용 신호선(326)으로부터 출력된 신호가 그대로 입력된다. 그렇게 함으로써, 소스 폴로어 회로(316)는, 설정동작과 출력동작 중 어느 한쪽의 동작을 제어할 수 있다.
이때, 도 16a 및 도 16b에서는, 각 소스 폴로어 회로에, 전류원(126)이 배치된다. 따라서, 신호선 구동회로에, 복수로 배치되어 있는 전류원(126)에서 흐르는 전류값은 변동하지 않은 것이 바람직하다. 그래서, 각 전류원(126)에 대하여, 설정동작을 행함으로써, 전류값이 변동하지 않도록 하는 것이 가능하다. 이 기술은, 본 발명자의 발명인 일본특허출원 제 200-287997 호, 제 2002-288104 호, 제 2002- 28043호, 제 2002-287921호, 제 2002-287948호 등에 기재되어 있다. 따라서, 이 기술을 본원에 적용함으로써, 신호선 구동회로에 복수로 배치되어 있는 전류원(126)의 특성변화를 보정하는 것이 가능하다.
지금까지는, 도 16a, 16b, 도 18 및 도 19에서는, 도 1과 같이, 원래의 회로에 추가로 전류원이 배치된 경우의 소스 폴로어 회로를 사용한 경우에 관해서, 설명하였다. 다음에, 도 27 및 도 29와 같은 소스 폴로어 회로를 사용한 경우가 예를 개시한다.
도 16a에 해당하는 도면을 도 40에 나타낸다. 또한, 도 18에 해당하는 도면을 도 41에 나타낸다. 도 19에 해당하는 도면을 도 42에 나타낸다. 동작 등에 관해서는, 지금까지와 마찬가지므로, 생략한다. 도 16, 도 18, 도 19의 경우와 비교하면, 도 16a에는, 전류원(126)이 배치되어 있지만, 도 40에는 배치되어 있지 않다. 그 결과, 회로의 배치가 편하게 되어, 좁은 면적에 레이아웃할 수 있다. 또한, 이미 서술한 것처럼, 도 16a에서는, 전류원(126)의 전류값이 변동하지 않도록 하기 위해서는, 추가의 회로가 있는 것이 바람직하다. 하지만, 도 40의 회로에서는, 그것도 필요하지 않다. 그 결과, 회로의 배치가 편히 되어, 좁은 면적에 레이아웃할 수 있다. 또한, 구동타이밍도 보다 간단히 된다.
이때, 이 신호선 구동회로의 각 신호선의 끝에는, 복수의 화소가 접속되어 있는 경우가 많다. 그 화소는, 신호선으로부터 입력된 전압에 따라 상태를 변화시키는 것이 많다. 예로서는, LCD나 유기 EL를 예를 들 수 있다. 그 외에도, 여러 가지 소자를 접속하는 것이 가능하다.
이때, 본 실시예는, 실시예 1∼실시예 4와 임의로 조합하는 것이 가능하다.
(실시예 6)
상술한 본 발명의 전기회로 또는 반도체장치는, 일정한 전류를 흘리는 능력을 갖는 기준용 정전류원이 배치되어, 해당 기준용 정전류원을 사용하여 설정동작을 행한다. 그리고, 기준용 정전류원은, 트랜지스터 등의 반도체소자로 구성된다. 그래서, 본 실시예에서는, 트랜지스터와 용량소자로 구성된 경우의 기준용 정전류원의 구성에 관해서, 도 20∼도 23을 사용하여 설명한다.
우선, 기준용 정전류원의 구성에 관해서, 도 20을 사용하여 설명한다. 도 20a에서, 도면부호 401은 기준용 정전류원이다. 기준용 정전류원(401)은, 단자 A, 단자 B 및 단자 C를 갖는다. 단자 A에는 설정신호가 입력된다. 단자 B에는, 전류공급선(405)으로부터 전류가 외부로 공급된다. 또한, 단자 C에는, 기준용 정전류원(401)에서 설정된 전류가 공급된다. 즉, 기준용 정전류원(401)은, 단자 A에 입력되는 설정신호의 제어하에, 단자 B에는 전류가 공급되고, 단자 C를 통해 전류를 공급한다.
또한, 도 20b에서, 도면부호 404는 기준용 정전류원이다. 기준용 정전류원(404)은, 복수의 기준 정전류원을 갖는다. 그리고, 여기서는, 가령 2개의 기준용 정전류원(402, 403)을 갖는다고 가정한다. 기준용 정전류원(402, 403)은, 단자 A∼단자 D를 갖는다. 단자 A에는 설정신호가 입력된다. 단자 B에는, 전류공급선(405)으로부터 전류가 공급된다. 단자 C를 통해, 기준용 정전류원(401)에서 설정된 전류가 외부로 공급된다. 또한, 단자 D에는, 제어선(406)으로부터 출력된 제어 신호가 입력된다. 즉, 기준용 정전류원(402, 403)은, 단자 A에 입력되는 설정신호 및 단자 D에 입력되는 제어신호에 의해 제어되어, 단자 B에서는 전류가 공급되고, 단자 C에서는 전류를 공급한다.
이어서, 도 20a로 나타낸 기준용 정전류원(401)의 구성에 관해서, 도 21a∼21f 및 도 22a∼22e를 사용하여 설명한다.
도 21a∼21f에 나타낸 전기회로는, 모두 기준용 정전류원(401)에 해당한다.
도 21a 및 도 21b에서, 스위치(54∼56)와, n 채널형의 트랜지스터(52)와, 설정동작시의 그 트랜지스터(52)의 게이트-소스간 전압을 유지하는 용량소자(53)를 갖는 전기회로가 기준용 정전류원(401)에 해당한다. 도 21a 및 도 21b에 나타낸 전기회로는, 동일한 회로소자를 가지고 있지만, 해당 회로소자의 접속관계는 다르다.
도 21c에서, 스위치(74, 75)와, n 채널형의 트랜지스터(72, 76)와, 설정동작시의 해당 트랜지스터(72)의 게이트-소스간 전압을 유지하는 용량소자(73)를 갖는 전기회로가 기준용 정전류원(401)에 해당한다.
도 21d∼도 21f에서, 스위치(68, 70)와, n 채널형의 트랜지스터(65, 66)와, 설정동작시의 해당 트랜지스터(65, 66)의 게이트-소스간 전압을 유지하는 용량소자(67)를 갖는 전기회로가 기준용 정전류원(401)에 해당한다. 도 21d∼도 21f에 나타낸 전기회로는, 동일한 회로소자를 가지고 있지만, 해당 회로소자의 접속관계는 다르다.
계속해서, 도 21a 및 21b에 나타낸 기준용 정전류원(401)의 동작과, 도 21d∼도 21f에 나타낸 기준용 정전류원(401)의 동작에 관해서 이하에 간단히 설명한 다. 도 21c에 나타낸 기준용 정전류원(401)의 동작은, 도 21a 및 도 21b에 나타낸 회로의 동작과 유사하기 때문에, 본 실시예에서는 설명은 생략한다.
먼저, 도 21a 및 도 21b에 나타낸 기준용 정전류원(401)의 동작에 관해서 설명한다. 도 21a 및 도 21b에 나타낸 전기회로에서, 단자 A를 통해 입력되는 신호에 의해서, 스위치(54, 55)가 온이 된다. 이때, 스위치 56은 오프이다. 그에 따라, 전류공급선(405)으로부터 단자 B를 통해 전류가 공급되어, 용량소자(53)에 소정의 전하가 유지된다.
이어서, 스위치(54, 55)를 오프로 한다. 이때, 용량소자(53)에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터(52)는 신호전류 Idata의 크기의 전류를 흘리는 능력을 갖게 된다.
이어서, 스위치 54, 55는 오프상태를 유지하고, 또한 스위치 56을 온으로 한다. 그에 따라, 단자 C에서 소정의 전류가 흐른다. 이때, 트랜지스터(52)의 게이트-소스간 전압은, 용량소자(53)에 의해 소정의 게이트-소스간 전압으로 유지되어 있기 때문에, 트랜지스터(52)의 드레인영역에는, 신호전류 Idata에 따른 드레인전류가 흐른다.
이때, 도 21a 및 도 21b에 나타낸 회로의 경우에는, 용량소자(53)에 소정의 전하를 유지하는 동작과, 소정의 전류를 흘리는 동작을 동시에 할 수 없다. 그 때문에, 용량소자(53)에 소정의 전하를 유지하는 타이밍과, 소정의 전류를 흘리는 타이밍을 스위치(54∼56)를 사용하여 제어하고 있다.
이어서, 도 21d∼도 21f의 기준용 정전류원(401)의 동작에 관해서 설명한다. 도 21d∼도 21f에 나타낸 전기회로에서, 단자 A를 통해 입력되는 신호에 따라서, 스위치(68, 70)가 온이 된다. 그에 따라, 전류공급선(405)으로부터 단자 B를 통해 전류가 공급되어, 용량소자(67)에 소정의 전하가 유지된다. 이때, 트랜지스터 65의 게이트전극과 트랜지스터 66의 게이트전극은 접속되어 있기 때문에, 트랜지스터 65와 트랜지스터 66의 게이트-소스간 전압이 용량소자 67에 의해서 유지된다.
이어서, 스위치(68, 70)를 오프로 한다. 이때, 용량소자 67에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 65, 66은, 신호전류 Idata의 크기의 전류를 흘리는 능력을 갖게 된다. 즉, 트랜지스터(66)의 게이트-소스간 전압은, 용량소자(67)에 의해 소정의 게이트-소스간 전압으로 유지되어 있기 때문에, 트랜지스터(66)의 드레인영역에는, 신호전류 Idata에 따른 드레인전류가 흐른다.
이때, 도 21d∼21f에 나타낸 회로의 경우에는, 용량소자(67)에 소정의 전하를 유지하는 동작과, 소정의 전류를 흘리는 동작을 동시에 할 수 있다.
또한, 도 21d∼21f에 나타낸 회로의 경우에는, 트랜지스터(65, 66)의 사이즈가 중요해진다. 트랜지스터 65와 트랜지스터 66의 사이즈가 같은 경우에는, 전류공급선(405)으로부터 공급되는 전류와 같은 값의 전류가 단자 C를 통해 흐른다. 한편, 트랜지스터 65와 트랜지스터 66의 사이즈가 다른 경우, 즉, 트랜지스터 65와 트랜지스터 66의 W(게이트폭)/L(게이트길이)의 값이 다른 경우에는, 전류공급선(405)으로부터 공급되는 전류의 값과, 단자 C를 통해 흐르는 전류의 값 이 다르다. 그리고, 그 차이는, 각 트랜지스터의 W/L의 값에 의존한다.
이때, 도 21a∼21f에 나타낸 전기회로에서, 전류는 단자 C로부터 접지전위 Vss를 향하여 흐른다. 도 22는, 트랜지스터(52, 65, 66)의 극성을 p 채널형으로 하고, 또한 전류는 단자 C로부터 접지전위 Vss를 향하여 흐르고 있을 때의 회로구성을 나타낸다.
이때, 전류가 흐르는 방향은, 도 21a∼21f 및 도 22a∼22e에 나타낸 것처럼, 단자 C로부터 접지전위 Vss를 향하여 흐르는 방향으로만 한정되지 않는다. 도 21a∼21f에 나타낸 전기회로의 경우에, 접지전위 Vss를 전원전위 Vdd로서, 또한 트랜지스터(52, 65, 66, 72)를 p 채널형으로 하면, 전류는 전원전위 Vdd로부터 단자 C의 방향으로 흐른다. 또한, 도 22에 나타낸 전기회로에서, 접지전위 Vss를 전원전위 Vdd로서, 또한 트랜지스터(52, 65, 66)를 n 채널형으로 하면, 전류는 전원전위 Vdd로부터 단자 C의 방향으로 흐른다.
이어서, 도 20b에 나타낸 기준용 정전류원(402, 403)에 관해서, 도 23a 및 도 23b를 사용하여 설명한다. 이때, 도 21a 및 21b에 나타낸 회로의 경우에는, 용량소자에 소정의 전하를 유지하는 동작과, 소정의 전류를 흘리는 동작을 동시에 할 수 없는 것은 상술하였다. 그 때문에, 도 20b에 나타낸 것처럼, 복수의 기준용 정전류원을 배치하고, 한쪽의 기준용 정전류원에서, 용량소자에 소정의 전하를 유지하는 동작을 하고, 다른쪽의 기준용 정전류원에서, 소정의 전류를 흘리는 동작을 행하는 것이 바람직하다. 즉, 도 20b에 나타낸 기준용 정전류원(402, 403)에는, 도 21a 및 도 21b에 나타낸 회로를 사용하는 것이 바람직하다.
도 23a에서, 스위치(84∼89)와, n 채널형의 트랜지스터(82)와, 설정동작시의 해당 트랜지스터의 게이트-소스간 전압을 유지하는 용량소자(83)를 갖는 회로가, 기준용 정전류원(402 또는 403)에 해당한다. 도 23a에 나타낸 전기회로는, 도 21a 또는 도 21b에 나타낸 회로이다.
또한, 도 23b에서, 스위치(94∼97)와, 트랜지스터(92, 98)와, 설정동작을 행하였을 때의 해당 트랜지스터 92의 게이트-소스간 전압을 유지하는 용량소자(93)를 갖는 회로가, 기준용 정전류원(402 또는 403)에 해당한다. 도 23b에 나타낸 전기회로는, 도 21c에 나타낸 회로이다.
이때, 도 23a 또는 도 23b에 나타낸 전기회로의 동작은, 상술한 도 21a 또는21b의 전기회로의 동작과 유사하기 때문에, 본 실시예에서는 설명을 생략한다.
본 실시예는, 상기 실시예 1∼실시예 5와 임의로 조합하는 것이 가능하다.
(실시예 7)
본 발명의 전기회로를 사용한 전자기기로서, 비디오카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카오디오장치, 오디오 컴포넌트 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는, 디지털 다기능 디스크(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치)등을 들 수 있다. 그 전자기기들의 구체예를 도 4a∼4h에 나타낸다.
도 4a는 발광장치로, 하우징(3001), 지지대(3002), 표시부(3003), 스피커부(3004), 비디오 입력단자(3005) 등을 포함한다. 본 발명은 표시부(3003)를 구성하는 전기회로에 사용할 수 있다. 또한, 본 발명에 의해, 도 4a에 나타낸 발광장치가 완성된다. 발광장치는 자발광형이기 때문에, 백라이트가 필요없고, 액정디스플레이보다도 얇은 표시부로 할 수 있다. 이때, 발광장치는, 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 4b는 디지털 스틸 카메라로, 본체(3101), 표시부(3102), 화상 수신부(3103), 조작키(3104), 외부접속포트(3105), 셔터(3106) 등을 포함한다. 본 발명은, 표시부(3102)를 구성하는 전기회로에 사용할 수 있다. 또한, 본 발명에 의해, 도 4b에 나타낸 디지털 스틸 카메라가 완성된다.
도 4c는 노트형 퍼스널 컴퓨터로, 본체(3201), 하우징(3202), 표시부(3203), 키보드(3204), 외부접속포트(3205) 및 포인팅 마우스(3206) 등을 포함한다. 본 발명은, 표시부(3203)를 구성하는 전기회로에 사용할 수 있다. 또한, 본 발명에 의해, 도 4c에 나타낸 발광장치가 완성된다.
도 4d는, 모바일 컴퓨터로, 본체(3301), 표시부(3302), 스위치(3303), 조작키(3304), 적외선 포트(3305)등을 포함한다. 본 발명은, 표시부(3302)를 구성하는 전기회로에 사용할 수 있다. 또한, 본 발명에 의해 도 4d에 나타낸 모바일 컴퓨터가 완성된다.
도 4e는 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는, DVD 재생 장치)로, 본체(3401), 하우징(3402), 표시부 A(3403), 표시부 B(3404), 기록매체(DVD 등) 판독부(3405), 조작키(3406), 스피커부(3407) 등을 포함한다. 표시부 A(3403)는 주로 화상정보를 표시하고, 표시부 B(3404)는 주로 문자정보를 표시하지만, 본 발명은, 표시부 A, B(3403, 3404)를 구성하는 전기회로에 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다. 또한, 본 발명에 의해, 도 4e에 나타낸 DVD 재생장치가 완성된다.
도 4f는 고글형 디스플레이(헤드 마운트 디스플레이)로, 본체(3501), 표시부(3502), 아암부(3503)를 포함한다. 본 발명은, 표시부(3502)를 구성하는 전기회로에 사용할 수 있다. 또한, 본 발명에 의해, 도 4f에 나타낸 고글형 디스플레이가 완성된다.
도 4g는 비디오 카메라로, 본체(3601), 표시부(3602), 하우징(3603), 외부접속포트(3604), 원격 제어 수신부(3605), 화상 수신부(3606), 배터리(3607), 음성입력부(3608), 조작키(3609) 등을 포함한다. 본 발명은, 표시부(3602)를 구성하는 전기회로에 사용할 수 있다. 또한, 본 발명에 의해 도 4g에 나타낸 비디오카메라가 완성된다.
도 4h는 휴대전화로, 본체(3701), 하우징(3702), 표시부(3703), 음성입력부(3704), 음성출력부(3705), 조작키(3706), 외부접속포트(3707), 안테나(3708) 등을 포함한다. 본 발명은, 표시부(3703)를 구성하는 전기회로에 사용할 수 있다. 이때, 표시부(3703)는 블랙색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다. 또한, 본 발명에 의해, 도 4h에 나타낸 휴 대전화가 완성된다.
이때, 앞으로 발광재료의 발광휘도가 높아지면, 출력한 화상정보를 포함하는 빛을 렌즈 등으로 확대투영하여 프론트형 또는 리어형의 프로젝터에 사용하는 것도 가능해진다.
또한, 상기 전자기기는 인터넷이나 CATV(CATV)등의 전자통신회선을 통하여 분배된 정보를 표시하는 경우가 많아지고, 특히 동작 화상정보를 표시하는 기회가 늘어난다. 그 발광재료의 응답속도는 대단히 높기 때문에, 발광장치는 동작 화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 매우 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광부분을 배경으로 하여서 문자정보를 발광부분으로 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한, 본 실시예의 전자기기는, 실시예 1∼실시예 6에 나타낸 구성의 전기회로 및 반도체장치를 사용하여도 된다.
이상과 같은 본 발명은 다음과 같은 효과를 갖는다.
특정 트랜지스터에, 기준용 정전류원에서 설정된 신호전류와 같은 전류를 흘 리기 위해서는, 그 트랜지스터의 게이트-소스간 전압을 설정하면 된다. 그리고, 본 발명에서는, 트랜지스터에 접속된 용량소자를, 해당 트랜지스터의 게이트-소스간 전압을 유지함으로써 설정할 수 있다. 그리고, 상기 용량소자에 유지된 전압을 이용함으로써, 트랜지스터의 변화의 영향을 억제할 수 있다.
또한, 용량소자에 유지된 전압을 이용하는 방법으로서는, 이하에 나타낸 방법을 사용할 수도 있다. 용량소자에 유지되어 있는 전압을 그대로 유지하고, 또한 용량소자의 한쪽의 단자에 신호전압(비디오신호의 전압 등)을 입력한다. 그렇게 하면, 상기 트랜지스터의 게이트전극에는, 상기 신호전압에 용량소자가 유지하고 있는 전압을 더한 전압이 입력된다. 그 결과, 트랜지스터의 게이트전극에는, 용량소자에 유지되어 있던 전압과 신호전압을 더한 값이 입력된다. 즉, 본 발명에서는, 트랜지스터간에 특성 변화가 생기더라도, 신호전압이 입력되는 트랜지스터에서는, 항상 각 트랜지스터가 접속하고 있는 각 용량소자에 유지되어 있던 전압과 신호전압을 더한 값이 입력되게 된다. 따라서, 트랜지스터간의 특성변화의 영향을 억제한 전기회로를 제공할 수 있다.

Claims (42)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 트랜지스터와,
    커패시터와,
    제 1 스위치와,
    제 2 스위치와,
    제 3 스위치와,
    제 4 스위치와,
    상기 트랜지스터와 상기 커패시터에 전류를 공급하는 전류원을 구비하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 1 스위치의 다른쪽의 단자는 상기 트랜지스터의 게이트와 상기 커패시터의 한쪽의 단자에 전기적으로 접속되며,
    상기 커패시터의 다른쪽의 단자는 상기 제 2 스위치의 한쪽의 단자와 상기 제 3 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 3 스위치의 다른쪽의 단자는 상기 트랜지스터의 소스 및 드레인 중 다른 하나와 상기 제 4 스위치의 한쪽의 단자에 전기적으로 접속되며,
    상기 제 2 스위치의 다른쪽의 단자는 입력단자에 전기적으로 접속되고,
    상기 제 4 스위치의 다른쪽의 단자는 출력단자에 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  31. 트랜지스터와,
    커패시터와,
    제 1 스위치와,
    제 2 스위치와,
    제 3 스위치와,
    제 4 스위치와,
    상기 트랜지스터와 상기 커패시터에 전류를 공급하는 전류원을 구비하고,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 1 스위치의 다른쪽의 단자는 상기 트랜지스터의 게이트와 상기 커패시터의 한쪽의 단자에 전기적으로 접속되며,
    상기 커패시터의 다른쪽의 단자는 상기 제 2 스위치의 한쪽의 단자와 상기 제 3 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 3 스위치의 다른쪽의 단자는 상기 트랜지스터의 소스 및 드레인 중 다른 하나와 상기 제 4 스위치의 한쪽의 단자에 전기적으로 접속되며,
    상기 제 2 스위치의 다른쪽의 단자에는 제 1 신호가 입력되고,
    상기 제 4 스위치의 다른쪽의 단자로부터 제 2 신호가 출력되는 것을 특징으로 하는 반도체장치.
  32. 제 1 트랜지스터와,
    커패시터와,
    제 1 스위치와,
    제 2 스위치와,
    제 3 스위치와,
    제 4 스위치와,
    상기 제 1 트랜지스터와 상기 커패시터에 전류를 공급하는 제 2 트랜지스터를 구비하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 1 스위치의 다른쪽의 단자는 상기 제 1 트랜지스터의 게이트와 상기 커패시터의 한쪽의 단자에 전기적으로 접속되며,
    상기 커패시터의 다른쪽의 단자는 상기 제 2 스위치의 한쪽의 단자와 상기 제 3 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 3 스위치의 다른쪽의 단자는 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 하나와 상기 제 4 스위치의 한쪽의 단자에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 게이트는 일정한 전위로 유지되고,
    상기 제 2 스위치의 다른쪽의 단자는 입력단자에 전기적으로 접속되며,
    상기 제 4 스위치의 다른쪽의 단자는 출력단자에 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  33. 제 1 트랜지스터와,
    커패시터와,
    제 1 스위치와,
    제 2 스위치와,
    제 3 스위치와,
    제 4 스위치와,
    상기 제 1 트랜지스터와 상기 커패시터에 전류를 공급하는 제 2 트랜지스터를 구비하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 1 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 1 스위치의 다른쪽의 단자는 상기 제 1 트랜지스터의 게이트와 상기 커패시터의 한쪽의 단자에 전기적으로 접속되며,
    상기 커패시터의 다른쪽의 단자는 상기 제 2 스위치의 한쪽의 단자와 상기 제 3 스위치의 한쪽의 단자에 전기적으로 접속되고,
    상기 제 3 스위치의 다른쪽의 단자는 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 하나와 상기 제 4 스위치의 한쪽의 단자에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 게이트는 일정한 전위로 유지되고,
    상기 제 2 스위치의 다른쪽의 단자에는 제 1 신호가 입력되고,
    상기 다른쪽의 단자로부터 제 2 신호가 출력되는 것을 특징으로 하는 반도체장치.
  34. 제 30 항 또는 제 31 항에 있어서,
    상기 트랜지스터의 소스 및 드레인 중 하나는 제 1 라인에 전기적으로 접속되고, 상기 트랜지스터의 소스 및 드레인 중 다른 하나는 상기 전류원을 통해서 제 2 라인에 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  35. 제 30 항 또는 제 31 항에 있어서,
    상기 트랜지스터의 소스 및 드레인 중 하나는 제 1 라인에 전기적으로 접속되고, 상기 트랜지스터의 소스 및 드레인 중 다른 하나는 상기 전류원을 통해서 제 2 라인에 전기적으로 접속되며, 상기 제 1 라인의 전위는 상기 제 2 라인의 전위보다 높고, 상기 트랜지스터는 n채널 트랜지스터인 것을 특징으로 하는 반도체장치.
  36. 제 30 항 또는 제 31 항에 있어서,
    상기 트랜지스터의 소스 및 드레인 중 하나는 상기 전류원을 통해서 제 1 라인에 전기적으로 접속되고, 상기 트랜지스터의 소스 및 드레인 중 다른 하나는 제 2 라인에 전기적으로 접속되며, 상기 제 1 라인의 전위는 상기 제 2 라인의 전위보다 높고, 상기 트랜지스터는 p채널 트랜지스터인 것을 특징으로 하는 반도체장치.
  37. 제 32 항 또는 제 33 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 같은 도전형인 것을 특징으로 하는 반도체장치.
  38. 제 32 항 또는 제 33 항에 있어서,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 제 1 라인에 전기적으로 접속되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 하나는 상기 제 2 트랜지스터를 통해서 제 2 라인에 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  39. 제 32 항 또는 제 33 항에 있어서,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 제 1 라인에 전기적으로 접속되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 하나는 상기 제 2 트랜지스터를 통해서 제 2 라인에 전기적으로 접속되며, 상기 제 1 라인의 전위는 상기 제 2 라인의 전위보다 높고, 상기 제 1 트랜지스터는 n채널 트랜지스터인 것을 특징으로 하는 반도체장치.
  40. 제 32 항 또는 제 33 항에 있어서,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터를 통해서 제 1 라인에 전기적으로 접속되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 다른 하나는 제 2 라인에 전기적으로 접속되며, 상기 제 1 라인의 전위는 상기 제 2 라인의 전위보다 높고, 상기 제 1 트랜지스터는 p채널 트랜지스터인 것을 특징으로 하는 반도체장치.
  41. 제 30 항 내지 제 33 항 중 어느 한 항에 있어서,
    상기 제 1 스위치, 상기 제 2 스위치, 상기 제 3 스위치, 및 상기 제 4 스위치는 각각 트랜지스터인 것을 특징으로 하는 반도체장치.
  42. 제 30 항 내지 제 33 항 중 어느 한 항에 있어서,
    상기 제 1 스위치, 상기 제 2 스위치, 상기 제 3 스위치, 및 상기 제 4 스위치는 각각 박막 트랜지스터인 것을 특징으로 하는 반도체장치.
KR1020030002609A 2002-01-17 2003-01-15 전기회로 KR100975826B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00009221 2002-01-17
JP2002009221 2002-01-17
JPJP-P-2002-00305552 2002-10-21
JP2002305552A JP2003283271A (ja) 2002-01-17 2002-10-21 電気回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021652A Division KR101021576B1 (ko) 2002-01-17 2010-03-11 전기회로

Publications (2)

Publication Number Publication Date
KR20030063141A KR20030063141A (ko) 2003-07-28
KR100975826B1 true KR100975826B1 (ko) 2010-08-13

Family

ID=26625559

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020030002609A KR100975826B1 (ko) 2002-01-17 2003-01-15 전기회로
KR1020100021652A KR101021576B1 (ko) 2002-01-17 2010-03-11 전기회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020100021652A KR101021576B1 (ko) 2002-01-17 2010-03-11 전기회로

Country Status (7)

Country Link
US (6) US7123250B2 (ko)
EP (2) EP2259268A3 (ko)
JP (1) JP2003283271A (ko)
KR (2) KR100975826B1 (ko)
CN (1) CN100377494C (ko)
SG (1) SG112868A1 (ko)
TW (1) TWI256537B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851853A (en) * 1985-12-17 1989-07-25 Signatron, Inc. Signal source distortion compensator
US6927618B2 (en) 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
TWI277290B (en) 2002-01-17 2007-03-21 Semiconductor Energy Lab Electric circuit
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
US6958651B2 (en) 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
JP4009214B2 (ja) * 2003-03-14 2007-11-14 松下電器産業株式会社 電流駆動装置
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
JP2005242215A (ja) * 2004-02-27 2005-09-08 Alps Electric Co Ltd 負荷容量駆動回路および液晶駆動回路
JP2005266365A (ja) * 2004-03-18 2005-09-29 Semiconductor Energy Lab Co Ltd ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置
WO2006057321A1 (en) * 2004-11-24 2006-06-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW200641774A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Electroluminescense display device and data line driving circuit
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
JP4293162B2 (ja) * 2005-05-24 2009-07-08 セイコーエプソン株式会社 演算増幅器
US7877058B2 (en) * 2006-11-10 2011-01-25 Skyworks Solutions, Inc. Compact low loss high frequency switch with improved linearity performance
US7858918B2 (en) * 2007-02-05 2010-12-28 Ludwig Lester F Molecular transistor circuits compatible with carbon nanotube sensors and transducers
US8552948B2 (en) 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
US8436660B2 (en) * 2010-08-27 2013-05-07 Mosys, Inc. Voltage-mode driver with equalization
US8681945B2 (en) * 2011-12-22 2014-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Calibration of a line driving device
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
DE102012221345A1 (de) 2012-11-22 2014-05-22 Senvion Se Verfahren zum Betreiben einer Windenergieanlage und Windenergieanlage
US9520872B2 (en) * 2014-12-23 2016-12-13 Qualcomm Incorporated Linear equalizer with variable gain
US9715941B2 (en) * 2015-10-30 2017-07-25 Sony Semiconductor Solutions Corporation State machine controlled MOS linear resistor
CN112041776B (zh) 2018-01-24 2022-06-07 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
CN110021259B (zh) * 2018-03-23 2020-12-22 京东方科技集团股份有限公司 电源电压提供电路、方法、显示基板和显示装置
KR20210153395A (ko) * 2020-06-10 2021-12-17 엘지디스플레이 주식회사 발광 표시 장치 및 그의 열화 센싱 방법
US11689201B2 (en) 2021-07-26 2023-06-27 Qualcomm Incorporated Universal serial bus (USB) host data switch with integrated equalizer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0899712A2 (en) 1997-08-29 1999-03-03 Sony Corporation Column driver for an active matrix liquid crystal display
JPH1173165A (ja) 1997-08-29 1999-03-16 Sony Corp ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路
KR20000036128A (ko) * 1996-09-16 2000-06-26 페레고스 조지, 마이크 로스 스위치 전류 메모리 셀용 클록 피드스루 감소 시스템
JP2001085989A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836862A (en) * 1972-08-14 1974-09-17 Gen Instrument Corp Field effect transistor linear amplifier with clocked biasing means
US4190805A (en) 1977-12-19 1980-02-26 Intersil, Inc. Commutating autozero amplifier
JPS6039180B2 (ja) * 1978-11-28 1985-09-04 日本電気株式会社 センスアンプ
CH658349A5 (fr) * 1984-05-04 1986-10-31 Centre Electron Horloger Amplificateur a compensation de la tension de decalage d'entree.
JPS60229404A (ja) * 1984-04-26 1985-11-14 Toshiba Corp 増幅回路
JPS61131171A (ja) 1984-11-30 1986-06-18 Toshiba Corp 図形エレメント選択装置
EP0190973B1 (en) 1985-02-04 1992-06-03 Sony Corporation Sample-and-hold circuit
US4577162A (en) * 1985-04-29 1986-03-18 Motorola, Inc. Clocked gain stage having differential inputs and outputs
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPS62151223A (ja) 1985-12-26 1987-07-06 Furukawa Alum Co Ltd メモリ−デイスク用アルミ基板の製造方法
NL8603152A (nl) * 1986-12-11 1988-07-01 Philips Nv Filterschakeling.
JPS64808A (en) 1987-06-23 1989-01-05 Sumitomo Electric Ind Ltd Semiconductor circuit
JPH03139908A (ja) 1989-10-25 1991-06-14 Olympus Optical Co Ltd ソースフォロワ回路
US5099205A (en) * 1990-11-29 1992-03-24 Brooktree Corporation Balanced cascode current mirror
JPH05235665A (ja) * 1991-09-04 1993-09-10 Hitachi Ltd 増幅回路
GB9301463D0 (en) * 1993-01-26 1993-03-17 Philips Electronics Uk Ltd Current memory
GB9500648D0 (en) * 1995-01-13 1995-03-08 Philips Electronics Uk Ltd Switched current differentiator
US6114872A (en) * 1996-05-31 2000-09-05 Nippon Steel Corporation Differential input circuit
JPH09330060A (ja) 1996-06-11 1997-12-22 Toshiba Corp 表示装置及び表示装置に用いるサンプルホールド増幅器
JPH1065461A (ja) 1996-08-23 1998-03-06 Toshiba Corp 差動増幅回路
JPH10289993A (ja) 1997-04-15 1998-10-27 Sony Corp 固体撮像装置とその製造方法
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH1127065A (ja) 1997-07-02 1999-01-29 Tadahiro Omi 半導体集積回路
US6127857A (en) * 1997-07-02 2000-10-03 Canon Kabushiki Kaisha Output buffer or voltage hold for analog of multilevel processing
US6127997A (en) * 1997-07-28 2000-10-03 Nec Corporation Driver for liquid crystal display apparatus with no operational amplifier
KR100278608B1 (ko) * 1998-01-16 2001-02-01 윤종용 문턱전압 보상회로
JPH11330874A (ja) 1998-05-18 1999-11-30 Hitachi Ltd 半導体集積回路装置
JPH11340751A (ja) 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd 演算増幅器
JP2000013153A (ja) 1998-06-22 2000-01-14 Citizen Watch Co Ltd 半導体装置
JP3315652B2 (ja) * 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000194327A (ja) 1998-12-28 2000-07-14 Toshiba Corp 表示装置
JP2000347159A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001083924A (ja) 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP3595483B2 (ja) * 2000-01-27 2004-12-02 Ｎｅｃエレクトロニクス株式会社 電荷検出信号処理回路
JP5051942B2 (ja) 2000-02-01 2012-10-17 株式会社半導体エネルギー研究所 半導体装置
US6856307B2 (en) 2000-02-01 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving the same
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
JP2001298663A (ja) 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
KR100696266B1 (ko) * 2000-08-11 2007-03-19 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그의 구동방법
JP2002287921A (ja) 2001-03-23 2002-10-04 Ricoh Co Ltd 画像出力システム
JP2002287997A (ja) 2001-03-23 2002-10-04 Kinji Mori 多重系処理方法
JP2002288043A (ja) 2001-03-26 2002-10-04 Ricoh Co Ltd 文書管理システム
JP2002288104A (ja) 2001-03-28 2002-10-04 Nec Corp コンピュータシステム、そのリソース割り当て方法及びプログラム
ATE443942T1 (de) * 2001-10-25 2009-10-15 Nxp Bv Operationsverstärker mit getaktetem eingangstransistorpaar
US6927618B2 (en) * 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
TWI277290B (en) * 2002-01-17 2007-03-21 Semiconductor Energy Lab Electric circuit
JP3507476B2 (ja) 2002-03-11 2004-03-15 キヤノン株式会社 情報処理装置および情報処理方法
US6958651B2 (en) * 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
TW583636B (en) * 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000036128A (ko) * 1996-09-16 2000-06-26 페레고스 조지, 마이크 로스 스위치 전류 메모리 셀용 클록 피드스루 감소 시스템
EP0899712A2 (en) 1997-08-29 1999-03-03 Sony Corporation Column driver for an active matrix liquid crystal display
JPH1173165A (ja) 1997-08-29 1999-03-16 Sony Corp ソースフォロワ回路およびこれを用いた液晶表示装置の出力回路
JP2001085989A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
SG112868A1 (en) 2005-07-28
US20120139440A1 (en) 2012-06-07
TWI256537B (en) 2006-06-11
EP2259268A3 (en) 2013-01-16
US8149043B2 (en) 2012-04-03
JP2003283271A (ja) 2003-10-03
US20140152387A1 (en) 2014-06-05
EP1330022B1 (en) 2014-04-16
US20100164599A1 (en) 2010-07-01
KR20030063141A (ko) 2003-07-28
US8928362B2 (en) 2015-01-06
US8669791B2 (en) 2014-03-11
US7123250B2 (en) 2006-10-17
TW200302410A (en) 2003-08-01
US20030132930A1 (en) 2003-07-17
CN1433144A (zh) 2003-07-30
EP2259268A2 (en) 2010-12-08
KR101021576B1 (ko) 2011-03-17
US20120306838A1 (en) 2012-12-06
US8253446B2 (en) 2012-08-28
EP1330022A3 (en) 2006-05-10
US20060290692A1 (en) 2006-12-28
CN100377494C (zh) 2008-03-26
US7710166B2 (en) 2010-05-04
EP1330022A2 (en) 2003-07-23
KR20100031596A (ko) 2010-03-23

Similar Documents

Publication Publication Date Title
KR101021576B1 (ko) 전기회로
JP6007215B2 (ja) 半導体装置
JP5796119B2 (ja) 半導体装置及び電子機器
JP4316859B2 (ja) 半導体装置及びそれを用いた電子機器

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee