CN1433144A - 电路 - Google Patents

电路 Download PDF

Info

Publication number
CN1433144A
CN1433144A CN03100795A CN03100795A CN1433144A CN 1433144 A CN1433144 A CN 1433144A CN 03100795 A CN03100795 A CN 03100795A CN 03100795 A CN03100795 A CN 03100795A CN 1433144 A CN1433144 A CN 1433144A
Authority
CN
China
Prior art keywords
circuit
transistor
source
current
accompanying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03100795A
Other languages
English (en)
Other versions
CN100377494C (zh
Inventor
木村肇
渡边康子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1433144A publication Critical patent/CN1433144A/zh
Application granted granted Critical
Publication of CN100377494C publication Critical patent/CN100377494C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Thin Film Transistor (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

由于制造过程或所采用的基片中的差别而引起的门极绝缘薄膜中的变化，以及沟道区域晶体状态中的变化，这两种因素的结合产生的阈值电压的变化或变动性困扰着晶体管。本发明提供了一种电路，该电路具有一种配置，使得电容元件的两个电极能够保持一个特定晶体管的门极－源极电压。本发明提供了一种电路，该电路能够通过使用一种恒流源来在所述电容元件的两个电极之间设定一个电位差。

Description

电路
技术领域
本发明涉及电路领域。同时，本发明属于具有以源跟随电路、差分放大器电路、检测放大器和运算放大器、信号线驱动电路和光电转换器为代表的电路的半导体装置的技术领域。
背景技术
集成电路(IC)最近已广泛用于蜂窝电话或个人数字助理中，它由几十万至几百万那么多的晶体管或电阻在接近5mm见方的硅基上构成。这对于器件的缩小和可靠性的提高以及器件的批量制造有重要的意义。
在集成电路(IC)或类似物上使用的电路的设计中，经常设计放大器电路，其中该种放大器电路具有放大小振幅信号的电压或电流的作用。这种放大器电路被广泛应用，原因在于需要一种电路来减弱所出现的应力以稳定工作电路。
由此，把源跟随电路的配置及运行来作为放大器电路的例子来进行解释。首先，源跟随电路的一种配置示例将在附图5A中示出，以解释稳态的运行。接着，所述源跟随电路的工作点将通过附图5B和5C来进行解释。最后，为了解释瞬态中的运行，与附图5A的配置不同的源跟随电路的一种示例将在附图6A和6B中示出。
首先，在附图5A中通过使用一种源跟随电路来解释一种稳定运行状态。
在附图5A中，11为一种n沟道放大器晶体管，而12为一种n沟道偏压晶体管。需要注意的是，尽管放大器晶体管11和偏压晶体管12在附图5A中属于n沟道晶体管，但配置可能使用p沟道晶体管。因而，该放大器晶体管11和偏压晶体管12假定特性及尺寸相同，以便于简化。还假定其电流特性是理想的。同样假定，即使放大器晶体管11或偏压晶体管12的源极-漏极电压变化了，其饱和区的电流值仍不变。
同时，放大器晶体管11具有联接到电源线13的漏极区和联接到偏压晶体管12的漏极区的源极区。偏压晶体管12具有联接到电源线14的源极区。
偏压晶体管12的门极被供给了偏压电位Vb。电源电位(高电位电源)Vdd施加到电源线13上，而地电位(低电位电源)Vss(＝0V)施加到电源线14上。
在附图5A的源跟随电路中，放大器晶体管11的门极作为一个输入端子，如此使得输入电位Vin可以输入到放大器晶体管11的门极。同样，放大器晶体管11的源极区作为输出端子，如此使得放大器晶体管11的源极区的电位提供一个输出电位Vout。偏压晶体管12的门极被提供一个偏压电压Vb。当偏压晶体管12运行于饱和区时，假定流过以Ib表示的电流。这时，由于放大器晶体管11和偏压晶体管12串联，同样的电流流过这两个晶体管。同样，当电流Ib流过偏压晶体管12时，电流Ib也流过放大器晶体管11。
由此决定了源跟随电路的输出电位Vout。输出电位Vout在数值上比输入电位Vin低出放大器晶体管11的门极-源极电压Vgs1。这时，输入电位Vin、输出电位Vout和门极-源极电压Vgs1具有满足以下等式(1)的关系。
Vout＝Vin-Vgs1…(1)
如果放大器晶体管11运行于饱和区，以便流过放大器晶体管11的电流Ib足够使放大器晶体管11的门极-源极电压Vgs1等于偏压电位Vb(偏压晶体管12的门极-源极电压)。如果这样，就得出了下面的等式(2)。然而，等式(2)只有当放大器晶体管11和偏压晶体管12运行于饱和区时才能得出。
Vout＝Vin-Vb…(2)
下面用附图5B和5C来解释源极跟随电路的工作点，其中该附图示出了放大器晶体管11和偏压晶体管12的电压与电流之间的关系。更确切地说，附图5B的这种解释是假定放大器晶体管11的门极-源极电压Vgs1在数值上等于偏压晶体管12的门极-源极电压Vgs2。接着附图5C的解释是假定放大器晶体管11的门极-源极晶体管电压Vgs1在数值上不等于偏压晶体管12的门极-源极电压Vgs2，其中比如偏压晶体管12运行于线性区。
在附图5B中，虚线21示出了当放大器晶体管11具有Vb的门极-源极电压Vgs1时的电压与电流的关系。实线22出了当偏压晶体管12具有Vb的门极-源极电压Vgs2时的电压与电流的关系。同时，在附图5C中，虚线21示出了当放大器晶体管11具有Vb的门极-源极电压Vgs1时的电压与电流的关系。实线22出了当偏压晶体管12具有Vb’的门极-源极电压Vgs2时的电压与电流的关系。
在附图5B中，放大器晶体管11的门极-源极电压Vgs1与偏压晶体管12的门极-源极电压Vgs2数值相等，另外偏压电位Vb与偏压晶体管12的门极-源极电压Vgs2数值相等。从而，放大器晶体管11的门极-源极电压Vgs1与偏压电位Vb数值相等。也即产生了Vgs1＝Vgs2＝Vb。如附图5B中所示，放大器晶体管11和偏压晶体管12运行于饱和区。这时，输入电位Vin和输出电位Vout具有线性的关系。
另一方面，在附图5C中，放大器晶体管11的门极-源极电压Vgs1与偏压晶体管12的门极-源极电压Vgs2数值不相等。并且，偏压晶体管12的门极-源极电压Vgs2与偏压电位Vb数值相等。同时，假定放大器晶体管11的门极-源极电压Vgs1为偏压电位Vb’。同样，这产生了Vgs2＝Vb和Vgs1＝Vb’。如附图5C所示，放大器晶体管11运行于饱和区，而偏压晶体管12运行于线性区。这时，输入电位Vin、输出电位Vout和偏压电位Vb’具有满足以下等式(3)的关系。
Vout＝Vin-Vb’…(3)
如果在偏压晶体管12运行于线性区流过的电流为Ib’，则Ib’＜Ib。同样，如果则Vb’＜Vb，输入电位Vin和电流Ib’的值则下降。从而，偏压电位Vb’也下降。这时，输入电位Vin和输出电位Vout具有非线性的关系。
综上所述，为了在源跟随电路中的稳态增加输出电位Vout的幅值，最好降低偏压电位Vb。这是由于以下两个原因。
第一个原因在于，如等式(2)所示能够在小偏压电位Vb的情况下增加输出电位Vout。第二个原因在于，如果偏压电位Vb很大那么偏压晶体管12就会在输入电位Vin下降的情况下稳定运行于线性区。若偏压晶体管12运行于线性区，则输入电位Vin和输出电位Vout将具有非线性的关系。
在偶然情况下，由于偏压晶体管12需要运行于导通状态，则需要提供一个比偏压晶体管12的阈值电压大的偏压电位Vb。
以上所解释的是源跟随电路运行于稳态。接下来，借助附图6A和6B并基于源跟随电路运行于瞬态来进行解释。
附图6A和6B所示的源跟随电路具有一种在附图5A的电路上增加了电容元件15的一种设计配置。电容元件15具有联接到放大器晶体管11的源极区的一个端子和联接到电源线16的另一端子。地电位Vss施加到电源线16上。
电容元件15在其两个电极上具有与源跟随电路的输出电位Vout相同的电位差。由此，借助附图6A并假设Vout＜Vin-Vb来解释该运行。接着将借助附图6B并假设Vout＞Vin-Vb来解释该运行。
首先，借助附图6A并假设Vout＜Vin-Vb来解释源跟随电路在瞬态的运行。
在附图6A中，当t＝0时，放大器晶体管11的门极-源极电压Vgs1具有比偏压晶体管12的门极-源极电压Vgs2大的值。所以，在放大器晶体管11上流过大的电流来给电容元件15及时充电。从而，输出电位Vout增加，使得放大器晶体管11的门极-源极电压Vgs1的值下降。
随着时间的继续(t＝t1，t1＞0)，当放大器晶体管11的门极-源极电压Vgs1等于偏压电位Vb时，它进入稳定运行状态。这时，输出电位Vout、输入电位Vin和偏压电位Vb具有满足前述等式(2)的关系。
综上所述，如果Vout＜Vin-Vb，那么放大器晶体管11的门极-源极电压Vgs1的值大于偏压电位Vb。所以，在放大器晶体管11上流过大的电流，来给电容元件15及时充电。由此，使电容元件15保持预定电荷所需的时间将比较短，也即把信号写入到电容元件15所需的时间较短。
接着，借助附图6B，并假设Vout＞Vin-Vb来解释源跟随电路在瞬态的运行。
在附图6B中，放大器晶体管11的门极-源极电压Vgs1具有比放大器晶体管11的阈值电压小的值。所以，放大器晶体管11处于不导通状态。电容元件15所充的电通过偏压晶体管12流向地电位Vss，最终被放电。这时，由于偏压晶体管12的门极-源极电压Vgs2与偏压电位Vb相同，故流经偏压晶体管12的电流为Ib。
随时间的继续(t＝t1，t1＞0)，输出电位Vout下降，而放大器晶体管11的门极-源极电压Vgs1下降。当放大器晶体管11的门极-源极电压Vgs1等于偏压电位Vb时，就进入稳态。这时，输出电位Vout、输入电位Vin和偏压电位Vb具有满足上述等式(2)的关系。需要注意的是，在稳态，输出电位Vout保持为恒定值，并且电容元件15不充电。从而，电流Ib流经放大器晶体管11和偏压晶体管12。
综上所述，如果Vout＞Vin-Vb，电容元件15保持预定电荷的时间，也即电容元件15的信号写入时间取决于流经偏压晶体管12的电流Ib。电流Ib取决于偏压电位Vb的值。从而，为了增加电流Ib并缩短电容元件15的信号写入时间，必需增加偏压电位Vb。
在偶然情况下，作为修正晶体管阈值电压变化的方法，有一种方法是通过在电路的输出上观察其变化，当一个信号被输入，然后该变化被输入并反馈以由此来进行修正(比如参见非专利文献1)。
[非专利文献]H.Sekine等的“用一种集成数据驱动器用于Poly-Si TFT LCLV的放大器补偿方法”，IDRC’97，页45-48。
源跟随电路的前述运行是在以下基础上实施的，即假定放大器晶体管11和偏压晶体管12具有相同的特性。但是，对于这两个晶体管，在阈值电压或移动性经常会发生变化，这是由于比如门极长度(L)、门极宽度(W)和门极绝缘薄膜厚度的变化，或者由于制造过程或所使用的基片的差别而导致沟道区晶体状态变化的这些综合因素而造成的。
比如，假定在附图5A中，并假定放大器晶体管11具有3V的阈值，而偏压晶体管12具有4V的阈值，则具有1V的变化。如果这样，为了流过电流Ib，施加给放大器晶体管11的门极-源极电压Vgs1的电压需要比偏压晶体管12的门极-源极电压Vgs2小1V。也即，Vgs1＝Vgs2-1。如果这样，Vout＝Vin-Vgs1＝Vin-Vb+1。就是说，如果在放大器晶体管11和偏压晶体管12的阈值电压中只产生了1V的变化，那么在输出电位Vout中也会产生变化。
本发明是针对于上述问题的。问题是提供一种抑制晶体管特性变化的电路。更明确地说，问题是在具有电流放大功能的电路中，提供一种能够提供期望的电压且抑制晶体管的特性变化效应。
发明内容
本发明采用一种如下配置的电路，以解决前述的问题。
附图3A中所示的电路配置有一个参考恒流源21、一个具有开关功能的开关元件22(此后标为SW22)、一个n沟道晶体管23和一个电容元件24。晶体管23具有联接到电源线25的源极区和联接到参考恒流源21的漏极区。晶体管23具有联接到电容元件24的一个端子上的门极。电容元件24的另一端子联接到电源线25。电容元件24具有保持晶体管23的门极-源极电压Vgs的作用。同时，电源线25被施加了地电位Vss。
在附图3A-3C中，晶体管23假定为n沟道型。然而这里是不受限制的，比如，也可以配置p沟道型。
附图3A的电路在电容元件的两个电极之间具有一个电位差，也即晶体管的门极-源极电压，如此使得在晶体管的源极和漏极之间流过的电流等于由参考恒流源所产生的信号电流Idata(也称为参考电流)。
在附图3A中，SW22导通。这时，由参考恒流源21所产生的信号电流Idata流向电源线25。这时，电流Idata分支为I1和I2。顺便提一句，电流Idata满足Idata＝I1+I2。
电流迅速地开始从参考恒流源21流来，在电容元件24上没有电荷。所以，晶体管23关断。所以，使得I2＝0和Idata＝I1。
然后，在电容元件24上逐渐开始充电，开始在电容元件24的两个电极上产生电位差。当这两个电极上的电位差变成晶体管23的阈值电压时，晶体管23导通，使得I2＞0。由于前述的Idata＝I1+I2，所以尽管电流I1逐渐下降，但仍保持流过电流。(A点，附图3C和3D)。
电容元件24的两个电极之间的电位差给晶体管23提供了一个门极-源极电压。所以，电容元件24继续充电，直到晶体管23达到-个能够流过象期望电流那样的信号电流的电压(VCS)。当充电结束(B点，附图3C和3D)，电流I1终止流过。另外，由于晶体管23导通，使得Idata＝I2。
然后，如附图3B中所示，SW22关断。由于在前述过程中写入的VGS保持在电容元件24上，所以晶体管23导通。另外，一个等于信号电流Idata的电流流过晶体管2 3的漏极区。这时，通过使晶体管23运行于饱和区，即使在晶体管23的源极-漏极电压中有变化，但晶体管23的漏极电流可以保持其值不变地流过。
如前所述，为了使如同在参考恒流源中所确定的信号电流的电流流到一个特定的晶体管，可以把一个门极-源极电压设为该晶体管的值。在本发明中，可以通过联接到该晶体管的电容元件保持该晶体管的门极-源极电压来进行设定。通过使用保持在该电容元件上的电压，能够抑制晶体管特性变化的效应。
使电压保持在电容元件上这种方法可以采用下文所示的方法。电容上所保持的电压保持不变，并且信号电压(比如视频信号电压)输入到电容元件的一个端子上。如果这样，晶体管的门极输入了电容元件上所保持的电压加上信号电压后的一个电压。结果，晶体管的门极输入了电容元件所保持的电压加上信号电压后的一个值。也即，在本发明中，即使在晶体管之间产生了特性变化，信号电压要输入的晶体管被输入了每个晶体管所联接的每个电容元件上所保持的电压加上信号电压的一个值。所以，能够提供一种抑制晶体管之间特性变化效应的电路。
要注意的是，把电容元件上所保持的电压加上信号电压的过程必需由电荷转换定律来解释。电荷转换定律表示这样一个事实，即在全部的电量中，正电荷和负电荷数量的数学总和保持恒定。
本发明可以使用采用任何材料的晶体管、或者通过任何方法或制造方法处理的晶体管、或任何类型的晶体管。比如，一种薄膜晶体管(TFT)可以被使用。这种TFT可以使用由任何非晶体、多晶体和单晶体构成的半导体层。另一种晶体管可能是在单晶基片上制造的或在一种SOI基片上制造的晶体管。另外，该晶体管可以由有机材料或碳纤维管来制造。另外，也可以使用MOS晶体管或双向晶体管。
附图说明
附图1为用于解释本发明的一种源极跟随电路的运行的图；
附图2A和2B为用于解释本发明的所述源极跟随电路的运行的图；
附图3A至3D为用于解释本发明电路的运行及配置的图；
附图4A至4H为用于实施本发明的电子装置的图；
附图5A至5C为用于解释所述源跟随电路的运行的图；
附图6A和6B为用于解释所述源跟随电路的运行的图；
附图7A和7B为示出本发明的一种源跟随电路的图；
附图8A和8B为示出本发明的一种源跟随电路的图；
附图9为示出本发明的一种源跟随电路的图；
附图10为示出本发明的一种差分放大器电路的图；
附图11为示出本发明的一种差分放大器电路的图；
附图12A和12B为示出本发明的一种运算放大器的图；
附图13A和13B为示出本发明的一种运算放大器的图；
附图14A至14C为示出本发明的一种半导体装置的图；
附图15为示出本发明的所述半导体装置的像素电路和偏压电路的图；
附图16A和16B为用于解释本发明的所述电路的配置的图；
附图17为本发明的一种信号线驱动电路的图；
附图18为本发明的所述信号线驱动电路的图；
附图19为用于解释本发明的所述信号线驱动电路的运行的图；
附图20A和20B为示出一种参考恒流源的图；
附图21A至21F为示出一种参考恒流源的图；
附图22A至22E为示出一种参考恒流源的图；
附图23A和23B为示出一种参考恒流源的图；
附图24为本发明的一种源跟随电路的图；
附图25A和25B为示出本发明的一种源跟随电路的图；
附图26A和26B为示出本发明的一种源跟随电路的图；
附图27为示出本发明的一种源跟随电路的图；
附图28A和28B为示出本发明的一种源跟随电路的图；
附图29为示出本发明的一种源跟随电路的图；
附图30为示出本发明的一种差分放大器电路的图；
附图31为示出本发明的一种差分放大器电路的图；
附图32为示出本发明的一种差分放大器电路的图；
附图33为示出本发明的一种差分放大器电路的图；
附图34为示出本发明的一种差分放大器电路的图；
附图35为示出本发明的一种差分放大器电路的图；
附图36为示出本发明的一种差分放大器电路的图；
附图37为示出本发明的一种差分放大器电路的图；
附图38A和38B为示出本发明的一种运算放大器的图；
附图39A和39B为示出本发明的一种运算放大器的图；
附图40为本发明的一种信号线驱动电路的图；
附图41为本发明的一种信号线驱动电路的图；以及
附图42为用于解释本发明的所述信号线驱动电路的图。
具体实施方式
[实施方案1]
本实施方案示出了一种作为本发明的一种电路的例子的源跟随电路，其配置和运行将用附图1、2A和2B来进行解释。
首先用附图1、2A和2B来解释本发明的所述源跟随电路的一种配置。
在附图1、2A和2B中，111为一种n沟道放大器晶体管，而112为一种n沟道偏压晶体管。113和114为电容元件。同时，115-118、120、127、128为具有开关功能的元件，这些元件优先使用由晶体管配置的半导体元件，比如模拟开关。如果这样，这些半导体元件仅仅是开关，而且由此特别不局限于它们的极性。
126是一种能够流过恒定电流的参考恒流源。该参考恒流源126由一种晶体管半导体或与其类似的器件来配置。在本说明中，一种由晶体管配置的参考恒流源126将在实施方案6的例子中进行解释。这可以便于参考。
123-125为电源线，也即，电源线123被供给了电源电位Vdd1，而电源线124具有地电位Vss。电源线125被供给了电源电位Vdd2。施加给电源线123的电源电位Vdd1和施加给电源线125的电源电位Vdd2可能值相同或不同。然而，施加给电源线125的电源电位Vdd2需要设定为能够使参考恒流源126作为恒流源来正常运行的一个值。比如，当该参考恒流源126使用晶体管的饱和区来配置该恒流源，那么就需要设定一个使晶体管在饱和区运行的范围中的值。
尽管该实施方案示出了放大器晶体管111和偏压晶体管112是n沟道型的情况，当时本发明并不局限于此，也即，这两个晶体管可能为p沟道型的。否则，这两个晶体管可能极性不同地配置一个推挽电路。需要注意的是，如果配置推挽电路，则这两个晶体管用作附图24中所示的放大器晶体管。所以，信号输入到这两个晶体管中。
所述的放大器晶体管111具有通过开关127而联接到电源线123的漏极区，以及联接到开关117、118和晶体管112的漏极区的源极区。该放大器晶体管111具有联接到电容元件113的一个端子上的门极。该电容元件113的另一端子通过开关117联接到晶体管111的源极区。该电容元件113具有保持所述放大器晶体管111的门极-源极电压的作用。需要注意的是，此后，该放大器晶体管111标为晶体管111。
该偏压晶体管112具有联接到电源线124的源极区和联接到开关117、118和120的漏极区。该偏压晶体管112具有联接到该电容元件114的一个端子上的门极。该电容元件114的另一端子联接到偏压晶体管112的源极区。该电容元件114具有保持偏压晶体管112的门极-源极电压的作用。需要注意的是，此后，偏压晶体管112标为晶体管112。
开关115-118、120、127、128根据输入信号来控制导通和不导通(通和断)。然而，附图1、2A和2B中，至开关115-118、120、127、128的、输入信号的信号线或与之类似的东西被省略，以使解释简化。
在附图1、2A和2B的源跟随电路中，开关116具有用作输入端子的一个端子。通过输入端子，输入电位Vin(信号电压)输入到电容元件113的一个端子上。同时，开关118具有用作输出端子的一个端子。晶体管111的源极区的电位提供输出电位Vout。
现在对附图1、2A和2B的所述源跟随电路的运行进行解释。
在附图1中，开关115、117、120和128导通。除上述开关外的其他开关关断。在这种情况下，在参考恒流源126中所确定的信号电流Idata通过电容元件113、114流向电源线124。
随即，从参考恒流源126中开始流出电流，而电容元件113、114上没有电荷。所以，晶体管111、112关断。该电流从参考恒流源126通过开关128、115、117且再通过开关120流向电源线124。
在电容元件113、114上逐渐开始充电，并开始在电容113、114的两个电极之间形成一个电位差。当电容113的两个电极之间的电位差达到晶体管111的阈值电压Vth1时，晶体管111导通。同样，当电容114的两个电极之间的电位差达到晶体管112的阈值电压Vth2时，晶体管112导通。
接着，电容元件113继续充电使得晶体管111的门极-源极电压可以流过一个预定的信号电流Idata。电容元件114也继续充电使得晶体管112的门极-源极电压可以流过一个预定的信号电流Idata。
如附图2A中所示，当电容元件113、114充电结束到达一个稳态，那么开关115、117、120从导通变为关断，而其他的开关保持在附图1的状态。这时，由参考恒流源126所确定的信号电流Idata流过晶体管111的漏极-源极区，而且还流过晶体管112的漏极-源极区。顺便提一句，这是假定电容元件113的两个电极之间的电位差为Va，而电容元件114的两个电极之间的电位差为Vc。
随后，如附图2B中所示，开关116、118、127导通。除上述开关外的其他开关关断。这时，一个输入电位Vin从输入端子通过开关116输入到电容元件113的一个端子上。根据电荷转换定律，晶体管111的门极被供给了输入电位Vin与晶体管111的门极-源极电压Va相加的一个值(Va+Vin)。
输出电位Vout是晶体管111的源极区上的电位。也即，这对应于晶体管111的门极电位(Vin+Va)减去所述的门极-源极电压Vgs(＝Vc)。
顺便说一句，当开关128关断且开关127导通之后，信号电流Idata也流过晶体管111。这是因为晶体管112的门极-源极电压Vgs(＝Vc)加上了用于流过信号电流Idata所需的一个电压。相应地，晶体管111的门极-源极电压Vgs也加上了用于流过信号电流Idata所需的一个电压。所需的该电压是标为Va的电压。所以，可以得出晶体管111的门极-源极电压Vgs具有与Va相同的值。综上所述，得出以下的等式。
Vout＝(Vin+Va)-Va＝Vin…(4)
如等式(4)中所示，输出电位Vout与输入电位Vin的值相同，并且与晶体管特性无关。所以，如果在晶体管111和晶体管112中产生了特性变化，那么在输出电位Vout上可以抑制这种效应。
尽管附图1、2A和2B的电路是一种源跟随电路，但是没有用于输入偏压电位的输入端子。这是因为，在晶体管112的门极-源极之间，在电容元件114上已经具有的预先充电使得流过由参考恒流源126确定的信号电流Idata。
由于本发明可以抑制晶体管111和112的特性变化的效应，所以不需要把晶体管111和112设计为具有相同的门极长度(L)和门极宽度(W)。如果发生变化也不存在问题。
在本说明中，用于在电容元件上进行预先充电的运行称为设定运行。在本实施方案中，附图1和2A中的运行与设定运行相对应。用于输入一个输入电位Vin和输出一个输出电位Vout的运行也称为输出运行。在本实施方案中，附图2B的运行对应于输出运行。
顺便说一句，尽管附图1、2A和2B的电路具有以电源线125、参考恒流源126和开关128为顺序的一个联接，但是本发明并不局限于此。比如，通过翻转参考恒流源126和开关128的位置，该联接可能以电源线125、开关128和参考恒流源126为顺序。
同时，参考恒流源可能如附图7A或7B中所示来进行布置。将在附图7A和7B所示的配置中对该电路配置进行解释。附图7A和7B的电路具有与附图1、2A和2B的电路相同的电路元件，除了没有提供电源线125。电源线123被施加了电源电位Vdd而电源线124被施加了地电位Vss附图7A和7B的源跟随电路的运行与附图1、2A和2B中的源跟随电路的运行类似，所以在本实施方案中省略了解释。
在附图7A中，开关127布置在晶体管112的漏极区与电源线124之间。开关128与开关127并联，布置在晶体管112的漏极区与电源线124之间。最后，参考恒流源126布置在晶体管112的漏极区与开关128之间或者开关128与电源线124之间。附图7A示出了在晶体管112的漏极区与开关128之间的这种布置情况。
在附图7A中，开关127和128都联接到地电位Vss。然而，本发明并不局限于此。它们可能联接到不同的电源线上，如象在附图1中，开关127联接到电源电位Vdd1，而开关128联接到电源电位Vdd2。比如，象在附图7A中，开关127可能联接到地电位Vss，而开关128可能联接到新设置的地电位Vss2。地电位Vss和地电位Vss2可能具有相同的值或不同的值。
在附图7B中，开关127布置在晶体管111的源极区与晶体管112的漏极区之间。开关128与开关127并联。最后，参考恒流源126布置在晶体管111的源极区与开关128之间或者开关128与晶体管112的漏极区之间。附图7B示出了在晶体管111的源极区与开关128之间的这种布置情况。
尽管在附图7B中，开关118联接到晶体管111的源极区和通过开关127连接到晶体管112的漏极区，但是本发明并不局限于此。开关118可能联接到晶体管112的漏极区和通过开关127连接到晶体管111的源极区。
然而，优选的是开关118联接到晶体管111的源极区和通过开关127连接到晶体管112的漏极区。这是因为，在开关118联接到晶体管112的漏极区和通过开关127连接到晶体管111的源极区的这种情况下，如果在开关127上具有导通电阻，那么就会使输出电位Vout变成较低的输出电位Vout。
同时，附图8A示出了一种源跟随电路，其中在晶体管111的漏极区和电源线124之间布置了开关119，而不是象在附图1、2A和2B的电路中布置了晶体管112、电容114和开关120。附图8A的这种源跟随电路的运行类似于前述的附图1、2A和2B的运行，除了开关119在设定运行期间为导通，在输出运行期间为断开，所以在本实施方案中省略了解释。
在附图8A中，开关127、128和电流源126与附图1相类似地联接到电源电位Vdd。然而，开关127、128和电流源126可能联接了另一元件，比如附图7A和7B中所示的地电位127。作为示例，附图25A示出了开关127、128和电流源126联接到地电位Vss的一种情况。
其中，附图25A示出了在不提供晶体管112的情况下的一种源跟随电路。然而，晶体管112实际上是一种作为在该源跟随电路中提供偏压的一种电流源来运行的电路。所以，附图25A中的电流源126可能作为一种代替晶体管112提供偏压的电流源来运行。也即，该电流源126可能用作一种在设定运行期间来设定晶体管111的电流源，在输出运行期间用作在源跟随器电路内提供偏压的电流源，而不是在设定运行期间使用而在输出运行期间不使用。在这种情况下，在设定运行和输出运行之间就不需要切换，所以就不需要开关127、128。这种情况下的这种电路图在附图26A中示出。
同时，在附图27中示出了一种用一个晶体管来实现附图26A的电流源的电路图。下面将示出这种运行。
在附图27中，开关115、117为导通。除上述开关之外的其他开关为关断。在这种情况下，晶体管112中所设定的信号电流Idata通过电容元件113流向电源线124。该信号电流Idata的幅度通过施加到晶体管112门极的偏压Vb及其晶体管112的特性来进行确定。所以，如果存在多个附图27的电路，那么在这几个电路中就有可能存在晶体管112特性的变化。在这种情况下，即使相同的电压Vb施加到每个晶体管112的门极，那么信号电流Idata的幅度在这些电路中是不同的。
在电流刚流出晶体管112时，在电容元件113上没有充电。所以，晶体管111断开。该电流通过开关115、117从晶体管112流向电源线124。
在电容元件113上逐渐开始充电，并且在电容元件113的两个电极上开始产生电位差。当在电容元件113的两个电极之间的该电位差变为晶体管111的阈值电位Vth1时，晶体管111导通。
然后，电容元件113继续充电，使得晶体管111的门极-源极电压变成能够流过一个预定信号电流Idata的电压。
如附图28A中所示，当电容元件113结束充电到达稳态，开关115、117从导通变为关断，而除此之外的其他开关保持附图27的状态。这时，流过晶体管112的信号电流Idata从晶体管111的漏极-源极区流过。顺便说一句，这是假定电容元件113的两个电极之间的电位差为Va。
如果附图27的电路存在多个，那么在这些电路之间就有可能具有晶体管111、112特性的变化。在这种情况下，信号电流Idata的幅度在电路与电路之间就不相同。同样，电容元件113的两个电极之间的电位差Va在电路与电路之间也不相同。
接着，如附图28B中所示，开关116、118导通。除此之外的其他开关全部关断。这时，输入电位Vin由输入端子通过开关116输入到电容元件113的一个端子上。按照电荷转换定律，晶体管111的门极被施加了输入电位Vin与门极-源极电压Va相加的一个值(Va+Vin)。
输出电位Vout为晶体管111的源极区上的电位。同样，输出电位Vout对应于晶体管111的门极电位(Vin+Va)减去门极-源极电压Vgs(＝Va)后的一个值。
该信号电流Idata继续流过晶体管111。这是因为晶体管112的门极电压Vb保持相同的值。因此，晶体管111的门极-源极电压Vgs也被供给了一个用于使晶体管111流过该信号电流Idata而所需的电压。该所需的电压用Va来标示。因此，可以看出晶体管111的门极-源极电压Vgs与Va的值相同。综上所述，这里也适用等式(4)。
如等式(4)中所示，该输出电位Vout与输入电位Vin的值相同，并且与晶体管的特性无关。所以，如果在晶体管111和112中具有特性变化，那么在输出电位Vout上也能抑制特性变化效应。
如果存在多个附图27的电路，那么就有可能在电路之间存在晶体管112或111的特性变化。在这种情况下，信号电流Idata的幅度以及电容元件113上的电极-电极电位差Va在这些电路中是不同的。然而，如等式(4)中所示，输出电位Vout与输入电位Vin的值相同，并且与信号电流Idata幅度以及电容元件113上电极-电极电位差Va无关。也即，当存在多个附图27的电路，即使在电路之间晶体管112或111的特性变化了，那么其效应也可以减弱。
因为本发明可以抑制晶体管111和112的特性变化效应，所以就不必把晶体管111和112设计为具有相同的门极长度(L)和门极宽度(W)。即使发生了变化也没有问题。
下面，对两种情况进行比较，一种情况是如附图1中所示的从源跟随电路的外部提供一个电流，另一种情况是如附图26A和26B中所示的通过给源跟随电路适用一种偏压电流源来执行一种设定运行。
就第一种电路配置而论，附图26A和26B的布置比较简单并从而有利。特别是在布置多个源跟随电路的情况下，更加有利。然而，附图26A和26B的布置在具有多个源跟随电路的情况下，流过每个电路的电流可能由于电流源或类似物中的变化而使得其值不同。所以，输入电压和输出电压在达到稳态时在每个源跟随电路上都是相等的。然而，也有可能存在这种情况，即源跟随电路之间的瞬态特性不同。
另一方面，在附图1的情况下，由于需要在源跟随电路的外部提供一个电流而使电路配置比较复杂。特别是当布置多个源跟随电路的时候，其电路配置会更加复杂。在附图1的电流源126被布置一个而源跟随电路被布置多个的情况下，那么就不可能在所有的源跟随电路上同时进行设定运行。所以，运行定时是复杂的。否则，以与源跟随电路相同的数量来提供附图1的电流源126的情况下，电流源126将会理想地没有变化。
然而，在存在多个源跟随电路的情况下，即使该源跟随电路在特性上存在变化，在流经电流源电路的电流值中也不会变化。这是因为该电流值是由在源跟随电路外部提供的电流源126来确定的。从而，在这些源跟随电路之间，在稳态特性和瞬态特性中都没有变化。
利用本发明的这种方式，即使在晶体管之间发生了特性变化，但希望被输入诸如输入电位Vin或类似电位等信号电压的晶体管可以毫无例外地被输入一个由晶体管的门极-源极电压加上所述信号电压后的值。因而，有可能提供一种抑制晶体管之间特性变化效应的电路。
[实施方案2]
附图1、2A和2B的源跟随电路示出了具有n沟道放大器晶体管111和n沟道偏压晶体管112的配置。下面，在附图9中，该实施方案示出了一种配置有p沟道放大器晶体管132和p沟道偏压晶体管131的源跟随电路，下面对这种配置进行解释。需要注意的是，附图9的源跟随电路的运行与在实施方案1中解释的、附图1、2A和2B的源跟随电路的运行相类似，而因此在本实施方案中省略了解释。
在附图9中，131为一种p沟道偏压晶体管，而132为一种p沟道放大器晶体管。133和134为电容元件。同时，135、136、138-142为具有开关功能的元件，该元件优选地采用比如模拟开关的、由晶体管来配置的半导体元件。
146是一种能够流过恒定电流的参考恒流源。该参考恒流源146由诸如晶体管的半导体元件来进行配置。在本说明中，由一个晶体管配置的参考恒流源146将在实施方案6中的例子中进行解释。这可以便于参考。
143-145为电源线。电源线143被施加了电源电位Vdd1，而电源线144被施加了地电位Vss。电源线145被施加了电源电位Vdd2。顺便说一句，施加到电源线143上的电源电位Vdd1和施加到电源线145上的电源电位Vdd2可能具有相同的值或不同的值。然而施加到电源线145上的电源电位Vdd2需要被设定为能使参考恒流源146作为一个恒流源来正常运行的一个值。比如，当参考恒流源146使用晶体管的饱和区来配置电流源，那么就需要设定为一个能使该晶体管在饱和区运行的值。
尽管该实施方案示出了放大器晶体管132和偏压晶体管131为p沟道型的这种情况，但是本发明并不局限于此。也即，这两个晶体管可能极性不同以配置一个推挽电路。
偏压晶体管131具有通过开关136联接到电源线143的源极区和联接到开关135、138、142的漏极区。偏压晶体管131具有联接到电容元件133的一个端子上的门极。电容元件133的另一端子通过开关136联接到电源线143。电容元件133具有保持偏压晶体管131的门极-源极电压的作用。
放大器晶体管132具有联接到电源线144的漏极和联接到开关138、142的源极。放大器晶体管132具有联接到电容元件134的一个端子上的门极。电容元件134的另一端子通过开关142联接到放大器晶体管132的源极区。电容元件134具有保持放大器晶体管132的门极-源极电压的作用。
开关135、136、138-142根据输入信号来控制导通和不导通(通和断)。然而在附图9中，用于把信号输入到开关135、136、138-142的信号线或与之类似的东西没有示出，以简化解释。
在附图9的源跟随电路中，开关141具有用作输入端子的一个端子。通过该输入端子，输入电位Vin(信号电压)输入到电容元件134的一个端子上。同时，开关138具有用作输出端子的一个端子。放大器晶体管132的源极区的电位提供一个输出电位Vout。
尽管在附图1、2A和2B中所示出的电路是一种源跟随电路，但是没有提供用于输入偏压电位的输入端子。这是因为在电容元件114上已经保持了预定电荷，以使信号电流Idata通过晶体管131的门极-源极，其中该信号电流由参考恒流源126来确定。
由于本发明可以抑制偏压晶体管131和放大器晶体管132的特性变化效应，所以不需要把偏压晶体管131和放大器晶体管132设计为具有相同值的门极长度(L)和门极宽度(W)。即使发生变化也不会有问题。
尽管附图9中的这种联接是以电源线145、参考恒流源146和开关139这样的顺序，但是本发明并不局限于此。该联接通过把参考恒流源146和开关139的位置翻转，也可能是以电源线145、开关139和参考恒流源146这样的顺序。
同时，通过参照前述实施方案1以及附图7A和7B，该参考恒流源146可能布置在开关140和电源线144之间。另外，参考恒流源146可能布置在开关138和开关142之间。
附图8B示出了一种不具有偏压晶体管131、电容元件133和开关135的源跟随电路。附图8B的这种源跟随电路的运行与实施方案1中附图1、2A和2B的前述运行相类似，并从而在本实施方案中省略了解释。
在附图8B中，开关136、开关139和电流源146与附图1相类似地联接到电源电位Vdd。然而，如附图7A或7B中所示，开关136、开关139和电源146可能联接到另一电源线或元件，比如地电位Vss。附图25B作为一个例子示出了开关136、开关139和电流源146联接到地电位Vss的一种情况。
在此，附图8B示出了在不提供晶体管131的情况下的源跟随电路。然而，晶体管131在实质上是一种作为电流源在源跟随电路中提供一个偏压来运行的电路。所以，附图8B中的源跟随电路146可能作为电流源以替代晶体管131的位置来提供偏压来运行。也即，电流源146可能用作电流源在设定运行期间来设定晶体管132，并且作为电流源而在输出运行期间在该源跟随电路中提供偏压，而不是在设定运行期间起作用、在输出运行期间不起作用。在这种情况下，在设定运行和输出运行期间就不需要切换，从而就不需要开关136、139。在这种情况下的电路图在附图26B中示出。
在附图29中示出了一种由晶体管来实现附图26B的电流源146的情况下的电路图。附图29的源跟随电路的运行与实施方案1中附图27或28的前述运行相类似，并从而在本实施方案中省略了解释。
本实施方案可以合乎需要地与实施方案1相组合。
[实施方案3]
前述实施方案1、2A和2B已经解释了本发明所应用于的源跟随电路。然而，本发明可以应用于多种电路，包括差分放大器电路、检测放大器和运算放大器。本实施方案借助附图10至13解释了应用本发明的一种工作电路。
首先借助附图10解释一种本发明所涉及的差分放大器电路。附图10所对应的情况为：不仅配置有和附图1相类似的本地电路，还配置有参考恒流源268。该差分放大器电路实施运行是基于输入电位Vin1和输入电位Vin2的差值来输出一个输出电位Vout。
在附图10的差分放大器电路中，272、273为p沟道晶体管，而274、275和286为n沟道晶体管。276、277和278为电容元件。同时，开关265、266、278-284、288、502和503为具有开关功能的元件，这些元件优选地选用半导体元件，比如晶体管。这些半导体元件在极性上不受特别的限制。
268是一种能够流过恒定电流的参考恒流源。该参考恒流源268由诸如晶体管的半导体元件来配置。在本说明书中，由晶体管配置的参考恒流源将在实施方案6中的例子中进行解释。这可便于参考。
267、271和291为电源线。电源线271被供给了电源电位Vdd1，而电源线291被供给了地电位Vss。电源线267被供给了电源电位Vdd2。施加给电源线271的电源电位Vdd1和施加给电源线267的电源电位Vdd2可能为相同的值或不同的值。然而，施加给电源线267的电源电位Vdd2需要设定为能使参考恒流源268作为恒流源来正常运行的一个值。比如，当参考恒流源268使用晶体管的饱和区来配置电流源，那么就需要设定能使该晶体管在饱和区运行的一个值。
在附图10的差分放大器电路中，开关281具有一个用作输入端子的端子。输入电位Vin1输入到电容元件276的一个端子上。同时，开关284也具有一个用作输入端子的端子。输入电位Vin2输入到电容元件277的一个端子上。同样，晶体管275也具有一个用作输出端子的漏极区，如此使得晶体管275的漏极区的电位提供一个输出电位Vout。
晶体管272具有一个联接到电源线271的漏极区和一个通过开关502联接到晶体管274的漏极区的源极区。晶体管273具有一个联接到电源线271的漏极区和一个通过开关503联接到晶体管275的漏极区的源极区。晶体管272的门极和晶体管273的门极联接在一起。顺便说一句，在晶体管272和273的位置可能布置电阻。这是因为，在附图10所示的差分放大器电路中，272、273是作为电阻运行的所谓有效负载部分。所以，附图10的有效负载部分可能由如附图30中所示的常用电阻元件来配置。
晶体管274具有一个通过开关502和晶体管272联接到电源线271的漏极区，以及一个通过开关282联接到电容元件276的一个端子的源极区。晶体管274具有一个联接到电容元件276的另一端子的门极。电容元件276在执行设定运行时用于保持晶体管274的门极-源极电压。
晶体管275具有一个通过开关503和晶体管273联接到电源线272的漏极区，以及一个通过开关283联接到电容元件277的一个端子的源极区。晶体管275具有一个联接到电容元件277的另一端子的门极。电容元件277在实施设定运行时用于保持晶体管275的门极-源极电压。
晶体管286具有一个联接到晶体管274的源极区和晶体管275的源极区的漏极区。晶体管286具有一个联接到电容元件287的一个端子的源极区。晶体管286的门极联接到电容元件287另一端子上。电容元件287用于保持晶体管286的门极-源极电压。
在电容元件276、277和287上通过使用参考恒流源268来保持预定电荷。然而，不能在三个电容元件276、277和287上一齐保持预定电荷。所以，预充电的实施是受控制的，如此使得开关265和266中的一个导通。比如，当开关265导通，开关266就关断。那么就在电容元件277、287上保持预定电荷。类似地，开关265关断而开关266导通。那么就在电容元件276、287上保持预定电荷。
顺便说一句，通过使用参考恒流源268来在电容元件276、277和287上保持预定电荷期间的运行的解释与实施方案1的解释相类似，从而在本实施方案中省略了解释。
在电容元件276上保持预定电荷结束之后，输入电位Vin1输入到电容元件276的一个端子上。同样，在电容元件277上保持预定电荷结束之后，输入电位Vin2输入到电容元件277的一个端子上以进行输出运行。在这种情况下，该运行与实施方案1的运行相类似，并从而在本实施方案中省略了解释。
下面，通过借助附图31来对电路所应用于的差分放大器电路进行解释，其中通过使用由附图26和27中的本地电路所拥有的一个电流源来实施设定运行。
附图10采用由电流源268提供的电流来作为设定运行期间的电流。在附图31中，通过使用晶体管286来进行设定运行。晶体管286用作一种电流源，其中该电流源根据施加给该晶体管的门极的偏压Vb来确定电流的幅度。
下面描述该运行。首先，如附图32中所示，开关504、279、282导通，而除此之外的其他开关关断。从而，一个电流流向晶体管274，从而能够使晶体管274进行设定运行。下面，如附图33中所示，开关505、280、283导通，而除此之外的其他开关断开。从而，一个电流流向晶体管275，从而使晶体管275进行设定运行。这样，设定运行结束。最后，如附图34中所示，开关502、503、281、284导通，而其他开关断开。然后，进行正常的运行。
顺便说一句，通过在晶体管274的设定运行期间使开关502导通，可以省略开关504。
同时，在设定运行与正常运行(输出运行)之间，施加给晶体管286的门极的电压可能变化。通常，晶体管274和晶体管275在很多情况下在该差分放大器电路中具有几乎相同的电流值。所以，在实施设定运行的情况下，该设定运行优选地在接近于正常运行(输出运行)的条件下来进行。这提供了较高的精度。所以，通过调节施加给晶体管286的门极的电压，在设定运行期间优选地流过一个电流，其中该电流为正常运行(输出运行)的电流的一半。
最后，附图35示出了作为另一种具有类似效果的方法的、晶体管506与晶体管286并联布置情况下的一个电路图。晶体管506如期地具有和晶体管286相同的尺寸。在正常运行期间，晶体管506的门极被施加了与晶体管286的相同的电压。在设定运行期间，晶体管506不流过电流。
附图36示出了一个在一种情况下的、与附图35的电路相类似的电路图，该情况是指在正常运行与设定运行之间通过开关507来使电流的幅度变化。在设定运行期间，开关507关断，从而把电流减少到一半。在正常运行期间，开关507导通。这样可以在接近于实际运行状态的情况下来实施设定运行，从而增强了设定运行的效果。
接着，借助附图11来解释在构成附图10的差分放大器电路的晶体管具有相反的导通类型的情况。
在附图11的差分放大器中，参考数字272、273为n沟道晶体管，而参考数字274、275和286为p沟道晶体管。开关281具有一个作为输入端子的端子，以把一个输入电位Vin1输入给电容元件276的一个端子上。同样，开关284具有一个作为输入端子的端子，以把一个输入电位Vin2输入给电容元件277的一个端子上。晶体管275的源极区上的电位提供输出电位Vout。
顺便说一句，附图11的差分放大器电路在配置和运行上与附图10的差分放大器电路相类似，除了电源电位Vdd1施加给电源线291、电源电位Vdd2施加给电源线267以及地电位Vss施加给电源线271，从而省略了解释。
顺便说一句，附图10或11的差分放大器电路在布置参考恒流源268的位置上是不同的。本发明不限制布置参考恒流源268的位置，但是需要满足以下的条件。
在前文中已提到过，通过使用参考恒流源268、并在开关265和266的控制下在电容元件276、277、287上保持预定电荷。也即，当电容元件276在开关265和266的控制下保持预定电荷，那么就不需要使电容元件277和晶体管275流过电流。类似地，当电容元件277保持预定电荷，那么就不需要使电容276和晶体管274流过电流。
也即，需要设置参考恒流源268和开关265、266，以便使这两个电容元件276、277不能同时保持预定电荷。同样，也需要附加配置所需的开关。
考虑到以上的情况，参考恒流源268和开关265、266的布置位置并不局限于附图10或11中所示的点。比如，在附图11中，开关265可能布置在电源线271和晶体管272的源极区之间，而开关266可能布置在电源线271和晶体管273的源极区之间。同样开关265可能布置在晶体管272的漏极区与开关279之间，而开关266可能布置在晶体管273的漏极区和开关280之间。
下面，附图37示出了配置附图31的差分放大器电路的晶体管具有具有相反的导通型的情况。这在配置和运行上与附图31的差分放大器电路相类似，并因而这里省略了解释。
顺便说一句，在附图37中，电流源部分的电流值可以同样通过提供如附图35或36中的一种配置来进行控制。
尽管本实施方案示出了作为一种差分放大器电路的、附图10或11的电路，但是本发明并不局限于此。还可以通过适当地改变电压来作为输入电位Vin1和输入电位Vin2而输入，以把该电路用作另一种工作电路，比如检测放大器。
下面，借助附图12A、12B、13A和13B来对应用本发明的一种运算放大器进行解释。附图12A示出了运算放大器的电路符号，而附图12B示出了该运算放大器的电路配置。
要注意的是，有多种运算放大器电路配置。所以，在附图12A和12B中，作为最简单的情况描述了一种结合了源跟随电路的差分放大器电路。所以，所述的运算放大器电路配置并不局限于附图12A和12B。
该运算放大器通过输入电位Vin1和输入电位Vin2与输出电位Vout之间的关系来定义其特性。更明确地说，该运算放大器所具有的功能是把输入电位Vin1与输入电位Vin2之间的差值乘以放大倍数A，以输出输出电位Vout。
在附图12B所示的运算放大器中，开关281具有一个作为输入端子的端子，以把输入电位Vin1输入给电容元件276的一个端子上。开关284具有一个作为输入端子的端子，以把输入电位Vin2输入给电容元件277的一个端子上。晶体管292的源极区上的电位提供输出电位Vout。
在附图12B的电路中，305所示虚线围绕的区域具有与附图10的差分放大器电路相同的配置。而且，306所示虚线围绕的区域与附图1、2A和2B的源跟随电路相同。所以，对附图12B的运算放大器的详细配置省略了解释。
在附图12B中，电流源268由差分放大器电路305和源跟随电路306来共同使用。
所以，附图38A和38B示出了如下一种运算放大器，其中在虚线305所围绕的区域使用与附图31的差分放大器电路相同的配置，而在虚线306所围绕的区域使用与附图27的源跟随电路相同的配置。
同时，附图13A和13B示出了晶体管299是p沟道晶体管时的一种运算放大器。也即，这种情况与使用推挽电路的情况相对应。附图13B在配置上与附图12B的运算放大器相同，除了电容元件300的一个端子通过开关302、278联接到晶体管275的漏极区。因而，本实施方案省略了详细配置的解释。
附图39A和39B示出了在附图13B中虚线305所围绕的区域使用与附图31的差分放大器电路相同的配置的情况下的一种运算放大器。在附图39A和39B中，所述的源跟随电路部分作为一种推挽电路并因而没有偏压电流源。所以，差分放大器电路的电流源的电流用作源跟随电路(推挽电路)设定运行中所使用的电流。同样，晶体管286可联接到该推挽电路。
顺便说一句，本实施方案可以如期地与实施方案1或2相结合。
[实施方案4]
借助附图14A-14C和15，本实施方案解释了具有本发明所涉及的一种光电元件的半导体装置的配置和运行。
附图14A中所示的这种半导体装置具有一个像素区702，其中该像素区具有多个以矩阵形式布置在基片701上的像素。在像素区702周围，具有一个信号线驱动电路703和第一至第四扫描线驱动电路704-707。尽管附图14A的半导体装置具有信号线驱动电路703和第一至第四扫描线驱动电路704-707，但本发明并不局限于此，也即，信号线驱动电路和扫描线驱动电路以根据像素配置确定的数量任意布置。同样，信号通过FPC708从外部供给信号线驱动电路703和第一至第四扫描线驱动电路704-707。然而，本发明并不局限于此，但该电路而不是该像素区可能使用一种IC来从外部提供信号。
首先借助附图14B来解释第一扫描线启动电路704和第二扫描线驱动电路705的配置。第三扫描线驱动电路706和第四扫描线驱动电路707与附图14B的图一致，并从而没有示出。
第一扫描线驱动电路704具有一个移位寄存器709和一个缓冲器710。第二扫描线驱动电路705具有一个移位寄存器711和一个缓冲器712。简要解释一下该种运行，移位寄存器709、711根据时钟信号(G-CLK)、启动脉冲(SP)和时钟翻转信号(G-CLKb)来顺序地输出采样脉冲。然后，由缓冲器710、712放大的脉冲输入给扫描线，并且逐行地被置为选择状态。
顺便说一句，形成这种配置使得一种电平移位器布置在移位寄存器709与缓冲器710之间或者移位寄存器711与缓冲器712之间。布置电平移位器电路可以增加电压幅度。
下面借助附图14C来解释信号线驱动电路703的配置。
信号线驱动电路703具有一个信号输出线驱动电路715、一个采样保持电路716、一个偏压电路714和一个放大器电路717。该偏压电路714与每个像素的放大器晶体管一起成对地构成一个源跟随电路。采样保持电路716具有临时保存信号、进行模数变换和降低噪声的作用。信号输出线驱动电路715具有信号输出功能，来顺序输出临时存储的信号。放大器电路717具有一个用来对输出自采样保持电路716和信号输出线驱动电路715的信号进行放大的电路。顺便说一句，在不需要信号放大的地方可能就不布置放大器电路717。
借助附图15，将对位于像素区702第i列和第j行的像素电路713以及第i列周围的偏压电路714的配置及运行进行解释。
首先解释位于第i列和第j行的像素电路713以及第i列周围的偏压电路714的配置。
附图15的像素具有第一至第四扫描线Ga(j)-Gd(j)、一个信号线S(i)和一个电源线V(i)，还具有一个n沟道晶体管255、一个光电变换器元件257和开关250-254。
尽管在本实施方案中晶体管255为n沟道型的，但是本发明并不局限于此，也即，它可以是p沟道型的。然而，由于晶体管255和晶体管260构成一个源跟随电路，所以这两个晶体管优选地具有相同的极性。
开关250-254是具有开关功能的半导体元件，其中该元件优选地采用晶体管。开关251和252根据从第一扫描线Ga(j)输入的信号来控制通断。开关250根据从第二扫描线Gb(j)输入的信号来控制通断。开关253根据从第三扫描线Gc(j)输入的信号来控制通断。开关254根据从第四扫描线Gd(j)输入的信号来控制通断。
晶体管255具有源极区和漏极区，其中一个联接到电源线V(i)而另一个通过开关250联接到信号线S(i)。晶体管255具有一个联接到电容元件256的一个端子上的门极。电容元件256的另一端子通过开关253联接到光电变换器元件257的一个端子上。光电变换器元件257的另一端子联接到电源线258。电源线258被施加了地电位Vss。电容元件256具有在实施设定运行期间保持晶体管255的门极-源极电压的作用。
偏压晶体管714具有一个晶体管260、一个电容元件261和一个开关259。晶体管260具有一个联接到电源线264的源极区和一个联接到信号线S(i)的漏极区。电源线264被施加了地电位Vss。晶体管260具有一个联接到电容元件261的一个端子上的门极。电容元件261的另一端子联接到电源线264。电容元件261具有在进行设定运行期间保持晶体管260的门极-源极电压的作用。
247是一个能够流过一个恒定电流的参考恒流源。参考恒流源247由诸如晶体管的半导体来配置。在本说明中，由一个晶体管配置的参考恒流源247将在实施方案6的一个例子中进行解释。这可方便地进行参考。
电源线V(i)通过开关248与电源线245联接，并且通过开关249与参考恒流源247联接。电源线245被施加了电源电位Vdd1，而电源线246被施加了电源电位Vdd2。施加给电源线245的电源电位Vdd1和施加给电源线246的电源电位Vdd2可能具有相同的值或不同的值。然而，施加给电源线246的电源电位Vdd2需要设定为能够使参考恒流源247作为恒流源来正常运行的一个值。比如，当参考恒流源使用晶体管的饱和区来配置电流源，那么就需要设定为使该晶体管在饱和区运行的一个值。
参考恒流源247可能与一个信号线驱动电路集成在一个基片上。否则，通过使用IC或类似的东西来输入一个恒定的电流来作为基片外部的参考电流。
开关248、249和参考恒流源247的布置位置并不局限于附图15中所示的点。考虑到前述的实施方案1-3，可能布置在不同的位置，比如，可能合并到像素713中。
在附图15中，由虚线719所围绕的区域和由虚线714围绕的区域对应于一个源跟随电路。
下面简要解释位于第i列和第j行的像素电路713以及第i列周围的偏压电路714的运行。
首先，像素713的开关249-252和偏压电路714的开关259变为导通状态。除上述开关之外的其他开关断开。由此，参考恒流源247中设定的信号电流Idata通过开关249、252、251，然后是开关250以及还有开关259流向电源线264。
随即电流开始流动，而电容元件256、261上没有充电。所以，晶体管255、260为断开。
然后，在电容元件256、261上逐渐开始充电，来在电容元件256、261的两个电极之间形成电位差。当电容元件256、261的两个电极之间的电位差达到晶体管255、260的阈值电压时，晶体管255、266导通。
然后，在电容元件256上继续充电，如此使得晶体管255的门极-源极电压变成一个能够流过预定信号电流Idata的电压。同样，在电容元件261上继续充电，如此使得晶体管260的门极-源极电压变成一个能够流过预定信号电流Idata的电压。
在电容元件256、261结束充电进入稳态之后，开关251、252、259关断。开关249、250保持为导通。除上述开关之外的其他开关全部为断开。这时，由参考恒流源247所设定的信号电流Idata流过晶体管255的漏极-源极区，并且还流过晶体管260的漏极-源极区。
接着，在该状态中，像素713的开关248、250和253导通，而除此之外的其他开关关断。
由此，信号从光电变换器元件257通过电容元件256输入到晶体管255的门极。
这时，来自光电变换器元件257的信号在加上电容元件256上所保持的电压后的一个值输入到晶体管255的门极。也即，输入到晶体管255门极的信号是要输入该晶体管门极的信号加上电容元件256上所保持的电压。所以，它能抑制晶体管的特性变化效应。
然后，晶体管255的源极区上的电位成为输出电位Vout。输出电位Vout作为一个已经被光电变换器元件257读入的一个信号而通过开关250输出到信号线S(i)上。
接着，开关254导通而除此之外的其他开关断开，以对光电变换器元件257初始化。更明确地说，光电变换器元件257上所保持的充电能够通过开关254流向电源线V(i)，如此使得光电变换器元件257的n沟道端子上的电位等于电源线258上的电位。从此开始，上述运行开始重复。
具有上述配置的半导体装置能够抑制晶体管特性变化效应。
本发明可以如期地与实施方案1-3相结合。
[实施方案5]
本实施方案借助附图16至19解释了与实施方案3和4不同的、本发明所涉及的电路的一个例子。
在附图16A中，310是附图1、2A和2B的源跟随电路。源跟随电路310的电路配置和运行与附图1、2A和2B的相类似，而在本实施方案中省略了解释。
如前所述，源跟随电路310的运行粗略地划分为设定运行和输出运行。顺便说一句，设定运行是一种用于在电容元件上保持预定电荷的运行，该运行对应于附图1和2A中的运行。同样，输出运行是一种输入一个输入电位Vin来产生一个输出电位Vout的运行，该运行对应于附图2B的运行。
在源跟随电路310中，端子a对应于输入端子，而端子b对应于输出端子。开关127、116、118根据从端子c输入的信号来进行控制。开关115、117、120根据从端子d输入的信号来进行控制。开关128根据从端子e输入的信号来进行控制。
在具有源跟随电路310的一种电路的设计中，如附图16B所示，优选地至少布置两个源跟随电路315、316。源跟随电路315、316中的一个优选地实施设定运行，而另一个实施输出运行。由于可以同时实施两种运行，所以就不需要无效时间，也没有无效运行。从而电路可以高速有效地运行。
在仅仅布置一个源跟随电路的情况下，输出运行在设定运行期间是无效的。这导致产生了无效时间。
顺便说一句，设定运行和输出运行在源跟随电路315、316中不是同时有效的。所以，不需要在每个源跟随电路315、316中布置一个电流源126。同样，一个电流源126可以由源跟随电路315、316来共同使用。
比如，在把源跟随电路用于信号线驱动电路的设计中，在每个信号线上优选地布置了至少两个源跟随电路。在把源跟随电路用于扫描线驱动电路的设计中，在每个扫描线上优选地布置了至少两个源跟随电路。在把源跟随电路用于像素的设计中，在每个像素上优选地布置了至少两个源跟随电路。
在附图16B中，311-314为开关。当开关311、312导通时，开关313、314为断开。当开关311、312为断开时，开关313、314为导通。以这种方式，在这两个源跟随电路315、316中，一个用于实施设定运行，而另一个用于实施输出运行。顺便说一句，通过控制源跟随电路310所拥有的开关116、118，而不用布置开关311-314，就可能对这两个源跟随电路315、316进行控制。
尽管在本实施方案中，虚线315、316所围绕的区域假定对应于源跟随电路，但是，本发明并不局限于此，也即，可能采用附图10-13中所示的差分放大器电路、运算放大器等或者其他类似的器件。
本实施方案借助附图17至19，解释了根据每个信号线布置有至少两个源跟随电路的一种信号线驱动电路的配置和运行。
附图17示出了一种信号线驱动电路。该信号线驱动电路具有一个移位寄存器321、一个第一锁定电路322、一个第二锁定电路323、一个D/A变换器电路324和一个信号放大器电路325。
顺便说一句，在第一锁定电路322或第二锁定电路323是一种能够存储模拟数据的电路的情况下，D/A变换器电路324在很多情况下可以省略。在输出到信号线的数据为比特值，也即数字量时，D/A变换器电路324在很多情况下可以省略。同时，D/A变换器电路324在某一情况下内含了一种迦玛校正电路。以这种方式，信号线驱动电路并不局限于附图17的配置。
简要解释一下该运行，移位寄存器321配置为使用多列触发电路(FF)或类似物来输入一个输入脉冲信号(S-CLK)、一个启动脉冲(S-SP)和一个时钟翻转信号(S-CLKb)。采样脉冲可以根据这些信号的时序来顺序输出。
从移位寄存器321输出的采样脉冲输入到第一锁定电路322中。该第一锁定电路322被输入了一种视频信号，以根据采样脉冲的输入时序把该视频信号保持在每一列上。
在第一锁定电路322中，当至最后一列的视频信号保持结束之后，在水平消隐期间，一个锁定信号输入到第二锁定电路323中。从而，保持在第一锁定电路322上的视频信号一次传输到第二锁定电路323中。然后，保持在第二锁定电路323上的视频信号以一行的数量一齐输入到D/A变换器电路324。自D/A变换器电路324输入的信号输入给信号放大器电路325。
当保持在第二锁定电路323上的视频信号输入D/A变换器电路324时，移位寄存器321再次输出一个采样脉冲。从此开始重复该运行。
下面借助附图18对第i列至第(i+2)列、或三个信号线处的信号放大器电路325的配置进行解释。
信号放大器电路325在每一列上都具有两个源跟随电路315、316。每个源跟随电路315、316都具有五个端子，也即，端子a至端子e。端子a对应于源跟随电路315、316的输入端子，而端子b对应于源跟随电路315、316的输出端子。同时，开关127、116、118根据从端子c输入的信号来进行控制，而开关115、117、120根据从端子d输入的信号来进行控制。两外，开关128根据从端子e输入的信号来进行控制。
在附图18所示的信号放大器电路325中，在两个信号线-也即信号线326和阈值信号线327-与源跟随电路315、316之间布置了一个逻辑运算器。329是反相器，330是与门，331和332是反相器，而333是与门。输入给端子c至端子e的或者是从设定信号线327输出的信号，或者是从逻辑运算器的输出端子输出的信号。
下面借助附图19，对从两个信号线-也即设定信号线326和阈值信号线327-输出的信号和通过源跟随电路315、316的端子c至端子e输入给开关的信号进行解释。
需要注意的是，信号通过端子c至端子e所要输入的开关在输入高信号时导通，而在输入低信号时关断。
如附图19中所示，信号通过两个信号线，也即设定信号线326和阈值信号线328来输入。而且，从设定信号线326输出的信号没有变化地输入源跟随电路315的端子c。从与门330的输出端子输出的信号输入给端子d，而从反相器331的输出端子输出的信号输入给端子e。通过这样，源跟随电路315能够为设定运行和输出运行中的任一种运行来进行控制。
同样，从反相器332的输出端子输出的信号输入给源跟随电路316的端子c上。从与门333的输出端子输出的信号输入给端子d，而从设定信号线326输出的信号没有变化地输入给端子e。通过这样，源跟随电路316能够为设定运行和输出运行中的任一种运行来进行控制。
顺便说一句，在附图16A和16B中，电流源126布置在每个源跟随电路中。所以，希望从布置在信号线驱动电路中的多个电流源126中流出的电流值没有发生变化。为此，通过给每个电流源126实施设定运行，使得电流值中不能发生变化。这种技术在日本专利申请号2002-287997、2002-288104、2002-28043、2002-287921、2002-287948等中进行了描述。所以，通过把该技术应用于本发明，布置在信号线驱动电路中的多个电流源126之间的特性变化能够得到校正。
到目前为止，在附图16A、16B、18和19中已经描述了把布置有电流源的源跟随电路以及附图1中所示的本地电路一起使用的情况。下面示出了使用一种如在附图27或29中所示的源跟随电路的例子。
在附图40中，示出了与附图16A相对应的电路图。与附图18相对应的电路图在附图41中示出，而对应于附图19的电路图在附图42中示出。其运行等与前述的那些相类似，从而被省略。与附图16、18和19的情况相比较，在附图16A中布置了电流源126，而在附图40中没有布置。所以，电路布置能够容易地在狭窄的面积内进行布局。同时，如上所述，附图16A如期地还具有一种辅助电路，以便在电流源126之间的电流值中不产生变化。然而，这在附图40的电路中不是必需的。所以，电路布置能够容易地在狭窄的面积内进行布局。另外，提供驱动时序也比较容易。
顺便说一句，信号线驱动电路在很多情况下具有多个像素联接在它的每个信号线的末端。在很多情况下，像素根据从信号线输入的电压来改变其状态。比如这可能是LCD或有机EL。此外，多个元件能够联接在一起。
本实施方案能够如期地与实施方案1-4相结合。
[实施方案6]
本发明的前述电路或半导体与能够流过恒定电流的参考恒流源布置在一起，以通过参考恒流源来实施设定运行。该参考恒流源由诸如晶体管的半导体元件来进行配置。所以，本实施方案借助附图20-23对配置了一个晶体管和一个电容元件的参考恒流源的配置进行解释。
首先借助附图20A和20B来解释参考恒流源的概况。在附图20A中，401是一种参考恒流源。该参考恒流源401具有一个端子A、一个端子B和一个端子C。端子A被输入了设定信号。端子B被供给了来自电流供给线405的一个电流。通过端子C，由参考恒流源401设定的电流供给外部。也即，参考恒流源401在输入给端子A的设定信号的控制下，在端子B处提供了一个电流，以便通过端子C来提供一个电流。
在附图20B中，404是一个参考恒流源。参考恒流源404具有多个参考恒流源。这里假定有两个参考恒流源402、403。参考恒流源402、403具有端子A-D。端子A被输入了设定信号。端子B被供给了来自电流供给线405的一个电流。由参考恒流源401所设定的一个电流通过端子C供给外部。端子D被输入了由控制线406输出的控制信号402。也即，参考恒流源402、403受控于在端子A输入的设定信号和端子D输入的控制信号，并且在端子B上被供给了一个电流以在端子C上提供一个电流。
下面借助附图21A-21F和22A-22E来对附图20A的参考恒流源401的配置进行解释。
在附图21A-21F中所示出的每个电路都对应于参考恒流源401。
在附图21A和21B中，具有开关54-56、一个n沟道晶体管52和一个用于在设定运行期间保持晶体管52的门极-源极电压的电容元件53的所述电路对应于参考恒流源401。附图21A和21B的电路具有相同的电路元件，但是电路元件的联接关系不相同。
在附图21C中，具有开关74、75、n沟道晶体管72、76和一个用于在设定运行期间保持晶体管72的门极-源极电压的电容元件73的所述电路对应于参考恒流源401。
在附图21D-21F中，具有开关68、70、n沟道晶体管65、66和一个用于在设定运行期间保持晶体管65、66的门极-源极电压的电容元件67的所述电路对应于参考恒流源401。附图21D-21F的电路具有相同的电路元件，但是电路元件的联接关系不相同。
接着，简要解释一下附图12A和21B的参考恒流源401以及附图21D-21F的参考恒流源401的运行。附图21C的参考恒流源401的运行与附图21A和21B的运行相类似，因而在本实施方案中省略了解释。
首先解释附图21A和21B的参考恒流源401的运行。在附图21A和21B的电路中，开关54、55根据通过端子A输入的信号来导通。这时，开关56为断开。从而，由电流供给线405通过端子B来提供一个电流，由此在电容元件53上保持预定电荷。
然后，开关54、55断开。这时，由于在电容元件53上保持了预定电荷，所以晶体管52能够流过信号电流Idata幅度的电流。
然后，开关54、55保持断开状态，并且开关56导通。由此，在端子C上流过一个预定电流。这时，由于晶体管52的门极-源极电压保持于预定门极-源极电压，所以与信号电流Idata相同的漏极电流流过晶体管52的漏极区。
顺便说一句，在附图21A和21B的电路的情况下，不可能同时实施在电容元件53上保持预定电荷的运行和流过预定电流的运行。所以，在电容元件53上保持预定电荷的时序和流过预定电流的时序是通过开关54-56来进行控制。
下面解释一下附图21D-21F的参考恒流源401的运行。在附图21D-21F的电路中，开关68、70根据通过端子A输入的信号来导通。由此，从电流供给线405通过端子B供给了一个电流，来在电容元件67上存储预定充电。这时，由于晶体管65的门极与晶体管66的门极相联接，所以晶体管65和66的门极-源极电压由电容元件67来保持。
接着，开关68、70断开。这时，由于在电容元件67上保持了预定电荷，所以晶体管65、66能够流过信号电流Idata幅度的电流。也即由于晶体管66的门极-源极电压由电容元件67而保持于预定门极-源极电压，所以与信号电流Idata相同的漏极电流流过晶体管66的漏极区。
顺便说一句，在附图21D-21F的电路的情况下，不能同时实施用于在电容元件67上进行预定充电的运行和用于流过预定电流的运行。
同时，在附图21D-21F的电路情况下，晶体管65、66的尺寸是很重要的。如果晶体管65和晶体管66具有相同的尺寸，那么流过端子C的电流与从电流供给线405所供给的电流值相同。另一方面，如果晶体管65和晶体管66尺寸不同，也即，如果晶体管65和晶体管66在W(门极宽度)/L(门极长度)的值不同，那么从电流供给线405所供给的电流值与流过端子C的电流值是不同的。这种差别依赖于相关晶体管的W/L值。
顺便说一句，在附图21A-21F的电路中，一个电流从端子C流向地电位Vss。附图22示出了晶体管52、65、66具有p沟道型极性的、其中一个电流从端子C流向地电位Vss的情况下的一种电路配置。
顺便说一句，电流的方向并不局限于如附图21A-21F和22A-22E所示的从端子C至地电位Vss。如果附图21A-21F的电路的地电位Vss处于电源电位Vdd，并且具有p沟道型的晶体管52、65、66、72，那么电流从电源电位Vdd流向端子C。同时，在附图22的电路中，如果地电位Vss处在电源电位Vdd上，并且晶体管52、65、66是n沟道型的，那么电流从电源电位Vdd流向端子C。
下面结合附图23A和23B解释附图20B的参考恒流源402、403。在附图21A或21B的电路的情况中，前文已经提到过，在电容元件上保持预定电荷和流过一个预定电流不可能同时运行。所以，如附图20B所示，优选地布置了多个参考恒流源，其中一个参考恒流源用于在电容元件上保持预定电荷，而另一参考恒流源用于流过一个预定电流。也即，附图20B的参考恒流源402、403优选地采用附图21A或21B的电路。
在附图23A中，具有开关84-89、n沟道晶体管82和用于在设定运行期间保持晶体管的门极-源极电压的电容元件83的电路对应于参考恒流源402或403。附图23A的电路是附图21A或21B的电路。
在附图23B中，具有开关94-97、晶体管92、98和用于在设定运行期间保持晶体管92的门极-源极电压的电容元件93的电路对应于参考恒流源402或403。附图23B的电路是附图21C的电路。
顺便说一句，附图23A或23B的电路的运行与附图21A或21B的电路的运行相类似，因而在本实施方案中省略了解释。
本实施方案可以如期地与实施方案1-5相结合。
[实施方案7]
采用本发明电路的电子设备包括视频相机、数字相机、眼镜型显示器(头盔显示器)、导航系统、音频播放设备(汽车音响单元、音频元件等)、笔记本个人计算机、游戏设备、PDA(移动计算机、蜂窝电话、袖珍游戏机或电子书)、和具有记录介质的图像播放设备(明确地说，用于播放比如数字多用途光盘(DVD)的记录介质并且具有一个显示器来显示其中的图像的设备)。附图4A-4H示出了这些电子设备的详细例子。
附图4A是一种发光设备，其中该设备包括一个外壳3001、一个支撑底座3002、一个显示部分3003、一个扬声器部分3004和一个视频输入端子3005。本发明可以用于配置显示部分3003的电路中。同样，附图4A的发光设备可以由本发明来实现。由于发光设备是自发光型的，所以不需要背景光。从而，该显示部分可以造得比液晶显示屏的厚度小。顺便说一句，该发光设备包括用于为个人计算机显示所有信息、TV广播接收、显示广告等的一种显示屏。
附图4B是一种数字静态摄像机，它包括一个主体3101、一个显示部分3102、一个图像接收部分3103、一个操作键盘3104、一个外部联接口3105和一个快门3106。本发明可以应用于配置所述显示部分3102的电路中。同样，附图4B的数字静态摄像机可以由本发明来实现。
附图4C是一种笔记本个人计算机，它包含一个主体3201、一个外壳3202、一个显示部分3203、一个键盘3204、一个外部联接口3205和一个触摸鼠标3206。本发明可以应用于配置所述显示部分3203的电路中。同样，附图3C的发光装置可以由本发明来实现。
附图4D是一种移动计算机，它包括一个主体3301、一个显示部分3302、一个开关3303、一个操作键盘3304和一个红外线接口3305。本发明可以应用于配置所述显示部分3302的电路中。同样，附图4D的移动计算机可以由本发明来实现。
附图4E是一种具有记录介质的袖珍图像播放设备(明确地说，DVD播放设备)，它包括一个主体3401、一个外壳3402、一个显示部分A3403、一个显示部分B3404、一个记录介质(DVD等)读出部分3405、一个操作键盘3406和一个扬声器部分3407。所述显示部分A3403主要用来显示图像信息，而所述显示部分B3404主要用于显示字符信息。本发明可以应用于配置所述显示部分A和B3403、3404的电路中。顺便说一句，具有记录介质的所述图像播放设备包括家用游戏设备。同样，附图4E的DVD播放设备可以由本发明来实现。
附图4F是一种眼镜型显示器(头盔显示器)，它包括一个主体3501、一个显示部分3502和一个镜腿部分3503。本发明可以应用于配置所述显示部分3502的电路中。同样，附图4F的眼镜型显示器可以由本发明来实现。
附图4G是一种视频摄像机，它包括一个主体3601、一个显示部分3602、一个外壳3603、一个外部联接口3604、一个遥控接收部分3605、一个图像接收部分3606、一个电池3607、一个声音输入部分3608、一个操作键盘3609和一个视窗3610。本发明可以应用于配置所述显示部分3602的电路中。同样，附图4G的视频摄像机可以由本发明来实现。
附图4H是一种蜂窝电话，它包括一个主体3701、一个外壳3702、一个显示部分3703、一个声音输入部分3704、一个声音输出部分3705、一个操作键盘3706、一个外部联接口3707和一个天线3708。本发明可以应用于配置所述显示部分3703的电路中。顺便说一句，该显示部分3703可以通过在黑背景上显示白字符来减少蜂窝电话的电流消耗。同样，附图4H的蜂窝电话可以由本发明来实现。
顺便说一句，如果将来发光材料会增加发光亮度，那么包含输出图像信息的光就能够通过透镜等来进行放大和投影而被用在正投影机或背投影机上。
同时，关于上述的电子设备，对通过诸如因特网或CATV(有线电视)的电子通信线路所传输的信息进行显示的情况开始增多。显示移动图像信息的机会尤其增多。由于发光材料具有非常快的响应速度，所以所述的发光装置优选地用于显示移动图像。
同时，期望所述的发光装置对信息进行显示，如此使得发光面积减少到尽可能小的程度，其原因在于发光面积消耗电能。因此，在把发光装置用于个人数字助理以及特别是蜂窝电话或音响播放设备的显示部分的情况下-其中主要是显示字符信息，期望实施驱动使得字符信息由发光部分构成，而把不发光部分作为背景来提供。
如上所述，具有尤其广阔的应用范围的本发明能够应用于每个领域的电子设备上。同样，该实施方案的所述电子设备能够使用实施方案1-6中所示的所述电路和半导体装置的任意配置。
为了使一个特定的晶体管流过一个与参考恒流源中所设定的信号电流相同的电流，可能对所述晶体管的门极-源极电压进行设定。在本发明中，能够由联接到所述晶体管的电容通过保持该晶体管的门极-源极电压来进行设定。通过利用保持在电容元件上的电压，能够抑制晶体管的特性变化效应。
对保持在电容元件上的电压进行利用的方式可以采用以下所示的方式。保持在电容元件上的电压保持不变，一个信号电压(也即视频信号电压)输入到该电容元件的一个端子上。如果这样，那么所述晶体管的门极被输入了一个电压，其中该电压是保持在电容元件上的电压与信号电压相加之和。因此，晶体管的门极输入了如下一个值，该值等于保持在电容元件上的电压加上信号电压。也即，在本发明中，即使当晶体管之间发生了特性变化，要输入信号电压的晶体管也会被输入每个晶体管所联接的电容元件上所保持的电压与该信号电压相加的一个值。所以，能够提供一种电路来抑制晶体管之间的特性变化效应。

Claims (29)

1.用于根据输入端子上输入的一个输入电位来在输出端子上输出一个输出电位的一种电路，该电路包括：
用于把从恒流源供给的电流转变成电压的一个电容元件；
用于根据转变的电压来提供一个电流的一个晶体管；
联接在所述输入端子与所述晶体管的门极之间的一个第一开关；
联接在所述晶体管的源极与所述输出端子之间一个第二开关，
其中所述电容元件联接在所述晶体管的门极与源极之间。
2、如权利要求1所述的电路，其中所述输入电压是由一个光电变换器元件所提供的一个信号的电位。
3.如权利要求1所述的电路，其中在所述晶体管的源极和漏极之间流过的电流与所述恒流源提供的电流的值相等。
4.如权利要求1所述的电路，其中所述电路从源跟随电路、差分放大器、运算放大器和放大器电路中选择其一来进行配置。
5.用于根据输入端子上输入的一个输入电位来在输出端子上输出一个输出电位的一种电路，该电路包括：
用于把从恒流源供给的电流转变成电压的第一和第二电容元件；
用于根据转变的电压来提供一个电流的、并且串联的第一和第二晶体管；
联接在所述输入端子与所述第一晶体管的门极之间的一个第一开关；
联接在所述第一晶体管的源极与所述输出端子之间一个第二开关，
其中所述第一电容元件联接在所述第一晶体管的门极与源极之间，而第二电容元件联接在所述第二晶体管的门极与源极之间。
6.如权利要求5所述的电路，其中所述输入电压是由一种光电变换器元件提供的信号的电位。
7.如权利要求5所述的电路，其中在所述第一和第二晶体管的源极和漏极之间流过的电流与所述恒流源提供的电流的值相等。
8.如权利要求5所述的电路，其中所述第一和第二晶体管是相同导通类型的。
9.如权利要求5所述的电路，其中所述电路从源跟随电路、差分放大器、运算放大器和放大器电路中选择其一来进行配置。
10.用于根据输入端子上输入的一个输入电位来在输出端子上输出一个输出电位的一种电路，该电路包括：
布置在第一和第二电源线之间的并且串联的第一和第二晶体管；
用于把一个电流变换为一个电压的一个电容元件，其中该电流通过把一个偏压电位输入到所述第二晶体管的门极上而产生，并且在所述第一和第二电源线之间流过；
联接在所述输入端子与所述第一晶体管的门极之间的第一开关；
联接在所述第一晶体管的源极与所述输出端子之间的第二开关，
其中在所述第一晶体管的源极和漏极之间流过一个电流，其值是由所述电容元件的两个电极之间所保持的电荷来决定的。
11、如权利要求10所述的电路，其中所述输入电压是由一种光电变换器元件提供的信号的电位。
12.如权利要求10所述的电路，其中所述第一和第二晶体管是相同导通类型的。
13.如权利要求10所述的电路，其中所述电路从源跟随电路、差分放大器、运算放大器和放大器电路中选择其一来进行配置。
14.一种显示装置，其包括：
用于根据在输入端子上输入的一个输入电位来在输出端子上输出一个输出电位的一个驱动电路；
用于把一个从恒流源供给的电流变换为一个电压的一个电容元件；
用于根据经过变换的电压来提供一个电流的一个晶体管；
联接在所述输入端子与所述晶体管的门极之间的第一开关；
联接在所述晶体管的源极与所述输出端子之间第二开关，
其中所述电容元件联接在所述晶体管的门极与源极之间。
15.如权利要求14所述的显示装置，其中所述输入电压是由一种光电变换器元件提供的信号的电位。
16.如权利要求14所述的显示装置，其中在所述晶体管的源极和漏极之间流过的电流与所述恒流源提供的电流的值相等。
17.如权利要求14所述的显示装置，其中所述驱动电路从源跟随电路、差分放大器、运算放大器和放大器电路中选择其一来进行配置。
18.如权利要求14所述的显示装置，其中所述显示装置应用于取自下述设备组的一种电子设备中，该设备组包括：视频摄像机、数字摄像机、眼镜型显示器、导航系统、音频播放设备、笔记本个人计算机、游戏设备、个人数字助理和图像播放设备。
19.一种显示装置，其包括：
用于根据在输入端子上输入的一个输入电位来在输出端子上输出一个输出电位的一个驱动电路；
用于把一个从恒流源供给的电流变换为一个电压的第一和第二电容元件；
用于根据经过变换的电压来提供一个电流的并且串联的第一和第二晶体管；
联接在所述输入端子与所述第一晶体管的门极之间的第一开关；
联接在所述第一晶体管的源极与所述输出端子之间的第二开关，
其中所述第一电容元件联接在所述第一晶体管的门极与源极之间，而所述第二电容元件联接在所述第二晶体管的门极与源极之间。
20.如权利要求19所述的显示装置，其中所述输入电压是由一种光电变换器元件提供的信号的电位。
21.如权利要求19所述的显示装置，其中在所述第一和第二晶体管的源极和漏极之间流过的电流与所述恒流源提供的电流的值相等。
22.如权利要求19所述的显示装置，其中所述第一和第二晶体管是相同导通型的。
23.如权利要求19所述的显示装置，其中所述驱动电路从源跟随电路、差分放大器、运算放大器和放大器电路中选择其一来进行配置。
24.如权利要求19所述的显示装置，其中所述显示装置应用于取自下述设备组的一种电子设备中，该设备组包括：视频摄像机、数字摄像机、眼镜型显示器、导航系统、音频播放设备、笔记本个人计算机、游戏设备、个人数字助理和图像播放设备。
25.一种显示装置，其包括：
用于根据在输入端子上输入的一个输入电位来在输出端子上输出一个输出电位的一个驱动电路；
布置在第一和第二电源线之间并且串联的第一和第二晶体管；
用于把一个电流变换为一个电压的一个电容元件，其中该电流通过把一个偏压电位输入到所述第二晶体管的门极上而产生，并且在所述第一和第二电源线之间流过；
联接在所述输入端子与所述第一晶体管的门极之间的第一开关；
联接在所述第一晶体管的源极与所述输出端子之间的第二开关，
其中在所述第一晶体管的源极和漏极之间流过一个电流，其值是由所述电容元件的两个电极之间所保持的电荷来决定的。
26.如权利要求25所述的显示装置，其中所述输入电压是由一种光电变换器元件提供的信号的电位。
27.如权利要求25所述的显示装置，其中所述第一和第二晶体管是相同导通型的。
28.如权利要求25所述的显示装置，其中所述驱动电路从源跟随电路、差分放大器、运算放大器和放大器电路中选择其一来进行配置。
29.如权利要求25所述的显示装置，其中所述显示装置应用于取自下述设备组的一种电子设备中，该设备组包括：视频摄像机、数字摄像机、眼镜型显示器、导航系统、音频播放设备、笔记本个人计算机、游戏设备、个人数字助理和图像播放设备。
CNB031007953A 2002-01-17 2003-01-17 电路 Expired - Fee Related CN100377494C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP9221/2002 2002-01-17
JP2002009221 2002-01-17
JP9221/02 2002-01-17
JP305552/02 2002-10-21
JP2002305552A JP2003283271A (ja) 2002-01-17 2002-10-21 電気回路
JP305552/2002 2002-10-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008100037462A Division CN101257284B (zh) 2002-01-17 2003-01-17 半导体器件

Publications (2)

Publication Number Publication Date
CN1433144A true CN1433144A (zh) 2003-07-30
CN100377494C CN100377494C (zh) 2008-03-26

Family

ID=26625559

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031007953A Expired - Fee Related CN100377494C (zh) 2002-01-17 2003-01-17 电路

Country Status (7)

Country Link
US (6) US7123250B2 (zh)
EP (2) EP2259268A3 (zh)
JP (1) JP2003283271A (zh)
KR (2) KR100975826B1 (zh)
CN (1) CN100377494C (zh)
SG (1) SG112868A1 (zh)
TW (1) TWI256537B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141220A (zh) * 2015-10-30 2018-06-08 索尼半导体解决方案公司 状态机控制的mos线性电阻器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851853A (en) * 1985-12-17 1989-07-25 Signatron, Inc. Signal source distortion compensator
US6927618B2 (en) 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
TWI277290B (en) * 2002-01-17 2007-03-21 Semiconductor Energy Lab Electric circuit
US6958651B2 (en) * 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
JP4009214B2 (ja) * 2003-03-14 2007-11-14 松下電器産業株式会社 電流駆動装置
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
JP2005242215A (ja) * 2004-02-27 2005-09-08 Alps Electric Co Ltd 負荷容量駆動回路および液晶駆動回路
JP2005266365A (ja) * 2004-03-18 2005-09-29 Semiconductor Energy Lab Co Ltd ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置
KR101238756B1 (ko) 2004-11-24 2013-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 발광 장치를 포함하는 전자 기기, 및 발광 장치의 구동 방법
TW200641774A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Electroluminescense display device and data line driving circuit
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
JP4293162B2 (ja) * 2005-05-24 2009-07-08 セイコーエプソン株式会社 演算増幅器
EP2080273B1 (en) * 2006-11-10 2018-09-05 Skyworks Solutions, Inc. Compact low loss high frequency switch with improved linearity performance
US7858918B2 (en) * 2007-02-05 2010-12-28 Ludwig Lester F Molecular transistor circuits compatible with carbon nanotube sensors and transducers
US8552948B2 (en) 2007-04-05 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Display device comprising threshold control circuit
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
US8436660B2 (en) * 2010-08-27 2013-05-07 Mosys, Inc. Voltage-mode driver with equalization
US8681945B2 (en) * 2011-12-22 2014-03-25 Telefonaktiebolaget Lm Ericsson (Publ) Calibration of a line driving device
JP5975907B2 (ja) * 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
DE102012221345A1 (de) 2012-11-22 2014-05-22 Senvion Se Verfahren zum Betreiben einer Windenergieanlage und Windenergieanlage
US9520872B2 (en) * 2014-12-23 2016-12-13 Qualcomm Incorporated Linear equalizer with variable gain
CN112041776B (zh) 2018-01-24 2022-06-07 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
CN110021259B (zh) * 2018-03-23 2020-12-22 京东方科技集团股份有限公司 电源电压提供电路、方法、显示基板和显示装置
KR20210153395A (ko) * 2020-06-10 2021-12-17 엘지디스플레이 주식회사 발광 표시 장치 및 그의 열화 센싱 방법
US11689201B2 (en) 2021-07-26 2023-06-27 Qualcomm Incorporated Universal serial bus (USB) host data switch with integrated equalizer

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836862A (en) * 1972-08-14 1974-09-17 Gen Instrument Corp Field effect transistor linear amplifier with clocked biasing means
US4190805A (en) 1977-12-19 1980-02-26 Intersil, Inc. Commutating autozero amplifier
JPS6039180B2 (ja) * 1978-11-28 1985-09-04 日本電気株式会社 センスアンプ
CH658349A5 (fr) * 1984-05-04 1986-10-31 Centre Electron Horloger Amplificateur a compensation de la tension de decalage d'entree.
JPS60229404A (ja) 1984-04-26 1985-11-14 Toshiba Corp 増幅回路
JPS61131171A (ja) 1984-11-30 1986-06-18 Toshiba Corp 図形エレメント選択装置
DE3685501T2 (de) 1985-02-04 1993-01-28 Sony Corp Abtast- und halteschaltung.
US4577162A (en) * 1985-04-29 1986-03-18 Motorola, Inc. Clocked gain stage having differential inputs and outputs
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPS62151223A (ja) 1985-12-26 1987-07-06 Furukawa Alum Co Ltd メモリ−デイスク用アルミ基板の製造方法
NL8603152A (nl) 1986-12-11 1988-07-01 Philips Nv Filterschakeling.
JPS64808A (en) 1987-06-23 1989-01-05 Sumitomo Electric Ind Ltd Semiconductor circuit
JPH03139908A (ja) 1989-10-25 1991-06-14 Olympus Optical Co Ltd ソースフォロワ回路
US5099205A (en) * 1990-11-29 1992-03-24 Brooktree Corporation Balanced cascode current mirror
JPH05235665A (ja) * 1991-09-04 1993-09-10 Hitachi Ltd 増幅回路
GB9301463D0 (en) 1993-01-26 1993-03-17 Philips Electronics Uk Ltd Current memory
GB9500648D0 (en) * 1995-01-13 1995-03-08 Philips Electronics Uk Ltd Switched current differentiator
US6114872A (en) * 1996-05-31 2000-09-05 Nippon Steel Corporation Differential input circuit
JPH09330060A (ja) 1996-06-11 1997-12-22 Toshiba Corp 表示装置及び表示装置に用いるサンプルホールド増幅器
JPH1065461A (ja) 1996-08-23 1998-03-06 Toshiba Corp 差動増幅回路
US5783952A (en) 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
JPH10289993A (ja) 1997-04-15 1998-10-27 Sony Corp 固体撮像装置とその製造方法
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH1127065A (ja) 1997-07-02 1999-01-29 Tadahiro Omi 半導体集積回路
US6127857A (en) * 1997-07-02 2000-10-03 Canon Kabushiki Kaisha Output buffer or voltage hold for analog of multilevel processing
KR100275651B1 (ko) * 1997-07-28 2000-12-15 가네꼬 히사시 연산 증폭기를 구비하지 않는 액정 표시 장치용 구동기
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP3613940B2 (ja) 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
KR100278608B1 (ko) * 1998-01-16 2001-02-01 윤종용 문턱전압 보상회로
JPH11330874A (ja) 1998-05-18 1999-11-30 Hitachi Ltd 半導体集積回路装置
JPH11340751A (ja) 1998-05-28 1999-12-10 Fuji Film Microdevices Co Ltd 演算増幅器
JP2000013153A (ja) 1998-06-22 2000-01-14 Citizen Watch Co Ltd 半導体装置
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000194327A (ja) 1998-12-28 2000-07-14 Toshiba Corp 表示装置
JP2000347159A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001083924A (ja) 1999-09-08 2001-03-30 Matsushita Electric Ind Co Ltd 電流制御型発光素子の駆動回路および駆動方法
JP2001085989A (ja) * 1999-09-16 2001-03-30 Matsushita Electric Ind Co Ltd 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置
JP3595483B2 (ja) * 2000-01-27 2004-12-02 Ｎｅｃエレクトロニクス株式会社 電荷検出信号処理回路
JP5051942B2 (ja) 2000-02-01 2012-10-17 株式会社半導体エネルギー研究所 半導体装置
US6856307B2 (en) 2000-02-01 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving the same
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
JP2001298663A (ja) 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
KR100696266B1 (ko) * 2000-08-11 2007-03-19 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그의 구동방법
JP2002287997A (ja) 2001-03-23 2002-10-04 Kinji Mori 多重系処理方法
JP2002287921A (ja) 2001-03-23 2002-10-04 Ricoh Co Ltd 画像出力システム
JP2002288043A (ja) 2001-03-26 2002-10-04 Ricoh Co Ltd 文書管理システム
JP2002288104A (ja) 2001-03-28 2002-10-04 Nec Corp コンピュータシステム、そのリソース割り当て方法及びプログラム
WO2003036791A1 (en) 2001-10-25 2003-05-01 Koninklijke Philips Electronics N.V. Operational amplifier with chopped input transistor pair
US6927618B2 (en) * 2001-11-28 2005-08-09 Semiconductor Energy Laboratory Co., Ltd. Electric circuit
TWI277290B (en) 2002-01-17 2007-03-21 Semiconductor Energy Lab Electric circuit
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
JP3507476B2 (ja) 2002-03-11 2004-03-15 キヤノン株式会社 情報処理装置および情報処理方法
US6958651B2 (en) * 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
TW583636B (en) * 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141220A (zh) * 2015-10-30 2018-06-08 索尼半导体解决方案公司 状态机控制的mos线性电阻器
CN108141220B (zh) * 2015-10-30 2022-04-12 索尼半导体解决方案公司 状态机控制的mos线性电阻器

Also Published As

Publication number Publication date
US7123250B2 (en) 2006-10-17
SG112868A1 (en) 2005-07-28
KR20100031596A (ko) 2010-03-23
CN100377494C (zh) 2008-03-26
US8928362B2 (en) 2015-01-06
US8149043B2 (en) 2012-04-03
US20140152387A1 (en) 2014-06-05
EP2259268A3 (en) 2013-01-16
EP1330022A3 (en) 2006-05-10
US7710166B2 (en) 2010-05-04
KR100975826B1 (ko) 2010-08-13
KR20030063141A (ko) 2003-07-28
US8253446B2 (en) 2012-08-28
TWI256537B (en) 2006-06-11
US20060290692A1 (en) 2006-12-28
EP2259268A2 (en) 2010-12-08
US20100164599A1 (en) 2010-07-01
US8669791B2 (en) 2014-03-11
US20030132930A1 (en) 2003-07-17
EP1330022A2 (en) 2003-07-23
KR101021576B1 (ko) 2011-03-17
JP2003283271A (ja) 2003-10-03
US20120139440A1 (en) 2012-06-07
TW200302410A (en) 2003-08-01
EP1330022B1 (en) 2014-04-16
US20120306838A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN1433144A (zh) 电路
CN1254008C (zh) 显示装置的放大器、驱动电路、便携电话和便携电子装置
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1260889C (zh) 低消耗电流的驱动电路
CN1182431C (zh) 具有改善的电压电平变换器电路的显示装置
CN1754316A (zh) 半导体装置及其驱动方法
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN100350739C (zh) 电路
CN1595796A (zh) 差分放大器及数据驱动器和显示装置
CN1191565C (zh) 运算放大电路及驱动电路
CN1677846A (zh) 差动放大器、数字/模拟转换器和显示装置
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1941615A (zh) 差动放大器与数字/模拟转换器以及显示装置
CN1802681A (zh) 半导体装置
CN1744440A (zh) 电平转换、电源电压发生、移位、移位寄存器电路和显示设备
CN1879141A (zh) 像素电路、显示设备和用于驱动像素电路的方法
CN1244084C (zh) 有源矩阵显示设备
CN1928682A (zh) 显示装置
CN1521714A (zh) 显示装置的驱动电路
CN1941616A (zh) 差动放大器、数字模拟变换器以及显示装置
CN1941032A (zh) 发光显示装置及其驱动方法
CN1873759A (zh) 显示装置及其控制方法
CN1707586A (zh) 半导体器件、显示器件、以及电子装置
CN1523670A (zh) 半导体器件及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20200117

CF01 Termination of patent right due to non-payment of annual fee