CN1941615A - 差动放大器与数字/模拟转换器以及显示装置 - Google Patents

Abstract

一种差动放大器，包括：源极连接到固定电源的晶体管(M1)；负载电路，具备源极连接到电源、经由电容而与晶体管(M1)的栅极连接的晶体管(M2)；第三及第四晶体管(M3、M4)，源极共同连接，漏极分别连接到晶体管(M1、M2)的漏极而构成差动对；电流源(M9)，向差动对供给电流；还包括：连接在晶体管(M2)的栅极与晶体管(M4)的漏极间的开关(S1)；输入连接晶体管(M2)的漏极，输出连接输出端子的放大器(903)；分别连接在晶体管(M4)的栅极与第一及第三输入端子间的开关(S2、S3)；连接在晶体管(M3)的栅极与第二输入端子间的开关(S4)；连接在晶体管(M3)的栅极与输出端子间的开关(S5)。

Description

差动放大器与数字/模拟转换器以及显示装置

技术领域

本发明涉及差动放大器与数字/模拟转换器以及显示装置，尤其涉及适用于具有偏移量消除功能的多值输出型差动放大器的、差动放大器及具备该差动放大器的数字/模拟转换器以及显示装置。

背景技术

作为驱动液晶显示装置的数据线的、现有的典型的数据驱动器，采用图22所示的构成。参照图22，该数据驱动器包括：移位寄存器209、数据寄存器208、数据锁存器207、电平移位器206、灰度等级电压生成电路205、译码器203和输出电路202(放大器201)。

说明图22所示的数据驱动器的动作。移位寄存器209根据时钟信号CLK输出移位脉冲，数据寄存器208根据来自移位寄存器209的移位脉冲，将所输入的视频数据DATA_IN依次上移，并根据输出数分配视频数据。数据锁存器207暂且保持由数据寄存器208分配的视频数据，并根据控制信号STB的定时将全部输出一起输出到电平移位器206。

从电平移位器206输出的信号是数字视频信号。由译码器203到输出电路202为止的电路将该数字信号从数字的视频信号转换为模拟的灰度等级电压。灰度等级电压生成电路205由连接在电源VA与电源VB之间的电阻串构成，从电阻串的各端子(抽头)将灰度等级数份的灰度等级电压输出到译码器203(灰度等级电压选择电路)。译码器203通过输入各灰度等级电压与数字视频信号，而选择与数字视频信号对应的灰度等级电压，并输出到输出电路202。输出电路202放大输出灰度等级电压，以输出到输出端子组210。输出端子连接在用于向显示装置的像素供给灰度等级电压的数据线的一端。

在此，按照每个输出数设置用于输出与数字视频信号对应的灰度等级电压的、译码器203及放大器201。进而，从灰度等级电压生成电路205输出的各灰度等级电压通过灰度等级电压线由全部输出共有。

即，由译码器203的群、灰度等级电压生成电路205与输出电路202构成数字/模拟转换电路块。

一般，液晶显示装置的数据线由于是电容性的重负载，因此作为用于输出电路202的放大器，采用OP放大器(称为运算放大器)。例如，图15所示的运算放大器具备差动级电路901和输出级放大电路903。差动电路(差动级电路)901包括：共用源极的NMOS晶体管M3、M4构成的差动对；PMOS晶体管M1、M2构成的电流反射镜电路；和栅极端子被施加了恒定的偏置电压而作为恒流源动作的NMOS晶体管M9。再有，在图15的例子中，在输出级放大电路903中，构成源极接地的有源负载放大电路，包括：接受来自差动级电路的输出点PA的输出信号，并对信号进行放大的PMOS晶体管M7；和作为恒流源动作的NMOS晶体管M10。

由于节点PB与M3的栅极输入连接而形成负反馈，故输出端的电压(输出点PB的电压)稳定在根据差动放大输出信号而流动的输出级放大电路的M7的漏极电流、与恒流源的M10的漏极电流均衡的电位上。

但是，在运算放大器中，存在以下问题：主要由于有源元件的特性偏差而导致产生输出偏移量。作为该特性偏差的原因，有：MOS晶体管的氧化膜的偏差或杂质浓度的偏差、或者元件尺寸(W/L，W：沟道宽度；L：沟道长度)的偏差等。这些制造偏差由制造工序的好坏来决定，是不可避免的问题。

一般，将晶体管的栅极面积设为S，由于差动电路部的晶体管特性的偏差引起的的偏移量电压与

成比例，故为了减小偏移量电压，必须将栅极面积取得非常大。这会导致芯片面积增大，在偏移量电压非常大的情况下存在限制。因此，为了解决该问题，采用使用了电容元件的、用于对输出偏移量进行修正的电路(偏移量消除放大器)。

图16中表示以往一直采用的偏移量消除放大器的典型构成的一例。图17是表示图16的偏移量消除放大器的控制方法的时序图。参照图16，偏移量消除放大器811具有：偏移量检测电容Coff；和开关801～803。输入到运算放大器810的输入端子VIN的电压Vin，被输入到运算放大器810的非反相输入端子(+)。运算放大器810的输出端子VOUT被输出到外部，驱动外部连接的负载(图示省略)。

接着，利用图17的时序图，说明图16所示的偏移量消除放大器的动作。在图17中，标号S1对应于开关801，标号S2对应于开关802，标号S3对应于开关803。如图17所示，在一个数据输出期间内，包括偏移量检测期间T01和偏移量修正输出期间T02两个期间。

在偏移量检测期间T01中，使S1与S2为接通(ON)状态，使S3为断开(OFF)状态。由此，电容Coff的一端连接输入端子VIN，其电位被设定为输入电位Vin。由于S1为接通状态，故电容Coff的另一端的电位被设定为输出电压Vout。因此，施加在电容Coff上的电压为：

Vout-Vin＝(Vin+Voff)-Vin

        ＝Voff

电容Coff被充电相当于偏移量电压Voff的电荷(偏移量检测期间)。

在偏移量修正输出期间T02中，使S1与S2为断开状态，然后使S3为接通状态。通过使S1与S2为断开状态，从而电容Coff保持偏移量电压Voff不变。通过使S3为接通状态，从而对运算放大器810的反相输入端子作用：以期间T01中的输出电压Vout为基准而减去了偏移量电压Voff份的电压。结果，输出电压Vout为：

Vout＝(Vin+Voff)-Voff

    ＝Vin

因此偏移量电压被抵消，能够输出高精度的电压(偏移量修正输出期间)。

然而，参照图16及图17说明的现有的偏移量消除放大器中存在以下问题。

即，在期间T01中，由于电容Coff的一端连接输入端子VIN，故放大器的实际输入电容增加。放大器的输入电容越小，耗电越少。

另一方面，偏移量检测电容Coff为了在规定期间维持电压，且使开关断开时产生的电荷引起的偏移量误差为最小限度，而需要适当的某种程度的大小。

进而，在图16所示的偏移量消除放大器的情况下，在期间T01中，输入端子VIN与输出端子VOUT通过电容Coff而被连接，形成正反馈的环路，因此在向输入端子供给电压的外部电源的供给能力小的情况下，有时输出电位变得不稳定。基于上述理由，将电容元件连接到放大器的输入端子VIN不是优选的。

再有，在为以低温多晶硅工艺制造的TFT电路的情况下，由于构成电路的每个晶体管的阈值的偏差非常大，故在图16的偏移量消除放大器中，不能完全修正偏移量，有时会残留输出偏差，有时电路不工作。

作为能解决输入电容的增加或电路动作上的问题的偏移量消除放大器，例如公知记载于专利文献1(特开2001-292041号公报)中的放大器。图18中示出专利文献1所公开的偏移量消除放大器的电路构成，图19中示出表示其控制方法的时序图。

以下，利用图18的电路构成和图19的时序图，对专利文献1所记载的偏移量消除放大器的动作进行说明。在一个数据输出期间TDATA的、偏移量检测期间T01内，使S1、S3为接通状态，使S2为断开状态。此时，由于差动对(M3、M4)都输入提供给输入端子VIN的电压Vin，故差动对(M3、M4)对于电流反射镜电路(M1、M2)来说作为电流源起作用。再有，在差动对(M5、M6)中，晶体管M6的栅极连接输入端子VIN，晶体管M5的栅极连接输出端子VOUT。此时，输出端子的电压Vout由于负反馈动作而稳定在包含由差动电路内的晶体管的特性偏差引起的偏移量电压Voff的电压(Vin+Voff)。此时，由于晶体管M5的栅极连接着电容C1，故稳定状态的Vout的电位被设定在电容中。

接着，在偏移量修正输出期间T02内，使S1、S3为断开状态，使S2为接通状态。此时，差动对(M5、M6)继续被输入与期间T01时相同的电压。还有，在保持晶体管M4的栅极连接输入端子的状态下，由于输出端子VOUT负反馈连接于晶体管M3的栅极，因此Vout稳定在保持与期间T01相同的状态的电位。即，在期间T02内，Vout为Vin，偏移量被修正。

专利文献1的偏移量消除放大器的例子，由于在放大器的输入端子VIN上未连接偏移量检测用的电容元件，故在没有偏移量消除电路附加而引起的输入电容的增加的方面、或动作稳定性好的方面是优选的。

与图20相比，专利文献1的偏移量消除放大器具备2个差动对。

另一方面，作为具备1个差动对的偏移量消除放大器的例子，有专利文献2记载的放大器。图20中示出其电路构成，图21中示出表示其控制方法的时序图。

以下，利用图20的电路构成和图21的时序图来说明专利文献2所记载的偏移量消除放大器的动作。在一个数据输出期间TDATA的、偏移量检测期间T01内，使S1、S2为接通状态，使S3为断开状态。此时，差动对(M3、M4)的各自的栅极被供给相同的电压值(Vin：输入端子VIN)。由于M1与M2为分别二极管连接(栅极与漏极被短路的连接)的晶体管，故将流经晶体管M3的电流作为M1的栅极电压而变换输出，将流经晶体管M4的电流作为M2的栅极电压而变换输出。此时，晶体管M1与M2的栅极电压之差被设定为Coff。

理想的是，差动电路内的晶体管M1与M2的特性完全相同，晶体管M3与M4的特性完全相同，差动电路的输出中偏移量不会产生，电容元件Coff的两端电压为0V。但是，在现实中，由于制造偏差等导致各晶体管的特性不同，故产生偏移量，与该偏移量对应的电压被设定在电容元件Coff中。

接着，在偏移量修正输出期间T02内，使S1、S2为断开状态，使S3为接通状态。此时，晶体管M1与M2经由电容Coff而形成电流反射镜，输入电压VIN连接到晶体管M4的栅极，输出电压VOUT连接到晶体管M3的栅极，因此形成电压输出器(voltage follower)。从期间T01过渡到期间T02之际，由于在电容Coff中设定差动电路的偏移量电压，故M1的栅极输入电压与M2的栅极输入电压，仅与偏移量电压对应的电压份不同。在期间T02内，该电压差作用在补偿偏移量的方向，在期间T02内，

Vout＝Vin。

这些关于偏移量电压的定量性分析，请参照专利文献2的段落[0039]～[0043]等的记载。

近年来，在液晶显示装置中，为了追求良好的显示质量，多灰度等级化(多色化)正在发展。在处理6位的数字视频信号的情况下，能够进行64灰度等级(26万色)显示，在8位的情况下能够进行256灰度等级(1680万色)显示。进而，在10位的情况下，能够进行1024灰度等级(10亿7千万色)的多灰度等级显示。然而，为了实现这些多灰度等级化，在图22所示的数据驱动器的构成中，需要与灰度等级数对应的灰度等级电压线数，再有，用于选择灰度等级电压的晶体管数也增加，存在译码器面积增大、成本升高的问题(第一问题)。还有，随着多灰度等级化进展，有相邻的灰度等级间的电压减小、要求更高精度的输出的问题(第二问题)。特别是，在由TFT(薄膜晶体管)形成的电路的情况下，与在单晶硅上制作的晶体管形成的电路相比，由于制造偏差而导致输出精度的恶化显著。

关于上述高精度输出的要求，专利文献1的偏移量消除放大器能够进行高精度的输出。然而，如图18所示，需要向2个差动对进行供给的2个恒流源(M8、M9)，与1个差动对的情况相比有耗电增加的问题(第三问题)。与此相对，专利文献2的偏移量消除放大器的情况下，如图20所示，由于1个差动对就可以了，故存在以下优点：在实现高精度输出的同时，没有电力的增加。

但是，专利文献1及专利文献2都无法解决多灰度等级化所带来的成本增加的第一问题。为了解决第一问题，需要以少的电平数而能输出更多的输出电平数的多值输出放大器。

【专利文献1】特开2001-292041号公报

【专利文献2】特开2002-202748号公报

【非专利文献1】模拟CMOS集成电路的设计—基础编，第173页～第180页，2003年，黑田忠广监译

发明内容

本发明所要解决的技术问题是，提供一种能以低电力进行高精度输出的多值输出型差动放大器。

再有，本发明所要解决的技术问题是：提供一种具备能以低电力进行高精度输出的差动放大器、并削减译码器面积的数字模拟转换器以及显示装置。

本发明所记载的发明，作为解决技术问题用的方法大概构成为以下方式。另外，在以下的构成中，括号内的数字或标记表示发明的实施方式中对应的部件的数字或标记，始终只是为了使其对应关系清晰的形式，并不限定本发明。

本发明的一个方面涉及的差动放大器，其中包括：

第一及第二输入端子；

输出端子；

差动对(晶体管M3、M4)，其输入对连接到所述第一及第二输入端子，对所述第一及第二输入端子的电压进行电压电流变换，向第一及第二节点输出差动电流；

第一电流源(晶体管M9)，其向所述差动对供给电流；

第一负载电路(晶体管M1)，其与所述第一节点连接，将所述第一节点的电流，电流电压变换为第三节点的电压；

第二负载电路(晶体管M2)，其与所述第二节点连接，可逆地进行所述第二节点的电流与第四节点的电压的相互变换，并且向第五节点输出电压信号；

电容元件(Coff)，其连接在所述第三及第四节点之间；和

放大电路(903)，其根据所述第五节点的电压信号，对所述输出端子进行充电或放电，

根据控制信号(开关S1、S2、S3、S4、S5的控制信号)切换控制第一状态和第二状态，

所述第一状态是向所述第一输入端子输入第一信号(Vin2)，向所述第二输入端子输入第二信号(Vin1)，将由所述第一及第二负载电路(M1及M2)分别输出到所述第三及第四节点的电压的电位差积蓄在所述电容元件(Coff)的状态；

所述第二状态是向所述第二输入端子输入第三信号(Vin3)，向所述第一输入端子反馈输入所述输出端子的信号(Vout)，保持所述第一状态积蓄的所述电容元件(Coff)的电位差，并且根据该电位差向所述第五节点输出电压信号的状态。

在本发明涉及的差动放大器中，数据输出期间包含第一及第二期间(T01及T02)，

在第一期间(T01)中，

经由接通状态的第四开关(S4)，向所述差动对的第一输入端子输入第一信号(Vin2)，

经由接通状态的第二开关(S2)，向所述差动对的第二输入端子输入第二信号(Vin1)，

通过接通状态的第一开关(S1)，将所述第二及第四节点短路，

将所述第三及第四节点间的电压差积蓄在所述电容元件(Coff)中，

在第二期间(T02)中，

使所述第一、第二、第四开关(S1、S2、S4)都为断开状态，

经由接通状态的第五开关(S5)，将输出端子(VOUT)负反馈连接到所述差动对的第一输入端子，

经由接通状态的第三开关(S3)，将第三信号(Vin3)输入到所述差动对的第二输入端子。

本发明的一个方面涉及的差动放大器，其中包括：

第一及第二输入端子；

输出端子；

差动对(M3、M4)，其输入对连接到所述第一及第二输入端子，对所述第一及第二输入端子的电压进行电压电流变换，向第一及第二节点输出差动电流；

第一电流源(M9)，其向所述差动对供给电流；

第一负载电路(M1)，其与所述第一节点连接，将所述第一节点的电流，电流电压变换为第三节点的电压；

第二负载电路(M2)，其与所述第二节点连接，可逆地进行所述第二节点的电流与第四节点的电压的相互变换，并且向第五节点输出电压信号；

电容元件(Coff)，其连接在所述第三及第四节点之间；和

放大电路(903)，其根据所述第五节点的电压信号，对所述输出端子进行充电或放电，

根据控制信号(开关S1、S2、S3、S4、S5的控制信号)切换控制第一状态与第二状态，

所述第一状态是向所述第一输入端子输入第一信号(Vin2)，向所述第二输入端子输入第二信号(Vin1)，将由所述第一及第二负载电路分别输出到所述第三及第四节点的电压的电位差积蓄于所述电容元件的状态，

所述第二状态是向所述第二输入端子输入第一信号(Vin2)，所述第一输入端子反馈输入所述输出端子的信号(Vout)，保持所述第一状态中所积蓄的所述电容元件的电位差，并且根据该电位差向所述第五节点输出电压信号的状态。

在本发明涉及的差动放大器中，数据输出期间包含第一及第二期间(T01及T02)，

在第一期间(T01)中，

经由接通状态的第四开关(S4)，向所述差动对的第一输入端子输入第一信号(Vin2)，

经由接通状态的第二开关(S2)，向所述差动对的第二输入端子输入第二信号(Vin1)，

通过接通状态的第一开关(S1)，将所述第二及第四节点短路，

用所述电容元件(Coff)保持所述第三及第四节点间的电压差，

在第二期间(T02)中，

使所述第一、第二、第四开关(S1、S2、S4)都为断开状态，

经由接通状态的第五开关(S5)，将输出端子(VOUT)负反馈连接到所述差动对的第一输入端子，

经由接通状态的第三开关(S3)，将第一信号(Vin2)输入到所述差动对的第二输入端子。

在本发明涉及的差动放大器中，例如可以采用以下形态：

所述第一及第二负载电路分别具备第一及第二晶体管(M1、M2)，

所述第一晶体管(M1)的漏极连接到所述第一节点，

所述第一晶体管(M1)的栅极连接到所述第三节点，

所述第二晶体管(M2)的漏极连接到所述第二及第五节点，

所述第二晶体管(M2)的栅极连接到所述第四节点，

所述第一晶体管(M1)的栅极与漏极被短路，所述第一晶体管(M1)的源极被连接到固定电位，

由第一开关(S1)连接或切断所述第二晶体管(M2)的栅极与漏极，所述第二晶体管(M2)的源极被连接到固定电位，

由所述第一及第二晶体管(M1、M2)构成电流反射镜负载电路。

在本发明中，也可以采用以下构成：第一开关由第三晶体管(M31)构成，在第三晶体管(M31)与所述第四节点(PC)之间具备漏极与源极被连接了的晶体管(M32)。再有，向所述两个晶体管(M31、M32)的栅极输入极性互相反相的控制信号。

在本发明涉及的差动放大器中，还可以采用以下构成：

所述第一负载电路具备第一及第五晶体管(M1、M11)，所述第二负载电路具备第二及第六晶体管(M2、M12)，

所述第五晶体管(M11)的漏极连接到所述第一节点，

所述第一晶体管(M1)的栅极连接到所述第三节点，

所述第六晶体管(M12)的漏极连接到所述第二节点，

所述第二晶体管(M2)的栅极连接到所述第四节点，

所述第二晶体管(M2)的漏极及所述第六晶体管(M12)的源极连接到所述第五节点，

所述第一晶体管(M1)的栅极与所述第五晶体管(M11)的漏极被短路，

所述第一晶体管(M1)的漏极与所述第五晶体管(M11)的源极被短路，

根据所述控制信号，连接或切断所述第二晶体管(M2)的栅极与所述第六晶体管(M12)的漏极，

由所述第一、第二、第五、第六晶体管(M1、M2、M11、M12)构成共源共栅放大器型电流反射镜负载电路。

在本发明涉及的差动放大器中，也可以采取以下构成：具备与第一电流源904(M9)并联连接的第二电流源(M59)和第六开关(S7)，在所述第一期间(T01)内使第六开关(S7)接通，在第二期间(T02)断开。

在本发明中，采取在差动放大器的输出端子(VOUT)与外部负载之间具备输出开关的构成，也可以采取在所述第一期间(T01)内使所述输出开关断开、在第二期间使输出开关接通的构成。

本发明的一个方面涉及的数字模拟转换器，具备本发明的差动放大器，包括：

电阻群(301)，其串联连接在高位侧的第一电位(VA)与低位侧的第二电位(VB)之间；和

选择电路(302)，其从所述电阻群(301)的抽头输入电位，根据选择信号，选择应向所述第一、第二、第二信号供给的电压。

本发明的一个方面涉及的显示装置，是具备输入灰度等级电压来驱动连接于显示元件的数据线的放大电路的显示装置，其中作为放大电路，具有上述本发明的差动放大器。

本发明涉及的显示装置，可以采用以下构成：

多条所述数据线包含：第一数据线、和与所述第一数据线相邻的第二数据线，

多个所述差动放大器包含：充电用的第一差动放大器、和放电用的第二差动放大器，

所述第一差动放大器、与所述第一及第二数据线之间具备第一、第二输出开关，

所述第二差动放大器、与所述第一及第二数据线之间具备第三、第四输出开关，

在规定的数据输出期间内，使所述第二及第三输出开关断开，使所述第一及第四输出开关接通，

在所述规定的数据输出期间的下一数据输出期间内，使所述第一及第四输出开关断开，使所述第二及第三输出开关接通。

根据本发明，有以下效果：通过构成对于元件特性的制造偏差等来说能够低电力且高电压精度的输出精度、且能够进行多值输出化的差动放大器，从而可以削减输入到译码器的灰度等级电压数、或构成译码器的晶体管数，可以实现数字/模拟转换器的节省面积化。

附图说明

图1是表示本发明第一实施方式的充电用放大器的电路构成的图；

图2是表示本发明第一实施方式的放电用放大器的电路构成的图；

图3是表示本发明第一实施方式的差动放大器的控制方法的时序图；

图4是说明本发明第一实施方式的差动放大器的输出电压时间波形的图；

图5是说明本发明第一实施方式的差动放大器的动作的作用的图；

图6是用于说明本发明第一实施方式的差动放大器的多值输出化的图；

图7是表示具有本发明实施方式的差动放大器的数字/模拟转换器的构成的图；

图8是表示本发明第二实施方式的充电用放大器的差动放大器的电路构成的图；

图9是表示本发明第二实施方式的差动放大器的控制方法的时序图；

图10是说明本发明第二实施方式的差动放大器的输出电压时间波形的图；

图11是表示本发明第三实施方式的差动放大器的电路构成的图；

图12是表示本发明第四实施方式的差动放大器的电路构成的图；

图13是表示本发明第四实施方式的开关电路的一例的图；

图14是表示本发明第五实施方式的差动放大器的电路构成的图；

图15是表示以往采用的运算放大器的构成的图；

图16是表示以往采用的偏移量消除放大器的构成的图；

图17是表示图16所示的偏移量消除放大器的控制方法的时序图；

图18是表示特开2001-292041号公报的第一实施方式所记载的偏移量消除放大器的构成的图；

图19是表示图18所示的偏移量消除放大器的控制方法的时序图；

图20是表示特开2002-202748号公报所记载的偏移量消除放大器的构成的图；

图21是表示图20所示的偏移量消除放大器的控制方法的时序图；

图22是表示现有的液晶显示装置的数据驱动器的概略构成的图；

图23是表示本发明第六实施方式的显示装置中的数据驱动器的构成的图；

图24是表示本发明第六实施方式的显示装置中的数据驱动器的控制时序图。

图中：201-放大器，202-输出电路，203-译码器，205-灰度等级电压生成电路，206-电平移位器，207-数据锁存器，208-数据寄存器，209-移位寄存器，210-数据驱动器输出端子组，301-电阻元件，302-开关元件，303-差动放大器，601-正极性输出差动放大器，602-负极性输出差动放大器，603-输出电路，604-输出开关电路，605-译码器，801、802、803-开关，810-运算放大器，811-偏移量消除电路，901-差动级电路，902-偏移量消除电路，903-输出级放大电路，904-电流源，910-开关电路，S1、S2、S3、S4、S5、S6、S7-开关，φa、φb-开关控制时钟，VIN、VIN1、VIN2、VIN3-输入端子，VOUT-输出端子，VDD-电源供给端子，VSS-接地端子，VBIAS、VBIAS2-偏置电压供给端子，C1、Coff-电容元件，M1～M12、M21～M29、M31、M32、M41、M42、M59-晶体管，PA-差动级输出，PB-输出级放大电路输出，PC-电容Coff端节点，Spa、Spb、Sna、Snb-输出开关，OUT1～OUTn-输出端子，CTL1、CTL2-输出开关控制信号。

具体实施方式

为了进一步详细地描述上述的本发明，以下参照附图进行说明。另外，在各图中，对于相同的构成要素付与相同的标记。

(第一实施方式)

以下针对本发明的第一实施方式，说明电路构成。图1是表示本发明第一实施方式的差动放大器的构成的图。参照图1，本实施方式涉及的差动放大器包括：由电流源904(供给偏置电压的晶体管M9)驱动的差动对(晶体管M3、M4)；差动对连接的负载电路；和接受差动输出信号的输出级放大电路903。负载电路由晶体管M1及M2构成，各自的漏极连接于M3及M4的漏极。再有，晶体管M1的栅极与晶体管M2的栅极之间连接电容元件Coff。还有，晶体管M1为栅极与漏极被短路的二极管连接，晶体管M2的栅极与漏极之间备有开关S1，通过开关S1的控制切换是否将晶体管M2设为二极管连接。

差动对的一个晶体管M4的栅极经由开关S2而连接输入端子VIN1，经由开关S3而连接输入端子VIN2，差动对的另一个晶体管M3的栅极经由开关S4而连接输入端子VIN2，经由开关S5而连接输入端子VOUT。

在图1的差动放大器中，M1、M2由PMOS晶体管构成，M3、M4、M9由NMOS晶体管构成，晶体管M1及M2的源极连接到共用电源端子VDD，晶体管M9的源极连接到共用接地端子VSS，作为充电外部电荷的放大器工作。本发明并未限于这种充电用放大器，例如如图2所示，对于将NMOS晶体管与PMOS晶体管颠倒的构成的放电用放大器也是有效的。

图3是一个数据输出期间中的、图1(或图2)的差动放大器的开关S1、S2、S3、S4、S5的接通断开控制的时序图。一个数据输出期间分为期间T01与期间T02。开关S1、S2、S4由控制信号而被共同地接通/断开控制，开关S3、S5由与开关S1、S2、S4的控制信号互补的信号而被共同的接通/断开控制。

接着，参照图3的时序图，对图1所示的本实施方式涉及的差动放大器的动作进行说明。在偏移量检测期间T01内，使开关S1、S2、S4为接通(ON)状态，使开关S3、S5为断开(OFF)状态。此时，输入端子VIN1(电压Vin1)连接差动对的晶体管M4，输入端子VIN2(电压Vin2)连接晶体管M3。再有，通过使开关S1接通，从而晶体管M2与M1都为漏极与栅极被短路的二极管连接。在期间T01中，若将流经晶体管M1、M2、M3、M4的漏极电流分别设为I1、I2、I3、I4，则I1、I2、I3、I4可以分别用以下的式(1)～式(4)来表示。

$I_1=\frac{1}{2}{\mathrm{\β}}_p{(V_{g1}-V_{\mathrm{thp}1})}^2---\left(1\right)$

$I_2=\frac{1}{2}{\mathrm{\β}}_p{(V_{g2}-V_{\mathrm{thp}2})}^2---\left(2\right)$

$I_3=\frac{1}{2}{\mathrm{\β}}_n{\{(V_{\mathrm{in}2}-V_S)-V_{\mathrm{thn}3}\}}^2---\left(3\right)$

$I_4=\frac{1}{2}{\mathrm{\β}}_n{\{(V_{\mathrm{in}1}-V_S)-V_{\mathrm{thn}4}\}}^2---\left(4\right)$

在此，V_g1、V_g2是晶体管M1、M2的栅极—源极间电压，V_s是晶体管M3与M4的共用源极电位(晶体管M9的漏极电位)。再有，β_p与β_n分别是PMOS晶体管与NMOS晶体管的跨导(transconductance)，在将μ设为迁移率，将C_ox设为栅极氧化膜电容，将W设为栅极宽度，将L设为栅极长度的情况下，定义为β＝μ·C_ox·W/L。还有，Vthp1、Vthp2、Vthn3、Vthn4分别为晶体管M1、M2、M3、M4的阈值电压。

在电容Coff中设定规定电位，在电路动作稳定的情况下，

I1＝I3，

I2＝I4。

此时，若根据各关系式导出Vg1与Vg2，则可以导出以下的式(5)、(6)。

I1＝I3，由此：

$\frac{1}{2}{\mathrm{\β}}_p{(V_{g1}-V_{\mathrm{thp}1})}^2=\frac{1}{2}{\mathrm{\β}}_n{\{(V_{\mathrm{in}2}-V_S)-V_{\mathrm{thn}3}\}}^2$

∴ $V_{g1}=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}2}-V_S-V_{\mathrm{thn}3})+V_{\mathrm{thp}1}---\left(5\right)$

I2＝I4，由此：

$\frac{1}{2}{\mathrm{\β}}_p{(V_{g2}-V_{\mathrm{thp}2})}^2=\frac{1}{2}{\mathrm{\β}}_n{\{(V_{\mathrm{in}1}-V_S)-V_{\mathrm{thn}4}\}}^2$

∴ $V_{g2}=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}1}-V_S-V_{\mathrm{thn}4})+V_{\mathrm{thp}2}---\left(6\right)$

因此，电容Coff设定的电压V_2-1如下式(7)所示。

$V_{2-1}=\frac{Q_{2-1}}{C_{\mathrm{off}}}=V_{g2}-V_{g1}$

$=(\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}})V_S+(-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}{V}_{\mathrm{in}1}+\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}{V}_{\mathrm{in}2})-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{thn}3}-V_{\mathrm{thn}4})-(V_{\mathrm{thp}1}-V_{\mathrm{thp}2})$

$=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}1}-V_{\mathrm{in}2})-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{thn}3}-V_{\mathrm{thn}4})-(V_{\mathrm{thp}1}-V_{\mathrm{thp}2})---\left(7\right)$

上式(7)的第1项是成比例于Vin1和Vin2的差电压的项，第2项及第3项是差动电路内的晶体管的阈值偏差。

接下来，在偏移量修正输出期间T02内，使开关S1、S2、S4为断开状态，使S3、S5为接通状态。此时，输入端子VIN2(电压Vin2)连接到差动对的晶体管M4，输出端子VOUT(电压Vout)连接到M3。再有，通过使S1断开，从而M2的漏极与栅极被分开，电容Coff的两端保持期间T01结束之后的电位差。在期间T02内，若将流经M1、M2、M3、M4的漏极电流设为I1b、I2b、I3b、I4b，则以下的式(8)至(11)成立。

$I_{1b}=\frac{1}{2}{\mathrm{\β}}_p{(V_{g1b}-V_{\mathrm{thp}1})}^2---\left(8\right)$

$I_{2b}=\frac{1}{2}{\mathrm{\β}}_p{(V_{g2b}-V_{\mathrm{thp}2})}^2---\left(9\right)$

$I_{3b}=\frac{1}{2}{\mathrm{\β}}_n{\{(V_{\mathrm{out}}-V_S)-V_{\mathrm{thn}}\}}^2---\left(10\right)$

$I_{4b}=\frac{1}{2}{\mathrm{\β}}_n{\{(V_{\mathrm{in}2}-V_S)-V_{\mathrm{thn}4}\}}^2---\left(11\right)$

在此，V_g1b、V_g2b是期间T02中的晶体管M1、M2的栅极—源极间电压。

然而，由于输出端子VOUT的输出电压被输入到晶体管M3的栅极，故通过差动电路(M1、M2、M3、M4)及电容Coff所保持的电位的反馈作用，输出电压Vout达到规定电位并稳定。

此时，I1b＝I3b、I2b＝I4b。

由此，若从各关系式导出V_g1b、V_g2b，则如下式(12)、(13)所示。

I1b＝I3b，由此：

$V_{g1b}=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{out}}-V_S-V_{\mathrm{thn}3})+V_{\mathrm{thp}1}---\left(12\right)$

I2b＝I4b，由此：

$V_{g2b}=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}2}-V_S-V_{\mathrm{thn}4})+V_{\mathrm{thp}2}---\left(13\right)$

在此，从期间T01过渡到期间T02之际，由于由电容Coff保持的电荷被保存，故以下的关系(式(14)成立)，输出电压Vout确定。

$C_{\mathrm{off}}(V_{g2}-V_{g1})=C_{\mathrm{off}}(V_{g2b}-V_{g1b})$

$-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}1}-V_{\mathrm{in}2})-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{thn}3}-V_{\mathrm{thn}4})-(V_{\mathrm{thp}1}-V_{\mathrm{thp}2})$

$=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}2}-V_{\mathrm{out}})-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{thn}3}-V_{\mathrm{thn}4})-(V_{\mathrm{thp}1}-V_{\mathrm{thp}2})$

(V_in1-V_in2)＝(V_in2-V_out)

∴V_out＝V_in2+(V_in2-V_in1)

                                …(14)

因此，通过上述一系列的控制，输出电压波形如图4所示。

即，在期间T01内，在电容Coff中设定重叠了偏移量电压(＝Voff)与外插差电压(＝Vin2-Vin1)的电压，在期间T02内，根据电容Coff所保持的电位，通过反馈的作用，可以将Vin2与Vin1外分为1∶2的电压作为输出电压Vout，高精度地输出。

图5(a)及图5(b)是用于说明本实施例的偏移量检测及偏移量修正输出动作的作用的图。图5(a)表示期间T01内各晶体管的栅极—源极间电压与漏极电流的关系，图5(b)表示期间T02内各晶体管的栅极—源极间电压与漏极电流的关系。再有，希望晶体管M3与M4的特性为相同特性，希望晶体管M1与M2的特性为相同特性，但考虑到产生所述制造偏差所引起的阈值偏差，晶体管M1与M2、及晶体管M3与M4的特性曲线偏离一定量。还有，在PMOS晶体管与NMOS晶体管中漏极电流的方向(极性符号)不同，但为了方便统一为同一极性。

在期间T01内，若向NMOS晶体管M4输入Vin1，向NMOS晶体管M3输入Vin2，则M4与M3的栅极有效电压(从栅极—源极间电压中减去阈值电压后的电压)，以跨导之比

传达到PMOS晶体管M2与M1各自的栅极(以I1＝I3、I2＝I4成立的方式传达)。由此，V_g1及V_g2的电压被确定，设定于电容Coff两端的电位差用下式(15)表示。

$V_{2-1}=\frac{Q_{2-1}}{C_{\mathrm{off}}}=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}1}-V_{\mathrm{in}2})-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{thn}3}-V_{\mathrm{thn}4})-(V_{\mathrm{thp}1}-V_{\mathrm{thp}2})---\left(15\right)$

接着，在期间T02内，向晶体管M4输入Vin2。此时，若Vout达到恒定状态，则I2＝I4成立，栅极有效电压以跨导之比

传达到晶体管M2，从而Vg2b确定。由于电容Coff保持着规定电位，故Vg1b确定。若Vg1b确定，则由于I1＝I3，故栅极有效电压以跨导之比

传达到晶体管M3，输出电压Vout被确定。此时，Vout用下式(16)(与上式(14)相同)表示。

V_out＝V_in2+(V_in2-V_in1)

                            …(16)

以上，对图1的电路的动作与作用进行了说明。当然以相反极性构成的图2的差动放大器也可以达到相同的效果。再有，虽然将高电位电源记载为VDD，将低电位电源记载为VSS，但这些电源只要是低阻抗的固定电位，就可以任意设定。

如上所述，由于能够输出将输入电压外分为1∶2的输出电压，故通过将Vin1、Vin2的电压设为最合适的电压，从而在期间T02内可以输出各种电压。即，能够进行输出电压数比输入电压数还多的多值输出化。

图6(a)、图6(b)是用于说明图1的差动放大器进行的多值输出化的实施例的图。图6(a)表示输入输出电平的关系，图6(b)表示与2位数字数据(D1，D0)建立关联的电压选择状态的关系。如图6(a)所示，对输入电压是A电平和B电平的情况进行说明。通过将输入电压Vin1与Vin2分别选择为电压A或电压B，从而作为输出电压，能输出Vo1～Vo4的四个电平。

在输出电压Vo1的情况下，若选择(Vin1，Vin2)＝(B，A)，则根据上式(16)，为：

Vo1＝{A+(A-B)}＝{A-(B-A)}。

即，电压Vo1为从电压A向低电位侧仅电平移位了电位差(B-A)的电压。

在输出电压Vo2的情况下，若选择(Vin1，Vin2)＝(A，A)，则根据上式(16)，为：

Vo2＝{A+(A-A)}＝A。

即，电压Vo2为电压A。

在输出电压Vo3的情况下，若选择(Vin1，Vin2)＝(B，B)，则根据上式(16)，为：

Vo3＝{B+(B-B)}＝B。

即，电压Vo3为电压B。

在输出电压Vo4的情况下，若选择(Vin1，Vin2)＝(A，B)，则根据上式(16)，为：

Vo4＝{B+(B-A)}。

即，电压Vo4为从电压B向高电位侧仅电平移位了电位差(B-A)的电压。

如上所述，在如图6(a)所示那样进行了选择的情况下，对于2个输入电压，能够输出4种电平的电压，此时可以将相邻的电平间隔设定为一定的电位差(B-A)。

再有，如图6(b)所示，根据2位数字数据(D1、D0)，也可以选择输出4个电压Vo1～Vo4。

即，根据2位数字数据(D1，D0)＝(0，0)、(0，1)、(1，0)、(1，1)，输出电平Vo1～Vo4。

图7是表示采用本发明的差动放大器的数字/模拟转换器的构成的图。在图7中，作为电路块303(多值输出型差动放大器)，采用图1或图2等的本发明实施方式所示的差动放大器。

被选择输入到电路块303的m个电压V1～Vm生成于串联连接在电源电压VA与VB之间的多个电阻元件301的连接端子上，各电压由开关组302选择，并输出到2个输入端子VIN1、VIN2。

向电路块303输入开关控制信号，进行图1或图2所示的开关S1～S5的控制。

向开关组302输入选择信号，并向输入端子VIN1、VIN2输出与选择信号对应的电压电平。作为选择信号，可以采用视频数据等数字信号。

如利用图6所说明的，电路块303针对2个不同的输入电压，根据选择条件，至少可以输出4个电压电平。

由此，作为向VIN1、VIN2的输入，通过各种各样地选择m个电压V1～Vm，从而可以进一步输出m个以上的多个电压电平。根据图7的数字/模拟转换器的构成，能够以少的输入电压数而得到多个输出电压，因此选择输入电压的开关少，比相同输出电平数的现有电路(图22的数字/模拟转换电路块部分)还可以缩小电路规模。

(第二实施方式)

接着，对本发明的第二实施方式进行说明。图8是表示本发明的第二实施方式的差动放大器的构成的图。参照图8，本实施方式涉及的差动放大器备有：由电流源904(供给偏置电压的晶体管M9)驱动的差动对(M3、M4)；连接差动对的负载电路；和接受差动输出信号的输出级放大电路903。上述负载电路由晶体管M1及M2构成，各自的漏极连接晶体管M3及M4的漏极。再有，晶体管M1的栅极与M2的栅极之间连接有电容元件Coff。还有，晶体管M1为二极管连接，晶体管M2在栅极与漏极之间备有开关S1，通过开关S1的接通断开控制，切换是否将晶体管M2设为二极管连接。

在差动对的一方的晶体管M4的栅极上，经由开关S2连接输入端子VIN1，经由开关S3连接VIN3，在差动对的另一方的晶体管M3的栅极上，经由开关S4连接输入端子VIN2，经由开关S5连接输出端子VOUT。

晶体管M1、M2由PMOS晶体管构成，晶体管M3、M4、M9由NMOS晶体管构成，晶体管M1及M2的源极连接低阻抗的共用电源端子VDD，晶体管M9的源极连接共用接地端子VSS，图8的差动放大器作为对外部负载进行充电的放大器而动作。另外，本发明并未限于充电用放大器，对于将NMOS与PMOS颠倒的构成的放电用放大器也是有效的。

图9是一个数据输出期间内的、图8的差动放大器的开关S1、S2、S3、S4、S5的接通/断开控制的时序图。一个数据输出期间分为期间T01及期间T02。

接着，参照图9的时序图，对图8所示的本实施方式涉及的差动放大器的动作进行说明。在偏移量检测期间T01中，使开关S1、S2、S4为接通状态，使开关S3、S5为断开状态。此时，差动对的晶体管M4连接输入端子VIN1(电压Vin1)，晶体管M3连接输入端子VIN2(电压Vin2)。再有，通过使开关S1接通，从而晶体管M2及M1都为二极管连接。此时设定于电容Coff的电压可以与上述第一实施方式同样地导出，为下式(17)。

$V_{2-1}=\frac{Q_{2-1}}{C_{\mathrm{off}}}=-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{in}1}-V_{\mathrm{in}2})-\sqrt{\frac{{\mathrm{\β}}_n}{{\mathrm{\β}}_p}}(V_{\mathrm{thn}3}-V_{\mathrm{thn}4})-(V_{\mathrm{thp}1}-V_{\mathrm{thp}2})---\left(17\right)$

接着，在偏移量修正输出期间T02中，使开关S1、S2、S4为断开状态，使开关S3、S5为接通状态。此时，差动对的晶体管M4连接输入端子VIN3(电压Vin3)，晶体管M3连接输出端子VOUT(电压Vout)。再有，通过使开关S1断开，从而晶体管M2的漏极与栅极被分开，电容Coff保持期间T01结束之后的电位差。此时，可以与上述第一实施方式同样地进行计算，输出电压Vout为下式(18)。

V_out＝V_in3+(V_in2-V_in1)

                                …(18)

因此，通过上述一系列的控制，输出电压波形如图10所示。即，在期间T01中，在电容Coff中设定重叠了偏移量电压(＝Voff)与输入差电压(＝Vin2-Vin1)的电压，在期间T02中，根据电容Coff所保持的电位，通过反馈控制，可以将从电位Vin3仅电平移位了电位差(Vin2-Vin1)的电压作为输出电压Vout而高精度地输出。

另外，图8的差动放大器的多值输出化的实施例，在设定为Vin3＝Vin2的情况下，与图6同样。再有，若设Vin3＝Vin2，则数字/模拟转换器的实施例也和图7同样。

因此，与上述第一实施方式同样，由于采用了图8的差动放大器的数字/模拟转换器能够以少的输入电压数而得到多个输出电压，故选择输入电压的开关少，与相同输出数的现有电路相比，还可以缩小电路规模。

(第三实施方式)

接着，对本发明的第三实施方式进行说明。图11是表示本发明第三实施方式的差动放大器的构成的图。仅说明图11与图1(第一实施方式的构成)的差异。在图11中，追加晶体管M11、M12，在各自的栅极上由VBIAS2施加规定的电位。再有，晶体管M11的漏极连接到晶体管M3的漏极、M1的栅极与Coff的一端，晶体管M11的源极连接到M1的漏极。M12的漏极连接到M4的漏极与M2的栅极，并经由开关S1连接到Coff的另一端，晶体管M12的源极连接到M2的漏极。开关S1断开时，通过M1、M2、M11、M12这四个晶体管而形成共源共栅放大器(cascode)型电流反射镜电路。

在仅由晶体管M1及M2形成的最简单的电流反射镜的情况下，由于沟道长度调制效果(栅极与漏极的电位差越大，反相层引起的实际沟道长度越短的效果)，M1与M2的漏极电流依存于漏极电压而变化，电流反射镜电路的输出电流产生误差。因此，如上所述，若构成共源共栅放大器型电流反射镜电路，则能够抑制沟道长度调制效果所引起的电流误差，能够以高精度地进行电流的运算。这些讨论例如记载于非专利文献1中。

图11所示的本实施方式的开关控制与上述第一实施方式同样，与图3的时序图相同。

除了图11的共源共栅放大器型电流反射镜以外，也有通过将晶体管纵向连接或折返连接而形成了共源共栅放大器的电路，但即使在其他共源共栅放大器型电流反射镜中，也能以同样的原理进行多值输出化。在构成图11的共源共栅放大器的情况下，具有以下优点：可以使由纵向连接的晶体管M2与M12确定的输出电压范围的限制最小。

因此，通过采用图11的构成，从而对于元件特性的制造偏差等来说，能够更高精度地进行多值输出化，从而能够实现数字/模拟转换器的节省面积化。

(第四实施方式)

接下来，对本发明的第四实施方式进行说明。图12是表示本发明的第四实施方式的差动放大器的构成的图。以下说明图12与图1(第一实施方式的构成)的不同点(相同地方的说明适当省略)。在本实施方式中，开关S1与节点PC之间附加有短路了输入端与输出端的开关S6。通过开关S1及S6形成的开关电路910，可以降低开关S1断开之际产生的开关噪声。在此，开关S1与S6的控制信号的时序必须设定为相反相位的关系(一方接通时另一方断开的关系)。再有，控制除此以外的S1～S5的时序与图3的时序图相同。

开关断开时产生的噪声的原因为：因为开关的电容耦合或沟道电荷而产生。开关断开时，在电荷从开关S1流向电容Coff的情况下，电容Coff所保持的电位变得不精确，成为输出偏移量的原因。

为了详细说明开关电路910，在图13(a)～图13(c)中示出晶体管构成的开关的构成例。图13(a)是仅由PMOS晶体管构成的开关电路，图13(b)是仅由NMOS晶体管构成的开关电路，图13(c)是由PMOS晶体管与NMOS晶体管构成的开关电路。晶体管M31(或M41)与开关S1对应，晶体管M32(或M42)与开关S6对应。

在此，图12的差动放大器是充电用放大器，开关S1附近的节点PA及PC在电源VDD邻近，因此开关电路希望采用PMOS开关(图13(a))或CMOS开关(图13(c))。在与图12的构成相比，将PMOS/NMOS颠倒而构成的放电用放大器的情况下，通过采用NMOS开关(图13(b))或CMOS开关(图13(c))，从而可以达到与本实施方式同样的效果。

接着，对该开关电路910的动作进行说明。以下，作为图12的开关电路，说明采用了图13(a)所示的PMOS开关电路的电路。

在偏移量检测期间T01中，使开关S1接通，开关S6断开，在电容Coff中设定规定的电位。若根据图13所示的标号进行说明，则开关控制时钟φa为HIGH电平，φb为LOW电平，M31的漏极—源极为导通状态。

接着，在偏移量修正输出期间T02中，在使开关S1断开的同时使开关S6接通。若根据图13所示的标号进行说明，则开关控制时钟φa为LOW电平，φb为HIGH电平，M31的漏极-源极变为非导通状态。在晶体管31从导通过渡到非导通状态之际，晶体管M31的沟道电荷被分配给漏极-源极，且φb的时钟经由晶体管的电容耦合而被传递，产生开关噪声。然而，由于从输入相反相位时钟φa的晶体管M32产生电荷，使得开关噪声所引起的电荷产生被抵消，故可以抑制开关噪声。

一般，通过使晶体管M32的栅极宽度为M31的栅极宽度的一半，从而可以精确地抵消噪声。

即使在采用图13(b)或图13(c)的情况下，根据与上述相同的原理，对于元件特性的制造偏差或开关噪声来说，也能进行更高精度的多值输出化，可以实现数字/模拟转换器的节省面积化。

(第五实施方式)

对本发明的第五实施方式进行说明。图14是表示本发明第五实施方式的差动放大器的构成的图。仅说明图14与图1(第一实施方式的构成)的差异。在本实施方式中，在接地端子VSS、与差动对晶体管M3-M4的共用源极端子之间，经由开关S7而附加有晶体管M59。控制开关S1～S5的时序与图3的时序图相同。再有，在此，开关S1与S7的控制信号的时序为相同相位的关系(接通/断开相同)。

在偏移量检测期间T01中，虽然在电容Coff中设定规定电位，但此时确定放电(或充电)所需的时间的一个要素是电流源904(M9)。偏移量检测期间是对外部负载的驱动没有实质贡献的期间，因此希望缩短该期间。

流经差动电路(M1、M2、M3、M4)的电流由电流源904决定，故根据该电流的大小可以决定在电容Coff中设定规定电压的时间。

在期间T01中，通过使开关S7接通，而以并联的方式将辅助性电流源905连接到电流源904，从而增加驱动差动电路的电流量，可以迅速地在电容Coff中设定所希望电位。

在期间T02中，使开关S7断开，仅由电流源903驱动差动电路。

由此，通过采取图14的构成，从而对于元件特性的制造偏差等来说，也能进行更高精度的多值输出化，可以实现数字/模拟转换器的节省面积化。进而，通过电流源905与开关S7的作用，可以实现偏移量检测期间的缩短。

(第六实施方式)

对本发明的第六实施方式进行说明。图23是表示本发明第六实施方式的显示装置中的数据驱动器的构成的图。图24是表示图23的控制时序图的图。

图23所示的本实施方式的显示装置的数据驱动器与现有的显示装置的数据驱动器的不同点在于：

·作为输出电路(603)，具备本发明第一实施方式所示的、多值输出型的差动放大器；

具备将附带于此的2值的模拟值输出到输出电路的译码器605；

·进而，备有连接于输出电路603与数据驱动器输出端子之间的输出开关电路604。

在图23中，正极性输出差动放大器601的构成例如采用图1所示的充电用差动放大器的构成，负极性输出差动放大器602的构成例如采用图2所示的放电用差动放大器的构成。

在输出电路603的内部，是正极性输出差动放大器601与负极性输出差动放大器602按每根数据线交替配置的构成。

在驱动液晶显示装置的情况下，从液晶的长寿命化的观点出发，施加在液晶上的电压，一般按每个输出期间交替施加在正极/负极上。进而，为了在视觉上抵消液晶单元内的液晶施加电压的偏差，一般采用按每个相邻的像素(每个数据线)交替施加到正极/负极的像点反相驱动法。

本实施方式由于上述理由，为了交替地施加正极与负极的电压，交替配置放大器601与放大器602。

输出开关电路604由将连接在两个放大器采取两极性构成的差动放大器(601、602)的输出端子、与数据驱动器输出端子组210之间的四个开关Spa、Spb、Sna、Snb设为一组的多个开关构成。开关Spa及Spb是由P沟道晶体管构成的开关，开关Sna及Snb是由N沟道晶体管构成的开关。

接着，参照图24的时序图，对图23的显示装置的数据驱动器的动作进行说明。其中，作为施加在数据线上的电压的极性反相驱动方式，说明采用像点反相驱动法的方式。

图24所示的控制信号，除了图3所示的开关S1～S5的控制信号以外，还附加有控制输出开关的信号CTL1及CTL2。

输出开关控制信号CTL1与CTL2周期性地重复以下4相。

在第一相(图24的时刻T1～Ta12)中，在时刻T1，CTL2被设为LOW电平，在此期间CTL1及CTL2都为LOW电平。由此，开关Spa、Spb、Sna、Snb全部被截止。

在第二相(图24的时刻Ta12～T2)中，在时刻Ta12，CTL1被设定为HIGH电平，CLT2保持LOW电平不变。由此，开关Spa、Sna被导通，开关Spb、Snb被截止。

在第三相(图24的时刻T2～Ta23)中，在时刻T2，CTL1被设为LOW电平，在此期间CTL1及CTL2都为LOW电平。由此，开关Spa、Spb、Sna、Snb全部被截止。

在第四相(图24的时刻Ta23～T3)中，在时刻Ta23，CTL2被设为HIGH电平，CTL1保持LOW电平不变。由此，开关Spb、Snb被导通，开关Spa、Sna被截止。

通过周期性地重复第一相到第四相，从而可以确定差动放大器(601、602)的输出端与数据驱动器输出端子(OUT1～OUTn)的连接关系。

在第一相与第三相中，差动放大器(601、602)的输出端与数据驱动器输出端子(OUT1～OUTn)为切断状态。在图24中，该期间正好与偏移量检测期间T01重复。

这是为了达到以下效果：由于偏移量检测期间T01实际上对驱动外部负载(液晶或数据线)没有贡献，故在此期间通过使输出开关(Spa、Spb、Sna、Snb)全部为截止状态，从而在偏移量检测期间放大器切断流向外部负载的多余的电流。

在第二相中，正极性输出差动放大器(601)与奇数号的数据驱动器输出端子(OUT1、OUT3、OUT5…)连接，负极性输出差动放大器(602)与偶数号的数据驱动器输出端子(OUT2、OUT4、OUT6…)连接。

再有，在第四相中，正极性输出差动放大器(601)与偶数号的数据驱动器输出端子(OUT2、OUT4、OUT6…)连接，负极性输出差动放大器(602)与奇数号的数据驱动器输出端子(OUT1、OUT3、OUT5…)连接。

在第二相的开始时刻与第四相的开始时刻(Ta12、Ta23)，由于差动放大器(601、602)内的电容Coff中保持着偏移量(Voff)与电平移位电压(Vin2-Vin1)，故在第二及第四相中，可以高精度地输出电平移位过的电压。

因此，若采用本实施方式的显示装置的数据驱动器，则在偏移量检测期间T01中，由于输出开关(Spa、Spb、Sna、Snb)全部为截止状态，故可以防止在偏移量检测期间从放大器输出端流向外部负载的多余的电流。再有，与在一个放大器内具备称为轨对轨(Rail-to-Rail)放大器(未图示)的P沟道晶体管差动对和N沟道晶体管差动对的构成相比，在本发明中可以减少电容Coff的个数。即，在轨对轨放大器的情况下，由于在一个放大器内具有导电型不同的两个负载电路，故需要两个电容，但在本实施方式中，由于交替地排列正极/负极的差动放大器(601、602)，故每个放大器中只要一个电容Coff即可。

还有，由于能高精度进行多值输出化，故本发明的译码器605与现有的译码器203相比，可以减少灰度等级线数与选择晶体管的个数，树脂模拟转换器的节省面积化成为可能。

如上所述，对本发明的实施方式以及具体实施例进行了说明。另外，本发明当然也可以采用适当地组合了上述第一～第五实施方式的差动放大器的构成上的特征的构成。再有，本发明并未限于上述实施方式的构成，本发明的范围内当然包含本领域的技术人员能够获得的各种变形或修改。

Claims (20)

1.一种差动放大器，该差动放大器包括：

第一及第二输入端子；

输出端子；

差动对，将输入对连接到所述第一及第二输入端子，对所述第一及第二输入端子的电压进行电压电流变换，向第一及第二节点输出差动电流；

第一电流源，其向所述差动对供给电流；

第一负载电路，其与所述第一节点连接，将所述第一节点的电流，电流电压变换为第三节点的电压；

第二负载电路，其与所述第二节点连接，可逆地进行所述第二节点的电流与第四节点的电压的相互变换，并且向第五节点输出电压信号；

电容元件，其连接在所述第三及第四节点之间；和

放大电路，其根据所述第五节点的电压信号，对所述输出端子进行充电或放电，

所述差动放大器根据控制信号切换控制第一状态和第二状态，

所述第一状态是向所述第一输入端子输入第一信号，向所述第二输入端子输入第二信号，将由所述第一及第二负载电路分别输出到所述第三及第四节点的电压的电位差积蓄到所述电容元件的状态；

所述第二状态是向所述第二输入端子输入第三信号，向所述第一输入端子反馈输入所述输出端子的信号，保持所述第一状态积蓄的所述电容元件的电位差，并且根据该电位差向所述第五节点输出电压信号的状态。

2.一种差动放大器，该差动放大器包括：

第一及第二输入端子；

输出端子；

差动对，将输入对连接到所述第一及第二输入端子，对所述第一及第二输入端子的电压进行电压电流变换，向第一及第二节点输出差动电流；

第一电流源，其向所述差动对供给电流；

第一负载电路，其与所述第一节点连接，将所述第一节点的电流，电流电压变换为第三节点的电压；

第二负载电路，其与所述第二节点连接，可逆地进行所述第二节点的电流与第四节点的电压的相互变换，并且向第五节点输出电压信号；

电容元件，其连接在所述第三及第四节点之间；和

放大电路，其根据所述第五节点的电压信号，对所述输出端子进行充电或放电，

所述差动放大器的数据输出期间包含第一及第二期间，根据控制信号切换控制所述第一及第二期间，

在所述第一期间，

经由接通状态的第四开关，向所述差动对的第一输入端子输入第一信号，

经由接通状态的第二开关，向所述差动对的第二输入端子输入第二信号，

通过接通状态的第一开关，将所述第二及第四节点短路，

将所述第三及第四节点间的电压差积蓄在所述电容元件中，

在所述第二期间，

使所述第一、第二、第四开关都为断开状态，

经由接通状态的第五开关，将输出端子负反馈连接到所述差动对的第一输入端子，

经由接通状态的第三开关，将第三信号输入到所述差动对的第二输入端子。

3.根据权利要求1所述的差动放大器，其特征在于，

所述第三信号与所述第一信号相同。

4.根据权利要求2所述的差动放大器，其特征在于，

所述第三信号与所述第一信号相同。

5.根据权利要求1所述的差动放大器，其特征在于，

所述第一及第二负载电路分别具备第一及第二晶体管，

所述第一晶体管的漏极连接到所述第一节点，

所述第一晶体管的栅极连接到所述第三节点，

所述第二晶体管的漏极连接到所述第二及第五节点，

所述第二晶体管的栅极连接到所述第四节点，

所述第一晶体管的栅极与漏极被短路，

根据所述控制信号，连接或切断所述第二晶体管的栅极与漏极，

由所述第一及第二晶体管构成电流反射镜负载电路，根据所述第五节点的电压信号进行放大输出。

6.根据权利要求1所述的差动放大器，其特征在于，

所述第一负载电路具备第一及第五晶体管，所述第二负载电路具备第二及第六晶体管，

所述第五晶体管的漏极连接到所述第一节点，

所述第一晶体管的栅极连接到所述第三节点，

所述第六晶体管的漏极连接到所述第二节点，

所述第二晶体管的栅极连接到所述第四节点，

所述第二晶体管的漏极及所述第六晶体管的源极连接到所述第五节点，

所述第一晶体管的栅极与所述第五晶体管的漏极被短路，

所述第一晶体管的漏极与所述第五晶体管的源极被短路，

根据所述控制信号，连接或切断所述第二晶体管的栅极与所述第六晶体管的漏极，

由所述第一、第二、第五、第六晶体管构成共源共栅放大器型电流反射镜负载电路，根据所述第五节点的电压信号进行放大输出。

7.根据权利要求2所述的差动放大器，其特征在于，

所述第一开关由第三晶体管构成，所述第三晶体管与所述第四节点之间具备漏极与源极被短路的第四晶体管，

向第三晶体管的栅极输入第一控制信号，向第四晶体管的栅极输入第二控制信号，第二控制信号是第一控制信号的反相信号。

8.根据权利要求1所述的差动放大器，其特征在于，

具备与所述第一电流源连接为并联状态的、第二电流源和第六开关。

9.根据权利要求8所述的差动放大器，其特征在于，

使所述第六开关在所述第一期间内接通，在所述第二期间断开。

10.根据权利要求1所述的差动放大器，其特征在于，

所述差动放大器的输出端子与外部负载之间具备输出开关。

11.根据权利要求10所述的差动放大器，其特征在于，

在所述第一期间内使所述输出开关为断开状态，

在所述第二期间内使所述输出开关为接通状态。

12.一种数字模拟转换电路，包括：

权利要求1所述的差动放大器；

电阻群，其串联连接在高位侧的第一电位与低位侧的第二电位之间；和

选择电路，其从所述电阻群的抽头输入电位，根据选择信号，选择应该向所述第一、第二、第三信号供给的电压。

13.一种显示装置，其中具备输入灰度等级电压，并对连接于显示元件的数据线进行驱动的放大电路，

作为所述放大电路，具有权利要求1所述的差动放大器。

14.根据权利要求13所述的显示装置，其特征在于，

多条所述数据线包含：第一数据线、和与所述第一数据线相邻的第二数据线，

多个所述差动放大器包含：充电用的第一差动放大器、和放电用的第二差动放大器，

所述第一差动放大器、与所述第一及第二数据线之间具备第一、第二输出开关，

所述第二差动放大器、与所述第一及第二数据线之间具备第三、第四输出开关，

在规定的数据输出期间，使所述第二及第三输出开关断开，使所述第一及第四输出开关接通，

在所述规定的数据输出期间的下一数据输出期间，使所述第一及第四输出开关断开，使所述第二及第三输出开关接通。

15.根据权利要求13所述的显示装置，其特征在于，

多条所述数据线包含：第一数据线、和与所述第一数据线相邻的第二数据线，

多个所述差动放大器包含：充电用的第一差动放大器、和放电用的第二差动放大器，

所述第一差动放大器、与所述第一及第二数据线之间具备第一、第二输出开关，

所述第二差动放大器、与所述第一及第二数据线之间具备第三、第四输出开关，

在规定的数据输出期间，进行以下控制：使所述第二及第三输出开关断开，使所述第一及第四输出开关自所述数据输出期间的开始起断开规定的期间后再接通，

在所述规定的数据输出期间的下一数据输出期间，进行以下控制：使所述第一及第四输出开关断开，使所述第二及第三输出开关自所述数据输出期间的开始起断开规定期间后接通。

16.一种差动放大器，包括：

第一～第三输入端子与一个输出端子；

负载电路，其具备：一端连接到第一电源的第一晶体管；一端连接到所述第一电源，控制端子经由电容而与所述第一晶体管的控制端子连接的第二晶体管；

差动对，其由一端共同连接，另一端分别连接到所述第一及第二晶体管的另一端的第三及第四晶体管构成；和

电流源，其连接在第二电源与所述第三及第四晶体管的共同连接的一端之间，向所述差动对供给电流，

所述第一晶体管的控制端子连接到所述第三晶体管的另一端，

所述差动放大器进一步包括：

第一开关，其连接在所述第二晶体管的控制端子与所述第四晶体管的另一端之间；

放大器，其输入连接到所述第二晶体管的另一端，输出连接到所述输出端子；

第二及第三开关，分别连接在所述第四晶体管的控制端子与所述第一及第三输入端子之间；

第四开关，其连接在所述第三晶体管的控制端子与所述第二输入端子之间；和

第五开关，其连接在所述第三晶体管的控制端子与所述输出端子之间，

所述第一～第五开关被切换控制为第一状态和第二状态，

所述第一状态是接通所述第一、第二、第四开关且断开所述第三、第五开关的状态，

所述第二状态是断开所述第一、第二、第四开关且接通所述第三、第五开关的状态。

17.根据权利要求16所述的差动放大器，其特征在于，

所述第二及第三输入端子由同一输入端子构成。

18.根据权利要求16所述的差动放大器，其特征在于，

所述负载电路包含：分别与所述第一及第二晶体管纵向连接的第五及第六晶体管，所述第五及第六晶体管连接到所述第三及第四晶体管的另一端。

19.根据权利要求16所述的差动放大器，其特征在于，

在所述第二晶体管的控制端子与所述第四晶体管的另一端之间，由控制端子进行接通/断开控制、且一端与另一端被短路的第六开关，与所述第一开关连接为串联形态。

20.根据权利要求16所述的差动放大器，其特征在于，

在所述第二电源与所述第三及第四晶体管的共同连接的一端之间，与所述电流源并联地备有第二电流源与开关的串联电路。

Images