CN1941616A - 差动放大器、数字模拟变换器以及显示装置 - Google Patents

差动放大器、数字模拟变换器以及显示装置 Download PDF

Info

Publication number
CN1941616A
CN1941616A CNA2006101543797A CN200610154379A CN1941616A CN 1941616 A CN1941616 A CN 1941616A CN A2006101543797 A CNA2006101543797 A CN A2006101543797A CN 200610154379 A CN200610154379 A CN 200610154379A CN 1941616 A CN1941616 A CN 1941616A
Authority
CN
China
Prior art keywords
differential
voltage
switch
input
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101543797A
Other languages
English (en)
Other versions
CN100527608C (zh
Inventor
土弘
入口雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1941616A publication Critical patent/CN1941616A/zh
Application granted granted Critical
Publication of CN100527608C publication Critical patent/CN100527608C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5021—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5039—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source circuit of the follower has one or more capacitors between source and supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种减小译码器面积并进行高精度输出的多值差动放大器。具备：第一差动对(101、102)和第二差动对(103、104)；与第一和第二差动对的输出对公共连接的负载电路；对第一和第二差动对供给电流的第一和第二电流源；接收第一和第二差动对的公共的输出信号，充电或放电驱动输出端子的放大级；和切换控制对第一和第二差动对的差动输入的信号输入的控制电路，数据输出期间包括第一和第二期间，在第一期间对第一差动对的差动输入输入输出端子的电压Vout和参考电压Vref，将Vout和Vref分别蓄积在与第一差动对的差动输入连接的第一和第二电容，对第二差动对的差动输入输入第一和第二电压，在第二期间，第一差动对的差动输入与输出端子的电压和参考电压的供给断开，被输入第一和第二电容的蓄积电压，对第二差动对的差动输入输入Vout和第三电压。

Description

差动放大器、数字模拟变换器以及显示装置
技术领域
本发明涉及多值输出式的差动放大器、数字模拟变换器以及显示装置。
背景技术
近年来，世界上广泛普及液晶显示器等平板(flat panel)显示器。图20是表示基于视频信号向显示部的数据线输出电平电压的数据驱动器的一般结构的图。参照图20，该数据驱动器至少具备灰度(gradation)电压发生电路920、译码器930(选择电路)、缓冲电路910而构成。灰度电压发生电路920由在电源VH与电源VL之间连接的电阻串(resistor-string)构成，从电阻串的各端子(分接头(tap))输出与灰度数相应的灰度电压。译码器930，输入各灰度电压和视频数字信号，对与视频数字信号对应的灰度电压进行选择而输出到缓冲电路910。缓冲电路910对灰度电压进行电流放大而输出到输出端子。各缓冲电路910的输出端子与显示部的数据线连接。译码器930和缓冲电路910设置在每个输出，所有输出共用灰度电压发生电路920。另外，作为输入到译码器930的视频信号，采用通过数据寄存器、或者/以及锁存器(latch)、电平移动器(level shifter)(未图示)处理的视频数字信号。
由于对数据驱动器要求在多条数据线之间进行驱动的灰度电压中无偏差地驱动，因此对缓冲电路910要求较高的输出电压精度。作为对这样的缓冲电路适宜的结构，提出了图21、图22以及图23所示的结构(参照后述的专利文献1、2)。
图21所示的差动放大电路是具备抑制因构成电路的晶体管元件的偏差而产生的输出偏置(offset)的功能的偏置消除放大器，且公开于后述专利文献1。图24是表示图21至图23的电路的开关的接通/断开的时序图。
参照图24的时序图，图21所示的电路，在一数据输出期间的期间t1，开关SW1、SW3接通而开关SW2断开，对于差动对(M3、M4)的输入对，输入输出电压Vin和输出电压Vout，对于差动对(M5、M6)的输入对，输入输入电压Vin。此时，输出电压Vout成为包括偏置电压Vf的电压(Vin+Vf)，该电压蓄积在电容元件C1中。
其后，在期间t2，开关SW1、SW3成为断开状态而开关SW2成为接通状态，对于差动对(M3、M4)的输入对，分别输入输入电压Vin和蓄积在电容元件C 1的电压(Vin+Vf)，对于差动对(M5、M6)的输入对，分别输入输入电压Vin和输出电压Vout。
在这种情况下，差动对(M3、M4)被输入与期间t1相同的电压，并且差动对(M5、M6)也以保持与期间t1相同的状态的方式工作。从而，期间t2的输出电压Vout成为与输入电压Vin相等的电压而稳定。即，图21所示的电路结构，能够消除输出偏置，并且能够放大输出与输入电压相等的电压。
另外，对于图22所示的结构而言，变更图21的结构以使能够抑制对于输出电压Vout的电源噪声的影响，在构成差动对的晶体管M3的栅极上连接了与电容C1成对的电容C2，并且与供给输入电压Vin的端子之间连接了开关SW6。
参照图24的时序图，图22所示的电路，在一数据输入期间的期间t1，开关SW1、SW3、SW6成为接通状态而开关SW2成为断开状态，对于差动对(M3、M4)的输入对，输入输入电压Vin和输出电压Vout，对于差动对(M5、M6)的输入对，输入输入电压Vin。此时的电容元件C1，蓄积包括有偏置电压Vf的电压(Vin+Vf)，电容元件C2蓄积有输入电压Vin。
其后，在期间t2，开关SW1、SW3、SW6成为断开状态而开关SW2成为接通状态，对差动对(M3、M4)的输入对分别输入蓄积在电容元件C2、C 1的电压Vin、(Vin+Vf)，对于差动对(M5、M6)的输入对分别输入输入电压Vin和输出电压Vout。并且，与图21相同地，图22所示的电路也能够消除输出偏置且能够放大输出与输入电压相等的电压。
此外，在图22的电路中，在期间t2，对于差动对(M3、M4)的输入对输入蓄积在电容元件C2、C1中的电压，因此通过以蓄积在电容元件C2、C1的电压相同的方式变动，从而即使在电源VSS产生噪声也可以抑制对输出电压Vout的噪声的影响。因此图22的电压输出的精度比图21高。
另外，图23所示的结构也是变更图21的结构而得到的，其以对构成差动对的晶体管M3的栅极输入参考电压Vref的方式变更。
参照图24的时序图，图23所示的电路，在一数据输出期间的期间t1，开关SW1、SW3成为接通状态而开关SW2成为断开状态，对于差动对(M3、M4)的输入对，分别输入参考电压Vref和输出电压Vout，对于差动对(M5、M6)的输入对，公共输入输入电压Vin。此时，输出电压Vout成为相对参考电压Vref加上偏置电压Vf的电压(Vref+Vf)，该电压蓄积在电容元件C1。
接着，在期间t2，开关SW1、SW3断开而开关SW2接通，对于差动对(M3、M4)的输入对，分别输入参考电压Vref和蓄积在电容元件C1的电压(Vref+Vf)，对于差动对(M5、M6)的输入对，分别输入输入电压Vin和输出电压Vout。
此时，对于差动对(M3、M4)输入与期间t1相同的电压，并且差动对(M5、M6)也以保持与期间t1相同的状态的方式工作。从而，期间t2的输出电压Vout成为与输入电压Vin相等的电压而稳定。即，图23所示的结构也能够消除输出偏置且能够放大输出与输入电压相等的电压。
此外，根据专利文献2，通过将参考电压Vref设定为放大电路的输出电压范围的中间电压，能够使在期间t1的输出电压Vout的电位变动量小于图21的情况下的电位变动量。因此，缩短作为偏置消除准备期间的期间t1，从而延长进行高精度的驱动的期间t2。
近年来，液晶显示装置推进多灰度化(多色化)，实现了从64灰度(26万色)到256灰度(1680万色)的液晶显示装置，进一步也实现了1024灰度(10亿7千万色)的液晶显示装置。若这样地推进多灰度化，则因灰度之间的电压差减小而需要可进行高精度的电压输出的放大器，还存在因用于选择灰度电压的晶体管数增加而译码器面积变大的课题。
对应与此，如图20所示的现有的数据驱动器的结构，采用缓冲电路910直接放大输出被选择的灰度电压的结构，因此对应多灰度化而增大译码器930的面积。另外，即使在缓冲电路910上使用图21、图22和图23所示的偏置消除放大器，也可以进行高精度的电压输出，但不能解决译码器面积变大的课题。
为了解决上述课题，需要能够以较少的输入电平数输出较多的输出电平数的多值输出放大器。
专利文献1：特开2001-292041号公报(图1、图8)；
专利文献2：特开2003-168936号公报(图1)。
发明内容
从而，本发明为了解决上述课题，其目的在于，提供一种减小译码器面积并且抑制元件偏差或噪声的影响的高精度电压输出的多值输出差动放大器、使用该差动放大器的数字模拟变换器以及显示装置。
本发明的另一目的在于，提供一种抑制输入电容、可高速动作的多值输出差动放大器、使用该差动放大器的数字模拟变换器以及显示装置。
在本申请中所公开的发明，为了解决上述课题而采用下面的概略结构。
本发明的一方式所涉及的差动放大器，具备：输入差动级，其包括第一和第二差动对、与上述第一和第二差动对的输出对公共连接的负载电路；和放大级，其接收上述第一和第二差动对的公共的输出信号，充电或放电驱动输出端子，具备控制电路，该控制电路对第一状态和第二状态的至少两个状态进行切换控制，该第一状态为，上述输出端子与上述第一差动对的第一差动输入反馈连接，对上述第一差动对的第二差动输入供给参考电压，并且供给到上述第一差动对的第一和第二差动输入的上述输出端子的电压和上述参考电压蓄积在与上述第一差动对的第一和第二差动输入连接的第一和第二电容中，对上述第二差动对的第一和第二差动输入分别供给第一和第二电压的状态，该第二状态为，上述输出端子与上述第二差动对的第一差动输入反馈连接，对上述第二差动对的第二差动输入供给第三电压，上述第一差动对的第一和第二差动输入分别与上述输出端子和上述参考电压的供给端子断开，对上述第一差动对的第一和第二差动输入分别供给上述第一和第二电容的蓄积电压的状态。在本发明中，作为优选，采用在数据输出期间的第一、第二期间，分别择一地选择上述第一、第二状态的结构。
在本发明中，作为优选，上述参考电压由上述第三电压构成，上述控制电路，在第三状态、上述第一状态和上述第二状态之间进行切换控制，该第三状态为：对上述第一和第二差动对的每一个的第一差动输入反馈输入上述输出端子的电压，对每一个的第二差动输入供给上述第三电压的状态。在本发明中作为优选，采用在数据输出期间的第一、第二、第三期间分别择一地选择上述第三、第一、第二状态的结构。
本发明的其他方式所涉及的差动放大器，具备：输入差动级，其包括第一和第二差动对、与上述第一和第二差动对的输出对公共连接的负载电路；和放大级，其接收上述第一和第二差动对的公共的输出信号，充电或放电驱动输出端子，上述差动放大器具备：控制电路，其对上述第一差动对的差动输入和对第二差动对的差动输入的信号输入进行控制；和第一和第二电容，该第一和第二电容的一端分别与上述第一差动对的第一和第二差动输入连接，数据输出期间包括第一和第二期间，通过上述控制电路的控制，在上述第一期间，对上述第一差动对的第一和第二差动输入分别供给上述输出端子的电压和参考电压，并且上述输出端子的电压和上述参考电压分别蓄积在上述第一和第二电容中，对上述第二差动对的第一和第二差动输入分别供给第一和第二电压，在上述第二期间，上述第一差动对的第一和第二差动输入，处于断开上述输出端子的电压并且断开上述参考电压的供给的状态，且被分别供给上述第一和第二电容的蓄积电压，对上述第二差动对的第一和第二差动输入供给上述输出端子的电压和第三电压。
在本发明所涉及的差动放大器中，作为优选，上述控制电路具备：第一和第二开关，该第一和第二开关分别连接在上述第二差动对的第一差动输入与供给上述第一电压的第一端子和上述输出端子之间；第三开关，其连接在上述第一差动对的第一差动输入与上述输出端子之间；第四和第五开关，该第四和第五开关分别连接在上述第二差动对的第二差动输入与分别供给上述第二和上述第三电压的第二和第三端子之间；和第六开关，其连接在上述第一差动对的第二差动输入与供给上述参考电压的第四端子之间，在上述第一期间，上述第二和第五开关处于断开状态，对上述第一差动对的第一和第二差动输入，经由接通状态的上述第三和第六开关分别供给上述输出端子的电压和上述参考电压，对上述第二差动对的第一和第二差动输入，经由接通状态的上述第一和第四开关分别供给上述第一和第二电压，在上述第二期间，上述第一、第三、第四和第六开关均处于断开状态，对上述第二差动对的第一和第二差动输入，经由接通状态的上述第二和第五开关分别供给上述输出端子的电压和上述第三电压。
在本发明所涉及的差动放大器中，作为优选，上述第三电压成为上述参考电压，上述数据输出期间在上述第一期间之前具备预备驱动期间，在上述预备驱动期间，对上述第一和第二差动对的差动输入而言，对每一个的第二差动输入供给上述第三电压，而对每一个的第一差动输入反馈输入上述输出端子的电压。
在本发明所涉及的差动放大器中，作为优选，上述控制电路具备：第一和第二开关，该第一和第二开关分别连接在上述第二差动对的第一差动输入与供给上述第一电压的第一端子和上述输出端子之间；第三开关，其连接在上述第一差动对的第一差动输入与上述输出端子之间；第四和第五开关，该第四和第五开关分别连接在上述第二差动对的第二差动输入与供给上述第二电压和上述第三电压的第二和第三端子之间；和第六开关，其连接在上述第一差动对的第二差动输入与供给上述参考电压的第四端子之间，上述参考电压成为上述第三电压，上述数据输出期间在上述第一期间之前具备预备驱动期间，在上述预备驱动期间，上述第一和第四开关处于断开状态，对上述第一和第二差动对的差动输入而言，对每一个的第二差动输入，经由接通状态的上述第六和第五开关供给上述第三电压，而对每一个的第一差动输入，经由接通状态的上述第三和第二开关反馈输入上述输出端子的电压，在上述第一期间，上述第二和第五开关处于断开状态，对上述第一差动对的第一和第二差动输入，经由接通状态的上述第三和第六开关分别供给上述输出端子的电压和上述第三电压，对上述第二差动对的第一和第二差动输入，经由接通状态的上述第一和第四开关分别供给上述第一和第二电压，在上述第二期间，上述第一、第三、第四和第六开关均处于断开状态，对上述第二差动对的第一和第二差动输入，经由接通状态的上述第二和第五开关分别供给上述输出端子的电压和上述第三电压。
在本发明所涉及的差动放大器中，作为优选，上述数据输出期间，在上述第一期间之前具备预备驱动期间，在上述预备驱动期间，上述第二电容，与供给上述参考电压的上述第一差动对的第二差动输入断开，并且与上述第一电容短路，在上述第一和第二电容的每一个蓄积上述输出端子的电压。
在本发明所涉及的差动放大器中，作为优选，上述控制电路具备：第一和第二开关，该第一和第二开关分别连接在上述第二差动对的第一差动输入与供给上述第一电压的第一端子和上述输出端子之间；第三开关，其连接在上述第一差动对的第一差动输入与上述输出端子之间；第四和第五开关，该第四和第五开关分别连接在上述第二差动对的第二差动输入与供给上述第二电压和第三电压的第二和第三端子之间；第六开关，其连接在上述第一差动对的第二差动输入与供给上述参考电压的第四端子之间；第七开关，其连接在上述第一差动对的第二差动输入与上述第二电容的一端之间；和第八开关，其连接在上述第一电容的一端与上述第二电容的一端之间，上述数据输出期间，在上述第一期间之前具备预备驱动期间，在上述预备驱动期间，上述第二、第五和第七开关均处于断开状态，对上述第一差动对的第一差动输入，经由接通状态的上述第三开关供给上述输出端子的电压，对上述第一差动对的第二差动输入，经由接通状态的上述第六开关供给上述参考电压，对上述第二差动对的第一和第二差动输入，经由接通状态的上述第一和第四开关分别供给上述第一和第二电压，对上述第一电容的一端和上述第二电容的一端，经由接通状态的上述第三和第八开关公共供给上述输出端子的电压，在上述第一期间，上述第二、第五和第八开关均处于断开状态，上述第二电容，经由接通状态的上述第七开关与上述第一差动对的第二差动输入连接，且对上述第二电容供给上述参考电压，在上述第二期间，上述第一、第三、第四、第六和第八开关均处于断开状态，对上述第二差动对的第一和第二差动输入，经由导通状态的上述第二、第五开关分别供给上述输出端子的电压和上述第三电压。
在本发明所涉及的差动放大器中，作为优选，上述第三电压成为上述参考电压，上述数据输出期间在上述第一期间之前具备预备驱动期间，在上述预备驱动期间，对上述第一和第二差动对的差动输入而言，对每一个的第二差动输入供给上述第三电压，对每一个的第一差动输入反馈输入上述输出端子的电压，上述第二电容，与供给上述第三电压的上述第一差动对的第二差动输入断开，并且与上述第一电容短路，上述输出端子的电压蓄积在上述第一和第二电容的每一个。
在本发明所涉及的差动放大器中，作为优选，上述控制电路具备：第一和第二开关，该第一和第二开关分别连接在上述第二差动对的第一差动输入与供给上述第一电压的第一端子和上述输出端子之间；第三开关，其连接在上述第一差动对的第一差动输入与上述输出端子之间；第四和第五开关，该第四和第五开关分别连接在上述第二差动对的第二差动输入与供给上述第二电压和第三电压的第二和第三端子之间；第六开关，其连接在上述第一差动对的第二差动输入与供给上述参考电压的第四端子之间；第七开关，其连接在上述第一差动对的第二差动输入与上述第二电容的一端之间；和第八开关，其连接在上述第一电容的一端与上述第二电容的一端之间，上述第三电压成为上述参考电压，上述数据输出期间，在上述第一期间之前具备预备驱动期间，在上述预备驱动期间，上述第一、第四和第七开关均处于断开状态，对上述第一和第二差动对的差动输入而言，对每一个的第一差动输入，经由接通状态的上述第三和第二开关反馈输入上述输出端子的电压，而对每一个的第二差动输入，经由接通状态的上述第六和第五开关供给上述第三电压，对上述第一、第二电容，经由接通状态的上述第三和第八开关公共供给上述输出端子的电压，在上述第一期间，上述第二、第五和第八开关均处于断开状态，对上述第一差动对的第一和第二差动输入，经由接通状态的上述第三和第六开关分别供给上述输出端子的电压和上述第三电压，对上述第二差动对的第一和第二差动输入，经由接通状态的上述第一和第四开关分别供给上述第一和第二电压，上述第二电容，经由接通状态的上述第七开关与上述第一差动对的第二差动输入连接，并且对上述第二电容供给上述第三电压，在上述第二期间，上述第一、第三、第四、第六和第八开关均处于断开状态，对上述第二差动对的第一和第二差动输入，经由接通状态的上述第二和第五开关分别供给上述输出端子的电压和上述第三电压。
在本发明所涉及的差动放大器中，作为优选，还具备第九开关，其连接在上述第一差动对的第一差动输入与上述第一电容的一端之间，处于接通状态。
在本发明所涉及的差动放大器中，作为优选，上述放大级由差动放大电路构成，该差动放大电路，其输入对与上述第一差动对和第二差动对的输出对的一方的公共连接点和另一方的公共连接点连接，其输出端与上述输出端子连接。
本发明的另外其他方式所涉及的差动放大器，具备：第一极性的第一和第二差动对；第二极性的第一负载电路，其与上述第一和第二差动对公共连接；第一和第二电流源，其对上述第一和第二差动对分别供给电流；第二极性的第三和第四差动对；第一极性的第二负载电路，其与上述第三和第四差动对公共连接；和第三和第四电流源，其对上述第三和第四差动对分别供给电流，上述差动放大器具备：第一放大级，其接收上述第一和第二差动对的公共的输出信号，输出与输出端子连接；和第二放大级，其接收上述第三和第四差动对的公共的输出信号，输出与上述输出端子连接，上述差动放大器具备控制电路，其控制对上述第一至第四差动对的差动输入的信号输入，上述第一和上述第三差动对的差动输入之间分别被连接，上述第二和上述第四差动对的差动输入之间分别被连接，具备第一和第二电容，该第一和第二电容的一端分别与上述第一和第三差动对的第一和第二差动输入的第一、第二公共连接点连接，数据输出期间包括第一和第二期间，在上述第一期间，对上述第一和第三差动对的第一和第二差动输入，分别供给上述输出端子的电压和参考电压，并且对与上述第一和第三差动对的第一和第二差动输入连接的第一和第二电容分别蓄积上述输出端子的电压和上述参考电压，对上述第二和第四差动对的第一和第二差动输入，分别供给第一和第二电压，在上述第二期间，上述第一和第三差动对的第一和第二差动输入，与上述输出端子的电压和上述参考电压的供给断开，而分别供给上述第一和第二电容的蓄积电压，对上述第二和第四差动对的第一和第二差动输入，供给上述输出端子的电压和第三电压。。
在本发明所涉及的差动放大器中，作为优选，上述控制电路，具备第一至第六开关，具备：第一和第二开关，该第一和第二开关分别连接上述第二和第四差动对的第一差动输入的第三公共连接点与供给上述第一电压的第一端子和上述输出端子之间；第三开关，其连接上述第一和第三差动对的第一差动输入的上述第一公共连接点与输出端子之间；第四和第五开关，该第四和第五开关分别连接在上述第二和第四差动对的第二差动输入的第四公共连接点与供给上述第二和第三电压的第二和第三端子之间；和第六开关，其连接在上述第一和第三差动对的第二差动输入的上述第二公共连接点与供给上述参考电压的第四端子之间；在上述第一期间，断开上述第二和第五开关，对上述第一和第三差动对的第一和第二差动输入，经由接通状态的上述第三和第六开关分别供给上述输出端子的电压和上述参考电压，对上述第二和第四差动对的第一和第二差动输入，经由接通状态的上述第一和第四开关分别供给上述第一和第二电压，在上述第二期间，上述第一、第三、第四和第六开关均处于断开状态，对上述第二和第四差动对的第一和第二差动输入，经由接通状态的上述第二和第五开关分别供给上述所输出端子的电压和上述第三电压。
在本发明所涉及的差动放大器中，作为优选，在上述数据输出期间，上述参考电压为上述第一、第二和第三电压内的某一个电压。
在本发明所涉及的差动放大器中，作为优选，上述第二期间的上述输出端子的电压为，对上述第三电压加上或减去上述第一电压与上述第二电压的电压差的电压。
在本发明所涉及的差动放大器中，作为优选，在上述数据输出期间，上述第三电压为上述第一或第二电压。
本发明的另外其他方式所涉及的数字模拟变换器，具备上述的本发明所涉及的差动放大器，具备：电阻组，其在高位侧的第一电位与低位侧的第二电位之间串联连接，从分接头输出m个电平电压和第一和第二参考电压；和译码器，其基于数据信号，在上述第一和第二两个参考电压中选择上述第三电压，对上述差动放大器供给上述第一、第二、第三电压。
在本发明的另外其他方式所涉及的数字模拟变换器中，作为优选，具备上述的本发明所涉及的差动放大器，具备：电阻组，其在高位侧的第一电位与低位侧的第二电位之间串联连接，从分接头输出m个电平电压；和译码器，其基于数据信号，在上述m个电平电压中选择上述第一、第二、第三电压后，对上述差动放大器供给上述第一、第二、第三电压。作为优选，上述第三电压为上述第一或第二电压。
本发明的另外其他方式所涉及的数据驱动器，具备多个上述数字模拟变换器，由上述多个数字模拟变换器共用从上述电阻组和分接头输出的电压。
本发明的另外其他方式所涉及的显示装置，具备接收灰度电压后驱动与显示元件连接的数据线的放大电路，具有与上述本发明相关的差动放大器作为上述放大电路。
(发明效果)
根据本发明，对元件特性的制造偏差等可进行电压高精度的输出。
另外，根据本发明，通过可多值输出的差动放大器，减少输入到译码器的灰度电压数或构成译码器的晶体管数，能够节省数字模拟变换器的面积。
附图说明
图1是表示本发明的第一实施方式的结构的图。
图2是表示本发明的第一实施方式的开关控制的一例的图。
图3是用于说明本发明的第一实施方式的动作的波形图。
图4是用于说明通过本发明的第一实施方式的差动放大器进行多值输出化的一例的图。
图5是用于说明通过本发明的第一实施方式的差动放大器进行多值输出化的其他例的图。
图6是用于说明通过本发明的第一实施方式的差动放大器进行多值输出化的另外其他例的图。
图7是表示具有本发明的第一实施方式的差动放大器的数字模拟变换器的一例的图。
图8是表示具有本发明的第一实施方式的差动放大器的数字模拟变换器的其他例的图。
图9是表示本发明的第二实施方式的结构的图。
图10是表示具有本发明的第二实施方式的差动放大器的数字模拟变换器的结构的图。
图11是表示本发明的第三实施方式的结构的图。
图12是表示本发明的第四实施方式的结构的图。
图13是表示本发明的第五实施方式的结构的图。
图14是表示本发明的第五实施方式的开关控制的一例的图。
图15是表示本发明的第六实施方式的结构的图。
图16是表示本发明的第六实施方式的开关控制的一例的图。
图17是表示本发明的第七实施方式的结构的图。
图18是表示本发明的第七实施方式的开关控制的一例的图。
图19是表示本发明的第八实施方式的显示装置的数据驱动器的结构的图。
图20是表示现有的显示装置的数据驱动器结构的图。
图21是表示现有的差动放大器的结构的图。
图22是表示现有的差动放大器的其他结构的图。
图23是表示现有的差动放大器的另外其他结构的图。
图24是表示图21、图22和图23的开关控制的一例的图。
图中：5-输出端子；6、7、16-放大级；10、20-负载电路；30、30’-差动放大器；31、32、33-开关组；101、102、103、104-NMOS晶体管；111、112-PMOS晶体管；121、122-电流源；201、202、203、204-PMOS晶体管；211、212-NMOS晶体管；226、227-电流源；200-电阻串(灰度电压发生电路)；300-数字模拟变换器；400-输出端子组；910-缓冲电路；920-电阻串(灰度电压发生电路)；930-译码器；C1、C2-电容元件；M1、M2-PMOS晶体管；M3、M4、M5、M6-NMOS晶体管；M7-PMOS晶体管；M8、M9、M10-电流源；SW1、SW2、SW3、SW4、SW5、SW6、SW7、SW8、SW9-开关；T1、T2、T3、T4-输入端子；V(T1)、(VT2)、V(T3)-输入电压；Vref-参考电压。
具体实施方式
下面，根据附图对于本发明的实施方式进行详细地说明。还有，在各附图中，对于相同的结构要素使用相同的参照符号。
图1是表示本发明的第一实施方式的差动放大器的结构的图。参照图1的话，该实施方式所涉及的差动放大器所具有的结构为：由第一电流源121驱动的第一差动对(101、102)和由第二电流源122驱动的第二差动对(103、104)与负载电路10公共连接的结构，第一差动对的一方的晶体管101的栅极经由开关SW6与供给电压Vref的端子T4连接，第一差动对的另一方的晶体管102的栅极经由开关SW3与输出端子5连接。
第二差动对的一方的晶体管103的栅极，经由开关SW4、SW5分别与分别供给电压V(T2)、V(T3)的端子T2、T3连接，第二差动对的另一方的晶体管104的栅极，经由开关SW1、SW2分别与供给电压V(T1)的端子T1和输出端子5连接。
另外，在第一差动对的一方和另一方的晶体管101、102的每一个的栅极与低电位侧电源VSS之间分别连接有电容(capacitor)C2、C1。
此外，在第一和第二差动对的输出端(晶体管101、103的公共漏极端)与输出端子5之间，连接有放大级6。
负载电路10的具体电路结构，例如由电流反射镜(current mirror)电路(111、112)构成。该电流反射镜电路的输入端(晶体管112的漏极和栅极的连接节点)，与第一和第二差动对的另一方的晶体管102、104的公共连接的漏极连接，电流反射镜电路的输出端(晶体管111的漏极)，与第一和第二差动对的一方的晶体管101、103的公共连接的漏极连接。
图1所示的本实施方式的差动放大器，与晶体管的特性偏差无关地高精度地输出与电压V(T1)、V(T2)、V(T3)相应的电压。下面参照图2对于其作用进行说明。
图2是表示一数据输出期间的图1的差动放大器的各开关的接通/断开的控制的时序图。一数据输出时间分为两个期间t1、t2。参照图2说明图1的差动放大器的动作。
首先，在期间t1，接通开关SW1、SW3、SW4、SW6，断开开关SW2、SW5。在这种情况下，第一差动对(101、102)为反馈连接的结构。即，参考电压Vref输入到第一差动对(101、102)的同相输入端(晶体管101的栅极)，输出电压Vout反馈输入到该第一差动对(101、102)的反相输入端(晶体管102的栅极)。另外，对与第一差动对(101、102)连接的电容C2、C1分别蓄积有参考电压Vref、输出电压Vout。此时的输出电压Vout成为与输入到晶体管101的栅极的电压Vref相应的电压。但是，由于第一差动对(101、102)与第二差动对(103、104)的输出对被公共连接，所以输出电压Vout受到输入到第二差动对(103、104)的差动输入对的电压V(T2)、V(T1)的影响，还有，若构成电路的晶体管有特性偏差，则也受到其影响。
即，在期间t1，输出电压Vout受到电压Vref、V(T2)、V(T1)和晶体管的特性偏差的影响，能够通过下式(1)表示。
Vout＝Vref+ΔV                …(1)
在此，ΔV表示来自电压Vref的电压偏差。
另外，如果第一差动对(101、102)、第二差动对(103、104)的每一个晶体管上流过的电流为Ia、Ib、Ic、Id，则在期间t1的稳定状态下，由电流反射镜电路(111、112)的输入输出电流的关系，下式(2)成立。
Ia+Ic＝Ib+Id+ΔI              …(2)
但是，将ΔI作为因电流反射镜电路(111、112)的一对晶体管之间的特性偏差而产生的电流偏差。
接着，在期间t2，断开开关SW1、SW3、SW4、SW6，接通开关SW2、SW5。
在这种情况下，在电容C2和C1中分别保持在期间t1蓄积的电压Vref和电压(Vref+ΔV)，对第一差动对(101、102)的差动输入对(晶体管101、102的栅极)，与期间t1相同地输入电压Vref、电压(Vref+ΔV)。
另一方面，第二差动对(103、104)采用对其同相输入端(晶体管103的栅极)和反相输入端(晶体管104的栅极)分别输入电压V(T3)和输出电压Vout的反馈连接结构。从而，输出电压Vout变化为与输入到晶体管103的栅极的电压V(T3)相应的电压。
但是，对第一差动对(101、102)而言，经过期间t1、t2，输入到差动输入对的电压相同，不产生状态的变化。因此，期间t2的第二差动对(103、104)的稳定状态也保持为与期间t1大致相同的状态。即，以在第一差动对(101、102)和第二差动对(103、104)的每一个的晶体管上流过的电流的状态，保持为在期间t1、t2相同的状态的方式工作。
另外，在向差动输入对差动输入的两个输入电压与在差动对上流过的电流(差动电流)的关系中，如果差动对的一对晶体管均在对于漏极/源极之间电压变化而保持漏极电流大致恒定的电压范围内，则即使两个输入电压以保持电位差(差动电压)的状态进行电位变动，流过差动对的电流也不会变化。
这是因为，伴随着两个输入电压的变化而差动对的公共源极电位也变化，从而分别保证差动对的一对晶体管之间的栅极/源极之间的电压成为恒定电压的缘故。
从而，在期间t1、t2的第二差动对(103、104)的两个输入电压，不依赖于构成差动放大器的晶体管的特性偏差而满足下式(3)的关系。
V(T2)-V(T1)＝V(T3)-Vout             …(3)
在上式(3)中，左边和右边分别表示期间t1和t2的第二差动对(103、104)的差动输入对的输入电压差，意味着在期间t1、t2保持该关系。通过上式(3)，输出电压Vout由下式(4)表示。
Vout＝V(T3)+{V(T1)-V(T2)}           …(4)
此外，在上式(4)中，将{V(T1)-V(T2)}也可以看作电平移动量。
通过上述方式，对于电压V(T3)，图1的差动放大器按照电压V(T1)、V(T2)能够对被电平移动的电压进行电流放大而输出。另外，能够与晶体管的特性偏差无关地进行高精度的电压输出。
此外，参考电压Vref，只要在一数据输出期间恒定就可以，而在数据输出期间单位上也可为不同的电压。例如，作为电压Vref，能够使用电压V(T1)、V(T2)、V(T3)中的某一个。
另外，在图1所示的差动放大器中，电容C2、C1，成对连接于第一差动对(101、102)的差动输入对与电源VSS之间，抑制电源噪声或开关噪声等的影响而使输出电压Vout稳定化，能够进行高精度输出。
例如，即使在电源VSS上产生电源噪声，第一差动对(101、102)的差动输入对，分别经由电容C2、C1而进行电位变动，但由于差动输入对之间的电位差不变，从而能够抑制对输出电压Vout的影响。
另外，若由晶体管开关构成开关SW3、SW6，则产生开关噪声。开关噪声的产生原因是，伴随于晶体管开关由接通向断开变化时的沟道(channel)消除的电荷流入，或者电容C2或C1与晶体管开关之间的寄生电容之间产生的电容耦合的缘故。
但是，通过使晶体管开关SW3、SW6尺寸相等、且使电容C2、C1的电容值相等，由此使第一差动对(101、102)的差动输入对的因各自的开关噪声而产生的电位变动相等，从而能够抑制对输出电压Vout的影响。
此外，蓄积在电容C2、C1的电压Vref和电压(Vref+ΔV)未必不相等，若各自的蓄积电压的电位差较小，则能够充分控制对输出电压Vout的影响。另外，即使由此减小电容C2、C1的电容值，也能够维持高精度的输出。
对应与此，如图21和图23所示的现有的差动放大器，在只有差动输入对的一方与电容连接的结构的情况下，输出电压Vout容易受到电源噪声或开关噪声的影响，从而输出电压Vout的高精度化有限。
另外，若要预先进一步补偿开关噪声，则通过在差动对(101、102)的差动输入对与开关SW6、开关SW3之间的每一个连接点具备噪声消除电路，能够进一步抑制开关噪声的影响。在本实施例中，例如在开关SW6具备噪声消除电路(未图示)的情况下，该噪声消除电路，由与晶体管开关SW6相同极性的晶体管构成，其漏极和源极连接于开关SW6与晶体管101的栅极之间的连接点，且对其栅极输入晶体管开关SW6的控制信号的反相信号。也可以在开关SW3和晶体管102的栅极之间的连接点具备相同结构的噪声消除电路。
如上所述，图1的差动放大器消除晶体管的特性偏差或者电源噪声、开关噪声等影响，能够进行高精度的电压输出。
当然，与图1的差动放大器极性相反的差动放大器也可以得到相同的作用和效果。即，在图1中，由NMOS晶体管构成第一差动对(101、102)和第二差动对(103、104)，由PMOS晶体管构成电流反射镜(111、112)，但也可以由PMOS晶体管构成第一差动对(101、102)和第二差动对(103、104)，由NMOS晶体管构成电流反射镜(111、112)。
另外，在图1所示的例中，电容C2、C1的一端分别与第一差动对的差动输入对连接，而另一端分别与低电位侧电源VSS连接，但电容C2、C1的另一端也可高位侧电源VDD或任意的电源连接，来代替与低位侧电源VSS连接。这种连接方式对于后述的其他实施方式中也同样适用。
此外，如图2所示，图1的各开关控制的时序图表示通过开关SW1、SW3、SW4、SW6的控制和开关SW2、SW5的控制的两种类型进行控制的最简单的例。
但是，开关元件具有寄生电容，开关动作时，若不可以忽略其电容耦合的影响，则根据需要，也可以将各开关的开关动作的时刻稍微错开而进行控制。
图3是表示图1的差动放大器的输出变化的状态的电压波形图。图3表示电压V(T1)、V(T2)、V(T3)、Vref被设定为分别不同的电压的情况。
输出电压Vout在期间t1内满足上式(1)，在期间t2内满足上式(4)。
期间t2的电压Vout与V(T3)的电位差保持为电压V(T1)和V(T2)的电位差，满足上式(3)的关系。
并且，通过对V(T1)、V(T2)、V(T3)供给适当的电压，由此能够输出期望的电压作为期间t2的电压Vout。此外，也可以经过一数据输出期间，使参考电压Vref与V(T1)、V(T2)、V(T3)的某一个一致。
另外，图1的差动放大器，能够实现输出电压数大于输入电压数的多值输出化。
图4是用于说明通过图1的差动放大器进行多值输出化的一实施例的图。图4(A)表示输入输出电平的关系，图4(B)表示将四个输出电平与两位(bit)数字数据(D1、D0)建立关联的电压选择状态的关系。
图4(A)表示输入电压为电压Vn、Vn+1、Va、Vb(其中Va＝Vn，Vn＜Vn+1)的三个电平的情况。
并且，通过对电压V(T1)、V(T2)、V(T3)选择性地输入电压Vn(Va)、Vn+1、Vb，能够输出Vo1～Vo4的四个电平作为输出电压。
具体而言，在输出电压Vo1的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Va，Vb，Vn)，则通过上式(4)，Vo1成为，
Vo1＝Vn-(Vb-Va)        …(5)
即，电压Vo1为，从电压Vn向低电位侧以电位差(Vb-Va)电平移动的电压。
另外，在输出电压Vo2的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vb，Va，Vn)，则Vo2成为，
Vo2＝Vn+(Vb-Va)           …(6)
即，电压Vo2为，从电压Vn向高电位侧以电位差(Vb-Va)电平移动的电压。
另外，在输出电压Vo3的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Va，Vb，Vn+1)，则Vo3成为，
Vo3＝Vn+1-(Vb-Va)          …(7)
即，电压Vo3成为，从电压Vn+1向低电位侧以电位差(Vb-Va)电平移动的电压。
另外，在输出电压Vo4的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vb，Va，Vn+1)，则Vo4成为，
Vo4＝Vn+1+(Vb-Va)          …(8)
即，电压Vo4成为，从电压Vn+1向高电位侧以电位差(Vb-Va)电平移动的电压。
如上所述，对于三个输入电压Vn(Va)、Vn+1、Vb，可输出四个电平Vo1、Vo2、Vo3、Vo4的电压输出。
此外，在图4(A)中，若将Vb、Va的电位差设定为Vn+1、Vn的电位差的1/4，则能够使四个输出电平作为电位差(Vb-Va)的等间隔的电平。
另外，如图4(B)所示，通过2位数字数据(D1、D0)，能够选择输出四个电压Vo1～Vo4。
此外，在图4(A)、图4(B)中，如果各输出电平为对电压Vn+1、Vn加上以及减去电位差(Vb-Va)后的电压电平，从m个的输入电压选择最邻接的两个电平作为电压Vn+1、Vn而生成四个输出电平之后，则能够输出2m个的电压电平。此外，图4(A)表示了Va＝Vn时的例子，但电压Va、Vb可任意设定。
图5是用于说明与通过图1的差动放大器进行多值输出的图4有区别的实施例的图。
图5(A)表示输入输出电平的关系，图5(B)表示将四个输出电平与2位数字数据(D1、D0)建立关联的电压选择状态的关系。图5(A)表示输入电压为电压Vn、Vn+1(但Vn＜Vn+1)的两个电平的情况。并且，通过对电压V(T1)、V(T2)、V(T3)选择性地输入电压Vn、Vn+1，由此能够输出Vo1～Vo4的四个电平作为输出电压。
具体而言，在输出电压Vo 1的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vn，Vn+1，Vn)，则通过上式(4)，Vo1成为，
Vo1＝Vn-(Vn+1-Vn)              …(9)
即，电压Vo1成为，从电压Vn向低电位侧电平移动电位差(Vn+1-Vn)的电压。
另外，在输出电压Vo2的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vn，Vn+1，Vn+1)，则Vo2成为，
Vo2＝Vn+1-(Vn+1-Vn)
   ＝Vn                       …(10)
即，电压Vo2为从电压V n+1向低电位侧电平移动电位差(Vn+1-Vn)的电压，成为与电压Vn同电位。
另外，在输出电压Vo3的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vn+1，Vn，Vn)，则Vo3成为，
Vo3＝Vn+(Vn+1-Vn)
   ＝Vn+1                     …(11)
即，电压Vo3为，从电压Vn向高电位侧电平移动电位差(Vn+1-Vn)的电压，成为与电压Vn+1同电位。
另外，在输出电压Vo4的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vn+1，Vn，Vn+1)，则Vo4成为，
Vo4＝Vn+1+(Vn+1-Vn)            …(12)
即，电压Vo4为，从电压Vn+1向高电位侧电平移动电位差(Vn+1-Vn)的电压。
通过上述方式，对于两个输入电压可实现四个电平的电压输出。此外，在图5(A)、图5(B)中，四个输出电平成为电压差(Vn+1-Vn)的等间隔的电平。
另外，如图5(B)所示，通过2位数字数据(D1、D0)，可选择输出四个电压Vo1～Vo4。
此外，在图5(A)、图5(B)中，如果在m个输入电压中选择最邻接的两个电平而生成四个输出电平，则能够输出2m个电压电平。另外，如果选择任意的两个电平而生成四个输出电平，则最多能够输出m平方个电压电平。
图6是用于说明通过图1的差动放大器进行多值输出的另外其他实施例的图。
图6(A)表示输入输出电平的关系，图6(B)表示将四个输出电平与2位数字数据(D1、D0)建立关联的电压选择状态的关系。
图6(A)与图5(A)同样表示输入电压为电压Vn、Vn+1的两个电平的情况。并且，如图6(B)所示，通过对电压V(T1)、V(T2)、V(T3)选择性地输入电压Vn、Vn+1，能够输出Vo1～Vo4的四个电平。
此时，对于Vo1、Vo4，V(T1)、V(T2)、V(T3)的选择条件与图5(B)相同，成为相同的输入电平。
对于Vo2、Vo3，V(T1)、V(T2)、V(T3)的选择条件与图5(B)不同，因此下面对于在图6中输出Vo2和Vo3的情况进行说明。
具体而言，在输出电压Vo2的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vn，Vn，Vn)，则Vo2成为，
Vo2＝Vn-(Vn-Vn)
   ＝Vn                          …(13)
即，电压Vo2为，从电压Vn无电平移动的电压，与电压Vn同电位。
另外，在输出电压Vo3的情况下，若选择为，
(V(T1)，V(T2)，V(T3))＝(Vn+1，Vn+1，Vn+1)，则Vo3成为，
Vo3＝Vn+1+(Vn+1-Vn+1)
   ＝Vn+1                     …(14)
即，电压Vo3成为，从电压Vn+1无电平移动的电压，与电压Vn+1同电位。
通过上述方式，对于两个输入电压，能够实现四个电平的电压输出。此外，四个输出电平成为电位差(Vn+1-Vn)的等间隔的电平。
另外，如图6(B)所示，通过2位数字数据(D1、D0)，能够选择输出四个电压Vo1～Vo4。
此外，在图6(A)、图6(B)中，如果在m个的输入电压中选择最邻接的两个电平而生成四个输出电平，则能够输出2m个的电压电平。另外，如果选择任意的两个电平而生成四个输出电平，则最多能够输出m平方个的电压电平。
图7是表示使用图1的差动放大器实现图4的输入输出电平的关系的数字模拟变换器的一实施例的结构的图。在图7中，使用参照图1进行过说明的实施方式的差动放大器，作为电路30(多值输出差动放大电路)，。
选择输入到电路30的m个的电压V1～Vm，由在电源电压VH、VL之间以串联方式连接的多个电阻元件R0～Rm间的连接端子生成，由开关组31的开关SW31～SW3m选择各电压后而输出到端子T3。
另外，电阻元件R1由电阻元件Ra、Rb构成，开关组31的开关SW1a、SW2a以及SW1b、SW2b，选择由R0、Ra间的连接端子生成的电压Va
(但Va＝V1)，以及由Ra、Rb间的连接端子生成的电压Vb后输出到端子T1、T2。
此外，在电路30中，被输入开关控制信号，从而进行图1的开关SW1～SW6的接通/断开控制。
另外，选择信号被输入到开关组31，按照选择信号的电压电平输出到端子T1、T2、T3。能够使用视频数据等的数字数据信号作为选择信号。
在图7的数字模拟变换器中，电路30(图1的差动放大器)，由于能够选择性地输入(m+1)个的电压V1～Vm和Vb，所以如图4的说明那样最多能够输出2m个电压电平。
这样，通过适当地选择作为对V(T1)、V(T2)、V(T3)的输入的(m+1)个电压，能够输出大于输入电压数的多个电平电压。此外，在图7中，通过电阻元件R1生成电压Va、Vb，但还可以通过除了电阻元件R1以外的任意的电阻元件生成电压Va、Vb。
如上所述，使用图1的差动放大器的图7的数字模拟变换器，以较少的输入电压数能够得到多个输出电压，因此选择输入电压的开关较少，从而与相同输出电平数的现有电路相比能够减小电路规模。
图8是表示使用图1的差动放大器实现图5和图6的输入输出电平的关系的数字模拟变换器的一实施例的结构的图。在图8中，使用参照图1进行过说明的实施方式的差动放大器作为电路30(多值输出差动放大电路)。
选择输入到电路30的m个电压V1～Vm，由在电源电压VH、VL之间以串联方式连接的多个电阻元件R0～Rm间的连接端子生成，由开关组32的SW11～SW1m、SW21～SW2m选择各电压后输出到两个端子T1、T2。
另外，输出到端子T1、T2的电压，由开关组33选择其中某一方后输出到端子T3。
此外，在电路30中，被输入开关控制信号，进行图1的开关SW1～SW6的控制。
另外，在开关组32、33中，被输入选择信号，按照选择信号的电压电平被输出到端子T1、T2、T3。能够使用视频数据等的数字数据信号作为选择信号。
另外，在图8的数字模拟变换器中，由于电路30(图1的差动放大器)能够选择性地输入m个的电压V1～Vm，所以如用图5或图6进行过说明那样，若选择输入最邻接的两个电平，则能够输出2m个电压电平，另外，若选择输入任意两个电平，则最多能够输出m平方个电压电平。
这样，通过适当地选择m个电压V1～Vm作为对V(T1)、V(T2)、V(T3)的输入，能够输出大于输入电压数的多个电平电压。
如上所述，使用图1的差动放大器的图8的数字模拟变换器，以较少的输入电压数能够得到多数的输出电压，因此选择输入电压的开关较少，从而与相同输出电平数的现有电路相比减小电路规模。
图9是表示图1的差动放大器的变更例的图。在图1中表示始终V(T3)＝V(T1)时的结构。
图9所示的差动放大器，作为来自图1的变更点，除去图1的端子T3，在端子T1、T2之间连接开关SW5。除此之外的结构，与图1所示的结构相同。
另外，如图2所示那样开关SW1～SW6的导通/截止被控制。
在图9的差动放大器中，在上式(4)代入V(T3)＝V(T1)而由下式(15)表示输出电压Vout。
Vout＝2·V(T1)-V(T2)            …(15)
由上式(15)可知，输出电压Vout为对电压V(T1)、V(T2)以1比2外分(exterior division)的电压。
即，图9的差动放大器，与晶体管的特性偏差无关，能够将对电压V(T1)、V(T2)以1比2外分的电压作为输出电压Vout高精度地输出。
此外，通过图9的差动放大器进行多值输出化的实施例与图6相同。
图10是表示使用图9的差动放大器实现图6的输入输出电平的关系的数字模拟变换器的一实施例的结构的图。在图10中，图9的差动放大器用作电路30’。在这种情况下，图10所示的结构为，在图8的结构中除去端子T3以及开关组33的结构。
即使在图10的数字模拟变换器中，电路30’(图9的差动放大器)，能够选择性地输入m个电压V1～Vm，所以在选择输入最邻接的两个电平的情况下，能够输出2m个电压电平，另外，在选择输入任意两个电平的情况下，最多能够输出m平方个电压电平。
这样，通过适当地选择作为对V(T1)、V(T2)的输入的m个电压V1～Vm，从而能够输出大于输入电压数的多个电平电压。
如上所述，使用图9的差动放大器的图10的数字模拟变换器，也以较少的输入电压数能够得到多数的输出电压，因此选择输入电压的开关较少，从而与相同输出电平数的现有电路相比能够减小电路规模。
图11是表示图1所示的差动放大器的变形例的图。在图11所示的实施方式中，将图1的放大级6变更为放大级7。在图11中，放大级7是，其输入对与第一差动对(101、102)和第二差动对(103、104)的输出对的一方的公共连接点和另一方的公共连接点连接，其输出端与输出端子5连接的差动放大级。放大级7的作用与图1的放大级6相同。
图12表示将图1所示的差动放大器和以与其相反极性构成的差动放大器组合的结构。若参照图12，则在该组合的结构中具备：NMOS的第一和第二差动对(101、102)、(103、104)；与第一和第二差动对公共连接的PMOS的一个负载电路(111、112)；对第一和第二差动对分别供给电流的第一和第二电流源(121，122)；PMOS的第三和第四差动对(201、202)、(203、204)；与第三和第四差动对公共连接的NMOS的一个负载电路(211，212)；对第三和第四的差动对分别供给电流的第三和第四电流源(226，227)；接收第一和第二差动对的公共的输出信号的第一放大级(6)；接收第三和第四的差动对的公共的输出信号的第二放大级(16)。第一差动对(101、102)和第三差动对(201、202)的差动输入分别相连，第二差动对(103、104)和第四差动对(203、204)的差动输入分别相连。
在数据输出期间的第一期间，对第二和第四差动对的差动输入，经由接通状态的第一、第四开关(SW1，SW4)，分别输入第一和第二输入端子T1、T2的电压V(T1)、V(T2)，对第一和第三差动对的差动输入，经由接通状态的第三、第六开关(SW3，SW6)，分别输入输出端子(5)的电压和参考电压Vref。另外，在第一和第三差动对的差动输入，分别连接有一端与低电位侧电源VSS连接的电容C1、C2的另一端，对电容C1、C2分别蓄积输出端子的电压和参考电压Vref。
在第二期间，第一、第三、第四、第六开关均处于断开状态，第二和第四差动对的差动输入的一方，经由接通状态的第二开关(SW2)，与输出端子(5)连接，第二和第四差动对的差动输入的另一方，经由接通状态的第二开关(SW5)，与第三输入端子(T3)连接。
在图12中，NMOS第一差动对(101、102)以及NMOS第二差动对(103、104)的输入对，分别与PMOS第三差动对(201、202)以及PMOS第四差动对(203、204)的输入对公共连接，因此在两个差动放大器中不需要分别具备开关SW1～SW6以及电容C1、C2而能够共用。
此外，在图12中表示分开设置放大级6和16的结构，但放大级6和16，当然也可以采用通过浮动电流源(floating current source)等的连接级(連絡段)等耦合而产生相互作用的结构。
图13是表示图1所示的差动放大器的应用例的图。在图13所示的实施方式中，采用使输入到图1的端子T4的参考电压Vref与输入到端子T3的电压V(T3)一致的结构。
图14是表示一数据输出期间的图13的差动放大器的各开关的接通/断开的控制的时序图的一实施例，且提高图13的差动放大器的转换速率(slew rate)的控制方法。下面参照图13、图14对其作用进行说明。
在图14中，一数据输出期间分为三个期间t0、t1、t2。
首先，在期间t0内，断开开关SW1、SW4，接通开关SW2、SW3、SW5、SW6。在这种情况下，第一差动对(101、102)和第二差动对(103、104)均为反馈连接的结构。即，对第一、第二差动对而言，电压V(T3)输入到其同相输入端(晶体管101、103的栅极)，输出电压Vout反馈输入到其反相输入端(晶体管102、104的栅极)。从而，在图13的差动放大器中，第一、第二差动对有助于转换速率，因此与只有第一、第二差动对的一方被反馈连接的结构相比，转换速率提高而进行高速工作。对此时的输出电压Vout而言，电压V(T3)也包括偏置而被放大输出。
接着，在期间t1，接通开关SW1、SW3、SW4、SW6，断开开关SW2、SW5。此时的控制与图1的差动放大器的图2的期间t1的控制相同，发挥与图1相同的作用。但是，在图13中电压Vref＝V(T3)，因此输出电压Vout由上式(1)成为从电压V(T3)偏移ΔV的电压，由下式(16)表示。
Vout＝V(T3)+ΔV           …(16)
接着，在期间t2，断开开关SW1、SW3、SW4、SW6，接通开关SW2、SW5。此时的控制，也与图1的差动放大器的图2的期间t2的控制相同，发挥与图1相同的作用。此时的输出电压Vout由上式(4)表示。
即，通过图14的开关控制使图13的差动放大器工作的情况下，也与图1相同地除去晶体管的特性偏差或电源噪声、开关噪声等的影响而能够进行高精度的电压输出。
图14的开关控制的特征在于，设定期间t0，在该期间t0内，使第一、第二差动对有助于转换速率，而使之高速动作的这一点上。
在期间t0，由于高速工作，所以即使在输出电压Vout的电压变化较大的情况下也能够将期间t0设定为较短的期间。
另外，在期间t1，由于输出电压Vout也仅仅以较小的电位差ΔV变化，因此能够将t1设定为较短的期间。
另一方面，在图2的开关控制的情况下，若输出电压Vout的电压变化较大，则图2的期间t1必须设定为较长期间。
从而，将图14的两个期间t0、t1的合计期间能够设定为比图2的期间t1更短的期间。
此外，在图14的两个期间t0、t1和图2的期间t1，分别相当于偏置消除的准备期间。从而，图14的开关控制，对于偏置消除的准备期间的缩短也有效。
图15是表示图1所示的差动放大器的其他应用例的图。在图15所示的实施方式中，采用了在图1的差动放大器上增加开关SW7、SW8、SW9的结构。开关SW7连接在第一差动对的晶体管101的栅极和开关SW6的连接点、与电容C2的一端之间。开关SW8连接在第一差动对的晶体管102的栅极和开关SW3之间的连接点、与电容C1的一端之间。开关SW9连接在开关SW7和电容C2的连接点、与开关SW8和电容C1的连接点之间。此外，开关SW8始终处于接通状态。
图16是表示对一数据输出期间的图15的差动放大器的各开关的接通/断开的控制进行表示的时序图的一实施例的图，进行减小由电容C2产生的输入阻抗的影响的控制。
(▲)图1的差动放大器，在参考电压Vref在输出期间单位变化的情况下，需要从外部经由端子T4向电容C2供给充分的电荷，成为输入阻抗较低的结构。使用图1的差动放大电路的图7、图8、图10的数字模拟变换器中，若使参考电压Vref与电压V(T1)、V(T2)、V(T3)中的某一个一致，则必须增加生成电压V(T1)、V(T2)、V(T3)的电阻串的电流，从而导致消耗功率的增加。
对应与此，在图15和图16所示的例中，表示能够抑制经由端子T4对电容C2供给电荷的结构和控制的一例。下面对于通过图16的控制进行的图15的差动放大器的动作进行说明。
在图16中，一数据输出期间分为三个期间t0、t1、t2。
首先，在期间t0，接通开关SW1、SW3、SW4、SW6、SW9，断开开关SW2、SW5、SW7。对于此时的图15的连接状态而言，电容C2与端子T4断开，经由开关SW9和电容C1一起连接于输出端子5。除了电容C2的连接之外，处于与图1的差动放大器的图2的期间t1等效的状态。
从而，期间t0的输出电压Vout成为上式(1)的(Vref+ΔV)。对电容C1、C2供给被放大输出的Vout并蓄积。
接着，在期间t1，接通开关SW1、SW3、SW4、SW6、SW7，断开开关SW2、SW5、SW9。对于此时的图15的差动放大器的连接状态而言，处于与图1的差动放大器的图2的期间t1等效的状态，发挥与图1相同的作用。在这种情况下，由于电容C2与输出端子5断开而与端子T4连接，所以电容C2的蓄积电压由(Vref+ΔV)变化为Vref。因此，对电容C2，从外部经由端子T4供给用于改变电位差ΔV的电荷。由于电位差ΔV较小，所以能够使来自外部的电荷供给量比图1的差动放大器小。
接着，在期间t2，断开开关SW1、SW3、SW4、SW6、SW9，接通开关SW2、SW5、SW7。对于此时的图15的连接状态而言，处于与图1的差动放大器的图2的期间t2等效的状态，发挥与图1相同的作用。此时的输出电压Vout通过上式(4)表示。
即，即使在通过图16的开关控制使图15的差动放大器动作的情况下，也与图1相同地消除晶体管的特性偏差或电源噪声、开关噪声等的影响，能够进行高精度的电压输出。
另外，在期间t0，通过在电容C2中暂时蓄积输出电压Vout，能够减少从外部经由端子T4对电容C2供给的电荷量。因此，在图7、图8、图10的数字模拟变换器的电路30或电路30’中使用图15的差动放大器的情况下，能够抑制带(▲)标记的段落所述的消耗功率的增加。
此外，在图15中，为了抑制开关SW3、SW6从接通向断开变化时产生的开关噪声的影响而设置开关SW8。由于通过使与第一差动对(101、102)的差动输入分别连接的电容C1、C2或晶体管的寄生电容相同，由此能够抑制开关噪声，所以作为优选开关SW8具备寄生电容与开关SW7的寄生电容相同的部分。
图17是表示图1所示的差动放大器的另外其他的应用例的图。在图17所示的实施方式中，采用组合图13和图15的结构，使输入到图1的端子T4的参考电压Vref与输入到端子T3的电压V(T3)一致，且进一步增加开关SW7、SW8、SW9。开关SW7连接在第一差动对的晶体管101的栅极和开关SW6的连接点、与电容C2的一端之间。开关SW8连接在第一差动对的晶体管102的栅极和开关SW3的连接点、与电容C1的一端之间。开关SW9连接在开关SW7和电容C2的连接点、与开关SW8和电容C1的连接点之间。此外，开关SW8始终处于接通状态。
图18是表示一数据输出期间的图17的差动放大器的各开关的接通/断开的控制的时序图的一实施例，减小由电容C2产生的输入阻抗的影响，并且提高转换速率而缩短偏置消除的准备期间。
下面对于通过图18的控制进行的图17的差动放大器的动作进行说明。图18中，一数据输出期间分为三个期间t0、t1、t2。
首先，在期间t0，断开开关SW1、SW4、SW7，接通开关SW2、SW3、SW5、SW6、SW9。对于此时的图17的差动放大器而言，第一和第二差动对一起被反馈连接，电压V(T3)包括偏置而输出电压Vout被放大输出。另外，电容C2，与电容C1一起连接于输出端子5而蓄积输出电压Vout。
接着，在期间t1，接通开关SW1、SW3、SW4、SW6、SW7，断开开关SW2、SW5、SW9。对于此时的图17的连接状态而言，成为与图1的差动放大器的图2的期间t1等效的状态，发挥与图1相同的作用。但是，在图17中，由于电压Vref＝V(T3)，所以通过上式(16)可得到输出电压Vout。另外，由于电容C2，与输出端子5断开，与端子T3(T4)连接，所以电容C2的蓄积电压由包括偏置的V(T3)变化为输入电压V(T3)。因此，从外部经由端子T3(T4)供给于电容C2的电荷，只要有偏置电压量即可，是非常微小的量。
接着，在期间t2，断开开关SW1、SW3、SW4、SW6、SW9，接通开关SW2、SW5、SW7。对于此时的图17的连接状态而言，处于与图1的差动放大器的图2的期间t2等效的状态，进行与图1同样的工作。此时的输出电压Vout由上式(4)表示。
即，即使在通过图18的开关控制使图17的差动放大器工作的情况下，也与图1相同地消除晶体管的特性偏差或电源噪声、开关噪声等的影响，能够进行高精度的电压输出。
另外，在期间t0，通过反馈连接第一、第二差动对，能够使之高速工作，能够将期间t0设定为较短的期间。
另外，在期间t1，由于输出电压Vout也只变化较小的电位差ΔV，所以能够设定为较短的期间。由此，与图13、图14同样地能够缩短偏置消除的准备期间。
另外，在期间t0，通过将输出电压Vout暂时蓄积在电容C2中，能够减少从外部经由端子T3(T4)对电容C2供给的电荷量。因此在图7、图8、图10的数字模拟变换器的电路30或电路30’中使用图17的差动放大器的情况下，能够抑制带(▲)标记的段落所述的消耗功率的增加。
以上在图13至图18中表示了图1的差动放大器的应用例，但对于图9、图11、图12的差动放大器也当然能够实施同样的应用。
图19是表示作为本发明的其他实施例的显示装置的数据驱动器的结构的图，是表示使用图7、图8、图10的数字模拟变换器的例的图。
参照图19，图19的显示装置的数据驱动器，至少具备：灰度电压发生电路200，其由通过多个电阻元件构成的电阻串构成；和多个数字模拟变换器300。各数字模拟变换器300，具备：图7、图8、图10的开关组31、32等的译码器；和图1、图9、图11、图12、图13、图15、图17中的任意一个差动放大器30、30’。上述译码器，按照视频数字数据信号，对电压V(T1)、V(T2)、V(T3)进行选择而输入到差动放大器30。另外，按照视频数据信号，对电压V(T1)、V(T2)进行选择而输入到差动放大器30’。另外，上述差动放大器，对于各数字模拟变换器300通过公共控制信号控制各开关。
图19所示的数据驱动器，通过本发明的差动放大器和数字模拟变换器构成，能够进行多值输出化。因此，与图20的结构相比能够减小由灰度电压发生电路200生成的灰度电压数，通过各译码器的电路规模变小，能够节省面积即能够实现低成本化。并且，当然也可以实现使用图19的数据驱动器的显示装置的低成本化。
另外，各差动放大器，除去晶体管的特性偏差或电源噪声、开关噪声等的影响，能够进行高精度的电压输出。
还有，本发明的数据驱动器，并不限定于显示装置，也可以用作高性能的多输出驱动器。
根据上述实施例说明以上发明，本发明，并不仅限定于上述实施例的结构，包括在本发明的范围内只要是本领域技术人员能够完成的各种变形和修正。既可以由使用单晶体硅的LSI构成，也可以由使用在玻璃等的绝缘性基板上形成的薄膜晶体管(TFT)的电路构成。

Claims (26)

1、一种差动放大器，具备：输入差动级，其包括第一和第二差动对、与所述第一和第二差动对的输出对公共连接的负载电路；和放大级，其接收所述第一和第二差动对的公共的输出信号，充电或放电驱动输出端子，其特征在于，
具备控制电路，该控制电路对第一状态和第二状态的至少两个状态进行切换控制，
该第一状态为，所述输出端子与所述第一差动对的第一差动输入反馈连接，对所述第一差动对的第二差动输入供给参考电压，并且供给到所述第一差动对的第一和第二差动输入的所述输出端子的电压和所述参考电压蓄积在与所述第一差动对的第一和第二差动输入连接的第一和第二电容中，对所述第二差动对的第一和第二差动输入分别供给第一和第二电压的状态，
该第二状态为，所述输出端子与所述第二差动对的第一差动输入反馈连接，对所述第二差动对的第二差动输入供给第三电压，所述第一差动对的第一和第二差动输入分别与所述输出端子和所述参考电压的供给端子断开，对所述第一差动对的第一和第二差动输入分别供给所述第一和第二电容的蓄积电压的状态。
2、根据权利要求1所述的差动放大器，其特征在于，
所述参考电压由所述第三电压构成，
所述控制电路，在第三状态、所述第一状态和所述第二状态之间进行切换控制，该第三状态为：对所述第一和第二差动对的每一个的第一差动输入反馈输入所述输出端子的电压，对每一个的第二差动输入供给所述第三电压的状态。
3、根据权利要求1所述的差动放大器，其特征在于，
所述第一和第二电容，一端分别与所述第一差动对的第一和第二差动输入连接，另一端在电源端子或供给给定电压的端子之间公共连接。
4、根据权利要求1所述的差动放大器，其特征在于，
所述参考电压与所述第一至第三电压中的某一个电压相等。
5、根据权利要求1所述的差动放大器，其特征在于，
所述第一电压与所述第三电压相等，所述参考电压与所述第一或第二电压相等。
6、一种差动放大器，具备：输入差动级，其包括第一和第二差动对、与所述第一和第二差动对的输出对公共连接的负载电路；和放大级，其接收所述第一和第二差动对的公共的输出信号，充电或放电驱动输出端子，其特征在于，
所述差动放大器具备：控制电路，其对所述第一差动对的差动输入和对第二差动对的差动输入的信号输入进行控制；和第一和第二电容，该第一和第二电容的一端分别与所述第一差动对的第一和第二差动输入连接，
数据输出期间包括第一和第二期间，
通过所述控制电路的控制，在所述第一期间，对所述第一差动对的第一和第二差动输入分别供给所述输出端子的电压和参考电压，并且所述输出端子的电压和所述参考电压分别蓄积在所述第一和第二电容中，对所述第二差动对的第一和第二差动输入分别供给第一和第二电压，
在所述第二期间，所述第一差动对的第一和第二差动输入，处于断开所述输出端子的电压并且断开所述参考电压的供给的状态，且被分别供给所述第一和第二电容的蓄积电压，对所述第二差动对的第一和第二差动输入供给所述输出端子的电压和第三电压。
7、根据权利要求1所述的差动放大器，其特征在于，
所述控制电路具备：第一开关，其连接在所述第二差动对的第一差动输入和供给所述第一电压的第一端子之间；第二开关，其连接在所述第二差动对的第一差动输入和所述输出端子之间；第三开关，其连接在所述第一差动对的第一差动输入和所述输出端子之间；第四开关，其连接在所述第二差动对的第二差动输入和供给所述第二电压的第二端子之间；第五开关，其连接在所述第二差动对的第二差动输入和供给所述第三电压的第三端子之间；和第六开关，其连接在所述第一差动对的第二差动输入和供给所述参考电压的第四端子之间，
在所述第一期间，所述第二和第五开关处于断开状态，对所述第一差动对的第一和第二差动输入，经由接通状态的所述第三和第六开关分别供给所述输出端子的电压和所述参考电压，对所述第二差动对的第一和第二差动输入，经由接通状态的所述第一和第四开关分别供给所述第一和第二电压，
在所述第二期间，所述第一、第三、第四和第六开关均处于断开状态，对所述第二差动对的第一和第二差动输入，经由接通状态的所述第二和第五开关分别供给所述输出端子的电压和所述第三电压。
8、根据权利要求1所述的差动放大器，其特征在于，
所述第三电压成为所述参考电压，所述数据输出期间在所述第一期间之前具备预备驱动期间，
在所述预备驱动期间，对所述第一和第二差动对的差动输入而言，对每一个的第二差动输入供给所述第三电压，而对每一个的第一差动输入反馈输入所述输出端子的电压。
9、根据权利要求1所述的差动放大器，其特征在于，
所述控制电路具备：第一开关，其连接在所述第二差动对的第一差动输入和供给所述第一电压的第一端子之间；第二开关，其连接在所述第二差动对的第一差动输入和所述输出端子之间；第三开关，其连接在所述第一差动对的第一差动输入和所述输出端子之间；第四开关，其连接在所述第二差动对的第二差动输入和供给所述第二电压的第二端子之间；第五开关，其分别连接在所述第二差动对的第二差动输入和供给所述第三电压的第三端子之间；和第六开关，其连接在所述第一差动对的第二差动输入和供给所述参考电压的第四端子之间，
所述第三电压成为所述参考电压，
所述数据输出期间，在所述第一期间之前具备预备驱动期间，
在所述预备驱动期间，所述第一和第四开关处于断开状态，对所述第一和第二差动对的差动输入而言，对每一个的第二差动输入，经由接通状态的所述第六和第五开关供给所述第三电压，而对每一个的第一差动输入，经由接通状态的所述第三和第二开关反馈输入所述输出端子的电压，
在所述第一期间，所述第二和第五开关处于断开状态，对所述第一差动对的第一和第二差动输入，经由接通状态的所述第三和第六开关分别供给所述输出端子的电压和所述第三电压，对所述第二差动对的第一和第二差动输入，经由接通状态的所述第一和第四开关分别供给所述第一和第二电压，
在所述第二期间，所述第一、第三、第四和第六开关均处于断开状态，对所述第二差动对的第一和第二差动输入，经由接通状态的所述第二和第五开关分别供给所述输出端子的电压和所述第三电压。
10、根据权利要求1所述的差动放大器，其特征在于，
所述数据输出期间，在所述第一期间之前具备预备驱动期间，
在所述预备驱动期间，所述第二电容，与供给所述参考电压的所述第一差动对的第二差动输入断开，并且与所述第一电容短路，在所述第一和第二电容的每一个中蓄积所述输出端子的电压。
11、根据权利要求1所述的差动放大器，其特征在于，
所述控制电路具备：第一开关，其连接在所述第二差动对的第一差动输入和供给所述第一电压的第一端子之间；第二开关，其连接在所述第二差动对的第一差动输入和所述输出端子之间；第三开关，其连接在所述第一差动对的第一差动输入和所述输出端子之间；第四开关，其连接在所述第二差动对的第二差动输入和供给所述第二电压的第二端子之间；第五开关，其分别连接在所述第二差动对的第二差动输入和供给所述第三电压的第三端子之间；第六开关，其连接在所述第一差动对的第二差动输入和供给所述参考电压的第四端子之间；第七开关，其连接在所述第一差动对的第二差动输入和所述第二电容的一端之间；和第八开关，其连接在所述第一电容的一端和所述第二电容的一端之间，
所述数据输出期间，在所述第一期间之前具备预备驱动期间，
在所述预备驱动期间，所述第二、第五和第七开关均处于断开状态，对所述第一差动对的第一差动输入，经由接通状态的所述第三开关供给所述输出端子的电压，对所述第一差动对的第二差动输入，经由接通状态的所述第六开关供给所述参考电压，对所述第二差动对的第一和第二差动输入，经由接通状态的所述第一和第四开关分别供给所述第一和第二电压，对所述第一电容的一端和所述第二电容的一端，经由接通状态的所述第三和第八开关公共供给所述输出端子的电压，
在所述第一期间，所述第二、第五和第八开关均处于断开状态，所述第二电容，经由接通状态的所述第七开关与所述第一差动对的第二差动输入连接，且对所述第二电容供给所述参考电压，
在所述第二期间，所述第一、第三、第四、第六和第八开关均处于断开状态，对所述第二差动对的第一和第二差动输入，经由导通状态的所述第二、第五开关分别供给所述输出端子的电压和所述第三电压。
12、根据权利要求8所述的差动放大器，其特征在于，
在所述预备驱动期间，所述第二电容，与供给所述参考电压的所述第一差动对的第二差动输入断开，并且与所述第一电容短路，所述输出端子的电压蓄积在所述第一和第二电容的每一个中。
13、根据权利要求1所述的差动放大器，其特征在于，
所述控制电路具备：第一开关，其连接在所述第二差动对的第一差动输入和供给所述第一电压的第一端子之间；第二开关，其连接在所述第二差动对的第一差动输入和所述输出端子之间；第三开关，其连接在所述第一差动对的第一差动输入和所述输出端子之间；第四开关，其连接在所述第二差动对的第二差动输入和供给所述第二电压的第二端子之间；第五开关，其连接在所述第二差动对的第二差动输入和供给所述第三电压的第三端子之间；第六开关，其连接在所述第一差动对的第二差动输入和供给所述参考电压的第四端子之间；第七开关，其连接在所述第一差动对的第二差动输入和所述第二电容的一端之间；和第八开关，其连接在所述第一电容的一端和所述第二电容的一端之间，
所述第三电压成为所述参考电压，
所述数据输出期间，在所述第一期间之前具备预备驱动期间，
在所述预备驱动期间，所述第一、第四和第七开关均处于断开状态，对所述第一和第二差动对的差动输入而言，对每一个的第一差动输入，经由接通状态的所述第三和第二开关反馈输入所述输出端子的电压，而对每一个的第二差动输入，经由接通状态的所述第六和第五开关供给所述第三电压，对所述第一、第二电容，经由接通状态的所述第三和第八开关公共供给所述输出端子的电压，
在所述第一期间，所述第二、第五和第八开关均处于断开状态，对所述第一差动对的第一和第二差动输入，经由接通状态的所述第三和第六开关分别供给所述输出端子的电压和所述第三电压，对所述第二差动对的第一和第二差动输入，经由接通状态的所述第一和第四开关分别供给所述第一和第二电压，所述第二电容，经由接通状态的所述第七开关与所述第一差动对的第二差动输入连接，并且对所述第二电容供给所述第三电压，
在所述第二期间，所述第一、第三、第四、第六和第八开关均处于断开状态，对所述第二差动对的第一和第二差动输入，经由接通状态的所述第二和第五开关分别供给所述输出端子的电压和所述第三电压。
14、根据权利要求11所述的差动放大器，其特征在于，
还具备第九开关，其连接在所述第一差动对的第一差动输入和所述第一电容的一端之间，处于接通状态。
15、根据权利要求1所述的差动放大器，其特征在于，
所述放大级由差动放大电路构成，该差动放大电路，其输入对与所述第一差动对和第二差动对的输出对的一方的公共连接点和另一方的公共连接点连接，其输出端与所述输出端子连接。
16、一种差动放大器，具备：第一极性的第一和第二差动对；第二极性的第一负载电路，其与所述第一和第二差动对公共连接；第一和第二电流源，其对所述第一和第二差动对分别供给电流；第二极性的第三和第四差动对；第一极性的第二负载电路，其与所述第三和第四差动对公共连接；和第三和第四电流源，其对所述第三和第四差动对分别供给电流，所述差动放大器具备：第一放大级，其接收所述第一和第二差动对的公共的输出信号，输出与输出端子连接；和第二放大级，其接收所述第三和第四差动对的公共的输出信号，输出与所述输出端子连接，所述差动放大器具备控制电路，其控制对所述第一至第四差动对的差动输入的信号输入，其特征在于，
所述第一和所述第三差动对的差动输入之间分别被连接，所述第二和所述第四差动对的差动输入之间分别被连接，
具备第一和第二电容，该第一和第二电容的一端分别与所述第一和第三差动对的第一和第二差动输入的第一、第二公共连接点连接，
数据输出期间包括第一和第二期间，
在所述第一期间，对所述第一和第三差动对的第一和第二差动输入，分别供给所述输出端子的电压和参考电压，并且对与所述第一和第三差动对的第一和第二差动输入连接的第一和第二电容分别蓄积所述输出端子的电压和所述参考电压，对所述第二和第四差动对的第一和第二差动输入，分别供给第一和第二电压，
在所述第二期间，所述第一和第三差动对的第一和第二差动输入，与所述输出端子的电压和所述参考电压的供给断开，而分别供给所述第一和第二电容的蓄积电压，对所述第二和第四差动对的第一和第二差动输入，供给所述输出端子的电压和第三电压。
17、根据权利要求16所述的差动放大器，其特征在于，
所述控制电路，具备：第一开关，其连接在所述第二和第四差动对的第一差动输入的第三公共连接点和供给所述第一电压的第一端子之间；第二开关，其分别连接在所述第二和第四差动对的第一差动输入的所述第三公共连接点和所述输出端子之间；第三开关，其连接在所述第一和第三差动对的第一差动输入的所述第一公共连接点和输出端子之间；第四开关，其连接在所述第二和第四差动对的第二差动输入的第四公共连接点和供给所述第二电压的第二端子之间；第五开关，其连接在所述第二和第四差动对的第二差动输入的所述第四公共连接点和供给所述第三电压的第三端子之间；和第六开关，其连接在所述第一和第三差动对的第二差动输入的所述第二公共连接点和供给所述参考电压的第四端子之间；
在所述第一期间，所述第二和第五开关处于断开状态，对所述第一和第三差动对的第一和第二差动输入，经由接通状态的所述第三和第六开关分别供给所述输出端子的电压和所述参考电压，对所述第二和第四差动对的第一和第二差动输入，经由接通状态的所述第一和第四开关分别供给所述第一和第二电压，
在所述第二期间，所述第一、第三、第四和第六开关均处于断开状态，对所述第二和第四差动对的第一和第二差动输入，经由接通状态的所述第二和第五开关分别供给所述所输出端子的电压和所述第三电压。
18、根据权利要求6所述的差动放大器，其特征在于，
在所述数据输出期间，所述参考电压由所述第一、第二和第三电压内的某一个电压构成。
19、根据权利要求1所述的差动放大器，其特征在于，
所述第二期间的所述输出端子的电压为，对所述第三电压加上或减去所述第一电压和所述第二电压的电压差后的电压。
20、根据权利要求1所述的差动放大器，其特征在于，
在所述数据输出期间，所述第三电压由所述第一或第二电压构成。
21、一种数字模拟变换器，其特征在于，
具备权利要求1所述的所述差动放大器，
具备：电阻组，其在高位侧的第一电位和低位侧的第二电位之间串联连接，从分接头输出m个电平电压和第一及第二参考电压；和译码器，其基于数据信号，在所述第一和第二参考电压中选择所述第一、第二的电压，并且在所述m个电平电压中选择所述第三电压，对所述差动放大器供给所述第一、第二、第三电压。
22、一种数字模拟变换器，其特征在于，
具备权利要求1所述的差动放大器，
具备：电阻组，其在高位侧的第一电位和低位侧的第二电位之间串联连接，从分接头输出m个电平电压；和译码器，其基于数据信号，在所述m个电平电压中选择所述第一、第二、第三电压后，对所述差动放大器供给。
23、根据权利要求22所述的数字模拟变换器，其特征在于，
所述第三电压由所述第一或第二电压构成。
24、一种数据驱动器，其特征在于，
具备多个权利要求21所述的所述数字模拟变换器，由所述多个数字模拟变换器共用从所述电阻组和分接头输出的电压。
25、一种数据驱动器，其特征在于，
具备多个权利要求22所述的数字模拟变换器，由所述多个数字模拟变换器共用从所述电阻组和分接头输出的电压。
26、一种显示装置，具备输入灰度电压后驱动与显示元件连接的数据线的放大电路，其特征在于，
具有权利要求1所述的差动放大器作为所述放大电路。
CNB2006101543797A 2005-09-26 2006-09-26 差动放大器、数字模拟变换器以及显示装置 Expired - Fee Related CN100527608C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005278525 2005-09-26
JP2005278525A JP4701960B2 (ja) 2005-09-26 2005-09-26 差動増幅器とデジタル・アナログ変換器並びに表示装置

Publications (2)

Publication Number Publication Date
CN1941616A true CN1941616A (zh) 2007-04-04
CN100527608C CN100527608C (zh) 2009-08-12

Family

ID=37893239

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101543797A Expired - Fee Related CN100527608C (zh) 2005-09-26 2006-09-26 差动放大器、数字模拟变换器以及显示装置

Country Status (3)

Country Link
US (1) US7459967B2 (zh)
JP (1) JP4701960B2 (zh)
CN (1) CN100527608C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050926A (zh) * 2014-07-07 2014-09-17 中南大学 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法
CN107003585A (zh) * 2014-09-23 2017-08-01 菲尼萨公司 用于硅光子的差动twe mzm驱动器
CN114495790A (zh) * 2022-01-24 2022-05-13 北京奕斯伟计算技术有限公司 放大器及控制方法、缓冲器、源极驱动器、显示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472507B2 (ja) * 2004-12-16 2010-06-02 日本電気株式会社 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
JP4556824B2 (ja) * 2005-09-27 2010-10-06 日本電気株式会社 差動増幅器とデジタル・アナログ変換器、並びに表示装置
JP5047699B2 (ja) * 2007-06-08 2012-10-10 ルネサスエレクトロニクス株式会社 増幅回路、デジタルアナログ変換回路及び表示装置
US20090096491A1 (en) * 2007-10-15 2009-04-16 Seiko Epson Corporation Driver circuit, data driver, integrated circuit device, and electronic instrument
JP4627078B2 (ja) 2007-10-25 2011-02-09 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
US7583138B1 (en) * 2007-11-09 2009-09-01 National Semiconductor Corporation System and method for controlling an error amplifier between control mode changes
MY146160A (en) 2008-09-18 2012-06-29 Mimos Berhad An energy harvester
US8008968B2 (en) * 2009-12-03 2011-08-30 Texas Instruments Incorporated Multipath amplifier
US20130082998A1 (en) * 2011-09-30 2013-04-04 Imre Knausz Display device voltage generation
TWI526899B (zh) * 2011-10-24 2016-03-21 友達光電股份有限公司 光感式觸控電路及其液晶顯示器
US20150348491A1 (en) * 2014-05-30 2015-12-03 Qualcomm Mems Technologies, Inc. Robust driver with multi-level output
WO2020208528A1 (en) * 2019-04-07 2020-10-15 Mohammad Mahdi Ahmadi Charge-balanced current-controlled stimulation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164337A (ja) * 1992-11-18 1994-06-10 Fuji Xerox Co Ltd 差動型電圧比較器
JP2001292041A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
JP4629279B2 (ja) * 2001-08-17 2011-02-09 富士通セミコンダクター株式会社 オフセットキャンセル機能を有するオペアンプ
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
JP4328596B2 (ja) * 2003-10-27 2009-09-09 日本電気株式会社 差動増幅器
JP4143588B2 (ja) * 2003-10-27 2008-09-03 日本電気株式会社 出力回路及びデジタルアナログ回路並びに表示装置
JP4188931B2 (ja) * 2005-03-09 2008-12-03 富士通マイクロエレクトロニクス株式会社 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法
JP2006310959A (ja) * 2005-04-26 2006-11-09 Nec Corp 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104050926A (zh) * 2014-07-07 2014-09-17 中南大学 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法
CN104050926B (zh) * 2014-07-07 2016-01-13 中南大学 一种oled数据驱动电路、基于该电路的有源tft oled面板及其驱动方法
CN107003585A (zh) * 2014-09-23 2017-08-01 菲尼萨公司 用于硅光子的差动twe mzm驱动器
CN107003585B (zh) * 2014-09-23 2020-03-03 菲尼萨公司 用于硅光子的差动twe mzm驱动器
CN114495790A (zh) * 2022-01-24 2022-05-13 北京奕斯伟计算技术有限公司 放大器及控制方法、缓冲器、源极驱动器、显示装置
CN114495790B (zh) * 2022-01-24 2023-11-21 北京奕斯伟计算技术股份有限公司 放大器及控制方法、缓冲器、源极驱动器、显示装置

Also Published As

Publication number Publication date
JP2007089074A (ja) 2007-04-05
JP4701960B2 (ja) 2011-06-15
US7459967B2 (en) 2008-12-02
CN100527608C (zh) 2009-08-12
US20070070022A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
CN1941616A (zh) 差动放大器、数字模拟变换器以及显示装置
CN1677846A (zh) 差动放大器、数字/模拟转换器和显示装置
CN1254008C (zh) 显示装置的放大器、驱动电路、便携电话和便携电子装置
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1941615A (zh) 差动放大器与数字/模拟转换器以及显示装置
CN1183499C (zh) 驱动电路及驱动方法
CN1191565C (zh) 运算放大电路及驱动电路
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1260889C (zh) 低消耗电流的驱动电路
CN101043207A (zh) 差动放大器、数模转换器以及显示装置
CN1595796A (zh) 差分放大器及数据驱动器和显示装置
CN100350739C (zh) 电路
CN1707942A (zh) 电压比较器电路
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN1855211A (zh) 有源矩阵式显示装置及其驱动方法
CN1670577A (zh) 驱动电压控制装置
CN1521714A (zh) 显示装置的驱动电路
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1433144A (zh) 电路
CN1879141A (zh) 像素电路、显示设备和用于驱动像素电路的方法
CN1533562A (zh) 电子元件的控制电路、电子电路、电光学装置、电光学装置的驱动方法和电子设备与电子元件的控制方法
CN1754316A (zh) 半导体装置及其驱动方法
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置
CN1612468A (zh) 差动放大器
CN1540870A (zh) 比较电路和偏置补偿装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20140926

EXPY Termination of patent right or utility model