JPH06164337A - 差動型電圧比較器 - Google Patents
差動型電圧比較器Info
- Publication number
- JPH06164337A JPH06164337A JP30843992A JP30843992A JPH06164337A JP H06164337 A JPH06164337 A JP H06164337A JP 30843992 A JP30843992 A JP 30843992A JP 30843992 A JP30843992 A JP 30843992A JP H06164337 A JPH06164337 A JP H06164337A
- Authority
- JP
- Japan
- Prior art keywords
- input
- vin
- voltage
- input voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 第一の電圧と第二の電圧および第一の電圧と
第三の電圧の差を順次比較する。 【構成】 比較されるべき３つの電圧を取り込む入力回
路と、この入力回路の２つの出力が第１のコンデンサＣ
１および第２のコンデンサＣ２を介して入力される差動
型電圧比較回路を有することを特徴とする。
第三の電圧の差を順次比較する。 【構成】 比較されるべき３つの電圧を取り込む入力回
路と、この入力回路の２つの出力が第１のコンデンサＣ
１および第２のコンデンサＣ２を介して入力される差動
型電圧比較回路を有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は電圧を比較する差動型電
圧比較器に関する。
圧比較器に関する。
【０００２】
【従来の技術】従来の３入力電圧比較器、例えば“The
Journal of Solid-State Circuits, Vol. ２５，No.
１，ＦＥＢＲＵＡＲＹ １９９０；pp１６７−１７２”
において示されたインバータチョッパー型３入力電圧比
較器の例を図５に示す。この回路では、タイミングパル
スΦ１で、入力電圧Ｖｉｎを取り込み、回路をオートゼ
ロ調整状態とする。次にタイミングパルスΦ２でＶｒｃ
を取り込むが、電圧Ｖｉｎでオートゼロ調整をしている
ので、ＶｉｎとＶｒｃの電圧差が増幅されてＶｏｕｔに
現れる。さらに次のタイミングパルスΦ３でＶｒｆを取
り込み、ＶｉｎとＶｒｃを比較する。
Journal of Solid-State Circuits, Vol. ２５，No.
１，ＦＥＢＲＵＡＲＹ １９９０；pp１６７−１７２”
において示されたインバータチョッパー型３入力電圧比
較器の例を図５に示す。この回路では、タイミングパル
スΦ１で、入力電圧Ｖｉｎを取り込み、回路をオートゼ
ロ調整状態とする。次にタイミングパルスΦ２でＶｒｃ
を取り込むが、電圧Ｖｉｎでオートゼロ調整をしている
ので、ＶｉｎとＶｒｃの電圧差が増幅されてＶｏｕｔに
現れる。さらに次のタイミングパルスΦ３でＶｒｆを取
り込み、ＶｉｎとＶｒｃを比較する。
【０００３】
【発明が解決しようとする課題】しかし、このようなイ
ンバータチョッパー型電圧比較器は電源ノイズに対して
弱いので、近年においては差動型電圧比較器の研究開発
が盛んに行われている。差動型電圧比較器においては、
正帰還回路を用いた場合、電圧を比較する前に一度オー
トゼロ調整期間を設ける必要があるので、１組の電圧を
比較した後に、さらに連続した期間で電圧を比較するの
は困難である。従って、次のオートゼロ調整期間もしく
は比較期間まで、つまりオートゼロ調整周期の１周期半
以上、一定の入力電圧を与えつづける必要があった。
ンバータチョッパー型電圧比較器は電源ノイズに対して
弱いので、近年においては差動型電圧比較器の研究開発
が盛んに行われている。差動型電圧比較器においては、
正帰還回路を用いた場合、電圧を比較する前に一度オー
トゼロ調整期間を設ける必要があるので、１組の電圧を
比較した後に、さらに連続した期間で電圧を比較するの
は困難である。従って、次のオートゼロ調整期間もしく
は比較期間まで、つまりオートゼロ調整周期の１周期半
以上、一定の入力電圧を与えつづける必要があった。
【０００４】本発明の目的は、３入力差動型電圧比較器
を実現し、特に正帰還回路を用いた場合一定の入力電圧
を与えつづけなければならない期間を短縮することであ
る。
を実現し、特に正帰還回路を用いた場合一定の入力電圧
を与えつづけなければならない期間を短縮することであ
る。
【０００５】
【課題を解決するための手段】そこで本発明は、３つの
電圧を比較する差動型電圧比較器において、比較される
べき３つの電圧Ｖｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２を取り
込む入力回路と、この入力回路の２つの出力が第１のコ
ンデンサおよび第２のコンデンサを介して入力される差
動電圧比較回路とからなる。入力回路は、Ｖｉｎを入力
するための第１の入力端子と、上記Ｖｒｅｆ１を入力す
るための第２の入力端子と、上記Ｖｒｅｆ２を入力する
ための第３の入力端子、上記第１のコンデンサの一方の
端子に電圧を与えるための第１の出力端子と、上記第２
コンデンサの一方の端子に電圧を与えるための第２の出
力端子とを有し、第１および第２の出力端子から以下の
ような順番で繰り返し電圧を出力する。
電圧を比較する差動型電圧比較器において、比較される
べき３つの電圧Ｖｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２を取り
込む入力回路と、この入力回路の２つの出力が第１のコ
ンデンサおよび第２のコンデンサを介して入力される差
動電圧比較回路とからなる。入力回路は、Ｖｉｎを入力
するための第１の入力端子と、上記Ｖｒｅｆ１を入力す
るための第２の入力端子と、上記Ｖｒｅｆ２を入力する
ための第３の入力端子、上記第１のコンデンサの一方の
端子に電圧を与えるための第１の出力端子と、上記第２
コンデンサの一方の端子に電圧を与えるための第２の出
力端子とを有し、第１および第２の出力端子から以下の
ような順番で繰り返し電圧を出力する。
【０００６】第１の出力端子：Ｖｒｅｆ１→Ｖｉｎ→Ｖ
ｉｎ→（Ｖｉｎ＋Ｖｒｅｆ２）／２ 第２の出力端子：Ｖｒｅｆ１→Ｖｒｅｆ１→Ｖｒｅｆ２
→（Ｖｉｎ＋Ｖｒｅｆ２）／２ さらに差動型電圧比較回路は、第１の出力端子および第
２の出力端子がＶｒｅｆ１を出力している期間に一回目
のオートゼロ調整を行い、第１の出力端子がＶｉｎを出
力し且つ第２の出力端子がＶｒｅｆ１を出力している期
間に一回目の比較を行う。次に差動型電圧比較回路は、
第１の出力端子がＶｉｎを出力し且つ第２の出力端子が
Ｖｒｅｆ２を出力している期間に、二回目オートゼロ調
整を行い、第１の出力端子および第２の出力端子が（Ｖ
ｉｎ＋Ｖｒｅｆ２）／２を出力している期間に２回目の
比較を行う。つまりＶｉｎを連続した期間の１回目の比
較期間と二回目のオートゼロ調整期間だけに使用するこ
とで課題を解決する。
ｉｎ→（Ｖｉｎ＋Ｖｒｅｆ２）／２ 第２の出力端子：Ｖｒｅｆ１→Ｖｒｅｆ１→Ｖｒｅｆ２
→（Ｖｉｎ＋Ｖｒｅｆ２）／２ さらに差動型電圧比較回路は、第１の出力端子および第
２の出力端子がＶｒｅｆ１を出力している期間に一回目
のオートゼロ調整を行い、第１の出力端子がＶｉｎを出
力し且つ第２の出力端子がＶｒｅｆ１を出力している期
間に一回目の比較を行う。次に差動型電圧比較回路は、
第１の出力端子がＶｉｎを出力し且つ第２の出力端子が
Ｖｒｅｆ２を出力している期間に、二回目オートゼロ調
整を行い、第１の出力端子および第２の出力端子が（Ｖ
ｉｎ＋Ｖｒｅｆ２）／２を出力している期間に２回目の
比較を行う。つまりＶｉｎを連続した期間の１回目の比
較期間と二回目のオートゼロ調整期間だけに使用するこ
とで課題を解決する。
【０００７】
【作用】本発明の差動型電圧比較器においては、Ｖｉｎ
を連続した期間の一回目の比較期間と二回目のオートゼ
ロ調整期間だけに使用することで一定の入力電圧を与え
つづけなければならない期間を短縮できる。
を連続した期間の一回目の比較期間と二回目のオートゼ
ロ調整期間だけに使用することで一定の入力電圧を与え
つづけなければならない期間を短縮できる。
【０００８】
【実施例】図１に本発明の差動型電圧比較器の実施例を
示す。同図において、１は比較されるべき３つの電圧Ｖ
ｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２を取り込む入力回路、２
は上記入力回路の２つの出力が第１のコンデンサＣ１お
よび第２のコンデンサＣ２を介して入力される差動電圧
比較回路である。またスイッチＳａｚ１およびＳａｚ２
はクロックＣＬＫに同期して開閉し、差動電圧比較回路
をオートゼロ調整状態にする。
示す。同図において、１は比較されるべき３つの電圧Ｖ
ｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２を取り込む入力回路、２
は上記入力回路の２つの出力が第１のコンデンサＣ１お
よび第２のコンデンサＣ２を介して入力される差動電圧
比較回路である。またスイッチＳａｚ１およびＳａｚ２
はクロックＣＬＫに同期して開閉し、差動電圧比較回路
をオートゼロ調整状態にする。
【０００９】図３にこの実施例の動作波形を示す。ここ
でＶｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖ１、Ｖ２、Ｖ
３、Ｖ４、Ｖｏｕｔ１、Ｖｏｕｔ２はそれぞれ図１に示
した各端子の電圧である。時刻ｔ１からｔ２では比較さ
れるべき３つの入力電圧はＶｉｎ＞Ｖｒｅｆ２＞Ｖｒｅ
ｆ１であり、時刻ｔ３からｔ４ではＶｒｅｆ２＞Ｖｒｅ
ｆ１＞Ｖｉｎあり、この間のＶｉｎがＶｒｅｆ１、Ｖｒ
ｅｆ２と比較される。また、クロックＣＬＫがハイレベ
ルの時、差動電圧比較回路はオートゼロ調整状態とな
り、電圧Ｖ３、Ｖ４、Ｖｏｕｔ１、Ｖｏｕｔ２はそれぞ
れ、ある一定の電圧を示している。
でＶｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖ１、Ｖ２、Ｖ
３、Ｖ４、Ｖｏｕｔ１、Ｖｏｕｔ２はそれぞれ図１に示
した各端子の電圧である。時刻ｔ１からｔ２では比較さ
れるべき３つの入力電圧はＶｉｎ＞Ｖｒｅｆ２＞Ｖｒｅ
ｆ１であり、時刻ｔ３からｔ４ではＶｒｅｆ２＞Ｖｒｅ
ｆ１＞Ｖｉｎあり、この間のＶｉｎがＶｒｅｆ１、Ｖｒ
ｅｆ２と比較される。また、クロックＣＬＫがハイレベ
ルの時、差動電圧比較回路はオートゼロ調整状態とな
り、電圧Ｖ３、Ｖ４、Ｖｏｕｔ１、Ｖｏｕｔ２はそれぞ
れ、ある一定の電圧を示している。
【００１０】本実施例の動作について説明する。最初に
ＣＬＫがハイレベルとなり、Ｖ１＝Ｖ２＝Ｖｒｅｆ１の
状態で差動電圧比較回路は一回目のオートゼロ調整を行
う。次に、ＣＬＫがローレベル、Ｖ１＝Ｖｉｎ、Ｖ２＝
Ｖｒｅｆ１となり、Ｖ３はＶｉｎ−Ｖｒｅｆ１だけ電位
が変化して一回目の比較結果がＶｏｕｔ１、Ｖｏｕｔ２
に出力される。次に、ＣＬＫがハイレベルとなり、Ｖ１
＝Ｖｉｎ、Ｖ２＝Ｖｒｅｆ２の状態で差動電圧比較回路
は二回目のオートゼロ調整を行う。次に、ＣＬＫがロー
レベル、Ｖ１＝Ｖ２＝（Ｖｉｎ＋Ｖｒｅｆ２）／２とな
り、Ｖ３は（Ｖｒｅｆ２−Ｖｉｎ）／２、Ｖ４は（Ｖｉ
ｎ−Ｖｒｅｆ２）／２だけ電位が変化して、二回目の比
較結果がＶｏｕｔ１、Ｖｏｕｔ２に出力される。これら
一連の動作が繰り返し行われる。
ＣＬＫがハイレベルとなり、Ｖ１＝Ｖ２＝Ｖｒｅｆ１の
状態で差動電圧比較回路は一回目のオートゼロ調整を行
う。次に、ＣＬＫがローレベル、Ｖ１＝Ｖｉｎ、Ｖ２＝
Ｖｒｅｆ１となり、Ｖ３はＶｉｎ−Ｖｒｅｆ１だけ電位
が変化して一回目の比較結果がＶｏｕｔ１、Ｖｏｕｔ２
に出力される。次に、ＣＬＫがハイレベルとなり、Ｖ１
＝Ｖｉｎ、Ｖ２＝Ｖｒｅｆ２の状態で差動電圧比較回路
は二回目のオートゼロ調整を行う。次に、ＣＬＫがロー
レベル、Ｖ１＝Ｖ２＝（Ｖｉｎ＋Ｖｒｅｆ２）／２とな
り、Ｖ３は（Ｖｒｅｆ２−Ｖｉｎ）／２、Ｖ４は（Ｖｉ
ｎ−Ｖｒｅｆ２）／２だけ電位が変化して、二回目の比
較結果がＶｏｕｔ１、Ｖｏｕｔ２に出力される。これら
一連の動作が繰り返し行われる。
【００１１】次に実施例の入力回路を詳しく説明する。
図２に実施例の入力回路を示す。Ｎ型ＭＯＳＦＥＴ（以
下「ＮＭＯＳ」と呼ぶ）ＱＴ１、ＱＴ４は第１のタイミ
ングパルスＰＨ１により入力電圧Ｖｒｅｆ１を出力端子
Ｖ１、Ｖ２に出力する。ＮＭＯＳＱＴ２とＱＴ５は第２
のタイミングパルスＰＨ２により入力電圧Ｖｉｎ、Ｖｒ
ｅｆ１をそれぞれ出力端子Ｖ１、Ｖ２に出力する。ＮＭ
ＯＳＱＴ３とＱＴ６は第３のタイミングパルスＰＨ３に
より入力電圧Ｖｉｎ、Ｖｒｅｆ２を取り込み、それぞれ
出力端子Ｖ１、Ｖ２に出力する。ＮＭＯＳＱＴ７は第４
のタイミングパルスＰＨ４により両出力端子を短絡する
ことにより、Ｖ１、Ｖ２はコンデンサＣ１、Ｃ２の容量
が等しければ（Ｖｉｎ＋Ｖｒｅｆ２）／２の同電位とな
る。クロックＣＬＫのタイミングパルスＰＨ１、ＰＨ
２、ＰＨ３、ＰＨ４の関係を図４に示す。
図２に実施例の入力回路を示す。Ｎ型ＭＯＳＦＥＴ（以
下「ＮＭＯＳ」と呼ぶ）ＱＴ１、ＱＴ４は第１のタイミ
ングパルスＰＨ１により入力電圧Ｖｒｅｆ１を出力端子
Ｖ１、Ｖ２に出力する。ＮＭＯＳＱＴ２とＱＴ５は第２
のタイミングパルスＰＨ２により入力電圧Ｖｉｎ、Ｖｒ
ｅｆ１をそれぞれ出力端子Ｖ１、Ｖ２に出力する。ＮＭ
ＯＳＱＴ３とＱＴ６は第３のタイミングパルスＰＨ３に
より入力電圧Ｖｉｎ、Ｖｒｅｆ２を取り込み、それぞれ
出力端子Ｖ１、Ｖ２に出力する。ＮＭＯＳＱＴ７は第４
のタイミングパルスＰＨ４により両出力端子を短絡する
ことにより、Ｖ１、Ｖ２はコンデンサＣ１、Ｃ２の容量
が等しければ（Ｖｉｎ＋Ｖｒｅｆ２）／２の同電位とな
る。クロックＣＬＫのタイミングパルスＰＨ１、ＰＨ
２、ＰＨ３、ＰＨ４の関係を図４に示す。
【００１２】
【発明の効果】本発明によれば、３入力の差動電圧比較
器を実現できる。また、入力回路はタイミングパルスに
同期して、一方の出力端子からＶｒｅｆ１、Ｖｉｎ、Ｖ
ｉｎ、（Ｖｉｎ＋Ｖｒｅｆ２）／２の順番で、他方の出
力端子からはＶｒｅｆ１、Ｖｒｅｆ１、Ｖｒｅｆ２、
（Ｖｉｎ＋Ｖｒｅｆ２）／２順番で繰り返し電圧を与
え、さらに、差動電圧比較回路は、Ｖｉｎを連続した期
間の一回目の比較期間と二回目のオートゼロ調整期間だ
けに使用すること行うようにしたため、Ｖｉｎを連続し
た期間の一回目の比較期間と二回目のオートゼロ調整期
間だけに使用する。従って一定の入力電圧Ｖｉｎを与え
つづけなければならない期間は、オートゼロ調整周期の
ほぼ一周期分にすることができる。
器を実現できる。また、入力回路はタイミングパルスに
同期して、一方の出力端子からＶｒｅｆ１、Ｖｉｎ、Ｖ
ｉｎ、（Ｖｉｎ＋Ｖｒｅｆ２）／２の順番で、他方の出
力端子からはＶｒｅｆ１、Ｖｒｅｆ１、Ｖｒｅｆ２、
（Ｖｉｎ＋Ｖｒｅｆ２）／２順番で繰り返し電圧を与
え、さらに、差動電圧比較回路は、Ｖｉｎを連続した期
間の一回目の比較期間と二回目のオートゼロ調整期間だ
けに使用すること行うようにしたため、Ｖｉｎを連続し
た期間の一回目の比較期間と二回目のオートゼロ調整期
間だけに使用する。従って一定の入力電圧Ｖｉｎを与え
つづけなければならない期間は、オートゼロ調整周期の
ほぼ一周期分にすることができる。
【図１】本発明の実施例の回路構成図を示す。
【図２】入力回路の実施例の回路図を示す。
【図３】一実施例の動作波形
【図４】入力回路の実施例のタイミングパルス波形を示
す。
す。
【図５】従来の差動型電圧比較器の回路図を示す。
１ 入力回路 ２ 差動電圧比較回路 Ｖｉｎ、Ｖｒｅｆ１、Ｖｒｅｆ２ 入力電圧 Ｖｏｕｔ１、Ｖｏｕｔ２ 出力電圧
Claims (3)
- 【請求項１】 第一の入力電圧と第二の入力電圧および
前記第一の入力電圧と第三の入力電圧を逐次比較する差
動型電圧比較器において、比較されるべき３つの電圧を
取り込む入力回路と、この入力回路の２つの出力が第１
のコンデンサＣ１および第２のコンデンサＣ２を介して
入力される差動型電圧比較回路を有することを特徴とす
る差動型電圧比較器。 - 【請求項２】 上記入力回路は、上記第一の入力電圧を
入力するための第１の入力端子と、上記第二の入力電圧
を入力するための第２の入力端子と、上記第三の入力電
圧を入力するための第３の入力端子と、上記第１のコン
デンサＣ１の一方の端子にタイミングパルスの立ち上が
りおよび立ち下がりに同期して、上記第二の入力電圧、
上記第一の入力電圧、上記第一の入力電圧、（上記第一
の入力電圧＋上記第三の入力電圧）／２の順番で繰り返
し電圧を与えるための第１の出力端子と、上記第２のコ
ンデンサＣ２の一方の端子に上記タイミングパルスの立
ち上がりおよび立ち下がりに同期して、上記第二の入力
電圧、上記第二の入力電圧、上記第三の入力電圧、（上
記第一の入力電圧＋上記第三の入力電圧）／２順番で繰
り返し電圧を与えるための第２の出力端子を有すること
を特徴とする請求項１記載の差動型電圧比較器。 - 【請求項３】 差動増幅を行う第一の状態と、オートゼ
ロ調整を行う第二の状態を選択的に上記タイミングパル
スの立ち上がりもしくは立ち下がりに同期して切替える
手段を有することを特徴とする請求項１記載の差動型電
圧比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30843992A JPH06164337A (ja) | 1992-11-18 | 1992-11-18 | 差動型電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30843992A JPH06164337A (ja) | 1992-11-18 | 1992-11-18 | 差動型電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164337A true JPH06164337A (ja) | 1994-06-10 |
Family
ID=17981058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30843992A Pending JPH06164337A (ja) | 1992-11-18 | 1992-11-18 | 差動型電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06164337A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007089074A (ja) * | 2005-09-26 | 2007-04-05 | Nec Corp | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
| JP2012095349A (ja) * | 2004-02-23 | 2012-05-17 | Sony Corp | Ａｄ変換方法およびａｄ変換装置 |
-
1992
- 1992-11-18 JP JP30843992A patent/JPH06164337A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012095349A (ja) * | 2004-02-23 | 2012-05-17 | Sony Corp | Ａｄ変換方法およびａｄ変換装置 |
| JP2007089074A (ja) * | 2005-09-26 | 2007-04-05 | Nec Corp | 差動増幅器とデジタル・アナログ変換器並びに表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5870295A (en) | Simple charge-pump circuit with variable conduction path for changing boosting ratio and step-up circuit using the same | |
| JPS60223319A (ja) | ５０％デユ−テイサイクル出力信号を持つた周波数２倍器 | |
| EP0325299A2 (en) | An operational amplifier | |
| US6066972A (en) | Differential receiver with duty cycle asymmetry correction | |
| JPS5997220A (ja) | 電圧比較回路 | |
| US20030228024A1 (en) | Shock sound prevention circuit | |
| JPH06164337A (ja) | 差動型電圧比較器 | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| JPH0720205B2 (ja) | 同期分離回路 | |
| JP2001258241A (ja) | 電圧反転回路 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPS6380617A (ja) | チヨツパ型コンパレ−タ | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| KR100462119B1 (ko) | 오프셋 전압 제거 회로 | |
| JP2001211065A (ja) | レベルシフト回路 | |
| JPS58182913A (ja) | 電圧比較回路 | |
| JPS5913417A (ja) | 周波数逓倍回路およびこれを用いたくし形フイルタ | |
| JP3130592B2 (ja) | 二相クロック発生回路 | |
| JPS62164309A (ja) | スイツチト・キヤパシタ回路の雑音補償方法 | |
| JP3412566B2 (ja) | オフセット電圧検出回路 | |
| JPH0423963B2 (ja) | ||
| JPS622729B2 (ja) | ||
| JPS62171222A (ja) | クロツク信号駆動回路 | |
| JPH06104705A (ja) | クロック入力回路 | |
| JPH05276738A (ja) | 昇圧回路装置 |