JPH0720205B2 - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH0720205B2 JPH0720205B2 JP60037385A JP3738585A JPH0720205B2 JP H0720205 B2 JPH0720205 B2 JP H0720205B2 JP 60037385 A JP60037385 A JP 60037385A JP 3738585 A JP3738585 A JP 3738585A JP H0720205 B2 JPH0720205 B2 JP H0720205B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sync
- signal
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は、ビデオ信号用の同期分離回路に関するもので
ある。
ある。
［従来技術］ 従来のこの種の同期分離回路はダイオードまたはバイポ
ーラトランジスタのPN接合の整流特性を利用したもので
あり、そのためMOS型素子では構成しにくかった。
ーラトランジスタのPN接合の整流特性を利用したもので
あり、そのためMOS型素子では構成しにくかった。
［目的］ そこで、本発明の目的は、MOS型素子による実現を可能
とし、ひいてはMOS型集積回路上への集積化も可能と
し、また、バイポーラ型素子で実現した場合には従来回
路より高精度の同期分離が可能となるビデオ信号用の同
期分離回路を提供することにある。
とし、ひいてはMOS型集積回路上への集積化も可能と
し、また、バイポーラ型素子で実現した場合には従来回
路より高精度の同期分離が可能となるビデオ信号用の同
期分離回路を提供することにある。
かかる目的を達成するため、本発明は、同期信号を含む
ビデオ信号から同期信号を分離するための同期分離回路
において、前記ビデオ信号を受け分離された同期信号と
してのパルス信号を出力するMOSトランジスタのインバ
ータからなるコンパレータ回路と、バイアス電圧を発生
するためのMOSトランジスタのインバータからなるバイ
アス電圧発生手段と、前記パルス信号に応じて、前記バ
イアス電圧発生手段のインバータの入出力を短絡させる
ことによって前記バイアス電圧を発生させ該バイアス電
圧を前記コンパレータ回路のインバータの入力と接続さ
せるスイッチ手段と、を有することを特徴とする。
ビデオ信号から同期信号を分離するための同期分離回路
において、前記ビデオ信号を受け分離された同期信号と
してのパルス信号を出力するMOSトランジスタのインバ
ータからなるコンパレータ回路と、バイアス電圧を発生
するためのMOSトランジスタのインバータからなるバイ
アス電圧発生手段と、前記パルス信号に応じて、前記バ
イアス電圧発生手段のインバータの入出力を短絡させる
ことによって前記バイアス電圧を発生させ該バイアス電
圧を前記コンパレータ回路のインバータの入力と接続さ
せるスイッチ手段と、を有することを特徴とする。
［実施例］ 以下、図面を参照して本発明を詳細に説明する。
第１図は本発明同期分離回路の構成例を示す。ここで、
１はコンパレータ回路、２は一定電圧を発生するバイア
ス発生回路、３は結合コンデンサ、４はビデオ入力端子
および５は出力端子である。結合コンデンサ３の後段に
コンパレータ回路１とバイアス発生回路２とが並列接続
している。
１はコンパレータ回路、２は一定電圧を発生するバイア
ス発生回路、３は結合コンデンサ、４はビデオ入力端子
および５は出力端子である。結合コンデンサ３の後段に
コンパレータ回路１とバイアス発生回路２とが並列接続
している。
第２図は第１図の回路の動作波形例を示す。ここで、６
はビデオ入力端子４に入力する入力複合ビデオ信号、７
はコンパレータ回路１のコンパレータ反転電位（VC）、
８はバイアス回路２のバイアス出力電位（VB）、９はコ
ンパレータ回路１のコンパレータ出力である。本図では
負方向同期信号として上述のビデオ信号６が入力されて
いるものとする。
はビデオ入力端子４に入力する入力複合ビデオ信号、７
はコンパレータ回路１のコンパレータ反転電位（VC）、
８はバイアス回路２のバイアス出力電位（VB）、９はコ
ンパレータ回路１のコンパレータ出力である。本図では
負方向同期信号として上述のビデオ信号６が入力されて
いるものとする。
次に、第２図の波形図を参照して第１図の回路動作を説
明する。まず、入力端子４には例えば75Ω程度の適切な
信号源インピーダンスを有する信号源（不図示）から上
述の複合ビデオ信号６が入力する。
明する。まず、入力端子４には例えば75Ω程度の適切な
信号源インピーダンスを有する信号源（不図示）から上
述の複合ビデオ信号６が入力する。
また、コンパレータ回路１は第２図に示すような一定電
圧の反転電位７を有している。さらにまた、バイアス発
生回路２は、出力電圧としてコンパレータ１の反転電位
VCより一定電圧ΔＶ低い電圧VBを出力可能であり、その
バイアス発生回路２のバイアス出力は外部から制御可能
な高インピーダンスの状態と一定の電圧とを交互に出力
する２つの状態を有する。
圧の反転電位７を有している。さらにまた、バイアス発
生回路２は、出力電圧としてコンパレータ１の反転電位
VCより一定電圧ΔＶ低い電圧VBを出力可能であり、その
バイアス発生回路２のバイアス出力は外部から制御可能
な高インピーダンスの状態と一定の電圧とを交互に出力
する２つの状態を有する。
従って、第２図に示すように、入力複合ビデオ信号６の
同期信号が、負方向にコンパレータ１の反転電位７を越
えると、コンパレータ出力９は低レベルとなる。また、
このとき同時にバイアス発生回路（バイアス電源２）か
らはVC−ΔＶの電圧VBが出力され、結合コンデンサ３に
入力電位とバイアス電源電位との電位差が保持される。
すなわち、これにより入力複合ビデオ信号６の同期信号
部が電圧VBによりクランプされることとなる。
同期信号が、負方向にコンパレータ１の反転電位７を越
えると、コンパレータ出力９は低レベルとなる。また、
このとき同時にバイアス発生回路（バイアス電源２）か
らはVC−ΔＶの電圧VBが出力され、結合コンデンサ３に
入力電位とバイアス電源電位との電位差が保持される。
すなわち、これにより入力複合ビデオ信号６の同期信号
部が電圧VBによりクランプされることとなる。
次に、同期信号の出力期間が終り、バックポーチ部に至
ると、入力複合ビデオ信号６はその同期信号部の電位分
だけ上昇する。すなわち、このとき、バイアス電源２の
内部インピーダンスと結合コンデンサ３の時定数よりも
十分早い時間で、同期信号部からバックポーチ部まで電
位が上昇し、かつ同期信号部の電位差が上述のΔＶより
も大きければ、コンパレータ回路１の出力９は高電位と
なり、同時にバイアス発生回路２のバイアス電源出力は
断たれ、高インピーダンス状態となる。入力複合ビデオ
信号６のビデオ信号部分は常にバックポーチ部よりも高
電位であるので、コンパレータ１の入力電圧が再び電圧
VCより低くなるのは、次の同期信号部であり、この次の
同期信号部では以上の動作が繰り返えされる。
ると、入力複合ビデオ信号６はその同期信号部の電位分
だけ上昇する。すなわち、このとき、バイアス電源２の
内部インピーダンスと結合コンデンサ３の時定数よりも
十分早い時間で、同期信号部からバックポーチ部まで電
位が上昇し、かつ同期信号部の電位差が上述のΔＶより
も大きければ、コンパレータ回路１の出力９は高電位と
なり、同時にバイアス発生回路２のバイアス電源出力は
断たれ、高インピーダンス状態となる。入力複合ビデオ
信号６のビデオ信号部分は常にバックポーチ部よりも高
電位であるので、コンパレータ１の入力電圧が再び電圧
VCより低くなるのは、次の同期信号部であり、この次の
同期信号部では以上の動作が繰り返えされる。
このようにして結局、コンパレータ１の出力９は入力複
合ビデオ信号６の同期信号部分でのみ低レベルとなり、
同期分離出力が得られる。
合ビデオ信号６の同期信号部分でのみ低レベルとなり、
同期分離出力が得られる。
また、入力複合ビデオ信号６の同期極性が正の場合は、
以上の説明に対して、電圧VCと電圧VBの関係を逆にする
ことにより、同様に同期分離が可能となる。このとき、
電圧VBが出力されるのはコンパレータ１の出力が高レベ
ルの時とする。
以上の説明に対して、電圧VCと電圧VBの関係を逆にする
ことにより、同様に同期分離が可能となる。このとき、
電圧VBが出力されるのはコンパレータ１の出力が高レベ
ルの時とする。
第３図は本発明同期分離回路の他の構成例を示し、本実
施例ではMOS型素子を用いて同期分離回路を構成したも
のである。ここで、11および12はMOSトランジスタから
なるインバータである並列接続のCMOSインバータ、13は
CMOSインバータ11の下段に接続したMOSアナログスイッ
チ、14はCMOSインバータ11に接続した抵抗、15は入力端
子および16は出力端子である。
施例ではMOS型素子を用いて同期分離回路を構成したも
のである。ここで、11および12はMOSトランジスタから
なるインバータである並列接続のCMOSインバータ、13は
CMOSインバータ11の下段に接続したMOSアナログスイッ
チ、14はCMOSインバータ11に接続した抵抗、15は入力端
子および16は出力端子である。
CMOSインバータ11および12は同一のインバータであり、
同一の反転電位を有する。また、MOSアナログスイッチ1
3はCMOSインバータ11の入出力を短絡することによりバ
イアス電位を発生するバイアス発生回路を構成し、ま
た、抵抗14はCMOSインバータ11に接続して反転電位から
の電位差を作るための電圧降下を生じさせる。このCMOS
インバータ12はコンパレータとして動作する。上述の抵
抗14の電圧降下は上述の第２図における電位７と電位８
の電位差VC−VB＝ΔＶを発生するような適切な値が定め
られる。同期極性が正の場合には、抵抗14をインバータ
11のVSS側に挿入し、MOSアナログスイッチ13のトランジ
スタをPMOSにすることにより、同期極性か負の場合と同
様に同期分離が可能となる。
同一の反転電位を有する。また、MOSアナログスイッチ1
3はCMOSインバータ11の入出力を短絡することによりバ
イアス電位を発生するバイアス発生回路を構成し、ま
た、抵抗14はCMOSインバータ11に接続して反転電位から
の電位差を作るための電圧降下を生じさせる。このCMOS
インバータ12はコンパレータとして動作する。上述の抵
抗14の電圧降下は上述の第２図における電位７と電位８
の電位差VC−VB＝ΔＶを発生するような適切な値が定め
られる。同期極性が正の場合には、抵抗14をインバータ
11のVSS側に挿入し、MOSアナログスイッチ13のトランジ
スタをPMOSにすることにより、同期極性か負の場合と同
様に同期分離が可能となる。
特に、第１図の第１実施例においては、同期分離用のコ
ンパレータ１とクランプ電位発生用の回路２とが分離さ
れているので、高精度の同期分離が可能となるという利
点がある。また、第３図の第２実施例においては、CMOS
集積回路で実現する場合にきわめて簡単に構成すること
が可能となるという利点がある。
ンパレータ１とクランプ電位発生用の回路２とが分離さ
れているので、高精度の同期分離が可能となるという利
点がある。また、第３図の第２実施例においては、CMOS
集積回路で実現する場合にきわめて簡単に構成すること
が可能となるという利点がある。
［効果］ 以上説明したように、本発明によれば、ビデオ信号を受
け分離された同期信号としてのパルス信号を出力するMO
Sトランジスタのインバータからなるコンパレータ回路
と、バイアス電圧を発生すためのMOSトランジスタのイ
ンバータからなるバイアス電圧発生手段と、前記パルス
信号に応じて、前記バイアス電圧発生手段のインバータ
の入出力を短絡させることによって前記バイアス電圧を
発生させ該バイアス電圧を前記コンパレータ回路のイン
バータの入力と接続させるスイッチ手段と、を有する構
成としているので、MOS型素子で簡単に実現でき、ひい
てはMOS型集積回路上への集積化も可能で、またバイポ
ーラ型素子で実現した場合には高精度の同期分離ができ
る効果が得られる。
け分離された同期信号としてのパルス信号を出力するMO
Sトランジスタのインバータからなるコンパレータ回路
と、バイアス電圧を発生すためのMOSトランジスタのイ
ンバータからなるバイアス電圧発生手段と、前記パルス
信号に応じて、前記バイアス電圧発生手段のインバータ
の入出力を短絡させることによって前記バイアス電圧を
発生させ該バイアス電圧を前記コンパレータ回路のイン
バータの入力と接続させるスイッチ手段と、を有する構
成としているので、MOS型素子で簡単に実現でき、ひい
てはMOS型集積回路上への集積化も可能で、またバイポ
ーラ型素子で実現した場合には高精度の同期分離ができ
る効果が得られる。
第１図は本発明の第１実施例を示す回路図、第２図は第
１図の回路の動作波形例を示す波形図、第３図は本発明
の第２実施例を示す回路図である。 １……コンパレータ、 ２……バイアス発生回路、 ３……結合コンデンサ、 ４……入力端子、 ５……出力端子、 ６……入力複合ビデオ信号、 ７……コンパレータ反転レベル（VC）、 ８……バイアス電源出力レベル（VC−ΔＶ＝VB）、 ９……コンパレータ出力、 11,12……CMOSインバータ、 13……アナログスイッチ 14……抵抗、 15……入力端子、 16……出力端子。
１図の回路の動作波形例を示す波形図、第３図は本発明
の第２実施例を示す回路図である。 １……コンパレータ、 ２……バイアス発生回路、 ３……結合コンデンサ、 ４……入力端子、 ５……出力端子、 ６……入力複合ビデオ信号、 ７……コンパレータ反転レベル（VC）、 ８……バイアス電源出力レベル（VC−ΔＶ＝VB）、 ９……コンパレータ出力、 11,12……CMOSインバータ、 13……アナログスイッチ 14……抵抗、 15……入力端子、 16……出力端子。
Claims (1)
- 【請求項１】同期信号を含むビデオ信号から同期信号を
分離するための同期分離回路において、 前記ビデオ信号を受け分離された同期信号としてのパル
ス信号を出力するMOSトランジスタのインバータからな
るコンパレータ回路と、 バイアス電圧を発生するためのMOSトランジスタのイン
バータからなるバイアス電圧発生手段と、 前記パルス信号に応じて、前記バイアス電圧発生手段の
インバータの入出力を短絡させることによって前記バイ
アス電圧を発生させ該バイアス電圧を前記コンパレータ
回路のインバータの入力と接続させるスイッチ手段と、 を有することを特徴とするビデオ信号用の同期分離回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037385A JPH0720205B2 (ja) | 1985-02-28 | 1985-02-28 | 同期分離回路 |
| US07/403,032 US5045943A (en) | 1985-02-28 | 1989-09-01 | Synchronous signal separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037385A JPH0720205B2 (ja) | 1985-02-28 | 1985-02-28 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198977A JPS61198977A (ja) | 1986-09-03 |
| JPH0720205B2 true JPH0720205B2 (ja) | 1995-03-06 |
Family
ID=12496056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037385A Expired - Fee Related JPH0720205B2 (ja) | 1985-02-28 | 1985-02-28 | 同期分離回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5045943A (ja) |
| JP (1) | JPH0720205B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260090A (ja) * | 1989-03-31 | 1990-10-22 | Omron Tateisi Electron Co | 物品識別システム |
| JP2921968B2 (ja) * | 1990-11-19 | 1999-07-19 | キヤノン株式会社 | 比較器 |
| FR2690804B1 (fr) * | 1992-04-30 | 1994-07-22 | Sgs Thomson Microelectronics | Circuit d'extraction de signal de synchronisation dans un signal video composite, en technologie mos. |
| US5359348A (en) * | 1992-05-21 | 1994-10-25 | Selectech, Ltd. | Pointing device having improved automatic gain control and information reporting |
| JPH09200031A (ja) * | 1996-01-19 | 1997-07-31 | Canon Inc | 相補型トランジスタ出力回路 |
| KR100657255B1 (ko) * | 2000-06-16 | 2006-12-14 | 삼성전자주식회사 | 비디오 신호 처리 시스템 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254435A (en) * | 1979-04-30 | 1981-03-03 | The Grass Valley Group, Inc. | Noise eliminator for television synchronizing signal separating circuits |
| JPS5680965A (en) * | 1979-12-04 | 1981-07-02 | Seiko Epson Corp | Synchronizing signal separating circuit |
| JPS56102164A (en) * | 1980-01-19 | 1981-08-15 | Fujitsu Ltd | Television signal synchronization separating circuit |
| US4491743A (en) * | 1982-03-16 | 1985-01-01 | Signetics Corporation | Voltage translator |
| JPS58220585A (ja) * | 1982-06-16 | 1983-12-22 | Matsushita Electric Ind Co Ltd | 異状信号を含む映像信号の処理装置 |
| JPS6098771A (ja) * | 1983-11-04 | 1985-06-01 | Citizen Watch Co Ltd | 同期分離回路 |
| JPS60198971A (ja) * | 1984-03-22 | 1985-10-08 | Nec Corp | 同期分離回路 |
-
1985
- 1985-02-28 JP JP60037385A patent/JPH0720205B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-01 US US07/403,032 patent/US5045943A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5045943A (en) | 1991-09-03 |
| JPS61198977A (ja) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720205B2 (ja) | 同期分離回路 | |
| JPS62101116A (ja) | パルス遅延回路 | |
| US5850129A (en) | Drive circuit for a three-phase brushless motor | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPH04331574A (ja) | 同期分離回路 | |
| US4755739A (en) | Switched direct voltage converter | |
| JP3067388B2 (ja) | パルス発生装置 | |
| KR900005139Y1 (ko) | 의사동기 발생회로 | |
| JPS61112416A (ja) | 波形遅延回路 | |
| JPH0568154B2 (ja) | ||
| JPS605772A (ja) | 直流安定化電源回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP3030971B2 (ja) | 同期分離装置 | |
| SU1601751A1 (ru) | Формирователь напр жени треугольной формы | |
| JPH0511470B2 (ja) | ||
| SU1205264A1 (ru) | Генератор напр жени треугольной формы | |
| JP2647930B2 (ja) | 半導体遅延回路 | |
| SU1202040A1 (ru) | Генератор напр жени специальной формы | |
| SU1483610A1 (ru) | Мультивибратор | |
| KR800001338B1 (ko) | 주파수 더블러 | |
| KR890004961Y1 (ko) | 16/64 칼라 및 수직/수평 스위칭 절환회로 | |
| JPS5929023B2 (ja) | 垂直同期分離回路 | |
| JPS5846772A (ja) | 映像クランプ回路 | |
| JPS6135075A (ja) | ミラ−積分型垂直偏向回路 | |
| JPH06164337A (ja) | 差動型電圧比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |