JPS5846772A - 映像クランプ回路 - Google Patents

映像クランプ回路

Info

Publication number
JPS5846772A
JPS5846772A JP56143855A JP14385581A JPS5846772A JP S5846772 A JPS5846772 A JP S5846772A JP 56143855 A JP56143855 A JP 56143855A JP 14385581 A JP14385581 A JP 14385581A JP S5846772 A JPS5846772 A JP S5846772A
Authority
JP
Japan
Prior art keywords
transistor
signal
clamp circuit
video
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56143855A
Other languages
English (en)
Other versions
JPH029748B2 (ja
Inventor
Takao Shinkawa
新川 敬郎
Chuichi Sodeyama
袖山 忠一
Masaki Noda
正樹 野田
Shigeo Matsuura
松浦 重雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56143855A priority Critical patent/JPS5846772A/ja
Publication of JPS5846772A publication Critical patent/JPS5846772A/ja
Publication of JPH029748B2 publication Critical patent/JPH029748B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、映像信号に低周波の信号が重畳されたテレビ
ジ曹ン信号を受信する受信機において映像信号を一定電
位にクランプする映像クランプ回路の・構成に関するも
のである。
衛星放送を使ったテレビジ璽ン放送では、FM変調方式
が用いられ、無信号時の搬送波のビーク電圧を小さくす
るため、三角波のエネルギー拡散信号が使われる。この
放送をテレビジョン受像機で受像するには、 1M検波
したテレビの映像信号から、エネルギー拡散信号を除去
することが必要である。第1図に、エネルギー拡散信号
が重畳された映像信号を示す。このエネルギー拡散信号
1は、フィールド周波数の−の50Hzの三角波で、映
像信号2の垂直同期信号3と同期して重畳される。第2
図に、従来のクランプ回路を示す。これ・は、直列のコ
ンデンサ5と並列のダイオード6からなる、ダイオード
クランプ回路で、ダイオードの他端は1通常抵抗7.8
とコンデンサ9から成る電圧Voの電圧源を構成する。
ここで、入力端子4から第1WJの信号を入力した場合
、出力端子1oの信号波形は、クランプ回路のコンデン
サ5の容量値で異なる。今コンデンサ5の容量を大きく
選ぶと、コンデンサ5の充放電時定数が大きくなり、ダ
イオード6のスイッチ動作が高い周波数で働かないため
低周波の拡散信号や先端電圧を一定電圧とするクランプ
動作となり、拡散信号の除去も、映像信号のクランプも
できない。そこで、コンデンサ5の容量を小さく選び、
コンデンサ5の充放電時定数を小さくすると、同期信号
時にダイオード−6が導通し、映像信号の同期先頭電圧
なV。
からダイオ−□ドの障壁電圧約α7r低い電圧にそろえ
、拡散信号が抑圧されて#I3図に示すクランプされた
波形出力を得る。ここで、従来のダイオードクランプ回
路の欠点は、第3図に示すように、平均電圧の低い垂直
同期信号に対し、ダイオード6が完全に導通しないため
、垂直同期期間では、コンデンサ5の充放電時定数によ
る充電曲線、いわゆるサグ11が発生す−ることである
。このサグ11が大きいと、テレビジョン受像機での同
期はずれの原因となる。そこで、垂直および水平同期信
号を用いたパルスクランプ回路が用いられる。1Ila
FIlは、従来のノ(ルスクランプ回路で、直列のコン
デンサ12と並列のトランジスタ13から成り1、トラ
ンジスタ15のコレクタを伝送線路へ接続し、トランジ
スタ15のエミッタには抵抗14と15、およびコンデ
ンサ16から成る電圧源を構成し、トランジスタ13の
ベース端子17から垂直および水平同期信号を印加して
、fl直および水平同期期間にトランジスタ15を導通
させ、エミッタの電圧源の電圧に映像信号の同期先端電
圧をクランプする回路で、拡散信号の除去とサグの抑圧
に効果がある。しかし′、このパルスクランプ回路は、
同期信号によって動作するため、第5図に示すように、
入力端子18で入力信号を2分岐し、ダイオードクラン
プ回路20で、拡散信号の除去と映像信号のクランプを
行ない、!II直同劾期間にサグのある信号から、同期
分離回路21で同期信号を取り出しパルスクランプ回路
19を駆動し、端子22かも出力する構成となり、受信
機の電源投入時、チャンネル切換時、離間時に、同期信
号発生の連れ同期信号レベルの変化、同期信号の欠落に
より映倫波形を大きく歪ませたり、全く働らかない回路
となる欠点があった。
本発明の目的は、上記した従来技術の欠点を解消し、低
周波の拡散信号が重畳された映像信号から、拡散信号・
を除去し、サグ等のない映像信号をクランプして出力し
、常に安定な動作をする簡単な構成のクランプ回路を提
供するにある。
上記の目的を達成するため、本発明では□従来のダイオ
ードクランプ回路のダ・イオードの代・わりにトランジ
スタを用い、トラ・ンジスタのベースヘクラング固定電
圧源を構成することKよりトランジスタのコレクタとペ
ース間のダイオード特性で1通常のダイオードクランプ
回路を構成し、fl直および水平同期期間のみ上記トラ
ンジスタを導通し、ペース電圧で決定されるニオツタ電
圧K、同期信号先端電圧を保持するパルスクランプ回路
構成を用いることにより、同期信号の発生が良好でない
時は、ダイオードクランプ回路として動作させ、同期信
号が印加されると、パルスクランプ回路として動作させ
ることにより、サグのない常に安定なりランプ回路を得
る。
以下1本発明を図に示す実施例に従って祥細に説明する
・1116図は、本発明のクランプ回路の一笑施例を示
す回路図である。この回路は直列のコンデンサ25と並
列のNpN )ランジスタ24と25から成り、トラン
ジスタ24のコレクタを伝送線路に接続し、トランジス
タ240ベースへ抵抗26ト27およびコンデンサ28
から成る電圧Vxの電圧源を構成し、トランジスタ24
のエミッタはトランジスタ25のコレクタへ接続し直流
電圧を印加しない。さらにトランジスタ25のエンツタ
は抵抗29を介しであるいは(抵抗29を使用せず)直
接接地し、トランジスタ250ベース端子30から、垂
直および水平同期信号を入力する。本構成において、信
号入力端子4から、第1図で示した。
拡散信号が重畳され、しかも、同期信号が低い電圧11
にある正極性の映像信号を入力した場合トランジスタ2
4のコレクタとベース間のダイオード特性で、ダイオー
ドクランプ回路が構成される。ここで、トランジスタ2
5を駆動しない場合は、出力端子10には、第3図で示
した従来のダイオードクランプ回路と同じ映倫信号波形
が得られるが、トランジスタ25のペース端子50へ@
7図で示すような負極性の垂直および水平同期;信号3
1を印加すると、上記同期信号期間にトランジスタ25
が゛導通するため、トランジスタ24も導通・し、トラ
ンジスタ24のコレクタ電圧tXトランジスタ24のエ
ンツタ電圧に保持される。
即ち、同期信号の発生が遅れている間は、ダイオードク
ランプ回路として動作し、同期信号発生と同時にパルス
クランプ回路として動作する。
ここで、ダイオードクラフグ動作時のクランプ電圧は、
ペース電圧V1から、ダイオードの障壁電位的α7rだ
け低い電圧となり、パルスクランプ動作時は、エミッタ
に外部電圧が印加されていないため、ペース電圧r1か
ら、ペースと工きツタ電位的α7Vだけ低い電圧にエミ
ッタが固定されることから、クランプ電圧の変動はほと
んどなく安定に動作する。なお、ダイオードクランプ時
のサグが垂直同期期間のみ発生することから、端子30
に印加する同期信号として垂直同期信号のみを印加して
も、サグのない良好な映像信号が得られ、この場合、通
常動作はダイオードクランプ動作で垂直同期期間のみパ
ルスクランプ動作となる。
次に、入力端子4からjIg1図で示した波形と逆の負
極性の映像信号が入力された場合も、PNP )ランジ
スタを用いることにより、同じ構成でクランプ回路が構
成される。第8図に、負極性の映像信号に対する本発明
クランプ回路の実施例を示す。第5図での実施例で使用
したNpNのトランジスタ24と25に代え、PNPの
トランジスタ32と33を同じ端子配列で構成し。
トランジスタ53のエミッタを抵抗34を介して電源に
、あるいは直接電源に接続し、トランジスタ330ペー
ス端子35から、第7図の同期信号と逆の正極性の同期
信号を印加すると、第5図で示した動作と同じクランプ
特性が得られることは明らかであり、この時のクランプ
電圧はVnより0.7に高い電圧となる。
なお、本発明実施例において、同期信号で駆動する電流
駆動回路として、トランジスタ25゜あるいはトランジ
スタ350回路で説明したが、この・電流駆動回路はこ
れに限るものでなく、第9図に示すように、差動増幅器
を用いたスイッチ回路でも、印加する同期信号の極性に
応じ、同期信i入力端子をトランジスタ360ベース端
子S7hるいは、トランジスタ380ベース端子59に
選ぶことにより、同じ効果が得られることは明らかであ
る。
第10図に本発明クランプ方式の構成ブロック図と第1
1図にこの回路実織例図を示す。前記本発明の映像クラ
ンプ回路40が、同期信号の発生がなくても、ダイオー
ドクランプ回路として動作することから、映像クランプ
回路40の出力を2分岐して同期分離回路21で同期信
号を発生し映像クランプ回路40に印加する簡、拳な構
成が得られる。しかも、同期信号の発生において、少な
くとも垂直同期信号だけを確実に発生するだけで1.タ
グのない良好な映倫信号が得られることから、従来のパ
ルスクランプ回路では、垂直)および水平同期信号を欠
落なく発生させるため複雑な回路を必要としたのに、回
路は大変容易になると同時K、同期、分離回路21が雑
音の混入あるいは1回路の故障等により同期信号がなく
なった場合でも、映倫クランプ回路40はダイオードク
ランク回路として、従来回路と同等に動作する。
以上説明したように本発明によれば、トランジスタのベ
ースへ電圧源を構成し、トランジスタのコレクタとベー
ス間のダイオード特性を用いて、ダイオードクランプ回
路を構成し、垂直同期および・水平同期期間、あるいは
垂直同期期間のみ電流駆動回路でトランジスタを導通し
、エミッタ電圧にパルスクランプする回路を用いること
により、簡単な構成でサグのない安定なりランプ回路が
得られるとともに、上記クランプ回路出力から同期信号
を発生させ、上記電流駆動回路を駆動する構成を用いる
ことにより、回路の全体構成が簡単で小形になる効果が
ある。
【図面の簡単な説明】
第1図は、拡散信号が重量された映倫信号の波形図、第
2図は、従来のダイオードクランプ回路の回路図、第3
図は、垂直同期期間にサグの発生した映像信号波形を示
す波形図、第4図は、従来のパルスクランプ回路の回路
図、第5図は、パルスクランプ回路を用いたクランプ回
路の回路図、第6図は1本発明クランプ回路の第1の実
施例を示す回路図、第7図は、同期信゛′号の波形図、
第8図は、′本発明クランプ回路の゛第2の実施例を示
す回路図、第9図は1本発明クランプ回路の第3の実施
例を示す回路図、第10図は、本発明クランプ回路のブ
ロック図、第11図ii1本発明クランプ回路の第4の
実施例を示す回路図である。 5.9.12,16.2’5.’28 :コンデンサ1
5.24,25.56.58 : KPM )ランジス
タ32.55 : PNP )ランジスタフ、8,14
.15,26.27.29.34 :抵抗゛6:ダイオ
ード 4.18=入力端子 □ 10.22 :出力端子 19:パルスクランプ回路 20 、: p−イオーV15:/”j’@Ia21:
同期分離回路 40:本発明クランプ回路 代理人弁理士 薄 田゛利幸 第 1 図 ′    馬 2 図     ′ 、    第 3図 第4図 第6図 3 ζ 第7図 第8図 第′1 図 r′。 110図 見11園

Claims (4)

    【特許請求の範囲】
  1. (1)、映像信号に、フィールド信号より低い周波数の
    信号が重畳されているテレビジ雪ン信号を受信する受信
    機において、上記フィールド信号より低い周波数の信号
    を除去し、映像信号をクランプするクランプ回、路であ
    って、伝送線路へ直列に接続されたコンデンサと、伝送
    線路に並列に接続された第1のトランジスタを有し、上
    記第、1のトランジスタは、そのコレクタが上記伝送線
    路へ接続され、ベースには低インピーダンスで一定電圧
    の電圧源が接続され、エミッタには、電流駆動回路が接
    続され、ti直同期および水平同期期間、あるいは−直
    同期期間のみ、上記電流駆動回路に流れる電流により、
    上記第1のトランジスタが導通する。ことを特徴とする
    映像クランプ回路。
  2. (2)  特許請求の範囲第1a記載の映像クランプ回
    路において、第1のトランジスタのベースへ接続される
    低インピーダンスの電圧源が抵抗とコンデンサで構成さ
    れていることを特徴とする映像クランプ回路。
  3. (3)  特許請求の範囲第1項又は第2項記載の映像
    クランプ回路において、第1のトランジスタのエンツタ
    に接続する電流駆動回路として第2のトランジスタが使
    用され=第2のトランジスタのベースに垂直同期および
    水平同期あるいは垂直同期、信号が印加され、・第2の
    トランジスタの;レクタが上記第1のトランジスタのエ
    ンツタに接続され、lE2のトランジスタのエミッタは
    、抵抗を介して接地あるいは電源へ、また、抵抗を介さ
    すに直接接地あるいは電源へ接続されていることを特徴
    とする映像クランプ回路。
  4. (4)  特許請求の範囲第1項又は第2項記載の映像
    クランプ回路Kをいて、第1のトランジスタのエイツタ
    に接続する電流駆動回路として差動増幅器のスイッチ回
    路が使用され、差動増幅器のベース入力へ垂直同期およ
    び水平同期、あるいは垂直同期信号が入力され、差動増
    幅器のコレクタが第1のトランジスタのエミッタに接続
    されていることを特徴とする映像クランプ回路。
JP56143855A 1981-09-14 1981-09-14 映像クランプ回路 Granted JPS5846772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56143855A JPS5846772A (ja) 1981-09-14 1981-09-14 映像クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56143855A JPS5846772A (ja) 1981-09-14 1981-09-14 映像クランプ回路

Publications (2)

Publication Number Publication Date
JPS5846772A true JPS5846772A (ja) 1983-03-18
JPH029748B2 JPH029748B2 (ja) 1990-03-05

Family

ID=15348528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56143855A Granted JPS5846772A (ja) 1981-09-14 1981-09-14 映像クランプ回路

Country Status (1)

Country Link
JP (1) JPS5846772A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60259068A (ja) * 1984-06-06 1985-12-21 Toshiba Corp クランプ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60259068A (ja) * 1984-06-06 1985-12-21 Toshiba Corp クランプ回路
JPH0691625B2 (ja) * 1984-06-06 1994-11-14 株式会社東芝 クランプ回路

Also Published As

Publication number Publication date
JPH029748B2 (ja) 1990-03-05

Similar Documents

Publication Publication Date Title
JPS6014553B2 (ja) テレビジヨン同期信号分離回路
JP2572794B2 (ja) 三角形状の曲線経過を有する電圧の生成方法及び回路装置
JPS5846772A (ja) 映像クランプ回路
JP2591762B2 (ja) パラボラ状周期信号発生回路
JP3439055B2 (ja) 垂直出力回路
JPS61198977A (ja) 同期分離回路
US3487162A (en) Video blanking and sync pulse insertion circuit
KR100240326B1 (ko) 수직 동기화 분리기
JPS58100576A (ja) 映像クランプ回路
KR910019458A (ko) 텔레비젼 신호 처리 장치
JP3073408B2 (ja) 三角波信号のクランプ回路
US3979605A (en) Integrating circuit for separating a wide pulse from a narrow pulse
US5105272A (en) Synchronizing signal extracting apparatus
US3532811A (en) Circuit for separating sync signals from a composite video signal
JPS61131972A (ja) テレビジヨンの垂直同期分離入力回路
GB1267979A (en) Synchronizing separator circuits
US3497615A (en) Television vertical oscillator and blanking circuit
JPS5915158Y2 (ja) ペデスタルクランプ回路
JPH0326709Y2 (ja)
KR900008166Y1 (ko) 브라운관 포커스 회로
JPH0568175U (ja) 映像信号の垂直輪郭補正回路
JPS62234189A (ja) 映像位相回路
JPS6238375Y2 (ja)
JP3067388B2 (ja) パルス発生装置
JP2002369028A (ja) 動的フォーカス電圧振幅制御装置