JP2517603Y2

JP2517603Y2 - 映像信号の垂直輪郭補正回路

Info

Publication number: JP2517603Y2
Application number: JP1991033955U
Authority: JP
Inventors: 尚起谷藤
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1990-11-27
Filing date: 1991-04-15
Publication date: 1996-11-20
Anticipated expiration: 2006-04-15
Also published as: JPH0574075U

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は映像信号の垂直輪郭補正
回路に関する。

【０００２】

【従来の技術】テレビジョン受像機の大型化に伴って表
示画像の高画質化が要望されるようになり、表示画像の
鮮鋭感の向上のために映像信号に対して垂直輪郭補正を
施すことが一般的に行なわれるようになった。図６は映
像信号の垂直輪郭補正回路の従来例回路であり、また、
図７及び図８は前記した図６に示す従来の映像信号の垂
直輪郭補正回路の動作を説明するための波形図である。
図６において１は垂直輪郭補正が施されるべき複合映像
信号Ｓａの入力端子、２，３は複合映像信号の１水平走
査期間だけの時間遅延を信号に与える第１，第２の遅延
素子、４はそれに供給された信号の極性を反転するとと
もに振幅を２倍にして出力する第１の係数器、９，１５
は加算器、１２はそれに供給された信号の極性を反転す
るとともに振幅を２分の１にして出力する第２の係数
器、１４は垂直輪郭補正が施された複合映像信号の出力
端子である。図６に示す従来の映像信号の垂直輪郭補正
回路において、入力端子１に供給された垂直輪郭補正が
施されるべき複合映像信号Ｓａ{図７の(ａ)と図８の
(ａ)}は、第１の遅延素子２に供給されるとともに加算
器１５にも供給されている。図７の(ａ)〜(ｇ)と図８の
(ａ)〜(ｇ)の各図中に示されている信号Ｓａ〜Ｓｇの波
形は、図６に示す映像信号の垂直輪郭補正回路中の各構
成部分に図面符号Ｓａ〜Ｓｇを使用して示してある信号
Ｓａ〜Ｓｇの波形を示しているものである。なお、図７
の(ａ)〜(ｇ)に示されている信号Ｓａ〜Ｓｇの波形は、
図６に示されている映像信号の垂直輪郭補正回路の動作
原理の理解を容易にするために、垂直輪郭補正が施され
るべき複合映像信号Ｓａが単純な波形のものとされた場
合の信号波形であり、また図８の(ａ)〜(ｇ)に示されて
いる信号Ｓａ〜Ｓｇの波形は、垂直輪郭補正が施される
べき複合映像信号Ｓａが同期信号期間や映像信号期間を
有する信号波形のものである場合の信号波形である。図
７及び図８中において１Ｈの表示は１水平走査期間を示
している。

【０００３】図６に示されている映像信号の垂直輪郭補
正回路における入力端子１に対して図７の(ａ)に示され
ているように単純な波形の信号Ｓａが供給されると、図
６の映像信号の垂直輪郭補正回路における各構成部分に
現われる信号Ｓｂ〜Ｓｇは図７の(ｂ)〜(ｇ)にそれぞれ
示されているようなものとなる。すなわち、入力端子１
に供給された信号Ｓａは第１の遅延素子２によって１水
平走査期間(１Ｈ)だけの時間遅延が与えられた状態の信
号Ｓｆ{ 図７の(ｆ) }として加算器９と第２の遅延素子
３とに供給されるとともに第１の係数器４にも供給され
る。そして、前記した第１の遅延素子２の出力信号は第
１の係数器４によって−２が乗ぜられることにより、図
７の(ｂ)に示されるような信号Ｓｂとされて加算器１５
に与えられるが、この加算器１５には前記の信号Ｓｂの
他に入力端子１から供給された信号Ｓａや、第２の遅延
素子３から出力された信号Ｓｃ{図７の(ｃ)}も供給され
ているから、加算器１５からは図７の(ｄ)に示されてい
るような波形の信号Ｓｄが出力される。

【０００４】加算器１５から出力された信号Ｓｄは第２
の係数器１２によって信号の極性が反転されるとともに
振幅が２分の１となされた信号Ｓｅとして加算器９に供
給され、この加算器９において前記した入力端子１に供
給された信号Ｓａは、それと１水平走査期間(１Ｈ)だけ
の時間遅延の与えられた状態の信号Ｓｆとが加算され
て、出力端子１４には加算器９から図７の(ｇ)に示され
ているような信号Ｓｇが送出される。加算器９によって
加算の対象にされている２つの信号Ｓｆ，Ｓｅの内の信
号Ｓｆは、入力端子１に供給された信号Ｓａに１水平走
査期間(１Ｈ)だけの時間遅延が与えられた状態の信号で
あり、また、信号Ｓｅは前記した信号Ｓｆの縁部にアン
ダーシュートとオーバーシュートとをつけるような垂直
輪郭補正信号であるから、加算器９から出力端子１４に
供給される信号Ｓｇは画像の垂直輪郭が垂直輪郭補正信
号によって強調されている信号形態の映像信号になされ
ている。次に図６に示されている映像信号の垂直輪郭補
正回路における入力端子１に対して、同期信号期間や映
像信号期間を有する例えば図８の(ａ)に例示されている
ような波形の信号が供給された場合に、図６の映像信号
の垂直輪郭補正回路の前記した各構成部分に現われる各
信号Ｓｂ〜Ｓｇの波形は、図８の(ｂ)〜(ｇ)に示されて
いるものになり、この場合においても加算器９から出力
端子１４に供給される信号Ｓｇは画像の垂直輪郭が垂直
輪郭補正信号によって強調されている信号形態の映像信
号になされている。

【０００５】

【考案が解決しようとする課題】ところで、図６乃至図
８を参照して説明した従来の映像信号の垂直輪郭補正回
路から出力される映像信号は、既述のように映像信号の
縁部に垂直輪郭補正用の信号によってアンダーシュート
部とオーバートシュート部とが付加されている状態の信
号であるが、前記した垂直輪郭補正用の信号は映像信号
期間の信号だけではなく同期信号期間の信号にも付加さ
れている状態になっているから、前記した垂直輪郭補正
信号が付加された同期信号には波形の崩れが生じて同期
に乱れを生じさせることが起こる。また、映像信号期間
の信号についても階調の差の大きな信号部分における黒
の信号の部分に付加された垂直輪郭補正信号が同期信号
のレベルと同じ位のレベルになることもあるが、このよ
うな場合には前記のように黒の信号の部分に付加された
垂直輪郭補正信号によって同期が乱されることも起こる
ために、それの解決策が求められた。

【０００６】

【課題を解決するための手段】本考案は入力複合映像信
号に１水平走査期間の時間遅延を与えて第１の遅延複合
映像信号を出力する第１の遅延素子と、前記した第１の
遅延複合映像信号に１水平走査期間の時間遅延を与えて
第２の遅延複合映像信号を出力する第２の遅延素子と、
前記した第１の遅延複合映像信号の極性を反転するとと
もに振幅を２倍にした状態の変形遅延複合映像信号を出
力する第１の係数回路と、前記した入力複合映像信号と
前記した変形遅延複合映像信号とを加算する第１の加算
器と、前記した第２の遅延複合映像信号と前記した変形
遅延複合映像信号とを加算する第２の加算器と、前記し
た入力複合映像信号と前記した第２の遅延複合映像信号
とを加算する第３の加算器と、前記した第１の加算器の
出力信号における同期信号の尖頭値の信号レベルよりも
突出する信号部分を除去する第１の波形整形回路と、前
記した第２の加算器の出力信号における同期信号の尖頭
値の信号レベルよりも突出する信号部分を除去する第２
の波形整形回路と、前記した第１の波形整形回路からの
出力信号と前記した第２の波形整形回路からの出力信号
と前記した第３の加算器からの出力信号とを加算する第
４の加算器と、前記した第４の加算器からの出力信号の
極性を反転するとともに振幅を２分の１にした状態の信
号を出力する第２の係数回路と、前記した第２の係数回
路の出力信号と前記した第１の遅延複合映像信号とを加
算する第５の加算器とからなる映像信号の垂直輪郭補正
回路、及び入力複合映像信号に１水平走査期間の時間遅
延を与えて第１の遅延複合映像信号を出力する第１の遅
延素子と、前記した第１の遅延複合映像信号に１水平走
査期間の時間遅延を与えて第２の遅延複合映像信号を出
力する第２の遅延素子と、前記した第１の遅延複合映像
信号の極性を反転するとともに振幅を２倍にした状態の
変形遅延複合映像信号を出力する第１の係数回路と、前
記した入力複合映像信号と前記した変形遅延複合映像信
号とを加算する第１の加算器と、前記した第２の遅延複
合映像信号と前記した変形遅延複合映像信号とを加算す
る第２の加算器と、前記した入力複合映像信号と前記し
た第２の遅延複合映像信号とを加算する第３の加算器
と、前記した第１の加算器の出力信号における同期信号
の尖頭値の信号レベルよりも突出する信号部分を除去す
る第１の波形整形回路と、前記した第２の加算器の出力
信号における同期信号の尖頭値の信号レベルよりも突出
する信号部分を除去する第２の波形整形回路と、前記し
た第１の波形整形回路からの出力信号と前記した第２の
波形整形回路からの出力信号と前記した第３の加算器か
らの出力信号とを加算する第４の加算器と、前記した第
４の加算器からの出力信号の極性を反転するとともに振
幅を２分の１にした状態の信号を出力する第２の係数回
路と、前記した第２の係数回路の出力信号をオンオフす
るスイッチ回路と、前記したスイッチ回路の出力信号と
前記した第１の遅延複合映像信号とを加算する第５の加
算器とからなる映像信号の垂直輪郭補正回路を提供す
る。

【０００７】

【作用】垂直輪郭補正が施されるべき複合映像信号に付
加させる垂直輪郭補正信号として、前記した複合映像信
号における同期信号の尖頭値の信号レベルよりも突出す
る信号部分の無い状態の信号を用いることにより、垂直
輪郭補正を行なっても同期信号の乱れを生じさせること
がなく、また、同期信号期間に垂直輪郭信号が映像信号
に付加されないように垂直輪郭補正信号をスイッチによ
りオンオフすることにより同期信号の乱れを良好に防止
できる。

【０００８】

【実施例】以下、添付図面を参照して本考案の映像信号
の垂直輪郭補正回路の具体的な内容を詳細に説明する。
図１は本考案の映像信号の垂直輪郭補正回路のブロック
図、図２は本考案の映像信号の垂直輪郭補正回路の動作
説明用の波形図、図３乃至図５は本考案の映像信号の垂
直輪郭補正回路の一部の構成部分の回路図である。本考
案の映像信号の垂直輪郭補正回路の一実施例のブロック
図を示す図１において１は垂直輪郭補正が施されるべき
複合映像信号Ｓａの入力端子、２,３は複合映像信号の
１水平走査期間だけの時間遅延を信号に与える第１,第
２の遅延素子、４はそれに供給された信号の極性を反転
するとともに振幅を２倍にして出力する係数器、５〜９
は第１〜第５の加算器、１０，１１は同期信号の尖頭値
の信号レベルよりも突出する信号部分を除去する第１，
第２の波形整形回路、１２はそれに供給された信号の極
性を反転するとともに振幅を２分の１にして出力する係
数器、１３はスイッチ回路、１４は垂直輪郭補正が施さ
れた複合映像信号の出力端子である。

【０００９】図１に示されている映像信号の垂直輪郭補
正回路において、入力端子１に供給された垂直輪郭補正
が施されるべき複合映像信号Ｓａ{図２の(ａ)}は、第１
の遅延素子２に供給されるとともに第１の加算器５と第
３の加算器７にも供給されている。図２の(ａ)〜(ｋ)の
各図中に示されている信号Ｓａ〜Ｓｋの波形は、図１に
示す映像信号の垂直輪郭補正回路中の各構成部分に図面
符号Ｓａ〜Ｓｋを使用して示してある各信号Ｓａ〜Ｓｋ
の波形を示しているのである。そして、図２の(ａ)〜
(ｋ)に示されている各信号Ｓａ〜Ｓｋの波形は、垂直輪
郭補正が施されるべき複合映像信号Ｓａが同期信号期間
や映像信号期間を有する信号波形のものである場合の信
号波形であり、図２中において１Ｈの表示は１水平走査
期間を示している。図１に示されている映像信号の垂直
輪郭補正回路における入力端子１に対して、同期信号期
間や映像信号期間を有する例えば図２の(ａ)に例示され
ているような波形の信号が供給された場合には、図１の
映像信号の垂直輪郭補正回路の前記した各構成部分に現
われる各信号Ｓｂ〜Ｓｋの波形は、図２の(ｂ)〜(ｋ)に
示されているものになる。

【００１０】入力端子１を介して第１の遅延素子２と第
１の加算器５と第３の加算器７とに供給された図２の
(ａ)に示されている信号Ｓａは、第１の遅延素子２によ
って１水平走査期間(１Ｈ)だけの時間遅延が与えられた
状態の信号として第５の加算器９と第２の遅延素子３と
に供給されるとともに第１の係数器４にも供給されて、
第１の係数器４によって−２が乗ぜられて図２の(ｂ)に
示されるような信号Ｓｂとされて第１，２の加算器５，
６に与えられる。前記した第１の加算器５には前記の信
号Ｓｂの他に、既述のように入力端子１から供給された
信号Ｓａが供給されており、また前記した第２の加算器
６には前記の信号Ｓｂの他に第２の遅延素子３から出力
された信号Ｓｃ{図２の(ｃ)}も供給されており、さら
に、第３の加算器７には入力端子１から供給された信号
Ｓａと、第２の遅延素子３から出力された信号Ｓｃ{図
２の(ｃ)}も供給されている。そして、前記した第１の
加算器５からは、信号Ｓａと信号Ｓｂとの和信号Ｓｄ
{図２の(ｄ)}が出力されて第１の波形整形回路１０に供
給され、また、前記した第２の加算器６からは、信号Ｓ
ｃと信号Ｓｂとの和信号Ｓｅ{図２の(ｅ)}が出力されて
第２の波形整形回路１１に供給される。前記した第１の
波形整形回路１０においては、それに対して第１の加算
器５から供給された図２の(ｄ)に示されている信号Ｓｄ
を図２の(ｄ)に示されている信号レベルαの上の部分を
除去して、図２の(ｇ)に示されている信号Ｓｇとなるよ
うに波形整形して、その出力信号Ｓｇを第４の加算器８
に供給する。また、前記した第２の波形整形回路１１に
おいては、それに対して第２の加算器６から供給された
図２の(ｅ)に示されている信号Ｓｅを図２の(ｅ)に示さ
れている信号レベルβの上の部分を除去して図２の(ｈ)
に示されている信号Ｓｈとなるように波形整形を行なっ
て、その出力信号Ｓｈを第４の加算器８に供給する。

【００１１】それで前記した加算器８では前記の第１,
第２の波形整形回路１０,１１から出力された信号Ｓ
ｇ，Ｓｈと、第３の加算器７からの出力信号Ｓｆ{図２
の(ｆ)}とを加算して、図２の(ｉ)に示されている信号
Ｓｉを出力し、それを第２の係数回路１２に与え、第２
の係数回路１２では前記の信号Ｓｉに−１／２を乗じ
て、図２の(ｊ)に示されている信号Ｓｊをスイッチ回路
１３に供給する。図２(ｋ)に示されている信号Ｓｋは、
前記したスイッチ回路１３がオンの状態になされている
状態において、第５の加算器９により前記した第２の係
数回路１２から出力された信号Ｓｊと第１の遅延素子２
からの出力信号とが加算されることによって第５の加算
器９から映像信号の垂直輪郭補正回路の出力端子１４に
対して出力される信号であり、図２に示されている波形
図を見れば明らかなように、映像信号の垂直輪郭補正回
路の出力端子１４に出力される信号Ｓｋに付加される垂
直輪郭補正信号Ｓｊは、波形整形回路１０，１１による
波形整形作用により垂直輪郭の部分にアンダーシュート
部が同期信号に対して充分に小さな信号とされているか
ら、映像信号の垂直輪郭補正回路から出力される複合映
像信号は、同期信号部分の波形に崩れを生じさせること
がなく、したがって映像信号の垂直輪郭補正回路によっ
て垂直輪郭補正が行なわれた複合映像信号により同期の
乱れは生じない。

【００１２】図１に示されている映像信号の垂直輪郭補
正回路におけるスイッチ回路１３が常にオンの状態、す
なわち、第２の計数回路１２の出力信号が常に第５の加
算器９に供給されている状態になされていても、前記の
ような動作によって同期信号の崩れを生じさせることが
なく、また、映像信号の部分に付加した垂直輪郭補正信
号によって同期状態が乱されるようなことも起こさない
ようにできるが、複合映像信号における同期信号部分で
スイッチ回路１３をオフの状態にして、第２の計数回路
１２の出力信号が複合映像信号における同期信号部分に
第５の加算器９に供給されない状態にすると、同期信号
の部分に対する垂直輪郭補正信号による悪影響の発生を
絶無にすることができる。図１示の回路配置において
は、スイッチ回路１３を加算器９と第２の係数器１２と
の間に設けているが、このスイッチ回路１３を第２の係
数器１２の入力側に設けるようにしてもよいことは勿論
である。

【００１３】図４は図１中でブロック１０，１１で示し
ている波形整形回路１０，１１の構成例を示す回路図で
あり、図４において３１は波形整形の対象にされている
信号(図１中における信号Ｓｄまたは信号Ｓｅ)の入力端
子、３２，３４〜３８は抵抗、３９は可変抵抗器、３３
は電流源回路、Ｑ4〜Ｑ6はトランジスタであり、可変抵
抗器３９の調節によって図２の(ｄ)，(ｅ)，(ｇ)，(ｈ)
に例示されている信号レベルα，βを所定のように設定
できる。波形整形回路からの出力信号はトランジスタＱ
4，Ｑ5のエミッタと電流源回路３３との接続点から取出
される。図３は加算器(例えば９)の具体的な構成例を示
す回路図であって、１６，１７は加算の対象にされてい
る２信号の入力端子、１８，１９，２１は抵抗、２０は
電流源回路、２２は電源、Ｑ1はトランジスタであっ
て、前記した入力端子１６，１７に供給された２信号の
加算出力信号がトランジスタＱ1 のコレクタと抵抗２１
との接続点から出力される。図５は図１中の加算器９と
スイッチ回路１３との部分の具体的な回路構成例を示し
たものであり、加算の対象にされている２信号の入力端
１６，１７、抵抗１８，１９，２１、電流源回路２０、
トランジスタＱ1 などからなる構成部分は図３に示され
ている加算器の構成と同じ構成の部分である。

【００１４】前記したトランジスタＱ1 のベースには一
端部が接地されている抵抗２４の他端部と、一端部がト
ランジスタＱ2 のエミッタに接続されている抵抗２５の
他端部とが接続されている。前記したトランジスタＱ2
のコレクタは電源Ｖccに接続されており、また、そのコ
レクタは一端部が電源Ｖccに接続されている抵抗２６の
他端部及びトランジスタＱ3 のコレクタに接続されてい
る。前記のトランジスタＱ3 のエミッタは接地されてい
る。前記のトランジスタＱ3 のベースは抵抗２７と抵抗
２９との直列接続回路を介してフライバックパルスＰｆ
ｂの入力端子３０に接続されており、また、前記した抵
抗２７と抵抗２９との接続点と接地との間にはツェナダ
イオード２８が接続されている。入力端子３０に供給さ
れるフライバックパルスＰfbが高い波高値のものである
と、トランジスタＱ3 が破壊されてしまうので前記した
ツェナダイオード２８によってトランジスタＱ3 のベー
スに供給される入力信号の電圧値が制限されてトランジ
スタＱ3 が保護されるようにしているのである。図５に
示されている回路配置において入力端子３０にフライバ
ックパルスＰｆｂが供給されると、トランジスタＱ3 は
フライバックパルスＰfbの期間にオンの状態となり、ト
ランジスタＱ2 のベース電圧が低くなるためにトランジ
スタＱ2が遮断状態になされ、それによりトランジスタ
Ｑ1 も遮断状態になされてトランジスタＱ1 のコレクタ
の電位が電源Ｖｃｃにまで上昇する。

【００１５】また、フライバックパルスＰfbの期間以外
にはトランジスタＱ3 がオフの状態になり、トランジス
タＱ2 のベース電圧が高くなるためにトランジスタＱ2
が導通状態になされ、それによりトランジスタＱ1 のベ
ース回路における抵抗２５，２４に電流が流れるが、前
記した抵抗２５，２４の比を適当に選定することにより
フライバックパルスＰfbの期間以外にトランジスタＱ1
をオンの状態にすることができる。したがって、トラン
ジスタＱ1 のエミッタ回路に設けられている２つの入力
端子１６，１７に供給されている２つの信号の加算出力
は、フライバックパルスの期間、すなわち同期信号の期
間中は出力されることがない。トランジスタＱ1 のコレ
クタ側から出力される複数入力信号の加算出力信号は直
流分の遮断用のコンデンサ２３を介して出力されるよう
になされているから、前記したようにフライバックパル
ス期間以外の期間とフライバックパルス期間とにトラン
ジスタＱ1 がオン,オフ動作を行なうことによって生じ
るトランジスタＱ1 のコレクタ側の直流電圧の変動が出
力信号における直流分の変動に悪影響を及ぼさないよう
にすることができる。

【００１６】

【考案の効果】以上、詳細に説明したところから明らか
なように本考案の映像信号の垂直輪郭補正回路では、垂
直輪郭補正が施されるべき複合映像信号に付加させる垂
直輪郭補正信号として、前記した複合映像信号における
同期信号の尖頭値の信号レベルよりも突出する信号部分
が無い状態の信号を発生させてそれ用いるようにしてい
るので、垂直輪郭補正を行なっても同期信号の乱れを生
じさせることがなく、また、同期信号期間に垂直輪郭信
号が映像信号に付加されないように垂直輪郭補正信号を
スイッチによりオンオフすることにより同期信号の乱れ
を良好に防止できるのであり、本考案によれば既述した
従来の問題点は良好に解決できる。

【図面の簡単な説明】

【図１】本考案の映像信号の垂直輪郭補正回路のブロッ
ク図である。

【図２】図１に示す本考案の映像信号の垂直輪郭補正回
路の動作説明用の波形図である。

【図３】本考案の映像信号の垂直輪郭補正回路の一部の
構成部分の回路図である。

【図４】本考案の映像信号の垂直輪郭補正回路の一部の
構成部分の回路図である。

【図５】本考案の映像信号の垂直輪郭補正回路の一部の
構成部分の回路図である。

【図６】映像信号の垂直輪郭補正回路の従来例のブロッ
ク図である。

【図７】図６に示す従来の映像信号の垂直輪郭補正回路
の動作説明用の波形図である。

【図８】図６に示す従来の映像信号の垂直輪郭補正回路
の動作説明用の波形図である。

【符号の説明】

１,３１…垂直輪郭補正が施されるべき複合映像信号Ｓ
ａの入力端子、２，３…複合映像信号の１水平走査期間
だけの時間遅延を信号に与える第１，第２の遅延素子、
４…第１の係数器、５〜９，１５…加算器、１０，１１
…同期信号の尖頭値の信号レベルよりも突出する信号部
分を除去する第１，第２の波形整形回路、１２…それに
供給された信号の極性を反転するとともに振幅を２分の
１にして出力する係数器、１３…スイッチ回路、１４…
垂直輪郭補正が施された複合映像信号の出力端子、１
８，１９，２１,３２，２４〜２７，２９，３４〜３８
…抵抗、２０，３３…電流源回路、２８…ツェナダイオ
ード、３９…可変抵抗器、Ｑ1〜Ｑ6…トランジスタ、

Claims

(57)【実用新案登録請求の範囲】

【請求項１】入力複合映像信号に１水平走査期間の時
間遅延を与えて第１の遅延複合映像信号を出力する第１
の遅延素子と、前記した第１の遅延複合映像信号に１水
平走査期間の時間遅延を与えて第２の遅延複合映像信号
を出力する第２の遅延素子と、前記した第１の遅延複合
映像信号の極性を反転するとともに振幅を２倍にした状
態の変形遅延複合映像信号を出力する第１の係数回路
と、前記した入力複合映像信号と前記した変形遅延複合
映像信号とを加算する第１の加算器と、前記した第２の
遅延複合映像信号と前記した変形遅延複合映像信号とを
加算する第２の加算器と、前記した入力複合映像信号と
前記した第２の遅延複合映像信号とを加算する第３の加
算器と、前記した第１の加算器の出力信号における同期
信号の尖頭値の信号レベルよりも突出する信号部分を除
去する第１の波形整形回路と、前記した第２の加算器の
出力信号における同期信号の尖頭値の信号レベルよりも
突出する信号部分を除去する第２の波形整形回路と、前
記した第１の波形整形回路からの出力信号と前記した第
２の波形整形回路からの出力信号と前記した第３の加算
器からの出力信号とを加算する第４の加算器と、前記し
た第４の加算器からの出力信号の極性を反転するととも
に振幅を２分の１にした状態の信号を出力する第２の係
数回路と、前記した第２の係数回路の出力信号と前記し
た第１の遅延複合映像信号とを加算する第５の加算器と
からなる映像信号の垂直輪郭補正回路。
【請求項２】入力複合映像信号に１水平走査期間の時
間遅延を与えて第１の遅延複合映像信号を出力する第１
の遅延素子と、前記した第１の遅延複合映像信号に１水
平走査期間の時間遅延を与えて第２の遅延複合映像信号
を出力する第２の遅延素子と、前記した第１の遅延複合
映像信号の極性を反転するとともに振幅を２倍にした状
態の変形遅延複合映像信号を出力する第１の係数回路
と、前記した入力複合映像信号と前記した変形遅延複合
映像信号とを加算する第１の加算器と、前記した第２の
遅延複合映像信号と前記した変形遅延複合映像信号とを
加算する第２の加算器と、前記した入力複合映像信号と
前記した第２の遅延複合映像信号とを加算する第３の加
算器と、前記した第１の加算器の出力信号における同期
信号の尖頭値の信号レベルよりも突出する信号部分を除
去する第１の波形整形回路と、前記した第２の加算器の
出力信号における同期信号の尖頭値の信号レベルよりも
突出する信号部分を除去する第２の波形整形回路と、前
記した第１の波形整形回路からの出力信号と前記した第
２の波形整形回路からの出力信号と前記した第３の加算
器からの出力信号とを加算する第４の加算器と、前記し
た第４の加算器からの出力信号の極性を反転するととも
に振幅を２分の１にした状態の信号を出力する第２の係
数回路と、前記した第２の係数回路の出力信号をオンオ
フするスイッチ回路と、前記したスイッチ回路の出力信
号と前記した第１の遅延複合映像信号とを加算する第５
の加算器とからなる映像信号の垂直輪郭補正回路映像信
号の垂直輪郭補正回路。